[go: up one dir, main page]

JP2012038260A - バス転送システム - Google Patents

バス転送システム Download PDF

Info

Publication number
JP2012038260A
JP2012038260A JP2010180462A JP2010180462A JP2012038260A JP 2012038260 A JP2012038260 A JP 2012038260A JP 2010180462 A JP2010180462 A JP 2010180462A JP 2010180462 A JP2010180462 A JP 2010180462A JP 2012038260 A JP2012038260 A JP 2012038260A
Authority
JP
Japan
Prior art keywords
bus
transfer
data
access right
arbitration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010180462A
Other languages
English (en)
Inventor
Koji Kawaguchi
公二 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010180462A priority Critical patent/JP2012038260A/ja
Publication of JP2012038260A publication Critical patent/JP2012038260A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

【課題】異なったデータ転送プロトコルを同一システムバス上で実行すること。
【解決手段】例えば、CPUモジュール21とCPUモジュール2mは、調停サイクルにおいて共通の調停プロトコルにてアクセス権を決定し、CPUモジュール21がアクセス権を獲得するとデータバス3を使ってメモリモジュール30、入出力モジュール41などとパラレルデータ転送を行う。一方、CPUモジュール2mがアクセス権を獲得すると、コントロールバス4Aのリード、ライト信号線をそれぞれ兼ねるシリアルデータ信号線S1、S2を使って入出力モジュール4nとシリアルデータ転送を行う。
【選択図】図1

Description

本発明は、複数の機能モジュールがシステムバスを介してデータ転送するバス転送システムに関する。
FA(ファクトリ・オートメーション)やPLC(プログラマブルコントローラ)等の産業用分野のシステムにおいては、図4および図5に示すような複数のCPUモジュール、複数の入出力モジュールなどがシステムバス01に接続され、このシステムバスを介して各モジュール間で相互にデータ交換を行うバス転送システムが知られている。
特開平9−73430号公報
例えば、上述バス転送システムにおけるデータ転送方法の一例として、パラレルデータ転送方式があるが、パラレルデータ転送方式はそのデータ転送速度に限界が見えてきており、パラレルデータ転送よりも高速にデータ転送できるシリアルデータ転送方式を採用する気運がある。
しかしながら、上述した従来のバス転送システムは、そのシステムで取り決められた1つのプロトコル(転送サイクルにおけるデータ交換方法)を用いて、それぞれのモジュールがデータを転送しているため、異なったプロトコル(例えば、シリアル転送方式)を用いる別のモジュールがシステムバスに搭載されても互換性がなくデータ転送ができない。
このためシステムの増設などによる融通性や拡張性が乏しく、システムの性能アップを頭打ちさせているという問題がある。
ところで、一般にPLCなどの制御装置は、例えば、図4のように、システムバス01上に配置されたバスコネクタ11(スロット)に、所定の機能を実現するためのモジュールを実装して、顧客アプリケーションに適宜対応するように構成されており、バスコネクタ11の全てにモジュールが実装されず、未実装の箇所が残った状態で出荷されることがある。
PLCを含む制御システムでは、既設の機能を継承しつつ新たな機能を取り入れてシステムを拡張し、設備のライフサイクルを延ばしていくことが要望されている。従って、将来的にシリアルデータ転送方式を採用したモジュールを上記余ったスロットに実装して、必要最小限のリソースを使って制御システムを拡張していくことが予想される。
本発明は、このような事情を勘案してなされたもので、その目的とするところは、異なったデータ転送プロトコルを同一システムバス上で実現でき、システムの増設などによる融通性や拡張性が容易に得られる、複数プロトコルを用いたバス転送システムを提供することにある。
上記のような課題を解決する方法として、本発明は以下のように構成される。
請求項1に係る発明は、複数の局がシステムバスを介してデータ転送するバス転送システムにおいて、システムバスのアクセスサイクルを、システムバスのアクセス権を決定する調停サイクルと、アクセス権を獲得したアクセス権獲得局がデータ転送する転送サイクルとに分け、複数の局それぞれは、調停サイクルにおいて共通の調停プロトコルにてアクセス権を決定し、この調停プロトコルを経てアクセス権を獲得したアクセス権獲得局は、転送サイクルにおいて自局を含む所定の局で構成されたグループ内で規定されるデータ転送プロトコルにてデータ転送するよう構成する。
請求項2に係る発明は、請求項1に記載のバス転送システムにおいて、グループはパラレル転送する局で構成されたパラレル転送グループ、またはシリアル転送する局で構成されたシリアル転送グループで構成される。
請求項3に係る発明は、請求項2に記載のバス転送システムにおいて、システムバスはアドレスバスを有し、シリアル転送グループは、調停サイクルにてバスアクセス権を得たマスタ局と、該マスタ局とデータを授受するスレーブ局とで構成され、マスタ局はアドレスバスにアドレスデータを出力してスレーブ局を指定し、該スレーブ局にパケットを送信してデータ転送するよう構成する。
請求項4に係る発明は、請求項3に記載のバス転送システムにおいて、パケットは、スレーブ局を指定するためのアドレス部を含まないよう構成される。
請求項5に係る発明は、請求項2に記載のバス転送システムにおいて、シリアル転送にて使用されるシステムバスの信号線は、パラレル転送にて使用するシステムバスの信号線の一部で構成する。
本発明によれば、従来のシステムバスの一部の信号線に複数の機能を兼ねさせて、複数のバス転送プロトコルが共存できるようにしたので、バス転送システムの性能の向上や、ライフサイクルの延長を図ることができる。
本発明のバス転送システムに係るデータ転送を示すタイムチャート 本発明のバス転送システムを採用したPLCの構成を示す外観図 図1に係るシステムバス上のデータの流れを示す図 一般的なPLCの構成例を示す外観図 図4に係るシステムバス上のデータの流れを示す図
以下各図において同一の符号は同一もしくは相当部分を示している。
図2は本発明に係るバス転送システムの一例を採用したPLCの外観図である。
10は、CPUモジュール20(21,22,・・・2m)、メモリモジュール30、入出力モジュール40(41,22,・・・4n)が搭載されるベースボードである。11は、ベースボード10に設けられ、各モジュール20、30、40それぞれをベースボード10に接続するためのバスコネクタである。
これらモジュールがデータを転送するためのシステムバス01Aは、調停バス1、アドレスバス2、データバス3、コントロールバス4Aにて構成されている。このコントロールバス4Aではリード信号線RD*が後述のシリアルデータ信号線S1を兼ね、同じくライト信号線WT*が後述のシリアルデータ信号線S2を兼ねている。
図3は、システムバス01A上の転送データの流れを示す概念図である。CPUモジュール21はデータバス3を使ってメモリモジュール30および入出力モジュール41とパラレルデータ転送を行う。CPUモジュール2mはシリアルデータ信号S1,S2を使って、入出力モジュール4nとシリアルデータ転送を行う。なお、図3には図2にて示した全モジュールは記載されていない。
図1は、図3で示したように、CPUモジュール20などのマスタモジュールがメモリモジュール30や入出力モジュール40などのスレーブモジュールにアクセスするときのタイムチャートである。CPUモジュール20はシステムバス01Aを介してスレーブモジュールと交信しながら、ユーザアプリケーションを所定の周期毎に実行し機器を制御するよう構成されている。
図1において、Tarbは調停サイクル、Ttrfは転送サイクル、BSKはバスクロックである。ARB*(*は負論理信号であることを示す)は調停の開始を示す調停開始信号、ARBid*はバスアクセス権を獲得するための優先度を示す調停IDバス信号であり、BSY*は所定のモジュールがバスを使用していることを示すビジー信号である。ADはアドレスバス(アドレスバス信号)であり、DTはデータバス(データバス信号)である。またRD*はリード信号、WT*はライト信号である。なお、リード信号RD*は後述のシリアルデータ信号S1を兼ね、同じくライト信号WT*は後述のシリアルデータ信号S2を兼ねている。RDY*はデータバスDTに対してデータの準備ができたことを示すレディ信号である。
また、CPUモジュール21には調停IDとして“1”(M1と称す)が、CPUモジュール22には調停IDとして“2”(M2と称す)が、CPUモジュール2mには調停IDとして“m”(Mmと称す)が割り当てられている。
また、調停IDは数値の小さい方が優先度が高い。この例の場合、調停ID“M1”を有するCPUモジュール21が最優先でバスアクセス権を得ることができる。
まず、時点t11〜t14までのリードアクセスについて説明する。このリードアクセスはCPUモジュール21が入出力モジュール41をアクセスする際、パラレルデータ転送プロトコルにてデータを転送している例である。
CPUモジュール20はビジー信号BSY*が非アクティブになったことを検出すると、調停開始信号ARB*をアクティブにするとともに調停IDを出力する。CPUモジュール20はバス上に出力された調停IDを読むことが可能になっており、その値が自モジュールの調停IDより優先度が大きい値のとき、自モジュールの調停IDの出力を引き下げる。このように優先度の低いマスタモジュールが調停IDを引き下げることにより、一番優先度の高いマスタモジュールの調停IDがバス上に残ることになる。この場合、調停開始から4クロック目で調停ID’M1’を出力したCPUモジュール21がバスアクセス権を獲得している。なお、調停開始からバスアクセス権獲得までに4クロックかけているが、これは、調停IDを引き下げたCPUモジュールの出力信号がディセーブルするまでのライムラグを考慮してのことである。
このようにしてバスアクセス権を獲得したCPUモジュール21はビジー信号BSY*をアクティブにし、転送サイクルに入る。この転送サイクルTtrfでCPUモジュール21は、パラレル転送を行う入出力モジュール41を指定するためのアドレス“0x1000”をアドレス信号ADとして出力し、リード信号RD*をアクティブにする。入出力モジュール41はアドレスが自モジュールと一致したことを検出すると、データ信号DTとしてデータを出力し、レディ信号RDY*をアクティブにする。CPUモジュール21は、レディ信号RDY*がアクティブになったことで、データ信号DTとして出力されたデータを取り込み、ビジー信号BSY*を非アクティブして、パラレルデータ転送サイクルを終了する。
続いて、時点t21からt24までのバスアクセス期間について説明する。ここでは、CPUモジュール2mおよび入出力モジュール4nが、それぞれ前述のリード信号線RD*をシリアルデータ信号線S1とし、同じくライト信号線WT*をシリアルデータ信号線S2とし、シリアルデータ転送を行う例を示している。
時点t21からt22までの調停サイクルTarbにおいては、CPUモジュール2mが、バスアクセス権を得ている。バスアクセス権を得たCPUモジュール2mは直ちにビジー信号BSY*をアクティブ“L”にし、シリアルデータの転送サイクルTtrfに入る。
この時点t22にて、CPUモジュール2mは引き続き、入出力モジュール4nを指定するため,“0xF000”をアドレス信号ADとして出力する。
アドレス“0xF000”により指定された入出力モジュール4nは、シリアルデータ転送の準備態勢に入る。
CPUモジュール2mは引き続き、リードアクセスとするかライトアクセスとするかのコマンドを、入出力モジュール4nに送信する。
このコマンドに応じ、以後、リードアクセスの場合は入出力モジュール4nからCPUモジュール2mへ、ライトアクセスの場合はCPUモジュール2mから入出力モジュール4nへデータ転送が行われる。
そして、時点t23にてシリアルデータ転送の電文の終端部を受信した受信側のモジュールがレディ信号RDY*を出力する。CPUモジュール2mは、時点t24にビジー信号BSY*を非アクティブ“H”にする。このようにしてシリアルデータの転送サイクルTtrfが終了する。
なお、本発明に係る複数のデータ転送プロトコルを混在するバス転送システムは、従来のパラレル転送プロトコルを用いるアドレス空間を0x0000から0xEFFFに割付し、新たなプロトコルとしてシリアル転送プロコルを用いるアドレス空間を0xF000から0xFFFFに割り付けている。すなわち、アドレス空間を2つに分け、使用する転送プロコルを区分している。
以上説明したように、本発明は、システムバスのアクセスサイクルを、システムバスのアクセス権を決定する調停サイクルと、バスアクセス権を獲得した局がデータ転送する転送サイクルとに分けている。また、調停サイクルにおいてはバスアクセスを要求するマスタモジュールに対してバスアクセス権を共通の調停プロトコルにて決定する。その後の転送サイクルにおいては、パラレル転送方式を使ってデータ転送するモジュール間ではパラレル転送を行い、シリアル転送方式を使ってデータ転送するモジュール間ではシリアル転送を行う。
また、シリアル転送の際、調停サイクルにてバスアクセス権を得たマスタモジュールは、アドレスバスにアドレスデータを出力して送信先のスレーブモジュールを指定し、該スレーブ局に向けてパケットを送信する。従って、このパケットにはスレーブモジュールを指定するためのアドレス(ヘッダ)が必要ない。入出力モジュールなどのスレーブモジュールが扱うデータ量は数バイトから数十バイトで済むことが多く、比較的少ないため、パケットのヘッダを削減してデータ転送することは制御データの転送効率を飛躍的に向上することができ、更なる高速化も望める。
01A システムバス
1 調停バス
2 アドレスバス
3 データバス
4A コントロールバス
ARB* 調停開始信号線、または調停開始信号
ARBid* 調停IDバス、または調停IDバス信号
BSY* ビジー信号線、またはビジー信号
AD アドレス信号
DT データ信号
RD* リード信号線、またはリード信号
WT* ライト信号線、またはライト信号
S1、S2 シリアルデータ信号線、またはシリアルデータ信号
RDY* レディ信号線、またはレディ信号
10 ベースボード
11 バスコネクタ
20(21、22、・・・、2m) CPUモジュール
30 メモリモジュール
40(41、42、・・・、4n) 入出力モジュール

Claims (5)

  1. 複数の局がシステムバスを介してデータ転送するバス転送システムにおいて、
    前記システムバスのアクセスサイクルを、前記システムバスのアクセス権を決定する調停サイクルと、前記アクセス権を獲得したアクセス権獲得局がデータ転送する転送サイクルとに分け、
    前記複数の局それぞれは、前記調停サイクルにおいて共通の調停プロトコルにて前記アクセス権を決定し、
    この調停プロトコルを経て前記アクセス権を獲得した前記アクセス権獲得局は、前記転送サイクルにおいて自局を含む所定の複数の局で構成されたグループ内のデータ転送プロトコルにてデータ転送することを特徴とするバス転送システム。
  2. 請求項1に記載のバス転送システムにおいて、
    前記グループはパラレル転送する局で構成されたパラレル転送グループ、またはシリアル転送する局で構成されたシリアル転送グループであることを特徴とするバス転送システム。
  3. 請求項2に記載のバス転送システムにおいて、
    前記システムバスはアドレスバスを有し、
    前記シリアル転送グループは、前記調停サイクルにてバスアクセス権を得たマスタ局と、該マスタ局とデータを授受するスレーブ局とで構成され、
    前記マスタ局は前記アドレスバスにアドレスデータを出力して前記スレーブ局を指定し、該スレーブ局にパケットを送信してデータ転送することを特徴とするバス転送システム。
  4. 請求項3に記載のバス転送システムにおいて、
    前記パケットは、前記スレーブ局を指定するためのアドレス部を含まないことを特徴とするバス転送システム。
  5. 請求項2に記載のバス転送システムにおいて、
    前記シリアル転送にて使用される前記システムバスの信号線は、前記パラレル転送にて使用する前記システムバスの信号線の一部であることを特徴とするバス転送システム。


JP2010180462A 2010-08-11 2010-08-11 バス転送システム Pending JP2012038260A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010180462A JP2012038260A (ja) 2010-08-11 2010-08-11 バス転送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010180462A JP2012038260A (ja) 2010-08-11 2010-08-11 バス転送システム

Publications (1)

Publication Number Publication Date
JP2012038260A true JP2012038260A (ja) 2012-02-23

Family

ID=45850155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010180462A Pending JP2012038260A (ja) 2010-08-11 2010-08-11 バス転送システム

Country Status (1)

Country Link
JP (1) JP2012038260A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014032469A (ja) * 2012-08-01 2014-02-20 Fujitsu Semiconductor Ltd 情報処理システム、情報処理装置、及び電子装置
CN108430896A (zh) * 2015-11-30 2018-08-21 哈贝尔公司 数据通信总线上的中断异常窗口协议以及使用该中断异常窗口协议的方法和装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014032469A (ja) * 2012-08-01 2014-02-20 Fujitsu Semiconductor Ltd 情報処理システム、情報処理装置、及び電子装置
CN108430896A (zh) * 2015-11-30 2018-08-21 哈贝尔公司 数据通信总线上的中断异常窗口协议以及使用该中断异常窗口协议的方法和装置
US10691092B2 (en) 2015-11-30 2020-06-23 Hubbell Incorporated Interrupt exception window protocol on a data communication bus and methods and apparatuses for using same
CN108430896B (zh) * 2015-11-30 2021-05-04 哈贝尔公司 数据通信总线上的中断异常窗口协议以及使用该中断异常窗口协议的方法和装置

Similar Documents

Publication Publication Date Title
JP7024047B2 (ja) EtherCATマスタースレーブ統合ブリッジコントローラー及び制御方法
RU2454710C2 (ru) Коммуникационный модуль
JP3807250B2 (ja) クラスタシステム、コンピュータ及びプログラム
JP2012064021A (ja) 通信システム、マスター装置、及びスレーブ装置、並びに通信方法
CN104009976B (zh) 一种用于多主站系统之间的实时通信方法及其设备
JP2006302250A (ja) PCI−Express通信システム
JP4571671B2 (ja) 通信モジュールのメッセージメモリのデータへアクセスする方法および装置
KR100981461B1 (ko) 통신 칩 및 메시지 관리자에 의한 통신 칩의 메시지 메모리의 데이터에 대한 액세스 제어 방법
CN108304333A (zh) 一种一主多从式总线
JP4920036B2 (ja) メモリチャネル上の応答のスケジューリング
US20190013962A1 (en) Modular communication framework
JP2012038260A (ja) バス転送システム
EP2869206B1 (en) Device and method for priority based message processing
EP1255375A1 (en) Plural station memory data sharing system
JP5477647B2 (ja) Modbus制御システム
WO2018146899A1 (ja) 制御装置および通信装置
JP2012073741A (ja) バス転送システム
CN212061144U (zh) 一种基于asi总线的扩展系统
US20130067130A1 (en) Bus control apparatus and bus control method
US20090312886A1 (en) Temperature controller system
JP5482471B2 (ja) モジュール
JP2006119724A (ja) Cpuシステム、バスブリッジ、その制御方法、及びコンピュータシステム
KR20140123713A (ko) 직렬 인터페이스를 통한 디바이스 접근 장치 및 그 방법
EP2800003B1 (en) Method and device for realizing end-to-end hardware message passing
KR20160007859A (ko) 컴퓨팅 시스템 및 이의 동작 방법.