[go: up one dir, main page]

KR102614532B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102614532B1
KR102614532B1 KR1020230022046A KR20230022046A KR102614532B1 KR 102614532 B1 KR102614532 B1 KR 102614532B1 KR 1020230022046 A KR1020230022046 A KR 1020230022046A KR 20230022046 A KR20230022046 A KR 20230022046A KR 102614532 B1 KR102614532 B1 KR 102614532B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel defining
layer
pixel
defining layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020230022046A
Other languages
English (en)
Other versions
KR20230028744A (ko
Inventor
안진성
김정화
손세완
이왕우
이지선
고무순
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020230022046A priority Critical patent/KR102614532B1/ko
Publication of KR20230028744A publication Critical patent/KR20230028744A/ko
Application granted granted Critical
Publication of KR102614532B1 publication Critical patent/KR102614532B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 개시는 표시 장치 및 그 제조 방법에 관한 것으로서, 일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 위치하는 제1 전극, 상기 제1 전극 위에 위치하는 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 위치하는 화소 정의막을 포함하고, 상기 화소 정의막은 제1 부분, 상기 제1 부분의 두께보다 얇은 두께를 가지는 제2 부분, 및 상기 제1 부분에 의해 둘러싸여 있는 화소 개구부를 포함하고, 상기 제2 부분은 상기 제1 전극 및 상기 제2 전극과 중첩한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 개시는 표시 장치 및 그 제조 방법에 관한 것으로서, 보다 구체적으로 소자 신뢰성을 향상시킬 수 있는 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성한다. 여기자가 여기 상태(exited state)로부터 기저 상태(ground state)로 변하면서 에너지를 방출하여 발광한다.
이러한 유기 발광 표시 장치는 자발광 소자인 유기 발광 다이오드를 포함하는 복수의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수의 트랜지스터 및 하나 이상의 커패시터(Capacitor)가 형성되어 있다. 복수의 트랜지스터는 기본적으로 스위칭 트랜지스터 및 구동 트랜지스터를 포함한다.
유기 발광 표시 장치의 해상도 증가를 위해 화소의 개수를 늘리는 과정에서 개구율이 감소하고, 전류 밀도가 증가하며 구동 전압이 증가할 수 있다. 이에 따라 얼룩이 발생하고, 박막 트랜지스터 등 소자의 신뢰성이 낮아지는 문제점이 있다.
실시예들은 소자 신뢰성을 향상시킬 수 있는 표시 장치 및 그 제조 방법을 제공하기 위한 것이다.
일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 위치하는 제1 전극, 상기 제1 전극 위에 위치하는 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 위치하는 화소 정의막을 포함하고, 상기 화소 정의막은 제1 부분, 상기 제1 부분의 두께보다 얇은 두께를 가지는 제2 부분, 및 상기 제1 부분에 의해 둘러싸여 있는 화소 개구부를 포함하고, 상기 제2 부분은 상기 제1 전극 및 상기 제2 전극과 중첩한다.
상기 제1 전극 및 상기 제2 전극은 상기 화소 정의막의 상기 제1 부분, 상기 제2 부분 및 상기 화소 개구부와 중첩할 수 있다.
상기 화소 정의막의 상기 제1 부분과 중첩하는 상기 제1 전극의 제1 부분과 상기 제2 전극의 제1 부분 사이의 거리는 상기 화소 정의막의 상기 제2 부분과 중첩하는 상기 제1 전극의 제2 부분과 상기 제2 전극의 제2 부분 사이의 거리보다 멀 수 있다.
상기 화소 정의막의 상기 화소 개구부와 중첩하는 상기 제1 전극의 제3 부분과 상기 제2 전극의 제3 부분 사이의 거리는 상기 화소 정의막의 상기 제2 부분과 중첩하는 상기 제1 전극의 제2 부분과 상기 제2 전극의 제2 부분 사이의 거리보다 가까울 수 있다.
상기 화소 정의막의 상기 제1 부분은 상기 화소 개구부와 상기 제2 부분 사이에 위치할 수 있다.
상기 제1 전극과 상기 제2 전극 사이에 위치하는 유기 발광층을 더 포함할 수 있다.
상기 유기 발광층은 상기 화소 정의막과 상기 제2 전극 사이에 위치할 수 있다.
상기 화소 정의막의 상기 제2 부분은 상기 유기 발광층과 중첩할 수 있다.
상기 제1 전극, 상기 제2 전극 및 상기 유기 발광층은 상기 화소 정의막의 상기 제1 부분, 상기 제2 부분 및 상기 화소 개구부와 중첩할 수 있다.
상기 화소 정의막의 상기 제2 부분은 상기 유기 발광층과 중첩하지 않을 수 있다.
상기 제1 전극 및 상기 제2 전극은 상기 화소 정의막의 상기 제1 부분, 상기 제2 부분 및 상기 화소 개구부와 중첩하고, 상기 유기 발광층은 상기 화소 정의막의 상기 화소 개구부와 중첩할 수 있다.
상기 화소 정의막의 상기 제1 부분은 상기 화소 개구부와 상기 제2 부분 사이에 위치하고, 서로 인접한 복수의 상기 제2 부분 사이에 위치할 수 있다.
상기 화소 정의막의 상기 제1 부분은 상기 서로 인접한 복수의 상기 제2 부분 사이에서 상기 유기 발광층과 중첩하지 않을 수 있다.
상기 유기 발광층은 제1 색을 발광하는 제1 유기 발광층, 제2 색을 발광하는 제2 유기 발광층을 포함하고, 상기 제1 유기 발광층과 상기 제2 유기 발광층은 서로 중첩하지 않을 수 있다.
일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 위치하는 제1 전극, 상기 기판 및 상기 제1 전극 위에 위치하는 화소 정의막, 상기 제1 전극 위에 위치하는 유기 발광층, 및 상기 유기 발광층 위에 위치하는 제2 전극을 포함하고, 상기 화소 정의막은 제1 부분, 상기 제1 부분의 두께보다 얇은 두께를 가지는 제2 부분, 및 상기 제1 부분에 의해 둘러싸여 있는 화소 개구부를 포함하고, 상기 제2 부분은 상기 제1 전극 및 상기 제2 전극과 중첩한다.
상기 제1 전극 및 상기 제2 전극은 상기 화소 정의막의 상기 제1 부분, 상기 제2 부분 및 상기 화소 개구부와 중첩할 수 있다.
상기 화소 정의막의 상기 제1 부분과 중첩하는 상기 제1 전극의 제1 부분과 상기 제2 전극의 제2 부분 사이의 거리는 상기 화소 정의막의 상기 제2 부분과 중첩하는 상기 제1 전극의 제2 부분과 상기 제2 전극의 제2 부분 사이의 거리보다 멀 수 있다.
상기 화소 정의막의 제1 부분은 상기 화소 개구부와 상기 제2 부분 사이에 위치할 수 있다.
상기 화소 정의막의 제2 부분은 상기 유기 발광층과 더 중첩할 수 있다.
일 실시예에 의한 표시 장치의 제조 방법은 기판 위에 제1 전극을 형성하는 단계, 상기 기판 및 상기 제1 전극 위에 유기 물질층을 형성하는 단계, 상기 유기 물질층을 패터닝하여 제1 부분, 제2 부분 및 화소 개구부를 포함하는 화소 정의막을 형성하는 단계, 상기 제1 전극 위에 유기 발광층을 형성하는 단계, 및 상기 유기 발광층 위에 제2 전극을 형성하는 단계를 포함하고, 상기 제2 부분은 상기 제1 부분의 두께보다 얇은 두께를 가지고, 상기 제2 부분은 상기 제1 전극 및 상기 제2 전극과 중첩한다.
상기 유기 물질층을 패터닝하는 단계에서 슬릿 마스크 또는 하프톤 마스크를 이용할 수 있다.
상기 화소 개구부는 상기 제1 부분에 의해 둘러싸여 있을 수 있다.
상기 제1 전극 및 상기 제2 전극은 상기 화소 정의막의 상기 제1 부분, 상기 제2 부분 및 상기 화소 개구부와 중첩할 수 있다.
상기 화소 정의막의 상기 제1 부분과 중첩하는 상기 제1 전극의 제1 부분과 상기 제2 전극의 제2 부분 사이의 거리는 상기 화소 정의막의 상기 제2 부분과 중첩하는 상기 제1 전극의 제2 부분과 상기 제2 전극의 제2 부분 사이의 거리보다 멀 수 있다.
상기 화소 정의막의 제1 부분은 상기 화소 개구부와 상기 제2 부분 사이에 위치할 수 있다.
상기 화소 정의막의 제2 부분은 상기 유기 발광층과 더 중첩할 수 있다.
실시예들에 따른 표시 장치 및 그 제조 방법은 소자 신뢰성을 향상시킬 수 있다.
도 1은 일 실시예에 의한 표시 장치의 배치도이다.
도 2는 도 1의 표시 장치를 II-II선을 따라 자른 단면도이다.
도 3 및 도 4는 일 실시예에 의한 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
도 5는 일 실시예에 의한 표시 장치의 배치도이다.
도 6은 도 5의 표시 장치를 VI-VI선을 따라 자른 단면도이다.
도 7은 일 실시예에 의한 표시 장치의 배치도이다.
도 8은 도 7의 표시 장치를 VIII-VIII선을 따라 자른 단면도이다.
도 9 및 도 10은 일 실시예에 의한 표시 장치의 단면도이다.
도 11은 일 실시예에 의한 표시 장치의 배치도이다.
도 12는 도 11의 표시 장치를 XII-XII선을 따라 자른 단면도이다.
도 13은 일 실시예에 의한 표시 장치의 하나의 화소의 등가 회로도이다.
도 14는 일 실시예에 의한 표시 장치의 적색 화소, 녹색 화소 및 청색 화소를 이루는 트랜지스터 및 커패시터의 개략적인 배치도이다.
도 15는 도 14의 하나의 화소의 구체적인 배치도이다.
도 16은 도 15의 표시 장치를 XVI-XVI선을 따라 자른 단면도이다.
도 17은 도 15의 표시 장치를 XVII-XVII선 및 XVII'-XVII'선을 따라 자른 단면도이다.
도 18은 일 실시예에 의한 표시 장치의 배치도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
먼저, 도 1 및 도 2를 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 1은 일 실시예에 의한 표시 장치의 배치도이고, 도 2는 도 1의 표시 장치를 II-II선을 따라 자른 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 기판(110), 기판(110) 위에 위치하는 제1 전극(191), 제1 전극(191) 위에 위치하는 제2 전극(270)을 포함한다. 제1 전극(191)과 제2 전극(270) 사이에는 화소 정의막(350)이 위치한다.
기판(110)은 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판이나, 스테인리스 강 등으로 이루어진 금속성 기판일 수 있다. 기판(110)은 플렉서블(flexible)하거나, 스트레처블(stretchable)하거나, 폴더블(foldable)하거나, 벤더블(bendable)하거나, 롤러블(rollable)할 수 있다. 기판(110)이 플렉서블하거나, 스트레처블하거나, 폴더블하거나, 벤더블하거나, 롤러블함으로써, 표시 장치가 플렉서블하거나, 스트레처블하거나, 폴더블하거나, 벤더블하거나, 롤러블할 수 있다.
기판(110) 위에는 버퍼층(120)이 위치할 수 있다. 버퍼층(120)은 질화 규소(SiNx)의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiOx)가 적층된 다중막 구조로 이루어질 수 있다. 버퍼층(120)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 기판(110)의 표면을 평탄화하는 역할을 한다. 버퍼층(120)은 경우에 따라 생략될 수 있다. 버퍼층(120)은 기판(110)의 상부 면의 전체를 덮도록 형성될 수 있다.
버퍼층(120) 위에는 반도체(135)가 위치한다. 반도체(135)는 다결정 반도체 물질 또는 산화물 반도체 물질로 이루어질 수 있다. 또한, 반도체(135)는 불순물이 도핑되지 않은 채널(131), 채널(131)의 양 옆에 위치하고 불순물이 도핑되어 있는 접촉 도핑 영역(132, 133)을 포함한다. 접촉 도핑 영역(132, 133)은 소스 영역(132)과 드레인 영역(133)을 포함한다. 여기서, 불순물의 종류는 박막 트랜지스터의 종류에 따라 달라진다.
반도체(135) 위에는 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 질화 규소(SiNx) 또는 산화 규소(SiOx) 등을 포함하는 무기 절연 물질로 이루어질 수 있다.
게이트 절연막(140) 위에는 게이트 전극(125)이 위치한다. 이때, 게이트 전극(125)은 반도체(135)의 적어도 일부, 특히 채널(131)과 중첩할 수 있다. 이때, 중첩이라 함은 단면도 상에서 상하 방향으로 중첩하는 것을 의미한다.
게이트 전극(125) 및 게이트 절연막(140) 위에는 층간 절연막(160)이 위치한다. 층간 절연막(160)은 무기 절연 물질 또는 유기 절연 물질로 이루어질 수 있다.
게이트 절연막(140) 및 층간 절연막(160)에는 반도체(135)의 적어도 일부와 중첩하는 접촉 구멍(162, 164)이 형성되어 있다. 접촉 구멍(162, 164)은 특히 반도체(135)의 접촉 도핑 영역(132, 133)을 드러내고 있다.
층간 절연막(160) 위에는 소스 전극(173) 및 드레인 전극(175)이 위치한다. 또한, 소스 전극(173) 및 드레인 전극(175)은 각각 접촉 구멍(162, 164)을 통해 반도체(135)의 소스 영역(132) 및 드레인 영역(133)과 연결되어 있다.
이와 같이, 반도체(135), 게이트 전극(125), 소스 전극(173) 및 드레인 전극(175)이 하나의 박막 트랜지스터를 구성한다. 박막 트랜지스터의 구성은 전술한 예에 한정되지 않고, 당해 기술 분야의 전문가가 용이하게 실시할 수 있는 공지된 구성으로 다양하게 변경 가능하다. 유기 발광 표시 장치는 스위칭 트랜지스터 및 구동 트랜지스터를 포함할 수 있으며, 앞서 설명한 박막 트랜지스터는 구동 트랜지스터일 수 있다. 도시는 생략하였으나, 스위칭 박막 트랜지스터가 더 형성될 수 있다.
박막 트랜지스터 및 층간 절연막(160) 위에는 보호막(180)이 위치한다. 보호막(180)은 그 위에 형성될 유기 발광 다이오드(OLED)의 발광 효율을 높이기 위해 단차를 없애고 평탄화시키는 역할을 한다. 또한, 보호막(180)에는 드레인 전극(175)의 적어도 일부와 중첩하는 접촉 구멍(182)이 형성되어 있다.
보호막(180)은 아크릴계 수지(acrylic resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenes resin), 폴리페닐렌설파이드계 수지(poly phenylenesulfides resin), 및 벤조사이클로부텐(benzocyclobutene, BCB) 등으로 이루어질 수 있다.
보호막(180) 위에는 제1 전극(191)이 위치한다. 제1 전극(191)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide), 산화 아연(ZnO), 인듐 산화물(In2O3, Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 제1 전극(191)은 보호막(180)에 형성되어 있는 접촉 구멍(182)을 통해서 박막 트랜지스터의 드레인 전극(175)과 전기적으로 연결되어 유기 발광 다이오드(OLED)의 애노드 전극이 된다.
도시는 생략하였으나, 제1 전극(191)은 투명한 도전 물질을 포함하는 제1 투명 전극과 제2 투명 전극, 제1 투명 전극과 제2 투명 전극 사이에 위치하며 제2 전극(270)과 함께 미세 공진 구조(microcavity)를 형성하기 위한 반투과층을 포함할 수 있다. 즉, 제1 전극(191)은 투명한 도전 물질로 이루어진 층과 반사성 금속으로 이루어진 층을 포함하는 다중층으로 이루어질 수 있다.
보호막(180) 및 제1 전극(191) 위에는 화소 정의막(350)이 위치한다. 화소 정의막(350)은 폴리아크릴계(polyacrylics) 또는 폴리이미드계(polyimides) 등의 수지 또는 실리카 계열의 무기물 등을 포함할 수 있다. 화소 정의막(350)은 제1 부분(350a), 제2 부분(350b) 및 화소 개구부(351)를 포함한다.
화소 정의막(350)의 제1 부분(350a)은 소정의 두께를 가지고, 화소 개구부(351)를 둘러싸고 있다. 제1 부분(350a)은 화소 개구부(351)와 제2 부분(350b) 사이에 위치할 수 있다. 도 1에서 화소 정의막(350)의 제1 부분(350a)과 제2 부분(350b)의 경계는 점선으로 표시되어 있다.
화소 정의막(350)의 제2 부분(350b)은 제1 부분(350a)과 인접한다. 화소 정의막(350)의 제2 부분(350b)의 두께(t2)는 제1 부분(350a)의 두께(t1)보다 얇다. 예를 들면, 화소 정의막(350)의 제1 부분(350a)의 두께(t1)는 약 1.2 ㎛일 수 있고, 화소 정의막(350)의 제2 부분(350b)의 두께(t2)는 약 0.3 ㎛일 수 있다.
화소 정의막(350)의 화소 개구부(351)는 화소 정의막(350)에 형성되어 있는 개구 영역을 의미하며, 제1 전극(191)의 중심부와 중첩할 수 있다. 따라서, 화소 개구부(351)는 제1 전극(191)의 상부면의 적어도 일부를 노출시키게 된다.
제1 전극(191) 위에는 유기 발광층(370)이 위치한다. 유기 발광층(370)은 발광층, 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 적어도 하나를 포함할 수 있다.
유기 발광층(370)은 적색을 발광하는 적색 유기 발광층(370R), 녹색을 발광하는 녹색 유기 발광층(370G) 및 청색을 발광하는 청색 유기 발광층(370B)을 포함할 수 있다. 유기 발광층(370)은 대략 다이아몬드 형으로 이루어질 수 있고, 펜타일 방식으로 배치될 수 있다. 예를 들면, 적색 유기 발광층(370R)과 녹색 유기 발광층(370G)이 대각선 방향으로 교대로 배치될 수 있고, 청색 유기 발광층(370B)과 녹색 유기 발광층(370G)이 대각선 방향으로 교대로 배치될 수 있다. 적색 유기 발광층(370R), 녹색 유기 발광층(370G) 및 청색 유기 발광층(370B)은 각각 서로 다른 화소에 위치하여, 이들의 조합에 의해 컬러 화상이 구현될 수 있다.
또한, 유기 발광층(370)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층이 모두 각각의 화소에 적층된 형태로 이루어질 수도 있다. 이때, 각 화소 별로 적색 필터, 녹색 필터 및 청색 필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 각각의 화소에 형성하고, 각 화소 별로 각각 적색 필터, 녹색 필터 및 청색 필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다.
다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예를 들면, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.
유기 발광층(370) 및 화소 정의막(350) 위에는 제2 전극(270)이 위치한다. 제2 전극(270)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide), 산화 아연(ZnO), 인듐 산화물(In2O3, Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 제2 전극(270)은 유기 발광 다이오드(OLED)의 캐소드 전극이 된다.
제1 전극(191)은 화소 정의막(350)의 제1 부분(350a)과 중첩하는 제1 부분(191a), 화소 정의막(350)의 제2 부분(350b)과 중첩하는 제2 부분(191b), 및 화소 정의막(350)의 화소 개구부(351)와 중첩하는 제3 부분(191c)을 포함한다. 이때, 중첩이라 함은 단면도 상에서 상하 방향으로 중첩하는 것을 의미한다.
제2 전극(270)은 화소 정의막(350)의 제1 부분(350a)과 중첩하는 제1 부분(270a), 화소 정의막(350)의 제2 부분(350b)과 중첩하는 제2 부분(270b), 및 화소 정의막(350)의 화소 개구부(351)와 중첩하는 제3 부분(191c)을 포함한다.
따라서, 제1 전극(191) 및 제2 전극(270)은 화소 정의막(350)의 제1 부분(350a), 제2 부분(350b) 및 화소 개구부(351)와 중첩한다.
화소 개구부(351) 내에 위치하는 제1 전극(191)의 제3 부분(191c)과 제2 전극(270)의 제3 부분(270c)은 유기 발광층(370)과 접하고 있다. 제1 전극(191)의 제3 부분(191c)은 유기 발광층(370)의 하부면과 접할 수 있고, 제2 전극(270)의 제3 부분(270c)은 유기 발광층(370)의 상부면과 접할 수 있다. 제1 전극(191)의 제3 부분(191c), 제2 전극(270)은 유기 발광층(370)과 함께 유기 발광 다이오드(OLED)를 이룬다. 화소 개구부(351) 내에 위치하는 유기 발광 다이오드(OLED)는 박막 트랜지스터가 온 상태일 때 발광하게 되며, 화소 개구부(351)가 발광 영역을 정의하게 된다.
화소 정의막(350)의 제1 부분(350a)은 제1 전극(191)의 제1 부분(191a)과 제2 전극(270)의 제1 부분(270a) 사이에 위치한다. 제2 전극(270)의 제1 부분(270a)과 화소 정의막(350)의 제1 부분(350a) 사이에는 유기 발광층(370)이 더 위치할 수 있다.
화소 정의막(350)의 제2 부분(350b)은 제1 전극(191)의 제2 부분(191b)과 제2 전극(270)의 제2 부분(270b) 사이에 위치한다. 제2 전극(270)의 제2 부분(270b)과 화소 정의막(350)의 제2 부분(350b) 사이에는 유기 발광층(370)이 더 위치할 수 있다. 즉, 화소 정의막(350)의 제2 부분(350b)은 유기 발광층(370)과 중첩한다.
화소 정의막(350)의 제2 부분(350b)의 두께(t2)는 화소 정의막(350)의 제1 부분(350a)의 두께(t1)보다 얇으므로, 제1 전극(191)의 제2 부분(191b)과 제2 전극(270)의 제2 부분(270b) 사이의 거리는 제1 전극(191)의 제1 부분(191a)과 제2 전극(270)의 제1 부분(270a) 사이의 거리보다 가깝다. 즉, 제1 전극(191)의 제1 부분(191a)과 제2 전극(270)의 제1 부분(270a) 사이의 거리는 제1 전극(191)의 제2 부분(191b)과 제2 전극(270)의 제2 부분(270b) 사이의 거리보다 멀다.
일반적으로 화소 정의막(350)의 두께는 거의 일정하게 이루어질 수 있다. 제1 전극(191)과 중첩하는 화소 정의막(350)의 부분과 제1 전극(191)과 중첩하지 않는 화소 정의막(350)의 부분 사이에 소정의 두께 차이가 있을 수 있다. 예를 들면, 제1 전극(191)의 두께 정도의 차이가 발생할 수 있다. 본 실시예에서 화소 정의막(350)의 제1 부분(350a)의 두께와 제2 부분(350b)의 두께의 차이는 제1 전극(191)의 두께 이상일 수 있다.
또한, 일반적으로 제1 전극(191)은 화소 개구부(351)를 제외하고 화소 정의막(350)과 거의 중첩하지 않는다. 제1 전극(191)의 대부분은 화소 개구부(351) 내에 위치하고, 제1 전극(191)의 가장자리 일부 영역만이 화소 정의막(350)과 중첩하는 것이 일반적이다. 본 실시예에서 제1 전극(191)은 화소 개구부(351) 내에도 위치하고, 화소 개구부(351)를 제외한 화소 정의막(350)과도 상당 부분 중첩한다. 제1 전극(191)은 화소 개구부(351)와 인접하는 화소 정의막(350)의 제1 부분(350a)과 중첩하고, 나아가 화소 정의막(350)의 제2 부분(350b)과도 중첩한다.
화소 정의막(350)의 제1 부분(350a)의 두께(t1)보다 낮은 두께를 가지는 화소 정의막(350)의 제2 부분(350b)이 제1 전극(191) 및 제2 전극(270)과 중첩함으로써, 커패시턴스를 추가로 확보하여 전류 밀도를 낮추고, 구동 전압을 낮출 수 있으며, 이로 인해 소자의 신뢰성을 향상시킬 수 있다. 즉, 본 실시예에서는 화소 정의막(350) 아래에 위치하는 제1 전극(191)의 면적을 넓히고, 제1 전극(191) 및 제2 전극(270) 사이에 위치하는 화소 정의막(350)의 두께를 낮춤으로써, 커패시턴스를 추가로 확보할 수 있다.
화소 정의막(350)의 제1 부분(350a)의 두께(t1)는 일정 이상으로 이루어지는 것이 바람직하다. 제1 부분(350a)의 두께를 제2 부분(350b)의 두께 수준으로 낮추게 되면, 커패시턴스를 더 증가시킬 수 있지만, 복수의 화소 간의 경계가 불분명해진다. 예를 들면, 제1 부분(350a)이 소정의 두께 이하로 이루어지는 경우 적색 유기 발광층(370R)이 형성되어 있는 화소 개구부(351) 내에 녹색 유기 발광층(370G) 또는 청색 유기 발광층(370B)이 침투할 수 있다. 따라서, 화소 개구부(351)와 제2 부분(350b) 사이에 위치하는 제1 부분(350a)의 두께(t1)는 제2 부분(350b)의 두께(t2)보다 두껍게 함으로써, 인접한 화소 간의 색섞임이 발생하는 것을 방지할 수 있다.
제1 전극(191)의 제3 부분(191c)과 제2 전극(270)의 제3 부분(270c) 사이의 거리는 제1 전극(191)의 제1 부분(191a)과 제2 전극(270)의 제1 부분(270a) 사이의 거리보다 가깝다. 또한, 제1 전극(191)의 제3 부분(191c)과 제2 전극(270)의 제3 부분(270c) 사이의 거리는 제1 전극(191)의 제2 부분(191b)과 제2 전극(270)의 제2 부분(270b) 사이의 거리보다 가깝다.
화소 정의막(350)의 제1 부분(350a)과 중첩하는 제1 전극(191)의 제1 부분(191a)과 제2 전극(270)의 제1 부분(270a)은 유기 발광층(370)과 접하지 않는다. 화소 정의막(350)의 제2 부분(350b)과 중첩하는 제1 전극(191)의 제2 부분(191b)과 제2 전극(270)의 제2 부분(270b)은 유기 발광층(370)과 접하지 않는다. 따라서, 화소 정의막(350)의 제1 부분(350a) 및 제2 부분(350b)과 중첩하는 부분은 발광하지 않는다.
다음으로, 도 2 내지 도 4를 참조하여 본 실시예에 의한 표시 장치의 제조 방법에 대해 설명하면 다음과 같다. 특히, 본 실시예에 의한 표시 장치의 화소 정의막을 형성하는 방법에 대해 설명하다.
도 3 및 도 4는 일 실시예에 의한 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
도 3에 도시된 바와 같이, 기판(110) 위에 반도체(135), 게이트 전극(125), 소스 전극(173) 및 드레인 전극(175)을 순차적으로 형성하여 박막 트랜지스터를 형성한다. 박막 트랜지스터 위에 보호막(180)을 형성하고, 보호막(180)을 패터닝하여 드레인 전극(175)의 적어도 일부를 노출시키는 접촉 구멍(182)을 형성한다. 보호막(180) 위에 드레인 전극(175)과 연결되는 제1 전극(191)을 형성한다.
보호막(180) 및 제1 전극(191) 위에 유기 물질층(500)을 형성한다. 유기 물질층(500) 위에 마스크(600)를 대응시키고, 노광 공정을 진행한다. 이때, 마스크(600)는 슬릿 마스크 또는 하프톤 마스크로 이루어질 수 있다. 마스크(600)는 대부분의 광을 차단시키는 불투과부(NR), 일부 광을 차단시키고, 일부 광을 통과시키는 반투과부(HR), 대부분의 광을 통과시키는 투과부(TR)를 포함한다. 마스크(600)가 슬릿 마스크인 경우 반투과부(HR)는 슬릿 형상으로 이루어질 수 있다.
마스크(600)의 불투과부(NR)에 대응하는 유기 물질층(500)의 부분에는 광이 거의 노출되지 않고, 마스크(600)의 반투과부(HR)에 대응하는 유기 물질층(500)의 부분에는 일부 광이 노출되며, 마스크(600)의 투과부(TR)에 대응하는 유기 물질층(500)의 부분에는 광이 대부분 노출된다.
도 4에 도시된 바와 같이, 유기 물질층(500)을 패터닝하여 두께가 상이한 제1 부분(350a) 및 제2 부분(350b)을 포함하는 화소 정의막(350)을 형성한다. 유기 물질층(500)이 제거된 부분에 의해 제1 전극(191)이 노출되며, 이는 화소 정의막(350)의 화소 개구부(351)가 된다.
이어, 제1 전극(191) 위에 유기 발광층(370) 및 제2 전극(270)을 순차적으로 형성하여 도 2에 도시된 일 실시예에 의한 표시 장치를 완성한다.
다음으로, 도 5 및 도 6을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 5 및 도 6에 도시된 일 실시예에 의한 표시 장치는 도 1 및 도 2에 도시된 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 평면 상에서 제1 전극 및 유기 발광층의 평면 형상이 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 5는 일 실시예에 의한 표시 장치의 배치도이고, 도 6은 도 5의 표시 장치를 VI-VI선을 따라 자른 단면도이다.
앞선 실시예와 마찬가지로, 일 실시예에 의한 표시 장치는 제1 전극(191), 제1 전극(191) 위에 위치하는 제2 전극, 및 제1 전극(191)과 제2 전극 사이에 위치하는 화소 정의막을 포함한다.
앞선 실시예에서 제1 전극(191)은 평면 상에서 10개 이상의 변을 포함하는 다각형으로 이루어지고, 본 실시예에서 제1 전극(191)은 직사각형과 유사한 형상을 가질 수 있다. 즉, 본 실시예에서 제1 전극(191)의 형상은 앞선 실시예에서의 제1 전극(191)보다 더 단순한 형상을 가지고, 크기가 더 증가하였다.
앞선 실시예에서 유기 발광층(370)은 평면 상에서 다이아몬드 형으로 이루어지고, 본 실시예에서는 유기 발광층(370)은 평면 상에서 직사각형으로 이루어진다.
제1 전극(191) 및 유기 발광층(370)의 형상은 이에 한정되지 않으며, 다양하게 변경될 수 있다. 제1 전극(191) 및 유기 발광층(370)은 복수의 변을 포함하는 다각형으로 이루어질 수 있고, 일부 변은 곡선으로 대체될 수도 있다.
일 실시예에 의한 표시 장치는 펜타일 방식으로 화소가 배치되어 있으며, 이러한 방식에서는 적색 화소 및 청색 화소의 커패시턴스 확보가 필요하고, 녹색 화소에서는 추가 커패시턴스의 확보가 요구되지 않을 수 있다. 따라서, 적색 화소 및 청색 화소에서 제1 전극(191)의 면적 확장이 필요하고, 녹색 화소에서는 제1 전극(191)이 일반적인 구조에서처럼 화소 개구부(351)를 제외하고는 화소 정의막과 거의 중첩하지 않을 수 있다. 또한, 적색 화소 및 청색 화소에서 화소 정의막의 일부 영역의 두께 감소가 필요하고, 녹색 화소에서는 화소 정의막의 두께가 일정하게 이루어질 수 있다.
다음으로, 도 7 및 도 8을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 7 및 도 8에 도시된 일 실시예에 의한 표시 장치는 도 1 및 도 2에 도시된 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 유기 발광층이 화소 정의막의 제1 부분 및 제2 부분과 중첩하지 않는다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 7은 일 실시예에 의한 표시 장치의 배치도이고, 도 8은 일 실시예에 의한 표시 장치의 단면도이다.
도 7 및 도 8에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 기판(110), 기판(110) 위에 위치하는 제1 전극(191), 제1 전극(191) 위에 위치하는 제2 전극(270)을 포함한다. 제1 전극(191)과 제2 전극(270) 사이에는 화소 정의막(350)이 위치한다.
앞선 실시예에서 유기 발광층(370)은 화소 정의막(350)의 제1 부분(350a), 제2 부분(350b) 및 화소 개구부(351)와 중첩하고, 본 실시예에서 유기 발광층(370)은 화소 정의막(350)의 화소 개구부(351)와 중첩한다. 본 실시예에서 유기 발광층(370)은 화소 정의막(350)의 제1 부분(350a) 및 제2 부분(350b)과 중첩하지 않는다. 즉, 유기 발광층(370)은 화소 정의막(350)의 화소 개구부(351) 내에만 위치한다.
유기 발광층(370)이 화소 정의막(350)의 제2 부분(350b)과 중첩하지 않는 경우에도, 제1 전극(191)의 제2 부분(191b)과 제2 전극(270)의 제2 부분(270b) 사이에는 커패시턴스가 발생한다. 따라서, 본 실시예에서도 유기 발광층(370)의 제2 부분(350b)을 사이에 두고 제1 전극(191)과 제2 전극(270)이 중첩함으로써, 커패시턴스를 추가로 확보하여 소자의 신뢰성을 향상시킬 수 있다.
다음으로, 도 9 및 도 10을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 9 및 도 10에 도시된 일 실시예에 의한 표시 장치는 도 1 및 도 2에 도시된 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 화소 정의막의 두께가 변경된다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 9 및 도 10은 일 실시예에 의한 표시 장치의 단면도이다.
도 9에 도시된 바와 같이, 본 실시예에 의한 표시 장치의 화소 정의막(350)의 제2 부분(350b)의 두께는 도 1 및 도 2에 도시된 실시예에 의한 표시 장치의 화소 정의막(350)의 제2 부분(350b)의 두께보다 얇을 수 있다.
도 10에 도시된 바와 같이, 본 실시예에 의한 표시 장치의 화소 정의막(350)의 제2 부분(350b)의 두께는 도 1 및 도 2에 도시된 실시예에 의한 표시 장치의 화소 정의막(350)의 제2 부분(350b)의 두께보다 두꺼울 수 있다.
이처럼 화소 정의막(350)의 제2 부분(350b)의 두께는 소정의 범위 내에서 변경될 수 있다. 화소 정의막(350)의 제2 부분(350b)의 두께가 너무 얇을 경우에는 제1 전극(191)과 유기 발광층(370)이 접촉하거나 제1 전극(191)과 제2 전극(270)이 단락될 수 있다. 따라서, 화소 정의막(350)의 제2 부분(350b)의 두께는 소정 두께 이상으로 이루어지는 것이 바람직하다. 화소 정의막(350)의 제2 부분(350b)의 두께가 너무 두꺼울 경우에는 제1 전극(191)과 제2 전극(270) 사이에 커패시턴스가 거의 형성되지 않을 수 있다. 따라서, 화소 정의막(350)의 제2 부분(350b)의 두께는 소정 두께 이하로 이루어지는 것이 바람직하다.
화소 정의막(350)의 제2 부분(350b)의 두께를 얇게 형성할수록 커패시턴스를 더욱 확보할 수 있다. 또한, 화소 정의막(350)의 제2 부분(350b)과 중첩하는 제1 전극(191)의 제2 부분(191b)의 면적을 확장할수록 커패시턴스를 더욱 확보할 수 있다.
다음으로, 도 11 및 도 12를 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 11 및 도 12에 도시된 일 실시예에 의한 표시 장치는 도 1 및 도 2에 도시된 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 화소 정의막(350)의 제1 부분(350a)이 서로 인접한 복수의 제2 부분(350b) 사이에 더 위치한다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 11 및 도 12는 일 실시예에 의한 표시 장치의 단면도이다.
앞선 실시예에서 화소 정의막(350)의 제1 부분(350a)은 화소 개구부(351)와 제2 부분(350b) 사이에 위치하고, 본 실시예에서는 화소 정의막(350)의 제1 부분(350a)이 화소 개구부(351)와 제2 부분(350b) 사이 및 서로 인접한 복수의 제2 부분(350b) 사이에 위치한다.
유기 발광층(370)은 화소 정의막(350)의 제2 부분(350b)과 중첩할 수 있다. 서로 인접한 유기 발광층(370)이 서로 중첩하지 않도록 설계하더라도 공정 과정에서 서로 인접한 유기 발광층(370)이 서로 중첩할 수 있다. 예를 들면, 적색 유기 발광층(370R)과 청색 유기 발광층(370B)이 서로 중첩할 수 있고, 중첩부가 화소 개구부(351) 내에 위치하게 되면 색섞임 현상이 발생할 수 있다. 본 실시예에서는 서로 인접한 복수의 제2 부분(350b) 사이에 제1 부분(350a)을 더 형성함으로써, 인접한 유기 발광층(370)이 서로 중첩하지 않도록 하여 색섞임 현상을 방지할 수 있다.
다음으로, 도 13 내지 도 17를 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 13 내지 도 17에 도시된 일 실시예에 의한 표시 장치는 도 1 및 도 2에 도시된 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 하나의 화소 내에 7개의 트랜지스터가 포함되어 있다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다. 다만, 하나의 화소 내에 포함되어 있는 트랜지스터 및 커패시터의 개수는 다양하게 변경될 수 있으며, 트랜지스터 및 커패시터의 배치 형태도 다양하게 변경될 수 있다.
도 13은 일 실시예에 의한 표시 장치의 하나의 화소의 등가 회로도이고, 도 14는 일 실시예에 의한 표시 장치의 적색 화소, 녹색 화소 및 청색 화소를 이루는 트랜지스터 및 커패시터의 개략적인 배치도이며, 도 15는 도 14의 하나의 화소의 구체적인 배치도이다. 도 16는 도 15의 표시 장치를 XVI-XVI선을 따라 자른 단면도이고, 도 17은 도 15의 표시 장치를 XVII-XVII선 및 XVII'-XVII'선을 따라 자른 단면도이다.
도 13에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 복수의 신호선(151, 152, 153, 158, 171, 172, 192), 복수의 신호선에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(PX)를 포함한다.
각 화소(PX)는 복수의 신호선(151, 152, 153, 158, 171, 172, 192)에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(storage capacitor, Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 구동 트랜지스터(driving transistor)(T1), 스위칭 트랜지스터(switching transistor)(T2), 보상 트랜지스터(compensation transistor)(T3), 초기화 트랜지스터(initialization transistor)(T4), 동작 제어 트랜지스터(operation control transistor)(T5), 발광 제어 트랜지스터(light emission control transistor)(T6) 및 바이패스 트랜지스터(bypass transistor)(T7)를 포함한다.
신호선(151, 152, 153, 158, 171, 172, 192)은 스캔 신호(Sn)를 전달하는 스캔선(151), 초기화 트랜지스터(T4)에 전단 스캔 신호(Sn-1)를 전달하는 전단 스캔선(152), 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 발광 제어 신호(EM)를 전달하는 발광 제어선(153), 바이패스 트랜지스터(T7)에 바이패스 신호(BP)를 전달하는 바이패스 제어선(158), 스캔선(151)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(171), 구동 전압(ELVDD)을 전달하며 데이터선(171)과 거의 평행하게 형성되어 있는 구동 전압선(172), 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하는 초기화 전압선(192)을 포함한다.
구동 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 일단(Cst1)과 연결되어 있고, 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있으며, 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 다이오드(OLED)에 구동 전류(Id)를 공급한다.
스위칭 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(151)과 연결되어 있고, 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 이러한 스위칭 트랜지스터(T2)는 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 데이터선(171)으로 전달된 데이터 신호(Dm)을 구동 트랜지스터(T1)의 소스 전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(151)에 연결되어 있고, 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 연결되어 있으며, 보상 트랜지스터(T3)의 드레인 전극(D3)은 초기화 트랜지스터(T4)의 드레인 전극(D4), 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 보상 트랜지스터(T3)는 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 트랜지스터(T1)를 다이오드 연결시킨다.
초기화 트랜지스터(T4)의 게이트 전극(G4)은 전단 스캔선(152)과 연결되어 있고, 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(192)과 연결되어 있으며, 초기화 트랜지스터(T4)의 드레인 전극(D4)은 보상 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 초기화 트랜지스터(T4)는 전단 스캔선(152)을 통해 전달받은 전단 스캔 신호(Sn-1)에 따라 턴 온되어 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압(Vg)을 초기화시키는 초기화 동작을 수행한다.
동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(153)과 연결되어 있으며, 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)와 연결되어 있고, 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(D2)에 연결되어 있다.
발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(153)과 연결되어 있으며, 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 다이오드(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 이러한 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 발광 제어선(153)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴 온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 구동 트랜지스터(T1)를 통해 보상되어 유기 발광 다이오드(OLED)에 전달된다.
바이패스 트랜지스터(T7)의 게이트 전극(G7)은 바이패스 제어선(158)과 연결되어 있고, 바이패스 트랜지스터(T7)의 소스 전극(S7)은 발광 제어 트랜지스터(T6)의 드레인 전극(D6) 및 유기 발광 다이오드(OLED)의 애노드에 함께 연결되어 있고, 바이패스 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압선(192) 및 초기화 트랜지스터(T4)의 소스 전극(S4)에 함께 연결되어 있다. 여기서, 전단 스캔선(152)은 전단 화소에서는 스캔 신호(Sn)를 전달하는 스캔선(151)에 연결되어 있으며(도시하지 않음), 바이패스 제어선(158)은 전단 스캔선(152)에 해당하므로, 바이패스 신호(BP)는 전단 스캔 신호(Sn-1)와 동일하다.
스토리지 커패시터(Cst)의 타단(Cst2)은 구동 전압선(172)과 연결되어 있으며, 유기 발광 다이오드(OLED)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압선(741)과 연결되어 있다.
도 14 및 도 15에 도시한 바와 같이, 일 실시예에 의한 표시 장치는 스캔 신호(Sn), 전단 스캔 신호(Sn-1), 발광 제어 신호(EM) 및 바이패스 신호(BP)를 각각 인가하며 행 방향을 따라 형성되어 있는 스캔선(151), 전단 스캔선(152), 발광 제어선(153) 및 바이패스 제어선(158)을 포함하는 게이트 금속선(151, 152, 153, 158)을 포함한다. 본 실시예에서는 바이패스 제어선(158)은 실질적으로 전단 스캔선(152)과 동일하다.
그리고, 스캔선(151), 전단 스캔선(152), 발광 제어선(153) 및 바이패스 제어선(158)과 교차하고 있으며 화소(PX)에 데이터 신호(Dm) 및 구동 전압(ELVDD)을 각각 인가하는 데이터선(171) 및 구동 전압선(172)을 포함하는 데이터 금속선(171, 172)을 포함한다. 초기화 전압(Vint)은 초기화 전압선(192)에서 초기화 트랜지스터(T4)를 경유하여 보상 트랜지스터(T3)로 전달된다. 초기화 전압선(192)은 직선부(192a)와 사선부(192b)를 교대로 가지며 형성되어 있다. 직선부(192a)는 스캔선(121)과 평행하게 배치되어 있으며, 사선부(192b)는 직선부(192a)와 소정 경사를 가지며 연장되어 있다.
또한, 각 화소(PX)에는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 스토리지 커패시터(Cst), 그리고 유기 발광 다이오드(OLED)가 형성되어 있다. 도 13 및 도 14에 도시한 화소(PX)는 펜타일 매트릭스 구조를 이루는 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)에 해당할 수 있다.
유기 발광 다이오드(OLED)는 제1 전극(191), 유기 발광층(370) 및 제2 전극(270)으로 이루어진다. 이 때, 보상 트랜지스터(T3)와 초기화 트랜지스터(T4)는 누설 전류를 차단하기 위해 듀얼 게이트(dual gate) 구조의 트랜지스터로 구성될 수 있다.
구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)의 각각의 채널(channel)은 연결되어 있는 하나의 반도체(130)의 내부에 형성되어 있으며, 반도체(130)는 다양한 형상으로 굴곡되어 형성될 수 있다. 이러한 반도체(130)는 다결정 규소 또는 산화물 반도체로 이루어질 수 있다.
반도체(130)는 N형 불순물 또는 P형 불순물로 채널 도핑이 되어 있는 채널(channel)과, 채널의 양 옆에 형성되어 있으며 채널에 도핑된 도핑 불순물보다 도핑 농도가 높은 소스 도핑 영역 및 드레인 도핑 영역과 같은 접촉 도핑 영역을 포함한다. 본 실시예에서 소스 도핑 영역 및 드레인 도핑 영역은 각각 소스 전극 및 드레인 전극에 해당한다. 반도체(130)에 형성되어 있는 소스 전극 및 드레인 전극은 해당 영역만 도핑하여 형성할 수 있다. 또한, 반도체(130)에서 서로 다른 트랜지스터의 소스 전극과 드레인 전극의 사이 영역도 도핑되어 소스 전극과 드레인 전극이 전기적으로 연결될 수 있다.
도 15에 도시된 바와 같이, 반도체(130)의 일부인 채널(131)은 구동 트랜지스터(T1)에 형성되는 구동 채널(131a), 스위칭 트랜지스터(T2)에 형성되는 스위칭 채널(131b), 보상 트랜지스터(T3)에 형성되는 보상 채널(131c), 초기화 트랜지스터(T4)에 형성되는 초기화 채널(131d), 동작 제어 트랜지스터(T5)에 형성되는 동작 제어 채널(131e), 발광 제어 트랜지스터(T6)에 형성되는 발광 제어 채널(131f) 및 바이패스 트랜지스터(T7)에 형성되는 바이패스 채널(131g)을 포함한다.
구동 트랜지스터(T1)는 구동 채널(131a), 구동 게이트 전극(155a), 구동 소스 전극(136a) 및 구동 드레인 전극(137a)을 포함한다. 구동 채널(131a)은 굴곡되어 있으며, 사행 형상(meandering shape) 또는 지그재그 형상(zigzag shape)을 가질 수 있다. 이와 같이, 굴곡된 형상의 구동 채널(131a)을 형성함으로써, 좁은 공간 내에 길게 구동 채널(131a)을 형성할 수 있다. 따라서, 길게 형성된 구동 채널(131a)에 의해 구동 게이트 전극(155a)과 구동 소스 전극(136a) 간의 구동 게이트-소스 전압(Vgs)의 구동 범위(driving range)는 넓어지게 된다. 구동 게이트-소스 전압(Vgs)의 구동 범위가 넓으므로 구동 게이트-소스 전압(Vgs)의 크기를 변화시켜 유기 발광 다이오드(OLED)에서 방출되는 빛의 계조를 보다 세밀하게 제어할 수 있으며, 그 결과 표시 장치의 해상도를 높이고 표시 품질을 향상시킬 수 있다. 이러한 구동 채널(131a)의 형상을 다양하게 변형하여 '역S', 'S', 'M', 'W' 등의 다양한 실시예가 가능하다.
구동 게이트 전극(155a)은 구동 채널(131a)과 중첩하고 있으며, 구동 소스 전극(136a) 및 구동 드레인 전극(137a)은 구동 채널(131a)의 양 옆에 인접하여 각각 형성되어 있다. 구동 게이트 전극(155a)은 구동 접촉 구멍(61)을 통해 구동 연결 부재(174)와 연결되어 있다. 구동 게이트 전극(155a)은 게이트 금속선에 해당하며, 구동 연결 부재(174)는 데이터 금속선에 해당한다.
스위칭 트랜지스터(T2)는 스위칭 채널(131b), 스위칭 게이트 전극(155b), 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)을 포함한다. 스캔선(151)에서 아래쪽으로 확장된 일부인 스위칭 게이트 전극(155b)은 스위칭 채널(131b)과 중첩하고 있으며, 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)은 스위칭 채널(131b)의 양 옆에 인접하여 각각 형성되어 있다. 스위칭 소스 전극(136b)은 스위칭 접촉 구멍(62)을 통해 데이터선(171)과 연결되어 있다.
보상 트랜지스터(T3)는 보상 채널(131c), 보상 게이트 전극(155c), 보상 소스 전극(136c) 및 보상 드레인 전극(137c)을 포함한다. 스캔선(151)의 일부인 보상 게이트 전극(155c)은 누설 전류 방지를 위해 2개가 형성되어 있으며 보상 채널(131c)과 중첩하고 있다. 보상 소스 전극(136c) 및 보상 드레인 전극(137c)은 보상 채널(131c)의 양 옆에 인접하여 각각 형성되어 있다. 보상 드레인 전극(137c)은 보상 접촉 구멍(63)을 통해 구동 연결 부재(174)와 연결되어 있다.
초기화 트랜지스터(T4)는 초기화 채널(131d), 초기화 게이트 전극(155d), 초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)을 포함한다. 전단 스캔선(152)의 일부인 초기화 게이트 전극(155d)은 누설 전류 방지를 위해 2개가 형성되어 있으며 초기화 채널(131d)과 중첩하고 있다. 초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)은 초기화 채널(131d)의 양 옆에 인접하여 각각 형성되어 있다. 초기화 소스 전극(136d)은 초기화 접촉 구멍(64)을 통해 초기화 연결 부재(177)와 연결되어 있다.
동작 제어 트랜지스터(T5)는 동작 제어 채널(131e), 동작 제어 게이트 전극(155e), 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)을 포함한다. 발광 제어선(153)의 일부인 동작 제어 게이트 전극(155e)은 동작 제어 채널(131e)과 중첩하고 있으며, 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)은 동작 제어 채널(131e)의 양 옆에 인접하여 각각 형성되어 있다. 동작 제어 소스 전극(136e)은 동작 제어 접촉 구멍(65)을 통해 구동 전압선(172)의 일부와 연결되어 있다.
발광 제어 트랜지스터(T6)는 발광 제어 채널(131f), 발광 제어 게이트 전극(155f), 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)을 포함한다. 발광 제어선(153)의 일부인 발광 제어 게이트 전극(155f)은 발광 제어 채널(131f)과 중첩하고 있으며, 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)은 발광 제어 채널(131f)의 양 옆에 인접하여 각각 형성되어 있다. 발광 제어 드레인 전극(137f)은 발광 제어 접촉 구멍(66)을 통해 화소 연결 부재(179)와 연결되어 있다.
바이패스 트랜지스터(T7)는 바이패스 채널(131g), 바이패스 게이트 전극(155g), 바이패스 소스 전극(136g) 및 바이패스 드레인 전극(137g)을 포함한다. 바이패스 제어선(158)의 일부인 바이패스 게이트 전극(155g)은 바이패스 채널(131g)과 중첩하고 있으며, 바이패스 소스 전극(136g) 및 바이패스 드레인 전극(137g)은 바이패스 채널(131g)의 양 옆에 인접하여 각각 형성되어 있다.
바이패스 소스 전극(136g)은 발광 제어 드레인 전극(137f)과 직접 연결되어 있고, 바이패스 드레인 전극(137g)은 초기화 소스 전극(136d)과 직접 연결되어 있다.
구동 트랜지스터(T1)의 구동 채널(131a)의 일단은 스위칭 드레인 전극(137b) 및 동작 제어 드레인 전극(137e)과 연결되어 있으며, 구동 채널(131a)의 타단은 보상 소스 전극(136c) 및 발광 제어 소스 전극(136f)과 연결되어 있다.
스토리지 커패시터(Cst)는 제2 게이트 절연막(142)을 사이에 두고 배치되는 제1 스토리지 전극(155a)과 제2 스토리지 전극(156)을 포함한다. 제1 스토리지 전극(155a)은 구동 게이트 전극(155a)에 해당하고, 제2 스토리지 전극(156)은 스토리지선(157)에서 확장된 부분으로서, 구동 게이트 전극(155a)보다 넓은 면적을 차지하며 구동 게이트 전극(155a)을 전부 덮고 있다.
여기서, 제2 게이트 절연막(142)은 유전체가 되며, 스토리지 커패시터(Cst)에서 축전된 전하와 양 스토리지 전극(155a, 156) 사이의 전압에 의해 스토리지 커패시턴스(Storage Capacitance)가 결정된다. 이와 같이, 구동 게이트 전극(155a)을 제1 스토리지 전극(155a)으로 사용함으로써, 화소 내에서 큰 면적을 차지하는 구동 채널(131a)에 의해 좁아진 공간에서 스토리지 커패시터를 형성할 수 있는 공간을 확보할 수 있다.
구동 게이트 전극(155a)인 제1 스토리지 전극(155a)은 구동 접촉 구멍(61) 및 스토리지 개구부(51)를 통하여 구동 연결 부재(174)의 일단과 연결되어 있다. 스토리지 개구부(51)는 제2 스토리지 전극(156)에 형성된 개구부이다. 따라서, 스토리지 개구부(51) 내부에 구동 연결 부재(174)의 일단과 구동 게이트 전극(155a)을 연결하는 구동 접촉 구멍(61)이 형성되어 있다. 구동 연결 부재(174)는 데이터선(171)과 거의 평행하게 동일한 층에 형성되어 있으며 구동 연결 부재(174)의 타단은 보상 접촉 구멍(63)을 통해 보상 트랜지스터(T3)의 보상 드레인 전극(137c) 및 초기화 트랜지스터(T4)의 초기화 드레인 전극(137d)과 연결되어 있다. 따라서, 구동 연결 부재(174)는 구동 게이트 전극(155a)과 보상 트랜지스터(T3)의 보상 드레인 전극(137c) 및 초기화 트랜지스터(T4)의 초기화 드레인 전극(137d)을 서로 연결하고 있다.
제2 스토리지 전극(156)은 접촉 구멍(69)을 통해 구동 전압선(172)과 연결되어 있다.
따라서, 스토리지 커패시터(Cst)는 구동 전압선(172)을 통해 제2 스토리지 전극(156)에 전달된 구동 전압(ELVDD)과 구동 게이트 전극(155a)의 구동 게이트 전압(Vg)간의 차에 대응하는 스토리지 커패시턴스를 저장한다.
화소 연결 부재(179)는 접촉 구멍(81)을 통해 제1 전극(191)과 연결되어 있으며, 초기화 연결 부재(177)는 접촉 구멍(82)을 통해 초기화 전압선(192)과 연결되어 있다.
이하, 도 16 및 도 17을 참고하여 일 실시예에 의한 표시 장치의 단면상 구조에 대해 적층 순서에 따라 구체적으로 설명한다.
이 때, 동작 제어 트랜지스터(T5)는 발광 제어 트랜지스터(T6)의 적층 구조와 대부분 동일하므로 상세한 설명은 생략한다.
기판(110) 위에는 버퍼층(120)이 형성되어 있다.
버퍼층(120) 위에는 구동 채널(131a), 스위칭 채널(131b), 보상 채널(131c), 초기화 채널(131d), 동작 제어 채널(131e), 발광 제어 채널(131f) 및 바이패스 채널(131g)을 포함하는 채널(131)을 포함하는 반도체(130)가 형성되어 있다. 반도체(130) 중 구동 채널(131a)의 양 옆에는 구동 소스 전극(136a) 및 구동 드레인 전극(137a)이 형성되어 있고, 스위칭 채널(131b)의 양 옆에는 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)이 형성되어 있다. 그리고, 보상 채널(131c)의 양 옆에는 보상 소스 전극(136c) 및 보상 드레인 전극(137c)이 형성되어 있고, 초기화 채널(131d)의 양 옆에는 초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)이 형성되어 있다. 그리고, 동작 제어 채널(131e)의 양 옆에는 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)이 형성되어 있고, 발광 제어 채널(131f)의 양 옆에는 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)이 형성되어 있다. 그리고, 바이패스 채널(131g)의 양 옆에는 바이패스 소스 전극(136g) 및 바이패스 드레인 전극(137g)이 형성되어 있다.
반도체(130) 위에는 이를 덮는 제1 게이트 절연막(141)이 형성되어 있다. 제1 게이트 절연막(141) 위에는 스위칭 게이트 전극(155b), 보상 게이트 전극(155c)을 포함하는 스캔선(151), 초기화 게이트 전극(155d)을 포함하는 전단 스캔선(152), 동작 제어 게이트 전극(155e) 및 발광 제어 게이트 전극(155f)을 포함하는 발광 제어선(153), 바이패스 게이트 전극(155g)을 포함하는 바이패스 제어선(158), 그리고 구동 게이트 전극(제1 스토리지 전극)(155a)을 포함하는 제1 게이트 금속선(151, 152, 153, 158, 155a)이 형성되어 있다.
제1 게이트 금속선(151, 152, 153, 158, 155a) 및 제1 게이트 절연막(141) 위에는 이를 덮는 제2 게이트 절연막(142)이 형성되어 있다. 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위로 형성될 수 있다.
제2 게이트 절연막(142) 위에는 스캔선(151)과 평행하게 배치되어 있는 스토리지선(157), 스토리지선(157)에서 확장된 부분인 제2 스토리지 전극(156)을 포함하는 제2 게이트 금속선(156, 157)이 형성되어 있다.
제2 스토리지 전극(156)은 구동 게이트 전극으로 역할하는 제1 스토리지 전극(155a)보다 넓게 형성되어 있으므로 제2 스토리지 전극(156)은 구동 게이트 전극(155a)을 모두 덮게 된다.
제1 게이트 금속선(151, 152, 153, 155a)과 제2 게이트 금속선(156, 157)을 포함하는 게이트 금속선(151, 152, 153, 155a, 156, 157)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 및 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 다중막으로 형성될 수 있다.
제2 게이트 절연막(142) 및 제2 게이트 금속선(156, 157) 위에는 층간 절연막(160)이 형성되어 있다. 층간 절연막(160)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위로 형성될 수 있다.
층간 절연막(160)에는 접촉 구멍(61, 62, 63, 64, 65, 66, 69)이 형성되어 있다. 층간 절연막(160) 위에는 데이터선(171), 구동 전압선(172), 구동 연결 부재(174), 초기화 연결 부재(177), 그리고 화소 연결 부재(179)를 포함하는 데이터 금속선(171, 172, 174, 175, 179)이 형성되어 있다. 데이터 금속선(171, 172, 174, 175, 179)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 및 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 다중막으로 형성될 수 있으며, 예컨대, 티타늄/알루미늄/티타늄(Ti/Al/Ti)의 3중막, 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo) 또는 몰리브덴/구리/몰리브덴(Mo/Cu/Mo)의 3중막 등으로 형성될 수 있다.
데이터선(171)은 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 형성된 스위칭 접촉 구멍(62)을 통해 스위칭 소스 전극(136b)와 연결되어 있으며, 구동 연결 부재(174)의 일단은 제2 게이트 절연막(142) 및 층간 절연막(160)에 형성된 구동 접촉 구멍(61)을 통하여 제1 스토리지 전극(155a)과 연결되어 있고, 구동 연결 부재(174)의 타단은 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 형성된 보상 접촉 구멍(63)을 통해 보상 드레인 전극(137c) 및 초기화 드레인 전극(137d)과 연결되어 있다.
데이터선(171)과 평행하게 뻗어 있는 초기화 연결 부재(177)는 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 형성된 초기화 접촉 구멍(64)을 통해 초기화 소스 전극(136d)과 연결되어 있다. 그리고, 화소 연결 부재(179)는 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 형성된 발광 제어 접촉 구멍(66)을 통해 발광 제어 드레인 전극(137f)과 연결되어 있다.
데이터 금속선(171, 172, 174, 175, 179) 및 층간 절연막(160) 위에는 이를 덮는 보호막(180)이 형성되어 있다. 보호막(180)은 데이터 금속선(171, 172, 174, 175, 179)을 덮어 평탄화시키므로 보호막(180) 위에 제1 전극(191)을 단차없이 형성할 수 있다. 이러한 보호막(180)은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드계 수지(polyimides resin) 등의 유기물 또는 유기물과 무기물의 적층막 등으로 만들어질 수 있다.
보호막(180) 위에는 제1 전극(191) 및 초기화 전압선(192)이 형성되어 있다. 화소 연결 부재(179)는 보호막(180)에 형성된 접촉 구멍(81)을 통해 제1 전극(191)과 연결되어 있고, 초기화 연결 부재(177)는 보호막(180)에 형성된 접촉 구멍(82)을 통해 초기화 전압선(192)과 연결되어 있다.
보호막(180), 초기화 전압선(192) 및 제1 전극(191) 위에는 이를 덮는 화소 정의막(Pixel Defined Layer, PDL)(350)이 형성되어 있다. 화소 정의막(350)은 제1 부분(350a), 제2 부분(350b) 및 화소 개구부(351)를 포함한다. 화소 정의막(350)의 제2 부분(350b)은 제1 부분(350a)보다 얇은 두께를 가진다.
제1 전극(191) 위에는 유기 발광층(370)이 형성되고, 유기 발광층(370) 상에는 제2 전극(270)이 형성된다. 제2 전극(270)은 화소 정의막(350) 위에도 형성되어 복수의 화소(PX)에 걸쳐 형성된다. 이와 같이, 제1 전극(191), 유기 발광층(370) 및 제2 전극(270)을 포함하는 유기 발광 다이오드(OLED)가 형성된다.
제1 전극(191)은 화소 정의막(350)의 제1 부분(350a)과 중첩하는 제1 부분(191a), 화소 정의막(350)의 제2 부분(350b)과 중첩하는 제2 부분(191b), 및 화소 정의막(350)의 화소 개구부(351)와 중첩하는 제3 부분(191c)을 포함한다. 이때, 중첩이라 함은 단면도 상에서 상하 방향으로 중첩하는 것을 의미한다.
제2 전극(270)은 화소 정의막(350)의 제1 부분(350a)과 중첩하는 제1 부분(270a), 화소 정의막(350)의 제2 부분(350b)과 중첩하는 제2 부분(270b), 및 화소 정의막(350)의 화소 개구부(351)와 중첩하는 제3 부분(191c)을 포함한다.
따라서, 제1 전극(191) 및 제2 전극(270)은 화소 정의막(350)의 제1 부분(350a), 제2 부분(350b) 및 화소 개구부(351)와 중첩한다.
화소 개구부(351) 내에 위치하는 제1 전극(191)의 제3 부분(191c)과 제2 전극(270)의 제3 부분(270c)은 유기 발광층(370)과 접하고 있다. 화소 개구부(351)는 발광 영역을 정의한다.
유기 발광층(370)이 화소 정의막(350)의 제2 부분(350b)과 중첩하는 것으로 도시되어 있으나, 앞서 설명한 바와 같이 유기 발광층(370)은 화소 정의막(350)의 제2 부분(350b)과 중첩하지 않을 수도 있다.
본 실시예에서 화소 정의막(350)의 일부 영역의 두께를 낮추고, 해당 영역에서 제1 전극(191)과 제2 전극(270)이 중첩하도록 함으로써, 커패시턴스를 추가로 확보할 수 있다.
제2 전극(270) 상에는 유기 발광 다이오드(OLED)를 보호하는 봉지 부재(도시하지 않음)가 형성될 수 있으며, 봉지 부재는 실런트에 의해 기판(110)에 밀봉될 수 있으며, 유리, 석영, 세라믹, 플라스틱, 및 금속 등 다양한 소재로 형성될 수 있다. 한편, 실런트를 사용하지 않고 제2 전극(270) 상에 무기막과 유기막을 증착하여 박막 봉지층을 형성할 수도 있다.
다음으로, 도 18을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 18에 도시된 일 실시예에 의한 표시 장치는 도 13 내지 도 17에 도시된 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 제1 전극의 평면 형상이 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 18은 일 실시예에 의한 표시 장치의 배치도이다.
앞선 실시예와 마찬가지로, 본 실시예에 의한 표시 장치는 7개의 트랜지스터, 제1 전극(191), 유기 발광층(370) 및 제2 전극을 포함한다.
제1 전극(191) 및 유기 발광층(370)의 평면 형상이 앞선 실시예와 상이하며, 앞서 설명한 바와 같이 제1 전극(191) 및 유기 발광층(370)의 평면 형상은 다양하게 변경 설계가 가능하다. 또한, 유기 발광층(370)과 제1 전극(191)이 완전히 중첩하는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않으며, 유기 발광층(370)과 제1 전극(191)은 일부 영역만 중첩할 수도 있다. 또한, 유기 발광층(370)은 화소 개구부(351) 내에만 위치할 수도 있다. 앞선 실시예들과 마찬가지로 화소 정의막의 제2 영역의 두께가 제1 영역의 두께보다 얇고, 제2 영역이 제1 전극(191) 및 제2 전극(270)과 중첩함으로써, 커패시턴스를 추가로 확보하여 소자의 신뢰성을 향상시킬 수 있다.
복수의 화소(R, G, B)는 펜타일 방식으로 배치되어 있고, 적색 화소(R)에 위치하는 제1 전극(191)의 크기는 녹색 화소(G)에 위치하는 제1 전극(191)의 크기보다 클 수 있다. 또한, 청색 화소(B)에 위치하는 제1 전극(191)의 크기는 녹색 화소(G)에 위치하는 제1 전극(191)의 크기보다 클 수 있다. 적색 화소(R)에 위치하는 제1 전극(191)과 청색 화소(B)에 위치하는 제1 전극(191)은 대칭으로 이루어질 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판
191: 제1 전극
191a: 제1 전극의 제1 부분
191b: 제1 전극의 제2 부분
191c: 제1 전극의 제3 부분
270: 제2 전극
270a: 제2 전극의 제1 부분
270b: 제2 전극의 제2 부분
270c: 제2 전극의 제3 부분
350: 화소 정의막
350a: 화소 정의막의 제1 부분
350b: 화소 정의막의 제2 부분
351: 화소 정의막의 화소 개구부
370: 유기 발광층
370R: 적색 유기 발광층
370G: 녹색 유기 발광층
370B: 청색 유기 발광층

Claims (25)

  1. 기판,
    상기 기판 위에 위치하는 스위칭 트랜지스터 및 구동 트랜지스터,
    상기 구동 트랜지스터와 연결되어 있는 제1 전극,
    상기 제1 전극 위에 위치하는 제2 전극,
    상기 제1 전극 및 상기 제2 전극 사이에 위치하는 유기 발광층 및
    상기 제1 전극과 상기 제2 전극 사이에 위치하는 화소 정의막을 포함하고,
    상기 화소 정의막은
    제1 부분,
    상기 제1 부분의 두께보다 얇은 두께를 가지는 제2 부분, 및
    상기 제1 부분에 의해 둘러싸여 있는 화소 개구부를 포함하고,
    상기 제1 부분 및 상기 제2 부분은 평면상 기판의 두께 방향으로 상기 제1 전극 및 상기 제2 전극과 중첩하고,
    상기 제2 부분과 중첩하는 상기 제1 전극의 면적이 상기 제1 부분과 중첩하는 상기 제1 전극의 면적보다 크고,
    상기 제1 부분 및 상기 제2 부분의 두께 차이는 상기 제2 부분의 두께보다 크고,
    상기 유기 발광층은 상기 제1 부분 및 상기 제2 부분과 중첩하고,
    상기 제1 전극과 상기 화소 정의막이 중첩하는 부분의 면적이, 상기 제1 전극과 상기 화소 정의막이 중첩하지 않는 부분의 면적보다 큰 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 상기 화소 정의막의 상기 제1 부분, 상기 제2 부분 및 상기 화소 개구부와 중첩하는 표시 장치.
  3. 제2 항에 있어서,
    상기 화소 정의막의 상기 제1 부분과 중첩하는 상기 제1 전극의 제1 부분과 상기 제2 전극의 제1 부분 사이의 거리는 상기 화소 정의막의 상기 제2 부분과 중첩하는 상기 제1 전극의 제2 부분과 상기 제2 전극의 제2 부분 사이의 거리보다 먼 표시 장치.
  4. 제3 항에 있어서,
    상기 화소 정의막의 상기 화소 개구부와 중첩하는 상기 제1 전극의 제3 부분과 상기 제2 전극의 제3 부분 사이의 거리는 상기 화소 정의막의 상기 제2 부분과 중첩하는 상기 제1 전극의 제2 부분과 상기 제2 전극의 제2 부분 사이의 거리보다 가까운 표시 장치.
  5. 제1 항에 있어서,
    상기 화소 정의막의 상기 제1 부분은 상기 화소 개구부와 상기 제2 부분 사이에 위치하는 표시 장치.
  6. 삭제
  7. 제1 항에 있어서,
    상기 유기 발광층은 상기 화소 정의막과 상기 제2 전극 사이에 위치하는 표시 장치.
  8. 삭제
  9. 제1 항에 있어서,
    상기 제1 전극, 상기 제2 전극 및 상기 유기 발광층은 상기 화소 정의막의 상기 제1 부분, 상기 제2 부분 및 상기 화소 개구부와 중첩하는 표시 장치.
  10. 삭제
  11. 제1 항에 있어서,
    상기 화소 정의막의 상기 제1 부분은 상기 화소 개구부와 상기 제2 부분 사이에 위치하고, 서로 인접한 복수의 상기 제2 부분 사이에 위치하는 표시 장치.
  12. 삭제
  13. 제1 항에 있어서,
    상기 유기 발광층은 제1 색을 발광하는 제1 유기 발광층, 제2 색을 발광하는 제2 유기 발광층을 포함하고, 상기 제1 유기 발광층과 상기 제2 유기 발광층은 서로 중첩하지 않는 표시 장치.
  14. 기판,
    상기 기판 위에 위치하는 제1 전극,
    상기 기판 및 상기 제1 전극 위에 위치하는 화소 정의막,
    상기 제1 전극 위에 위치하는 유기 발광층, 및
    상기 유기 발광층 위에 위치하는 제2 전극을 포함하고,
    상기 화소 정의막은
    제1 부분,
    상기 제1 부분의 두께보다 얇은 두께를 가지는 제2 부분, 및
    상기 제1 부분에 의해 둘러싸여 있는 화소 개구부를 포함하고,
    상기 제1 부분 및 상기 제2 부분은 평면상 기판의 두께 방향으로 상기 제1 전극 및 상기 제2 전극과 중첩하고,
    상기 제2 부분과 중첩하는 상기 제1 전극의 면적이 상기 제1 부분과 중첩하는 상기 제1 전극의 면적보다 크고,
    상기 제1 부분 및 상기 제2 부분의 두께 차이는 상기 제2 부분의 두께보다 크고,
    상기 유기 발광층은 상기 제1 부분 및 상기 제2 부분과 중첩하고,
    상기 제1 전극과 상기 화소 정의막이 중첩하는 부분의 면적이, 상기 제1 전극과 상기 화소 정의막이 중첩하지 않는 부분의 면적보다 큰 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 상기 화소 정의막의 상기 제1 부분, 상기 제2 부분 및 상기 화소 개구부와 중첩하는 표시 장치.
  16. 제15 항에 있어서,
    상기 화소 정의막의 상기 제1 부분과 중첩하는 상기 제1 전극의 제1 부분과 상기 제2 전극의 제1 부분 사이의 거리는 상기 화소 정의막의 상기 제2 부분과 중첩하는 상기 제1 전극의 제2 부분과 상기 제2 전극의 제2 부분 사이의 거리보다 먼 표시 장치.
  17. 제14 항에 있어서,
    상기 화소 정의막의 제1 부분은 상기 화소 개구부와 상기 제2 부분 사이에 위치하는 표시 장치.
  18. 삭제
  19. 기판 위에 제1 전극을 형성하는 단계,
    상기 기판 및 상기 제1 전극 위에 유기 물질층을 형성하는 단계,
    상기 유기 물질층을 패터닝하여 제1 부분, 제2 부분 및 화소 개구부를 포함하는 화소 정의막을 형성하는 단계,
    상기 제1 전극 위에 유기 발광층을 형성하는 단계, 및
    상기 유기 발광층 위에 제2 전극을 형성하는 단계를 포함하고,
    상기 제2 부분은 상기 제1 부분의 두께보다 얇은 두께를 가지고,
    상기 제2 부분 및 상기 제1 부분은 상기 제1 전극 및 상기 제2 전극과 중첩하고,
    상기 제2 부분과 중첩하는 상기 제1 전극의 면적이 상기 제1 부분과 중첩하는 상기 제1 전극의 면적보다 크고,
    상기 제1 부분 및 상기 제2 부분의 두께 차이는 상기 제2 부분의 두께보다 크고,
    상기 유기 발광층은 상기 제1 부분 및 상기 제2 부분과 중첩하고,
    상기 제1 전극과 상기 화소 정의막이 중첩하는 부분의 면적이, 상기 제1 전극과 상기 화소 정의막이 중첩하지 않는 부분의 면적보다 큰 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 유기 물질층을 패터닝하는 단계에서 슬릿 마스크 또는 하프톤 마스크를 이용하는 표시 장치의 제조 방법.
  21. 제19 항에 있어서,
    상기 화소 개구부는 상기 제1 부분에 의해 둘러싸여 있는 표시 장치의 제조 방법.
  22. 제19 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 상기 화소 정의막의 상기 제1 부분, 상기 제2 부분 및 상기 화소 개구부와 중첩하는 표시 장치의 제조 방법.
  23. 제22 항에 있어서,
    상기 화소 정의막의 상기 제1 부분과 중첩하는 상기 제1 전극의 제1 부분과 상기 제2 전극의 제1 부분 사이의 거리는 상기 화소 정의막의 상기 제2 부분과 중첩하는 상기 제1 전극의 제2 부분과 상기 제2 전극의 제2 부분 사이의 거리보다 먼 표시 장치의 제조 방법.
  24. 제19 항에 있어서,
    상기 화소 정의막의 제1 부분은 상기 화소 개구부와 상기 제2 부분 사이에 위치하는 표시 장치의 제조 방법.
  25. 삭제
KR1020230022046A 2017-05-30 2023-02-20 표시 장치 및 그 제조 방법 Active KR102614532B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230022046A KR102614532B1 (ko) 2017-05-30 2023-02-20 표시 장치 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170067033A KR20180131679A (ko) 2017-05-30 2017-05-30 표시 장치 및 그 제조 방법
KR1020230022046A KR102614532B1 (ko) 2017-05-30 2023-02-20 표시 장치 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170067033A Division KR20180131679A (ko) 2017-05-30 2017-05-30 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20230028744A KR20230028744A (ko) 2023-03-02
KR102614532B1 true KR102614532B1 (ko) 2023-12-15

Family

ID=64458854

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170067033A Ceased KR20180131679A (ko) 2017-05-30 2017-05-30 표시 장치 및 그 제조 방법
KR1020230022046A Active KR102614532B1 (ko) 2017-05-30 2023-02-20 표시 장치 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170067033A Ceased KR20180131679A (ko) 2017-05-30 2017-05-30 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US10453905B2 (ko)
KR (2) KR20180131679A (ko)
CN (1) CN108986739B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102597673B1 (ko) * 2018-05-16 2023-11-02 삼성디스플레이 주식회사 표시 장치
CN109148538A (zh) 2018-08-27 2019-01-04 京东方科技集团股份有限公司 显示基板、显示装置及显示基板的制造方法
CN111490068B (zh) * 2019-01-29 2022-07-26 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN113540195B (zh) * 2019-04-26 2022-05-17 武汉天马微电子有限公司 一种显示面板及显示装置
KR20210009486A (ko) * 2019-07-16 2021-01-27 삼성디스플레이 주식회사 표시 장치
KR20210052730A (ko) * 2019-10-30 2021-05-11 삼성디스플레이 주식회사 디스플레이 장치
US12101973B2 (en) 2020-04-26 2024-09-24 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
US12324327B2 (en) 2020-04-26 2025-06-03 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display apparatus
CN113745272B (zh) 2020-05-29 2024-08-23 京东方科技集团股份有限公司 显示基板和显示装置
CN111785852B (zh) * 2020-07-24 2023-09-22 京东方科技集团股份有限公司 一种显示基板、其制作方法、显示面板及显示装置
US11985861B2 (en) 2020-08-17 2024-05-14 Beijing Boe Technology Development Co., Ltd. Display panel and display device
CN113013202B (zh) 2021-02-09 2022-12-02 武汉天马微电子有限公司 显示面板及显示装置
KR20220125902A (ko) 2021-03-05 2022-09-15 삼성디스플레이 주식회사 디스플레이 장치
KR20240130886A (ko) * 2023-02-22 2024-08-30 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160268354A1 (en) * 2015-03-13 2016-09-15 Shanghai Tianma AM-OLED Co., Ltd. Display panel, display device and manufacturing method of display panel

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623716B1 (ko) 2004-11-11 2006-09-19 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
KR100712111B1 (ko) * 2004-12-14 2007-04-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
JP5308656B2 (ja) 2007-12-10 2013-10-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路
KR101058117B1 (ko) * 2010-03-22 2011-08-24 삼성모바일디스플레이주식회사 박막 증착용 마스크 어셈블리와, 이를 이용한 유기 발광 장치와, 이의 제조 방법
KR101820365B1 (ko) 2011-01-07 2018-01-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR101980761B1 (ko) 2012-12-20 2019-05-21 엘지디스플레이 주식회사 Ｆｐｃｂ와의 전기적 접속이 원활한 표시소자
KR20140139304A (ko) * 2013-05-27 2014-12-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102118920B1 (ko) * 2014-01-28 2020-06-05 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR20160010708A (ko) 2014-07-17 2016-01-28 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102485689B1 (ko) * 2015-02-26 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102377490B1 (ko) * 2015-03-24 2022-03-22 삼성디스플레이 주식회사 발광 표시 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160268354A1 (en) * 2015-03-13 2016-09-15 Shanghai Tianma AM-OLED Co., Ltd. Display panel, display device and manufacturing method of display panel

Also Published As

Publication number Publication date
US20190386078A1 (en) 2019-12-19
KR20180131679A (ko) 2018-12-11
CN108986739A (zh) 2018-12-11
CN108986739B (zh) 2022-10-14
US20180350886A1 (en) 2018-12-06
KR20230028744A (ko) 2023-03-02
US10453905B2 (en) 2019-10-22
US11107867B2 (en) 2021-08-31

Similar Documents

Publication Publication Date Title
KR102614532B1 (ko) 표시 장치 및 그 제조 방법
US11818921B2 (en) Thin film transistor array substrate and organic light-emitting display device including the same
KR102667241B1 (ko) 유기 발광 표시 장치
KR102577525B1 (ko) 표시 장치
KR102491117B1 (ko) 유기 발광 표시 장치
KR102456061B1 (ko) 유기 발광 표시 장치
KR102420115B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100700648B1 (ko) 전면발광 유기전계발광표시장치
KR102728403B1 (ko) 유기 발광 표시 장치
KR102372775B1 (ko) 유기 발광 표시 장치
KR102317720B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2018097361A (ja) 有機発光表示装置およびその製造方法
KR102351507B1 (ko) 유기 발광 표시 장치
US10672844B2 (en) Organic light emitting diode display
CN111164666B (zh) 显示设备
KR102119159B1 (ko) 유기 발광 표시 장치
EP3522230B1 (en) Light emitting diode display
US12310201B2 (en) Display device with slits and island-shaped protruding portions in the bending regions
WO2019064429A1 (ja) 表示装置
WO2025027844A1 (ja) 発光素子及びその製造方法、それを備える表示装置
WO2019064564A1 (ja) 表示デバイス

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20230220

Patent event code: PA01071R01D

Filing date: 20170530

Application number text: 1020170067033

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230326

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230920

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20231212

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20231212

End annual number: 3

Start annual number: 1

PG1601 Publication of registration