KR102597232B1 - 표시장치 - Google Patents

Abstract

본 발명은 외부 정전기 유입에 의한 GIP 구동부의 손상을 방지할 수 있는 표시장치에 관한 것이다. 본 발명의 일 실시예에 따른 표시장치는 복수의 서브픽셀이 배치된 표시부 및 그 외의 비표시부를 포함하는 기판, 상기 비표시부에 배치되며 상기 표시부의 적어도 일측에 배치된 GIP 구동부, 및 상기 비표시부에 배치되며 상기 GIP 구동부 및 상기 표시부를 둘러싸는 그라운드 라인을 포함하며, 상기 그라운드 라인은 적어도 둘 이상 분기된다.

Description

표시장치{Display Device}

본 발명은 표시장치에 관한 것으로, 보다 자세하게는 외부 정전기 유입에 의한 GIP 구동부의 손상을 방지할 수 있는 표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동표시장치(Electrophoretic Display Device: ED) 등이 있다.

이 중 유기발광표시장치는 스스로 발광하는 자발광 소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 특히, 유기발광표시장치는 유연한(flexible) 플렉서블 기판 위에도 형성할 수 있을 뿐 아니라, 플라즈마 디스플레이 패널(Plasma Display Panel)이나 무기 전계발광(EL) 디스플레이에 비해 낮은 전압에서 구동 가능하고 전력 소모가 비교적 적으며, 색감이 뛰어나다는 장점이 있다.

그러나 유기발광표시장치는 외부로부터 유입되는 정전기에 의해 내부의 박막트랜지스터 등의 소자에 구동 이상이 발생하는 문제점이 있다.

본 발명은 외부 정전기 유입에 의한 GIP 구동부의 손상을 방지할 수 있는 표시장치를 제공한다.

상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 표시장치는 복수의 서브픽셀이 배치된 표시부 및 그 외의 비표시부를 포함하는 기판, 상기 비표시부에 배치되며 상기 표시부의 적어도 일측에 배치된 GIP 구동부, 및 상기 비표시부에 배치되며 상기 GIP 구동부 및 상기 표시부를 둘러싸는 그라운드 라인을 포함하며, 상기 그라운드 라인은 적어도 둘 이상 분기된다.

상기 그라운드 라인은 하나의 라인으로 이루어진 단일부 및 적어도 둘 이상 분기된 분기부를 포함한다.

상기 비표시부에 배치되며 상기 GIP 구동부가 배치되지 않은 상기 표시부의 일측에 배치된 패드부를 더 포함하며, 상기 그라운드 라인의 단일부는 상기 패드부에 배치되고, 상기 그라운드 라인의 분기부는 상기 GIP 구동부와 인접한 영역에 배치된다.

상기 그라운드 라인은 상기 패드부의 일측에서 분기되어 상기 GIP 구동부와 상기 표시부를 둘러싸고 상기 패드부의 타측에서 합쳐진다.

상기 그라운드 라인의 단일부는 상기 패드부와 대향하는 상기 비표시부의 일측에 배치된다.

상기 기판과 보호부재를 합착하는 접착제를 더 포함하며, 상기 그라운드 라인 중 적어도 하나는 상기 접착제와 중첩된다.

상기 그라운드 라인 중 적어도 하나는 상기 접착제와 완전히 중첩된다.

상기 접착제와 컨택하는 오버코트층을 더 포함하며, 상기 그라운드 라인 중 적어도 하나는 상기 오버코트층과 중첩된다.

상기 그라운드 라인 중 적어도 하나는 상기 오버코트층 및 상기 접착제와 중첩된다.

본 발명의 실시예들에 따른 표시장치는 그라운드 라인을 적어도 둘 이상으로 분기시킴으로써, 외부로부터 정전기가 유입되어도 분기된 그라운드 라인들을 통해 정전기를 퍼뜨려 소멸 또는 외부로 배출시킬 수 있다. 따라서, 그라운드 라인을 통해 인접한 GIP 구동부가 정전기로 인해 손상되는 것을 방지할 수 있는 이점이 있다.

도 1은 유기발광표시장치의 개략적인 블록도.
도 2는 서브 픽셀의 회로 구성을 나타낸 제1 예시도.
도 3은 서브 픽셀의 회로 구성을 나타낸 제2 예시도.
도 4는 본 발명에 따른 유기발광표시장치를 나타낸 평면도.
도 5는 본 발명에 따른 유기발광표시장치의 서브픽셀 부분을 나타낸 단면도.
도 6은 본 발명에 따른 유기발광표시장치를 나타낸 평면도.
도 7은 도 6의 절취선 A-A'에 따라 절취한 단면도.
도 8은 본 발명의 실시예에 따른 유기발광표시장치를 나타낸 평면도.
도 9는 도 8의 절취선 B-B'에 따라 절취한 단면도.
도 10 및 도 11은 본 발명의 실시예에 따른 다양한 구조의 유기발광표시장치의 단면도.
도 12는 본 발명의 다른 구조의 유기발광표시장치를 나타낸 평면도.
도 13은 그라운드 라인의 설계 변경 전/후의 정전기 불량율 및 실력치를 측정한 그래프.

이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.

본 발명에 따른 표시장치는 유리 기판 또는 플렉서블 기판 상에 표시소자가 형성된 표시장치이다. 표시장치의 예로, 유기발광표시장치, 액정표시장치, 전기영동표시장치 등이 사용 가능하나, 본 발명에서는 유기발광표시장치를 예로 설명한다. 유기발광표시장치는 애노드인 제1 전극과 캐소드인 제2 전극 사이에 유기물로 이루어진 유기막층을 포함한다. 따라서, 제1 전극으로부터 공급받는 정공과 제2 전극으로부터 공급받는 전자가 유기막층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고, 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하는 자발광 표시장치이다.

이하, 첨부한 도면을 참조하여, 본 발명의 실시예들을 설명하기로 한다.

도 1은 유기발광표시장치의 개략적인 블록도이고, 도 2는 서브 픽셀의 회로 구성을 나타낸 제1 예시도이고, 도 3은 서브 픽셀의 회로 구성을 나타낸 제2 예시도이다.

도 1을 참조하면, 유기발광표시장치는 영상 처리부(10), 타이밍 제어부(20), 데이터 구동부(30), 게이트 구동부(40) 및 표시패널(50)을 포함한다.

영상 처리부(10)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(10)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다. 영상 처리부(10)는 시스템 회로기판에 IC(Integrated Circuit) 형태로 형성된다.

타이밍 제어부(20)는 영상 처리부(10)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터신호(DATA)를 공급받는다.

타이밍 제어부(20)는 구동신호에 기초하여 게이트 구동부(40)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(30)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다. 타이밍 제어부(20)는 제어 회로기판에 IC 형태로 형성된다.

데이터 구동부(30)는 타이밍 제어부(20)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(20)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(30)는 데이터라인들(DL1 ~ DLn)을 통해 데이터신호(DATA)를 출력한다. 데이터 구동부(30)는 기판 상에 IC 형태로 부착된다.

게이트 구동부(40)는 타이밍 제어부(20)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트전압의 레벨을 시프트시키면서 게이트신호를 출력한다. 게이트 구동부(40)는 게이트라인들(GL1 ~ GLm)을 통해 게이트신호를 출력한다. 게이트 구동부(40)는 게이트 회로기판에 IC 형태로 형성되거나 표시패널(50)에 게이트인패널(Gate In Panel, GIP) 방식으로 형성된다.

표시패널(50)은 데이터 구동부(30) 및 게이트 구동부(40)로부터 공급된 데이터신호(DATA) 및 게이트신호에 대응하여 영상을 표시한다. 표시패널(50)은 영상을 표시하는 서브 픽셀들(SP)을 포함한다.

도 2를 참조하면, 하나의 서브 픽셀은 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 보상회로(CC) 및 유기발광 다이오드(OLED)를 포함한다. 유기발광 다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.

스위칭 트랜지스터(SW)는 게이트 라인(GL1)을 통해 공급된 게이트 신호에 응답하여 제1 데이터 라인(DL1)을 통해 공급되는 데이터 신호가 커패시터(Cst)에 데이터 전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터 전압에 따라 전원라인(VDD)과 그라운드부(GND) 사이로 구동 전류가 흐르도록 동작한다. 보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위한 회로이다. 또한, 스위칭 트랜지스터(SW)나 구동 트랜지스터(DR)에 연결된 커패시터는 보상회로(CC) 내부로 위치할 수 있다. 보상회로(CC)는 하나 이상의 박막 트랜지스터와 커패시터로 구성된다. 보상회로(CC)의 구성은 보상 방법에 따라 매우 다양한 바, 이에 대한 구체적인 예시 및 설명은 생략한다.

또한, 도 3에 도시된 바와 같이, 보상회로(CC)가 포함된 경우 서브 픽셀에는 보상 박막 트랜지스터를 구동함과 더불어 특정 신호나 전원을 공급하기 위한 신호라인과 전원라인 등이 더 포함된다. 게이트 라인(GL1)은 스위칭 트랜지스터(SW)에 게이트 신호를 공급하는 제1-1 게이트 라인(GL1a)과, 서브 픽셀에 포함된 보상 박막 트랜지스터를 구동하기 위한 제1-2 게이트 라인(GL1b)을 포함할 수 있다. 그리고 추가된 전원라인은 서브 픽셀의 특정 노드를 특정 전압으로 초기화하기 위한 초기화 전원라인(INIT)으로 정의될 수 있다. 그러나 이는 하나의 예시일 뿐 이에 한정되지 않는다.

한편, 도 2 및 도 3에서는 하나의 서브 픽셀에 보상회로(CC)가 포함된 것을 일례로 하였다. 하지만, 보상의 주체가 데이터 구동부(30) 등과 같이 서브 픽셀의 외부에 위치하는 경우 보상회로(CC)는 생략될 수도 있다. 즉, 하나의 서브 픽셀은 기본적으로 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터 및 유기발광 다이오드(OLED)를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성되지만, 보상회로(CC)가 추가된 경우 3T1C, 4T2C, 5T2C, 6T2C, 7T2C 등으로 다양하게 구성될 수도 있다. 또한, 도 2 및 도 3에서는 보상회로(CC)가 스위칭 트랜지스터(SW)와 구동 트랜지스터(DR) 사이에 위치하는 것으로 도시하였지만, 구동 트랜지스터(DR)와 유기발광다이오드(OLED) 사이에도 더 위치할 수도 있다. 보상회로(CC)의 위치와 구조는 도 2와 도 3에 한정되지 않는다.

도 4는 본 발명에 따른 유기발광표시장치를 나타낸 평면도이다. 도 5는 본 발명에 따른 유기발광표시장치의 서브픽셀 부분을 나타낸 단면도이다.

도 4를 참조하면, 유기발광표시장치는 기판(SUB) 상에 표시부(A/A) 및 비표시부(N/A)를 포함한다. 비표시부(N/A)는 기판(SUB)의 좌우측에 각각 배치된 GIP 구동부(GIP), 및 기판(SUB)의 하측에 배치된 패드부(PD)를 포함한다. 표시부(A/A)는 복수의 서브픽셀(SP)이 배치되어, R, G, B 또는 R, G, B, W를 발광하여 풀컬러를 구현한다. GIP 구동부(GIP)는 표시부(A/A)에 게이트 구동신호를 인가한다. 패드부(PD)는 표시부(A/A)의 일측 예를 들어 하측에 배치되고, 패드부(PD)에 칩온필름(COF)들이 부착된다. 표시부(A/A)로부터 연결된 복수의 신호선들(미도시)에 칩온필름(COF)을 통해 인가되는 데이터 신호 및 전원이 인가된다.

이하, 본 발명의 도 5을 참조하여, 유기발광표시장치의 서브픽셀(SP) 영역의 단면 구조를 살펴본다.

도 5를 참조하면, 본 발명의 일 일시예에 따른 유기발광표시장치는 기판(SUB) 상에 제1 버퍼층(BUF1)이 위치한다. 기판(SUB)은 플렉서블 기판 또는 유리 기판일 수 있으며 플렉서블 기판은 유연한 폴리이미드(Polyimide) 등의 수지 기판일 수 있다. 제1 버퍼층(BUF1)은 기판(SUB)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막트랜지스터를 보호하는 역할을 한다. 버퍼층(BUF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.

제1 버퍼층(BUF1) 상에 쉴드층(LS)이 위치한다. 쉴드층(LS)은 외부의 광이 입사되는 것을 차단하여 박막트랜지스터에서 광전류가 발생하는 것을 방지하는 역할을 한다. 쉴드층(LS) 상에 제2 버퍼층(BUF2)이 위치한다. 제2 버퍼층(BUF2)은 쉴드층(LS)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막트랜지스터를 보호하는 역할을 한다. 제2 버퍼층(BUF2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.

제2 버퍼층(BUF2) 상에 반도체층(ACT)이 위치한다. 반도체층(ACT)은 실리콘 반도체나 산화물 반도체로 이루어질 수 있다. 실리콘 반도체는 비정질 실리콘 또는 결정화된 다결정 실리콘을 포함할 수 있다. 여기서, 다결정 실리콘은 이동도가 높아(100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하여, 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX)에 적용하거나 화소 내 구동 TFT에 적용할 수 있다. 한편, 산화물 반도체는 오프-전류가 낮으므로, 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 TFT에 적합하다. 또한, 오프 전류가 작으므로 화소의 전압 유지 기간이 길어서 저속 구동 및/또는 저 소비 전력을 요구하는 표시장치에 적합하다. 또한, 반도체층(ACT)은 p형 또는 n형의 불순물을 포함하는 드레인 영역 및 소스 영역을 포함하고 이들 사이에 채널을 포함한다.

반도체층(ACT) 상에 게이트 절연막(GI)이 위치한다. 게이트 절연막(GI)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다. 게이트 절연막(GI) 상에 상기 반도체층(ACT)의 일정 영역, 즉 불순물이 주입되었을 경우의 채널과 대응되는 위치에 게이트 전극(GA)이 위치한다. 게이트 전극(GA)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 게이트 전극(GA)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(GA)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.

게이트 전극(GA) 상에 게이트 전극(GA)을 절연시키는 층간 절연막(ILD)이 위치한다. 층간 절연막(ILD)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. 층간 절연막(ILD) 및 게이트 절연막(GI)의 일부 영역에 반도체층(ACT)의 일부를 노출시키는 콘택홀들(CH)이 위치한다.

층간 절연막(ILD) 상에 드레인 전극(DE)과 소스 전극(SE)이 위치한다. 드레인 전극(DE)은 반도체층(ACT)의 드레인 영역을 노출하는 콘택홀(CH)을 통해 반도체층(ACT)에 연결되고, 소스 전극(SE)은 반도체층(ACT)의 소스 영역을 노출하는 콘택홀(CH)을 통해 반도체층(ACT)에 연결된다. 소스 전극(SE) 및 드레인 전극(DE)은 단일층 또는 다중층으로 이루어질 수 있으며, 상기 소스 전극(SE) 및 드레인 전극(DE)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 상기 소스 전극(SE) 및 드레인 전극(DE)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. 따라서, 반도체층(ACT), 게이트 전극(GA), 드레인 전극(DE) 및 소스 전극(SE)을 포함하는 박막트랜지스터(TFT)가 구성된다.

박막트랜지스터(TFT)를 포함하는 기판(SUB) 상에 제1 패시베이션막(PAS1)이 위치한다. 제1 패시베이션막(PAS1)은 하부의 소자를 보호하는 절연막으로, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. 제1 패시베이션막(PAS1) 상에 컬러필터(CF)가 위치한다. 컬러필터(CF)는 유기발광 다이오드(OLED)에서 발광하는 백색의 광을 적색, 녹색 또는 청색으로 변환하는 역할을 한다. 컬러필터(CF) 상에 오버코트층(OC)이 위치한다. 오버코트층(OC)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 오버코트층(OC)은 상기 유기물을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 방법으로 형성될 수 있다.

오버코트층(OC)의 일부 영역에는 드레인 전극(DE)을 노출시키는 비어홀(VIA)이 위치한다. 오버코트층(OC) 상에 유기발광 다이오드(OLED)가 위치한다. 보다 자세하게는, 오버코트층(OC) 상에 제1 전극(ANO)이 위치한다. 제1 전극(ANO)은 화소 전극으로 작용하며, 비어홀(VIA)을 통해 박막트랜지스터(TFT)의 드레인 전극(DE)에 연결된다. 제1 전극(ANO)은 애노드로 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명도전물질로 이루어질 수 있다. 제1 전극(ANO)이 반사 전극인 경우, 제1 전극(ANO)은 반사층을 더 포함한다. 반사층은 알루미늄(Al), 구리(Cu), 은(Ag), 니켈(Ni) 또는 이들의 합금으로 이루어질 수 있으며, 바람직하게는 APC(은/팔라듐/구리 합금)으로 이루어질 수 있다.

제1 전극(ANO)을 포함하는 기판(SUB) 상에 화소를 구획하는 뱅크층(BNK)이 위치한다. 뱅크층(BNK)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 뱅크층(BNK)은 제1 전극(ANO)을 노출시키는 화소정의부(OP)가 위치한다. 플렉서블 기판(PI) 전면에는 제1 전극(ANO)에 컨택하는 유기막층(EML)이 위치한다. 유기막층(EML)은 전자와 정공이 결합하여 발광하는 층으로, 유기막층(EML)과 제1 전극(ANO) 사이에 정공주입층 또는 정공수송층을 포함할 수 있으며, 유기막층(EML) 상에 전자수송층 또는 전자주입층을 포함할 수 있다.

유기막층(EML) 상에 제2 전극(CAT)이 위치한다. 제2 전극(CAT)은 표시부(A/A) 전면에 위치하고, 캐소드 전극으로 일함수가 낮은 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다. 제2 전극(CAT)이 투과 전극인 경우 광이 투과될 수 있을 정도로 얇은 두께로 이루어지고, 반사 전극인 경우 광이 반사될 수 있을 정도로 두꺼운 두께로 이루어진다. 제2 전극(CAT) 상에 제2 패시베이션막(PAS2)이 위치한다.

박막트랜지스터(TFT)와 유기발광 다이오드(OLED)가 형성된 기판(SUB)의 상부 면에는 접착층(ADL)을 통해 보호부재(FSM)가 부착된다. 보호부재(FSM)는 금속 박막일 수 있다.

이상과 같이 구성된 유기발광표시장치는 외부로부터 유입되는 정전기를 방전시키기 위한 그라운드 라인이 구비된다.

도 6은 본 발명에 따른 유기발광표시장치를 나타낸 평면도이고, 도 7은 도 6의 절취선 A-A'에 따라 절취한 단면도이다. 하기에서는 전술한 도 4 및 5와 동일한 구성에 대해서는 그 설명을 간략히 하거나 생략하기로 한다.

도 6을 참조하면, 유기발광표시장치는 복수의 서브픽셀(SP)이 배치된 표시부(A/A)와, 표시부(A/A) 외의 비표시부(N/A)를 포함하는 기판(SUB)을 포함한다. 비표시부(N/A)는 기판(SUB)의 좌우측에 각각 배치된 GIP 구동부(GIP), 및 기판(SUB)의 하측에 배치된 칩온필름(COF)을 포함한다. 표시부(A/A)는 복수의 서브픽셀(SP)이 배치되어, R, G, B 또는 R, G, B, W를 발광하여 풀컬러를 구현한다.

유기발광표시장치는 외부로부터 유입되는 정전기를 방전시키기 위해 비표시부(N/A)에 그라운드 라인(GND)을 구비한다. 그라운드 라인(GND)은 정전기가 방출될 수 있는 도전성 재료로 이루어지고, 소자들 예를 들어 박막트랜지스터, 유기발광다이오드, 커패시터 등을 보호하기 위해 유기발광표시장치의 가장자리를 둘러싸도록 위치한다. 구체적으로, 그라운드 라인(GND)은 GIP 구동부(GIP) 및 표시부(A/A)를 둘러싸는 형상으로 배치된다. GIP 구동부(GIP) 및 표시부(A/A)를 둘러싼 그라운드 라인(GND)의 양 끝단은 칩온필름(COF)에 연결되어 정전기를 외부로 방전시킨다.

구체적으로 도 7을 참조하면, 유기발광표시장치의 비표시부에는 그라운드 라인(GND)이 외곽에 배치되고 안쪽에는 복수의 클럭라인들(CLK)이 위치한다. 클럭라인들(CLK)은 하층(CLK1)과 상층(CLK2)의 구조로 이루어지나, 특별히 한정되지 않는다. 클럭라인들(CLK)은 GIP 구동부(GIP)를 구성하며 GIP 구동부(GIP)의 복수의 박막트랜지스터에 신호를 인가하는 역할을 한다. 그러나 외부의 정전기가 그라운드 라인(GND)으로 유도된 경우, 그라운드 라인(GND)에 인접한 클럭라인들(CLK)에 정전기가 유입될 수 있다. 클럭라인들(CLK)은 GIP 구동부(GIP)의 박막트랜지스터들에 연결되기 때문에 박막트랜지스터들이 정전기에 의해 손상되어 구동 불량이 발생하게 된다.

이하, GIP 구동부의 손상을 방지할 수 있는 본 발명의 다양한 실시예에 따른 유기발광표시장치를 설명한다. 하기에서는 전술한 도 6 및 7과 동일한 구성에 대해 그 설명을 간략히 하거나 생략하기로 한다.

<실시예>

도 8은 본 발명의 실시예에 따른 유기발광표시장치를 나타낸 평면도이고, 도 9는 도 8의 절취선 B-B'에 따라 절취한 단면도이다.

도 8을 참조하면, 본 발명의 실시예에 따른 유기발광표시장치는 복수의 서브픽셀(SP)이 배치된 표시부(A/A)와, 표시부(A/A) 외의 비표시부(N/A)를 포함하는 기판(SUB)을 포함한다.

표시부(A/A)는 복수의 서브픽셀(SP)이 배치되어, R, G, B 또는 R, G, B, W를 발광하여 풀컬러를 구현한다. 비표시부(N/A)는 표시부(A/A) 이외의 영역을 의미하며, 표시부(A/A)의 좌우측에 각각 배치된 GIP 구동부(GIP), GIP 구동부(GIP)가 배치되지 않은 표시부(A/A)의 일측에 배치된 패드부(PD)를 포함한다. 패드부(PD)에는 회로기판과 연결되는 칩온필름(COF)을 포함한다.

본 발명의 실시예에 따른 유기발광표시장치는 외부로부터 유입되는 정전기를 방전시키기 위해 비표시부(N/A)에 그라운드 라인(GND)을 구비한다. 그라운드 라인(GND)은 정전기가 방출될 수 있는 도전성 재료로 이루어지고, 소자들 예를 들어 박막트랜지스터, 유기발광다이오드, 커패시터 등을 보호하기 위해 유기발광표시장치의 가장자리를 둘러싸도록 위치한다. 구체적으로, 그라운드 라인(GND)은 GIP 구동부(GIP) 및 표시부(A/A)를 둘러싸는 형상으로 배치된다. GIP 구동부(GIP) 및 표시부(A/A)를 둘러싼 그라운드 라인(GND)의 양 끝단은 칩온필름(COF)에 연결되어 정전기를 외부로 방전시킨다.

특히, 본 발명의 실시예에서는 그라운드 라인(GND)이 적어도 둘 이상으로 분기되어 이루어진다. 구체적으로, 그라운드 라인(GND)은 하나의 라인으로 이루어진 단일부(GNDI) 및 적어도 둘 이상 분기된 분기부(GNDD)를 포함한다. 그라운드 라인(GND)의 단일부(GNDI)는 패드부(PD)에 배치되고, 그라운드 라인(GND)의 분기부(GNDD)는 GIP 구동부(GIP)와 인접한 영역에 배치된다. 예를 들어, 그라운드 라인(GND)은 패드부(PD)의 일측에서 분기되어 GIP 구동부(GIP)와 표시부(A/A)를 둘러싸고 패드부(PD)의 타측에서 다시 합쳐진다.

도 9를 함께 참조하면, 유기발광표시장치의 비표시부에는 그라운드 라인(GND)이 외곽에 배치되고 안쪽에는 복수의 클럭라인들(CLK)이 위치한다. 클럭라인들(CLK)은 GIP 구동부(GIP)를 구성하며 GIP 구동부(GIP)의 복수의 박막트랜지스터에 신호를 인가하는 역할을 한다. GIP 구동부(GIP)의 클럭라인들(CLK)은 그라운드 라인(GND)과 가장 인접하게 배치되므로, 그라운드 라인(GND)을 통해 클럭라인들(CLK)들에 정전기가 유입될 여지가 있다. 만약, 클럭라인들(CLK)들에 정전기가 유입되면 GIP 구동부(GIP)의 박막트랜지스터들이 손상된다.

따라서, 본 발명의 그라운드 라인(GND)은 GIP 구동부(GIP)와 인접한 영역에서 분기된 분기부(GNDD)를 포함한다. 그라운드 라인(GND)이 복수로 분기되어 있으면, 외부로부터 정전기가 유입되어도 분기된 그라운드 라인들(GND)을 통해 정전기가 퍼지게 되어 소멸 또는 외부로 배출될 수 있다.

다시 도 8을 참조하면, 본 실시예에서는 그라운드 라인(GND)의 분기부(GNDD)가 표시부(A/A)의 상측 및 좌우측의 각각 배치되고, 그라운드 라인(GND)의 단일부(GNDI)가 패드부(PD)에 배치될 수 있다. 그라운드 라인(GND)의 분기부(GNDD)에는 그라운드 라인(GND)이 둘 이상 분기되어 배치될 수 있다. 본 실시예에서는 그라운드 라인(GND)이 3개로 분기될 수 있다. 그라운드 라인(GND)의 분기된 라인의 개수가 많으면 정전기가 더 잘 퍼질 수 있으나, 그라운드 라인(GND)의 분기된 라인의 개수는 비표시부(N/A)의 허용된 면적 내에서 적절히 조절할 수 있다. 그라운드 라인(GND)의 분기된 라인들 간의 간격은 분기된 라인의 개수에 따라 넓어질 수도 있고 좁아질 수도 있으나, 특별히 한정되지 않는다.

도 10 및 도 11은 본 발명의 실시예에 따른 다양한 구조의 유기발광표시장치의 단면도이다.

도 10을 참조하면, 본 발명의 실시예에 따른 유기발광표시장치는 분기된 그라운드 라인 중 적어도 하나가 접착제와 중첩되어 배치될 수도 있다. 유기발광표시장치는 그라운드 라인(GND)과 클럭라인들(CLK)을 덮는 패시베이션막(PAS) 상에 접착제(FSA)가 배치되고, 접착제(FSA)를 통해 보호부재(FSM)가 기판(SUB)과 합착되어 구성된다.

본 발명의 분기된 그라운드 라인(GND) 중 하나는 접착제(FSA)와 중첩되어 배치된다. 접착제(FSA)는 아크릴이나 에폭시 등의 고분자로 이루어진다. 접착제(FSA) 재료의 특성 상 접착제(FSA)는 유전체로서 작용하기 때문에 정전기가 유입되는 것을 방지할 수 있다. 따라서, 접착제(FSA)와 중첩되어 배치된 분기된 그라운드 라인(GND)에 외부로부터 정전기가 유입되는 것을 차단할 수 있다.

도 10에 도시된 것처럼, 그라운드 라인(GND) 중 하나는 접착제(FSA)와 완전히 중첩되는 것이 바람직하다. 그러나 그라운드 라인(GND) 중 하나는 접착제(FSA)와 일부만 중첩되어도 정전기 유입을 어느 정도 차단할 수 있다.

한편, 도 11을 참조하면, 본 발명의 실시예에 따른 유기발광표시장치는 분기된 그라운드 라인 중 적어도 하나가 접착제와 중첩하는 오버코트층과 중첩되어 배치될 수도 있다. 유기발광표시장치는 그라운드 라인(GND)과 클럭라인들(CLK)을 덮는 패시베이션막(PAS) 상에 오버코트층(OC)이 일부 배치된다. 오버코트층(OC)이 형성된 기판(SUB)은 접착제(FSA)를 통해 보호부재(FSM)가 기판(SUB)과 합착되어 유기발광표시장치가 구성된다.

본 발명의 분기된 그라운드 라인(GND) 중 하나는 접착제(FSA)와 중첩된 오버코트층(OC)과 중첩하여 배치된다. 오버코트층(OC)은 아크릴, 이미드 등의 고분자로 이루어진다. 오버코트층(OC) 재료의 특성 상 오버코트층(OC)은 유전체로서 작용하기 때문에 정전기가 유입되는 것을 방지할 수 있다. 따라서, 접착제(FSA)와 중첩된 오버코트층(OC)과 중첩되어 배치된 분기된 그라운드 라인(GND)에 외부로부터 정전기가 유입되는 것을 차단할 수 있다. 특히, 오버코트층(OC)은 접착제(FSA)와 함께 2중으로 정전기를 차단할 수 있다.

도 11에 도시된 것처럼, 그라운드 라인(GND) 중 하나는 오버코트층(OC)과 완전히 중첩되는 것이 바람직하나, 일부만 중첩되어도 정전기 유입을 어느 정도 차단할 수 있다.

도 12는 본 발명의 다른 구조의 유기발광표시장치를 나타낸 평면도이다.

도 12를 참조하면, 본 발명의 유기발광표시장치는 전술한 도 8과 달리, 그라운드 라인(GND)의 분기부(GNDD)와 단일부(GNDI)의 위치를 달리할 수 있다. 전술한 도 8에서는 패드부(PD)에 그라운드 라인(GND)의 단일부(GNDI)가 배치되고 그 외에 그라운드 라인(GND)의 분기부(GNDD)가 배치되는 것으로 도시하고 설명하였다.

본 실시예에서 그라운드 라인(GND)의 단일부(GNDI)는 패드부(PD)와 대향하는 상기 비표시부(N/A)의 일측에 배치될 수도 있다. 패드부(PD)와 대향하는 상기 비표시부(N/A)의 일측에는 GIP 구동부(GIP)가 배치하지 않으며 표시부(A/A)와의 간격도 상대적으로 넓게 이격되어 있다. 따라서, 그라운드 라인(GND)의 분기부(GNDI)는 GIP 구동부(GIP)와 인접하게 배치되며, 예를 들어 표시부(A/A)의 좌우측에 각각 배치될 수도 있다. 도시하지 않았지만, 그라운드 라인(GND)의 분기부(GNDI)는 GIP 구동부(GIP)와 나란하게 배치될 수도 있다.

도 13은 그라운드 라인의 설계 변경 전/후의 정전기 불량율 및 실력치를 측정한 그래프이다. (여기서 실력치는 유기발광표시장치에 정전기가 가해졌을 때 그라운드 라인을 통해 박막트랜지스터가 손상될 수 있는 정전기의 전압 크기를 의미한다. 예를 들어, 1, 2, 3, 4V의 전압의 정전기가 순차적으로 인가될때 4V에서 박막트랜지스터가 손상되면 이 정전기 실력치는 4V이다.)

도 13을 참조하면, 그라운드 라인이 하나의 라인으로 구성된 경우(도 6)의 정전기 불량율 및 실력치를 0%로 봤을 때, 그라운드 라인을 3개의 라인으로 분기시킨 경우(도 8)의 상대적인 정전기 불량율이 -88.6%로 나타났고, 정전기 실력치가 25% 증가하였다.

전술한 본 발명의 실시예들에 따른 유기발광표시장치는 그라운드 라인을 적어도 둘 이상으로 분기시킴으로써, 외부로부터 정전기가 유입되어도 분기된 그라운드 라인들을 통해 정전기를 퍼뜨려 소멸 또는 외부로 배출시킬 수 있다. 따라서, 그라운드 라인을 통해 인접한 GIP 구동부가 정전기로 인해 손상되는 것을 방지할 수 있는 이점이 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경과 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

SUB : 기판 A/A : 표시부
N/A : 비표시부 GIP : GIP 구동부
GND : 그라운드 라인 GNDD : 분기부
GNDI : 단일부 COF : 칩온필름
PD : 패드부 SP : 서브픽셀

Claims (9)

1. 복수의 서브픽셀이 배치된 표시부 및 그 외의 비표시부를 포함하는 기판;
   상기 비표시부에 배치되며 상기 표시부의 적어도 일측에 배치된 GIP 구동부;
   상기 비표시부에 배치되며 상기 GIP 구동부 및 상기 표시부를 둘러싸는 그라운드 라인;
   상기 표시부 및 상기 GIP 구동부 상에 배치된 보호부재; 및
   상기 기판과 상기 보호부재를 합착하기 위해 상기 표시부 및 상기 GIP 구동부와 상기 보호부재 사이에 배치된 접착제;를 포함하며,
   상기 그라운드 라인은 적어도 둘 이상 분기되고,
   분기된 상기 그라운드 라인 중 적어도 하나는 상기 접착제 및 상기 보호부재 모두와 중첩되는 표시장치.
2. 제1 항에 있어서,
   상기 그라운드 라인은 하나의 라인으로 이루어진 단일부 및 적어도 둘 이상 분기된 분기부를 포함하는 표시장치.
3. 제2 항에 있어서,
   상기 비표시부에 배치되며 상기 GIP 구동부가 배치되지 않은 상기 표시부의 일측에 배치된 패드부를 더 포함하며,
   상기 그라운드 라인의 단일부는 상기 패드부에 배치되고, 상기 그라운드 라인의 분기부는 상기 GIP 구동부와 인접한 영역에 배치되는 표시장치.
4. 제3 항에 있어서,
   상기 그라운드 라인은 상기 패드부의 일측에서 분기되어 상기 GIP 구동부와 상기 표시부를 둘러싸고 상기 패드부의 타측에서 합쳐지는 표시장치.
5. 제3 항에 있어서,
   상기 그라운드 라인의 단일부는 상기 패드부와 대향하는 상기 비표시부의 일측에 배치되는 표시장치.
6. 삭제
7. 제1 항에 있어서,
   상기 그라운드 라인 중 적어도 하나는 상기 접착제와 완전히 중첩되는 표시장치.
8. 제1 항에 있어서,
   상기 그라운드 라인 상에 배치되며, 일부가 상기 접착제 아래에 배치되는 오버코트층을 더 포함하며,
   상기 그라운드 라인 중 적어도 하나는 상기 오버코트층과 중첩되는 표시장치.
9. 제8 항에 있어서,
   상기 그라운드 라인 중 적어도 하나는 상기 오버코트층, 상기 접착제 및 상기 보호부재 모두와 중첩되는 표시장치.
   
   

Images