[go: up one dir, main page]

KR102579307B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR102579307B1
KR102579307B1 KR1020150061775A KR20150061775A KR102579307B1 KR 102579307 B1 KR102579307 B1 KR 102579307B1 KR 1020150061775 A KR1020150061775 A KR 1020150061775A KR 20150061775 A KR20150061775 A KR 20150061775A KR 102579307 B1 KR102579307 B1 KR 102579307B1
Authority
KR
South Korea
Prior art keywords
cathode
anode
wiring
wire
organic light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150061775A
Other languages
English (en)
Other versions
KR20160082669A (ko
Inventor
박재희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to CN201510518898.6A priority Critical patent/CN105742312B/zh
Priority to EP15182293.9A priority patent/EP3041051B1/en
Priority to US14/850,696 priority patent/US9711587B2/en
Publication of KR20160082669A publication Critical patent/KR20160082669A/ko
Application granted granted Critical
Publication of KR102579307B1 publication Critical patent/KR102579307B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 발광 표시 장치가 제공된다. 유기 발광 표시 장치는 애노드 및 캐소드를 포함하는 복수의 서브-화소, 애노드에 애노드 전압을 공급하도록 구성된 애노드 배선 및 캐소드에 캐소드 전압을 공급하도록 구성된 캐소드 배선을 포함하고, 복수의 서브-화소들 각각에서의 애노드와 캐소드 사이의 전위차 편차가 저감되도록, 애노드 배선의 애노드 전압 입력 방향과 캐소드 배선의 캐소드 전압 입력 방향이 서로 상이하면서 서로 마주보도록 구성된다. 이에 따라, 배선 저항에 따른 애노드-캐소드 전위차 균일도가 향상될 수 있다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치에 관한 것으로서, 보다 상세하게는 유기 발광 표시 장치가 대형화될 때, 유기 발광 표시 장치의 화소 영역의 위치에 따른 애노드와 캐소드 사이의 전위차 편차를 저감하여, 유기 발광 표시 장치의 휘도 균일도를 향상시킬 수 있는 전압 공급 배선 구조를 가지는 유기 발광 표시 장치에 관한 것이다.
본격적인 정보화 시대로 접어듦에 따라, 전기적 정보신호를 시각적으로 표시하는 표시 장치 분야가 급속도로 발전하고 있다. 이에, 여러 가지 다양한 평판 표시 장치에 대해 박형화, 경량화 및 저소비 전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다. 이 같은 평판 표시 장치의 대표적인 예로는 액정 표시 장치(Liquid Crystal Display device: LCD), 플라즈마 표시 장치(Plasma Display Panel device: PDP), 전계방출 표시 장치(Field Emission Display device: FED), 전기습윤 표시 장치(Electro-Wetting Display device: EWD) 및 유기 발광 표시 장치(Organic Light Emitting Display device: OLED) 등이 있다.
유기 발광 표시 장치는 자체 발광형 표시 장치로서, 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조 가능하다. 또한, 유기 발광 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각, 명암 대비비(contrast ratio; CR)도 우수하여, 차세대 표시 장치로서 연구되고 있다.
유기 발광 표시 장치의 화소 영역(active area; AA)은 복수의 서브-화소를 포함한다. 각각의 서브-화소는 유기 발광 다이오드(organic light emitting diode; OLED)를 포함한다. 각각의 유기 발광 다이오드는 애노드(anode), 유기 발광층 및 캐소드(cathode)를 포함한다. 애노드에는 애노드 전압(ELVDD)이 공급되고 캐소드에는 캐소드 전압(ELVSS)이 공급된다.
탑 에미션(top-emission) 방식의 유기 발광 표시 장치의 경우, 유기 발광층에서 발광된 광을 상부로 발광시키기 위해 캐소드는 투명 또는 반투명 특성의 전극을 사용한다. 이러한 캐소드는 투명성을 가지기 위해서 두께가 얇게 형성된다. 따라서 캐소드의 저항이 상당히 높아지게 된다.
유기 발광 표시 장치의 신뢰성을 확보하기 위해, 유기 발광층을 포함하는 유기 발광 소자 상에는 유기 발광층을 수분이나 물리적인 충격, 또는 제조 공정 시 발생할 수 있는 이물로부터 보호하기 위한 봉지부가 형성된다. 탑 에미션 방식의 유기 발광 표시 장치에서, 유리 봉지부, 또는 수분 침투를 지연시키기 위한 무기 봉지층과 유기물층이 교대 적층되는 박막 봉지 구조의 봉지부 등이 봉지부로서 사용된다.
이러한 탑 에미션 방식의 유기 발광 표시 장치가 대형화될수록, 전압을 공급하는 배선의 길이가 길어지게 된다. 배선의 길이에 비례하여 각각의 서브-화소들에 인가되는 배선 저항이 증가하게 된다. 따라서 배선을 따라서 전달되는 전압은 각 서브-화소별로 편차가 생기게 된다. 따라서 유기 발광 표시 장치의 휘도 균일도가 저하되는 문제가 발생한다.
[관련기술문헌]
1. 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 (한국특허출원번호 제 10-2013-0158972호)
근래에는 고집적 및 고해상도의 유기 발광 표시 장치가 요구되고 있다. 또한 유기 발광 표시 장치의 화상 품의를 향상시키기 위해서 화소 영역에 다양한 추가적인 보상 회로들이 요구되고 있다. 따라서 유기 발광 표시 장치에 애노드 전압(ELVDD)을 공급하는 배선과 캐소드 전압(ELVSS)을 공급하는 배선을 배치할 때, 배선의 폭을 충분히 확보하기에 어려움이 발생하고 있다.
본 발명의 발명자는 탑 에미션 방식의 유기 발광 표시 장치가 대형화 될수록 취약해지는 영상의 휘도 균일도 저하 문제를 개선하기 위한 다양한 연구를 계속하여 왔다. 구체적으로, 배선 저항 문제를 저감할 수 있는 캐소드 전압 공급 배선과 애노드 전압 공급 배선의 배치 구조에 대하여 지속적인 연구 및 개발을 하였다.
구체적으로, 배선의 저항에 따른 전압 저감 문제가 발생하더라도, 각 서브-화소에 인가되는 애노드-캐소드 사이의 전위차 균일도를 향상시킬 수 있는 새로운 전압 공급 배선의 배치 구조에 대하여 연구하여 왔다.
특히, 애노드 전압(ELVDD)은 전압 공급원에서부터 배선 거리가 멀어짐에 따라 점진적으로 감소하는 특성이 있으며, 캐소드 전압(ELVSS)은 전압 공급원에서부터 배선 거리가 멀어짐에 따라 점진적으로 상승하는 특성이 있다는 사실에 주목하였다.
본 발명의 발명자는 애노드 전압(ELVDD) 공급 배선의 입력 방향과 캐소드 전압(ELVSS) 공급 배선의 입력 방향을 최적화하여, 애노드-캐소드 사이의 전위차가 균일하게 향상할 수 있는 유기 발광 표시 장치를 발명하였다.
이에, 본 발명이 해결하고자 하는 과제는 애노드 전압(ELVDD) 공급 배선과 캐소드 전압(ELVSS) 공급 배선의 전압 입력 방향이 서로 반대가 되게 하여, 서브-화소의 위치에 상관 없이 배선 저항이 균일해질 수 있는 전압 공급 배선 구조를 제공함으로써, 애노드-캐소드 사이의 전위차가 균일하게 향상될 수 있는 유기 발광 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 전압 공급 배선 구조를 최적화함으로써, 투명성을 가지는 유기 발광 표시 장치에도 적용 가능한 전압 공급 배선 및 전압 공급 패드의 구조를 갖는 유기 발광 표시 장치를 제공하는 것이다.
또한 본 발명이 해결하고자 하는 다른 과제는 상술한 전압 공급 배선 구조들에 최적화된 서브-화소 구조들 및 해당 서브-화소 구조들에 대응되는 영상 신호 보상부를 갖는 유기 발광 표시 장치를 제공하는 것이다.
또한 본 발명이 해결하고자 하는 다른 과제는 상술한 서브-화소 구조들에 최적화된 투명성을 가지는 투과부를 갖는 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치가 제공된다. 유기 발광 표시 장치는 애노드 및 캐소드를 포함하는 복수의 서브-화소, 애노드에 애노드 전압을 공급하도록 구성된 애노드 배선 및 캐소드에 캐소드 전압을 공급하도록 구성된 캐소드 배선을 포함하고, 복수의 서브-화소들 각각에서의 애노드와 캐소드 사이의 전위차 편차가 저감되도록, 애노드 배선의 애노드 전압 입력 방향과 캐소드 배선의 캐소드 전압 입력 방향이 서로 상이하면서 서로 마주보도록 구성된다. 이에 따라, 배선 저항에 따른 애노드-캐소드 전위차 균일도를 향상시킬 수 있다.
본 발명의 다른 특징에 따르면, 유기 발광 표시 장치는, 애노드 배선의 애노드 전압이 애노드 전압 입력 방향을 따라서 점진적으로 저감되도록 구성되고, 유기 발광 표시 장치는, 캐소드 배선의 캐소드 전압이 캐소드 전압 입력 방향을 따라서 점진적으로 증가되도록 구성되고, 애노드 배선의 애노드 전압의 거리에 따른 저감 정도 및 캐소드 배선의 캐소드 전압의 거리에 따른 증가 정도는 애노드 배선의 배선 저항 및 캐소드 배선의 배선 저항에 의해서 각각 설정된 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 유기 발광 표시 장치는, 애노드 배선의 저감된 애노드 전압이 캐소드 배선의 증가된 캐소드 전압을 상쇄시켜서, 복수의 서브-화소들의 애노드와 캐소드 사이의 전위차 편차가 보상되도록 구성된 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 애노드 배선의 배선 저항과 캐소드 배선의 배선 저항의 차이는 10% 이내인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 유기 발광 표시 장치는 복수의 서브-화소를 포함하는 화소 영역 및 화소 영역을 감싸도록 구성된 주변 영역을 더 포함하고, 애노드 배선은 주변 영역의 일 측변에서 일 측변과 마주하는 타 측변 방향으로 연장되어, 복수의 서브-화소들과 연결되고, 캐소드 배선은 주변 영역의 타 측변에서 타 측변과 마주하는 일 측변 방향으로 연장되어, 복수의 서브-화소들과 연결된 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 애노드 배선 및 캐소드 배선은 단 방향 입력 배선을 포함하고, 애노드 배선 및 캐소드 배선은 화소 영역의 끝 단에서 단락된 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 애노드 배선 및 캐소드 배선은 빗(comb) 형상이고, 애노드 배선 및 캐소드 배선은 화소 영역에서 빗살들이 서로 엇갈려서 배치되도록 구성된 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 유기 발광 표시 장치가 제공된다. 유기 발광 표시 장치는 복수의 서브-화소를 포함하는 화소 영역, 화소 영역을 감싸도록 구성된 주변 영역, 주변 영역의 일 측변에 배치되고, 일 측변에서 마주보는 타 측변 방향으로 연장되어, 화소 영역에 애노드 전압을 공급하도록 구성된 애노드 배선 및 주변 영역의 마주보는 타 측변에 배치되고, 마주보는 타 측변에서 일 측변 방향으로 연장되어, 화소 영역에 캐소드 전압을 공급하도록 구성된 캐소드 배선을 포함한다. 이에 따라, 배선 저항에 따른 애노드-캐소드 전위차 균일도를 향상시킬 수 있다.
본 발명의 다른 특징에 따르면, 복수의 서브-화소 각각은, 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 구동 트랜지스터, 구동 트랜지스터에 영상 신호를 인가하도록 구성된 데이터 배선 및 구동 트랜지스터에 의해 구동되고, 애노드, 유기 발광층 및 캐소드를 포함하는 유기 발광 다이오드를 포함하고, 데이터 배선은 구동 트랜지스터의 게이트 전극과 전기적으로 연결되고, 애노드 배선은 구동 트랜지스터의 드레인 전극과 전기적으로 연결되고, 캐소드 배선은 유기 발광 다이오드의 캐소드와 전기적으로 연결된 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 데이터 배선을 통해서 구동 트랜지스터에 인가되는 영상 신호는 복수의 서브-화소 각각의 캐소드의 캐소드 전압 증가분에 따른 Vgs 전압을 보상하도록 가변된 영상 신호인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 복수의 서브-화소는 투명성을 제공하기 위한 투과부를 더 포함하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 유기 발광 표시 장치는 적어도 하나의 회로 기판을 더 포함하고, 적어도 하나의 회로 기판은 화소 영역의 배면과 중첩되지 않도록 배치된 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 애노드 배선 및 캐소드 배선 중 하나의 배선은 주변 영역을 둘러싸도록 구성되고, 애노드 배선 및 캐소드 배선은 주변 영역의 동일한 측변에서 전압을 공급받도록 구성된 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 유기 발광 표시 장치는 점프 배선을 더 포함하고, 애노드 배선 및 캐소드 배선은 서로 동일한 물질로 이루어지고, 애노드 배선 및 캐소드 배선 중 하나의 배선은 주변 영역에서 적어도 두 개의 부분으로 분리되고, 적어도 두 개의 부분으로 분리된 배선은 점프 배선에 의해서 연결된 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 캐소드 배선은 적어도 두 개의 금속층으로 구성되고, 적어도 두 개의 금속층은 컨택홀을 통해서 서로 연결된 것을 특징으로 한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 애노드 전압(ELVDD) 공급 배선과 캐소드 전압(ELVSS) 공급 배선의 입력 방향이 서로 반대되게 함으로써, 유기 발광 표시 장치의 휘도 균일도가 향상될 수 있는 효과가 있다.
또한, 본 발명은 애노드 전압(ELVDD) 공급 배선의 단위 배선 저항 값과 캐소드 전압(ELVSS) 공급 배선의 단위 배선 저항 값을 실질적으로 서로 같게 함으로써, 유기 발광 표시 장치의 휘도 균일도가 향상될 수 있는 효과가 있다.
또한, 본 발명은 다양한 회로 기판들을 유기 발광 표시 패널의 주변 영역의 제1 측면에만 배치하고, 하나의 전압 공급 배선을 주변 영역을 통해서 제1 측면에서 마주보는 제3 측면까지 연장함으로써, 투명성을 가지는 유기 발광 표시 장치에도 적용 가능한 전압 공급 배선 구조를 제공할 수 있는 효과가 있다.
또한, 본 발명은 영상 신호 보상부에 의해서 휘도 균일도를 더욱 향상시킬 수 있는 효과가 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1a는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다
도 1b는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 배면의 회로 기판들의 배치 위치를 설명하는 개략적인 평면도이다.
도 1c는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 서브-화소의 개략적인 단면도이다.
도 1d는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 각 서브-화소의 저항값을 설명하는 개략적인 등가 회로도이다.
도 1e는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 각 서브-화소의 애노드-캐소드 사이의 전위차를 설명하는 개략적인 그래프이다.
도 1f는 비교예1에 따른 유기 발광 표시 장치의 각 서브-화소의 저항값을 설명하는 개략적인 등가 회로도이다.
도 1g는 비교예1에 따른 유기 발광 표시 장치의 각 서브-화소의 애노드-캐소드 사이의 전위차를 설명하는 개략적인 그래프이다.
도 1h는 비교예2에 따른 유기 발광 표시 장치의 각 서브-화소의 저항값을 설명하는 개략적인 등가 회로도이다.
도 1i는 비교예2에 따른 유기 발광 표시 장치의 각 서브-화소의 애노드-캐소드 사이의 전위차를 설명하는 개략적인 그래프이다.
도 2는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다.
도 4a는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다.
도 4b는 도 4a에 도시된 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 서브-화소의 개략적인 단면도이다.
도 5a는 본 발명의 또 다른 실시예에 따른 영상 신호 보상부를 포함하는 유기 발광 표시 장치의 개략적인 평면도이다.
도 5b는 본 발명의 또 다른 실시예에 따른 보상된 영상 신호가 공급되는 유기 발광 표시 장치의 각 서브-화소의 저항값을 설명하는 개략적인 등가 회로도이다.
도 5c는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 각 서브-화소의 애노드-캐소드 사이의 전위차 및 보상된 영상 신호를 설명하는 개략적인 그래프이다.
도 6a는 본 발명의 또 다른 실시예에 따른 데이터 구동 회로를 포함하는 유기 발광 표시 장치의 개략적인 평면도이다.
도 6b는 본 발명의 또 다른 실시예에 따른 보상된 영상 신호가 공급되는 유기 발광 표시 장치의 각 변형된 서브-화소의 저항값을 설명하는 개략적인 등가 회로도이다.
도 6c는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 각 변형된 서브-화소의 애노드-캐소드 사이의 전위차 및 보상된 영상 신호를 설명하는 개략적인 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1a 내지 도 1b는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도들이다.
도 1a 내지 도 1b를 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)는 유기 발광 표시 패널(110), 데이터 회로 기판(140), 제어 회로 기판(142), 제1 연성 회로 기판(144), 제2 연성 회로 기판(146), 및 연성 케이블(148)을 포함한다.
제어 회로 기판(142)은 연성 케이블(148)에 의해서 데이터 회로 기판(140)과 전기적으로 연결된다. 데이터 회로 기판(140)은 제1 연성 회로 기판(144) 및 제2 연성 회로 기판(146)에 의해서 유기 발광 표시 패널(110)과 전기적으로 연결된다.
1. 유기 발광 표시 패널
유기 발광 표시 패널(110)은 화소 영역(active area; AA) 및 주변 영역(peripheral area; PA)을 포함한다. 유기 발광 표시 패널(110)의 화소 영역(AA)에는, 백색 서브-화소, 적색 서브-화소, 녹색 서브-화소 및 청색 서브-화소를 포함하는 복수의 서브-화소(sub-pixel)(112), 복수의 게이트 배선(116), 복수의 데이터 배선(120), 복수의 제2 애노드 배선(130a), 및 복수의 제2 캐소드 배선(134a)이 배치되어, 화소 영역(AA)은 영상을 표시하도록 구성된다. 유기 발광 표시 패널(110)의 주변 영역(PA)은 화소 영역(AA)을 둘러싸도록 구성된다. 주변 영역(PA)에는 화소 영역(AA)의 복수의 서브-화소(112)를 구동하기 위한 다양한 배선들 및 회로들이 배치된다. 주변 영역(PA)에는 제1 애노드 배선(130), 제1 캐소드 배선(134) 및 복수의 패드(pad)가 배치되며, 추가적인 회로 부품들이 더 배치되는 것도 가능하다. 예를 들어, 복수의 패드 상에는 연성 인쇄 회로 기판(flexible printed circuit board; FPCB), 연성 케이블(flexible cable) 또는 반도체 칩(semiconductor chip) 등이 합착 부재에 의해서 합착될 수 있다. 예를 들어, 복수의 패드와 연결 가능한 배선들은 복수의 게이트 배선(116), 복수의 데이터 배선(120), 제1 애노드 배선(130) 및 제1 캐소드 배선(134) 등일 수 있다.
2. 제어 회로 기판
제어 회로 기판(142)은 외부 시스템으로부터 디지털(digital) 영상 신호, 다양한 기준 전압 및 다양한 제어 신호를 입력 받아서, 유기 발광 표시 패널(110)에 영상이 표시되도록 유기 발광 표시 패널(110)을 제어하는 기능을 수행한다. 상술한 기능을 수행하기 위해서, 제어 회로 기판(142)은 인쇄 회로 기판(printed circuit board; PCB) 상에 프로세서(processor), 메모리(memory), 룩업 테이블(look-up table), 버퍼(buffer), 감마 제어 회로(gamma control circuit), LVDS(low voltage differential signal) 배선, 커넥터(connector) 및 전력 제어부(power control unit) 등의 회로 소자들이 배치되도록 구성될 수 있다. 단 이에 제한되지 않는다.
제어 회로 기판(142)은 입력된 디지털 영상 신호가 유기 발광 표시 패널(110)에 표시될 수 있도록, 영상 신호 및 제어 신호들의 시간 간격 및 주파수 주기 등을 정밀하게 제어한다. 제어 회로 기판(142)상에 배치된 회로 소자들에는 다양한 화질을 구현하거나, 저 소비 전력을 구현할 수 있는 다양한 영상 처리 알고리즘 등이 구현될 수 있다.
외부 시스템으로부터 제어 회로 기판(142)에 입력되는 디지털 영상 신호는 일반적으로 RGB(red, green, blue) 삼원색 색상정보로 구성된 영상 신호이다. 본 발명의 일 실시예에 따른 유기 발광 표시 패널(110)은 백색, 적색, 녹색 및 청색 서브-화소(112)로 구성되기 때문에, 제어 회로 기판(142)상에 배치된 회로 소자들에는 RGB 형식의 영상 신호를 WRGB(white, red, green, blue) 형식의 영상 신호로 변환 시킬 수 있는 렌더링(rendering) 알고리즘이 구현될 수 있다.
제어 회로 기판(142)에서 출력되는 디지털 영상 신호는, WRGB 형식의 영상 신호이다. 단 이에 제한되지 않는다. 다만 설명의 편의를 위해, 상술한 다양한 제어 신호 중 본 발명과 관련된 제어 신호에 대해서만 이후 상술한다.
제어 회로 기판(142)에서 출력되는 다양한 기준 전압은, 애노드 전압(ELVDD), 캐소드 전압(ELVSS), 감마 기준 전압(gamma reference voltage), 초기화 전압(initial voltage; Vinit), 게이트 하이 전압(gate high voltage; VGH), 게이트 로우 전압(gate low voltage; VGL) 및 외부 보상 기준 전압(external compensation reference voltage; Vref) 등이 있다. 단 이에 제한되지 않는다. 다만 설명의 편의를 위해, 상술한 다양한 기준 전압 중 본 발명과 관련된 기준 전압에 대해서만 이후 자세히 상술한다.
애노드 전압(ELVDD)은 유기 발광 표시 패널(110)의 화소 영역(AA)의 애노드 전극에 인가되는 전압이다. 캐소드 전압(ELVSS)은 유기 발광 표시 패널(110)의 화소 영역(AA)의 캐소드 전극에 인가되는 전압이다. 감마 기준 전압은 데이터 구동 회로(118)에서 디지털 영상 신호를 아날로그(analogue) 영상 신호로 변환할 때 사용되는 기준 전압이다. 초기화 전압은 화소 영역(AA)의 서브-화소(112)의 커패시터(capacitor)에 기 저장된 이전 영상 프레임(frame)의 영상 신호를 방전시켜서 영상의 블랙(black) 계조가 왜곡되는 것을 방지하기 위한 전압이다. 게이트 하이 전압 및 게이트 로우 전압은 게이트 구동 회로를 온-오프(on-off) 스위칭하기 위한 전압이다. 외부 보상 기준 전압은 서브-화소(112)의 구동 트랜지스터(driving transistor; DTR)의 임계-전압(threshold-voltage; Vth) 편차를 보상하기 위한 기준 전압이다.
상술한 기준 전압들 중 애노드 전압(ELVDD), 캐소드 전압(ELVSS) 및 감마 기준 전압은 유기 발광 표시 패널(110)의 영상의 품위에 직접적으로 영향을 미칠 수 있는 주요한 기준 전압들이기 때문에, 유기 발광 표시 패널에 균일하고 안정적으로 제공되어야 한다. 단 이는 다른 전압들이 영상의 품위에 직접적으로 영향을 끼치지 않는다는 의미로 해석되지 않아야 한다.
제어 회로 기판(142)에서 출력되는 다양한 제어 신호로서, 게이트 스타트 펄스(gate start pulse; GSP), 게이트 아웃 인에이블(gate out enable; GOE) 및 도트 클럭(dot clock) 등이 있다. 단 이에 제한되지 않는다. 다만 설명의 편의를 위해, 상술한 다양한 제어 신호 중 본 발명과 관련된 제어 신호에 대해서 이후 자세히 상술한다.
몇몇 실시예에서는, 유기 발광 표시 패널이 적색, 녹색, 청색 및 녹색 서브-화소로 구성될 수 있다. 따라서 제어 회로 기판상에 배치된 회로 소자들에는 RGB 형식의 영상 신호를 RGBG(red, green, blue, green) 형식의 신호로 변환시킬 수 있는 렌더링 알고리즘이 구현될 수 있다.
몇몇 실시예에서는, 유기 발광 표시 패널이 적색, 녹색, 청색 및 노란색 서브-화소로 구성될 수 있다. 따라서 제어 회로 기판상에 배치된 회로 소자들에는 RGB 형식의 영상 신호를 RGBY(red, green, blue, yellow) 형식의 신호로 변환시킬 수 있는 렌더링 알고리즘이 구현될 수 있다.
몇몇 실시예에서는, 유기 발광 표시 패널이 적색, 녹색 및 청색 서브-화소로 구성될 수 있다.
3. 연성 케이블
연성 케이블(148)은 제어 회로 기판(142)과 데이터 회로 기판(140)을 전기적으로 연결한다. 연성 케이블(148)은 제어 회로 기판(142)에서 출력되는 디지털 영상 신호, 다양한 기준 전압 및 다양한 제어 신호를 데이터 회로 기판(140)에 전달한다. 연성 케이블(148)의 일 측면은 제어 회로 기판(142) 상에 배치된 커넥터에 의해서 연결되고, 타 측면은 데이터 회로 기판(140) 상에 배치된 커넥터에 의해서 연결된다. 단 연성 케이블 및 커넥터 구조는 전기적 연결의 수단일 뿐, 이에 제한되지 않는다.
도 1a 및 도 1b를 참조하면, 제어 회로 기판(142)에는 4개의 커넥터가 배치되고, 각각의 커넥터는 각각의 연성 케이블(148)과 연결된다. 이러한 구성에 의하면 제어 회로 기판(142)은 Y-축 기준으로, 유기 발광 표시 패널(110)의 상 측면(제1 측면)과 하 측면(제3 측면)에 다양한 신호들을 제공할 수 있다.
여기서 제1 측면은 상 측면, 제2 측면은 좌 측면, 제3 측면은 하 측면 그리고 제4 측면은 우 측면으로 정의할 수 있다.
4. 데이터 회로 기판
데이터 회로 기판(140)은 제어 회로 기판(142)에서 출력되는 디지털 영상 신호, 다양한 기준 전압 및 다양한 제어 신호를 입력 받아, 제1 연성 회로 기판(144) 및 제2 연성 회로 기판(146)을 통해서 유기 발광 표시 패널(110)로 상술한 신호 및 전압들을 전달한다. 상술한 기능을 수행하기 위해서, 데이터 회로 기판(140)은 인쇄 회로 기판(printed circuit board; PCB) 상에 배치된 다양한 회로 소자들을 포함한다. 예를 들어, 데이터 회로 기판(140)은 데이터 구동 회로(118)의 아날로그 영상 신호 생성에 기준이 되는, 감마 기준 전압을 안정화하기 위해서 저항(resistor) 및 커패시터(capacitor) 등의 수동 소자들을 포함하도록 구성된다. 또한 데이터 회로 기판(140)은 애노드 전압(ELVDD), 캐소드 전압(ELVSS) 및 감마 기준 전압의 전압 강하(drop)를 최소화하기 위해서 데이터 회로 기판(140)의 배선 저항(line resistance)이 최소화되도록 구성된다.
도 1a 내지 도 1b를 참조하면, Y-축 방향으로, 유기 발광 표시 패널(110)의 하 측면(또는 제3 측면)에 배치되는 데이터 회로 기판(140)은 데이터 구동 회로(118)을 포함하지 않기 때문에 감마 기준 전압을 안정화하기 위한 수동 소자들이 포함되지 않는다.
몇몇 실시예에서는, 제어 회로 기판과 데이터 회로 기판이 하나의 회로 기판으로 통합될 수 있다. 이러한 경우 연성 케이블은 불필요하기 때문에, 제거될 수 있다.
5. 데이터 구동 회로
데이터 구동 회로(data-driver IC)(118)는 디지털 영상 신호를 아날로그 영상 신호로 변환하는 DAC(digital to analogue converter) 기능을 수행하여 데이터 구동 회로(118)에 연결된 유기 발광 표시 패널(110)의 화소 영역(AA)의 데이터 배선(120)에 아날로그 영상 신호를 공급한다. 데이터 구동 회로(118)는 반도체 칩으로 구성되며, COF(chip on film) 형태로 제1 연성 회로 기판(144) 상에 합착 부채에 의해서 합착된다. 반도체 칩 형태의 데이터 구동 회로(118)는 소정의 제어 가능한 데이터 배선 수 또는 채널 수를 가지고 있으며, 데이터 구동 회로(118)의 개수는 유기 발광 표시 패널(110)의 데이터 배선(120)의 개수와 데이터 구동 회로(118)의 채널 개수에 따라서 결정될 수 있다. 단 데이터 구동 회로(118)의 개수는 이에 제한되지 않는다.
데이터 구동 회로(118)는 영상 신호의 계조 값을 서브-화소(112)에 표시하기 위해서 제어 회로 기판(142)에서 전달 받은 디지털 영상 신호를 감마 기준 전압을 이용하여 아날로그(analogue) 영상 신호로 변환한다. 데이터 구동 회로(118)는 데이터 회로 기판(140)에서 감마 기준 전압을 공급 받는다. 아날로그 영상 신호는 감마 기준 전압을 이용하여 생성된다. 영상 신호는 바람직하게 2.2 감마 특성을 가지는 감마 커브를 가진다. 단 이에 제한되지 않는다.
서브-화소(112)는 적색, 녹색 및 청색 컬러 필터(color-filter)와 백색 빛을 발광하는 유기 발광층을 포함한다. 특히, 이러한 구성에 따르면, 유기 발광층이 각 서브-화소의 색상과 관계 없이 동일하기 때문에, 각 색상 별 감마 커브가 서로 동일하게 구성될 수 있다. 단 이에 제한되지 않으며, 각 색상 별 독립 감마 커브를 가지도록 구성되는 것도 가능하다.
합착 부재로서 이방성 도전 필름(anisotropic conductive film; ACF)이 사용 된다. 특히 유기 발광 표시 패널(110)은 고온에 취약하므로 일반적인 납땜이 어려워 이방성 도전 필름을 사용하는 것이 바람직하다. 이방성 도전 필름에는 도전성 입자들이 분산되어 열과 압력에 의해 합착되도록 구성된다. 이때 이방성 도전 필름의 필름층은 복수의 패드와 반도체 칩 사이에서 접착력을 유지하고, 분산된 도전성 입자들은 합착된 영역에서 복수의 패드와 반도체 칩을 서로 전기적으로 연결시킨다. 단 합착 부재는 이에 제한되지 않는다.
몇몇 실시예에서는, 유기 발광 표시 패널의 복수의 서브-화소가 적색, 녹색 및 청색 빛을 발광하는 적색, 녹색 및 청색 유기 발광층을 포함하도록 형성될 수 있다. 이때 컬러 필터가 제거되는 것도 가능하다. 유기 발광층이 서로 상이하게 되면, 유기 발광층의 전기적 특성이 서로 달라지기 때문에, 각 서브-화소의 색상 별로 감마 전압이 다르게 구성되어야 한다.
6. 제1 연성 회로 기판
제1 연성 회로 기판(144)은 데이터 구동 회로(118)을 포함하며, 데이터 회로 기판(140)과 유기 발광 표시 패널(110)을 전기적으로 연결한다. 제1 연성 회로 기판(144)의 일 측면은 유기 발광 표시 패널(110)에 합착되고, 타 측면은 데이터 회로 기판(140)의 일 측면에 합착되고, 제1 연성 회로 기판(144)의 중앙 영역에는 데이터 구동 회로(118)가 합착된다. 제1 연성 회로 기판(144)은 일 측면에 복수의 패드를 구비하고, 타 측면에 복수의 패드를 구비하고, 중앙부에 복수의 패드를 구비한다. 즉 제1 연성 회로 기판(144)은 필름(film) 상에 반도체 칩이 배치된 COF(chip on film)형태이다. 복수의 패드에는 합착 부재가 배치된다. 합착 부재로서 이방성 도전 필름이 사용된다. 단 합착 부재는 이에 제한되지 않는다.
7. 제2 연성 회로 기판
제2 연성 회로 기판(146)은 데이터 회로 기판(140)과 유기 발광 표시 패널(110)을 전기적으로 연결하며, 적어도 하나의 기준 전압을 유기 발광 표시 패널(110)에 공급한다. 제2 연성 회로 기판(146)의 일 측면은 유기 발광 표시 패널(110)에 합착되고, 타 측면은 데이터 회로 기판(140)의 일 측면에 합착된다. 제2 연성 회로 기판(146)은 일 측면에 복수의 패드를 구비하고, 타 측면에 복수의 패드를 구비한다. 즉 제2 연성 회로 기판(146)은 필름상에 전기 배선들이 형성된, FOG(film on glass)형태이다. 복수의 패드에는 합착 부재가 배치된다. 합착 부재로서 이방성 도전 필름이 사용된다. 단 합착 부재는 이에 제한되지 않는다.
구체적으로, 제2 연성 회로 기판(146)은 데이터 회로 기판(140)으로부터 애노드 전압(ELVDD) 또는 캐소드 전압(ELVSS)을 인가 받아서 유기 발광 표시 패널(110)의 화소 영역(AA)에 배치된 복수의 서브-화소(112)에 공급된다.
유기 발광 표시 패널(110)의 휘도 균일도를 향상시키기 위해서는 애노드 전압(ELVDD)과 캐소드 전압(ELVSS)은 안정적이어야 한다. 따라서 제2 연성 회로 기판(146)의 전압 공급 배선의 배선 저항이 최소화되도록 전압 공급 배선의 전체 폭은 충분히 넓게 형성된다. 이때 전압 공급 배선은 좁은 폭의 배선들이 복수 개로 분할되어 배치되는 형태로 구현될 수 있다. 만약 배선 저항이 커서, 애노드 전압(ELVDD)과 캐소드 전압(ELVSS)의 전위차가 화소 영역(AA)에서 균일하지 않을 경우, 유기 발광 표시 패널(110)의 표시 영상의 밝기가 화소 영역(AA) 위치 별로 달라지게 되는 문제가 발생할 수 있다. 이러한 문제를 해결하기 위해서 제2 연성 회로 기판(146)은 유기 발광 표시 패널(110)의 주변 영역(PA)에 복수 개로 배치된다. 이때 제2 연성 회로 기판(146)은 소정의 간격으로 이격되어 배치되는 것이 바람직하다. 상술한 구성에 따르면, 각각의 연성 회로 기판을 통해서 흐를 수 있는 전류 량을 배분할 수 있기 때문에, 과전류에 의한 발열 및 번트(burnt) 문제를 완화할 수 있는 장점이 있다.
몇몇 실시예에서는, 데이터 구동 회로가 COG(chip on glass) 형태로, 유기 발광 표시 패널의 주변 영역(PA)에 배치된 복수의 패드 상에 합착될 수 있다. 이때 제1 연성 회로 기판은 중앙부에 복수의 패드를 구비하지 않으며, 데이터 회로 기판과 유기 발광 표시 패널을 전기적으로 연결하며, 데이터 회로 기판에서 전달된 영상 신호를 데이터 구동 회로로 전달한다. COG형태로 데이터 구동 회로가 배치되면, 제1 연성 회로 기판 상에 데이터 구동 회로가 배치될 필요가 없기 때문에, 제1 연성 회로 기판은 FOG형태로 구성될 수 있다.
몇몇 실시예에서는, 제1 연성 회로 기판 및 제2 연성 회로 기판 모두 데이터 회로 기판으로부터 애노드 전압(ELVDD) 및 캐소드 전압(ELVSS)을 인가 받도록 구성될 수 있다. 이때 제1 연성 회로 기판은 데이터 구동 회로를 포함한다. 제1 연성 회로 기판 및 제2 연성 회로 기판 모두 애노드 전압(ELVDD) 및 캐소드 전압(ELVSS)을 공급하도록 구성되면, 각각의 연성 회로 기판을 통해서 흐를 수 있는 전류 량을 좀더 균일하게 배분할 수 있기 때문에, 과전류에 의한 발열 및 번트 문제를 더욱 더 완화할 수 있는 장점이 있다.
몇몇 실시예에서는, 제1 연성 회로 기판 및 제2 연성 회로 기판이 유기 발광 표시 패널(110)의 상 측면(제1 측면)을 따라 교번하여 배치될 수 있다. 교번하여 배치된 연성 회로 기판들에 의해서 특정 연성 회로 기판에 과전류가 흐르는 문제를 완화할 수 있는 장점이 있다.
몇몇 실시예에서는, 제1 연성 회로 기판과 제2 연성 회로 기판이 통합된, 통합 연성 회로 기판이 배치될 수 있다. 즉 제1 연성 회로 기판과 제2 연성 회로 기판은 필요에 따라서는 다양한 형태로 통합되거나 분리될 수 있다.
8. 게이트 구동 회로
게이트 구동 회로(gate-driver IC)(114)는 유기 발광 표시 패널(110)의 복수의 서브-화소(112)에 연결된 복수의 게이트 배선(116)에 게이트 배선 구동 신호를 공급한다. 제어 회로 기판(142)은 게이트 구동 회로(114)를 구동하기 위한 구동 신호를 생성하여 게이트 구동 회로(114)에 제공한다. 게이트 구동 회로(114)는 유기 발광 표시 패널(110)의 주변 영역(PA)에 배치된다. 구체적으로, 게이트 구동 회로(114)는 유기 발광 표시 패널(110)의 양 측면(제2 측면 및 제4 측면)에 배치된다. 특히 이러한 구성에 따르면 양 측면(제2 측면 및 제4 측면)에서 게이트 배선 구동 신호를 인가할 수 있기 때문에, 게이트 배선(116)의 길이가 길어지는 대형 유기 발광 표시 패널에서 게이트 배선 구동 신호 품질 저감을 완화할 수 있는 효과가 있다.
게이트 구동 회로(114)는 반도체 칩으로 구성되며, COG(chip on glass) 형태로 유기 발광 표시 패널(110)의 주변 영역(PA)에 배치된 복수의 패드 상에 합착된다. 반도체 칩 형태의 게이트 구동 회로(114)는 소정의 제어 가능한 게이트 배선 수 또는 채널 수를 가지고 있으며, 게이트 구동 회로(114)의 개수는 유기 발광 표시 패널(110)의 게이트 배선(116)의 개수와 게이트 구동 회로(114)의 채널 개수에 따라서 결정될 수 있다. 단 게이트 구동 회로(114)의 개수는 이에 제한되지 않는다. 합착 부재로서 이방성 도전 필름이 사용된다. 단 합착 부재는 이에 제한되지 않는다.
9. 서브-화소
도 1c를 참조하면, 화소 영역(AA)내의 서브-화소(112)는 적어도, 제1 기판(160), 제1 기판(160) 상에 배치되는 구동 트랜지스터(162), 구동 트랜지스터(162)에 의해 구동되는 유기 발광 다이오드(164), 제2 애노드 배선(130a), 및 제2 캐소드 배선(134a)을 포함한다.
제1 기판(160)은 반도체 층, 금속 층, 유기박막, 또는 무기박막 등의 증착에 적합한 물질로 형성된다. 예를 들어, 제1 기판(160)에는 내열성 및 내화학성이 우수한, 유리 또는 폴리이미드(Polyimide) 등의 플라스틱이 적용될 수 있다.
본 발명의 일 실시예에 따른 구동 트랜지스터(162)는 N-type 구조이다. 본 발명의 일 실시예에 따른 구동 트랜지스터(162)는 코플래너(coplanar)구조이다.
구동 트랜지스터(162)는 액티브층(168), 게이트 전극(170), 소스 전극(172) 및 드레인 전극(174)을 포함한다.
액티브층(168)은 제1 기판(160) 상에 배치된다. 액티브층(168)은 반도체 특성을 가지는 물질로 형성된다. 예를 들어, 액티브층(168)에는 비정질 실리콘, 저온폴리 실리콘, 산화물 계열 또는 유기물 계열 등이 적용될 수 있다. 단 이에 제한되지 않는다.
게이트 절연막(176)은 액티브층(168) 상에 배치된다. 게이트 절연막(176)은 액티브층(168)을 덮도록 구성된다. 게이트 절연막(176)은 무기물로 형성된다. 예를 들어, 게이트 절연막(176)에는 산화 실리콘(SiOx), 질화 실리콘(SiNx) 또는 산화 알루미늄(Al2O3) 등이 적용될 수 있다. 단 이에 제한되지 않는다.
게이트 전극(170)은 게이트 절연막(176) 상에 배치된다. 그리고 게이트 전극(170)은 적어도 액티브층(168)의 일부 영역과 중첩되도록 구성된다. 게이트 전극(170)은 금속으로 형성된다. 게이트 전극(170)은 게이트 배선(116)과 동일한 재질로 형성될 수 있다. 예를 들어, 게이트 전극(170)에는 구리(Cu), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 티타늄(Ti), 금(Au), 투명 도전성 산화물(transparent conductive oxide; TCO) 또는 이들이 적층된 구조 등이 적용될 수 있다. 단 이에 제한되지 않는다.
층간 절연막(178)은 게이트 전극(170) 상에 배치된다. 층간 절연막(178)은 게이트 전극(170)을 덮도록 구성된다. 층간 절연막(178)은 무기물로 형성된다. 예를 들어, 층간 절연막(178)에는 산화 실리콘, 질화 실리콘 또는 산화 알루미늄 등이 적용될 수 있다. 또는, 층간 절연막(178)은 산화 실리콘 및 질화 실리콘으로 형성된 복층 구조일 수 있다. 단 이에 제한되지 않는다.
소스 전극(172) 및 드레인 전극(174)은 층간 절연막(178) 상에 배치된다. 소스 전극(172) 및 드레인 전극(174)은 액티브층(168)과 전기적으로 연결되도록 구성된다. 구체적으로 설명하면, 소스 전극(172)은, 게이트 절연막(176)과 층간 절연막(178)을 관통하는 제1 컨택홀(178a)을 통해 액티브층(168)의 일단과 연결된다. 그리고, 드레인 전극(174)은, 게이트 절연막(176)과 층간 절연막(178)을 관통하는 제1 컨택홀(178a)을 통해 액티브층(168)의 타단과 연결된다. 소스 전극(172) 및 드레인 전극(174)은 금속으로 형성된다. 소스 전극(172) 및 드레인 전극(174)은 데이터 배선(120)과 동일한 재질로 형성될 수 있다. 예를 들어, 소스 전극(172) 및 드레인 전극(174)에는 구리(Cu), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 티타늄(Ti), 금(Au), 투명 도전성 산화물(transparent conductive oxide; TCO) 또는 이들이 적층된 구조 등이 적용될 수 있다. 단 이에 제한되지 않는다.
제2 애노드 배선(130a)은 층간 절연막(178) 상에 배치된다. 제2 애노드 배선(130a)은 화소 영역(AA)에 애노드 전압(ELVDD)을 공급한다. 구체적으로는, 제2 애노드 배선(130a)은 구동 트랜지스터(162)의 드레인 전극(174)과 전기적으로 연결되도록 구성된다. 제2 애노드 배선(130a)은 주변 영역(PA)에 배치된 제1 애노드 배선(130)과 전기적으로 연결되도록 구성된다. 상술한 구성에 따르면, 구동 트랜지스터(162)에는 애노드 전압(ELVDD)이 공급된다. 제2 애노드 배선(130a)은 데이터 배선(120)과 동일한 재질로 형성될 수 있다. 단 이에 제한되지 않는다.
트랜지스터 절연막(180)은 구동 트랜지스터(162) 상에 배치된다. 트랜지스터 절연막(180)은 무기물로 형성된다. 예를 들어, 트랜지스터 절연막(180)에는 산화 실리콘, 질화 실리콘 또는 산화 알루미늄 등이 적용될 수 있다. 단 이에 제한되지 않는다. 트랜지스터 절연막(180)은 구동 트랜지스터(162)로 침투되는 수분을 추가적으로 차단할 수 있다.
유기물층(182)은 트랜지스터 절연막(180) 상에 배치된다. 유기물층(182)은 유전율(permittivity; ε)이 낮은 유기물로 형성된다. 따라서 유기물층(182)은 애노드(184)와 구동 트랜지스터(162), 게이트 배선(116) 및 데이터 배선(115) 사이에 발생되는 기생정전용량(Parasitic-Capacitance)을 감소시킬 수 있다. 예를 들어, 유기물층(182)에는 포토 아크릴(Photo Acryl) 등이 적용될 수 있다. 단 이에 제한되지 않는다. 또한 유기물층(182)은 구동 트랜지스터(162)의 다양한 구성들에 의해서 형성된 단차들이 평탄해지도록 할 수 있다.
유기 발광 다이오드(164)는 애노드(184)와 캐소드(190) 및 이들 사이에 개재되는 유기 발광층(188)을 포함한다. 유기 발광층(188)의 발광 영역은 뱅크(186)에 의해 정의될 수 있다.
애노드(184)는 유기물층(182) 상에 배치된다. 애노드(184)는 각 서브-화소(112)의 발광 영역에 대응하도록 구성된다. 제2 컨택홀(182a)은 유기물층(182) 및 트랜지스터 절연막(180)을 관통하도록 구성된다. 따라서 애노드(184)는 제2 컨택홀(182a)을 통해서 구동 트랜지스터(162)의 소스 전극(172)과 연결된다. 애노드(184)는 일함수(Work function)가 높은 물질로 구성된다. 애노드(184)가 반사 특성을 가지도록 애노드(184)는 반사성 물질로 구성되거나 애노드(184) 하부에 반사판을 포함할 수 있다.
애노드(184)는 설명의 편의를 위해서, 반사판을 포함한 구조를 기초로 설명한다. 반사판은 가시광선 반사율이 높은 금속성 물질로 구성된다. 예를 들면, 애노드(184)는 은(Ag; silver) 또는 APC 등의 합금이 적용될 수 있다. 단 이에 제한되지 않는다. 애노드(184)에는 영상 신호에 대응되는 전류가 구동 트랜지스터(162)에 의해서 인가된다.
뱅크(186)는 유기물층(182) 상에 배치된다. 뱅크(186)는 각 서브-화소(112)를 감싸도록 구성된다. 뱅크(186)는 테이퍼(Taper) 형상을 가지도록 구성된다. 뱅크(186)는 애노드(184)의 테두리의 적어도 일부를 오버랩(Overlap)하도록 구성된다. 뱅크(186)는 유기물로 형성된다. 예를 들어, 뱅크(186)에는 포토 아크릴 또는 폴리이미드 등이 적용될 수 있다. 단 이에 제한되지 않는다.
유기 발광층(188)은 애노드(184) 상에 배치된다. 유기 발광층(188)은 화소 영역(AA)에 전면 증착되도록 구성된다. 유기 발광층(188)은 인광 또는 형광물질로 구성될 수 있으며, 전자 수송층, 정공 수송층, 전하 생성층 등을 더 포함할 수 있다.
캐소드(190)는 유기 발광층(188) 상에 배치된다. 캐소드(190)는 매우 얇은 두께의 일함수가 낮은 금속성 물질 또는 투명 도전성 산화물(Transparent Conductive Oxide; TCO)로 구성된다. 캐소드(190)는 1500Å 이하의 두께로 형성되며, 바람직하게는 400Å 이하의 두께로 형성된다. 캐소드(190)가 이러한 두께로 형성된 경우, 캐소드(190)는 실질적으로 반투과층이 되어, 실질적으로 투명한 층이 된다. 하지만, 이러한 캐소드(190)는 전기 저항이 높게 된다. 따라서 캐소드(190)는 인접한 제2 캐소드 배선(134a)과 전기적으로 연결되도록 구성된다.
격벽(192)은 서브-화소(112)에 인접하여 배치된다. 격벽(192)은 역테이퍼 형상으로 형성된다. 역테이퍼 형상은 기판(101)에서 위로 점점 멀어질수록 격벽(192)의 폭이 증가하는 형상을 의미한다. 격벽(192)은 뱅크(186)의 개구부 내에 배치된다. 이러한 개구부는 컨택(C/A)영역이라 지칭될 수 있다. 격벽(192)의 하면은 제2 캐소드 배선(134a)의 일부 영역과 접하고, 격벽(192)의 상면의 면적은 격벽(192)의 하면의 면적보다 크도록 구성된다. 따라서, 격벽(192)의 하부에는 격벽(192)의 역테이퍼 형상에 기인한 그늘이 발생된다.
격벽(192)은 뱅크(186) 보다 더 두껍도록 구성된다. 격벽(192)이 뱅크(186)보다 두꺼운 경우, 격벽(192)을 역테이퍼 모양으로 형성하기가 보다 용이해질 수 있다.
일반적으로, 유기 발광층은 단차 피복성(step coverage)이 낮은 물질로 구성된다. 유기 발광층의 단차 피복성에 기인하여, 격벽(192)의 역테이퍼 형상에 의해 발생되는 그늘 부분과 격벽(192)의 측면에는 유기 발광층이 증착되지 않고, 격벽(192)과 뱅크(186)의 상면에는 유기 발광층이 증착된다. 따라서, 격벽(192)의 측면과 뱅크(186)의 측면 사이에 제2 캐소드 배선(134a)과 캐소드(190)가 전기적으로 연결될 수 있는 물리적 공간이 확보될 수 있다. 그리고 격벽(192) 상에는 유기 발광층 잔여물(188a)이 남게 된다.
캐소드(190)는 컨택 영역(C/A)에서 격벽(192)의 측면과 뱅크(186)의 측면 사이에 노출된 제2 캐소드 배선(134a)의 상면과 직접 접촉될 수 있다. 캐소드(190)를 구성하는 투명 도전성 산화물은 단차 피복성이 높으므로, 캐소드(190)는 격벽(192)의 측면과 뱅크(186)의 측면 사이에 노출된 제2 캐소드 배선(134a)과 접촉될 수 있으며, 이로써, 캐소드(190)와 제2 캐소드 배선(134a)이 전기적으로 서로 연결된다.
몇몇 실시예에서는, 제1 기판(160)과 구동 트랜지스터(162) 사이에 질화실리콘(SiNx) 및 산화실리콘(SiOx)으로 형성된 멀티버퍼층이 더 배치될 수 있다. 멀티버퍼층이 배치됨으로써, 제1 기판(160) 상의 이물 등으로부터 구동 트랜지스터(162)를 보호할 수 있으며, 수분 및 산소로부터 구동 트랜지스터(162)를 보호할 수 있는 장점이 있다.
몇몇 실시예에서는, 구동 트랜지스터(162)가 인버티드 스태거드(inverted staggered) 구조로 구현되는 것도 가능하다
몇몇 실시예에서는, 구동 트랜지스터(162)가 P-type으로 구성되는 것도 가능하다. 이때 구동 트랜지스터(162)의 드레인 전극(174)과 소스 전극(172)의 위치는 서로 바뀌게 된다. 그리고 커패시터의 배치 위치도 따라서 바뀌게 된다.
몇몇 실시예에서는, 트랜지스터 절연막(180)이 제거 되는 것도 가능하다.
몇몇 실시예에서는, 애노드(184)가 배치된 영역의 유기물층(182)에는 광추출 효율을 향상시키기 위한 렌즈(lens)부가 형성될 수 있다.
몇몇 실시예에서는, 스페이서가 뱅크(186) 상에 더 배치될 수 있다. 스페이서는 뱅크(186)와 동일한 물질로 구성될 수 있다.
몇몇 실시예에서는, 격벽은 뱅크 상에 배치될 수 있다. 이 경우, 컨택 영역의 중심부에 아일랜드(island) 형상의 뱅크가 추가로 배치되고, 격벽은 아일랜드 형상의 뱅크 상에 배치될 수 있다.
몇몇 실시예에서는, 격벽이 제거될 수 있다. 이 경우, 유기 발광층은 전면 증착되지 않도록 구성되고, 마스크(mask)에 의하여 컨택 영역에 대응되는 영역이 패터닝(patterning) 되도록 구성된다.
10. 제1 애노드 배선
다시 도 1a를 참조하면, 제1 애노드 배선(130)은 유기 발광 표시 패널(110)의 주변 영역(PA)의 상 측면(제1 측면)을 따라서 배치된다. 예를 들어, 제1 애노드 배선(130)은 유기 발광 표시 패널(110)의 장 측면 방향인, X-축 방향을 따라서 배치된다.
제1 애노드 배선(130)은 애노드 전압(ELVDD)을 제2 연성 회로 기판(146)에서 공급받아 제2 애노드 배선(130a)에 공급한다.
제1 애노드 배선(130)은 그 일부가 제2 연성 회로 기판(146)과 합착되도록 구성된 연장된 패드부를 포함한다. 제1 애노드 배선(130)의 연장된 패드부는 합착 부재에 의해서 제2 연성 회로 기판(146)과 합착 된다. 합착 부재는 이방성 도전 필름이 사용 된다. 단 합착 부재는 이에 제한되지 않는다.
제1 애노드 배선(130)은 배선 저항이 최소화 되도록, 화소 영역(AA)에 배치된 다양한 배선들보다 상대적으로 그 폭이 상당히 넓게 구성된다. 예를 들어 제1 애노드 배선(130)의 폭(L1)은 1mm 내지 3mm일 수 있으며, 따라서 배선 저항은 거리에 따른 편차를 무시할 만한 수준이 될 수 있다. 상술한 구성에 따르면, 유기 발광 표시 패널(110)이 대형화될 때, 제1 애노드 배선(130)의 배선 저항에 의한 전압 강하 현상이 최소화될 수 있다.
제1 애노드 배선(130)의 배선 저항은 그 값이 상대적으로 현저히 낮기 때문에, 이하 생략하여 설명하나, 이는 제1 애노드 배선(130)의 저항이 0Ω이라는 의미는 아니다.
제1 애노드 배선(130)은 유기 발광 표시 패널(110)의 서브-화소(112)를 구성하는 다양한 배선들 중에서 일부를 선택적으로 사용하여 형성될 수 있다. 예를 들어 제1 애노드 배선(130)은 구리(Cu), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 티타늄(Ti), 금(Au), 투명 도전성 산화물(transparent conductive oxide; TCO) 또는 이들이 적층된 구조로 구성될 수 있다.
제1 애노드 배선(130)은 데이터 배선(120)과 동일한 물질로 형성된다. 도 1a에서 자세히 도시되지는 않았지만, 데이터 배선(120)은 제1 애노드 배선(130)과 동일한 물질로 형성되기 때문에, 서로 동일 평면상에 배치될 수 없다. 만약 동일 평면상에 배치된다면 서로 전기적으로 쇼트(short)가 발생하게 된다. 따라서 데이터 배선(120)과 제1 애노드 배선(130)이 중첩되는 영역에서는 별도의 금속층을 이용한 점프 배선을 구성한다. 예를 들어, 제1 애노드 배선(130)과 데이터 배선(120)이 중첩하는 영역에서의 점프 배선은 게이트 배선(116)과 동일한 물질을 이용하여 구성될 수 있다. 그리고 점프 배선은 절연층에 의해서 서로 전기적으로 절연되도록 구성된다. 절연층은 예를 들어 층간 절연막 또는 게이트 절연막 등을 이용하여 구성될 수 있다.
배선 저항(RLine)에 대해서 구체적으로 설명하면, 각각의 배선은 고유한 도전 물질로 구성된다. 각각의 도전 물질은 고유 저항(resistivity; ρ)을 가진다. 그리고 배선 저항(RLine)은 고유 저항(ρ)과 배선의 길이(length; L), 배선의 두께(thickness; T), 및 배선의 폭(width; W)에 의해서 결정된다. 배선 저항 계산 방법은 수학식 1에 의해서 계산될 수 있다.
[수학식 1]
Figure 112015042523017-pat00001
11. 제1 캐소드 배선
제1 캐소드 배선(134)은 유기 발광 표시 패널(110)의 주변 영역(PA)의 상 측면(제1 측면)과 반대 방향인, 하 측면(제3 측면)을 따라서 배치된다. 예를 들어, 제1 캐소드 배선(134)은 유기 발광 표시 패널(110)의 장 측면 방향인, X-축 방향을 따라서 배치된다. 이때 제1 캐소드 배선(134)과 제1 애노드 배선(130)은 서로 평행하도록 배치되는 것이 바람직하다.
제1 캐소드 배선(134)은 캐소드 전압(ELVSS)을 제2 연성 회로 기판(146)에서 공급받아 복수의 제2 캐소드 배선(134a)에 공급한다.
제1 캐소드 배선(134)은 그 일부가 제2 연성 회로 기판(146)과 합착되도록 구성된 연장된 패드부를 포함한다. 제1 캐소드 배선(134)의 연장된 패드부는 합착 부재에 의해서 제2 연성 회로 기판(146)과 합착 된다. 합착 부재로서 이방성 도전 필름이 사용된다. 단 합착 부재는 이에 제한되지 않는다.
제1 캐소드 배선(134)은 배선 저항이 최소화 되도록, 화소 영역(AA)에 배치된 다양한 배선들보다 상대적으로 그 폭이 상당히 넓게 구성된다. 예를 들어 제1 캐소드 배선(134)의 폭(L3)은 1mm 내지 4mm일 수 있으며, 따라서 배선 저항은 거리에 따른 편차를 무시할 만한 수준이 될 수 있다.
제1 캐소드 배선(134)의 배선 저항은 그 값이 상대적으로 현저히 낮기 때문에, 생략하여 설명하나, 이는 제1 캐소드 배선(134)의 저항이 0Ω이라는 의미는 아니다.
상술한 구성에 따르면, 유기 발광 표시 패널(110)이 대형화 될 때, 제1 캐소드 배선(134)의 배선 저항에 의한 전압 강하 현상을 최소화 할 수 있다. 이하 중복되는 배선 저항에 대한 설명은 생략한다.
제1 캐소드 배선(134)은 유기 발광 표시 패널(110)의 서브-화소(112)를 구성하는 다양한 배선들 중에서 일부를 선택적으로 사용하여 형성될 수 있다. 예를 들어 제1 캐소드 배선(134)은 구리(Cu), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 티타늄(Ti), 금(Au), 투명 도전성 산화물(transparent conductive oxide; TCO) 또는 이들이 적층된 구조로 구성될 수 있다. 제1 캐소드 배선(134)은 애노드(184)와 동일한 물질로 형성된다. 또는 제1 캐소드 배선(134)은 애노드(184)의 반사층과 동일한 물질로 형성될 수 있다.
12. 제2 애노드 배선
복수의 제2 애노드 배선(130a)은 제1 애노드 배선(130)과 전기적으로 연결되고, 화소 영역(AA)으로 연장된 복수의 배선들을 의미한다. 예를 들어, 복수의 제2 애노드 배선(130a)은 제1 애노드 배선(130)에서 수직 방향인 Y-축 방향으로 연장되도록 구성된다. 즉, 제1 측면에서 제3 측면 방향으로 연장된다. 제2 애노드 배선(130a)은 제1 애노드 배선(130)과 동일한 물질로 형성되거나 또는 상이한 물질로 형성될 수 있다. 그리고 제1 애노드 배선(130), 제2 애노드 배선(130a)의 두께는 3000A 내지 6000A으로 형성될 수 있다.
복수의 제2 애노드 배선(130a)은 제1 애노드 배선(130)과 연결되고, 화소 영역(AA)에서 Y-축 방향으로 연장되다가 화소 영역(AA)의 끝 단에서 단락 되도록 구성된 된다. 즉 제2 애노드 배선(130a)은 단 방향 입력이다.
제1 애노드 배선(130)은 데이터 배선(120)과 동일한 재질로 구성되는 것이 바람직하다. 특히 상술한 구성에 따르면, 제2 애노드 배선(130a)과 데이터 배선(120)이 Y-축 방향으로 서로 평행되게 배치될 수 있는 장점이 있다. 단 이에 제한되지 않는다.
도 1a를 참조하면, 데이터 배선(120)과 제2 애노드 배선(130a)은 서로 소정의 간격으로 이격되고, Y-축 방향을 따라서 배치된다. 제2 애노드 배선(130a)은 제1 애노드 배선(130)보다 그 폭이 상당히 좁게 구성된다. 예를 들어 제2 애노드 배선(130a)의 폭(L2)은 10㎛ 내지 100㎛일 수 있으며, 제2 애노드 배선(130a)의 배선 저항은 거리에 따른 편차를 고려할 만한 수준이 된다.
이러한 이유는, 화소 영역(AA)내의 서브-화소(112)의 집적도가 높아지기 때문에, 실질적으로 제2 애노드 배선(130a)의 폭을 증가시킬 수 있는 면적이 제한되기 때문이다. 따라서, 제2 애노드 배선(130a)의 단위 길이당 배선 저항은 제1 애노드 배선(130)의 단위 길이당 배선 저항보다 크다. 즉, 제2 애노드 배선(130a)의 배선 저항은 제1 애노드 배선(130)보다 상대적으로 상당히 크다.
13. 제2 캐소드 배선
복수의 제2 캐소드 배선(134a)은 제1 캐소드 배선(134)과 전기적으로 연결되고, 화소 영역(AA)으로 연장된 복수의 배선들을 의미한다. 복수의 제2 캐소드 배선(134a)은 화소 영역(AA)에 캐소드 전압(ELVSS)을 공급한다. 예를 들어, 제2 캐소드 배선(134a)은 제1 캐소드 배선(134)에서 수직 방향인 Y-축 방향으로 연장되도록 구성된다. 이때 제2 캐소드 배선(134a)과 제2 애노드 배선(130a)의 입력 방향은 서로 반대 방향이 되도록 구성된다. 즉, 제3 측면에서 제1 측면 방향으로 연장된다. 제2 캐소드 배선(134a)은 제1 캐소드 배선(134)과 동일한 물질로 형성되거나 또는 상이한 물질로 형성될 수 있다. 그리고 제1 캐소드 배선(134), 제2 캐소드 배선(134a)의 두께는 800A 내지 1500A으로 형성될 수 있다.
제1 캐소드 배선(134)과 전기적으로 연결된 제2 캐소드 배선(134a)은 제2 애노드 배선(130a)의 반대 방향으로 연장되어, 각각의 서브-화소(112)의 유기 발광 다이오드의 캐소드와 전기적으로 연결된다.
제2 캐소드 배선(134a)은 제1 캐소드 배선(134)과 연결되고, 화소 영역(AA)에서 Y-축 방향으로 연장되다가 화소 영역(AA)의 끝 단에서 단락 되도록 구성된 된다. 즉 제2 캐소드 배선(134a)은 단 방향 입력이다.
상술한 구성에 따르면, 제2 애노드 배선(130a)과 제2 캐소드 배선(134a)은 서로 반대 방향으로 연장되고, 서로 반대 방향에서 단락되도록 구성된다.
제2 캐소드 배선(134a)은 유기 발광 다이오드(OLED)의 애노드 동일한 재질로 구성되는 것이 바람직하다. 단 이에 제한되지 않는다.
도 1a를 참조하면, 제2 캐소드 배선(134a)은 서로 소정의 간격으로 이격되고, Y-축 방향을 따라서 배치된다. 제2 캐소드 배선(134a)은 제1 캐소드 배선(134)보다 그 폭이 상당히 좁게 구성된다. 예를 들어 제2 캐소드 배선(134a)의 폭(L4)은 10㎛ 내지 400㎛일 수 있으며, 배선 저항은 거리에 따른 편차를 고려할 만한 수준이 된다.
이러한 이유는, 화소 영역(AA)내의 서브-화소(112)의 집적도가 높아지기 때문에, 실질적으로 제2 캐소드 배선(134a)의 폭을 증가시킬 수 있는 면적이 제한되기 때문이다. 따라서, 제2 캐소드 배선(134a)의 단위 길이당 배선 저항은 제1 캐소드 배선(134)의 단위 길이당 배선 저항보다 크다. 따라서 제2 캐소드 배선(134a)의 배선 저항은 제1 캐소드 배선(134)보다 상대적으로 크다.
제2 애노드 배선(130a)의 배선 저항과 제2 캐소드 배선(134a)의 배선 저항은 서로 동일하게 구성될 수 있다. 각각의 배선 저항은 각각의 배선의 단면적을 동일하게 하는 방법으로 설계할 수 있다.
예를 들어, 제2 애노드 배선(130a)은 4500A의 배선 두께와 10㎛의 배선 폭으로 구성될 수 있다. 이때 제2 캐소드 배선(134a)은 1000A의 배선 두께와 45㎛의 배선 폭으로 구성될 수 있다. 이때 제2 애노드 배선(130a) 및 제2 캐소드 배선(134a)의 재질이 동일하다면, 각각의 배선의 단면적이 동일하기 때문에, 단위 길이당 배선 저항도 동일해지게 된다. 만약 각각의 배선의 재질이 상이하다면, [수학식 1]을 이용하여 고유 저항값을 대입하여 배선 저항이 동일해지게 설계하는 것도 가능하다.
14. 서브-화소의 등가 회로
도 1d를 참조하면, 도 1a에 도시된 서브-화소(112)에 연결된 제1 애노드 배선(130) 및 제2 애노드 배선(130a)의 등가 회로가 개략적으로 도시되어 있다.
서브-화소(112)는 적어도 유기 발광 다이오드, 구동 트랜지스터(DTR), 스위칭 트랜지스터(SWTR), 커패시터(CST), 게이트 배선(116; GATE) 및 데이터 배선(120; DATA)을 포함한다. 단 이에 제한되지 않는다.
서브-화소(112)는 커패시터(CST)를 방전시키기 위한, 이니셜 전압(Vint) 구동 회로, 유기 발광 다이오드의 애노드와 구동 트랜지스터(DTR) 사이에 추가적으로 배치되어 애노드에 흐르는 전압의 듀티(duty)를 제어할 수 있는 발광(emission) 듀티 제어 회로, 또는 구동 트랜지스터(DTR)의 임계 전압(Vth)편차를 보상할 수 있는 임계 전압 편차 보상 회로 등을 더 포함할 수 있다. 이때 임계 전압 편차 보상 회로는 서브-화소(112)내에 배치될 수 있거나 또는 주변 영역(PA)에 배치될 수 있다. 단 이에 제한되지 않는다.
각각의 구동 트랜지스터(DTR)는 소스 전극(S), 드레인 전극(D), 및 게이트 전극(G)을 포함한다.
제1 애노드 배선(130)과 전기적으로 연결된 제2 애노드 배선(130a)은 Y-축 방향으로 연장되어, 각각의 서브-화소(112)의 구동 트랜지스터(DTR)의 드레인 전극(D)들과 전기적으로 연결된다. 단 상술한 구성은 구동 트랜지스터(DTR)가 N-type인 경우에 해당되며, P-type인 경우 제2 애노드 배선(130a)은 각각의 서브-화소(112)의 구동 트랜지스터(DTR)의 소스 전극(S)과 전기적으로 연결된다. 커패시터(CST)는 구동 트랜지스터(DTR)의 게이트 전극(G) 및 소스 전극(S)과 전기적으로 연결된다.
각각의 데이터 배선(DATA)은 각각의 구동 트랜지스터(DTR)의 게이트 전극(G)과 전기적으로 연결된다. 데이터 배선(DATA)과 구동 트랜지스터(DTR)의 사이에는 스위칭 트랜지스터(SWTR)가 배치된다. 데이터 배선(DATA)은 데이터 구동 회로(118)로부터 아날로그 영상 신호를 인가 받아서 구동 트랜지스터(DTR)의 게이트 전극(G)에 전달한다. 이때 영상 신호의 전압값에 따라서, 구동 트랜지스터(DTR)를 통해서 유기 발광 다이오드에 흐르는 전류량이 제어된다.
각각의 게이트 배선(GATE)은 각각의 스위칭 트랜지스터(SWTR)의 게이트 전극과 전기적으로 연결된다. 게이트 배선(GATE)을 통해서 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)이 인가되어 스위칭 트랜지스터(SWTR)를 제어한다.
15. 제2 애노드 배선의 배선 저항
도 1d를 참조하면, 제2 애노드 배선(130a)의 단위 배선 저항(RELVDD)Ω은 Y-축 방향으로, 하나의 서브-화소(112)의 길이에 대응되는 제2 애노드 배선(130a)의 배선 저항(RELVDD)Ω으로 정의될 수 있다. 따라서 전체 애노드 배선 저항(RTELVDD)Ω은 대응되는 서브-화소(112)의 개수에 비례하여 증가하게 된다.
이하, 유기 발광 표시 패널(110)의 게이트 배선(116)의 개수는 N개로 가정하고 설명한다. (N은 0보다 큰 양수)
그리고 N번째 위치의 게이트 배선은 (GATE N)으로 가정하고 설명한다. 예를 들면, 첫 번째 게이트 배선은 (GATE 1)이고 100 번째 게이트 배선은 (GATE 100)이다.
예를 들어, 첫 번째 게이트 배선(GATE 1)과 연결된 서브-화소(112)의 전체 애노드 배선 저항(RTELVDD)Ω은 (RELVDD) x (GATE 1)Ω = (1) x (RELVDD)Ω 이다.
예를 들어, (N-2) 번째 게이트 배선(GATE N-2)과 연결된 서브-화소(112)의 전체 애노드 배선 저항(RTELVDD)Ω은 (RELVDD) x (GATE N-2)Ω = (N-2) x (RELVDD)Ω이다.
예를 들어, (N-1)번째 게이트 배선(GATE N-1)과 연결된 서브-화소(112)의 전체 애노드 배선 저항(RTELVDD)Ω은 (RELVDD) x (GATE N-1)Ω = (N-1) x (RELVDD)Ω이다.
예를 들어, (N)번째 게이트 배선(GATE N)과 연결된 서브-화소(112)의 전체 애노드 배선 저항(RTELVDD)Ω은 (RELVDD) x (GATE N)Ω = (N) x (RELVDD)Ω이다.
따라서 제2 애노드 배선(130a)이 제1 애노드 배선(130)으로부터 멀어질수록 전체 배선 저항(RTELVDD)은 증가한다. 그리고 전체 배선 저항(RTELVDD)이 증가할수록 유기 발광 다이오드의 애노드에 인가되는 애노드 전압(ELVDD)은 전체 애노드 배선 저항(RTELVDD)에 따라서 저감된다.
16. 제2 캐소드 배선의 배선 저항
도 1d를 참조하면, 제2 캐소드 배선(134a)의 단위 배선 저항(RELVSS)Ω은 Y-축 방향으로, 하나의 서브-화소(112)의 길이에 대응되는 제2 캐소드 배선(134a)의 배선 저항(RELVSS)Ω으로 정의될 수 있다.
따라서 전체 캐소드 배선 저항(RTELVSS)Ω은 대응되는 서브-화소(112)의 개수에 비례하여 증가하게 된다.
예를 들어, (N)번째 게이트 배선(GATE N)과 연결된 서브-화소(112)의 전체 캐소드 배선 저항(RTELVSS)Ω은 (RELVSS) x (N - (GATE N) + 1)Ω = (1) x (RELVSS)Ω이다.
예를 들어, (N-1)번째 게이트 배선(GATE N-1)과 연결된 서브-화소(112)의 전체 캐소드 배선 저항(RTELVSS)Ω은 (RELVSS) x (N - (GATE N-1) + 1)Ω = (2) x (RELVSS)Ω이다.
예를 들어, (N-2) 번째 게이트 배선(GATE N-2)과 연결된 서브-화소(112)의 전체 캐소드 배선 저항(RTELVSS)Ω은 (RELVSS) x (N - (GATE N-2) + 1)Ω = (3) x (RELVSS)Ω이다.
예를 들어, 첫 번째 게이트 배선(GATE 1)과 연결된 서브-화소(112)의 전체 캐소드 배선 저항(RTELVSS)Ω은 (RELVSS) x (N - (GATE 1) + 1)Ω = (N) x (RELVSS)Ω이다.
따라서 제2 캐소드 배선(134a)이 제1 캐소드 배선(134)으로부터 멀어질수록 전체 캐소드 배선 저항(RTELVSS)은 증가한다. 그리고 전체 캐소드 배선 저항(RTELVSS)이 증가할수록 유기 발광 다이오드의 캐소드에 인가되는 캐소드 전압(ELVSS)은 전체 캐소드 배선 저항(RELVSS)에 따라서 저감된다.
17. 유기 발광 다이오드에 인가되는 전체 배선 저항
유기 발광 표시 패널(110)의 게이트 구동 회로(114)는 하나의 게이트 배선(116)을 순차적으로 활성화 시킨다. 따라서 도 1d에서 활성화되는 게이트 배선을 제외한 나머지 게이트 배선들은 비활성화된다.
예를 들어, 첫 번째 게이트 배선(GATE 1)이 활성화되면, 나머지 게이트 배선들은 동작하지 않는다. 따라서 첫 번째 게이트 배선(GATE 1)에 의해서 활성화 되는 구동 트랜지스터(DTR)와 연결된 제2 애노드 배선(130a) 및 제2 캐소드 배선(134a)의 전체 배선 저항은 아래와 같이 계산 될 수 있다. 이하 게이트 배선의 개수 (N)은 1080인 것을 가정하고 설명한다.
예를 들어, 첫 번째 게이트 배선(GATE1)과 연결된 서브-화소(112)의 전체 배선 저항은 (1) x (RELVDD) + (1081) x (RELVSS)Ω이다. 즉, 제2 애노드 전체 배선 저항은 하나의 제2 애노드 단위 배선 저항이 되고, 제2 캐소드 전체 배선 저항은 1081개의 제2 캐소드 단위 배선 저항이 된다.
예를 들어, 100 번째 게이트 배선(GATE 100)과 연결된 서브-화소(112)의 전체 배선 저항은 (100) x (RELVDD) + (981) x (RELVSS)Ω이다. 즉, 제2 애노드 전체 배선 저항은 100개의 제2 애노드 단위 배선 저항이 되고, 제2 캐소드 전체 배선 저항은 981개의 제2 캐소드 단위 배선 저항이 된다.
예를 들어, 1080 번째 게이트 배선(GATE 1080)과 연결된 서브-화소(112)의 전체 배선 저항은 (1080) x (RELVDD) + (1) x (RELVSS)Ω이다. 즉, 제2 애노드 전체 배선 저항은 1080개의 제2 애노드 단위 배선 저항이 되고, 제2 캐소드 전체 배선 저항은 1개의 제2 캐소드 단위 배선 저항이 된다.
예를 들어, N 번째 게이트 배선(GATE N)과 연결된 서브-화소(112)의 전체 배선 저항은 (GATE N) x (RELVDD) + (N - (GATE N-1) + 1) x (RELVSS)Ω이다. 즉, 제2 애노드 전체 배선 저항은 N개의 제2 애노드 단위 배선 저항이 되고, 제2 캐소드 전체 배선 저항은 (N - (GATE N-1) + 1)개의 제2 캐소드 단위 배선 저항이 된다.
이때 제2 애노드 단위 배선 저항(RELVDD)과 제2 캐소드 단위 배선 저항(RELVSS)은 실질적으로 동일하도록 구성될 수 있다. 이러한 경우 N 번째 게이트 배선(GATE N)과 연결된 서브-화소(112)의 전체 배선 저항은 (RELVDD) x (N + 1)이다. 여기서 N은 전체 게이트 배선(116) 개수를 의미하기 때문에, 각각의 게이트 배선에 연결된 각각의 서브-화소(112)의 전체 배선 저항은 언제나 동일하게 될 수 있다. 상술한 구성에 따르면, 임의의 서브-화소(112)에 인가되는 전체 애노드 배선 저항(RTELVDD)과 전체 캐소드 배선 저항(RTELVSS)의 합은 Y-축 방향으로 위치에 상관 없이 동일하게 된다. 따라서 애노드-캐소드 사이의 전위차(ΔV)가 항상 균일하게 될 수 있는 장점이 있다.
몇몇 실시예에서는, 애노드의 단위 배선 저항(RELVDD)과 캐소드의 단위 배선 저항(RELVSS)의 차이가 10% 이내가 되도록 구성될 수 있다.
도 1e는 애노드의 단위 배선 저항(RELVDD)과 캐소드의 단위 배선 저항(RELVSS)이 실질적으로 동일할 때, 유기 발광 표시 장치(100)의 화소 영역(AA)의 서브-화소(112)들 중 임의의 Y-축 방향으로 배치된 서브-화소(112)들의 애노드-캐소드 사이의 전위차(ΔV)를 설명한 그래프이다. 도 1e에 따르면, Y-축 방향으로 각 서브-화소(112)의 애노드-캐소드 사이의 전위차(ΔV)는 위치와 상관 없이 항상 균일할 수 있는 장점을 확인할 수 있다.
비교예 1
도 1f는 비교예 1의 등가 회로를 개략적으로 설명한다. 비교예 1의 유기 발광 표시 장치와 본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)의 차이점은, 제1 애노드 배선 및 제1 캐소드 배선이 유기 발광 표시 패널의 주변 영역에서 동일한 측면에 배치되도록 구성된 것이다. 따라서 제2 애노드 배선 및 제2 캐소드 배선도 동일한 방향에 입력되게 된다.
비교예 1의 경우 Y-축 방향으로 제2 애노드 배선 및 제2 캐소드 배선이 증가할수록 전체 애노드 배선 저항(RTELVDD)과 전체 캐소드 배선 저항(RTELVSS)은 동시에 증가하게 된다.
예를 들어, 첫 번째 게이트 배선(GATE 1)과 연결된 서브-화소의 전체 애노드 배선 저항(RTELVDD)Ω은 (RELVDD) x (GATE 1)Ω = (1) x (RELVDD)Ω이고 전체 캐소드 배선 저항(RTELVSS)Ω은 (RELVSS) x (GATE 1)Ω = (1) x (RELVSS)Ω 이다.
예를 들어, 100 번째 게이트 배선(GATE 100)과 연결된 서브-화소의 전체 애노드 배선 저항(RTELVDD)Ω은 (RELVDD) x (GATE 100)Ω = (100) x (RELVDD)Ω이고 전체 캐소드 배선 저항(RTELVSS)Ω은 (RELVSS) x (GATE 100)Ω = (100) x (RELVSS)Ω 이다.
즉, 100 번째 게이트 배선과 첫 번째 게이트 배선과 연결된 서브-화소의 배선 저항의 크기는 100배 차이가 나는 문제점을 확인할 수 있다.
예를 들어, 1080 번째 게이트 배선(GATE 1080)과 연결된 서브-화소의 전체 애노드 배선 저항(RTELVDD)Ω은 (RELVDD) x (GATE 1080)Ω = (1080) x (RELVDD)Ω이고 전체 캐소드 배선 저항(RTELVSS)Ω은 (RELVSS) x (GATE 1080)Ω = (1080) x (RELVSS)Ω 이다.
즉, 1080 번째 게이트 배선과 첫 번째 게이트 배선과 연결된 서브-화소의 배선 저항의 크기는 1080배 차이가 나게 되는 문제점을 확인할 수 있다.
도 1g는 비교예 1에 따른 유기 발광 표시 장치(100)의 화소 영역의 서브-화소들 중 임의의 Y-축 방향으로 배치된 서브-화소들의 애노드-캐소드 사이의 전위차(ΔV)를 설명한 그래프이다.
도 1g에 따르면, Y-축 방향으로 갈수록 애노드-캐소드 사이의 전위차(ΔV)가 점진적으로 감소되는 문제점을 확인할 수 있다. 따라서 Y-축 방향으로 유기 발광 표시 장치의 휘도가 점진적으로 저감하게 된다. 결과적으로 비교예 1의 경우 하측면(제3 측면)이 어둡게 보이는 문제가 발생하고, 휘도 균일도가 상당히 저하된다.
비교예 2
도 1h는 비교예 2의 등가 회로를 개략적으로 설명한다. 비교예 2의 유기 발광 표시 장치와 비교예 1의 유기 발광 표시 장치의 차이점은, 제1 애노드 배선 및 제1 캐소드 배선이 유기 발광 표시 패널의 주변 영역에서 양쪽 측면(제1 측면 및 제3 측면)에 배치되도록 구성된 것이다. 따라서 제2 애노드 배선 및 제2 캐소드 배선도 양쪽 방향에 입력되게 된다.
비교예 2의 경우 양쪽 측면(제1 측면 및 제3 측면)에서 애노드 전압(ELVDD)과 캐소드 전압(ELVSS)이 인가되기 때문에, 화소 영역의 중앙 부분으로 갈수록 애노드-캐소드 사이의 전위차(ΔV)가 감소되는 문제점이 있다.
도 1i는 비교예 2에 따른 유기 발광 표시 장치(100)의 화소 영역의 서브-화소들 중 임의의 Y-축 방향으로 배치된 서브-화소들의 애노드-캐소드 사이의 전위차(ΔV)를 설명한 그래프이다.
도 1i에 따르면, 화소 영역의 중앙 부분으로 갈수록 애노드-캐소드 사이의 전위차(ΔV)가 점진적으로 감소되는 문제점을 확인할 수 있다. 따라서 화소 영역의 중앙 부분이 어둡게 보이는 문제가 발생하고, 휘도 균일도가 상당히 나쁘게 된다.
도 2는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다.
본 발명의 다른 실시예에 따른 유기 발광 표시 장치(200)는 내로우 배젤을 구현하기 위해서, 게이트 구동 회로(214)가 패널 내장형 게이트 구동 회로(gate-driver in panel; GIP)로 구현된다. 게이트 구동 회로(214)는 유기 발광 표시 패널(210)의 복수의 서브-화소(112)를 형성할 때 사용되는 공정으로, 유기 발광 표시 패널(210)의 주변 영역(PA)에 동시에 형성된다.
게이트 구동 회로(214)는 복수의 쉬프트 레지스터(Shift Register)를 포함하며, 각각의 쉬프트 레지스터는 각각의 게이트 배선(116)에 연결된다. 게이트 구동 회로(214)는 데이터 구동 회로(118)로부터 게이트 스타트 펄스(Gate Start Pulse; GSP) 및 복수의 클럭(Clock) 신호를 인가받고, 게이트 구동 회로(214)의 쉬프트 레지스터가 순차적으로 게이트 스타트 펄스(GSP)를 쉬프트 시키면서 각각의 게이트 배선(116)에 연결된 복수의 서브-화소(112)를 활성화시킨다.
패널 내장형 게이트 구동 회로(214)가 배치되면, 반도체 칩 형태의 게이트 구동 회로(114), 이방성 도전 필름 및 대응되는 패드부가 제거 될 수 있으며, 반도체 칩 형태의 게이트 구동 회로 보다 베젤 폭이 더 좁은, 내로우 배젤(narrow bezel)을 구현할 수 있는 장점이 있다.
앞서 설명한 부분을 제외하면 본 발명의 다른 실시예에 따른 유기 발광 표시 장치(200)는 본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)와 동일하므로, 중복되는 내용에 대해서 설명을 생략한다
몇몇 실시예에서는, 게이트 구동 회로가 유기 발광 표시 패널의 일 측면(제2 측면)에만 형성될 수 있다. 일 측면(제2 측면)에만 형성된 게이트 구동 회로가 배치되면 타 측면(제4 측면)은 일 측면(제2 측면)보다 베젤 폭이 더 좁은, 내로우 배젤을 구현할 수 있는 장점이 있다.
몇몇 실시예에서는, 도 2에 도시된 패널 내장형 게이트 구동 회로(GIP)가 다른 모든 실시예들에 적용될 수 있다.
도 3는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다.
본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치(300)의 제1 애노드 배선(130) 및 제1 캐소드 배선(334)은 유기 발광 표시 패널(310)의 상 측면(제1 측면)에 배치된다. 이때 제1 캐소드 배선(334)은 유기 발광 표시 패널(110)의 주변 영역(PA)을 둘러 싸도록 배치된다. 즉, 유기 발광 표시 패널(310)의 제1 측면, 제2 측면 제3 측면 및 제4 측면을 따라서 배치된다. 또는 “ㅁ” 형태 또는 “링(ring)” 형태를 가지도록 구성된다. 이때 제1 캐소드 배선(334)의 배선 길이가 제1 애노드 배선(130)보다 길어지기 때문에, 배선 저항이 증가되지 않도록, 제1 캐소드 배선(334)의 폭은 제1 애노드 배선(130)의 폭보다 넓어지도록 형성하는 것이 바람직하다. 따라서 제1 캐소드 배선(334)의 폭은 제1 애노드 배선(130)의 폭보다 넓도록 구성된다.
유기 발광 표시 장치(300)의 제1 애노드 배선(130) 및 제1 캐소드 배선(334)이 유기 발광 표시 패널(310)의 상 측면(제1 측면)에 배치되었기 때문에, 제2 연성 회로 기판(346)은 애노드 전압(ELVDD) 및 캐소드 전압(ELVSS)을 동시에 공급하도록 구성된다.
상술한 구성에 따르면, 유기 발광 표시 장치(300)는 유기 발광 표시 장치(100)의 하 측면(제3 측면)에 배치되었던 데이터 회로 기판(142) 및 제2 연성 회로 기판(146)을 제거할 수 있는 효과가 있다.
상술한 구성에 따르면, 유기 발광 표시 장치(300)가 투명 유기 발광 표시 장치가 되도록 할 수 있는 장점이 있다. 구체적으로 설명하면, 도 1b에 도시되었던 것처럼, 애노드 전압(ELVDD) 및 캐소드 전압(ELVSS)을 반대 방향에서 입력하기 위해서는 유기 발광 표시 패널(110)의 배면에 다양한 회로 기판들 및 배선들이 배치되었어야만 했다. 하지만, 본 발명의 다른 실시예에 따른 유기 발광 표시 패널(310)의 경우, 상 측면(제1 측면)에 회로 기판들 및 배선들을 구비할 수 있기 때문에, 유기 발광 표시 패널(310)의 배면에 다양한 회로 기판들 및 배선들이 배치되지 않도록 할 수 있는 장점이 있다. 따라서 유기 발광 표시 패널(310)이 투명성을 가질 경우에도, 배면에 회로 기판들 및 배선들이 보이지 않게 하는 것이 가능하다.
앞서 설명한 부분을 제외하면 본 발명의 다른 실시예에 따른 유기 발광 표시 장치(300)는 본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)와 동일하므로, 중복되는 내용에 대해서 설명을 생략한다
몇몇 실시예에서는, 제1 애노드 배선과 제1 캐소드 배선이 서로 바뀌어서 구현되는 것도 가능하다. 구체적으로 설명하면 제1 애노드 배선이 유기 발광 표시 패널의 주변 영역(PA)을 둘러 싸도록 배치되고 제1 캐소드 배선이 유기 발광 표시 패널의 상 측면(제1 측면)을 따라서 배치된다.
몇몇 실시예에서는, 유기 발광 표시 패널(410)의 서브 화소(412)에 투명성을 제공할 수 있는 투과부가 더 포함될 수 있다.
도 4a는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다.
본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치(400)는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치(300)의 변형 실시예이다.
유기 발광 표시 장치(400)의 제1 애노드 배선(130) 및 제1 캐소드 배선(434)은 서로 동일한 재질로 형성된다. 따라서 제1 애노드 배선(130)과 제1 캐소드 배선(434)은 서로 중첩될 수 없기 때문에, 서로 중첩되지 않도록 제1 애노드 배선(130)과 제1 캐소드 배선(434)이 중첩되는 영역에는 점프 배선(437)이 배치된다.
도 4b는 도 4a에 도시된 유기 발광 표시 장치(400)의 서브-화소(412)의 단면도이다.
제2 캐소드 배선(434a)은 제2 캐소드 제1 배선(434b), 제2 캐소드 제2 배선(434c) 및 제3 컨택홀(434d)을 포함한다.
제2 캐소드 제1 배선(434b)은 애노드(184)와 동일한 물질로 형성된다. 제2 캐소드 제2 배선(434c)은 제2 애노드 배선(130a)과 동일한 물질로 형성된다. 제2 캐소드 제1 배선(434b)과 제2 캐소드 제2 배선(434c)은 제3 컨택홀(434d)을 통해서 서로 연결된다.
상술한 구성에 따르면, 제1 캐소드 배선(434)의 두께를 감소시킬 수 있는 장점이 있다. 구체적으로 설명하면, 제1 캐소드 배선(434)은 데이터 라인(120)과 동일한 물질로 형성될 수 있다. 따라서 제1 캐소드 배선(434)의 두께를 더 두껍게 형성할 수 있기 때문에, 제1 캐소드 배선(434)의 폭(L1)을 저감할 수 있는 장점이 있다.
상술한 구성에 따르면, 제2 캐소드 배선(434a)의 폭(L4)을 감소시킬 수 있는 장점이 있다. 구체적으로 설명하면, 제2 캐소드 제1 배선(434b)과 제2 캐소드 제2 배선(434b)에 의해서 단면적을 증가시킬 수 있기 때문에, 제2 캐소드 배선(434a)의 폭이 감소될 수 있는 장점이 있다.
앞서 설명한 부분을 제외하면 본 발명의 다른 실시예에 따른 유기 발광 표시 장치(400)는 본 발명의 일 실시예에 따른 유기 발광 표시 장치(300)와 동일하므로, 중복되는 내용에 대해서 설명을 생략한다
도 5a는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다. 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치(500)는 본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)의 변형 실시예이다.
유기 발광 표시 장치(500)의 제어 회로 기판(542)에는 영상 신호 보상부(550)가 배치된다.
영상 신호 보상부(550)는 전압 보상 데이터를 저장하도록 구성된다. 전압 보상 데이터는 영상 신호 보상부(550)내의 메모리에 저장되거나, 별도의 외부 메모리에 저장될 수 있다. 전압 보상 데이터는 각각의 서브-화소(112)들에 대응되는 각각의 보상값들을 저장하도록 구성된다. 전압 보상 데이터는 화소 영역(AA)내의 제1 캐소드 배선(134)의 배선 저항 정보를 기초로, 각각의 서브-화소(112)들에 대응되는 캐소드 전압 상승분(ΔELVSS)을 보상할 수 있는 정보를 포함한다. 전압 보상 데이터는 유기 발광 표시 패널(110)의 배선들의 설계 값을 기초로 결정될 수 있다. 예를 들어, 배선들의 설계 값은 배선의 폭, 두께, 길이, 배선의 고유 저항(ρ) 및 보상받을 각각의 서브-화소(112)들의 위치 정보를 기초로 계산될 수 있다. 또는 패널 설계 시 이미 계산된 전체 캐소드 배선 저항(RTELVSS)Ω 또는 제2 캐소드 단위 배선 저항(RELVSS) 정보를 이용할 수 있다.
캐소드 전압(ELVSS)이 배선 저항에 의해서 가변되면, 구동 트랜지스터(DTR)의 게이트 전극(G)과 소스 전극(S)간의 전위차, 즉 게이트 전극-소스 전극 전위차(Vgs)가 가변될 수 있다. 따라서 휘도가 일부 가변될 수 있다.
영상 신호 보상부(550)는 저장된 전압 보상 데이터를 기초로 영상 신호를 가변한다. 그리고 보상된 영상 신호를 데이터 구동 회로(118)로 전송한다.
몇몇 실시예에서는, 영상 신호 보상부(550)는 유기 발광 표시 장치(100)가 동작 중에 전압 보상 데이터를 연산하도록 구성될 수 있다. 영상 신호 보상부(550)는 전압 보상 데이터 연산에 필요한 유기 발광 표시 패널(110)의 배선들의 설계 값만 저장한다. 그리고 전압 보상 데이터 연산은 유기 발광 표시 장치가 동작 중에 처리된다. 특히 상술한 구성에 따르면 전압 보상 데이터를 저장하지 않을 수 있는 장점이 있다. 그리고 다양한 크기 및 형상의 유기 발광 표시 패널에 쉽게 적용될 수 있는 장점이 있다.
몇몇 실시예에서는, 영상 신호 보상부(550)는 수직 방향(Y-축)으로 배열된 하나의 일렬의 서브-화소(112)들에 대응되는 전압 보상 데이터만 저장할 수 있다. 특히 도 1d에 도시된 것처럼, 복수의 일렬의 서브-화소(112)들은 유사한 배선 저항 특성을 가지기 때문에, 일렬의 서브-화소(112)들에 대한 전압 보상 데이터를 기준(reference) 전압 보상 데이터로 설정함으로 써, 나머지 일렬의 서브-화소(112)들도 보상할 수 있는 장점이 있다.
몇몇 실시예에서는, 영상 신호 보상부(550)가 하나의 일렬의 서브-화소(112)에 대응되는 기준 전압 보상 데이터로 복수의 일렬의 서브-화소(112)들을 보상할 때, 각각의 일렬의 서브-화소(112)들간의 편차를 보상할 수 있는 오프셋(offset) 값을 더 포함하도록 구성될 수 있다. 특히 전압 공급 패드
몇몇 실시예에서는, 영상 신호 보상부(550)는 일부 배선들의 설계 값 중 일부 정보를 제외하거나 또는 추가하여 계산하는 것도 가능하다. 상술한 구성에 따르면, 영상 신호 보상부(550)는, 유기 발광 표시 패널에 최적화된 정보만 업데이트(update) 함으로 써, 보상 효율을 높일 수 있는 장점이 있다.
몇몇 실시예에서는, 영상 신호 보상부(550)의 전압 보상 데이터는 룩업-테이블(look-up table)형태로 구성될 수 있다.
몇몇 실시예에서는, 영상 신호 보상부(550)가 데이터 구동 회로(118)에 포함되도록 구성되는 것도 가능하다. 또는 영상 신호 보상부(550)가 데이터 회로 기판(140)에 배치되는 것도 가능하다. 즉 영상 신호 보상부(550)는 제어 회로 기판(542)에 제한되지 않으며, 다양한 구성요소들에 배치되거나 포함되는 것도 가능하다.
도 5b는 도 5a에서 개시된 본 발명의 또 다른 실시예에 따른 보상된 영상 신호가 공급되는 유기 발광 표시 장치의 각 서브-화소의 저항값을 설명하는 개략적인 등가 회로도이다.
각각의 서브-화소(112)는 적어도 유기 발광 다이오드, 구동 트랜지스터(DTR), 스위칭 트랜지스터(SWTR), 커패시터(CST), 게이트 배선(GATE) 및 데이터 배선(DATA)을 포함한다. 이러한 구조는 두 개의 트랜지스터와 하나의 커패시터(CST)로 이루어진 2T1C구조로 구분될 수 있다.
영상 신호 보상부(550)에 의해서 보상된 제1 영상 신호(C-Data1)는 구동 트랜지스터(DTR)의 게이트 전극(G)에 인가된다. 따라서 게이트 전극(G)과 소스 전극(S)간의 전위차 즉, 게이트 전극-소스 전극 전위차(Vgs)가 보상될 수 있다. 따라서 휘도 균일도가 더욱 향상될 수 있다.
도 5c는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 각 서브-화소의 애노드-캐소드 사이의 전위차 및 보상된 영상 신호를 설명하는 개략적인 그래프이다.
도 5c에 도시된 보상된 제1 영상 신호(C-Data1)는 2T1C 서브-화소(112)구조에서 각각의 서브-화소(112)에 대응되는 캐소드 전압 상승분(ΔELVSS) 만큼 각각의 서브-화소(112)에 인가되는 영상 신호의 전압을 상승시킨 보상 데이터를 도시하고 있다. 여기서 보상 전의 영상 신호는 모두 동일한 휘도를 표시하기 때문에 동일한 전압이 인가되어야 하지만, 캐소드 전압(ELVSS)이 상승하였기 때문에, 보상된 제1 영상 신호(C-Data1)도 캐소드 전압(ELVSS) 증가에 정비례하는 것을 특징으로 한다.
예를 들어, 하나의 서브-화소(112)에 인가되는 전압 보상 데이터에 따른 보상된 제 1 영상 신호(C-Data1)는, [수학식 2]를 참조하여 설명될 수 있다.
Figure 112015042523017-pat00002
C-Data1은 데이터 배선을 통해서 인가되는 보상된 영상 신호이다. 수학식 2의 영상 신호는 외부 시스템에서 입력 받은 디지털 영상 신호가 데이터 구동 회로에 의해서 전압 값으로 변환된 아날로그 영상 신호이다. 캐소드 전압 상승분(?ELVSS)은 배선 저항에 의해서 상승한 전압 값을 의미한다.
즉, 영상 신호 보상부(550)는 임의의 2T1C구조의 서브-화소(112)의 캐소드 전압(ELVSS)이 0.1V상승 하였다면, 해당 임의의 서브-화소(112)에 인가되는 영상 신호도 0.1V만큼 상승되도록 전압 보상 데이터를 이용하여 영상 신호의 전압 값을 보상하여 C-Data1을 생성한다.
즉 전압 보상 데이터는 각각의 서브-화소(112)에 인가되는 영상 신호에 각각의 서브-화소(112)에 대응되는 캐소드 전압(ELVSS)상승 분만큼 더하는 방식으로 구현될 수 있다. 보상된 제1 영상 신호(C-Data1)는 해당 임의의 서브-화소(112)의 구동 트랜지스터(DTR)의 게이트 전극(G)에 인가된다. 따라서 전압 보상 데이터에 의해 유기 발광 표시 장치의 휘도 균일도가 더욱 더 향상될 수 있다.
앞서 설명한 부분을 제외하면 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치(500)는 본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)와 동일하므로, 중복되는 내용에 대해서 설명을 생략한다
도 6a는 본 발명의 또 다른 실시예에 따른 데이터 구동 회로를 포함하는 유기 발광 표시 장치의 개략적인 평면도이다. 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치(600)는 본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)의 변형 실시예이다. 도 5b는 도 5a에서 개시된 본 발명의 또 다른 실시예에 따른 보상된 영상 신호가 공급되는 유기 발광 표시 장치의 각 서브-화소의 저항값을 설명하는 개략적인 등가 회로도이다.
각각의 서브-화소(612)는 적어도 유기 발광 다이오드, 구동 트랜지스터(DTR), 스위칭 트랜지스터(SWTR), 센싱 트랜지스터(SENTR), 커패시터(CST), 게이트 배선(GATE), 데이터 배선(DATA) 레퍼런스 배선(REF) 및 감지 배선(SENS)을 포함한다. 이러한 구조는 세 개의 트랜지스터와 하나의 커패시터로 이루어진 3T1C구조로 구분될 수 있다.
영상 신호 보상부(550)에 의해서 보상된 제2 영상 신호(C-Data2)는 구동 트랜지스터(DTR)의 게이트 전극(G)에 인가된다. 따라서 게이트 전극(G)과 소스 전극(S)간의 전위차 즉 게이트 전극-소스 전극 전위차(Vgs)가 보상될 수 있다. 따라서 게이트 전극과 소스 전극 사이의 전위차가 보상되므로 휘도 균일도가 더욱 향상될 수 있다.
또한, 서브-화소(612)가 3T1C 구조이기 때문에, 도 5b와 동일하게 캐소드 전압(ELVSS)이 상승하더라도, 전압 보상 데이터는 캐소드 전압 상승분(ΔELVSS)에 정비례 하지 않는다. 구체적으로 설명하면, 전압 보상 데이터는 캐소드 전압 상승분(ΔELVSS)에 유기 발광 다이오드가 가지는 고유 정전용량(COLED)과 커패시터(CST)가 가지는 정전용량(Cst)의 비율을 반영한 값이 된다.
예를 들어, 하나의 서브-화소(612)에 인가되는 전압 보상 데이터에 따른 보상된 제2 영상 신호(C-Data2)는, [수학식 3]를 참조하여 설명될 수 있다.
[수학식 3]
Figure 112015042523017-pat00003
C-Data2은 데이터 배선을 통해서 인가되는 보상된 영상 신호이다. 수학식 2의 영상 신호는 외부 시스템에서 입력 받은 디지털 영상 신호가 데이터 구동 회로(618)에 의해서 전압 값으로 변환된 아날로그 영상 신호이다. 캐소드 전압 상승분(?ELVSS)은 배선 저항에 의해서 상승한 전압 값을 의미한다. COLED는 유기 발광 다이오드의 고유 정전용량이다. CST는 커패시터(CST)가 가지는 정전용량이다.
부연 설명하면, 3T1C구조에서는 구동 트랜지스터(DTR)의 임계 전압 편차(ΔVth)를 보상하기 위해서 센싱 트랜지스터(SENTR)가 더 배치된다. 그리고 센싱 트랜지스터(SENTR)는 감지 배선(SENS)에 인가되는 신호에 의해서 각각의 구동 트랜지스터(DTR)의 임계 전압 편차(ΔVth) 정보를 레퍼런스 배선(REF)에 전달한다. 레퍼런스 배선(REF)은 데이터 구동 회로(618)와 연결될 수 있다. 이때 데이터 구동 회로(618)는 구동 트랜지스터(DTR)의 임계 전압 편차(ΔVth)를 감지하고, 감지된 편차를 보상하도록 임계 전압 편차 보상 회로가 구성될 수 있다.
도 6c는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 각 서브-화소의 애노드-캐소드 사이의 전위차 및 보상된 영상 신호를 설명하는 개략적인 그래프이다.
도 6c에 도시된 보상된 제2 영상 신호(C-Data2)는 3T1C 서브-화소(612)구조에서 각각의 서브-화소(612)에 대응되는 캐소드 전압(ELVSS) 상승 값만큼 각각의 서브-화소(612)에 인가되는 영상 신호의 전압을 상승시킨 보상 데이터를 도시하고 있다. 여기서 보상 전의 영상 신호는 모두 동일한 휘도를 표시하기 때문에 동일한 전압이 되어야 하지만, 캐소드 전압(ELVSS)이 상승하였기 때문에, 보상된 제2 영상 신호(C-Data1)는 캐소드 전압(ELVSS) 증가 및 유기 발광 다이오드와 커패시터의 정전용량의 비율에 따라서 보상되는 것을 특징으로 한다.
즉, 영상 신호 보상부(550)는 임의의 서브-화소(112)의 캐소드 전압(ELVSS)이 0.1V상승 하였고, 해당 임의의 서브-화소(112)에 인가되는 영상 신호도 0.1V에 유기 발광 다이오드가 가지는 고유 정전용량(COLED)과 커패시터(CST)의 정전용량의 비율을 반영한 전압 보상 데이터를 이용하여 영상 신호의 전압 값을 가변한다. 따라서 전압 보상 데이터에 의해 휘도 균일도가 더욱 더 향상될 수 있다.
몇몇 실시예에서는, 데이터 구동 회로(618)에서 보상된 이때 보상된 제2 영상 신호(C-Data2)는 캐소드 전압(ELVSS) 상승에 대한 보상 값 및 구동 트랜지스터(DTR)의 임계 전압 편차(ΔVth)를 보상하는 보상 값이 모두 포함하도록 구성될 수 있다.
예를 들어, 하나의 서브-화소(612)에 인가되는 전압 보상 데이터에 따른 보상된 영상 신호(C-Data3)는, [수학식 4]를 참조하여 설명될 수 있다.
[수학식 4]
Figure 112015042523017-pat00004
앞서 설명한 부분을 제외하면 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치(600)는 본 발명의 일 실시예에 따른 유기 발광 표시 장치(500)와 동일하므로, 중복되는 내용에 대해서 설명을 생략한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200, 300, 400, 500: 유기 발광 표시 장치
110, 210, 310, 410: 유기 발광 표시 패널
112, 612: 서브-화소
114: 게이트 구동 회로
116: 게이트 배선
118, 618: 데이터 구동 회로
120: 데이터 배선
130: 제1 애노드 배선
130a: 제2 애노드 배선
134, 334, 434: 제1 캐소드 배선
134a, 434a: 제2 캐소드 배선
136: 캐소드
140: 데이터 회로 기판
142: 제어 회로 기판
144: 제1 연성 회로 기판
146: 제2 연성 회로 기판
148: 연성 케이블
160: 하부 기판
162: 구동 트랜지스터
164: 유기 발광 다이오드
168: 액티브층
170: 게이트 전극
172: 소스 전극
174: 드레인 전극
176: 게이트 절연막
178: 층간 절연막
178a: 제1 컨택홀
180: 트랜지스터 절연막
182: 유기물층
182a: 제2 컨택홀
184: 애노드
186: 뱅크
188: 유기 발광층
188a: 유기 발광층 잔여물
190: 캐소드
190a: 캐소드 잔여물
192: 격벽
214: 패널 내장형 게이트 구동 회로
437: 점프 배선
434b: 제2 캐소드 제1 배선
434c: 제2 캐소드 제2 배선
434d: 제3 컨택홀
550: 영상 신호 보상부
AA: 화소 영역
PA: 주변 영역

Claims (19)

  1. 화소 영역에 배치되고, 애노드 및 캐소드를 포함하는 복수의 서브-화소;
    상기 애노드에 애노드 전압을 공급하도록 구성되고, 제1 애노드 배선 및 제2 애노드 배선을 포함하는 애노드 배선;
    상기 캐소드에 캐소드 전압을 공급하도록 구성되고, 제1 캐소드 배선 및 제2 캐소드 배선을 포함하는 캐소드 배선; 및
    점프 배선; 및
    데이터 회로 기판으로부터 상기 애노드 전압 및 상기 캐소드 전압을 인가받아 상기 복수의 서브-화소에 공급하고, 주변 영역에 소정의 간격으로 이격되며 복수개로 배치되는 연성 회로 기판을 포함하고,
    상기 제1 애노드 배선 및 상기 제1 캐소드 배선 중 어느 하나는 상기 주변 영역을 둘러 싸도록 배치되고, 상기 제2 애노드 배선은 상기 제1 애노드 배선과 전기적으로 연결되고, 상기 화소 영역으로 연장되고, 상기 제1 애노드 배선 및 상기 제1 캐소드 배선 중 다른 하나는 상기 주변 영역의 일 측면을 따라서 배치되고, 상기 제2 캐소드 배선은 상기 제1 캐소드 배선과 전기적으로 연결되고, 상기 화소 영역으로 연장되고,
    상기 애노드 배선 및 상기 캐소드 배선은 서로 동일한 물질로 이루어지고, 상기 애노드 배선 및 상기 캐소드 배선 중 하나의 배선은 상기 주변 영역에서 적어도 두 개의 부분으로 분리되고, 상기 적어도 두 개의 부분으로 분리된 배선은 상기 점프 배선에 의해서 연결되고,
    상기 복수의 서브-화소들 각각에서의 상기 애노드와 상기 캐소드 사이의 전위차 편차가 저감되도록, 상기 제2 애노드 배선의 애노드 전압 입력 방향과 상기 제2 캐소드 배선의 캐소드 전압 입력 방향이 서로 상이하면서 서로 마주보도록 구성되고,
    상기 연성 회로 기판은, 상기 점프 배선 마다 배치되어 상기 애노드 배선 및 상기 캐소드 배선과 전기적으로 연결되는 것을 특징으로 하는, 유기 발광 표시 장치.
  2. 제1항에 있어서,
    상기 유기 발광 표시 장치는, 상기 애노드 배선의 애노드 전압이 상기 애노드 전압 입력 방향을 따라서 점진적으로 저감되도록 구성되고,
    상기 유기 발광 표시 장치는, 상기 캐소드 배선의 캐소드 전압이 상기 캐소드 전압 입력 방향을 따라서 점진적으로 증가되도록 구성되고,
    상기 애노드 배선의 애노드 전압의 거리에 따른 저감 정도 및 상기 캐소드 배선의 캐소드 전압의 거리에 따른 증가 정도는 상기 애노드 배선의 배선 저항 및 상기 캐소드 배선의 배선 저항에 의해서 각각 설정된 것을 특징으로 하는, 유기 발광 표시 장치.
  3. 제2항에 있어서,
    상기 유기 발광 표시 장치는, 상기 애노드 배선의 저감된 애노드 전압이 상기 캐소드 배선의 증가된 캐소드 전압을 상쇄시켜서, 상기 복수의 서브-화소들의 상기 애노드와 상기 캐소드 사이의 전위차 편차가 보상되도록 구성된 것을 특징으로 하는, 유기 발광 표시 장치.
  4. 제3항에 있어서,
    상기 애노드 배선의 배선 저항과 상기 캐소드 배선의 배선 저항의 차이는 10% 이내인 것을 특징으로 하는, 유기 발광 표시 장치.
  5. 삭제
  6. 제1항에 있어서,
    상기 애노드 배선 및 상기 캐소드 배선은 상기 화소 영역의 끝 단에서 단락된 것을 특징으로 하는, 유기 발광 표시 장치.
  7. 제1항에 있어서,
    상기 제2 애노드 배선 및 상기 제2 캐소드 배선은 상기 화소 영역에서 서로 엇갈려서 배치되도록 구성된 것을 특징으로 하는, 유기 발광 표시 장치.
  8. 복수의 서브-화소를 포함하는 화소 영역;
    상기 화소 영역을 감싸도록 구성된 주변 영역;
    상기 주변 영역의 일 측변에 배치되고, 상기 일 측변에서 마주보는 타 측변 방향으로 연장되어, 상기 화소 영역에 애노드 전압을 공급하도록 구성된 애노드 배선;
    상기 주변 영역의 상기 마주보는 타 측변에 배치되고, 상기 마주보는 타 측변에서 상기 일 측변 방향으로 연장되어, 상기 화소 영역에 캐소드 전압을 공급하도록 구성된 캐소드 배선; 및
    점프 배선 및
    적어도 하나의 회로 기판을 포함하고,
    상기 애노드 배선 및 상기 캐소드 배선 중 하나의 배선은 상기 주변 영역을 둘러싸도록 구성되고,
    상기 애노드 배선 및 상기 캐소드 배선은 동일한 측변에서 전압을 공급받도록 구성되고,
    상기 애노드 배선 및 상기 캐소드 배선은 서로 동일한 물질로 이루어지고, 상기 애노드 배선 및 상기 캐소드 배선 중 하나의 배선은 상기 주변 영역에서 적어도 두 개의 부분으로 분리되고, 상기 적어도 두 개의 부분으로 분리된 배선은 상기 점프 배선에 의해서 연결되고,
    상기 적어도 하나의 회로 기판은 상기 화소 영역의 배면과 중첩되지 않도록 배치된 것을 특징으로 하는, 유기 발광 표시 장치.
  9. 제8항에 있어서,
    상기 복수의 서브-화소 각각은,
    액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 구동 트랜지스터;
    상기 구동 트랜지스터에 영상 신호를 인가하도록 구성된 데이터 배선; 및
    상기 구동 트랜지스터에 의해 구동되고, 애노드, 유기 발광층 및 캐소드를 포함하는 유기 발광 다이오드를 포함하고,
    상기 데이터 배선은 상기 구동 트랜지스터의 상기 게이트 전극과 전기적으로 연결되고,
    상기 애노드 배선은 상기 구동 트랜지스터의 상기 드레인 전극과 전기적으로 연결되는,
    상기 캐소드 배선은 상기 유기 발광 다이오드의 상기 캐소드와 전기적으로 연결된 것을 특징으로 하는, 유기 발광 표시 장치.
  10. 제9항에 있어서,
    상기 데이터 배선을 통해서 상기 구동 트랜지스터에 인가되는 영상 신호는 상기 복수의 서브-화소 각각의 상기 캐소드의 캐소드 전압 증가분에 따른 Vgs 전압을 보상하도록 가변된 영상 신호인 것을 특징으로 하는, 유기 발광 표시 장치.
  11. 제8항에 있어서,
    상기 복수의 서브-화소는 투명성을 제공하기 위한 투과부를 더 포함하는 것을 특징으로 하는, 유기 발광 표시 장치.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제8항에 있어서,
    상기 캐소드 배선은 적어도 두 개의 금속층으로 구성되고,
    상기 적어도 두 개의 금속층은 컨택홀을 통해서 서로 연결된 것을 특징으로 하는, 유기 발광 표시 장치.
  16. 제1항에 있어서,
    상기 제2 애노드 배선은 상기 제1 애노드 배선 보다 좁은 폭으로 구성되고, 상기 제2 캐소드 배선은 상기 제1 캐소드 배선 보다 좁은 폭으로 구성되는, 유기 발광 표시 장치.
  17. 제1항에 있어서,
    상기 제1 캐소드 배선의 배선 길이는 상기 제1 애노드 배선의 배선보다 길고,
    상기 제1 캐소드 배선의 폭은, 상기 제1 애노드 배선의 폭보다 넓은, 유기 발광 표시 장치.
  18. 제1항에 있어서,
    상기 제1 캐소드 배선은 상기 주변 영역을 ㅁ 형태 또는 링 형태로 둘러싸도록 배치되는, 유기 발광 표시 장치.
  19. 제1항에 있어서,
    상기 제2 캐소드 배선은 제2 캐소드 제1 배선, 제2 캐소드 제2 배선 및 컨택홀을 포함하고, 상기 제2 캐소드 제1 배선은 상기 애노드와 동일한 물질로 형성되고, 상기 제2 캐소드 제2 배선은 상기 제2 애노드 배선과 동일한 물질로 형성되고, 상기 제2 캐소드 제1 배선과 상기 제2 캐소드 제2 배선은 상기 컨택홀에 의해 서로 연결되는, 유기 발광 표시 장치.
KR1020150061775A 2014-12-31 2015-04-30 유기 발광 표시 장치 Active KR102579307B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510518898.6A CN105742312B (zh) 2014-12-31 2015-08-21 有机发光显示装置
EP15182293.9A EP3041051B1 (en) 2014-12-31 2015-08-25 Organic light emitting display device
US14/850,696 US9711587B2 (en) 2014-12-31 2015-09-10 Organic light emitting display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140196003 2014-12-31
KR20140196003 2014-12-31

Publications (2)

Publication Number Publication Date
KR20160082669A KR20160082669A (ko) 2016-07-08
KR102579307B1 true KR102579307B1 (ko) 2023-09-15

Family

ID=56504495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150061775A Active KR102579307B1 (ko) 2014-12-31 2015-04-30 유기 발광 표시 장치

Country Status (1)

Country Link
KR (1) KR102579307B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102444489B1 (ko) 2017-12-29 2022-09-16 엘지디스플레이 주식회사 유기발광 표시장치의 공통배선장치
KR102572404B1 (ko) * 2018-11-27 2023-08-29 엘지디스플레이 주식회사 디스플레이 패널 및 디스플레이 장치
KR102759437B1 (ko) 2018-12-14 2025-01-31 삼성디스플레이 주식회사 디스플레이 장치
CN111509000A (zh) 2019-01-09 2020-08-07 三星显示有限公司 有机发光二极管显示器
KR102652113B1 (ko) * 2019-11-18 2024-03-28 엘지디스플레이 주식회사 디스플레이 장치
KR20220068296A (ko) 2020-11-18 2022-05-26 삼성디스플레이 주식회사 표시 장치
CN116913209B (zh) * 2023-07-25 2024-10-15 惠科股份有限公司 反馈电路、反馈方法和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005157300A (ja) * 2003-11-22 2005-06-16 Samsung Sdi Co Ltd 有機電界発光表示装置
WO2013094104A1 (ja) * 2011-12-20 2013-06-27 パナソニック株式会社 表示装置およびその駆動方法
JP5313590B2 (ja) * 2008-08-29 2013-10-09 エルジー ディスプレイ カンパニー リミテッド 画像表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5313590B2 (ko) * 1972-09-06 1978-05-11
TW591564B (en) * 2002-04-24 2004-06-11 Sanyo Electric Co Display device
KR101954981B1 (ko) * 2010-09-24 2019-03-08 삼성디스플레이 주식회사 유기 발광 표시 장치
US20130056784A1 (en) * 2011-09-02 2013-03-07 Lg Display Co., Ltd. Organic Light-Emitting Display Device and Method of Fabricating the Same
KR102099901B1 (ko) * 2013-12-19 2020-04-14 삼성디스플레이 주식회사 유기전계발광 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005157300A (ja) * 2003-11-22 2005-06-16 Samsung Sdi Co Ltd 有機電界発光表示装置
JP5313590B2 (ja) * 2008-08-29 2013-10-09 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
WO2013094104A1 (ja) * 2011-12-20 2013-06-27 パナソニック株式会社 表示装置およびその駆動方法

Also Published As

Publication number Publication date
KR20160082669A (ko) 2016-07-08

Similar Documents

Publication Publication Date Title
US9711587B2 (en) Organic light emitting display device
KR102579307B1 (ko) 유기 발광 표시 장치
US10761632B2 (en) Display device with touch sensor for suppressing deterioration of image quality caused by capacitor in touch sensor unit and method for manufacturing same
KR102571354B1 (ko) 전계발광 표시장치
US20070126683A1 (en) Display device and driving method therefor
KR102659044B1 (ko) 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치
KR20200081980A (ko) 터치 스크린 일체형 표시장치
US11538893B2 (en) Display device
CN111326673B (zh) 显示装置
CN111009552B (zh) 显示装置
KR20220038649A (ko) 표시장치
KR20200009008A (ko) 표시 장치 및 전자 기기
CN118571174A (zh) 显示装置和显示面板
KR102344142B1 (ko) 표시장치
CN114695441A (zh) 显示装置
WO2021005855A1 (ja) 表示装置
US20240221684A1 (en) Display Device
US12148386B2 (en) Display device
KR20210034335A (ko) 플렉서블 표시장치
KR20240120523A (ko) 표시 장치
KR20240120519A (ko) 표시 장치
KR20240120107A (ko) 발광표시장치
TW202501434A (zh) 顯示裝置
KR20240117204A (ko) 표시 장치
KR20240079709A (ko) 발광 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150430

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200326

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150430

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210118

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210730

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20220617

Patent event code: PE09021S02D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220825

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230412

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230613

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230912

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230912

End annual number: 3

Start annual number: 1

PG1601 Publication of registration