[go: up one dir, main page]

KR102567512B1 - 자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치 - Google Patents

자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치 Download PDF

Info

Publication number
KR102567512B1
KR102567512B1 KR1020190013435A KR20190013435A KR102567512B1 KR 102567512 B1 KR102567512 B1 KR 102567512B1 KR 1020190013435 A KR1020190013435 A KR 1020190013435A KR 20190013435 A KR20190013435 A KR 20190013435A KR 102567512 B1 KR102567512 B1 KR 102567512B1
Authority
KR
South Korea
Prior art keywords
layer
magnetic
magnetic layer
memory device
free
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190013435A
Other languages
English (en)
Other versions
KR20200095726A (ko
Inventor
김광석
장영만
피웅환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190013435A priority Critical patent/KR102567512B1/ko
Priority to US16/685,415 priority patent/US11088319B2/en
Priority to CN202010004334.1A priority patent/CN111525025A/zh
Publication of KR20200095726A publication Critical patent/KR20200095726A/ko
Priority to US17/344,206 priority patent/US11706998B2/en
Application granted granted Critical
Publication of KR102567512B1 publication Critical patent/KR102567512B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1936—Half-metallic, e.g. epitaxial CrO2 or NiMnSb films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

고속 동작 및 저전류 동작이 가능하고, 열 안정성(thermal stability)이 우수하며, TMR 비(Tunneling Magnetoresistance Ratio)가 높은 자기 터널 접합 소자, 및 그를 포함하는 자기 메모리 장치가 제공된다. 자기 메모리 장치는, 고정층, 자유층, 및 고정층과 자유층 사이에 개재되는 터널 배리어층을 포함하고, 자유층은, 제1 호이슬러(Heusler) 합금을 포함하며, 제1 수직 자기 이방성 에너지를 갖는 제1 자성층과, 제1 자성층을 사이에 두고 터널 배리어층과 이격되며, 제1 수직 자기 이방성 에너지보다 큰 제2 수직 자기 이방성 에너지를 갖는 제2 자성층과, 제1 자성층과 제2 자성층 사이에 개재되는 결합층을 포함하고, 제1 자성층, 결합층 및 제2 자성층은 교환 결합 복합물(exchange-coupled composite)을 형성한다.

Description

자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치{MAGNETIC TUNNEL JUNCTION AND MAGNETIC MEMORY DEIVCE COMPRISING THE SAME}
본 발명은 자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치에 관한 것이다. 보다 구체적으로, 본 발명은 교환 결합 복합물(ECC; Exchange Coupled Composite)을 포함하는 자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치에 관한 것이다.
전자 기기가 고속화 및 저전력화됨에 따라, 이에 내장되는 메모리 장치 또한 빠른 읽기/쓰기 동작 및 낮은 동작 전압을 요구하고 있다. 이러한 요구를 충족하는 메모리 장치로 자기 메모리 장치(Magnetic memory device)가 연구되고 있다. 자기 메모리 장치는 비휘발성이며, 고속 동작이 가능하여 차세대 메모리로 각광받고 있다.
한편, 자기 메모리 소자가 점점 고집적화됨에 따라, 스핀 전달 토크(STT; Spin Transfer Torque) 현상을 이용하여 정보를 저장하는 STT-MRAM이 연구되고 있다. STT-MRAM은 자기 터널 접합 소자에 직접 전류를 인가함으로써 자화 반전을 유도하여 정보를 저장할 수 있다. 고집적화된 STT-MRAM은 고속 동작 및 저전류 동작을 요구한다.
본 발명이 해결하고자 하는 기술적 과제는 고속 동작 및 저전류 동작이 가능하고, 열 안정성(thermal stability)이 우수하며, TMR 비(Tunneling Magnetoresistance Ratio)가 높은 자기 메모리 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치는, 고정층, 자유층, 및 고정층과 자유층 사이에 개재되는 터널 배리어층을 포함하고, 자유층은, 제1 호이슬러(Heusler) 합금을 포함하며, 제1 수직 자기 이방성 에너지를 갖는 제1 자성층과, 제1 자성층을 사이에 두고 터널 배리어층과 이격되며, 제1 수직 자기 이방성 에너지보다 큰 제2 수직 자기 이방성 에너지를 갖는 제2 자성층과, 제1 자성층과 제2 자성층 사이에 개재되는 결합층을 포함하고, 제1 자성층, 결합층 및 제2 자성층은 교환 결합 복합물(exchange-coupled composite)을 형성한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치는, 고정층, 자유층, 및 고정층과 자유층 사이에 개재되는 터널 배리어층을 포함하고, 자유층은, 호이슬러(Heusler) 합금을 포함하며, 제1 수직 자기 이방성 에너지를 갖는 제1 자성층과, 제1 자성층을 사이에 두고 터널 배리어층과 이격되며, 제1 수직 자기 이방성 에너지보다 큰 제2 수직 자기 이방성 에너지를 갖는 제2 자성층과, 제1 자성층과 제2 자성층 사이에 개재되며, 금속 산화물층을 포함하는 결합층을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치는, 고정층, 자유층, 및 고정층과 자유층 사이에 개재되는 터널 배리어층을 포함하고, 자유층은, 제1 호이슬러(Heusler) 합금을 포함하며, 제1 수직 자기 이방성 에너지를 갖는 제1 자성층과, 제1 자성층을 사이에 두고 터널 배리어층과 이격되고, 수직 자기 이방성(PMA)을 갖는 제2 호이슬러 합금을 포함하며, 제1 수직 자기 이방성 에너지보다 큰 제2 수직 자기 이방성 에너지를 갖는 제2 자성층과, 제1 자성층과 제2 자성층 사이에 개재되며, 제1 자성층 및 제2 자성층과 다른 물질 구성을 갖는 결합층을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 블록도이다.
도 2는 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 셀 어레이의 회로도이다.
도 3은 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 단위 메모리 셀을 설명하기 위한 개념도이다.
도 4는 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자를 설명하기 위한 개략적인 단면도이다.
도 5는 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 자기 교환 결합(magnetic exchange coupling)을 설명하기 위한 도면들이다.
도 6은 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자를 설명하기 위한 개략적인 단면도이다.
도 7은 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자를 설명하기 위한 개략적인 단면도이다.
도 8은 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자를 설명하기 위한 개략적인 단면도이다.
도 9는 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자를 설명하기 위한 개략적인 단면도이다.
도 10은 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 단위 메모리 셀을 설명하기 위한 개념도이다.
도 11은 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 개략적인 단면도이다.
도 12는 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 개략적인 단면도이다.
이하에서, 도 1 내지 도 12를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 터널 접합 소자 및 자기 메모리 장치를 설명한다.
도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 블록도이다.
도 1을 참조하면, 자기 메모리 장치는 셀 어레이(1; Cell Array), 행 디코더(2; Row Decoder), 열 선택 회로(3; Column Selector), 읽기 및 쓰기 회로(4; Read/Write Circuit), 및 제어 로직(5; Control Logic)을 포함한다.
셀 어레이(1)는 복수의 워드 라인들 및 복수의 비트 라인들을 포함할 수 있다. 상기 워드 라인들과 상기 비트 라인들이 교차하는 지점들에 메모리 셀들이 연결될 수 있다. 셀 어레이(1)에 관하여는 도 2를 참조하여 보다 구체적으로 후술한다.
행 디코더(2)는 상기 워드 라인들을 통해 셀 어레이(1)와 연결될 수 있다. 행 디코더(2)는 외부로부터 입력된 어드레스를 디코딩하여 복수 개의 상기 워드 라인들 중 하나를 선택할 수 있다.
열 디코더(3)는 상기 비트 라인들을 통해 셀 어레이(1)와 연결될 수 있다. 열 디코더(3)는 외부로부터 입력된 어드레스를 디코딩하여 복수 개의 상기 비트 라인들 중 하나를 선택할 수 있다. 열 디코더(3)에 의해 선택된 상기 비트 라인은 읽기/쓰기 회로(4)에 연결될 수 있다.
읽기/쓰기 회로(4)는 제어 로직(5)의 제어에 따라 선택된 메모리 셀을 액세스하기 위한 비트 라인 바이어스를 제공할 수 있다. 예를 들어, 읽기/쓰기 회로(4)는 입력되는 데이터를 메모리 셀에 기입하거나 판독하기 위하여 상기 선택된 비트 라인에 비트 라인 바이어스를 제공할 수 있다.
제어 로직(5)은 외부로부터 제공된 명령(command) 신호에 따라, 상기 자기 메모리 장치를 제어하는 제어 신호들을 출력할 수 있다. 제어 로직(5)으로부터 출력된 상기 제어 신호들은 읽기/쓰기 회로(4)를 제어할 수 있다.
도 2는 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 셀 어레이의 회로도이다. 도 3은 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 단위 메모리 셀을 설명하기 위한 개념도이다.
도 2를 참조하면, 셀 어레이(1)는 복수 개의 비트 라인(BL)들, 복수 개의 워드 라인(WL)들, 및 복수 개의 단위 메모리 셀(MC)들을 포함한다.
워드 라인(WL)들은 제1 방향으로 연장될 수 있고, 비트 라인(BL)들은 상기 제1 방향과 교차하는 제2 방향으로 연장될 수 있다. 단위 메모리 셀(MC)들은 2차원적으로 또는 3차원적으로 배열될 수 있다. 각각의 단위 메모리 셀(MC)들은 서로 교차하는 워드 라인(WL)들과 비트 라인(BL)들의 교차점들에 연결될 수 있다. 이에 따라, 워드 라인(WL)들에 연결된 각각의 단위 메모리 셀(MC)들은, 비트 라인(BL)들에 의해 읽기/쓰기 회로(예를 들어, 도 1의 40)에 연결될 수 있다.
도 3을 참조하면, 몇몇 실시예에 따른 자기 메모리 장치에서, 단위 메모리 셀(MC)은 자기 터널 접합 소자(100) 및 선택 소자(200)를 포함한다. 참고적으로, 도 3은 STT-MRAM을 구성하는 자기 메모리 장치를 예시한다.
자기 터널 접합 소자(100)는 비트 라인(BL)과 선택 소자(200) 사이에 연결될 수 있고, 선택 소자(200)는 자기 터널 접합 소자(100)와 워드 라인(WL) 사이에 연결될 수 있다. 자기 터널 접합 소자(100)는 고정층(110; pinned layer), 자유층(120; free layer) 및 터널 배리어층(130; tunnel barrier layer)을 포함할 수 있다.
고정층(110)은 고정된 자화 방향을 가질 수 있다. 예를 들어, 고정층(110)의 자화 방향은 그를 통과하는 프로그램 전류에 관계 없이 고정될 수 있다. 고정층(110)은 수직 자기 이방성(PMA; perpendicular magnetic anisotropy)을 가질 수 있다. 즉, 고정층(110)은 고정층(110)의 연장 방향에 수직인 방향으로 자화 용이축(magnetization easy axis)을 가질 수 있다. 고정층(110)은 도 3의 단방향 화살표(A)는 고정층(110)의 자화 방향이 수직으로 고정되어 있음을 나타낸다.
고정층(110)은 강자성체(ferromagnetic substance)를 포함할 수 있다. 예를 들어, 고정층(110)은 비정질계 희토류 원소 합금, 자성 금속(FM; ferromagnetic metal)과 비자성 금속(NM; nonmagnetic matal)이 교대로 적층된 다층 박막, L10형 결정 구조를 갖는 합금, 코발트계 합금 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 상기 비정질계 희토류 원소 합금은 예를 들어, TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCo 등의 합금을 포함할 수 있다. 상기 자성 금속과 비자성 금속이 교대로 적층된 다층 박막은 예를 들어, Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu 등의 다층 박막을 포함할 수 있다. 상기 L10형 결정 구조를 갖는 합금은 예를 들어, Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50 등의 합금을 포함할 수 있다. 상기 코발트계 합금은 예를 들어, CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB 등의 합금을 포함할 수 있다. 몇몇 실시예에서, 고정층(110)은 CoFeB 단일층을 포함할 수도 있다.
자유층(120)은 변동 가능한 자화 방향을 가질 수 있다. 예를 들어, 자유층(120)의 자화 방향은 그를 통과하는 프로그램 전류에 따라 가변적일 수 있다. 자유층(120)은 수직 자기 이방성(PMA)을 가질 수 있다. 즉, 자유층(120)은 자유층(120)의 연장 방향에 수직인 방향으로 자화 용이축을 가질 수 있다. 도 3의 양방향 화살표(B)는 자유층(120)의 자화 방향이 고정층(110)의 자화 방향에 대하여 평행(parallel)하게 자화되거나 역평행(antiparallel)하게 자화될 수 있음을 나타낸다. 몇몇 실시예에서, 자유층(120)의 자화 방향은 스핀 전달 토크(STT; Spin Transfer Torque)에 의해 변할 수 있다. 자유층(120)에 관하여는 도 4 및 도 5를 참조하여 보다 구체적으로 후술한다.
터널 배리어층(130)은 고정층(110)과 자유층(120) 사이에 개재될 수 있다. 터널 배리어층(130)은 고정층(110)과 자유층(120) 사이에서 양자 기계적 터널링(quantum mechanical tunneling)을 발생시키는 절연 터널 장벽(insulated tunnel barrier)으로 기능할 수 있다.
터널 배리어층(130)은 예를 들어, 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3), 실리콘 산화물(SiO2), 탄탈럼 산화물(Ta2O5), 실리콘 질화물(SiN), 알루미늄 질화물(AlN) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 터널 배리어층(130)은 염화나트륨(NaCl) 결정 구조를 갖는 마그네슘 산화물을 포함할 수 있다.
몇몇 실시예에서, 터널 배리어층(130)을 기준으로, 고정층(110)은 워드 라인(WL)과 접속될 수 있고, 자유층(120)은 비트 라인(BL)과 접속될 수 있다. 예를 들어, 고정층(110)은 하부 전극(BE)과 터널 배리어층(130) 사이에 개재될 수 있고, 자유층(120)은 터널 배리어층(130)과 상부 전극(TE) 사이에 개재될 수 있다. 그러나, 도 3의 고정층(110) 및 자유층(120)의 배치는 예시적인 것일 뿐이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 터널 배리어층(130)을 기준으로 고정층(110) 및 자유층(120)의 위치는 서로 바뀔 수도 있다.
선택 소자(200)는 자기 터널 접합 소자(100)를 지나는 전하의 흐름을 선택적으로 제어하도록 구성될 수 있다. 예를 들어, 선택 소자(200)는 다이오드(diode), PNP 바이폴라 트랜지스터(PNP bipolar transistor), NPN 바이폴라 트랜지스터(NPN bipolar transistor), NMOS 전계 효과 트랜지스터(NMOS field effect transistor), 및 PMOS 전계 효과 트랜지스터(PMOS field effect transistor) 중 적어도 하나를 포함할 수 있다. 선택 소자(200)가 3단자 소자인 바이폴라 트랜지스터 또는 MOS 전계 효과 트랜지스터로 구성되는 경우에, 추가적인 배선(예를 들어, 소오스 라인(source line))이 선택 소자(200)에 연결될 수 있다.
몇몇 실시예에서, 단위 메모리 셀(MC)은 자기 터널 접합 소자(100)와 선택 소자(200) 사이에 개재되는 하부 전극(BE)을 더 포함할 수 있다. 몇몇 실시예에서, 단위 메모리 셀(MC)은 자기 터널 접합 소자(100)와 비트 라인(BL) 사이에 개재되는 상부 전극(TE)을 더 포함할 수 있다.
자기 터널 접합 소자(100)는 그에 인가되는 전기적 신호에 의해 두 가지 저항 상태로 스위칭될 수 있는 가변 저항 소자로 기능할 수 있다. 예를 들어, 고정층(110)의 자화 방향과 자유층(120)의 자화 방향이 평행(parallel)일 때, 자기 터널 접합 소자(100)는 낮은 저항값을 가지며 이를 데이터 '0'으로 저장할 수 있다. 반대로, 고정층(110)의 자화 방향과 자유층(120)의 자화 방향이 반평행(parallel)일 때, 자기 터널 접합 소자(100)는 높은 저항값을 가지며 이를 데이터 '1'로 저장할 수 있다.
도 4는 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자를 설명하기 위한 개략적인 단면도이다. 설명의 편의를 위해, 도 1 내지 도 3을 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 4를 참조하면, 몇몇 실시예에 따른 자기 메모리 장치는 기판(10), 고정층(110), 자유층(120) 및 터널 배리어층(130)을 포함한다.
고정층(110), 자유층(120) 및 터널 배리어층(130)은 기판(10) 상에 형성될 수 있다. 기판(10)은 예를 들어, 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판 또는 디스플레이용 유리 기판 등일 수도 있고, SOI(Semiconductor On Insulator) 기판일 수도 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에 따른 자기 메모리 장치에서, 자유층(120)은 교환 결합 복합물(ECC; Exchange Coupled Composite)을 형성하는 제1 자성층(122), 제2 자성층(124) 및 결합층(126)을 포함할 수 있다.
제1 자성층(122)은 수직 자기 이방성(PMA)을 가질 수 있다. 제1 자성층(122)은 예를 들어, 제1 수직 자기 이방성 에너지를 가질 수 있다. 제1 자성층(122)은 낮은 자화량(low magnetization)을 가질 수 있다. 예를 들어, 제1 자성층(122)은 1000 emu/cc 이하의 제1 포화 자화(Ms; saturation magnetization)를 가질 수 있다. 바람직하게는, 제1 자성층(122)은 800 emu/cc 이하의 제1 포화 자화를 가질 수 있다.
제1 자성층(122)은 호이슬러(Heusler) 합금을 포함할 수 있다. 제1 자성층(122)은 예를 들어, 제1 호이슬러 합금을 포함할 수 있다. 몇몇 실시예에서, 상기 제1 호이슬러 합금은 Co2 기반 풀-호이슬러(Co2-based full Heusler) 합금을 포함할 수 있다. 예를 들어, 상기 제1 호이슬러 합금은 Co2MnSi 및 Co2FeAl 중 적어도 하나를 포함할 수 있다. Co2 기반 풀-호이슬러 합금은 낮은 자화량을 가지므로 자기 메모리 장치의 동작 속도를 높일 수 있고, TMR 비(Tunneling Magnetoresistance Ratio)가 높은 장점이 있다.
몇몇 실시예에서, 상기 제1 호이슬러 합금은 수평 자기 이방성(IMA; in-plane magnetic anisotropy)을 가질 수 있다. 그러나, 후술되는 제2 자성층(124)의 강한 수직 자기 이방성, 및 제1 자성층(122)과 제2 자성층(124) 사이의 자기 교환 결합(magnetic exchange coupling)에 의해, 제1 자성층(122)의 수직 자기 이방성이 확보될 수 있다.
제2 자성층(124)은 제1 자성층(122)을 사이에 두고 터널 배리어층(130)과 이격될 수 있다. 제2 자성층(124)은 제1 자성층(122)보다 강한 수직 자기 이방성을 가질 수 있다. 예를 들어, 제2 자성층(124)은 상기 제1 수직 자기 이방성 에너지보다 큰 제2 수직 자기 이방성 에너지를 가질 수 있다.
몇몇 실시예에서, 제2 자성층(124)의 자화는 제1 자성층(122)의 자화보다 클 수 있다. 예를 들어, 제2 자성층(124)은 상기 제1 포화 자화보다 큰 제2 포화 자화를 가질 수 있다. 예를 들어, 제2 자성층(124)은 1000 내지 1400 emu/cc의 제2 포화 자화를 가질 수 있다.
제2 자성층(124)은 수직 자기 이방성이 강한 물질을 포함할 수 있다. 예를 들어, 제2 자성층(124)은 코발트(Co), 니켈(Ni), 철(Fe), Mn3X(여기서, X는 게르마늄(Ge), 갈륨(Ga), 안티몬(Sb) 및 알루미늄(Al)을 포함하는 군으로부터 선택된 금속) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
몇몇 실시예에서, 제2 자성층(124)은 수직 자기 이방성을 갖는 호이슬러 합금을 포함할 수 있다. 예를 들어, 제2 자성층(124)은 상기 제1 호이슬러 합금과 다른 제2 호이슬러 합금을 포함할 수 있다. 상기 제2 호이슬러 합금은 예를 들어, Mn3Ga, Mn3Ge 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
결합층(126)은 제1 자성층(122)과 제2 자성층(124) 사이에 개재될 수 있다. 이에 따라, 제1 자성층(122)은 터널 배리어층(130)과 결합층(126) 사이에 개재될 수 있다. 제1 자성층(122)과 제2 자성층(124)은 결합층(126)을 매개로 자기 교환 결합(magnetic exchange coupling)을 형성할 수 있다. 몇몇 실시예에서, 상기 자기 교환 결합의 교환 에너지(Jex; exchange energy)는 0.02 내지 0.5 erg/cm2일 수 있다.
결합층(126)은 제1 자성층(122) 및 제2 자성층(124)과 다른 물질 구성을 가질 수 있다. 결합층(126)은 예를 들어, 금속층을 포함할 수 있다. 예를 들어, 결합층(126)은 코발트(Co), 니켈(Ni), 철(Fe), 탄탈럼(Ta), 텅스텐(W), 루테늄(Ru) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
몇몇 실시예에서, 결합층(126)은 금속 산화물층을 포함할 수 있다. 상기 금속 산화물층은 예를 들어, 마그네슘 산화물(MgO), 마그네슘 알루미늄 산화물(MgAlO), 하프늄 산화물(HfO), 지르코늄 산화물(ZrO), 알루미늄 산화물(AlO) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
몇몇 실시예에서, 결합층(126)은 제1 자성층(122)과의 계면에서 계면 수직 자기 이방성(interfacial PMA)을 유발하는 물질을 포함할 수 있다. 상기 계면 수직 자기 이방성이란, 내재적으로 수평 자기 이방성(IMA)을 갖는 자성층이 그와 인접하는 다른 층과의 계면으로부터 영향을 받아 수직 자기 이방성(PMA)을 갖는 현상을 말한다. 예를 들어, 결합층(126)이 금속 산화물을 포함하는 경우에, 결합층(126)의 산소 원자가 제1 자성층(122)의 금속 원자와 결합하여, 제1 자성층(122)에 계면 수직 자기 이방성이 유발될 수 있다.
몇몇 실시예에서, 터널 배리어층(130)을 기준으로, 고정층(110)은 자유층(120)보다 아래에 배치될 수 있다. 예를 들어, 도시된 것처럼, 고정층(110), 터널 배리어층(130) 및 자유층(120)은 그 순서대로 기판(10) 상에 적층될 수 있다. 이러한 경우에, 제1 자성층(122), 결합층(126) 및 제2 자성층(124)은 그 순서대로 기판(10) 상에 적층될 수 있다.
몇몇 실시예에 따른 자기 메모리 장치는 캡핑층(140)을 더 포함할 수 있다. 캡핑층(140)은 자유층(120)을 사이에 두고 터널 배리어층(130)과 이격될 수 있다. 예를 들어, 도시된 것처럼, 터널 배리어층(130)을 기준으로 고정층(110)이 자유층(120)보다 아래에 배치되는 경우에, 캡핑층(140)은 제2 자성층(124) 위에 배치될 수 있다. 캡핑층(140)은 자유층(120)의 특성을 보호할 수 있다.
캡핑층(140)은 예를 들어, 금속층 또는 금속 산화물층을 포함할 수 있다. 상기 금속층은 예를 들어, 코발트(Co), 니켈(Ni), 철(Fe), 탄탈럼(Ta), 텅스텐(W), 루테늄(Ru) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 상기 금속 산화물층은 예를 들어, 마그네슘 산화물(MgO), 마그네슘 알루미늄 산화물(MgAlO), 하프늄 산화물(HfO), 지르코늄 산화물(ZrO), 알루미늄 산화물(AlO) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
도 5는 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 자기 교환 결합(magnetic exchange coupling)을 설명하기 위한 도면들이다. 설명의 편의를 위해, 도 1 내지 도 4를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
참고적으로, 도 5는 자유층(120)과 고정층(110)의 자화 방향이 반평행(antiparallel)인 상태로부터 평행(parallel)인 상태가 되도록 자기 터널 접합 소자(100)에 쓰기 전류가 인가되는 경우를 예시한다. 그러나, 이하의 설명은 자유층(120)과 고정층(110)의 자화 방향이 평행(parallel)인 상태로부터 반평행(antiparallel)인 상태가 되도록 자기 터널 접합 소자(100)에 쓰기 전류가 인가되는 경우에도 유사하게 적용될 수 있음은 물론이다.
예를 들어, 자유층(120)의 자화 방향이 고정층(110)의 자화 방향과 반평행(antiparallel)인 경우에, 고정층(110)으로부터 자유층(120)을 향하는 방향으로 전자(e-)가 흐를 수 있다. 이에 따라, 고정층(110)으로부터 유발된 스핀 전달 토크(STT)에 의해, 자유층(120)의 자화 방향이 반전될 수 있다.
이 때, 고정층(110)으로부터 유발된 스핀 전달 토크는 먼저 낮은 자화량을 갖는 제1 자성층(122)을 반전시킬 수 있다. 이어서, 제1 자성층(122)과 제2 자성층(124)이 형성하는 자기 교환 결합에 기인하여, 전체 자유층(120)의 자화 방향이 반전될 때까지 제2 자성층(124)의 자화 방향이 반전될 수 있다. 즉, 제1 자성층(122)과 제2 자성층(124)이 형성하는 자기 교환 결합에 의해, 제2 자성층(124)이 용이하게 반전될 수 있다. 이에 따라, 자기 터널 접합 소자(100)에 인가되는 동작 전류가 감소될 수 있고, 저전류 동작이 가능한 자기 메모리 장치가 제공될 수 있다.
몇몇 실시예에서, 상기 자기 교환 결합의 교환 에너지(Jex; exchange energy)는 0.02 내지 0.5 erg/cm2일 수 있다. 상기 교환 에너지(Jex)가 0.02 erg/cm2 미만인 경우에, 제1 자성층(122)과 제2 자성층(124) 사이에 자기 교환 결합이 형성되지 않을 수 있다. 상기 교환 에너지(Jex)가 0.5 erg/cm2를 초과하는 경우에, 자기 터널 접합 소자(100)에 인가되는 동작 전류가 증가할 수 있다.
몇몇 실시예에 따른 자기 메모리 장치에서, 자유층(120)은 충분한 수직 자기 이방성 확보가 가능하여 열 안정성(thermal stability)이 개선된 자기 메모리 장치를 제공할 수 있다. 예를 들어, 자유층(120)은 강한 수직 자기 이방성을 갖는 제2 자성층(124)을 포함하므로, 충분한 수직 자기 이방성을 확보할 수 있다. 몇몇 실시예에 따른 자기 메모리 장치에서, 자유층(120)은 계면 수직 자기 이방성(interfacial PMA)을 유발하는 결합층(126)을 포함하므로, 수직 자기 이방성을 추가적인 확보할 수 있다.
또한, 몇몇 실시예에 따른 자기 메모리 장치에서, 제1 자성층(122)은 Co2 기반 풀-호이슬러 합금을 포함하므로, TMR 비(Tunneling Magnetoresistance Ratio)가 높은 자기 메모리 장치를 제공할 수 있다.
도 6은 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자를 설명하기 위한 개략적인 단면도이다. 설명의 편의를 위해, 도 1 내지 도 5를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 6을 참조하면, 몇몇 실시예에 따른 자기 메모리 장치에서, 고정층(110)은 합성 반강자성체(SAF; synthetic Anti-Ferromagnetic substance)를 형성하는 제3 자성층(112), 제4 자성층(114) 및 제1 비자성층(116)을 포함한다.
상기 합성 반강자성체(SAF)는 예를 들어, RKKY(Ruderman-Kittel-Kasuya-Yosida) 상호 작용에 의한 반강자성 결합(AFC; Anti-Ferromagnetic Coupling) 특성을 나타낼 수 있다. 예를 들어, 도시된 것처럼, 제3 자성층(112)의 자화 방향과 제4 자성층(114)의 자화 방향은 반평행(antiparallel)으로 정렬되어, 상기 고정층(110)의 전체 자화량이 최소가 되도록 할 수 있다. 제3 자성층(112) 및 제4 자성층(114)은 고정층(110)을 구성하므로, 고정된 자화 방향을 가질 수 있다.
제3 자성층(112) 및 제4 자성층(114)은 강자성체(ferromagnetic substance)를 포함할 수 있다. 예를 들어, 제3 자성층(112) 및 제4 자성층(114)은 비정질계 희토류 원소 합금, 자성 금속(FM; ferromagnetic metal)과 비자성 금속(NM; nonmagnetic matal)이 교대로 적층된 다층 박막, L10형 결정 구조를 갖는 합금, 코발트계 합금 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
제1 비자성층(116)은 제3 자성층(112)과 제4 자성층(114) 사이에 개재될 수 있다. 제3 자성층(112)과 제4 자성층(114)은 제1 비자성층(116)을 매개로 반강자성 결합(AFC)을 형성할 수 있다. 제1 비자성층(116)은 비자성체(nonmagnetic substance)를 포함할 수 있다. 예를 들어, 제1 비자성층(116)은 루테늄(Ru), 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 오스뮴(Os), 레늄(Re), 금(Au), 구리(Cu) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
도 7은 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자를 설명하기 위한 개략적인 단면도이다. 설명의 편의를 위해, 도 1 내지 도 6을 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 7을 참조하면, 몇몇 실시예에 따른 자기 메모리 장치는 시드층(160; seed layer)을 더 포함한다.
시드층(160)은 고정층(110) 또는 자유층(120) 아래에 배치될 수 있다. 예를 들어, 도시된 것처럼, 터널 배리어층(130)을 기준으로 고정층(110)이 자유층(120)보다 아래에 배치되는 경우에, 시드층(160)은 고정층(110) 아래에 배치될 수 있다. 시드층(160)은 고정층(110)의 수직 자기 이방성을 강화하며 고정층(110)의 자화 방향을 고정할 수 있다.
시드층(160)은 예를 들어, 탄탈럼(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 알루미늄(Al) 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 몇몇 실시예에서, 시드층(160)은 서로 다른 비자성 금속이 적층된 다층 박막으로 구성될 수 있다. 예를 들어, 시드층(160)은 차례로 적층되는 제2 비자성층(162) 및 제3 비자성층(164)을 포함할 수 있다. 제2 비자성층(162)은 예를 들어, 탄탈럼(Ta)을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제3 비자성층(164)은 예를 들어, 백금(Pt)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
도 8은 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자를 설명하기 위한 개략적인 단면도이다. 설명의 편의를 위해, 도 1 내지 도 7을 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 8을 참조하면, 몇몇 실시예에 따른 자기 메모리 장치는 분극 강화층(150)을 더 포함한다.
분극 강화층(150)은 터널 배리어층(130)과 자유층(120) 사이에 개재될 수 있다. 분극 강화층(150)은 자유층(120)의 스핀 분극(spin polarization)을 증가시킬 수 있다. 몇몇 실시예에서, 분극 강화층(150)의 자화 방향은 제4 자성층(114)의 자화 방향과 평행(parallel)할 수 있다.
분극 강화층(150)은 강자성체를 포함할 수 있다. 분극 강화층(150)은 높은 스핀 분극률 및 낮은 댐핑 상수(damping constant)를 갖는 물질을 포함할 수 있다. 예를 들어, 분극 강화층(150)은 코발트(Co), 니켈(Ni), 철(Fe) 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 몇몇 실시예에서, 분극 강화층(150)은 CoFeB를 포함할 수 있다. 몇몇 실시예에서, 분극 강화층(150)은 비자성체를 더 포함할 수도 있다. 예를 들어, 분극 강화층(150)은 붕소(B), 아연(Zn), 루테늄(Ru), 은(Ag), 금(Au), 구리(Cu), 탄소(C), 질소(N) 및 이들의 조합 중 적어도 하나를 더 포함할 수도 있다.
도 9는 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자를 설명하기 위한 개략적인 단면도이다. 설명의 편의를 위해, 도 1 내지 도 8을 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 9를 참조하면, 몇몇 실시예에 따른 자기 메모리 장치는 비정질층(170)을 더 포함한다.
비정질층(170)은 터널 배리어층(130) 상에 배치될 수 있다. 예를 들어, 도시된 것처럼, 비정질층(170)은 터널 배리어층(130)과 고정층(110) 사이에 개재될 수 있다.
비정질층(170)은 고정층(110)을 구성하는 원소의 확산을 방지하여 터널 배리어층(130)의 특성을 보호할 수 있다. 예를 들어, 제4 자성층(114)이 코발트(Co) 또는 코발트(Co) 합금의 결정질 물질을 포함하는 경우에, 비정질층(170)은 CoFeB 계열의 비정질 물질을 포함하여 제4 자성층(114)을 구성하는 원소의 확산을 방지할 수 있다.
도 10은 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 단위 메모리 셀을 설명하기 위한 개념도이다. 도 11은 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 개략적인 단면도이다. 설명의 편의를 위해, 도 1 내지 도 5를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 10을 참조하면, 몇몇 실시예에 따른 자기 메모리 장치에서, 터널 배리어층(130)을 기준으로, 고정층(110)은 비트 라인(BL)과 접속될 수 있고, 자유층(120)은 워드 라인(WL)과 접속될 수 있다. 예를 들어, 고정층(110)은 상부 전극(TE)과 터널 배리어층(130) 사이에 개재될 수 있고, 자유층(120)은 터널 배리어층(130)과 하부 전극(BE) 사이에 개재될 수 있다.
도 11을 참조하면, 몇몇 실시예에 따른 자기 메모리 장치에서, 터널 배리어층(130)을 기준으로, 고정층(110)은 자유층(120)보다 위에 배치될 수 있다. 예를 들어, 도시된 것처럼, 자유층(120), 터널 배리어층(130) 및 고정층(110)은 그 순서대로 기판(10) 상에 적층될 수 있다. 이러한 경우에, 제2 자성층(124), 결합층(126) 및 제1 자성층(122)은 그 순서대로 기판(10) 상에 적층될 수 있다.
몇몇 실시예에서, 캡핑층(140)은 자유층(120)을 사이에 두고 터널 배리어층(130)과 이격될 수 있다. 예를 들어, 도시된 것처럼, 캡핑층(140)은 기판(10)과 제2 자성층(124) 사이에 개재될 수 있다.
도 12는 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리 장치의 단면도이다. 설명의 편의를 위해, 도 1 내지 도 11을 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다. 참고적으로, 도 12는 STT-MRAM을 구성하는 자기 메모리 장치를 예시한다.
도 12를 참조하면, 몇몇 실시예에 따른 자기 메모리 장치는 기판(10), 선택 소자(12, 13, 21, 22) 및 자기 터널 접합 소자(100)를 포함한다. 참고적으로, 선택 소자(12, 13, 21, 22)는 MOS 전계 효과 트랜지스터인 것으로 도시되었으나, 이는 예시적인 것일 뿐이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 도시된 것과 달리, 다이오드(diode) 또는 바이폴라 트랜지스터가 선택 소자를 구성할 수도 있다.
기판(10)은 예를 들어, 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판 또는 디스플레이용 유리 기판 등일 수도 있고, SOI(Semiconductor On Insulator) 기판일 수도 있으나, 이에 제한되는 것은 아니다.
선택 소자(12, 13, 21, 22)는 소오스 영역(13), 드레인 영역(12), 게이트 전극(22) 및 게이트 절연막(21)을 포함할 수 있다. 소오스 영역(13) 및 드레인 영역(12)은 서로 이격되어 기판(10) 내에 형성될 수 있다. 게이트 전극(22)은 소오스 영역(13) 및 드레인 영역(12) 사이의 기판(10) 상에 형성될 수 있다. 게이트 전극(22)은 예를 들어, 기판(10)의 상면을 가로지르도록 연장되어 워드 라인(예를 들어, 도 2 및 도 3의 WL)으로 기능할 수 있다. 게이트 전극(22)은 게이트 절연막(21)에 의해 기판(10)으로부터 절연될 수 있다.
기판(10) 상에는 선택 소자(12, 13, 21, 22)를 덮는 제1 층간 절연막(20)이 형성될 수 있다. 소오스 영역(13)에 대응하는 제1 층간 절연막(20)의 일정 영역 상에, 소오스 라인(32)이 형성될 수 있다. 소오스 라인(32)은 예를 들어, 게이트 전극(22)과 동일한 방향으로 연장되도록 형성될 수 있다. 도 12에서, 인접하는 선택 소자(12, 13, 21, 22)들이 소오스 영역(13)을 공유하는 것으로 도시되었으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 인접하는 선택 소자(12, 13, 21, 22)들은 소오스 영역(13) 및 드레인 영역(12)을 공유하지 않을 수도 있다.
제1 층간 절연막(20) 내에는 소오스 라인 콘택(24) 및 랜딩 콘택(23)이 형성될 수 있다. 소오스 라인 콘택(24)은 소오스 라인(32)과 소오스 영역(13)을 전기적으로 연결할 수 있다. 랜딩 콘택(23)은 드레인 영역(12) 상에 형성되어 드레인 영역(12)과 전기적으로 연결될 수 있다.
제1 층간 절연막(20) 상에는 제2 층간 절연막(30)이 형성될 수 있다. 제2 층간 절연막(30) 내에는 랜딩 콘택(23)과 전기적으로 연결되는 하부 전극 콘택(31)이 형성될 수 있다.
제2 층간 절연막(30) 상에는 본 발명의 기술적 사상의 몇몇 실시예들에 따른 자기 터널 접합 소자(100)가 배치될 수 있다. 자기 터널 접합 소자(100)는 도 1 내지 도 11을 이용하여 상술한 것과 동일하므로, 이하에서 구체적인 설명은 생략한다.
자기 터널 접합 소자(100)는 예를 들어, 하부 전극(BE), 하부 전극 콘택(31) 및 랜딩 콘택(23)을 통해 와 드레인 영역(12)과 전기적으로 연결될 수 있다.
제2 층간 절연막(30) 상에는 제3 층간 절연막(40)이 형성될 수 있다. 제3 층간 절연막(40) 상에는 비트 라인(50; 예를 들어, 도 2 및 도 3의 BL)이 형성될 수 있다. 비트 라인(50)은 예를 들어, 게이트 전극(22)과 교차하도록 연장될 수 있다. 비트 라인(50)은 예를 들어, 상부 전극 콘택(41)을 통해 자기 터널 접합 소자(100)와 전기적으로 연결될 수 있다.
제1 층간 절연막(20), 제2 층간 절연막(30) 및 제3 층간 절연막(40)은 절연성 물질, 예를 들어, 실리콘 산화물 또는 실리콘 산질화물 등을 포함할 수 있으나, 이에 제한되는 것은 아니다. 랜딩 콘택(23), 소오스 라인 콘택(24), 소오스 라인(32), 하부 전극 콘택(31), 상부 전극 콘택(41), 비트 라인(50)은 도전성 물질, 예를 들어, 텅스텐(W), 루테늄(Ru), 탄탈럼(Ta), 구리(Cu), 알루미늄(Al) 또는 도핑된 폴리실리콘 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 비트 라인(50) 상에, 주변 회로부(미도시)의 회로들과 전기적으로 연결되는 금속 배선들이 더 형성될 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 자기 터널 접합 소자 110: 고정층
120: 자유층 122: 제1 자성층
124: 제2 자성층 126: 결합층
130: 터널 배리어층 200: 선택 소자
BL: 비트 라인 WL: 워드 라인
BE: 하부 전극 TE: 상부 전극

Claims (20)

  1. 고정층;
    자유층; 및
    상기 고정층과 상기 자유층 사이에 개재되는 터널 배리어층을 포함하고,
    상기 자유층은,
    제1 호이슬러(Heusler) 합금을 포함하며, 제1 수직 자기 이방성 에너지를 갖는 제1 자성층과,
    상기 제1 자성층을 사이에 두고 상기 터널 배리어층과 이격되며, 상기 제1 수직 자기 이방성 에너지보다 큰 제2 수직 자기 이방성 에너지를 갖는 제2 자성층과,
    상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 결합층을 포함하고,
    상기 제1 자성층, 상기 결합층 및 상기 제2 자성층은 교환 결합 복합물(exchange-coupled composite)을 형성하고,
    상기 결합층은 마그네슘 알루미늄 산화물(MgAlO), 하프늄 산화물(HfO), 지르코늄 산화물(ZrO) 및 알루미늄 산화물(AlO) 중 적어도 하나를 포함하는 금속 산화물층을 포함하고,
    상기 금속 산화물층은 상기 제1 자성층과의 계면에서 계면 수직 자기 이방성(interfacial PMA)을 발현하는 자기 메모리 장치.
  2. 제 1항에 있어서,
    상기 제1 자성층과 상기 제2 자성층은 상기 결합층을 매개로 자기 교환 결합(magnetic exchange coupling)을 형성하고,
    상기 자기 교환 결합의 교환 에너지(exchange energy)는 0.02 내지 0.5 erg/cm2인 자기 메모리 장치.
  3. 제 1항에 있어서,
    상기 제1 자성층의 포화 자화는 1000 emu/cc 이하인 자기 메모리 장치.
  4. 제 1항에 있어서,
    상기 제1 자성층은 Co2 기반 풀-호이슬러(Co2-based full Heusler) 합금을 포함하는 자기 메모리 장치.
  5. 제 4항에 있어서,
    상기 제1 자성층은 Co2MnSi 및 Co2FeAl 중 적어도 하나를 포함하는 자기 메모리 장치.
  6. 삭제
  7. 삭제
  8. 제 1항에 있어서,
    상기 제2 자성층은 코발트(Co), 니켈(Ni), 철(Fe), Mn3X(여기서, X는 게르마늄(Ge), 갈륨(Ga), 안티몬(Sb) 및 알루미늄을 포함하는 군으로부터 선택된 금속) 및 이들의 조합 중 적어도 하나를 포함하는 자기 메모리 장치.
  9. 제 1항에 있어서,
    상기 제2 자성층은 상기 제1 호이슬러 합금과 다른 제2 호이슬러 합금을 포함하는 자기 메모리 장치.
  10. 고정층;
    자유층; 및
    상기 고정층과 상기 자유층 사이에 개재되는 터널 배리어층을 포함하고,
    상기 자유층은,
    호이슬러(Heusler) 합금을 포함하며, 제1 수직 자기 이방성 에너지를 갖는 제1 자성층과,
    상기 제1 자성층을 사이에 두고 상기 터널 배리어층과 이격되며, 상기 제1 수직 자기 이방성 에너지보다 큰 제2 수직 자기 이방성 에너지를 갖는 제2 자성층과,
    상기 제1 자성층과 상기 제2 자성층 사이에 개재되며, 금속 산화물층을 포함하는 결합층을 포함하고,
    상기 금속 산화물층은 마그네슘 알루미늄 산화물(MgAlO), 하프늄 산화물(HfO), 지르코늄 산화물(ZrO), 알루미늄 산화물(AlO) 및 이들의 조합 중 적어도 하나를 포함하는 자기 메모리 장치.
  11. 삭제
  12. 제 10항에 있어서,
    상기 제1 자성층은 제1 포화 자화를 갖고, 상기 제2 자성층은 상기 제1 포화 자화보다 큰 제2 포화 자화를 갖는 자기 메모리 장치.
  13. 제 10항에 있어서,
    상기 자유층을 사이에 두고 상기 터널 배리어층과 이격되는 캡핑층을 더 포함하고,
    상기 캡핑층은 금속층 또는 금속 산화물층을 포함하는 자기 메모리 장치.
  14. 제 10항에 있어서,
    상기 제1 자성층과 상기 제2 자성층은 상기 결합층을 매개로 자기 교환 결합(magnetic exchange coupling)을 형성하는 자기 메모리 장치.
  15. 제 10항에 있어서,
    상기 고정층은 제3 자성층과, 제4 자성층과, 상기 제3 자성층과 상기 제4 자성층 사이의 비자성층을 포함하고,
    상기 제3 자성층과 상기 제4 자성층은 상기 비자성층을 매개로 반강자성적으로(antiferromagnetically) 결합하는 자기 메모리 장치.
  16. 고정층;
    자유층; 및
    상기 고정층과 상기 자유층 사이에 개재되는 터널 배리어층을 포함하고,
    상기 자유층은,
    제1 호이슬러(Heusler) 합금을 포함하며, 제1 수직 자기 이방성 에너지를 갖는 제1 자성층과,
    상기 제1 자성층을 사이에 두고 상기 터널 배리어층과 이격되고, 수직 자기 이방성(PMA)을 갖는 제2 호이슬러 합금을 포함하며, 상기 제1 수직 자기 이방성 에너지보다 큰 제2 수직 자기 이방성 에너지를 갖는 제2 자성층과,
    상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 결합층을 포함하고,
    상기 결합층은 마그네슘 알루미늄 산화물(MgAlO), 하프늄 산화물(HfO), 지르코늄 산화물(ZrO) 및 알루미늄 산화물(AlO) 중 적어도 하나를 포함하는 금속 산화물층을 포함하고,
    상기 금속 산화물층은 상기 제1 자성층과의 계면에서 계면 수직 자기 이방성(interfacial PMA)을 발현하는 자기 메모리 장치.
  17. 삭제
  18. 제 16항에 있어서,
    상기 제1 호이슬러 합금은 수평 자기 이방성(IMA)을 갖는 자기 메모리 장치.
  19. 제 16항에 있어서,
    상기 제2 호이슬러 합금은 Mn3Ga, Mn3Ge 및 이들의 조합 중 적어도 하나를 포함하는 자기 메모리 장치.
  20. 제 16항에 있어서,
    상기 제1 자성층과 상기 제2 자성층은 상기 결합층을 매개로 자기 교환 결합(magnetic exchange coupling)을 형성하는 자기 메모리 장치.
KR1020190013435A 2019-02-01 2019-02-01 자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치 Active KR102567512B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190013435A KR102567512B1 (ko) 2019-02-01 2019-02-01 자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치
US16/685,415 US11088319B2 (en) 2019-02-01 2019-11-15 Magnetic tunnel junction including a free layer structure and magnetic memory device comprising the same
CN202010004334.1A CN111525025A (zh) 2019-02-01 2020-01-03 磁存储器件
US17/344,206 US11706998B2 (en) 2019-02-01 2021-06-10 Magnetic tunnel junction and magnetic memory device comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190013435A KR102567512B1 (ko) 2019-02-01 2019-02-01 자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치

Publications (2)

Publication Number Publication Date
KR20200095726A KR20200095726A (ko) 2020-08-11
KR102567512B1 true KR102567512B1 (ko) 2023-08-14

Family

ID=71837692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190013435A Active KR102567512B1 (ko) 2019-02-01 2019-02-01 자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치

Country Status (3)

Country Link
US (2) US11088319B2 (ko)
KR (1) KR102567512B1 (ko)
CN (1) CN111525025A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430942B2 (en) * 2018-06-28 2022-08-30 Intel Corporation Multilayer free magnetic layer structure for spin-based magnetic memory
KR102798298B1 (ko) * 2020-07-14 2025-04-18 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
KR20220014143A (ko) * 2020-07-28 2022-02-04 삼성전자주식회사 자기 메모리 소자
KR102323401B1 (ko) 2020-10-26 2021-11-05 연세대학교 산학협력단 자기 터널 접합 소자, 이를 이용한 자기 메모리 장치 및 그 제조 방법
WO2022205235A1 (zh) * 2021-03-31 2022-10-06 华为技术有限公司 一种存储器及电子设备
US12112782B2 (en) * 2021-09-08 2024-10-08 International Business Machines Corporation Compact MRAM architecture with magnetic bottom electrode
KR20230089260A (ko) 2021-12-13 2023-06-20 삼성전자주식회사 자기 저항 메모리 소자
US12040115B1 (en) * 2023-02-07 2024-07-16 Tdk Corporation Magnetoresistance effect element
US20240357942A1 (en) * 2023-04-20 2024-10-24 International Business Machines Corporation Textured cobalt aluminum/magnesium-aluminum-oxide pedestal for memory devices
CN116782664B (zh) * 2023-08-18 2023-10-27 苏州凌存科技有限公司 一种半导体存储单元、阵列、器件及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8015694B2 (en) * 2007-12-18 2011-09-13 Hitachi Global Storage Technologies Netherlands B.V. Method for making a scissoring-type current-perpendicular-to-the-plane (CPP) magnetoresistive sensor
US8018691B2 (en) * 2008-10-20 2011-09-13 Hitachi Global Storage Technologies Netherlands B.V. CPP dual free layer magnetoresistive head for magnetic data storage
JP5448438B2 (ja) 2008-12-19 2014-03-19 エイチジーエスティーネザーランドビーブイ 磁気リード・ヘッド
US20110200845A1 (en) 2010-02-16 2011-08-18 Seagate Technology Llc Current perpendicular to the plane reader with improved giant magneto-resistance
US8879214B2 (en) * 2011-12-21 2014-11-04 HGST Netherlands B.V. Half metal trilayer TMR reader with negative interlayer coupling
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9076467B2 (en) 2013-07-02 2015-07-07 HGST Netherlands B.V. Current-perpendicular-to-the-plane (CPP) magnetoresistive sensor with multilayer reference layer including a crystalline CoFeX layer and a Heusler alloy layer
US9306155B2 (en) * 2013-11-11 2016-04-05 Samsung Electronics Co., Ltd. Method and system for providing a bulk perpendicular magnetic anisotropy free layer in a perpendicular magnetic junction usable in spin transfer torque magnetic random access memory applications
US9236564B2 (en) * 2013-12-11 2016-01-12 Samsung Electronics Co., Ltd. Method and system for providing an engineered magnetic layer including Heusler layers and an amorphous insertion layer
US9634241B2 (en) 2014-08-06 2017-04-25 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including Heusler multilayers
JP6483403B2 (ja) * 2014-10-30 2019-03-13 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気抵抗素子、及びｓｔｔ−ｍｒａｍ
US10170690B2 (en) 2015-11-16 2019-01-01 Samsung Electronics Co., Ltd. Hybrid-fl with edge-modified coupling
KR101956976B1 (ko) * 2016-02-05 2019-03-11 한양대학교 산학협력단 메모리 소자
US10453510B2 (en) * 2016-02-05 2019-10-22 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Memory device
KR102175385B1 (ko) 2016-04-12 2020-11-06 에스케이하이닉스 주식회사 다층 자성 박막 스택 및 이를 포함하는 데이터 저장 장치
JP2018037616A (ja) 2016-09-02 2018-03-08 株式会社サムスン日本研究所 磁気トンネル接合素子
WO2018125248A1 (en) * 2016-12-31 2018-07-05 Intel Corporation Heusler alloy based magnetic tunnel junctions and refractory interconnects
KR101825318B1 (ko) 2017-01-03 2018-02-05 고려대학교 산학협력단 스핀필터 구조체를 포함하는 자기 터널 접합 소자
US9966529B1 (en) 2017-03-17 2018-05-08 Headway Technologies, Inc. MgO insertion into free layer for magnetic memory applications
US10354709B2 (en) * 2017-06-19 2019-07-16 Regents Of The University Of Minnesota Composite free magnetic layers

Also Published As

Publication number Publication date
US20200251650A1 (en) 2020-08-06
CN111525025A (zh) 2020-08-11
KR20200095726A (ko) 2020-08-11
US11088319B2 (en) 2021-08-10
US20210305497A1 (en) 2021-09-30
US11706998B2 (en) 2023-07-18

Similar Documents

Publication Publication Date Title
KR102567512B1 (ko) 자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치
US10651369B2 (en) Magnetoresistive element and magnetic memory
JP4991155B2 (ja) 半導体記憶装置
CN104051610B (zh) 具有插入层的磁性结和使用该磁性结的磁存储器
US8779538B2 (en) Magnetic tunneling junction seed, capping, and spacer layer materials
JP5150673B2 (ja) スピンメモリおよびスピントランジスタ
JP5677347B2 (ja) 磁気抵抗素子及び磁気メモリの書き込み方法
JP2009521807A (ja) スピントランスファー方式により電流書き込みを行ない、かつスピントランスファートルクによる書き込み電流密度を小さくした磁性素子
JP2003060165A (ja) 半導体記憶装置
KR101375389B1 (ko) 자기 메모리 소자, 자기 메모리 장치, 스핀 트랜지스터 및 집적 회로
CN113380944A (zh) 磁存储装置
KR20130137531A (ko) 자기 터널링 접합 시드, 캡핑 및 스페이서 막 물질들
JP2007305882A (ja) 記憶素子及びメモリ
JP2008159612A (ja) 半導体記憶装置
JP2020155488A (ja) 磁気記憶装置
KR102566954B1 (ko) 자기 메모리 소자 및 그 제조 방법
US20240284802A1 (en) Magnetic memory device and method for fabricating the same
US11735241B2 (en) Magnetic memory device and method for fabricating the same
CN114512596A (zh) 磁存储器件
US12190928B2 (en) Magnetoresistive random access memory device having a metal layer doped with a magnetic material
TWI888174B (zh) 磁性記憶體裝置
TW202324402A (zh) 磁性記憶體裝置
JP2024148018A (ja) 磁気メモリデバイス

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190201

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210806

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190201

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221209

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230623

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230810

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230810

End annual number: 3

Start annual number: 1

PG1601 Publication of registration