[go: up one dir, main page]

KR102547313B1 - 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법 - Google Patents

배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법 Download PDF

Info

Publication number
KR102547313B1
KR102547313B1 KR1020180048507A KR20180048507A KR102547313B1 KR 102547313 B1 KR102547313 B1 KR 102547313B1 KR 1020180048507 A KR1020180048507 A KR 1020180048507A KR 20180048507 A KR20180048507 A KR 20180048507A KR 102547313 B1 KR102547313 B1 KR 102547313B1
Authority
KR
South Korea
Prior art keywords
layer
pattern
pattern layer
wiring
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180048507A
Other languages
English (en)
Other versions
KR20190124838A (ko
Inventor
신현억
박홍식
백경민
손상우
신상원
이주현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180048507A priority Critical patent/KR102547313B1/ko
Priority to US16/384,821 priority patent/US10847076B2/en
Publication of KR20190124838A publication Critical patent/KR20190124838A/ko
Application granted granted Critical
Publication of KR102547313B1 publication Critical patent/KR102547313B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/38—Anti-reflection arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G09G3/3426—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines the different display panel areas being distributed in two dimensions, e.g. matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

배선 기판, 배선 기판을 포함하는 표시 장치 및 배선 기판의 제조 방법이 제공된다. 상기 표시 장치는 베이스, 및 상기 베이스 상에 배치되고, 상호 적층된 제1 패턴층 및 상기 제1 패턴층과 상이한 재료를 포함하는 제2 패턴층을 포함하는 제1 배선층을 포함하되, 상기 제2 패턴층은 MoOx (1.9 ≤ x ≤ 2.1)를 포함한다.

Description

배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법{WIRING SUBSTRATE, DISPLAY DEVICE INCLUDING THE SAME, AND METHOD OF MANUFACTURING WIRING SUBSTRATE}
본 발명은 배선 기판, 배선 기판을 포함하는 표시 장치 및 배선 기판의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 점차 커지고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting diode Display, OLED) 등과 같은 다양한 표시 장치가 개발되고 있다.
표시 장치는 서로 다른 색을 표현하는 복수의 화소를 포함하여 색 표시를 구현할 수 있다. 표시 장치의 각 화소가 서로 독립적으로 동작하고 서로 다른 색을 표현하기 위해 표시 장치의 배선 기판은 구동 신호를 전달하기 위한 신호 배선들을 포함할 수 있다. 신호 배선들은 구동 신호의 손실을 최소화하기 위해 낮은 전기 저항을 가질 것이 요구될 뿐만 아니라 높은 열적 안정성 및 쉬운 가공성 등이 요구된다.
표시 장치가 점차 고해상도화 됨에 따라 신호 배선들의 집적도가 높아지고, 단위 면적당 신호 배선들이 차지하는 면적이 증가할 수 있다. 그러나 금속 재료를 포함하는 신호 배선들은 상대적으로 높은 광 반사율을 가지며, 신호 배선들 등에 의해 반사된 외부 광은 표시 장치의 콘트라스트를 저하시키는 등 표시 품질의 저하를 야기할 수 있다.
이에 본 발명이 해결하고자 하는 과제는 외부 광의 반사를 억제하여 표시 품질이 향상된 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 외부 광의 반사를 억제할 수 있는 배선 기판을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 외부 광의 반사를 억제할 수 있는 배선 기판의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 베이스, 및 상기 베이스 상에 배치되고, 상호 적층된 제1 패턴층 및 상기 제1 패턴층과 상이한 재료를 포함하는 제2 패턴층을 포함하는 제1 배선층을 포함하되, 상기 제2 패턴층은 MoOx (1.9 ≤ x ≤ 2.1)를 포함한다.
상기 제1 패턴층의 광 반사율은 상기 제2 패턴층의 광 반사율 보다 클 수 있다.
상기 제1 패턴층과 상기 제2 패턴층은 서로 맞닿고, 상기 제1 패턴층의 두께는 상기 제2 패턴층의 두께 보다 크고, 상기 제2 패턴층의 두께는 400Å 이상일 수 있다.
상기 제1 배선층은, 상기 제1 패턴층을 사이에 두고 상기 제2 패턴층과 이격 배치되며, 상기 제1 패턴층과 맞닿는 제3 패턴층을 더 포함하되, 상기 제1 패턴층의 전기 전도도는 상기 제2 패턴층의 전기 전도도 보다 크고, 상기 제1 패턴층의 전기 전도도는 상기 제3 패턴층의 전기 전도도 보다 클 수 있다.
상기 제1 배선층은, 상기 제1 패턴층을 사이에 두고 상기 제2 패턴층과 이격 배치되며, 상기 제1 패턴층과 맞닿는 제3 패턴층을 더 포함하되, 상기 제1 패턴층과 상기 제2 패턴층은 서로 맞닿고, 상기 제1 패턴층의 두께는 상기 제3 패턴층의 두께 보다 크고, 상기 제2 패턴층의 두께는 상기 제3 패턴층의 두께 보다 클 수 있다.
상기 제2 패턴층은, 상기 MoOx를 포함하고, 상기 제1 패턴층과 맞닿는 제1 부분, 및 상기 제1 부분 상에 배치되고, 상기 제1 부분과 물리적 경계를 갖지 않으며, MoOy (x < y)를 포함하는 제2 부분을 포함할 수 있다.
또, 상기 제1 부분은 비정질 상태의 산화 몰리브덴을 포함하고, 상기 제1 부분은 몰리브덴 원자 및 산소 원자만으로 이루어질 수 있다.
또한, 상기 제2 부분은 비정질 상태의 산화 몰리브덴을 포함하고, 상기 제2 부분은 몰리브덴 원자 및 산소 원자만으로 이루어지고, y는 2.9 이상 3.1 이하일 수 있다.
상기 제1 부분의 두께는 상기 제2 부분의 두께 보다 클 수 있다.
또, 상기 표시 장치는 상기 제1 배선층 상에 배치되고, 상기 제2 부분과 적어도 부분적으로 맞닿는 보호층, 및 상기 보호층 상에 배치된 화소 전극을 더 포함하되, 상기 제1 배선층의 상기 제2 부분 및 상기 보호층은 컨택홀을 가지고, 상기 화소 전극은 상기 제1 배선층의 상기 제1 부분과 맞닿을 수 있다.
또한, 상기 제1 배선층의 상기 제1 부분의 비저항은 10- 4Ωm 이하일 수 있다.
상기 표시 장치는 상기 베이스와 상기 제1 배선층 사이에 배치되고, 상기 제1 배선층과 절연되도록 배치되며, 상호 적층된 제4 패턴층 및 제5 패턴층을 포함하는 제2 배선층, 및 상기 제1 배선층과 상기 제2 배선층 사이에 배치된 반도체 패턴층을 더 포함하되, 상기 제4 패턴층은 상기 제1 패턴층과 동일한 재료를 포함하고, 상기 제5 패턴층은 상기 제2 패턴층과 동일한 재료를 포함할 수 있다.
또, 상기 제1 배선층의 상기 제2 패턴층의 측면은 제1 경사각을 형성하고, 상기 제2 배선층의 상기 제5 패턴층의 측면은 상기 제1 경사각 보다 작은 제2 경사각을 형성하고, 상기 반도체 패턴층의 측면은 상기 제1 경사각 보다 큰 제3 경사각을 형성할 수 있다.
상기 제1 배선층은 데이터 배선, 소스 패턴 및 드레인 패턴을 포함하고, 상기 제2 배선층은 게이트 배선 및 게이트 패턴을 포함하며, 상기 게이트 패턴, 상기 반도체 패턴, 상기 소스 패턴 및 상기 드레인 패턴은 박막 트랜지스터를 형성할 수 있다.
상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 배선 기판은 베이스, 및 상기 베이스 상에 배치되고, 상호 적층된 제1 패턴층 및 상기 제1 패턴층과 상이한 재료를 포함하는 제2 패턴층을 포함하는 제1 배선층을 포함하되, 상기 제2 패턴층은 MoOx (1.9 ≤ x ≤ 2.1)를 포함한다.
상기 또 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 배선 기판의 제조 방법은 베이스 상에 제1 금속층 및 상기 제1 금속층과 상이한 재료를 포함하는 제2 금속층을 순차 형성하는 단계, 상기 제2 금속층 상에 마스크 패턴을 형성하는 단계, 및 상기 제1 금속층과 상기 제2 금속층을 일괄 식각하여 순차 적층된 제1 패턴층 및 제2 패턴층을 형성하는 단계를 포함하되, 상기 제2 패턴층은 MoOx (1.9 ≤ x ≤ 2.1)를 포함한다.
상기 배선 기판의 제조 방법은 상기 제2 금속층을 형성하는 단계와 상기 마스크 패턴을 형성하는 단계 사이에, 상기 제2 금속층을 부분적으로 산화시키는 단계를 더 포함할 수 있다.
또, 상기 제2 금속층을 부분적으로 산화시키는 단계는, 몰리브덴 원자와 산소 원자의 조성비가 서로 상이한 제1 부분 및 제2 부분을 형성하는 단계를 포함하되, 상기 제1 부분은 상기 MoOx를 포함하고, 상기 제2 부분은 상기 제1 부분과 물리적 경계를 갖지 않으며, MoOy (x < y)를 포함할 수 있다.
또한, 상기 배선 기판의 제조 방법은, 상기 제1 부분 및 상기 제2 부분을 형성하는 단계 후에, 상기 제2 부분을 부분적으로 제거하여 상기 제1 부분을 노출시키는 단계를 더 포함할 수 있다.
상기 제2 금속층을 형성하는 단계는, 스퍼터링을 통해 상기 제2 금속층을 형성하는 단계를 포함하고, 상기 스퍼터링은 불활성 가스 분위기 하에서 수행되고, 상기 스퍼터링의 타겟은 산화 몰리브덴을 포함하고, 상기 산화 몰리브덴의 몰리브덴 원자와 산소 원자의 조성비는 1:1.9 이상 1:2.1 이하일 수 있다.
상기 제1 패턴층 및 상기 제2 패턴층을 형성하는 단계는, 식각액을 이용하여 상기 제1 금속층 및 상기 제2 금속층을 일괄 식각하는 단계를 포함하고, 상기 식각액은, 10.0 중량% 이상 20.0 중량% 이하의 과산화황산염을 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따르면 배선 기판에 의한 외부 광의 반사를 최소화할 수 있고, 표시 품질이 향상된 표시 장치를 제공할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 분해사시도이다.
도 2는 도 1의 표시 장치의 임의의 화소의 레이아웃이다.
도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 절개한 단면도이다.
도 4는 도 3의 배선 기판을 확대하여 나타낸 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 6 내지 도 24는 본 발명의 일 실시예에 따른 배선 기판의 제조 방법을 순서대로 나타낸 단면도들이다.
도 25는 실험예 1에 따른 결과를 나타낸 도면이다.
도 26은 실험예 2에 따라 제조된 패턴의 단면 프로파일이다.
도 27은 실험예 3에 따라 제조된 패턴의 단면 프로파일이다.
도 28은 비교예 1에 따라 제조된 패턴의 단면 프로파일이다.
도 29는 비교예 2에 따라 제조된 적층체의 단면 프로파일이다.
도 30은 실험예 4에 따른 결과를 나타낸 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 '위(on)'로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 '직접 위(directly on)'로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. '및/또는'는 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 '아래(below)', '아래(beneath)', '하부(lower)', '위(above)', '상부(upper)' 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 '아래(below 또는 beneath)'로 기술된 소자는 다른 소자의 '위(above)'에 놓여질 수 있다. 따라서, 예시적인 용어인 '아래'는 아래와 위의 방향을 모두 포함할 수 있다.
본 명세서에서, 제1 방향(X)은 평면 내 임의의 방향을 의미하고, 제2 방향(Y)은 상기 평면 내에서 제1 방향(X)과 교차하는 다른 방향을 의미한다. 또, 제3 방향(Z)은 상기 평면과 수직한 방향을 의미한다.
다르게 정의되지 않는 한, '평면'은 제1 방향(X)과 제2 방향(Y)이 속하는 평면을 의미한다. 또, 다르게 정의되지 않는 한 '중첩'은 상기 평면 시점에서 제3 방향(Z)으로 중첩하는 것을 의미한다.
이하, 첨부된 도면을 참고로 하여 본 발명에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1)의 분해사시도이다.
도 1을 참조하면, 본 실시예에 따른 표시 장치(1)는 표시 패널(11) 및 표시 패널(11)에 광을 제공하는 백라이트 유닛(20)을 포함할 수 있다.
표시 패널(11)에는 표시 영역(DA) 및 비표시 영역(NA)이 정의될 수 있다. 표시 영역(DA)은 복수의 화소(PX)들을 포함하여 실질적인 영상 표시에 기여하는 영역을 의미한다. 본 명세서에서, 용어 '화소'는 색 표시를 위하여 평면 시점에서 표시 장치(1) 또는 표시 영역(DA)이 구획되어 시청자에게 인식되는 단일 영역을 의미하며, 하나의 화소는 미리 정해진 하나의 기본색을 표현할 수 있다. 상기 기본색의 예로는 적색, 녹색 및 청색을 들 수 있다. 도 1은 복수의 화소(PX)들이 제1 방향(X) 및 제2 방향(Y)으로 반복 배열되어 대략 매트릭스 배열된 경우를 예시하고 있으나 본 발명이 이에 제한되는 것은 아니다. 평면 시점에서, 표시 영역(DA)은 비표시 영역(NA)에 의해 둘러싸일 수 있다. 비표시 영역(NA)은 영상 표시에 기여하지 않는 영역을 의미한다.
표시 패널(11)은 대략 제1 방향(X)으로 연장된 복수의 게이트 배선(GL) 및 대략 제2 방향(Y)으로 연장된 복수의 데이터 배선(DL)을 포함할 수 있다. 게이트 배선(GL)은 표시 영역(DA)과 비표시 영역(NA)에 걸쳐 배치되며, 게이트 구동부로부터 제공된 게이트 신호를 표시 영역(DA) 내의 박막 트랜지스터(TR)에 전달할 수 있다. 또, 데이터 배선(DL)은 표시 영역(DA)과 비표시 영역(NA)에 걸쳐 배치되며, 데이터 구동부로부터 제공된 데이터 신호를 표시 영역(DA) 내의 박막 트랜지스터(TR)에 전달할 수 있다.
백라이트 유닛(20)은 표시 패널(11)의 하부에 배치될 수 있다. 백라이트 유닛(20)은 특정 파장을 갖는 광을 표시 패널(11)에 제공할 수 있다. 백라이트 유닛(20)은 광원(미도시) 및 상기 광원으로부터 제공받은 광의 경로를 가이드하여 표시 패널(11) 측으로 출사하는 도광판(미도시)을 포함하는 엣지형 백라이트 유닛일 수 있다. 상기 광원은 발광 다이오드(LED) 또는 유기 발광 다이오드(OLED) 등을 포함할 수 있다. 상기 광원은 청색 광을 방출하거나, 또는 백색 광을 방출할 수 있다. 또, 상기 도광판의 재료는 광 투과율이 높은 재료이면 특별히 제한되지 않으나, 예를 들어 글라스(glass) 재료, 석영(quartz) 재료 또는 폴리에틸렌테레프탈레이트(polyethyleneterephthalate), 폴리카보네이트(polycarbonate) 등의 플라스틱 재료를 포함할 수 있다. 다른 실시예에서, 백라이트 유닛(20)은 광원이 표시 패널(11)과 중첩하도록 배치된 직하형 백라이트 유닛일 수도 있다.
도면에 도시하지 않았으나, 표시 패널(11)과 백라이트 유닛(20) 사이에는 하나 이상의 광학 시트(미도시)가 배치될 수 있다. 상기 광학 시트는 프리즘 시트, 확산 시트, (반사형)편광 시트, 렌티큘러렌즈 시트, 마이크로렌즈 시트 중 하나 이상을 포함할 수 있다. 상기 광학 시트는 백라이트 유닛(20)으로부터 표시 패널(11) 측으로 진행하는 광의 광학 특성을 변조하여 표시 장치(1)의 표시 품질을 개선할 수 있다. 예를 들어, 상기 광학 시트는 광을 집광하거나, 확산/산란시키거나, 또는 편광 특성을 변조할 수 있다.
이하, 도 2 내지 도 4를 더욱 참조하여 본 실시예에 따른 표시 패널(11)에 대해 더 상세하게 설명한다. 도 2는 도 1의 표시 장치(1)의 임의의 화소(PX)의 레이아웃이다. 도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 절개한 단면도이다. 도 4는 도 3의 배선 기판(101)을 확대하여 나타낸 단면도이다.
도 2 내지 도 4를 더 참조하면, 표시 패널(11)은 배선 기판(101)(예컨대, 하부 기판), 대향 기판(400)(예컨대, 상부 기판) 및 배선 기판(101)과 대향 기판(400) 사이에 개재된 액정층(500)을 포함할 수 있다. 도면으로 표현하지 않았으나, 배선 기판(101)과 대향 기판(400)은 실링 부재(미도시)에 의해 결합될 수 있다.
우선 배선 기판(101)에 대하여 설명한다. 배선 기판(101)은 하부 베이스(110), 하부 베이스(110) 상에 배치된 제1 배선층(201)을 포함하고, 반도체 패턴층(AP), 제2 배선층(300) 및 화소 전극(190)을 더 포함할 수 있다. 제1 배선층(201)은 데이터 배선(DL), 소스 패턴(SP) 및 드레인 패턴(DP)을 포함하는 데이터 배선층이고, 제2 배선층(300)은 게이트 배선(GL) 및 게이트 패턴(GP)을 포함하는 게이트 배선층일 수 있다.
하부 베이스(110)는 투명한 절연 플레이트 또는 절연 필름일 수 있다. 예를 들어, 하부 베이스(110)는 글라스 재료, 석영 재료 또는 투광성 플라스틱 재료를 포함할 수 있다. 몇몇 실시예에서, 하부 베이스(110)는 벤딩된 상태이고, 표시 장치(1)는 곡면형 표시 장치일 수 있다. 하부 베이스(110)의 상면은 제1 방향(X) 및 제2 방향(Y)이 속하는 평면 내에 놓일 수 있다.
하부 베이스(110) 상에는 제2 배선층(300)이 배치될 수 있다. 제2 배선층(300)은 게이트 배선(GL) 및 게이트 패턴(GP)을 포함할 수 있다. 게이트 배선(GL) 및 게이트 패턴(GP)은 동일한 층에 배치되고, 한 번의 공정을 통해 동시에 형성될 수 있다.
게이트 배선(GL)은 대략 제1 방향(X)을 따라 연장될 수 있다. 게이트 배선(GL)은 게이트 구동부(미도시)로부터 제공된 게이트 신호를 각 화소(PX) 마다 배치된 박막 트랜지스터(TR)에 전달할 수 있다. 상기 게이트 신호는 박막 트랜지스터(TR)의 제어 신호일 수 있다. 예를 들어, 제1 방향(X)을 따라 배열된 복수의 화소(PX)들은 하나의 게이트 배선(GL)을 공유할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
게이트 패턴(GP)은 게이트 배선(GL)과 전기적으로 연결되어 상기 게이트 신호를 제공 받을 수 있다. 예를 들어, 게이트 배선(GL)의 일부가 돌출되어 게이트 패턴(GP)을 이루고, 게이트 배선(GL)과 게이트 패턴(GP)은 물리적 경계를 갖지 않을 수 있다. 게이트 패턴(GP)은 박막 트랜지스터(TR)의 제어 단자를 형성할 수 있다.
제2 배선층(300)은 복수의 층의 적층 구조를 가질 수 있다. 예시적인 실시예에서, 제2 배선층(300)은 상호 적층된 제4 패턴층(340) 및 제5 패턴층(350)을 포함하고, 제6 패턴층(360)을 더 포함할 수 있다. 제2 배선층(300)의 적층 구조에 대해서는 제1 배선층(201)과 함께 후술한다.
제2 배선층(300) 상에는 게이트 절연층(130)이 배치될 수 있다. 게이트 절연층(130)은 제1 배선층(201)과 그 상부의 구성요소들을 서로 절연시킬 수 있다. 게이트 절연층(130)은 질화규소, 산화규소, 질화산화규소 또는 산화질화규소 등의 무기 절연 재료를 포함할 수 있다. 게이트 절연층(130)은 복수의 층의 적층 구조를 갖거나, 단일 층 구조를 가질 수 있다.
게이트 절연층(130) 상에는 반도체 패턴층(AP)이 배치될 수 있다. 반도체 패턴층(AP)은 반도체 재료를 포함할 수 있다. 예를 들어, 반도체 패턴층(AP)은 비정질 규소를 포함할 수 있다. 다른 예를 들어, 반도체 패턴층(AP)은 다결정 규소를 포함하거나, 단결정 규소를 포함하거나, 또는 산화물 반도체 재료를 포함할 수도 있다. 반도체 패턴층(AP)은 박막 트랜지스터(TR)의 채널을 형성할 수 있다. 예를 들어, 게이트 패턴(GP)에 인가되는 신호에 따라 반도체 패턴층(AP)에 채널이 형성될 수 있다. 반도체 패턴층(AP)은 후술할 제1 배선층(201)과 중첩하는 영역 및 소스 패턴(SP)과 드레인 패턴(DP) 사이에 배치될 수 있다.
반도체 패턴층(AP) 상에는 제1 배선층(201)이 배치될 수 있다. 제1 배선층(201)은 제2 배선층(300)과 절연되도록 배치될 수 있다. 제1 배선층(201)은 데이터 배선(DL), 소스 패턴(SP) 및 드레인 패턴(DP)을 포함할 수 있다. 데이터 배선(DL), 소스 패턴(SP) 및 드레인 패턴(DP)은 동일한 층에 배치되고, 한 번의 공정을 통해 동시에 형성될 수 있다.
데이터 배선(DL)은 대략 제2 방향(Y)을 따라 연장될 수 있다. 데이터 배선(DL)은 데이터 구동부(미도시)로부터 제공된 데이터 신호를 각 화소(PX) 마다 배치된 박막 트랜지스터(TR)에 전달할 수 있다. 상기 데이터 신호는 박막 트랜지스터(TR)의 입력 신호일 수 있다. 예를 들어, 제2 방향(Y)을 따라 배열된 복수의 화소(PX)들은 하나의 데이터 배선(DL)을 공유할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
소스 패턴(SP)은 데이터 배선(DL)과 전기적으로 연결되어 상기 데이터 신호를 제공 받을 수 있다. 예를 들어, 데이터 배선(DL)의 일부가 돌출되어 소스 패턴(SP)을 이루고, 데이터 배선(DL)과 소스 패턴(SP)은 물리적 경계를 갖지 않을 수 있다. 평면 시점에서, 소스 패턴(SP)은 드레인 패턴(DP)의 적어도 일부를 둘러싸는 형상일 수 있다. 또, 드레인 패턴(DP)은 반도체 패턴층(AP) 상에서 데이터 배선(DL)과 이격 배치될 수 있다. 드레인 패턴(DP)은 후술할 화소 전극(190)과 전기적으로 연결될 수 있다. 소스 패턴(SP)과 드레인 패턴(DP)은 각각 박막 트랜지스터(TR)의 입력 단자와 출력 단자를 형성할 수 있다. 소스 패턴(SP)에 제공된 신호, 예컨대 전류 신호는 반도체 패턴층(AP)에 형성된 채널을 통해 드레인 패턴(DP) 측으로 전달될 수 있다.
제1 배선층(201)은 복수의 층의 적층 구조를 가질 수 있다. 예시적인 실시예에서, 제1 배선층(201)은 상호 적층된 제1 패턴층(210) 및 제2 패턴층(221)을 포함하고, 제3 패턴층(230)을 더 포함할 수 있다.
제1 패턴층(210)은 비저항이 낮아 전기 전도도가 우수한 금속 재료를 포함할 수 있다. 예를 들어, 제1 패턴층(210)은 구리(Cu), 은(Ag), 알루미늄(Al) 또는 이들의 합금을 포함할 수 있다. 제1 패턴층(210)은 단일층 구조를 가질 수 있다. 비제한적인 일례로서, 제1 패턴층(210)은 순수 구리로 이루어진 구리 단일층이거나, 또는 구리 합금을 포함하는 구리 합금 단일층일 수 있다. 제1 패턴층(210)은 불투광성을 나타낼 수 있다.
제2 패턴층(221)은 제1 패턴층(210) 상에 배치될 수 있다. 예를 들어, 제2 패턴층(221)은 제1 패턴층(210)의 상면과 맞닿을 수 있다. 제2 패턴층(221)은 제1 패턴층(210)에 비해 광 흡수율이 크고 광 반사율이 작은 재료를 포함할 수 있다. 예를 들어, 제2 패턴층(221)의 가시광선 전체 파장 대역에서의 평균 반사율은 제1 패턴층(210)의 평균 반사율 보다 작을 수 있다.
예시적인 실시예에서, 제2 패턴층(221)은 산화 몰리브덴을 포함할 수 있다. 또, 제2 패턴층(221)은 제1 부분(221a) 및 제1 부분(221a) 상에 배치된 제2 부분(221b)을 포함할 수 있다.
제2 패턴층(221)의 제1 부분(221a)은 제1 패턴층(210)과 맞닿을 수 있다. 예를 들어, 제2 패턴층(221)의 제1 부분(221a)은 제2 패턴층(221)의 하면으로부터 소정 두께를 갖는 부분일 수 있다. 제1 부분(221a)은 비정질 상태의 산화 몰리브덴을 포함할 수 있다. 예시적인 실시예에서, 제2 패턴층(221)의 제1 부분(221a)은 MoOx (1.9 ≤ x ≤ 2.1)를 포함할 수 있다. 제1 부분(221a)은 전체적으로 실질적으로 균일한 조성비를 가질 수 있다. 예를 들어, 제1 부분(221a)은 몰리브덴 원자 및 산소 원자 만으로 이루어지되, 몰리브덴 원자와 산소 원자의 조성비는 약 1:1.9 이상 약 1:2.1 이하, 또는 약 1:1.95 이상 약 1:2.05 이하, 또는 약 1:2.0일 수 있다. 제2 패턴층(221)의 제1 부분(221a)의 가시 광선 전체 파장 대역에 대한 소광 계수(extinction coefficient, k)는 약 0.7 이상일 수 있다.
제2 부분(221b)은 제1 부분(221a) 상에 위치할 수 있다. 제2 부분(221b)은 제1 부분(221a)이 소정의 소광 계수를 유지할 수 있도록 제1 부분(221a)을 보호하여 표시 장치(1)의 신뢰성을 향상시킬 수 있다. 또, 제1 부분(221a)이 보호층(150)과 맞닿는 것을 방지할 수 있다.
제2 부분(221b)은 후술할 보호층(150)과 맞닿을 수 있다. 예를 들어, 제2 패턴층(221)의 제2 부분(221b)은 제2 패턴층(221)의 상면으로부터 소정 두께를 갖는 부분일 수 있다. 제2 부분(221b)은 제1 부분(221a)과 마찬가지로 비정질 상태의 산화 몰리브덴을 포함할 수 있다.
제2 패턴층(221)의 제2 부분(221b)은 전체적으로 실질적으로 균일한 조성비를 가질 수 있다. 제2 부분(221b)은 제1 부분(221a)에 비해 산소 원자의 함량이 더 클 수 있다. 예시적인 실시예에서, 제2 패턴층(221)의 제2 부분(221b)은 MoOy (x < y)를 포함할 수 있다. 예를 들어, 제2 부분(221b)은 몰리브덴 원자 및 산소 원자 만으로 이루어지되, 몰리브덴 원자와 산소 원자의 조성비는 약 1:2.9 이상 약 1:3.1 이하(즉, y는 2.9 이상 3.1 이하), 또는 약 1:2.95 이상 약 1:3.05 이하(즉, y는 2.95 이상 3.05 이하), 또는 약 1:3.0(즉, y는 3.0)일 수 있다. 제2 패턴층(221)의 제2 부분(221b)의 소광 계수는 제1 부분(221a)의 소광 계수 보다 작을 수 있다.
제2 패턴층(221)의 제1 부분(221a)과 제2 부분(221b)은 서로 물리적 경계를 갖지 않을 수 있다. 즉, 비정질 상태의 산화 몰리브덴을 포함하는 제1 부분(221a) 및 제1 부분(221a)과 상이한 조성비를 갖는 비정질 상태의 산화 몰리브덴을 포함하는 제2 부분(221b)은 물리적 경계를 갖지 않되, 제1 부분(221a)의 산화 몰리브덴과 제2 부분(221b)의 산화 몰리브덴은 화학적 결합을 형성할 수 있다. 제2 부분(221b)은 MoOx가 부분적으로 산화되어 형성된 부분일 수 있다. 도 3 및 도 4는 제1 부분(221a) 상에 제2 부분(221b)이 직접 배치된 경우를 예시하고 있으나, 본 발명이 이에 제한되는 것은 아니다. 다른 실시예에서, 제1 부분(221a)과 제2 부분(221b) 사이에는, 제1 부분(221a) 및 제2 부분(221b)의 산화 몰리브덴과 상이한 조성비를 갖는 비정질 상태의 산화 몰리브덴을 포함하는 다른 부분(미도시)이 더 배치될 수 있다. 상기 다른 부분은 제1 부분(221a) 및 제2 부분(221b)과 물리적 경계를 갖지 않을 수 있다. 또 다른 실시예에서, 제2 부분(221b)은 제1 부분(221a)에 비해 산소 원자의 함량이 더 높되, 제2 부분(221b) 측에서 제1 부분(221a) 측으로 갈수록 산소 원자의 함량이 점진적으로, 또는 연속적으로 변화할 수 있다.
몰리브덴 원자와 산소 원자의 조성비가 약 1:1.9 이상 1:2.1 이하이고, 전체적으로 실질적으로 균일한 조성비를 갖는 제1 부분(221a)의 두께(T221a)와, 몰리브덴 원자와 산소 원자의 조성비가 약 1:2.9 이상 1:3.1 이하이고, 전체적으로 실질적으로 균일한 조성비를 갖는 제2 부분(221b)의 두께(T221b)는 상이할 수 있다. 예를 들어, 제1 부분(221a)의 두께(T221a)는 제2 부분(221b)의 두께(T221b) 보다 클 수 있다. 제1 부분(221a)의 두께(T221a)를 제2 부분(221b)의 두께(T221b) 보다 크게 하여 제2 패턴층(221)이 전체적으로 우수한 광 흡수율 및 낮은 광 반사율을 갖도록 함과 동시에 제2 패턴층(221)의 전체적인 전기 전도도를 향상시킬 수 있다.
제1 부분(221a)과 제2 부분(221b)을 포함하는 제2 패턴층(221)의 전체적인 전기 전도도는 제1 패턴층(210)의 전기 전도도 보다 작을 수 있다. 또, 제1 부분(221a)과 제2 부분(221b)을 포함하는 제2 패턴층(221)의 전기 전도도는 후술할 제3 패턴층(230)의 전기 전도도 보다 클 수 있다. 또, 제1 부분(221a)의 전기 전도도는 제2 부분(221b)의 전기 전도도 보다 클 수 있다. 비제한적인 일례로서, 제1 부분(221a)의 비저항은 약 10- 4Ωm 이하일 수 있다.
제1 부분(221a)과 제2 부분(221b)을 포함하는 제2 패턴층(221)의 두께(T221), 예컨대 최대 두께(T221)는 제1 패턴층(210)의 두께(T210) 보다 작을 수 있다. 또, 제2 패턴층(221)의 최대 두께(T221)는 제3 패턴층(230)의 두께(T230) 보다 클 수 있다. 예를 들어, 제2 패턴층(221)의 최대 두께(T221)의 하한은 약 400Å 이상, 또는 약 600Å 이상일 수 있다. 제2 패턴층(221)의 최대 두께(T221)의 하한이 상기 범위 내이면 가시 광선 전체 파장 대역의 광에 대해 현저하게 낮은 광 반사율을 나타낼 수 있다. 또, 제2 패턴층(221)의 최대 두께(T221)의 상한은 약 1,000Å 이하일 수 있다. 제2 패턴층(221)의 최대 두께(T221)의 상한이 상기 범위 내이면 제2 패턴층(221)의 상면에서 반사된 광과 제1 패턴층(210)의 상면에서 반사된 광 간의 상쇄 간섭을 통해 광 반사율을 더욱 감소시킬 수 있다.
예시적인 실시예에서, 제2 패턴층(221)의 제2 부분(221b)에는 컨택홀(CTH)이 형성될 수 있다. 즉, 제2 패턴층(221)의 제2 부분(221b)은 부분적으로 제거되어 그 하부의 제1 부분(221a)을 노출시킬 수 있다. 컨택홀(CTH)에는 후술할 화소 전극(190)이 삽입될 수 있다.
제1 배선층(201)의 제2 패턴층(221)의 제1 부분(221a)의 전기 전도도가 제2 부분(221b)의 전기 전도도 보다 큰 몇몇 실시예에서, 제2 부분(221b)을 부분적으로 제거하고 화소 전극(190)이 제1 부분(221a)과 맞닿도록 구성함으로써 화소 전극(190)과 제1 배선층(201) 간의 컨택 저항을 낮출 수 있다. 예를 들어, 화소 전극(190)과 맞닿는 도전체, 예컨대 제1 부분(221a)의 비저항을 약 10- 4Ωm 이하로 구성함으로써 화소 전극(190)에 인가되는 신호의 손실을 방지할 수 있다.
몇몇 실시예에서, 제1 배선층(201)은 반도체 패턴층(AP)과 제1 패턴층(210) 사이에 배치된 제3 패턴층(230)을 더 포함할 수 있다. 제3 패턴층(230)은 반도체 패턴층(AP) 및 제1 패턴층(210)과 맞닿을 수 있다. 제3 패턴층(230)은 제1 배선층(201)의 제1 패턴층(210) 내 금속 이온이 반도체 패턴층(AP)으로 확산되는 것을 방지하는 배리어층일 수 있다. 제3 패턴층(230)의 전기 전도도는 제1 패턴층(210)의 전기 전도도 보다 작을 수 있다. 예를 들어, 제3 패턴층(230)은 티타늄 또는 티타늄 합금을 포함할 수 있다. 제3 패턴층(230)은 단일층 구조를 가질 수 있다. 비제한적인 일례로서, 제3 패턴층(230)은 순수 티타늄으로 이루어진 티타늄 단일층이거나, 또는 티타늄 합금을 포함하는 티타늄 합금 단일층일 수 있다. 제3 패턴층(230)은 불투광성을 나타낼 수 있다.
제3 패턴층(230)의 두께(T230)는 제1 패턴층(210)의 두께(T210) 보다 작을 수 있다. 또, 제3 패턴층(230)의 두께(T230)는 제2 패턴층(221)의 두께(T221), 예컨대 제2 패턴층(221)의 최대 두께(T221) 보다 작을 수 있다. 제3 패턴층(230)의 두께(T230)를 제1 패턴층(210)의 두께(T210) 및 제2 패턴층(221)의 두께(T221) 보다 작게 형성하여 제1 배선층(201)의 전체 두께를 박형화할 수 있으며, 제1 배선층(201)의 전체적인 전기 전도도를 향상시킬 수 있다.
한편, 제2 배선층(300)은 상호 적층된 제4 패턴층(340) 및 제5 패턴층(350)을 포함하고, 제6 패턴층(360)을 더 포함할 수 있다.
제4 패턴층(340)은 비저항이 낮아 전기 전도도가 우수한 금속 재료를 포함할 수 있다. 제4 패턴층(340)은 제1 패턴층(210)과 실질적으로 동일한 재료를 포함할 수 있다. 즉, 제4 패턴층(340)은 구리, 은, 알루미늄 또는 이들의 합금을 포함하며, 단일층 구조를 가질 수 있다. 제4 패턴층(340)은 불투광성을 나타낼 수 있다. 그 외 제4 패턴층(340)에 대한 설명은 제1 패턴층(210)과 실질적으로 동일한 바, 중복되는 설명은 생략한다.
제5 패턴층(350)은 제4 패턴층(340) 상에 배치될 수 있다. 예를 들어, 제5 패턴층(350)은 제4 패턴층(340)의 상면과 맞닿을 수 있다. 제5 패턴층(350)은 제2 패턴층(221)과 실질적으로 동일한 재료를 포함할 수 있다. 예시적인 실시예에서, 제5 패턴층(350)은 산화 몰리브덴을 포함할 수 있다. 또, 제5 패턴층(350)은 제3 부분(350a) 및 제3 부분(350a) 상에 배치된 제4 부분(350b)을 포함할 수 있다.
제5 패턴층(350)의 제3 부분(350a)은 제4 패턴층(340)과 맞닿을 수 있다. 예를 들어, 제5 패턴층(350)의 제3 부분(350a)은 제5 패턴층(350)의 하면으로부터 소정 두께를 갖는 부분일 수 있다. 제3 부분(350a)은 제1 부분(221a)과 실질적으로 동일한 재료를 포함할 수 있다. 예를 들어, 제3 부분(350a)은 비정질 상태의 MoOx (1.9 ≤ x ≤ 2.1)를 포함하며 전체적으로 실질적으로 균일한 조성비를 가질 수 있다. 그 외 제3 부분(350a)에 대한 설명은 제1 부분(221a)과 실질적으로 동일한 바, 중복되는 설명은 생략한다.
제5 패턴층(350)의 제4 부분(350b)은 보호층(150)과 맞닿을 수 있다. 예를 들어, 제5 패턴층(350)의 제4 부분(350b)은 제5 패턴층(350)의 상면으로부터 소정 두께를 갖는 부분일 수 있다. 제4 부분(350b)은 제2 부분(221b)과 실질적으로 동일한 재료를 포함할 수 있다. 예를 들어, 제4 부분(350b)은 비정질 상태의 MoOy (x < y)를 포함하며 전체적으로 실질적으로 균일한 조성비를 가질 수 있다. 그 외 제4 부분(350b)에 대한 설명은 제2 부분(221b)과 실질적으로 동일한 바, 중복되는 설명은 생략한다.
제5 패턴층(350)의 제3 부분(350a)과 제4 부분(350b)은 서로 물리적 경계를 갖지 않을 수 있다. 즉, 비정질 상태의 산화 몰리브덴을 포함하는 제3 부분(350a) 및 제3 부분(350a)과 상이한 조성비를 갖는 비정질 상태의 산화 몰리브덴을 포함하는 제4 부분(350b)은 물리적 경계를 갖지 않되, 제3 부분(350a)의 산화 몰리브덴과 제4 부분(350b)의 산화 몰리브덴은 화학적 결합을 형성할 수 있다. 제4 부분(350b)은 MoOx가 부분적으로 산화되어 형성된 부분일 수 있다. 도 3 및 도 4는 제3 부분(350a) 상에 제4 부분(350b)이 직접 배치된 경우를 예시하고 있으나, 본 발명이 이에 제한되는 것은 아니다. 다른 실시예에서, 제3 부분(350a)과 제4 부분(350b) 사이에는 또 다른 부분이 더 배치되거나, 제4 부분(350b) 측에서 제3 부분(350a) 측으로 갈수록 산소 원자의 함량이 점진적으로, 또는 연속적으로 변화할 수 있다.
그 외 제5 패턴층(350)에 대한 설명은 제2 패턴층(221)과 실질적으로 동일한 바, 중복되는 설명은 생략한다.
몇몇 실시예에서, 제2 배선층(300)은 하부 베이스(110)와 제4 패턴층(340) 사이에 배치된 제6 패턴층(360)을 더 포함할 수 있다. 제6 패턴층(360)은 하부 베이스(110) 및 제4 패턴층(340)과 맞닿을 수 있다. 제6 패턴층(360)은 하부 베이스(110)에 대한 접착력(adhesion)이 우수한 재료를 포함할 수 있다. 제6 패턴층(360)은 가공성이 우수한 내화 금속(refractory metal)을 포함할 수 있다. 본 명세서에서, '내화 금속'은 용융점이 1500℃보다 높은 금속 또는 합금을 의미한다. 내화 금속의 예로는 니오브(Nb), 바나듐(V), 탄탈럼(Ta), 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 몰리브덴(Mo), 레늄(Re) 또는 텅스텐(W) 등을 들 수 있다. 제6 패턴층(360)의 전기 전도도는 제4 패턴층(340)의 전기 전도도 보다 작을 수 있다. 비제한적인 일례로서, 제6 패턴층(360)은 단일층 구조를 가지고, 불투광성을 나타낼 수 있다. 또, 제6 패턴층(360)의 두께는 제4 패턴층(340)의 두께 및 제5 패턴층(350)의 두께 보다 작을 수 있다.
제1 배선층(201)의 측면이 형성하는 경사각, 제2 배선층(300)의 측면이 형성하는 경사각 및 반도체 패턴층(AP)의 측면이 형성하는 경사각은 서로 상이할 수 있다.
예시적인 실시예에서, 제1 배선층(201)의 측면, 예를 들어 제1 배선층(201)의 제2 패턴층(221)의 측면은 제1 경사각(θ1)을 형성할 수 있다. 또, 제2 배선층(300)의 측면, 예를 들어 제2 배선층(300)의 제5 패턴층(350)의 측면은 제1 경사각(θ1) 보다 작은 제2 경사각(θ2)을 형성할 수 있다. 몇몇 실시예에서, 제1 경사각(θ1)의 상한은 약 60도, 또는 약 55도, 또는 약 50도일 수 있다. 또, 제2 경사각(θ2)의 상한은 약 70도, 또는 약 65도, 또는 약 60도, 또는 약 55도일 수 있다. 제5 패턴층(350)을 포함하는 제2 배선층(300)의 측면이 상대적으로 작은 경사각을 형성하도록 구성함으로써, 제2 배선층(300)의 상부에 배치되는 게이트 절연층(130), 제1 배선층(201) 및 보호층(150) 등의 커버리지 불량을 방지할 수 있다.
또, 반도체 패턴층(AP)의 측면이 형성하는 제3 경사각(θ3)은 제1 경사각(θ1) 및 제2 경사각(θ2) 보다 클 수 있다. 반도체 패턴층(AP)의 측면이 상대적으로 큰 경사각을 형성하도록 구성함으로써, 반도체 패턴층(AP)을 포함하는 박막 트랜지스터(TR)의 특성을 향상시킬 수 있다.
제1 경사각(θ1), 제2 경사각(θ2) 및 제3 경사각(θ3)은 제1 배선층(201)의 패터닝 공정, 제2 배선층(300)의 패터닝 공정 및 반도체 패턴층(AP)의 패터닝 공정에서 식각 조건 변경을 통해 튜닝될 수 있다.
한편, 제1 배선층(201) 상에는 보호층(150)이 배치될 수 있다. 보호층(150)은 표시 영역(DA) 및 비표시 영역(NA)에 걸쳐서 배치될 수 있다. 보호층(150)은 제1 배선층(201) 및 반도체 패턴층(AP)이 유기 재료와 직접 접촉하는 것을 방지할 수 있다. 보호층(150)은 질화규소, 산화규소, 질화산화규소 또는 산화질화규소 등의 무기 재료를 포함할 수 있다. 보호층(150)에는 컨택홀(CTH)이 형성될 수 있다. 보호층(150)은 부분적으로 제거되어 그 하부의 제1 배선층(201)을 부분적으로 노출시킬 수 있다. 컨택홀(CTH)에는 후술할 화소 전극(190)이 삽입될 수 있다.
보호층(150) 상에는 제1 단차 보상층(170)이 배치될 수 있다. 제1 단차 보상층(170)은 하부 베이스(110) 상에 배치된 복수의 구성요소들의 단차를 적어도 부분적으로 보상, 또는 평탄화하여 화소 전극(190) 등이 안정적으로 배치되는 공간을 제공할 수 있다. 절연 특성 및 평탄화 특성을 가질 수 있으면 제1 단차 보상층(170)의 재료는 특별히 제한되지 않으나, 예를 들어 아크릴 수지, 에폭시 수지, 카도 수지 등의 유기 재료를 포함할 수 있다. 제1 단차 보상층(170)에는 컨택홀(CTH)이 형성될 수 있다. 제1 단차 보상층(170)은 부분적으로 제거되어 그 하부의 제1 배선층(201)을 부분적으로 노출시킬 수 있다. 컨택홀(CTH)에는 후술할 화소 전극(190)이 삽입될 수 있다.
제1 단차 보상층(170) 상에는 화소 전극(190)이 배치될 수 있다. 화소 전극(190)은 후술할 공통 전극(490)과 함께 액정층(500)에 전계를 생성하는 전계 생성 전극일 수 있다. 화소 전극(190)은 각 화소(PX)들 마다 배치되고 박막 트랜지스터(TR)와 전기적으로 연결되어, 각 화소 전극(190)은 서로 독립적으로 제어될 수 있다. 화소 전극(190)과 공통 전극(490)에 의해 형성된 전계는 해당 화소(PX) 내에 위치하는 액정(510)들의 거동을 제어하고 액정(510)들을 재배열할 수 있다. 화소 전극(190)은 제1 단차 보상층(170), 보호층(150) 및 제1 배선층(201)의 제2 부분(221b)에 형성된 컨택홀(CTH)을 통해 박막 트랜지스터(TR)의 드레인 패턴(DP)과 전기적으로 연결될 수 있다. 더 상세한 예를 들어, 화소 전극(190)은 컨택홀(CTH)을 통해 제1 배선층(201)의 제1 부분(221a)과 맞닿을 수 있다. 또, 화소 전극(190)은 제2 부분(221b)의 컨택홀(CTH)의 내측벽과 맞닿을 수도 있다.
화소 전극(190)은 투명한 도전성 재료를 포함할 수 있다. 상기 투명한 도전성 재료의 예로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), In2O3(Indium(Ⅲ) Oxide), IGO(Indium Gallium Oxide) 또는 AZO(Aluminum Zinc Oxide) 등을 들 수 있다.
다음으로 대향 기판(400)에 대하여 설명한다. 대향 기판(400)은 배선 기판(101)과 대향하여 이격 배치되고, 그 사이에 액정층(500)을 개재할 수 있다. 대향 기판(400)은 상부 베이스(410), 색 변환 패턴(460) 및 공통 전극(490)을 포함할 수 있다.
상부 베이스(410)는 하부 베이스(110)와 마찬가지로 투명한 절연 플레이트 또는 절연 필름일 수 있다. 예를 들어, 상부 베이스(410)는 글라스 재료, 석영 재료 또는 투광성 플라스틱 재료를 포함할 수 있다.
상부 베이스(410) 상에는 차광 패턴(440)이 배치될 수 있다. 차광 패턴(440)은 광의 적어도 일부를 흡수하여 광의 투과를 차단할 수 있다. 예를 들어, 차광 패턴(440)은 블랙 안료 또는 블랙 염료 등의 차광성 색제를 포함할 수 있다. 예시적인 실시예에서, 차광 패턴(440)은 대략 제1 방향(X)으로 연장된 형상이고, 박막 트랜지스터(TR) 및 컨택홀(CTH) 등과 중첩 배치되어 의도치 않은 영역에서의 빛샘 불량을 방지할 수 있다.
차광 패턴(440) 상에는 색 변환 패턴(460)이 배치될 수 있다. 색 변환 패턴(460)은 투과광의 색을 입사광과 상이한 색으로 변환할 수 있다. 예를 들어, 색 변환 패턴(460)은 패턴 내에 분산된 안료 또는 염료 등의 색제(colorant)를 포함하는 컬러 필터일 수 있다. 다른 예를 들어, 색 변환 패턴(460)은 패턴 내에 분산된 양자점 등을 포함하는 파장 시프터일 수도 있다. 도면으로 표현하지 않았으나, 적색 화소 내에는 적색 변환 필터가 배치되고, 녹색 화소 내에는 녹색 변환 필터가 배치되며, 청색 화소 내에는 청색 변환 필터가 배치되어 표시 장치(1)의 각 화소(PX)들은 서로 다른 기본색을 표시할 수 있다.
색 변환 패턴(460) 상에는 제2 단차 보상층(470)이 배치될 수 있다. 제2 단차 보상층(470)은 상부 베이스(410) 상에 배치된 복수의 구성요소들의 단차를 적어도 부분적으로 보상, 또는 평탄화하여 공통 전극(490)이 안정적으로 배치되는 공간을 제공할 수 있다. 제2 단차 보상층(470)은 제1 단차 보상층(170)과 동일하거나 상이한 재료를 포함할 수 있다.
제2 단차 보상층(470) 상에는 공통 전극(490)이 배치될 수 있다. 공통 전극(490)은 화소 전극(190)과 함께 액정층(500)에 전계를 생성할 수 있다. 공통 전극(490)은 화소(PX)들의 구분 없이 복수의 화소(PX)들에 걸쳐 배치될 수 있다. 공통 전극(490)은 화소 전극(190)과 마찬가지로 투명한 도전성 재료를 포함할 수 있다.
다음으로 액정층(500)에 대하여 설명한다. 액정층(500)은 배선 기판(101)과 대향 기판(400) 및 이들을 결합시키는 실링 부재(미도시)에 의해 밀봉된 상태일 수 있다. 액정층(500)은 초기 배향된 복수의 액정(510)들을 포함할 수 있다. 본 명세서에서, '액정(liquid crystal)'은 액정 특성을 갖는 단분자 또는 그 단분자들의 집합체를 포함하는 의미이다. 예시적인 실시예에서, 액정(510)들은 음의 유전율 이방성을 가지고 그 장축이 평면에 대해 대략 수직하게 초기 배향될 수 있다.
본 실시예에 따른 표시 장치(1)의 배선 기판(101)의 제1 배선층(201) 및 제2 배선층(300)은 각각 산화 몰리브덴을 포함하는 제2 패턴층(221) 및 제5 패턴층(350)을 포함할 수 있다. 제2 패턴층(221) 및 제5 패턴층(350)은 각각 제1 패턴층(210)과 제4 패턴층(340)의 상면을 커버함으로써 제1 패턴층(210)과 제4 패턴층(340)에 의한 외부 광의 반사를 억제할 수 있다.
이하, 본 발명의 다른 실시예에 따른 표시 장치 및 배선 기판에 대하여 설명한다. 다만, 앞서 설명한 일 실시예에 따른 표시 장치(1)와 동일한 구성에 대한 설명은 생략하며, 이는 첨부된 도면으로부터 본 기술분야에 속하는 통상의 기술자에게 명확히 이해될 수 있을 것이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치(2)의 단면도이다.
도 5를 참조하면, 본 실시예에 따른 표시 장치(2)의 배선 기판(102)은 제1 배선층(202), 제2 배선층(300), 반도체 패턴층(AP) 및 화소 전극(190)을 포함하되, 화소 전극(190)이 제1 배선층(202)의 제2 패턴층(222)의 제2 부분(222b)과 맞닿는 점이 도 3 등의 실시예에 따른 표시 장치(1)와 상이한 점이다.
본 실시예에 따른 표시 장치(2)의 제1 배선층(202)의 제2 패턴층(222)의 제2 부분(222b)는 컨택홀을 갖지 않고, 제1 부분(222a)을 완전히 커버할 수 있다. 이를 통해 제1 부분(222a)이 손상되는 것을 방지할 수 있다.
이하, 본 발명의 일 실시예에 따른 배선 기판의 제조 방법에 대하여 설명한다.
도 6 내지 도 10은 제2 배선층(300)을 형성하는 단계를 나타낸 단면도들이다. 도 11은 게이트 절연층(130)을 형성하는 단계를 나타낸 단면도이다. 도 12 내지 도 19는 반도체 패턴층(AP) 및 제1 배선층(201)을 형성하는 단계를 나타낸 단면도들이다. 도 20은 보호층(150')을 형성하는 단계를 나타낸 단면도이다. 도 21 내지 도 24는 단차 보상층(170) 및 화소 전극(190)을 형성하는 단계를 나타낸 단면도들이다.
우선 도 6 내지 도 10을 참조하면, 베이스(110)(예컨대, 하부 베이스) 상에 제2 배선층(300)을 형성한다. 제2 배선층(300)을 형성하는 단계는 제4 금속층(345)을 형성하는 단계, 제5 금속층(355)을 형성하는 단계 및 제4 금속층(345)과 제5 금속층(355)을 일괄 식각하는 단계를 포함할 수 있다. 몇몇 실시예에서, 제2 배선층(300)을 형성하는 단계는 제6 금속층(365)을 형성하는 단계를 더 포함할 수 있다.
예를 들어 도 6을 참조하면, 베이스(110) 상에 제6 금속층(365) 및 제4 금속층(345)을 순차 형성한다. 제6 금속층(365) 및 제4 금속층(345)을 형성하는 방법은 특별히 제한되지 않으나, 스퍼터링 공정 등을 예시할 수 있다. 제6 금속층(365) 및 제4 금속층(345)은 전술한 도 3 등의 제6 패턴층(360) 및 제4 패턴층(340)과 동일한 재료, 두께 등을 가질 수 있는 바, 중복되는 설명은 생략한다.
이어서 도 7을 더 참조하면, 제4 금속층(345) 상에 제5 금속층(355)을 형성한다. 예시적인 실시예에서, 제5 금속층(355)을 형성하는 단계는 스퍼터링을 이용하여 제4 금속층(345) 상에 직접 제5 금속층(355)을 증착하는 단계를 포함할 수 있다. 상기 스퍼터링은 직류 전압 소스를 이용하는 DC 스퍼터링일 수 있다.
스퍼터링은 아르곤 가스(Ar) 또는 질소 가스(N2) 등의 불활성 가스 분위기 하에서 진행될 수 있다. 또, 스퍼터링의 타겟 물질(TM)은 MoOx (1.9 ≤ x ≤ 2.1)을 포함할 수 있다. 예를 들어, 타겟 물질(TM)은 전체적으로 실질적으로 균일한 조성비를 가지는 산화 몰리브덴일 수 있다. 타겟 물질(TM)은 몰리브덴 원자 및 산소 원자 만으로 이루어지되, 몰리브덴 원자와 산소 원자의 조성비는 약 1:1.9 이상 약 1:2.1 이하, 또는 약 1:1.95 이상 약 1:2.05 이하, 또는 약 1:2.0일 수 있다. 이를 통해 스퍼터링의 타겟 물질(TM)과 실질적으로 동일한 조성 및 조성비를 갖는 제5 금속층(355)을 형성할 수 있고, 제5 금속층(355) 내 몰리브덴 원자와 산소 원자의 조성비를 정밀하게 제어할 수 있다. 제5 금속층(355)은 전술한 도 3 등의 제5 패턴층(350)과 동일한 재료, 두께 등을 가질 수 있는 바, 중복되는 설명은 생략한다.
이어서 도 8을 더 참조하면, 제5 금속층(356)을 부분적으로 산화시킨다. 제5 금속층(356)을 부분적으로 산화시키는 단계는, 서로 상이한 조성비를 갖는 제3 부분(356a) 및 제4 부분(356b)을 형성하는 단계일 수 있다. 예를 들어, 제4 부분(356b)의 산소 원자의 함량은 제3 부분(356a)에 비해 더 클 수 있다.
또, 제5 금속층(356)을 부분적으로 산화시키는 단계는, 제5 금속층(356)을 증류수와 접촉시켜 표면을 산화시키는 단계, 또는 제5 금속층(356)을 공기 또는 산소와 접촉시켜 표면을 산화시키는 단계를 포함할 수 있다. 제3 부분(356a) 및 제4 부분(356b)은 전술한 도 3 등의 제3 부분(350a) 및 제4 부분(350b)과 동일한 재료, 두께 등을 가질 수 있는 바, 중복되는 설명은 생략한다.
이어서 도 9를 더 참조하면, 제5 금속층(356)의 제4 부분(356b) 상에 제1 마스크 패턴(MP1)을 형성한다. 제1 마스크 패턴(MP1)은 포지티브 감광성 재료 또는 네거티브 감광성 재료를 포함할 수 있다.
이어서 도 10을 더 참조하면, 제1 마스크 패턴(MP1)을 식각 마스크로 이용하여 제4 금속층(345), 제5 금속층(356) 및 제6 금속층(365)을 일괄 식각한다. 본 식각 단계를 통해 제4 패턴층(340), 제5 패턴층(350) 및 제6 패턴층(360)을 형성할 수 있다.
예시적인 실시예에서, 제4 금속층(345), 제5 금속층(356) 및 제6 금속층(365)을 일괄 식각하는 단계는 식각액을 이용하여 제4 금속층(345), 제5 금속층(356) 및 제6 금속층(365)을 습식 식각하는 단계를 포함할 수 있다. 제4 금속층(345), 제5 금속층(356) 및 제6 금속층(365)의 식각에 사용되는 식각액은 10.0 중량% 이상 20.0 중량% 이하의 과산화황산염을 포함하는 과산화황산염계 식각액일 수 있다. 상기 과산화황산염의 예로는 과산화이중황산칼륨(K2S2O8), 과산화이중황산나트륨(Na2S2O8) 또는 과산화이중황산암모늄((NH4)2S2O8) 등을 들 수 있다.
상기 식각 공정에 의해 형성되는 제4 패턴층(340), 제5 패턴층(350) 및 제6 패턴층(360)은 제2 배선층(300)을 형성할 수 있다. 제2 배선층(300)의 측면이 형성하는 경사각은 제1 마스크 패턴(MP1)의 크기와 위치, 식각액의 조성, 식각 공정 시간 등을 통해 튜닝될 수 있다. 제2 배선층(300)에 대해서는 도 3 등과 함께 전술한 바 있으므로 중복되는 설명은 생략한다.
다음으로 도 11을 더 참조하면, 제1 마스크 패턴(MP1)을 제거하고, 제2 배선층(300) 상에 게이트 절연층(130)을 형성한다.
제1 마스크 패턴(MP1)을 제거하는 단계는 애싱 공정 등을 통해 수행될 수 있다. 또, 게이트 절연층(130)을 형성하는 방법은 특별히 제한되지 않으나, 증착 공정을 통해 수행될 수 있다.
다음으로 도 12 내지 도 19를 더 참조하면, 제2 배선층(300) 상에 반도체 패턴층(AP) 및 제1 배선층(201)을 형성한다. 제1 배선층(201)을 형성하는 단계는 제1 금속층(215)을 형성하는 단계, 제2 금속층(225)을 형성하는 단계 및 제1 금속층(215)과 제2 금속층(225)을 일괄 식각하는 단계를 포함할 수 있다. 몇몇 실시예에서, 제1 배선층(201)을 형성하는 단계는 제3 금속층(235)을 형성하는 단계를 더 포함할 수 있다.
예를 들어 도 12를 참조하면, 게이트 절연층(130) 상에 반도체층(AL)을 형성한다. 반도체층(AL)은 전술한 도 3 등의 반도체 패턴층(AP)과 동일한 재료 등을 가질 수 있는 바 중복되는 설명은 생략한다.
이어서 도 13을 더 참조하면, 반도체층(AL) 상에 제3 금속층(235) 및 제1 금속층(215)을 순차 형성한다. 제3 금속층(235) 및 제1 금속층(215)을 형성하는 방법은 특별히 제한되지 않으나, 스퍼터링 공정 등을 예시할 수 있다. 제3 금속층(235) 및 제1 금속층(215)은 전술한 도 3 등의 제3 패턴층(230) 및 제1 패턴층(210)과 동일한 재료, 두께 등을 가질 수 있는 바, 중복되는 설명은 생략한다.
이어서 도 14를 더 참조하면, 제1 금속층(215) 상에 제2 금속층(225)을 형성한다. 예시적인 실시예에서, 제2 금속층(225)을 형성하는 단계는 스퍼터링을 이용하여 제1 금속층(215) 상에 제2 금속층(225)을 증착하는 단계를 포함할 수 있다.
제2 금속층(225)을 형성하는 단계는 앞서 설명한 제5 금속층(355)을 형성하는 단계와 실질적으로 동일한 방법을 통해 수행될 수 있다. 예를 들어 제2 금속층(225)을 형성하는 단계는 아르곤 가스 또는 질소 가스 등의 불활성 가스 분위기 하에서 수행될 수 있다. 또, 타겟 물질(TM)은 실질적으로 균일한 조성비를 갖는 산화 몰리브덴으로서, MoOx (1.9 ≤ x ≤ 2.1)을 포함할 수 있다. 제2 금속층(225)은 전술한 도 3 등의 제2 패턴층(221)과 동일한 재료, 두께 등을 가질 수 있는 바, 중복되는 설명은 생략한다.
이어서 도 15를 더 참조하면, 제2 금속층(226)을 부분적으로 산화시킨다. 제2 금속층(226)을 부분적으로 산화시키는 단계는, 서로 상이한 조성비를 갖는 제1 부분(226a) 및 제2 부분(226b)을 형성하는 단계일 수 있다. 예를 들어, 제2 부분(226b)의 산소 원자의 함량은 제1 부분(226a)에 비해 더 클 수 있다.
또, 제2 금속층(226)을 부분적으로 산화시키는 단계는, 제2 금속층(226)을 증류수와 접촉시켜 표면을 산화시키는 단계, 또는 제2 금속층(226)을 공기 또는 산소와 접촉시켜 표면을 산화시키는 단계를 포함할 수 있다. 제1 부분(226a) 및 제2 부분(226b)은 전술한 도 3 등의 제1 부분(221a) 및 제2 부분(221b)과 동일한 재료, 두께 등을 가질 수 있는 바, 중복되는 설명은 생략한다.
이어서 도 16을 더 참조하면, 제2 금속층(226)의 제2 부분(226b) 상에 제2 마스크 패턴(MP2)을 형성한다. 제2 마스크 패턴(MP2)은 포지티브 감광성 재료 또는 네거티브 감광성 재료를 포함할 수 있다. 예시적인 실시예에서, 제2 마스크 패턴(MP2)은 제1 두께(T1)를 갖는 부분(MP2a) 및 제1 두께(T1) 보다 작은 제2 두께(T2)를 갖는 부분(MP2b)을 포함할 수 있다. 부분적으로 상이한 두께를 갖는 제2 마스크 패턴(MP2)은 하프톤 마스크 또는 슬릿 마스크 등을 이용하여 형성할 수 있다.
이어서 도 17을 더 참조하면, 제2 마스크 패턴(MP2)을 식각 마스크로 이용하여 제1 금속층(215), 제2 금속층(226) 및 제3 금속층(235)을 일괄 식각한다. 본 식각 단계를 통해 제1 패턴층(217), 제2 패턴층(227) 및 제3 패턴층(237)을 형성할 수 있다.
예시적인 실시예에서, 제1 금속층(215), 제2 금속층(226) 및 제3 금속층(235)을 일괄 식각하는 단계는 식각액을 이용하여 습식 식각하는 단계를 포함할 수 있다. 제1 금속층(215), 제2 금속층(226) 및 제3 금속층(235)의 식각에 사용되는 식각액은 10.0 중량% 이상 20.0 중량% 이하의 과산화황산염을 포함하는 과산화황산염계 식각액일 수 있다.
상기 식각 공정에 의해 형성되는 제1 패턴층(217), 제2 패턴층(227) 및 제3 패턴층(237)의 측면이 형성하는 경사각은 제2 마스크 패턴(MP2)의 크기와 위치, 식각액의 조성, 식각 공정 시간 등을 통해 튜닝될 수 있다.
이어서 도 18을 더 참조하면, 제2 마스크 패턴(MP2)을 식각 마스크로 이용하여 반도체층(AL)을 식각한다. 본 식각 단계를 통해 반도체 패턴층(AP)을 형성할 수 있다. 예시적인 실시예에서, 반도체층(AL)을 식각하는 단계는 건식 식각 공정으로 수행될 수 있다. 이 경우 제2 마스크 패턴(MP2)은 부분적으로 제거되어 제3 마스크 패턴(MP3)을 형성할 수 있다. 또, 제3 마스크 패턴(MP3)은 부분적으로 제2 패턴층(227)의 상면을 노출 시킬 수 있다. 반도체 패턴층(AP)의 측면이 형성하는 경사각은 식각 공정 시간 등을 통해 튜닝될 수 있다. 반도체 패턴층(AP)에 대해서는 도 3 등과 함께 전술한 바 있으므로 중복되는 설명은 생략한다.
이어서 도 19를 더 참조하면, 제3 마스크 패턴(MP3)을 식각 마스크로 이용하여 제1 패턴층(217), 제2 패턴층(227) 및 제3 패턴층(237)을 일괄 식각한다. 예시적인 실시예에서, 제1 패턴층(217), 제2 패턴층(227) 및 제3 패턴층(237)을 일괄 식각하는 단계는 식각액을 이용하여 습식 식각하는 단계를 포함하고, 식각에 사용되는 식각액은 10.0 중량% 이상 20.0 중량% 이하의 과산화황산염을 포함하는 과산화황산염계 식각액일 수 있다. 본 식각 단계를 통해 제1 패턴층(210), 제2 패턴층(222) 및 제3 패턴층(230)을 형성할 수 있다.
다음으로 도 20을 더 참조하면, 제3 마스크 패턴(MP3)을 제거하고, 제1 배선층(201) 상에 보호층(150')을 형성한다. 본 단계에서 보호층(150')은 컨택홀을 갖지 않고, 제2 배선층(300)을 완전히 커버할 수 있다.
다음으로 도 21 내지 도 24를 더 참조하면, 단차 보상층(170) 및 화소 전극(190)을 형성한다.
예를 들어, 도 21을 더 참조하면, 보호층(150') 상에 단차 보상층(170)(예컨대, 제1 단차 보상층)을 형성한다. 예시적인 실시예에서, 단차 보상층(170)은 네거티브 감광성 재료 또는 포지티브 감광성 재료를 포함할 수 있다. 또, 단차 보상층(170)은 컨택홀(CTH)을 가질 수 있다. 단차 보상층(170)의 컨택홀(CTH)은 보호층(150')을 부분적으로 노출시킬 수 있다.
이어서 도 22를 더 참조하면, 보호층(150)에 컨택홀(CTH)을 형성한다. 부분적으로 제거된 보호층(150)은 제1 배선층(201)의 제2 패턴층(222)의 제2 부분(222b)을 부분적으로 노출시킬 수 있다.
이어서 도 23을 더 참조하면, 제2 패턴층(221)의 제2 부분(221b)에 컨택홀(CTH)을 형성한다. 부분적으로 제거된 제2 부분(221b)은 제2 패턴층(221)의 제1 부분(221a)을 부분적으로 노출시킬 수 있다. 형성된 제1 패턴층(210), 제2 패턴층(221) 및 제3 패턴층(230)은 제1 배선층(201)을 형성할 수 있다. 제1 배선층(201)에 대해서는 도 3 등과 함께 전술한 바 있으므로 중복되는 설명은 생략한다.
이어서 도 24를 더 참조하면, 단차 보상층(170) 상에 화소 전극(190)을 형성한다. 화소 전극(190)은 단차 보상층(170), 보호층(150) 및 제1 배선층(201)의 제2 부분(221b)에 형성된 컨택홀(CTH)을 통해 제1 배선층(201)의 제2 패턴층(221)의 제1 부분(221a)과 맞닿을 수 있다. 또, 화소 전극(190)은 제2 부분(221b)의 컨택홀(CTH)의 내측벽과 맞닿을 수도 있다.
이하, 실험예를 더 참조하여 본 발명에 대해 더욱 상세하게 설명한다.
< 실험예 1: 산화 몰리브덴의 광 흡수율 및 광 반사율 측정>
글라스 상에 몰리브덴층을 형성하였다. 그리고 산소 부분 압력을 변경하며 산화 몰리브덴을 형성하고, 산화 몰리브덴의 광 흡수율과 광 반사율을 도 25에 나타내었다. 도 25에서, 산소 부분 압력이 큰 조건에서 제조된 산화 몰리브덴은 상대적으로 산소 원자의 조성비가 높은 것을 의미한다. 산소 부분 압력 조건이 약 65% 및 75% 조건에서 제조된 산화 몰리브덴은 대략 MoO2의 조성비를 가지고, 산소 부분 압력 조건이 80% 이상인 조건에서 제조된 산화 몰리브덴은 대략 MoO3의 조성비를 가짐을 확인할 수 있었다.
도 25를 참조하면, 산소 부분 압력이 0% 내지 80%인 구간에서, 산소 부분 압력이 큰 조건 하에서 제조된 산화 몰리브덴이 더 작은 광 반사율을 갖는 것을 확인할 수 있다.
한편, 산소 부분 압력이 증가함에 따라 산화 몰리브덴의 광 흡수율은 점차 커지다가, 산소 부분 압력 조건이 약 75%일 때 최대 광 흡수율을 가지고, 다시 산소 부분 압력이 증가함에 따라 광 흡수율이 급격하게 저하되는 것을 확인할 수 있다.
즉, 산소 부분 압력이 약 65% 및 75% 조건에서 제조된 MoO2의 조성비를 갖는 산화 몰리브덴은 우수한 광 흡수율을 갖는 것을 알 수 있다.
< 실험예 2: 알루미늄과 MoO 2 의 식각 패턴 형성>
글라스 상에 MoO2층을 형성하고, MoO2층 상에 알루미늄층을 형성하였다. 그리고 알루미늄층 상에 1.5㎛ 두께를 갖는 마스크 패턴을 형성하였다. 마스크 패턴은 포지티브 감광성 재료를 이용하였다. 그 다음 마스크 패턴을 식각 마스크로 이용하고 과산화황산염계 식각액을 이용하여 알루미늄층 및 MoO2층을 식각하였다.
도 26은 실험예 2에 따라 제조된 패턴의 단면 프로파일이다. 실험예 2에 따라 제조된 패턴의 테이퍼 앵글은 약 25도였다. 그리고 CD 스큐(CD skew)는 약 0.23㎛였다. 테이퍼 앵글은 식각된 패턴의 측벽이 형성하는 경사각을 의미한다. 또, CD 스큐는 마스크 패턴의 ADI CD(after develop inspection critical dimension)과 식각 후 패턴의 ACI CD(after cleaning inspection critical dimension)의 차이를 의미한다.
도 26을 참조하면, MoO2는 알루미늄과 우수한 일괄 식각 특성을 가지고 MoO2층의 측면과 알루미늄층의 측면이 실질적으로 완전히 정렬되는 것을 확인할 수 있다.
< 실험예 3: 구리와 MoO 2 의 식각 패턴 형성>
글라스 상에 티타늄층 및 구리층을 순차 형성하였다. 그리고 구리층 상에 MoO2층을 형성하였다. 그리고 MoO2층 상에 1.5㎛ 두께를 갖는 마스크 패턴을 형성하였다. 마스크 패턴은 포지티브 감광성 재료를 이용하였다. 그 다음 마스크 패턴을 식각 마스크로 이용하고 과산화황산염계 식각액을 이용하여 MoO2층, 구리층 및 티타늄층을 식각하였다.
도 27은 실험예 3에 따라 제조된 패턴의 단면 프로파일이다. 실험예 3에 따라 제조된 패턴의 테이퍼 앵글은 약 52도였다. 그리고 CD 스큐는 약 1.2㎛였다.
도 27을 참조하면, MoO2는 구리 및 티타늄과 우수한 일괄 식각 특성을 가지고 MoO2층의 측면과 구리층의 측면이 실질적으로 완전히 정렬되는 것을 확인할 수 있다.
< 비교예 1: 구리와 MoTaxOy의 식각 패턴 형성>
MoO2 대신에 MoTaxOy를 사용한 것을 제외하고는 실험예 3과 동일한 방법으로 식각 공정을 수행하였다.
도 28은 비교예 1에 따라 제조된 패턴의 단면 프로파일이다. 비교예 1에 따라 제조된 패턴의 팁 길이는 약 0.15㎛였다. 팁은 구리층의 측벽으로부터 MoTaxOy층의 측벽이 돌출된 수평 길이를 의미한다.
도 28을 참조하면, MoTaxOy는 MoO2와 달리 구리와 일괄 식각 특성을 갖지 않는 것을 확인할 수 있다.
< 비교예 2: 팁에 의한 불량 확인>
비교예 1에서 제조된 티타늄 패턴, 구리 패턴 및 MoTaxOy 패턴 상에 산화규소와 질화규소를 각각 약 500Å 두께로 증착하였다.
도 29는 비교예 2에 따라 제조된 적층체의 단면 프로파일이다. 도 29를 참조하면, MoTaxOy층이 형성하는 돌출 팁에 의해 산화규소층에 크랙 내지는 보이드가 형성된 것을 확인할 수 있다.
< 실험예 4: MoO 2 의 두께에 따른 광 반사율 측정>
글라스 상에 200Å 두께의 티타늄층 및 5,000Å 두께의 구리층을 순차 형성하였다. 그리고 구리층 상에 MoO2층을 형성하였다. 이 때 MoO2층의 두께를 200Å, 400Å, 600Å, 700Å으로 변경하며 MoO2층 두께에 따른 광 반사율을 측정하였다. 실험예 4에서 1,000Å 두께의 알루미늄층과 MoO2를 형성하지 않은 티타늄/구리층을 대조군으로 설정하였다.
도 30은 실험예 4에 따른 결과를 나타낸 광 반사율 그래프로서, 알루미늄층의 반사율을 기준으로 MoO2층 두께에 따른 광 반사율을 측정한 결과이다.
도 30을 참조하면, MoO2층이 없는 경우 파장에 따른 최고 반사율이 약 67%인 것을 확인할 수 있다. 또, 200Å 두께의 MoO2층을 형성한 경우 광 반사율이 어느 정도 감소하는 것을 확인할 수 있다.
특히, 400Å 두께의 MoO2층을 형성한 경우, 200Å 두께의 MoO2층을 형성한 경우에 비해 반사율이 약 50% 이하로 현저하게 감소하는 것을 확인할 수 있다. 또, 600Å 두께의 MoO2층을 형성한 경우 및 700Å 두께의 MoO2층을 형성한 경우, 200Å 두께의 MoO2층을 형성한 경우에 비해 반사율이 약 20% 이하로 더욱 현저하게 감소하는 것을 확인할 수 있다.
즉, MoO2층의 두께의 하한은 약 400Å 부근 또는 600Å 부근에서 임계적 의의를 갖는 것을 알 수 있으며, 600Å 이상에서 광 반사율이 수렴하는 것을 알 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
1: 표시 장치
11: 표시 패널
20: 백라이트 유닛
101: 배선 기판
400: 대향 기판

Claims (20)

  1. 베이스; 및
    상기 베이스 상에 배치되고, 상호 적층된 제1 패턴층 및 상기 제1 패턴층과 상이한 재료를 포함하는 제2 패턴층을 포함하는 제1 배선층을 포함하되,
    상기 제2 패턴층은,
    MoOx (1.9 ≤ x ≤ 2.1)를 포함하고 상기 제1 패턴층과 맞닿는 제1 부분, 및
    상기 제1 부분 상에 배치되고 MoOy (x < y)를 포함하는 제2 부분을 포함하는 표시 장치.
  2. 제1항에 있어서,
    상기 제1 패턴층의 광 반사율은 상기 제2 패턴층의 광 반사율 보다 큰 표시 장치.
  3. 제1항에 있어서,
    상기 제1 패턴층과 상기 제2 패턴층은 서로 맞닿고,
    상기 제1 패턴층의 두께는 상기 제2 패턴층의 두께 보다 크고,
    상기 제2 패턴층의 두께는 400Å 이상인 표시 장치.
  4. 제1항에 있어서,
    상기 제1 배선층은, 상기 제1 패턴층을 사이에 두고 상기 제2 패턴층과 이격 배치되며, 상기 제1 패턴층과 맞닿는 제3 패턴층을 더 포함하되,
    상기 제1 패턴층의 전기 전도도는 상기 제2 패턴층의 전기 전도도 보다 크고,
    상기 제1 패턴층의 전기 전도도는 상기 제3 패턴층의 전기 전도도 보다 큰 표시 장치.
  5. 제1항에 있어서,
    상기 제1 배선층은, 상기 제1 패턴층을 사이에 두고 상기 제2 패턴층과 이격 배치되며, 상기 제1 패턴층과 맞닿는 제3 패턴층을 더 포함하되,
    상기 제1 패턴층과 상기 제2 패턴층은 서로 맞닿고,
    상기 제1 패턴층의 두께는 상기 제3 패턴층의 두께 보다 크고,
    상기 제2 패턴층의 두께는 상기 제3 패턴층의 두께 보다 큰 표시 장치.
  6. 제1항에 있어서,
    상기 제2 부분은 상기 제1 부분과 물리적 경계를 갖지 않는 표시 장치.
  7. 제6항에 있어서,
    상기 제1 부분은 비정질 상태의 산화 몰리브덴을 포함하고,
    상기 제1 부분은 몰리브덴 원자 및 산소 원자만으로 이루어진 표시 장치.
  8. 제7항에 있어서,
    상기 제2 부분은 비정질 상태의 산화 몰리브덴을 포함하고,
    상기 제2 부분은 몰리브덴 원자 및 산소 원자만으로 이루어지고,
    y는 2.9 이상 3.1 이하인 표시 장치.
  9. 제6항에 있어서,
    상기 제1 부분의 두께는 상기 제2 부분의 두께 보다 큰 표시 장치.
  10. 제6항에 있어서,
    상기 제1 배선층 상에 배치되고, 상기 제2 부분과 적어도 부분적으로 맞닿는 보호층; 및
    상기 보호층 상에 배치된 화소 전극을 더 포함하되,
    상기 제1 배선층의 상기 제2 부분 및 상기 보호층은 컨택홀을 가지고,
    상기 화소 전극은 상기 제1 배선층의 상기 제1 부분과 맞닿는 표시 장치.
  11. 제10항에 있어서,
    상기 제1 배선층의 상기 제1 부분의 비저항은 10- 4Ωm 이하인 표시 장치.
  12. 제1항에 있어서,
    상기 베이스와 상기 제1 배선층 사이에 배치되고, 상기 제1 배선층과 절연되도록 배치되며, 상호 적층된 제4 패턴층 및 제5 패턴층을 포함하는 제2 배선층; 및
    상기 제1 배선층과 상기 제2 배선층 사이에 배치된 반도체 패턴을 포함하는 반도체 패턴층을 더 포함하되,
    상기 제4 패턴층은 상기 제1 패턴층과 동일한 재료를 포함하고,
    상기 제5 패턴층은 상기 제2 패턴층과 동일한 재료를 포함하는 표시 장치.
  13. 제12항에 있어서,
    상기 제1 배선층의 상기 제2 패턴층의 측면은 제1 경사각을 형성하고,
    상기 제2 배선층의 상기 제5 패턴층의 측면은 상기 제1 경사각 보다 작은 제2 경사각을 형성하고,
    상기 반도체 패턴층의 측면은 상기 제1 경사각 보다 큰 제3 경사각을 형성하는 표시 장치.
  14. 제13항에 있어서,
    상기 제1 배선층은 데이터 배선, 소스 패턴 및 드레인 패턴을 포함하고,
    상기 제2 배선층은 게이트 배선 및 게이트 패턴을 포함하며,
    상기 게이트 패턴, 상기 반도체 패턴, 상기 소스 패턴 및 상기 드레인 패턴은 박막 트랜지스터를 형성하는 표시 장치.
  15. 베이스; 및
    상기 베이스 상에 배치되고, 상호 적층된 제1 패턴층 및 상기 제1 패턴층과 상이한 재료를 포함하는 제2 패턴층을 포함하는 제1 배선층을 포함하되,
    상기 제2 패턴층은,
    MoOx (1.9 ≤ x ≤ 2.1)를 포함하고 상기 제1 패턴층과 맞닿는 제1 부분, 및
    상기 제1 부분 상에 배치되고 MoOy (x < y)를 포함하는 제2 부분을 포함하는 배선 기판.
  16. 베이스 상에 제1 금속층 및 상기 제1 금속층과 상이한 재료를 포함하는 제2 금속층을 순차 형성하는 단계;
    상기 제2 금속층을 부분적으로 산화시키는 단계;
    상기 제2 금속층 상에 마스크 패턴을 형성하는 단계; 및
    상기 제1 금속층과 상기 제2 금속층을 일괄 식각하여 순차 적층된 제1 패턴층 및 제2 패턴층을 형성하는 단계를 포함하되,
    상기 제2 패턴층은 MoOx (1.9 ≤ x ≤ 2.1)를 포함하는 배선 기판의 제조 방법.
  17. 삭제
  18. 제16항에 있어서,
    상기 제2 금속층을 부분적으로 산화시키는 단계는, 몰리브덴 원자와 산소 원자의 조성비가 서로 상이한 제1 부분 및 제2 부분을 형성하는 단계를 포함하되,
    상기 제1 부분은 상기 MoOx를 포함하고,
    상기 제2 부분은 상기 제1 부분과 물리적 경계를 갖지 않으며, MoOy (x < y)를 포함하고,
    상기 배선 기판의 제조 방법은, 상기 제1 부분 및 상기 제2 부분을 형성하는 단계 후에, 상기 제2 부분을 부분적으로 제거하여 상기 제1 부분을 노출시키는 단계를 더 포함하는 배선 기판의 제조 방법.
  19. 제16항에 있어서,
    상기 제2 금속층을 형성하는 단계는, 스퍼터링을 통해 상기 제2 금속층을 형성하는 단계를 포함하고,
    상기 스퍼터링은 불활성 가스 분위기 하에서 수행되고,
    상기 스퍼터링의 타겟은 산화 몰리브덴을 포함하고,
    상기 산화 몰리브덴의 몰리브덴 원자와 산소 원자의 조성비는 1:1.9 이상 1:2.1 이하인 배선 기판의 제조 방법.
  20. 제16항에 있어서,
    상기 제1 패턴층 및 상기 제2 패턴층을 형성하는 단계는, 식각액을 이용하여 상기 제1 금속층 및 상기 제2 금속층을 일괄 식각하는 단계를 포함하고,
    상기 식각액은, 10.0 중량% 이상 20.0 중량% 이하의 과산화황산염을 포함하는 배선 기판의 제조 방법.
KR1020180048507A 2018-04-26 2018-04-26 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법 Active KR102547313B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180048507A KR102547313B1 (ko) 2018-04-26 2018-04-26 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법
US16/384,821 US10847076B2 (en) 2018-04-26 2019-04-15 Wiring substrate, display device including the wiring substrate, and method of fabricating the wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180048507A KR102547313B1 (ko) 2018-04-26 2018-04-26 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190124838A KR20190124838A (ko) 2019-11-06
KR102547313B1 true KR102547313B1 (ko) 2023-06-23

Family

ID=68290752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180048507A Active KR102547313B1 (ko) 2018-04-26 2018-04-26 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법

Country Status (2)

Country Link
US (1) US10847076B2 (ko)
KR (1) KR102547313B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102650435B1 (ko) 2019-06-14 2024-03-26 삼성디스플레이 주식회사 표시 패널
KR102770890B1 (ko) 2020-07-08 2025-02-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220051871A (ko) 2020-10-19 2022-04-27 삼성디스플레이 주식회사 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4247772B2 (ja) * 1998-12-14 2009-04-02 エルジー ディスプレイ カンパニー リミテッド 配線とこれを用いた薄膜トランジスタ基板およびその製造方法と液晶表示装置
JP3611198B2 (ja) * 2000-02-16 2005-01-19 松下電器産業株式会社 アクチュエータとこれを用いた情報記録再生装置
KR20030062195A (ko) * 2002-01-15 2003-07-23 삼성전자주식회사 표시 장치용 배선 및 그 제조 방법과 그 배선을 포함하는박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20040050772A (ko) * 2002-12-09 2004-06-17 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP4579012B2 (ja) * 2005-03-03 2010-11-10 シャープ株式会社 液晶表示装置の製造方法
JP5625448B2 (ja) * 2010-03-31 2014-11-19 凸版印刷株式会社 有機ｅｌ素子，有機ｅｌ画像表示装置の製造方法
JP2012054321A (ja) * 2010-08-31 2012-03-15 Sony Corp 固体撮像素子及びその製造方法、並びに固体撮像装置及び撮像装置
US8922464B2 (en) * 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
CN102629609A (zh) 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
KR101965904B1 (ko) * 2011-12-20 2019-08-14 동우 화인켐 주식회사 액정 표시장치용 어레이 기판 제조방법
KR102244758B1 (ko) 2014-10-27 2021-04-28 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
JP6380057B2 (ja) 2014-11-28 2018-08-29 住友金属鉱山株式会社 導電性基板およびその製造方法
JP6494001B2 (ja) 2015-03-25 2019-04-03 株式会社アルバック 透明導電性基板及び透明積層構造体
JP2018072669A (ja) * 2016-11-01 2018-05-10 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
KR20190124838A (ko) 2019-11-06
US10847076B2 (en) 2020-11-24
US20190333435A1 (en) 2019-10-31

Similar Documents

Publication Publication Date Title
US7704766B2 (en) Transflective liquid crystal display device and method of fabricating the same
KR100936954B1 (ko) 반사투과형 액정표시장치와 그 제조방법
KR102543167B1 (ko) 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법
KR102526507B1 (ko) 배선 기판 및 이를 포함하는 표시 장치
US11513647B2 (en) Display panel and method for manufacturing the same, display device
US10048535B2 (en) Display device including a polarizer unit having electric conductivity
TWI532154B (zh) 顯示面板及顯示裝置
WO2020228058A1 (zh) Tft阵列基板及显示面板
TWI411110B (zh) 薄膜電晶體陣列面板及液晶顯示器
KR102547313B1 (ko) 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법
KR102054000B1 (ko) 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법
KR20110116803A (ko) 표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법
KR100679512B1 (ko) 횡전계방식 액정표시장치용 어레이기판 제조방법
KR100483358B1 (ko) 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR101163622B1 (ko) 박막 트랜지스터 표시판
JP7085889B2 (ja) 表示装置
US10228598B2 (en) Display device having improved display quality
KR102575531B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
KR102770890B1 (ko) 표시 장치 및 표시 장치의 제조 방법
KR20070059293A (ko) 액정 표시 장치, 이를 위한 표시판 및 그 제조 방법
KR20070020675A (ko) 액정 표시 장치
US20100264417A1 (en) Thin-film treansistor array panel and method of fabricating the same
US20070171340A1 (en) Display apparatus and method of fabricating the same
KR100742985B1 (ko) 반사형 및 투과반사형 액정표시장치와 그 제조방법
KR20250086887A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180426

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210416

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180426

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230210

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230420

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230620

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230620

End annual number: 3

Start annual number: 1

PG1601 Publication of registration