[go: up one dir, main page]

KR102494732B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR102494732B1
KR102494732B1 KR1020150144680A KR20150144680A KR102494732B1 KR 102494732 B1 KR102494732 B1 KR 102494732B1 KR 1020150144680 A KR1020150144680 A KR 1020150144680A KR 20150144680 A KR20150144680 A KR 20150144680A KR 102494732 B1 KR102494732 B1 KR 102494732B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
thin film
film transistor
paragraph
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150144680A
Other languages
English (en)
Other versions
KR20170045423A (ko
Inventor
방석환
반숙환
김형준
이우근
이현준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150144680A priority Critical patent/KR102494732B1/ko
Priority to US15/246,366 priority patent/US9893203B2/en
Publication of KR20170045423A publication Critical patent/KR20170045423A/ko
Application granted granted Critical
Publication of KR102494732B1 publication Critical patent/KR102494732B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L29/786—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H01L27/3262—
    • H01L29/78618—
    • H01L29/7869—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Thin Film Transistor (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은 박막 트랜지스터 표시판에 관한 것으로, 기판, 상기 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 상기 기판 위에 위치하고, 산화물 반도체를 포함하는 반도체층, 상기 게이트 전극과 상기 반도체층 사이에 위치하는 게이트 절연막, 상기 기판 위에 위치하는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 포함하는 데이터 배선층, 그리고 상기 소스 전극 및 상기 드레인 전극을 덮는 금속산화인층을 포함한다.

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치나 유기 발광 표시 장치 등의 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가 받고, 전기 광학 활성층은 이 전기 신호를 광학 신호를 변환함으로써 영상이 표시된다.
표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선과 화소 전극에 인가될 신호를 전달하는 데이터선 등의 신호선이 표시 장치에 구비된다.
한편, 표시 장치의 면적이 커짐에 따라, 고속 구동을 실현하기 위해 산화물 반도체 기술이 연구되고 있고, 신호선의 저항을 감소시키기 방법이 연구되고 있다. 특히, 신호선의 저항을 감소시키기 위해 주배선층을 구리 또는 구리 합금 등의 물질로 형성할 수 있는데, 이 때 주배선층과 이를 덮는 보호막 사이에 다공성의 금속 산화물이 형성되어 장치의 신뢰성이 떨어지는 문제가 있다.
본 발명이 해결하고자 하는 과제는 주배선층과 보호막 사이에 다공성(porous)의 금속 산화물이 형성되는 것을 방지하는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는데 있다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 상기 기판 위에 위치하고, 산화물 반도체를 포함하는 반도체층, 상기 게이트 전극과 상기 반도체층 사이에 위치하는 게이트 절연막, 상기 기판 위에 위치하고, 상기 게이트선과 교차하는 데이터선, 상기 데이터선에 연결되어 있는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 포함하는 데이터 배선층, 그리고 상기 소스 전극 및 상기 드레인 전극을 덮는 금속산화인층을 포함한다.
상기 반도체층의 채널 영역은 인(P)을 포함할 수 있다.
상기 금속산화인층은 구리 계열 금속, 알루미늄 계열 금속, 은 계열 금속, 몰리브덴 계열 금속 및 티타늄 계열 금속에서 선택된 적어도 하나와 인, 그리고 산소를 포함할 수 있다.
상기 금속산화인층은 상기 소스 전극 및 상기 드레인 전극 각각의 상부면과 측면을 덮을 수 있다.
상기 데이터 배선층과 상기 반도체층 사이에 위치하는 배리어층을 더 포함할 수 있다.
상기 데이터 배선층은 상기 반도체층의 채널영역을 노출할 수 있다.
상기 배리어층이 상기 반도체층의 채널영역을 노출하는 영역은 상기 주배선층이 상기 반도체층의 채널영역을 노출하는 영역보다 좁을 수 있다.
상기 금속산화인층, 상기 소스전극 및 상기 드레인 전극을 덮는 보호막을 더 포함할 수 있다.
상기 보호막은 산화규소를 포함할 수 있다.
상기 반도체층은 채널 영역을 제외하고 상기 소스 전극, 상기 드레인 전극 및 상기 데이터선과 가장자리 측면이 일치할 수 있다.
상기 반도체층, 상기 데이터선 및 상기 드레인 전극의 가장자리 측면 부분과 상기 반도체층의 채널 영역을 노출하는 상기 소스 전극과 상기 드레인 전극의 측면 부분은 상기 기판에 대하여 10° 내지 90°의 각도를 갖도록 경사진 측면을 가질 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 기판 위에 반도체층을 형성하는 단계, 상기 기판 위에 위치하고, 상기 게이트선과 교차하는 데이터선, 상기 데이터선에 연결되는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 포함하는 데이터 배선층을 형성하는 단계, 상기 데이터 배선층을 포스핀(phosphine) 처리하는 단계 그리고 상기 데이터 배선층 위에 보호막을 형성하는 단계를 포함하고, 상기 보호막을 형성하는 단계는 상기 소스 전극 및 상기 드레인 전극을 덮는 금속산화인층을 형성하는 단계를 포함한다.
상기 포스핀 처리하는 단계는 열처리 또는 플라즈마 처리로 이루어질 수 있다.
상기 금속산화인층은 상기 소스 전극 및 상기 드레인 전극 각각의 상부면과 측면을 덮도록 형성할 수 있다.
상기 데이터 도전체는 구리 계열 금속, 알루미늄 계열 금속, 은 계열 금속, 몰리브덴 계열 금속 및 티타늄 계열 금속 중에서 선택된 적어도 하나의 금속을 포함할 수 있다.
상기 보호막은 산화규소를 포함할 수 있다.
상기 반도체층을 형성하는 단계와 상기 데이터 도전체를 형성하는 단계는 하나의 마스크를 사용하여 동시에 수행될 수 있다.
상기 반도체층을 형성하는 단계 이후에 상기 반도체층의 채널영역을 노출하는 배리어층을 형성하는 단계를 더 포함할 수 있다.
상기 배리어층이 상기 반도체층의 채널영역을 노출하는 영역은 상기 데이터 배선층이 상기 반도체층의 채널영역을 노출하는 영역보다 좁게 형성할 수 있다.
상기 배리어층은 금속 산화물로, 상기 데이터 배선층은 구리 계열 금속, 알루미늄 계열 금속, 은 계열 금속, 몰리브덴 계열 금속 및 티타늄 계열 금속에서 선택된 적어도 하나의 금속으로 형성할 수 있다.
상기 반도체층, 상기 데이터선 및 상기 드레인 전극의 가장자리 측면 부분과 상기 반도체층의 채널 영역을 노출하는 상기 소스 전극과 상기 드레인 전극의 측면 부분은 상기 기판에 대하여 10° 내지 90°의 각도를 갖도록 형성할 수 있다.
본 발명의 일실시예에 따르면, 박막 트랜지스터 표시판의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다.
도 2는 도 1의 II-II선을 따라 잘라 나타내는 단면도이다.
도 3 내지 도 10은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 단면도들이다.
도 11은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 12는 본 발명의 비교예에 따른 박막 트랜지스터의 게이트 전압에 따른 온 전류 특성을 나타낸 그래프이다.
도 13은 본 발명의 일 실시예에 따른 박막 트랜지스터의 게이트 전압에 따른 온 전류 특성을 나타낸 그래프이다.
도 14는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 단면도이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다. 도 2는 도 1의 II-II선을 따라 잘라 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 박막 트랜지스터 표시판(100)은 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 형성된 복수의 게이트선(121)을 포함한다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 복수의 게이트 전극(124)을 포함한다.
게이트선(121) 및 게이트 전극(124)은 제1층(121p, 124p), 제2층 (121q, 124q)으로 이루어진 이중막 구조를 가질 수 있다. 제1층(121p, 124p), 제2층 (121q, 124q)은 각각 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 망간(Mn) 등으로 이루어질 수 있다. 예를 들어, 제1층(121p, 124p)은 티타늄을 포함하고, 제2층(121q, 124q)은 구리 또는 구리합금을 포함할 수 있다.
또한, 제1층(121p, 124p), 제2층(121q, 124q)은 서로 물리적 성질이 다른 막들이 조합되어 형성될 수 있다. 본 실시예에서는 게이트선(121) 및 게이트 전극(124)이 이중막으로 형성되는 것으로 설명하였으나, 여기에 한정되지 않고 단일막 또는 삼중막 형태로 형성될 수 있다.
게이트선(121) 위에는 산화 규소 또는 질화 규소 따위의 절연 물질로 만들어진 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 제1 절연막(140a) 및 제2 절연막(140b)을 포함할 수 있다. 제1 절연막(140a)은 대략 4000 ÅA 두께의 질화 규소(SiNx)로 형성될 수 있고, 제2 절연막은 대략 500 ÅA 두께의 산화 규소(SiOx)로 형성될 수 있다. 다른 실시예로 제1 절연막(140a)은 산질화 규소(SiON)이고, 제2 절연막(140b)은 산화 규소(SiOx)로 형성될 수 있다. 본 실시예에서는 게이트 절연막(140a, 140b)이 이중막 형태로 형성되는 것으로 설명하였으나, 단일막 형태 등으로 형성될 수도 있다.
게이트 절연막(140) 위에는 복수의 반도체층(151)이 형성되어 있다. 반도체층(151)은 비정질 실리콘, 결정질 실리콘 또는 산화물 반도체로 형성할 수 있다. 반도체층(151)은 주로 세로 방향으로 뻗으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection; 154)를 포함한다.
반도체층(151)을 산화물 반도체로 형성하는 경우에 반도체층(151)은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함한다. 특히, 본 실시예에서 반도체층(151)은 인듐-갈륨-아연 산화물일 수 있다.
반도체층(151) 및 게이트 절연막(140) 위에는 복수의 데이터선(171), 데이터선(171)에 연결된 복수의 소스 전극(173) 및 복수의 드레인 전극(175)을 포함하는 데이터 배선층(171, 173, 175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 소스 전극(173)은 데이터선(171)으로부터 뻗어 나와 게이트 전극(124)과 중첩하고 대체적으로 U자 형상을 가질 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 소스 전극(173)의 U자 형상의 가운데에서 상부를 향하여 연장되어 있다.
데이터 배선층(171, 173, 175)은 반도체층(151)의 채널영역을 노출하는 영역을 포함할 수 있다. 데이터 배선층(171, 173, 175)은 구리 계열 금속, 알루미늄 계열 금속, 은 계열 금속, 몰리브덴 계열 금속 및 티타늄 계열 금속에서 선택된 적어도 하나의 금속으로 이루어질 수 있다.
배리어층(171p, 173p, 175p)은 데이터 배선층(171, 173, 175)과 반도체층(151) 사이에 위치할 수 있다. 배리어층(171p, 173p, 175p)은 인듐-아연 산화물, 갈륨-아연 산화물, 알루미늄-아연 산화물, 티타늄 산화물, 알루미늄 산화물, 몰리브덴 산화물 등의 금속 산화물로 이루어질 수 있다.
배리어층(171p, 173p, 175p)은 반도체층(151)으로 구리 등의 물질이 확산되는 것을 방지하는 확산 방지막의 역할을 한다.
데이터 배선층(171, 173, 175) 위에는 금속산화인층(177)이 위치한다. 금속산화인층(177)은 구리 계열 금속, 알루미늄 계열 금속, 은 계열 금속, 몰리브덴 계열 금속 및 티타늄 계열 금속에서 선택된 적어도 하나와 인 및 산소를 포함할 수 있다. 본 실시예에 따른 금속산화인층(177)은 예를 들어 CuxPyOz로 표현되는 화합물을 포함할 수 있다. 본 실시예에서 금속산화인층(177)은 소스 전극(173) 및 드레인 전극(175)의 표면과 직접 접촉하면서 소스 전극(173) 및 드레인 전극(175)을 덮고 있고, 특히 소스 전극(173) 및 드레인 전극(175)의 노출된 측면 부분(A, B)과 소스 전극(173) 및 드레인 전극(175)의 노출된 상부면을 덮는다. 여기서, 금속 산화인층(177)은 소스 전극(173) 및 드레인 전극(175)과 중첩하지 않는 게이트 절연막(140) 부분과 반도체층(151)의 채널 영역 위에는 형성되지 않을 수 있다.
이하, 반도체층(151)의 채널 영역에 인접한 소스 전극(173) 및 드레인 전극(175)의 노출된 측면 부분(A)에 대해 구체적으로 설명하기로 한다.
도 2를 참고하면, 반도체층(151)의 돌출부(154)에는 소스 전극(173)과 드레인 전극(175) 사이에 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다. 반도체층(151)은 돌출부(154)의 노출된 부분을 제외하고 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 평면 패턴을 가질 수 있다. 다시 말해, 반도체층(151)은 돌출부(154)의 노출된 부분을 제외하고 데이터선(171) 및 드레인 전극(175)과 가장자리 측면이 실질적으로 일치할 수 있다.
이 때, 본 실시예에 따른 반도체층(151), 데이터선(171) 및 드레인 전극(175)의 가장자리 측면과 소스 전극(173) 및 드레인 전극(175)의 노출된 측면 부분(A)은 기판(110)에 대하여 소정의 각도를 갖도록 경사진 측면을 가질 수 있다.
구체적으로 상기 반도체층(151), 데이터선(171) 및 드레인 전극(175)의 가장자리 측면 부분과 상기 반도체층(151)의 채널 영역을 노출하는 소스 전극(173)과 드레인 전극(175)의 측면 부분은 기판(110)에 대하여 10° 내지 80°의 각도를 갖도록 경사진 측면을 포함할 수 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체층(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널 영역은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
이러한 채널 영역에 인접한 소스 전극(173) 및 드레인 전극(175)의 측면은 노출되어 있고, 소스 전극(173) 및 드레인 전극(175)의 노출된 측면 부분(A)은 금속산화인층(177)으로 덮여 있다. 금속산화인층(177) 없이 소스 전극(173) 및 드레인 전극(175)의 측면 부분(A)이 노출된 상태에서 산화 규소를 포함하는 보호막을 형성하는 후속 공정이 진행되거나, 반도체층의 돌출부(154)가 채널 특성을 갖도록 열처리를 진행하게 되면 데이터 배선층(171, 173, 175)에 포함된 구리 등의 물질이 다공성의 산화물을 형성하게 되어 박막 트랜지스터 특성을 떨어뜨릴 수 있다. 본 실시예에서는 금속산화인층(177)이 구리 등의 물질을 포함하는 데이터 배선층(171, 173, 175)이 산화되는 것을 방지할 수 있다.
본 실시예에서 금속산화인층(177)은 열처리 또는 플라즈마 처리방법으로 형성될 수 있다.
금속산화인층(177) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화 규소나 산화 규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다.
본 실시예에서 보호막(180)은 하부 보호막(180a)과 상부 보호막(180b)을 포함할 수 있다. 하부 보호막(180a)은 산화 규소로 형성되고, 상부 보호막(180b)은 질화 규소로 형성될 수 있다. 본 실시예에서 반도체층(151)이 산화물 반도체를 포함하기 때문에 반도체층(151)과 인접한 하부 보호막(180a)은 산화 규소로 형성되는 것이 바람직하다. 하부 보호막(180a)이 질화 규소로 형성되면 박막 트랜지스터의 특성이 잘 나타나지 않는다.
보호막(180)은 소스 전극(173)과 드레인 전극(175) 사이에 소스 전극(173) 및 드레인 전극(175)으로 가리지 않고 노출된 부분과 접촉할 수 있다.
보호막(180)에는 드레인 전극(175)의 일단을 드러내는 복수의 접촉 구멍(185)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극 (191)이 형성되어 있다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
화소 전극(191)은 ITO 또는 IZO 따위의 투명 도전체로 만들어질 수 있다.
도 3 내지 도 10은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 단면도들이다. 도 3 내지 도 10은 도 1의 절단선 II-II를 따라 자른 단면도를 순서대로 나타낸 것이다.
도 3을 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 탄탈늄(Ta), 탄탈늄 합금, 망간(Mn), 망간 합금 중 적어도 하나를 적층하고, 그 위에 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속 중 선택된 하나를 적층하여 이중막을 형성한 후 패터닝하여 게이트 전극(124)을 포함하는 게이트선(121)을 형성한다. 예를 들어, 하부막(121p, 124p)은 티타늄을 포함하고, 상부막(121q, 124q)은 구리 또는 구리합금을 포함할 수 있다.
구체적으로, 이중막을 형성한 후에 감광막(도시하지 않음)을 적층하고 패터닝한 후 패터닝된 감광막(도시하지 않음)을 마스크로 하여 하부막(121p, 124p) 및 상부막(121q, 124q)을 함께 식각한다. 이 때 사용하는 식각액(etchant)은 하부막(121p, 124p) 및 상부막(121q, 124q)을 함께 식각할 수 있는 것을 사용할 수 있다.
도 4를 참고하면, 게이트선(121) 및 게이트 전극(124)위에 게이트 절연막(140), 산화물막(150), 금속 산화물막(170p) 및 금속막(170)을 적층한다. 게이트 절연막(140)은 질화 규소를 포함하는 제1 절연막(140a)을 증착한 후에 산화 규소를 포함하는 제2 절연막(140b)을 증착할 수 있다.
산화물막(150)은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함하고, 금속 산화물막(170p)은 인듐-아연 산화물, 갈륨-아연 산화물 및 알루미늄-아연 산화물 중 하나를 포함하도록 형성하고, 금속막(170)은 구리 또는 구리 합금을 포함하도록 형성할 수 있다.
그 위에 감광막(photo resist)을 형성한 후 패터닝하여 제1 감광막 패턴(50)을 형성한다. 제1 감광막 패턴(50)은 두꺼운 제1 영역(50a)과 상대적으로 얇은 제2 영역(50b)을 가진다. 제1 감광막 패턴(50)의 두께 차이는 마스크를 이용하여 조사하는 빛의 양을 조절하거나 리플로우 방법을 이용하여 형성할 수 있다. 빛의 양을 조절하는 경우에는 마스크에 슬릿 패턴 또는 격자 패턴이나 반투명층이 형성되어 있을 수 있다. 두께가 얇은 제2 영역(50b)은 박막 트랜지스터의 채널 영역이 형성될 위치에 대응한다.
도 5를 참고하면, 제1 감광막 패턴(50)을 마스크로 하여 금속 산화물막(170p) 및 금속막(170)을 함께 식각할 수 있는 식각액(etchant)를 사용하여 금속 산화물막(170p) 및 금속막(170)을 식각한다. 여기에서 사용하는 식각액은 게이트선(121)의 하부막(121p, 124p) 및 상부막(121q, 124q)을 식각할 때 사용한 식각액과 동일한 식각액일 수 있다.
도 5에서와 같이 금속 산화물막(170p) 및 금속막(170)을 식각하면, 제1 감광막 패턴(50)에 의해 덮인 금속 산화물막(170p) 및 금속막(170)의 측면도 식각액으로 인하여 식각되며 그 결과 도 5와 같이 제1 감광막 패턴(50)이 형성된 영역(A, B, C)의 안쪽에 데이터 도전체층(170)의 경계선(측면부(B)에 대응)이 위치하게 된다.
이 때, 금속 산화물막(170p) 및 금속막(170)을 식각하는 식각액은 게이트 절연막(140), 산화물막(150)을 식각하지 않는다.
추가적으로, 제1 감광막 패턴(50)을 마스크로 산화물막(150)을 식각한다.
도 6을 참고하면, 에치백(etch back)으로 도 5에서 얇은 두께의 제2 부분(50b)를 제거한다. 이 때, 제1 부분(50a)도 함께 식각되어 폭 및 높이가 줄어들어 도 6의 제2 감광막 패턴(51)이 된다. 제2 감광막 패턴(51)은 도 5에서의 제1 감광막 패턴(50)이 형성되었던 영역(A, B, C)에 비하여 좁은 영역(A', B', C')에 형성되어 있다.
도 7을 참고하면, 제2 감광막 패턴(51)을 마스크로 하여 식각액을 이용하여 금속 산화물막(170p)과 금속막(170)을 습식 식각한다.
이 때, 금속막(170)이 분리되어 데이터선(171), 소스 전극(173) 및 드레인 전극(175)이 형성되고, 금속 산화물막(170p)이 분리되어 배리어층(171p, 173p, 175p)이 형성된다. 또한, 산화물막(150)의 상부면이 노출되면서 박막 트랜지스터의 채널을 형성하는 돌출부(154)를 포함하는 반도체층(151)이 형성된다.
이처럼 두께가 다른 감광막 패턴을 이용하면, 데이터선(171), 소스 전극(173) 및 드레인 전극(175)의 배리어층(171p, 173p, 175p) 및 데이터 배선층(171, 173, 175)과 실질적으로 동일한 평면 패턴을 가지는 반도체층(151, 154)이 형성된다. 구체적으로, 반도체층(151, 154)은 드레인 전극(175)과 소스 전극(173) 사이의 노출된 부분을 제외하고 데이터선(171), 소스 전극(173) 및 드레인 전극(175)과 실질적으로 동일한 평면 패턴을 가진다.
그 다음, 도 8을 참고하면 애싱(ashing)으로 감광막 패턴을 제거한 후에 소스 전극(173)과 드레인 전극(175) 표면에 금속산화인층(177)을 형성하기 위해 포스핀(PH3) 처리를 할 수 있다. 포스핀(PH3) 처리는 열처리 또는 플라즈마 처리 로 진행할 수 있다.
도 9를 참고하면, 박막 트랜지스터 표시판의 전면에 포스핀(PH3)이 처리되고, 소스 전극(173) 및 드레인 전극(175) 표면을 따라 인화 물질층(176)이 형성된다. 이 때, 인화 물질층(176)은 채널 영역을 노출하는 소스 전극(173)과 드레인 전극(175)의 측면을 덮도록 형성된다.
한편, 노출된 반도체층(154)의 채널 영역에 포스핀 처리가 되어 반도체층(154)의 채널 영역에 인(P)이 도핑될 수 있다. 이 때, 인(P)은 도너(donor)로 작용하여 도전층이 형성될 수 있고, 이로 인하여 반도체층(154)의 결함을 채우고 전기 전도도를 낮출 수 있어 박막 트랜지스터 표시판의 소자 특성을 향상할 수 있다.
도 10을 참고하면, 인화 물질층(176) 위에 보호막(180)을 형성한다. 보호막(180)은 인화 물질층(176) 위에 산화 규소(SiOx)를 포함하는 하부 보호막(180a)을 형성하고, 하부 보호막(180a) 위에 질화 규소(SiNx)를 포함하는 상부 보호막(180b)을 형성할 수 있다. 산화 규소(SiOx)를 포함하는 하부 보호막(180a)을 형성하는 공정 중에 질소 산화물, 예를 들어 아산화질소(N2O) 처리를 할 수 있고, 인화 물질층(176)과 질소 산화물이 서로 반응하여 금속산화인층(177)을 형성한다. 즉, 금속산화인층(177)은 인화 물질층(176)의 최종 형성물일 수 있다.
보호막(180)을 패터닝하여 드레인 전극(175)의 일부를 드러내는 접촉 구멍(185)을 형성하고, 보호막(180) 위에 화소 전극(191)을 형성함으로써 도 2와 같은 박막 트랜지스터 표시판을 형성할 수 있다. 이 때, 화소 전극(191)은 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적으로 연결되도록 형성한다.
여기서, 본 실시예에 따른 박막 트랜지스터 표시판은 게이트 전극이 아래에 위치하는 바텀 게이트(Bottom Gate) 구조에 대하여 설명하였으나, 본 실시예는 게이트 전극이 위에 위치하는 탑 게이트(Top Gate) 구조에도 광범위하게 적용될 수 있다.
도 11은 본 발명의 일실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 11을 참고하면, 제1 기판(110)과 마주하는 위치에 제2 기판(210)이 배치되어 있다. 제2 기판(210)은 투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판일 수 있다. 제2 기판(210) 위에 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스라고도 하며 빛샘을 막아준다.
제2 기판(210) 및 차광 부재(220) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 하지만, 적색, 녹색, 및 청색의 삼원색에 제한되지 않고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 중 하나를 표시할 수도 있다.
앞에서 차광 부재(220)와 색필터(230)가 대향 표시판(200)에 형성되는 것으로 설명했으나, 차광 부재(220)와 색필터(230) 중 적어도 하나는 박막 트랜지스터 표시판(100) 위에 형성될 수도 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(250)이 형성되어 있다. 덮개막(250)은 절연 물질로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가 받는 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(3)의 액정 분자(31)의 방향을 결정한다. 화소 전극(191)과 공통 전극(270)은 축전기를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극선(도시하지 않음)과 중첩하여 유지 축전기(storage capacitor)를 이룰 수 있고, 이를 통해 액정 축전기의 전압 유지 능력을 강화할 수 있다.
박막 트랜지스터 표시판(100)에 관한 설명은 도 2를 참고하여 설명한 실시예의 내용이 적용될 수 있다.
여기서, 본 실시예에 따른 박막 트랜지스터 표시판을 액정 표시 장치에 적용하는 경우에 대해 설명하였으나, 본 실시예는 유기 발광 표시 장치 및 기타 박막 트랜지스터를 사용하여 스위칭 동작을 하는 표시 장치에 광범위하게 적용될 수 있다.
도 12는 본 발명의 비교예에 따른 박막 트랜지스터의 게이트 전압에 따른 온 전류 특성을 나타낸 그래프이고, 도 13은 본 발명의 일 실시예에 따른 박막 트랜지스터의 게이트 전압에 따른 온 전류 특성을 나타낸 그래프이다.
도 12 및 도 13을 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터의 게이트 전극 전압(Vg)에 따른 소스-드레인 전류(Ids)의 on/off가 문턱전압을 기준으로 명확히 구분되고, on 전류가 높아 박막 트랜지스터의 스위칭 소자로서의 특성이 향상됨을 알 수 있다. 또한 소스-드레인 전압(Vds)의 변화에 따른 문턱 전압의 변화가 거의 없어 균일한 스위칭 소자의 특성을 유지할 수 있음을 확인할 수 있다.
도 14는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 나타내는 단면도이다.
도 14에서 설명하는 실시예는 도 2에서 설명한 실시예와 대체로 동일하다. 이하에서는 도 2의 실시예와 차이가 있는 부분에 대해 설명하기로 한다.
도 14를 참고하면, 배리어층(171p, 173p, 175p)은 데이터 배선층(171, 173, 175)과 반도체층(151) 사이에 위치할 수 있다. 배리어층(171p, 173p, 175p)은 인듐-아연 산화물, 갈륨-아연 산화물, 알루미늄-아연 산화물, 티타늄 산화물, 알루미늄 산화물, 몰리브덴 산화물 등의 금속 산화물로 이루어질 수 있다.
배리어층(171p, 173p, 175p)은 반도체층(151)으로 구리 등의 물질이 확산되는 것을 방지하는 확산 방지막의 역할을 한다.
본 실시예에 따른 배리어층(171p, 173p, 175p)은 데이터 배선층(171, 173, 175)을 패터닝하는 마스크와 별도의 마스크를 이용하여 반도체층(151)의 채널 영역을 노출하는 영역은 데이터 배선층(171, 173, 175)이 반도체층(151)의 채널영역을 노출하는 영역보다 좁게 형성될 수 있다. 배리어층(171p, 173p, 175p)은 금속산화인층(177)과 함께 데이터 배선층(171, 173, 175)을 둘러싸 데이터 배선층(171, 173, 175)의 금속 성분이 위 또는 아래 층으로 확산되는 것을 방지할 수 있다.
본 실시예에 따르면 배리어층(171p, 173p, 175p)은 반도체층(151)으로 구리 등의 물질이 확산되는 것을 보다 효과적으로 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 박막 트랜지스터 표시판 110: 기판
121: 게이트선 124: 게이트 전극
151: 반도체층 171: 데이터선
173: 소스 전극 175: 드레인 전극
177: 금속산화인층 180: 보호막

Claims (20)

  1. 기판,
    상기 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선,
    상기 기판 위에 위치하고, 산화물 반도체를 포함하는 반도체층,
    상기 게이트 전극과 상기 반도체층 사이에 위치하는 게이트 절연막,
    상기 기판 위에 위치하는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 포함하는 데이터 배선층, 그리고
    상기 소스 전극 및 상기 드레인 전극을 덮는 금속산화인층을 포함하는고,
    상기 금속산화인층은 구리 계열 금속, 알루미늄 계열 금속, 은 계열 금속, 몰리브덴 계열 금속 및 티타늄 계열 금속에서 선택된 적어도 하나와 인, 그리고 산소를 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 반도체층의 채널 영역은 인(P)을 포함하는 박막 트랜지스터 표시판.
  3. 삭제
  4. 제2항에서,
    상기 금속산화인층은 상기 소스 전극 및 상기 드레인 전극 각각의 상부면과 측면을 덮는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 데이터 배선층과 상기 반도체층 사이에 위치하는 배리어층을 더 포함하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 데이터 배선층은 상기 반도체층의 채널영역을 노출하는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 배리어층이 상기 반도체층의 채널영역을 노출하는 영역은 상기 데이터 배선층이 상기 반도체층의 채널영역을 노출하는 영역보다 좁은 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 금속산화인층, 상기 소스 전극 및 상기 드레인 전극을 덮는 보호막을 더 포함하는 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 보호막은 산화규소를 포함하는 박막 트랜지스터 표시판.
  10. 제1항에서,
    상기 반도체층, 상기 소스 전극 및 상기 드레인 전극의 가장자리 측면 부분과 상기 반도체층의 채널 영역을 노출하는 상기 소스 전극과 상기 드레인 전극의 측면 부분은 상기 기판에 대하여 10° 내지 80°의 각도를 갖도록 경사진 측면을 갖는 박막 트랜지스터 표시판.
  11. 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 기판 위에 반도체층을 형성하는 단계,
    상기 기판 위에 위치하고, 상기 게이트선과 교차하는 데이터선, 상기 데이터선에 연결되는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 포함하는 데이터 배선층을 형성하는 단계,
    상기 데이터 배선층을 포스핀(phosphine) 처리하는 단계 그리고
    상기 데이터 배선층 위에 보호막을 형성하는 단계를 포함하고,
    상기 보호막을 형성하는 단계는 상기 소스 전극 및 상기 드레인 전극을 덮는 금속산화인층을 형성하는 단계를 포함하고,
    상기 금속산화인층은 구리 계열 금속, 알루미늄 계열 금속, 은 계열 금속, 몰리브덴 계열 금속 및 티타늄 계열 금속에서 선택된 적어도 하나와 인, 그리고 산소를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에서,
    상기 포스핀 처리하는 단계는 열처리 또는 플라즈마 처리로 이루어지는 박막 트랜지스터 표시판의 제조 방법.
  13. 제11항에서,
    상기 금속산화인층은 상기 소스 전극 및 상기 드레인 전극 각각의 상부면과 측면을 덮도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제11항에서,
    상기 데이터 배선층은 구리 계열 금속, 알루미늄 계열 금속, 은 계열 금속, 몰리브덴 계열 금속 및 티타늄 계열 금속 중에서 선택된 적어도 하나의 금속을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제11항에서,
    상기 보호막은 산화규소를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제11항에서,
    상기 반도체층을 형성하는 단계와 상기 데이터 배선층을 형성하는 단계는 하나의 마스크를 사용하여 동시에 수행되는 박막 트랜지스터 표시판의 제조 방법.
  17. 제11항에서,
    상기 반도체층을 형성하는 단계 이후에 상기 반도체층의 채널영역을 노출하는 배리어층을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  18. 제17항에서,
    상기 배리어층이 상기 반도체층의 채널영역을 노출하는 영역은 상기 데이터 배선층이 상기 반도체층의 채널영역을 노출하는 영역보다 좁게 형성하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제17항에서,
    상기 배리어층은 금속 산화물로, 상기 데이터 배선층은 구리 또는 구리 합금으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  20. 제11항에서,
    상기 반도체층, 상기 데이터선 및 상기 드레인 전극의 가장자리 측면 부분과 상기 반도체층의 채널 영역을 노출하는 상기 소스 전극과 상기 드레인 전극의 측면 부분은 상기 기판에 대하여 10° 내지 80°의 각도를 갖도록 형성하는 박막 트랜지스터 표시판의 제조 방법.

KR1020150144680A 2015-10-16 2015-10-16 박막 트랜지스터 표시판 및 그 제조 방법 Active KR102494732B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150144680A KR102494732B1 (ko) 2015-10-16 2015-10-16 박막 트랜지스터 표시판 및 그 제조 방법
US15/246,366 US9893203B2 (en) 2015-10-16 2016-08-24 Thin film transistor array panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150144680A KR102494732B1 (ko) 2015-10-16 2015-10-16 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170045423A KR20170045423A (ko) 2017-04-27
KR102494732B1 true KR102494732B1 (ko) 2023-02-01

Family

ID=58524378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150144680A Active KR102494732B1 (ko) 2015-10-16 2015-10-16 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9893203B2 (ko)
KR (1) KR102494732B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274860B (zh) * 2015-11-20 2024-11-19 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
CN106653772B (zh) * 2016-12-30 2019-10-01 惠科股份有限公司 一种显示面板及制程
CN106935658B (zh) 2017-05-05 2021-03-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN112424947A (zh) * 2018-07-12 2021-02-26 株式会社Flosfia 半导体装置及包含半导体装置的半导体系统
CN112490282B (zh) * 2020-12-03 2022-07-12 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法
CN115116854B (zh) * 2021-03-19 2025-03-11 福州京东方光电科技有限公司 薄膜晶体管及其制造方法、显示面板、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982978A (ja) * 1995-09-20 1997-03-28 Hitachi Ltd 半導体装置及びこれを用いた液晶表示装置
GB9710514D0 (en) * 1996-09-21 1997-07-16 Philips Electronics Nv Electronic devices and their manufacture
KR20020089758A (ko) 2001-05-24 2002-11-30 주식회사 하이닉스반도체 반도체소자의 제조방법
US7785947B2 (en) 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
KR20080008562A (ko) 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
KR101274684B1 (ko) 2006-08-03 2013-06-12 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
CN103210494B (zh) * 2010-11-10 2016-01-06 夏普株式会社 显示装置用基板及其制造方法、显示装置
KR20120067108A (ko) * 2010-12-15 2012-06-25 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US8710497B2 (en) * 2011-12-08 2014-04-29 LG Dispay Co., Ltd Array substrate including thin film transistor and method of fabricating the same
KR20130126240A (ko) * 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP2014032999A (ja) 2012-08-01 2014-02-20 Panasonic Liquid Crystal Display Co Ltd 薄膜トランジスタ及びその製造方法
KR102408021B1 (ko) * 2014-11-11 2022-06-13 삼성디스플레이 주식회사 금속배선 및 이를 포함하는 표시 장치
JP2016134469A (ja) * 2015-01-19 2016-07-25 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US9893203B2 (en) 2018-02-13
US20170110591A1 (en) 2017-04-20
KR20170045423A (ko) 2017-04-27

Similar Documents

Publication Publication Date Title
KR102166898B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102281846B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101934977B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102494732B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102169684B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102148850B1 (ko) 박막 트랜지스터 및 이를 구비하는 표시 장치
KR102183920B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102380647B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20080109998A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR102295477B1 (ko) 박막 트랜지스터 표시판
KR102039102B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9281322B2 (en) Thin film transistor array panel and method for manufacturing the same
KR102520574B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20170126535A (ko) 박막 트랜지스터 표시판
KR101843871B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20200295054A1 (en) Thin film transistor and manufacturing method therefor, array substrate and display device
KR20160017867A (ko) 표시장치와 그 제조 방법
KR20160082173A (ko) 박막 트랜지스터 및 이를 포함하는 표시 장치
KR102304103B1 (ko) 박막 트랜지스터 표시판, 액정 표시 장치 및 그 제조 방법
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR20210095825A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102061306B1 (ko) 트랜지스터 및 그 제조방법
KR20150111550A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151016

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200929

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20151016

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220526

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20221027

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230127

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230127

End annual number: 3

Start annual number: 1

PG1601 Publication of registration