[go: up one dir, main page]

KR102281846B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR102281846B1
KR102281846B1 KR1020150000226A KR20150000226A KR102281846B1 KR 102281846 B1 KR102281846 B1 KR 102281846B1 KR 1020150000226 A KR1020150000226 A KR 1020150000226A KR 20150000226 A KR20150000226 A KR 20150000226A KR 102281846 B1 KR102281846 B1 KR 102281846B1
Authority
KR
South Korea
Prior art keywords
layer
source electrode
drain electrode
electrode
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150000226A
Other languages
English (en)
Other versions
KR20160083995A (ko
Inventor
강현주
이동희
차광민
신상원
손상우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150000226A priority Critical patent/KR102281846B1/ko
Priority to US14/841,559 priority patent/US9627548B2/en
Publication of KR20160083995A publication Critical patent/KR20160083995A/ko
Priority to US15/446,858 priority patent/US20170179262A1/en
Application granted granted Critical
Publication of KR102281846B1 publication Critical patent/KR102281846B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60J—WINDOWS, WINDSCREENS, NON-FIXED ROOFS, DOORS, OR SIMILAR DEVICES FOR VEHICLES; REMOVABLE EXTERNAL PROTECTIVE COVERINGS SPECIALLY ADAPTED FOR VEHICLES
    • B60J11/00—Removable external protective coverings specially adapted for vehicles or parts of vehicles, e.g. parking covers
    • B60J11/06—Removable external protective coverings specially adapted for vehicles or parts of vehicles, e.g. parking covers for covering only specific parts of the vehicle, e.g. for doors
    • B60J11/08—Removable external protective coverings specially adapted for vehicles or parts of vehicles, e.g. parking covers for covering only specific parts of the vehicle, e.g. for doors for windows or windscreens
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60J—WINDOWS, WINDSCREENS, NON-FIXED ROOFS, DOORS, OR SIMILAR DEVICES FOR VEHICLES; REMOVABLE EXTERNAL PROTECTIVE COVERINGS SPECIALLY ADAPTED FOR VEHICLES
    • B60J1/00—Windows; Windscreens; Accessories therefor
    • B60J1/002—Windows; Windscreens; Accessories therefor with means for clear vision, e.g. anti-frost or defog panes, rain shields
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F7/00—Signs, name or number plates, letters, numerals, or symbols; Panels or boards
    • G09F7/18—Means for attaching signs, plates, panels, or boards to a supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R11/00—Arrangements for holding or mounting articles, not otherwise provided for
    • B60R2011/0001—Arrangements for holding or mounting articles, not otherwise provided for characterised by position
    • B60R2011/004—Arrangements for holding or mounting articles, not otherwise provided for characterised by position outside the vehicle
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R11/00—Arrangements for holding or mounting articles, not otherwise provided for
    • B60R2011/0042—Arrangements for holding or mounting articles, not otherwise provided for characterised by mounting means
    • B60R2011/0049—Arrangements for holding or mounting articles, not otherwise provided for characterised by mounting means for non integrated articles
    • B60R2011/005—Connection with the vehicle part
    • B60R2011/0057—Connection with the vehicle part using magnetic means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R11/00—Arrangements for holding or mounting articles, not otherwise provided for
    • B60R2011/0042—Arrangements for holding or mounting articles, not otherwise provided for characterised by mounting means
    • B60R2011/0049—Arrangements for holding or mounting articles, not otherwise provided for characterised by mounting means for non integrated articles
    • B60R2011/005—Connection with the vehicle part
    • B60R2011/0059—Connection with the vehicle part using clips, clamps, straps or the like
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F7/00—Signs, name or number plates, letters, numerals, or symbols; Panels or boards
    • G09F7/18—Means for attaching signs, plates, panels, or boards to a supporting structure
    • G09F2007/1856—Means for attaching signs, plates, panels, or boards to a supporting structure characterised by the supporting structure
    • G09F2007/1865—Means for attaching signs, plates, panels, or boards to a supporting structure characterised by the supporting structure on vehicles

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mechanical Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막 트랜지스터 표시판을 제공한다. 본 발명의 일실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하는 게이트 전극, 상기 기판 위에 위치하는 반도체층, 상기 게이트 전극과 상기 반도체층 사이에 위치하는 게이트 절연막, 상기 반도체층 위에 위치하는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극, 상기 소스 전극 및 상기 드레인 전극을 덮는 금속 산화물층 그리고 상기 소스 전극, 상기 드레인 전극 및 상기 금속 산화물층을 덮는 보호막을 포함하고, 상기 소스 전극 및 상기 드레인 전극은 제1 물질과 상기 제1 물질에 첨가된 제2 물질을 포함하고, 상기 금속 산화물층에 포함되는 금속은 상기 제2 물질이 확산되어 형성된다.

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD OF MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치나 유기 발광 표시 장치 등의 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학(electro??optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가 받고, 전기 광학 활성층은 이 전기 신호를 광학 신호를 변환함으로써 영상이 표시된다.
표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선과 화소 전극에 인가될 신호를 전달하는 데이터선 등의 신호선이 표시 장치에 구비된다.
한편, 표시 장치의 면적이 커짐에 따라, 고속 구동을 실현하기 위해 산화물 반도체 기술이 연구되고 있고, 신호선의 저항을 감소시키기 방법이 연구되고 있다. 특히, 신호선의 저항을 감소시키기 위해 주배선층을 구리 또는 구리 합금 등의 물질로 형성할 수 있는데, 이 때 주배선층과 이를 덮는 보호막 사이에 다공성의 금속 산화물이 형성되어 장치의 신뢰성이 떨어지는 문제가 있다.
본 발명이 해결하고자 하는 과제는 주배선층과 보호막 사이에 다공성(porous)의 금속 산화물이 형성되는 것을 방지하는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는데 있다.
본 발명의 일실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하는 게이트 전극,상기 기판 위에 위치하는 반도체층, 상기 게이트 전극과 상기 반도체층 사이에 위치하는 게이트 절연막, 상기 반도체층 위에 위치하는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극, 상기 소스 전극 및 상기 드레인 전극을 덮는 금속 산화물층 그리고 상기 소스 전극, 상기 드레인 전극 및 상기 금속 산화물층을 덮는 보호막을 포함하고, 상기 소스 전극 및 상기 드레인 전극은 제1 물질과 상기 제1 물질에 첨가된 제2 물질을 포함하고, 상기 금속 산화물층에 포함되는 금속은 상기 제2 물질이 확산되어 형성된다.
상기 소스 전극과 상기 금속 산화물층 사이 및 상기 드레인 전극과 상기 금속 산화물층 사이에 위치하는 확산 금속층을 더 포함할 수 있다.
상기 소스 전극 및 상기 드레인 전극은 구리 또는 구리합금을 포함할 수 있다.
상기 제2 물질은 Mn, Mg, Al, Mo, W, Ti, Ga, In, Ni, La, Nd, Sn, Ag, Cr, Zr, Zn, 및 Fe 중 적어도 하나를 포함할 수 있다.
상기 소스 전극 및 상기 드레인 전극 하단에 위치하는 배리어층을 더 포함하고, 상기 배리어층은 금속 산화물을 포함할 수 있다.
상기 배리어층은 인듐-아연 산화물(IZO), 갈륨-아연 산화물(GZO) 및, 알루미늄-아연 산화물(AZO) 중에 하나를 포함할 수 있다.
상기 금속 산화물층은 상기 소스 전극 및 상기 드레인 전극 각각의 상부면과 측벽을 덮을 수 있다.
상기 보호막은 상기 금속 산화물층의 상부면 및 측벽과 접촉할 수 있다.
상기 소스 전극 및 상기 드레인 전극 하단에 위치하는 배리어층 그리고 상기 소스 전극 및 상기 드레인 전극 상단에 위치하는 캐핑층을 포함하고, 상기 배리어층 및 상기 캐핑층은 금속 산화물을 포함할 수 있다.
상기 반도체층의 채널 영역에 인접하여 상기 소스 전극 및 상기 드레인 전극 각각의 측벽이 노출되어 있고, 상기 노출된 소스 전극의 측벽 및 상기 노출된 드레인 전극의 측벽을 상기 금속 산화물층이 덮을 수 있다.
상기 반도체층은 산화물 반도체를 포함할 수 있다.
상기 반도체층의 측벽은 채널 영역을 제외하고 상기 소스 전극 및 상기 드레인 전극의 측벽과 동일하게 정렬될 수 있다.
본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트 전극을 형성하는 단계, 상기 기판 위에 반도체층을 형성하는 단계, 상기 게이트 전극과 상기 반도체층 사이에 게이트 절연막을 형성하는 단계, 상기 반도체층 위에 위치하는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극을 열처리하는 단계, 상기 소스 전극 및 상기 드레인 전극을 덮는 금속 산화물층을 형성하는 단계 그리고 상기 소스 전극, 상기 드레인 전극 및 상기 금속 산화물층을 덮는 보호막을 형성하는 단계를 포함하고, 상기 열처리하는 단계는 상기 소스 전극 및 상기 드레인 전극에 합금된 물질이 표면으로 확산하는 단계를 포함한다.
상기 금속 산화물층을 형성하는 단계는 질소 산화물 플라즈마 처리하는 단계를 포함할 수 있다.
상기 열처리하는 단계에서 상기 소스 전극과 상기 금속 산화물층 사이 및 상기 드레인 전극과 상기 금속 산화물층 사이에 확산 금속층을 형성하고, 상기 확산 금속층은 상기 소스 전극 및 상기 드레인 전극에 합금된 물질을 포함할 수 있다.
상기 소스 전극 및 상기 드레인 전극을 형성하는 단계 이전에 상기 반도체층 위에 배리어층을 형성하는 단계를 더 포함하고, 상기 배리어층은 금속 산화물을 포함하도록 형성할 수 있다.
상기 금속 산화물층은 상기 소스 전극 및 상기 드레인 전극 각각의 상부면과 측벽을 덮도록 형성할 수 있다.
상기 소스 전극 및 상기 드레인 전극을 형성하는 단계 이전에 상기 반도체층 위에 배리어층을 형성하는 단계 그리고 상기 소스 전극 및 상기 드레인 전극 위에 캐핑층을 형성하는 단계를 더 포함하고, 상기 배리어층 및 상기 캐핑층은 금속 산화물을 포함하도록 형성할 수 있다.
상기 반도체층은 산화물 반도체를 포함하도록 형성할 수 있다.
상기 반도체층을 형성하는 단계와 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는 하나의 마스크를 사용하여 동시에 수행할 수 있다.
본 발명의 일실시예에 따르면, 주배선층과 보호막 사이에 금속 산화물층을 형성하여 주배선층을 형성하는 물질이 산화되는 것을 억제함으로써 신뢰성을 향상시킬 수 있다. 또한, 주배선층 위에 형성하던 캐핑층을 생략할 수 있기 때문에 공정 비용을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다.
도 2는 도 1의 II-II선을 따라 잘라 나타내는 단면도이다.
도 3 내지 도 13은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 단면도들이다.
도 14는 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 15는 본 발명의 일실시예에 따른 박막 트랜지스터 표시판을 나타내기 위해 도 1의 II-II선을 따라 잘라 나타내는 단면도이다.
도 16 내지 도 25는 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 단면도들이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다. 도 2는 도 1의 II-II선을 따라 잘라 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 박막 트랜지스터 표시판(100)은 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 형성된 복수의 게이트선(121)을 포함한다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 복수의 게이트 전극(124)을 포함한다.
게이트선(121) 및 게이트 전극(124)은 제1층(121p, 124p), 제2층(121q, 124q)으로 이루어진 이중막 구조를 가질 수 있다. 제1층(121p, 124p), 제2층 (121q, 124q)은 각각 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 망간(Mn) 등으로 이루어질 수 있다. 예를 들어, 제1층(121p, 124p)은 티타늄을 포함하고, 제2층(121q, 124q)은 구리 또는 구리합금을 포함할 수 있다.
또한, 제1층(121p, 124p), 제2층(121q, 124q)은 서로 물리적 성질이 다른 막들이 조합되어 형성될 수 있다. 본 실시예에서는 게이트선(121) 및 게이트 전극(124)이 이중막으로 형성되는 것으로 설명하였으나, 여기에 한정되지 않고 단일막 또는 삼중막 형태로 형성될 수 있다.
게이트선(121) 위에는 규소 산화물 또는 규소 질화물 따위의 절연 물질로 만들어진 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 제1 절연막(140a) 및 제2 절연막(140b)을 포함할 수 있다. 제1 절연막(140a)은 대략 4000 ㅕ 두께의 규소 질화물(SiNx)로 형성될 수 있고, 제2 절연막은 대략 500 ㅕ 두께의 규소 산화물(SiOx)로 형성될 수 있다. 다른 실시예로 제1 절연막(140a)은 규소 산질화물(SiON)이고, 제2 절연막(140b)은 규소 산화물(SiOx)로 형성될 수 있다. 본 실시예에서는 게이트 절연막(140a, 140b)이 이중막 형태로 형성되는 것으로 설명하였으나, 단일막 형태 등으로 형성될 수도 있다.
게이트 절연막(140) 위에는 반도체층(151)이 형성되어 있다. 반도체층(151)은 비정질 실리콘, 결정질 실리콘 또는 산화물 반도체로 형성할 수 있다. 반도체층(151)은 주로 세로 방향으로 뻗으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection; 154)를 포함한다.
반도체층(151)을 산화물 반도체로 형성하는 경우에 반도체층(151)은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함한다. 특히, 본 실시예에서 반도체층(151)은 인듐-갈륨-아연 산화물일 수 있다.
반도체층(151) 및 게이트 절연막(140) 위에는 복수의 데이터선(171), 데이터선(171)에 연결된 복수의 소스 전극(173) 및 복수의 드레인 전극(175)을 포함하는 데이터 배선층이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 소스 전극(173)은 데이터선(171)으로부터 뻗어 나와 게이트 전극(124)과 중첩하고 대체적으로 U자 형상을 가질 수 있다. 하지만, 소스 전극(173) 및 드레인 전극(175)에 관한 구조는 변형 가능하다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 소스 전극(173)의 U자 형상의 가운데에서 상부를 향하여 연장되어 있다.
데이터선(171), 소스 전극(173) 및 드레인 전극(175)은 배리어층(171p, 173p, 175p), 주배선층(171q, 173q, 175q)의 이중막 구조를 가진다. 배리어층(171p, 173p, 175p)은 금속 산화물로 이루어져 있다. 구체적으로, 배리어층(171p, 173p, 175p)은 인듐-아연 산화물, 갈륨-아연 산화물 및 알루미늄-아연 산화물 중 하나로 형성될 수 있다. 배리어층(171p, 173p, 175p)은 구리 등의 물질이 반도체층(151)으로 확산되는 것을 방지하는 확산 방지막의 역할을 한다.
주배선층(171q, 173q, 175q)은 제1 물질과 이에 첨가된 제2 물질을 포함하고, 예를 들어 제1 물질은 구리이고, 제2 물질은 Mn, Mg, Al, Mo, W, Ti, Ga, In, Ni, La, Nd, Sn, Ag, Cr, Zr, Zn, 및 Fe 중 적어도 하나를 포함할 수 있다. 주배선층(171q, 173q, 175q)은 구리합금일 수 있다. 제1 물질에 첨가되는 제2 물질은 전체 함량의 대략 20at% 이하일 수 있다.
주배선층(171q, 173q, 175q)의 표면에는 확산 금속층(170c)이 위치한다. 본 실시예에서 확산 금속층(170c)은 주배선층(171q, 173q, 175q)을 둘러싸고 있는 형상을 가질 수 있다. 확산 금속층(170c)은 주배선층(171q, 173q, 175q)에 합금된 물질(제2 물질)이 열처리에 의해 확산되어 형성될 수 있다.
본 실시예에서 확산 금속층(170c)의 노출된 표면을 따라 금속 산화물층(177)이 형성되어 있다. 금속 산화물층(177)은 확산 금속층(170c)이 외부로 노출된 상태에서 산화되어 형성될 수 있다. 확산 금속층(170c)은 질소 산화물 플자즈마 처리에 의해 산화될 수 있다.
본 실시예에서 금속 산화물층(177)은 소스 전극(173) 및 드레인 전극(175)의 표면에 위치하는 확산 금속층과 직접 접촉하면서 소스 전극(173) 및 드레인 전극(175)을 덮고 있고, 특히 소스 전극(173) 및 드레인 전극(175)의 노출된 측벽 부분(A, B)과 소스 전극(173) 및 드레인 전극(175)의 노출된 상부면을 덮는다. 여기서, 금속 산화물층(177)은 소스 전극(173) 및 드레인 전극(175)과 중첩하지 않는 게이트 절연막(140) 부분과 반도체층(151)의 채널 영역 위에는 형성되지 않을 수 있다.
이하, 반도체층(151)의 채널 영역에 인접한 소스 전극(173) 및 드레인 전극(175)의 노출된 측벽 부분(A)에 대해 구체적으로 설명하기로 한다.
도 2를 참고하면, 반도체층(151)의 돌출부(154)에는 소스 전극(173)과 드레인 전극(175) 사이에 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다. 반도체층(151)은 돌출부(154)의 노출된 부분을 제외하고 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 평면 패턴을 가질 수 있다. 다시 말해, 반도체층(151)은 돌출부(154)의 노출된 부분을 제외하고 반도체층(151)의 측벽은 데이터선(171)의 측벽, 소스 전극(173)의 측벽 및 드레인 전극(175)의 측벽과 동일하게 정렬될 수 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체층(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널 영역은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
이러한 채널 영역에 인접한 소스 전극(173) 및 드레인 전극(175)의 측벽은 노출되어 있고, 소스 전극(173) 및 드레인 전극(175)의 노출된 측면 부분(A)에는 확산 금속층(170c)이 위치하고, 소스 전극(173) 및 드레인 전극(175)의 노출된 측면 부분(A)을 금속 산화물층(177)이 덮고 있다.
확산 금속층(170c) 및 금속 산화물층(177) 없이 소스 전극(173) 및 드레인 전극(175)의 측벽 부분(A)이 노출된 상태에서 규소 산화물을 포함하는 보호막을 형성하는 후속 공정이 진행되거나, 반도체층의 돌출부(154)가 채널 특성을 갖도록 열처리를 하면 주배선층(171q, 173q, 175q)에 포함된 구리 등의 물질이 다공성의 산화물을 형성하게 되어 박막 트랜지스터 특성을 떨어뜨릴 수 있다. 본 실시예에서는 확산 금속층(170c) 및 확산 금속층(170c)이 산화되어 형성된 금속 산화물층(177)이 구리 등의 물질이 산화되는 것을 방지할 수 있다.
소스 전극(173), 드레인 전극(175) 및 금속 산화물층(177) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 규소 질화물이나 규소 산화물 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다.
본 실시예에서 보호막(180)은 하부 보호막(180a)과 상부 보호막(180b)을 포함할 수 있다. 하부 보호막(180a)은 규소 산화물로 형성되고, 상부 보호막(180b)은 규소 질화물로 형성될 수 있다. 본 실시예에서 반도체층(151)이 산화물 반도체를 포함하기 때문에 반도체층(151)과 인접한 하부 보호막(180a)은 규소 산화물로 형성되는 것이 바람직하다. 하부 보호막(180a)이 규소 질화물로 형성되면 박막 트랜지스터의 특성이 잘 나타나지 않는다.
보호막(180)은 소스 전극(173)과 드레인 전극(175) 사이에 소스 전극(173) 및 드레인 전극(175)으로 가리지 않고 노출된 부분과 접촉할 수 있다.
보호막(180)에는 드레인 전극(175)의 일단을 드러내는 복수의 접촉 구멍(185)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극 (191)이 형성되어 있다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
화소 전극(191)은 ITO 또는 IZO 따위의 투명 도전체로 만들어질 수 있다.
도 3 내지 도 13은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 단면도들이다. 도 3 내지 도 13은 도 1의 절단선 II-II를 따라 자른 단면도를 순서대로 나타낸 것이다.
도 3을 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 탄탈늄(Ta), 탄탈늄 합금, 망간(Mn), 망간 합금 중 적어도 하나를 적층하고, 그 위에 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속 중 선택된 하나를 적층하여 이중막을 형성한 후 패터닝하여 게이트 전극(124)을 포함하는 게이트선(121)을 형성한다. 예를 들어, 하부막(121p, 124p)은 티타늄을 포함하고, 상부막(121q, 124q)은 구리 또는 구리합금을 포함할 수 있다.
구체적으로, 이중막을 형성한 후에 감광막(도시하지 않음)을 적층하고 패터닝한 후 패터닝된 감광막(도시하지 않음)을 마스크로 하여 하부막(121p, 124p) 및 상부막(121q, 124q)을 함께 식각한다. 이때 사용하는 식각액(etchant)은 하부막(121p, 124p) 및 상부막(121q, 124q)을 함께 식각할 수 있는 것을 사용할 수 있다.
도 4를 참고하면, 게이트선(121) 및 게이트 전극(124)위에 게이트 절연막(140), 산화물막(150), 금속 산화물막(170p) 및 금속막(170q)을 적층한다. 게이트 절연막(140)은 규소 질화물을 포함하는 제1 절연막(140a)을 증착한 후에 규소 산화물을 포함하는 제2 절연막(140b)을 증착할 수 있다.
산화물막(150)은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함하고, 금속 산화물막(170p)은 인듐-아연 산화물, 갈륨-아연 산화물 및 알루미늄-아연 산화물 중 하나를 포함하도록 형성하고, 금속막(170q)은 구리 합금을 포함하도록 형성할 수 있다. 구리에 합금된 물질은 Mn, Mg, Al, Mo, W, Ti, Ga, In, Ni, La, Nd, Sn, Ag, Cr, Zr, Zn, 및 Fe 중 적어도 하나를 포함할 수 있다.
그 위에 감광막(photo resist)을 형성한 후 패터닝하여 제1 감광막 패턴(50)을 형성한다. 제1 감광막 패턴(50)은 두꺼운 제1 영역(50a)과 상대적으로 얇은 제2 영역(50b)을 가진다. 제1 감광막 패턴(50)의 두께 차이는 마스크를 이용하여 조사하는 빛의 양을 조절하거나 리플로우 방법을 이용하여 형성할 수 있다. 빛의 양을 조절하는 경우에는 마스크에 슬릿 패턴 또는 격자 패턴이나 반투명층이 형성되어 있을 수 있다. 두께가 얇은 제2 영역(50b)은 박막 트랜지스터의 채널 영역이 형성될 위치에 대응한다.
도 5를 참고하면, 제1 감광막 패턴(50)을 마스크로 하여 금속 산화물막(170p) 및 금속막(170q)을 함께 식각할 수 있는 식각액(etchant)를 사용하여 금속 산화물막(170p) 및 금속막(170q)을 식각한다. 여기에서 사용하는 식각액은 게이트선(121)의 하부막(121p, 124p) 및 상부막(121q, 124q)을 식각할 때 사용한 식각액과 동일한 식각액일 수 있다.
도 5에서와 같이 금속 산화물막(170p) 및 금속막(170q)을 식각하면, 제1 감광막 패턴(50)에 의해 덮인 금속 산화물막(170p) 및 금속막(170q)의 측면도 식각액으로 인하여 식각되며 그 결과 도 5와 같이 제1 감광막 패턴(50)이 형성된 영역(A, B, C)의 안쪽에 제1 금속막(170p) 및 제2 금속막(170r)의 경계선이 위치하게 된다.
이 때, 금속 산화물막(170p) 및 금속막(170q)을 식각하는 식각액은 게이트 절연막(140), 산화물막(150)을 식각하지 않는다.
추가적으로, 제1 감광막 패턴(50)을 마스크로 산화물막(150)을 식각한다.
도 6을 참고하면, 에치백(etch back)으로 도 5에서 얇은 두께의 제2 부분(50b)를 제거한다. 이때, 제1 부분(50a)도 함께 식각되어 폭 및 높이가 줄어들어 도 6의 제2 감광막 패턴(51)이 된다. 제2 감광막 패턴(51)은 도 5에서의 제1 감광막 패턴(50)이 형성되었던 영역(A, B, C)에 비하여 좁은 영역(A', B', C')에 형성되어 있다.
도 7을 참고하면, 제2 감광막 패턴(51)을 마스크로 하여 식각액을 이용하여 금속 산화물막(170p)과 금속막(170q)을 식각한다.
이 때, 금속 산화물막(170p)과 금속막(170q)이 분리되어 이중막의 데이터선(171p, 171q), 소스 전극(173p, 173q) 및 드레인 전극(175p, 175q)이 형성된다. 또한, 산화물막(150)의 상부면이 노출되면서 박막 트랜지스터의 채널을 형성하는 돌출부(154)를 포함하는 반도체층(151)이 형성된다.
이처럼 두께가 다른 감광막 패턴을 이용하면, 데이터선(171), 소스 전극(173) 및 드레인 전극(175)의 배리어층(171p, 173p, 175p) 및 주배선층(171q, 173q, 175q)과 실질적으로 동일한 평면 패턴을 가지는 반도체층(151, 154)이 형성된다. 구체적으로, 반도체층(151, 154)의 측벽은 드레인 전극(175)과 소스 전극(173) 사이의 노출된 부분을 제외하고 데이터선(171)의 측벽, 소스 전극(173)의 측벽 및 드레인 전극(175)의 측벽과 실질적으로 동일하게 정렬된다.
그 다음, 도 8을 참고하면 애싱(ashing)으로 감광막 패턴을 제거한 후에 소스 전극(173)과 드레인 전극(175) 표면에 확산 금속층 형성을 위해 열처리(annealing)를 할 수 있다.
도 9를 참고하면, 열처리 과정에서 주배선층의 소스부(173q) 및 주배선층의 드레인부(175q)에 포함된 제2 물질(합금된 물질)이 가장자리로 확산한다. 이 때, 주배선층의 소스부(173q) 및 주배선층의 드레인부(175q)의 중심에는 구리가 대부분 분포하고 주배선층의 소스부(173q) 및 주배선층의 드레인부(175q) 표면을 따라 제2 물질을 포함하는 확산 금속층(170c)이 형성된다.
도 10을 참고하면, 확산 금속층(170c) 표면을 박막 트랜지스터의 특성 개선을 가져올 수 있는 N2O(아산화질소) 플라즈마 처리할 수 있다.
도 11을 참고하면, 주배선층의 소스부(173q) 및 주배선층의 드레인부(175q)의 표면에 위치하는 확산 금속층(170c)이 일부가 산화되어 그 표면을 따라 금속 산화물층(177)을 형성한다. 금속 산화물층(177)은 확산 금속층(170c)의 상부면과 측벽에 형성될 수 있다.
도 12 및 도 13을 참고하면, 금속 산화물층(177), 게이트 절연막(140) 및 소스 전극(173)과 드레인 전극(175) 사이에 노출된 반도체층의 돌출부(154) 위에 보호막(180)을 형성한다. 보호막(180)은 규소 산화물(SiOx)를 포함하는 하부 보호막(180a)을 형성하고, 하부 보호막(180a) 위에 규소 질화물(SiNx)를 포함하는 상부 보호막(180b)을 형성할 수 있다.
보호막(180)을 패터닝하여 드레인 전극(175)의 일부를 드러내는 접촉 구멍(185)을 형성하고, 보호막(180) 위에 화소 전극(191)을 형성함으로써 도 2와 같은 박막 트랜지스터 표시판을 형성할 수 있다. 이 때, 화소 전극(191)은 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적으로 연결되도록 형성한다.
도 14는 본 발명의 일실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 14를 참고하면, 박막 트랜지스터 표시판(100)과 대향 표시판(200)이 서로 마주보고, 그 사이에 액정층(3)이 위치한다.
제1 기판(110)과 마주하는 위치에 제2 기판(210)이 배치되어 있다. 제2 기판(210)은 투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판일 수 있다. 제2 기판(210) 위에 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스라고도 하며 빛샘을 막아준다.
제2 기판(210) 및 차광 부재(220) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 하지만, 적색, 녹색, 및 청색의 삼원색에 제한되지 않고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 중 하나를 표시할 수도 있다.
앞에서 차광 부재(220)와 색필터(230)가 대향 표시판(200)에 형성되는 것으로 설명했으나, 차광 부재(220)와 색필터(230) 중 적어도 하나는 박막 트랜지스터 표시판(100) 위에 형성될 수도 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(250)이 형성되어 있다. 덮개막(250)은 절연 물질로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가 받는 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(3)의 액정 분자(31)의 방향을 결정한다. 화소 전극(191)과 공통 전극(270)은 축전기를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극선(도시하지 않음)과 중첩하여 유지 축전기(storage capacitor)를 이룰 수 있고, 이를 통해 액정 축전기의 전압 유지 능력을 강화할 수 있다.
박막 트랜지스터 표시판(100)에 관한 설명은 도 2를 참고하여 설명한 실시예의 내용이 적용될 수 있다.
여기서, 본 실시예에 따른 박막 트랜지스터 표시판을 액정 표시 장치에 적용하는 경우에 대해 설명하였으나, 본 실시예는 유기 발광 표시 장치 및 기타 박막 트랜지스터를 사용하여 스위칭 동작을 하는 표시 장치에 광범위하게 적용될 수 있다.
도 15는 본 발명의 일실시예에 따른 박막 트랜지스터 표시판을 나타내기 위해 도 1의 II-II선을 따라 잘라 나타내는 단면도이다.
도 15에서 설명하는 실시예는 도 2에서 설명한 실시예와 대체로 동일하다. 이하에서는 도 2의 실시예와 차이가 있는 부분에 대해 설명하기로 한다.
도 15를 참고하면, 데이터선(171), 소스 전극(173) 및 드레인 전극(175)은 주배선층(171q, 173q, 175q) 위에 위치하는 캐핑층(171r, 173r, 175r)을 더 포함한다. 캐핑층(171r, 173r, 175r)은 금속 산화물을 포함한다. 예를 들어, 캐핑층(171r, 173r, 175r)은 인듐-아연 산화물, 갈륨-아연 산화물 및 알루미늄-아연 산화물 중 하나로 형성될 수 있고, 그 중에서 갈륨-아연 산화물로 형성되는 것이 바람직하다. 본 실시예에서, 금속 산화물층(177)은 배리어층(171p, 173p, 175p)과 캐핑층(171r, 173r, 175r) 사이에 주 배선층(171, 173q, 175r)의 노출된 측벽 부분에 형성될 수 있다.
이상에서 설명한 차이점을 제외하고, 도 2에서 설명한 내용은 본 실시예에 모두 적용될 수 있다.
도 16 내지 도 25는 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 단면도들이다. 도 16 내지 도 25는 도 1의 절단선 II-II를 따라 자른 단면도를 순서대로 나타낸 것이다.
도 16 내지 도 21을 참고하면, 도 4 내지 도 9에서 설명한 실시예와 대체로 동일하고, 다만 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는 도 16에 도시한 바와 같이 금속막(170q) 위에 추가적으로 금속 산화물막(170r)을 형성할 수 있다. 그 이후의 공정에서 금속 산화물막(170r)은 그 하부에 형성된 금속막(170q)과 금속 산화물막(170p)과 함께 패터닝되는 과정을 거쳐서 도 19에 도시한 바와 같이 주배선층(171q, 173q, 175q) 위에 캐핑층(171r, 173r, 175r)이 형성된다.
도 20을 참고하면, 애싱(ashing)으로 감광막 패턴을 제거한 후에 소스 전극(173)과 드레인 전극(175) 표면에 확산 금속층 형성을 위해 열처리(annealing)를 할 수 있다.
도 21을 참고하면, 열처리 과정에서 주배선층의 소스부(173q) 및 주배선층의 드레인부(175q)에 포함된 제2 물질(합금된 물질)이 가장자리로 확산한다. 이 때, 주배선층의 소스부(173q) 및 주배선층의 드레인부(175q)의 중심에는 구리가 대부분 분포하고 주배선층의 소스부(173q) 및 주배선층의 드레인부(175q) 표면을 따라 제2 물질을 포함하는 확산 금속층(170c)이 형성된다.
도 22를 참고하면, 확산 금속층(170c) 표면을 박막 트랜지스터의 특성 개선을 가져올 수 있는 N2O(아산화질소) 플라즈마 처리할 수 있다.
도 23을 참고하면, 주배선층의 소스부(173q) 및 주배선층의 드레인부(175q)의 표면에 위치하는 확산 금속층(170c)이 일부가 산화되어 그 표면을 따라 금속 산화물층(177)을 형성한다. 금속 산화물층(177)은 확산 금속층(170c)의 측벽에 형성될 수 있다.
도 24 및 도 25를 참고하면, 금속 산화물층(177), 게이트 절연막(140), 캐핑층(171r, 173r, 175r) 및 소스 전극(173)과 드레인 전극(175) 사이에 노출된 반도체층의 돌출부(154) 위에 보호막(180)을 형성한다. 보호막(180)은 규소 산화물(SiOx)를 포함하는 하부 보호막(180a)을 형성하고, 하부 보호막(180a) 위에 규소 질화물(SiNx)를 포함하는 상부 보호막(180b)을 형성할 수 있다.
보호막(180)을 패터닝하여 드레인 전극(175)의 일부를 드러내는 접촉 구멍(185)을 형성하고, 보호막(180) 위에 화소 전극(191)을 형성함으로써 도 15와 같은 박막 트랜지스터 표시판을 형성할 수 있다. 이 때, 화소 전극(191)은 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적으로 연결되도록 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
121 게이트선 124 게이트 전극
154 반도체층 171 데이터선
173 소스 전극 175 드레인 전극
177 금속 산화물층 191 화소 전극

Claims (20)

  1. 기판,
    상기 기판 위에 위치하는 게이트 전극,
    상기 기판 위에 위치하는 반도체층,
    상기 게이트 전극과 상기 반도체층 사이에 위치하는 게이트 절연막,
    상기 반도체층 위에 위치하는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극,
    상기 소스 전극 및 상기 드레인 전극의 상부면, 측면 및 하부면을 덮는 확산 금속층,
    상기 소스 전극 및 상기 드레인 전극의 상부면 및 측면 상에 위치하는 상기 확산 금속층과 중첩하고, 상기 소스 전극 및 상기 드레인 전극의 하부면에는 위치하지 않는 금속 산화물층, 그리고 상기 소스 전극, 상기 드레인 전극 및 상기 금속 산화물층을 덮는 보호막을 포함하고,
    상기 소스 전극 및 상기 드레인 전극은 제1 물질과 상기 제1 물질에 첨가된 제2 물질을 포함하고, 상기 금속 산화물층에 포함되는 금속은 상기 제2 물질이 확산되어 형성된 박막 트랜지스터 표시판.
  2. 삭제
  3. 제1항에서,
    상기 소스 전극 및 상기 드레인 전극은 구리 또는 구리합금을 포함하는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 제2 물질은 Mn, Mg, Al, Mo, W, Ti, Ga, In, Ni, La, Nd, Sn, Ag, Cr, Zr, Zn, 및 Fe 중 적어도 하나를 포함하는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 소스 전극 및 상기 드레인 전극 하단에 위치하는 배리어층을 더 포함하고, 상기 배리어층은 금속 산화물을 포함하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 배리어층은 인듐-아연 산화물(IZO), 갈륨-아연 산화물(GZO) 및, 알루미늄-아연 산화물(AZO) 중에 하나를 포함하는 박막 트랜지스터 표시판.
  7. 삭제
  8. 제1항에서,
    상기 보호막은 상기 금속 산화물층의 상부면 및 측벽과 접촉하는 박막 트랜지스터 표시판.
  9. 제1항에서,
    상기 소스 전극 및 상기 드레인 전극 하단에 위치하는 배리어층 그리고
    상기 소스 전극 및 상기 드레인 전극 상단에 위치하는 캐핑층을 포함하고, 상기 배리어층 및 상기 캐핑층은 금속 산화물을 포함하는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 반도체층의 채널 영역에 인접하여 상기 소스 전극 및 상기 드레인 전극 각각의 측벽이 노출되어 있고, 상기 노출된 소스 전극의 측벽 및 상기 노출된 드레인 전극의 측벽을 상기 금속 산화물층이 덮고 있는 박막 트랜지스터 표시판.
  11. 제1항에서,
    상기 반도체층은 산화물 반도체를 포함하는 박막 트랜지스터 표시판.
  12. 제1항에서,
    상기 반도체층의 측벽은 채널 영역을 제외하고 상기 소스 전극 및 상기 드레인 전극의 측벽과 동일하게 정렬되어 있는 박막 트랜지스터 표시판.
  13. 기판 위에 게이트 전극을 형성하는 단계,
    상기 기판 위에 반도체층을 형성하는 단계,
    상기 게이트 전극과 상기 반도체층 사이에 게이트 절연막을 형성하는 단계,
    상기 반도체층 위에 위치하는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 형성하는 단계,
    상기 소스 전극 및 상기 드레인 전극을 열처리하여, 상기 소스 전극 및 상기 드레인 전극의 하부면, 측면 및 상부면을 둘러싸는 확산 금속층을 형성하는 단계,
    상기 소스 전극 및 상기 드레인 전극의 상부면 및 측면을 덮는 상기 확산 금속층과 중첩하고, 상기 소스 전극 및 상기 드레인 전극의 하부면을 덮는 상기 확산 금속층과 중첩하지 않는 금속 산화물층을 형성하는 단계 그리고
    상기 소스 전극, 상기 드레인 전극 및 상기 금속 산화물층을 덮는 보호막을 형성하는 단계를 포함하고,
    상기 열처리하는 단계는 상기 소스 전극 및 상기 드레인 전극에 합금된 물질이 표면으로 확산하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 금속 산화물층을 형성하는 단계는 질소 산화물 플라즈마 처리하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에서,
    상기 확산 금속층은 상기 소스 전극 및 상기 드레인 전극에 합금된 물질을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제15항에서,
    상기 소스 전극 및 상기 드레인 전극을 형성하는 단계 이전에 상기 반도체층 위에 배리어층을 형성하는 단계를 더 포함하고, 상기 배리어층은 금속 산화물을 포함하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  17. 삭제
  18. 제15항에서,
    상기 소스 전극 및 상기 드레인 전극을 형성하는 단계 이전에 상기 반도체층 위에 배리어층을 형성하는 단계 그리고
    상기 소스 전극 및 상기 드레인 전극 위에 캐핑층을 형성하는 단계를 더 포함하고,
    상기 배리어층 및 상기 캐핑층은 금속 산화물을 포함하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제13항에서,
    상기 반도체층은 산화물 반도체를 포함하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  20. 제13항에서,
    상기 반도체층을 형성하는 단계와 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는 하나의 마스크를 사용하여 동시에 수행하는 박막 트랜지스터 표시판의 제조 방법.
KR1020150000226A 2015-01-02 2015-01-02 박막 트랜지스터 표시판 및 그 제조 방법 Active KR102281846B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150000226A KR102281846B1 (ko) 2015-01-02 2015-01-02 박막 트랜지스터 표시판 및 그 제조 방법
US14/841,559 US9627548B2 (en) 2015-01-02 2015-08-31 Thin film transistor array panel and method of manufacturing the same
US15/446,858 US20170179262A1 (en) 2015-01-02 2017-03-01 Thin film transistor array panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150000226A KR102281846B1 (ko) 2015-01-02 2015-01-02 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160083995A KR20160083995A (ko) 2016-07-13
KR102281846B1 true KR102281846B1 (ko) 2021-07-26

Family

ID=56286932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150000226A Active KR102281846B1 (ko) 2015-01-02 2015-01-02 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (2) US9627548B2 (ko)
KR (1) KR102281846B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646632B (zh) * 2012-03-08 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
TWI607572B (zh) * 2015-06-23 2017-12-01 群創光電股份有限公司 顯示面板
CN104952935B (zh) * 2015-07-14 2018-06-22 深圳市华星光电技术有限公司 一种薄膜晶体管结构及其制备方法
CN115274860B (zh) * 2015-11-20 2024-11-19 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
CN106887436B (zh) * 2015-12-16 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板及其制备方法
KR102424445B1 (ko) * 2016-05-03 2022-07-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US10916430B2 (en) * 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11522059B2 (en) * 2018-02-20 2022-12-06 Intel Corporation Metallic sealants in transistor arrangements
CN109192739B (zh) * 2018-09-17 2020-12-18 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
JP2020136505A (ja) * 2019-02-20 2020-08-31 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
CN110112212A (zh) * 2019-04-25 2019-08-09 深圳市华星光电技术有限公司 薄膜晶体管和阵列基板
CN113692650A (zh) * 2020-03-19 2021-11-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板、显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939560B1 (ko) * 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR101117986B1 (ko) 2005-04-20 2012-03-06 엘지디스플레이 주식회사 저저항 배선을 갖는 액정표시소자의 제조방법
KR101146486B1 (ko) * 2005-06-29 2012-05-21 엘지디스플레이 주식회사 금속 배선의 형성 방법 및 이를 이용한 액정 표시 장치용어레이 기판
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5571887B2 (ja) * 2008-08-19 2014-08-13 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置及びその製造方法
KR101579453B1 (ko) * 2009-04-29 2015-12-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN103972246B (zh) 2009-07-27 2017-05-31 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
CN102971857A (zh) * 2010-07-02 2013-03-13 合同会社先端配线材料研究所 薄膜晶体管
KR101913207B1 (ko) * 2011-10-12 2018-11-01 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR20130126240A (ko) * 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP6220641B2 (ja) 2012-11-15 2017-10-25 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20160197192A1 (en) 2016-07-07
US9627548B2 (en) 2017-04-18
US20170179262A1 (en) 2017-06-22
KR20160083995A (ko) 2016-07-13

Similar Documents

Publication Publication Date Title
KR102281846B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102166898B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US10797124B2 (en) Organic light emitting display substrate and manufacturing method thereof
KR101934977B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
KR102169684B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20120199891A1 (en) Semiconductor device and method for manufacturing same
KR102380647B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR101614398B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
JP2008311616A (ja) 薄膜トランジスタ表示板及びその製造方法
KR102494732B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102183920B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9281322B2 (en) Thin film transistor array panel and method for manufacturing the same
KR20140083136A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20200105627A1 (en) Thin Film Transistor, Display Substrate and Repairing and Manufacturing Methods Thereof, and Display Device
WO2012169388A1 (ja) Ｔｆｔ基板およびその製造方法
KR20160129160A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102304103B1 (ko) 박막 트랜지스터 표시판, 액정 표시 장치 및 그 제조 방법
KR20220030492A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20210095825A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8431929B2 (en) Semiconductor structures
KR20110096337A (ko) 어레이 기판 및 이의 제조 방법
KR20150111550A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101593395B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
KR20150052685A (ko) 유기발광다이오드 표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150102

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200102

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150102

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210126

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210419

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210720

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210720

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240625

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20250625

Start annual number: 5

End annual number: 5