KR102460920B1

KR102460920B1 - 표시패널 및 이의 형성방법

Info

Publication number: KR102460920B1
Application number: KR1020170177104A
Authority: KR
Inventors: 김도형; 임종혁; 이재성; 유승원
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-12-21
Filing date: 2017-12-21
Publication date: 2022-11-01
Anticipated expiration: 2037-12-21
Also published as: KR20190075483A; CN110010656A; US20190198805A1; US10770682B2; CN110010656B

Abstract

본 발명에 의한 표시패널은 평탄화막, 전극 패턴 및 투습 방지막을 포함한다. 평탄화막은 기판 상에 배치되어 단차를 보상한다. 전극 패턴은 기판의 비표시부에서, 평탄화막 상에 배치되고 적어도 평탄화막의 일부를 노출시킨다. 투습 방지막은 전극 패턴에 의해서 노출된 평탄화막을 덮는다.

Description

표시패널 및 이의 형성방법{Display Panel and Fabricating Method thereof}

본 발명은 표시패널 및 이의 형성방법에 대한 것이다.

평판 표시장치 중에서 유기발광 표시장치는 유기 화합물을 여기시켜 발광하게 하는 자발광형 표시장치로, LCD에서 사용되는 백라이트가 필요하지 않아 경량 박형이 가능할 뿐만 아니라 공정을 단순화시킬 수 있는 이점이 있다. 또한, 유기 전계발광 표시장치는 저온 제작이 가능하고, 응답속도가 1ms 이하로서 고속의 응답속도를 가질 뿐 아니라 낮은 소비 전력, 넓은 시야각 및 높은 콘트라스트(Contrast) 등의 특성을 갖는다는 점에서 널리 사용되고 있다.

유기발광 표시장치의 표시패널은 기판 상에 트랜지스터를 포함한 다양한 어레이를 형성하여 제작된다. 표시패널의 상부층은 기판의 단차를 보상하는 평탄화막이 배치된다. 표시패널의 제조과정에서 평탄화막으로부터 배출되는 가스는 여러 문제점을 야기할 수 있기 때문에 원활히 배출하여야 한다. 이와 더불어 표시패널이 제작된 이후에는 외부로부터 기판의 어레이층으로 수분이 침투되는 현상을 방지하여야 한다.

본 발명은 평탄화막으로부터의 아웃 게싱을 효과적으로 할 수 있는 표시패널 및 이의 형성방법을 제공하기 위한 것이다. 이와 더불어 본 발명은 외부로부터 수분이 침투되는 현상을 개선할 수 있는 표시패널 및 이의 형상방법을 제공하기 위한 것이다.

본 발명은 평탄화막을 노출시키도록 형성된 전극 패턴을 이용하여 표시패널을 제작하는 공정에서 평탄화막으로부터의 아웃 게싱을 효과적으로 할 수 있다.

또한, 본 발명은 평탄화막으로부터 아웃 게싱의 통로가 되는 공간을 금속패턴으로 덮기 때문에, 표시패널이 제작 완료된 이후에는 평탄화막으로 수분이 침투되는 현상을 방지할 수 있다.

도 1은 유기발광 표시장치를 개략적으로 나타낸 블록도이다.
도 2는 표시패널의 평면 어레이를 개략적으로 나타내는 모식도이다.
도 3은 픽셀의 회로 구성을 개략적으로 나타내는 도면이다.
도 4는 본 발명에 의한 유기발광 표시장치를 나타내는 도면이다.
도 5 내지 도 9는 본 발명에 의한 유기발광 표시장치를 형성하는 방법을 나타내는 도면들이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 여러 실시예들을 설명함에 있어서, 동일한 구성요소에 대하여는 서두에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

도 1은 유기발광 표시장치를 개략적으로 나타낸 블록도이다. 도 2는 표시패널의 어레이를 개략적으로 나타내는 도면이다.

도 1 및 도 2를 참조하면, 본 발명에 의한 유기발광 표시장치(10)는 디스플레이 구동 회로, 표시패널(DIS)을 포함한다.

디스플레이 구동 회로는 데이터 구동회로(12), 게이트 구동회로(14) 및 타이밍 콘트롤러(16)를 포함하여 입력 영상의 비디오 데이터전압을 표시패널(DIS)의 픽셀들에 기입한다. 데이터 구동회로(12)는 타이밍 콘트롤러(16)로부터 입력되는 디지털 비디오 데이터(RGB)를 아날로그 감마보상전압으로 변환하여 데이터전압을 발생한다. 데이터 구동회로(12)로부터 출력된 데이터전압은 데이터라인들(D1~Dm)에 공급된다. 게이트 구동회로(14)는 데이터전압에 동기되는 게이트 신호를 게이트라인들(G1~Gn)에 순차적으로 공급하여 데이터 전압이 기입되는 표시패널(DIS)의 픽셀들을 선택한다.

타이밍 콘트롤러(16)는 호스트 시스템(19)으로부터 입력되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력받아 데이터 구동회로(12)와 게이트 구동회로(14)의 동작 타이밍을 동기시킨다. 데이터 구동회로(12)를 제어하기 위한 데이터 타이밍 제어신호는 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 게이트 구동회로(14)를 제어하기 위한 게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다.

호스트 시스템(19)은 텔레비젼 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템(19)은 스케일러(scaler)를 내장한 SoC(System on chip)을 포함하여 입력 영상의 디지털 비디오 데이터(RGB)를 표시패널(DIS)에 표시하기에 적합한 포맷으로 변환한다. 호스트 시스템(19)은 디지털 비디오 데이터와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 타이밍 콘트롤러(16)로 전송한다.

표시패널(DIS)은 픽셀(P)들이 배치된 표시부(AA) 및 표시부(AA)의 외곽을 둘러싸는 비표시부(BZ)를 포함한다. 표시부(AA)는 데이터라인들(D1~Dm, m은 양의 정수)과 게이트라인들(G1~Gn, n은 양의 정수)에 의해 정의된 픽셀(P)들을 포함한다. 픽셀들 각각은 자발광 소자인 유기발광 다이오드(Organic Light Emitting Diode)를 포함한다. 비표시부(BZ)에는 게이트-인-패널(Gate-In-Panel: GIP) 형태로 게이트 구동가 배치될 수 있다. 표시부(AA) 및 비표시부(BZ)는 뱅크층(BN)에 의해서 구획된다.

도 3은 픽셀의 구성을 개략적으로 나타내는 모식도이다.

도 3을 참조하면, 픽셀(P)은 데이터라인들(D)및 게이트라인들(G)과 연결된다. 픽셀(P)은 유기발광 다이오드(OLED), 유기발광 다이오드(OLED)에 흐르는 전류량을 제어하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 동작을 제어하는 프로그래밍부(SC)를 포함한다. 프로그래밍부(SC)는 하나 이상의 트랜지스터와 하나 이상의 커패시터의 조합으로 이루어져서, 주요 노드 예컨대, 구동 트랜지스터(DT)의 게이트전극, 및 소스전극의 전압을 제어한다. 일례로, 프로그래밍부(SC)는 게이트라인(G)으로부터 인가받는 게이트펄스에 응답하여, 데이터라인(D)으로부터 제공받는 데이터전압을 프로그래밍부(SC)에 기입한다. 구동 트랜지스터(DT)는 프로그래밍부(SC)에 기입된 데이터전압의 크기에 비례하는 구동전류를 유기발광 다이오드(OLED)로 공급한다. 유기발광 다이오드(OLED)는 구동 트랜지스터(DT)로부터 공급되는 구동전류의 크기에 비례하여 발광한다. 유기발광 다이오드(OLED)는 애노드(ANO), 캐소드(CAT), 및 애노드(ANO)과 캐소드(CAT) 사이에 개재된 유기 화합물층을 포함한다. 애노드(ANO)은 구동 트랜지스터(DT)와 접속된다.

도 4는 본 발명에 의한 유기발광 표시장치를 나타내는 단면도이다.

도 4를 참조하면, 본 발명에 따른 유기발광 표시장치는 기판(SUB) 상에 형성되는 트랜지스터(T)들 및 유기발광 다이오드(OLED)를 포함한다.

기판(SUB)은 유리(glass) 또는 플라스틱(plastic) 재질로 이루어질 수 있다. 예를 들어, 기판(SUB)은 PI(Polyimide), PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PC(polycarbonate) 등의 플라스틱 재질로 형성되어, 유연한(flexible) 특성을 가질 수 있다.

기판(SUB) 상에는 광차단층(LS) 및 저전위전압라인(VSS)이 배치된다. 광차단층(LS)은 트랜지스터(T)의 반도체층 특히, 채널(channel)과 평면상에서 중첩되도록 배치되어, 외부광으로부터 산화물 반도체 소자를 보호하는 역할을 한다.

버퍼층(BUF)은 광차단층(LS) 및 저전위전압라인(VSS)을 덮도록 배치된다. 버퍼층(BUF)은 기판(SUB)으로부터 확산되는 이온이나 불순물을 차단하고, 외부의 수분 침투를 차단하는 역할을 한다.

버퍼층(BUF) 상에는 반도체층(ACT)이 배치된다. 버퍼층(BUF) 상에는 반도체층(ACT)을 덮도록 형성된 절연막을 패터닝하여, 게이트전극(GE)과 제1 보조 접속부(CN1)가 형성될 위치에 게이트 절연막(GI)이 배치된다.

게이트 절연막(GI)은 게이트 전극(GE)을 절연시키는 것으로, 실리콘 산화막(SiOx)으로 이루어질 수 있다.

게이트 절연막(GI) 상에는 게이트 전극(GE) 및 제1 보조 접속부(CN1)가 배치된다.

게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고, 반도체층(ACT)과 대면하도록 배치된다. 게이트 전극(GE)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 탄탈륨(Ta) 및 텅스텐(W)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금의 단층이나 다층으로 이루어질 수 있다.

버퍼층(BUF) 상에는 게이트 전극(GE) 및 제1 보조 접속부(CN1)를 덮도록 층간 절연막(IN)이 배치된다. 층간 절연막(IN)은 게이트 전극(GE)과 소스/드레인 전극(SE, DE)을 상호 절연시키는 것으로, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다층으로 이루어질 수 있다.

층간 절연막(IN) 위에는 소스/드레인 전극(SE, DE) 및 제2 보조 접속부(CN2)가 배치된다.

소스 전극(SE) 및 드레인 전극(DE)은 소정 간격 이격되어 배치된다. 소스 전극(SE)은 층간 절연막(IN)을 관통하는 소스 콘택홀을 통해 반도체층(ACT)의 일측에 접촉한다. 드레인 전극(DE)은 층간 절연막(IN)을 관통하는 드레인 콘택홀을 통해 반도체층(ACT)의 타측에 접촉한다. 소스 전극(SE)과 드레인 전극(DE)은 단일층 또는 다층으로 이루어질 수 있으며, 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소스 전극(SE)과 드레인 전극(DE)이 다층일 경우에는 몰리브덴/알루미늄-네오디뮴, 몰리브덴/알루미늄, 티타늄/알루미늄, 또는 구리/몰리티타늄의 2중층이거나 몰리브덴/알루미늄-네오디뮴/몰리브덴, 몰리브덴/알루미늄/몰리브덴, 티타늄/알루미늄/티타늄, 또는 몰리티타늄/구리/몰리티타늄의 3중층으로 이루어질 수 있다.

제2 보조 접속부(CN2)는 층간 절연막(IN)을 관통하여 제1 보조 접속부(CN1)와 접속한다. 그리고, 제2 보조 접속부(CN2)는 버퍼층(BUF) 및 층간 절연막(IN)을 관통하여 저전위전압라인(VSS)과 접속한다.

반도체층(ACT), 게이트 전극(GE), 소스/드레인 전극(SE, DE)은 트랜지스터(T)를 구성한다.

트랜지스터(T) 상에 제1 패시베이션막(PAS1)이 위치한다. 제1 패시베이션막(PAS1)은 트랜지스터(T)를 보호하는 것으로 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다층으로 이루어질 수 있다.

제1 패시베이션막(PAS1) 상에 평탄화막(OC)이 위치한다. 평탄화막(OC)은 하부의 단차를 평탄화하여 기판(SUB)의 단차를 보상하는 것으로, 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기물로 이루어질 수 있다. 필요에 따라서, 제1 패시베이션막(PAS1)과 평탄화막(OC) 중 어느 하나는 생략될 수 있다.

평탄화막(OC) 상에는 표시부(AA)에서 애노드(ANO)와 보조전극(AE)이 배치되고, 비표시부(BZ)에서 전극 패턴(EP)이 배치된다. 그리고 평탄화막(OC) 측면에는 커버층(CM)이 배치된다. 커버층(CM)은 애노드(ANO)의 제1 전극(E1)과 동일한 물질로 이루어질 수 있다.

애노드(ANO)는 제1 패시베이션막(PAS1)과 평탄화막(OC)를 관통하는 콘택홀을 통해 트랜지스터(T)의 드레인 전극(DE)에 접속된다. 애노드(ANO)는 반사층을 포함하는 다층으로 이루어져서 반사 전극으로 기능할 수 있다. 반사층은 알루미늄(Al), 구리(Cu), 은(Ag), 니켈(Ni), 몰리(Mo), 몰리 티타늄(MoTi) 등으로 이루어질 수 있다.

보조 전극(AE)은 애노드(ANO)와 동일층에 동일 물질로 형성될 수 있다. 이 경우, 보조 전극(AE)을 형성하기 위한 별도의 공정을 수행할 필요가 없기 때문에, 제조 시간 및 비용을 줄일 수 있다.

전극 패턴(EP)은 전원부(미도시)로부터 공급받는 저전위전압(EVSS)을 캐소드(CAT)에 인가한다.

애노드(ANO), 보조 전극(AE) 및 전극 패턴(EP)은 동일 물질을 이용하여 동일한 공정에서 형성될 수 있다.

애노드(ANO), 보조 전극(AE) 및 전극 패턴(EP)이 형성된 기판(SUB) 상에 뱅크층(BN) 및 보조 뱅크층(BNA)이 위치한다. 뱅크층(BN)은 픽셀(P)들 간의 경계를 구분한다. 표시부(AA) 외곽에 위치하는 뱅크층(BN)은 표시부(AA)와 비표시부(BZ)를 구획한다. 보조 뱅크층(BNA)은 비표시부(BZ)에 배치되어, 비표시부(BZ)에 배치되는 댐(Dam, 미도시)의 이동을 방지한다. 뱅크층(BN) 및 보조 뱅크층(BNA)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어질 수 있다.

뱅크층(BN)은 애노드(ANO)의 중심부를 노출하되 애노드(ANO)의 측단을 덮도록 배치될 수 있다. 노출된 애노드(ANO)의 면적은, 충분한 개구율을 확보할 수 있도록, 가능한 최대치로 설계되는 것이 바람직하다. 또한, 뱅크층(BN)은 보조 전극(AE)의 중심부를 노출하되 보조 전극(AE)의 측단을 덮도록 배치될 수 있다.

격벽(BR)은 보조 전극(AE) 상에 위치한다. 격벽(BR)은 이후 형성될 유기 발광층(OL), 캐소드(CAT), 및 보호막(PAS2) 각각을 물리적으로 분리 시키는 기능을 한다. 다시 말해, 유기 발광층(OL), 캐소드(CAT), 및 보호막(PAS2) 각각은, 보조 전극(AE) 상에서 격벽(BR)에 의해 물리적으로 분리되어 그 연속성이 끊어질 수 있다.

격벽(BR)이 형성된 기판(SUB) 상에 유기 발광층(OL)이 위치한다. 유기 발광층(OL)은 기판(SUB)의 전면에 넓게 형성될 수 있다.

유기 발광층(OL)은 보조 전극(AE) 상에서 격벽(BR)에 의해 물리적으로 분리된다. 유기 발광층(OL)은 격벽(BR)에 의해 분리되어, 격벽(BR)의 주변부에서 보조 전극(AE)의 적어도 일부를 노출시킨다. 격벽(BR)에 의해 분리된 유기 발광층(OL)의 일부는 격벽(BR) 상부에 위치하게 된다.

비표시부(BZ)에서는 유기 발광층(OL)의 끝단을 덮도록 투습 방지막(A1)이 형성된다. 투습 방지막(A1)은 비표시부(BZ)의 보조 뱅크층(BNA) 및 전극 패턴(EP)을 덮으면서, 평탄화막(OC)을 가리도록 배치될 수 있다. 투습 방지막(A1)은 알루미늄(AL) 등의 도전성 물질을 이용하여 형성될 수 있다.

유기 발광층(OL) 상에 캐소드(CAT)가 위치한다. 캐소드(CAT)는 기판(SUB)의 전면에 넓게 형성될 수 있다. 캐소드(CAT)는, ITO(Indium Tin Oxide) IZO(Indium Zinc Oxide)와 같은 투명 도전물질로 형성될 수 있고, 광이 투과될 수 있을 정도로 얇은 두께를 갖는 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다.

캐소드(CAT)는 보조 전극(AE) 상에서 격벽(BR)에 의해 물리적으로 분리된다. 캐소드(CAT)는 격벽(BR)에 의해 분리되어, 격벽(BR)의 주변부에서 보조 전극(AE)의 적어도 일부를 노출시킨다. 격벽(BR)에 의해 분리된 캐소드(CAT)의 일부는 격벽(BR) 상부에 위치하게 된다.

캐소드(CAT)는 유기 발광층(OL)을 덮되, 그 일단이 보조 전극(AE)과 직접 접촉되도록 형성된다. 즉, 격벽(BR)에 의해 분리되어 노출되는 캐소드(CAT)의 일단은, 노출된 보조 전극(AE)의 상부 표면과 직접 접촉된다. 이러한 구조는 유기 발광층(OL)과 캐소드(CAT)를 구성하는 물질의 스텝 커버리지 차에 의해, 구현될 수 있다. 예를 들어, 캐소드(CAT)는, 유기 발광층(OL)의 구성 물질 보다 스텝 커버리지가 높은 물질인 투명 도전성 물질로 구성될 수 있기 때문에, 보조 전극(AE)과 직접 접촉되도록 형성될 수 있다.

캐소드(CAT)는 비표시부(BZ)에서 투습 방지막(A1)을 덮고, 전극 패턴(EP)과 밀접한 영역까지 연장될 수 있다. 투습 방지막(A1)은 도전성 물질로 이루어지기 때문에, 전극 패턴(EP)이 공급받는 저전위전압(EVSS)은 투습 방지막(A1)을 통해서 캐소드(CAT)로 공급된다.

캐소드(CAT) 상에는 제2 패시베이션막(PAS2)이 형성된다. 제2 패시베이션막(PAS2)은 표시부(AA)의 전면을 덮으며, 비표시부(BZ)의 캐소드(CAT)를 덮는 형태로 배치될 수 있다.

도 5 내지 도 9는 본 발명에 의한 표시장치의 형성방법을 나타내는 도면들이다. 이하의 설명에서, 전술한 도 4와 함께, 도 5 내지 도 9를 참조하여, 비표시부의 형성방법을 중점적으로 살펴보면 다음과 같다.

도 5를 참조하면, 평탄화막(OC) 상에 전극 패턴(EP)을 형성한다. 전극 패턴(EP)은 애노드(ANO)와 동시에 형성될 수 있다. 즉, 평탄화막(OC)의 측면까지 덮도록 애노드(ANO)를 형성한 이후에, 평탄화막(OC)을 노출시키는 개구영역(OP)을 갖도록 애노드(ANO)를 패터닝하여 전극 패턴(EP)을 남길 수 있다. 개구 영역(OP)은 평탄화막(OC)을 노출시키기 때문에 표시패널(DIS)의 제조 공정 과정에서 평탄화막(OC) 등의 유기물에서 발생하는 가스가 외부로 용이하게 배출될 수 있도록 한다.

도 6을 참조하면, 뱅크층(BN)과 함께 보조 뱅크층(BNA)을 형성한다.

도 7을 참조하면, 애노드(ANO)와 뱅크층(BN)을 덮도록 유기 발광층(OL)을 형성한다. 이어서 유기 발광층(OL)의 끝단과, 보조 뱅크층(BNA), 전극 패턴(EP)을 덮도록 투습 방지막(A1)을 형성한다. 특히, 투습 방지막(A1)은 개구 영역(OP)을 완전히 가리도록 형성되는 것이 바람직하다.

도 8을 참조하면, 투습 방지막(A1) 상에는 캐소드(CAT)가 형성된다. 캐소드(CAT)는 전극 패턴(EP)의 상부 영역을 가리도록 형성될 수 있다. 캐소드를 형성한 이후에는 에이징(Aging) 공정을 수행한다. 에이징 공정에 의해서 캐소드(CAT)의 외부에 노출된 투습 방지막(A1)은 산화알루미늄(Al2O3)으로 산화된다. 산화알루미늄(Al2O3)은 알루미늄(AL)에 대비하여 투습 방지 효과가 더 뛰어나다. 즉, 에이징 공정을 통해서 개구 영역(OP) 주위의 투습 방지막(A1)은 투습 방지 효과를 높이면서, 전극 패턴(EP)을 덮는 영역은 높은 도전성을 유지하도록 알루미늄 금속의 형태를 유지하도록 한다.

도 9를 참조하면, 투습 방지막(A1)을 덮도록 제2 패시베이션막(PAS2)을 형성할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양하게 변경 및 수정할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.

SUB1: 제1 기판 SUB2: 제2 기판
Tr: 트랜지스터 OLE: 유기발광 다이오드
CAT: 캐소드 AE: 보조 전극
EP: 전극 패턴 A1: 투습 방지막

Claims

기판 상에 배치되어 단차를 보상하는 평탄화막;
상기 기판의 비표시부에서, 상기 평탄화막 상에 배치되고 적어도 상기 평탄화막의 일부를 노출시키는 개구영역을 포함하는 전극 패턴;
상기 기판의 표시부에서, 상기 평탄화막 상에 배치되는 유기발광 다이오드의 애노드;
상기 평탄화막 상에 배치되고, 상기 표시부와 상기 비표시부를 구분하는 뱅크층;
상기 애노드와 상기 뱅크층의 적어도 일부를 덮도록 형성되는, 상기 유기발광 다이오드의 유기 발광층; 및
상기 유기 발광층의 끝단과 상기 전극 패턴을 덮고, 상기 개구영역을 완전히 가리도록 형성되어, 상기 개구영역에 의해서 노출된 상기 평탄화막을 덮는 투습 방지막을 포함하는 표시패널.
삭제
제 1 항에 있어서,
상기 유기발광 다이오드는 상기 표시부에서, 상기 평탄화막 상에 배치되고,
상기 유기발광 다이오드의 캐소드는 상기 투습 방지막과 접촉되는 표시패널.
제 3 항에 있어서,
상기 투습 방지막은 도전성 금속물질로 이루어지고,
상기 전극 패턴은 저전위전압을 공급받아서, 상기 캐소드에 인가하는 표시패널.
제 3 항에 있어서,
상기 투습 방지막은 알루미늄으로 이루어지는 표시패널.
제 3 항에 있어서,
상기 캐소드는 상기 투습 방지막의 일부는 노출시키도록 배치되는 표시패널.
기판 상의 단차를 보상하는 평탄화막을 형성하는 단계;
상기 기판의 비표시부에서, 상기 평탄화막 상에 상기 평탄화막의 일부 영역을 노출시키도록 개구영역을 포함하는 전극 패턴을 형성하는 단계;
상기 기판의 표시부에서, 상기 평탄화막 상에 유기발광 다이오드의 애노드를 형성하는 단계;
상기 평탄화막 상에, 상기 표시부와 상기 비표시부를 구분하는 뱅크층을 형성하는 단계;
상기 표시부에서, 상기 애노드와 상기 뱅크층의 적어도 일부를 덮도록 상기 유기발광 다이오들의 유기 발광층을 형성하는 단계; 및
상기 유기 발광층의 끝단과 상기 전극 패턴을 덮고, 상기 개구영역을 완전히 가리도록 형성되어, 상기 개구영역에 의해서 노출된 상기 평탄화막을 덮는 투습 방지막을 형성하는 단계를 포함하는 표시패널의 형성방법.
제 7 항에 있어서,
상기 평탄화막을 형성한 이후에,
상기 기판의 표시부에서, 상기 유기발광 다이오드의 캐소드를 형성하는 단계를 더 포함하고,
상기 유기발광 다이오드의 상기 캐소드는 상기 투습 방지막과 접촉되는 표시패널의 형성방법.
제 8 항에 있어서,
상기 캐소드는 상기 전극 패턴의 상부 영역을 덮도록 형성되는 표시패널의 형성방법.
제 9 항에 있어서,
상기 투습 방지막은 알루미늄을 이용하여 형성되는 표시패널의 형성방법.
제 10 항에 있어서,
상기 투습 방지막을 형성한 이후에, 상기 캐소드에 의해서 노출된 상기 투습 방지막을 에이징하는 단계를 더 포함하는 표시패널의 형성방법.