KR102205588B1

KR102205588B1 - 표시장치

Info

Publication number: KR102205588B1
Application number: KR1020140021396A
Authority: KR
Inventors: 정해구; 류도형; 송재우; 이재훈
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-02-24
Filing date: 2014-02-24
Publication date: 2021-01-22
Anticipated expiration: 2034-02-24
Also published as: US20150243676A1; KR20150101002A; US9484549B2

Abstract

표시 영역 및 비표시 영역을 포함하는 제 1 기판; 제 1 전극, 발광층 및 제 2 전극을 포함하며, 상기 제 1 기판의 표시 영역 상에 배치된 적어도 하나의 화소; 상기 제 1 기판과 대향되어 배치된 밀봉 부재; 및 상기 표시 영역에 배치되며, 상기 제1전극과 연결된 제1도전부재;를 포함하고, 상기 밀봉부재는, 상기 제1도전부재와 연결된 제 1 도전층; 상기 제1도전층 상에 배치된 절연층; 및 상기 절연층 상에 배치되며, 상기 제2 전극과 연결되는 제2 도전층;을 포함하는 표시장치를 제공한다.

Description

표시장치{DISPLAY DEVICE}

본 발명은 표시장치에 관한 것으로, 보다 상세하게는 밀봉 부재를 이용하여 표시부에 배치된 제1전극과 제2전극에 구동전원을 인가하는 표시장치에 관한 것이다.

일반적으로 액정 표시 장치나 유기 발광 표시 장치 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.

한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가 받고, 전기 광학 활성층은 이 전기 신호를 광학 신호를 변환함으로써 영상이 표시된다.

표시 장치는 화상을 표시하는 표시 영역과, 표시 영역 외측의 비표시 영역을 포함한다. 비표시 영역은 실링(sealing) 부재가 위치하는 실링 영역과, 각종 배선들이 위치하는 배선 영역과, 각종 배선들로부터 연장된 패드 전극들이 위치하는 패드 영역으로 구분될 수 있다. 칩 온 필름(COF) 또는 가요성 인쇄회로(FPC)가 패드 영역에 부착되어 발광 소자들에 구동 전원을 인가한다. 칩 온 필름(CPF)과 가요성 인쇄회로(FPC)는 인쇄회로기판(PCB)에 연결된다.

평판 표시 장치는 대면적으로 제작될수록 휘도 불균일이 증가하므로, 기판의 상하좌우 네 가장자리에 패드 영역을 형성하여 발광 소자들에 구동 전원을 인가하고 있다. 그런데 전술한 평판 표시 장치는 전체 구조가 복잡할 뿐만 아니라 사용되는 칩 온 필름(COF)과 가요성 인쇄회로(FPC) 및 인쇄회로기판(PCB)의 개수가 증가할 수록 제조 비용이 상승하게 된다.

또한, 기판의 네 가장자리에 패드 영역이 모두 위치하므로 기판의 데드 스페이스(표시에 기여하지 않는 비표시 영역의 폭)가 커질 뿐만 아니라 인쇄회로기판(PCB)이 기판과 나란하게 배열되는 경우 제품의 데드 스페이스가 더욱 커진다.

본 발명은 패널의 표시기판에 구동전원을 인가하기 위한 패드를 밀봉부재에 배치한 표시장치를 제안하고자 한다.

본 발명의 일 실시예는 표시 영역 및 비표시 영역을 포함하는 제 1 기판; 제 1 전극, 발광층 및 제 2 전극을 포함하며, 상기 제 1 기판의 표시 영역 상에 배치된 적어도 하나의 화소; 상기 제 1 기판과 대향되어 배치된 밀봉 부재; 및 상기 표시 영역에 배치되며, 상기 제1전극과 연결된 제1도전부재;를 포함하고, 상기 밀봉부재는, 상기 제1도전부재와 연결된 제 1 도전층; 상기 제1도전층 상에 배치된 절연층; 및 상기 절연층 상에 배치되며, 상기 제2 전극과 연결되는 제2 도전층;을 포함하는 표시장치를 제공한다.

본 발명의 일 실시예에 따르면, 상기 제1도전부재는 상기 제1도전층 및 상기 제1전극을 연결할 수 있다.

본 발명의 일 실시예에 따르면, 화소 영역을 형성하는 화소정의막; 및 상기 화소정의막 상에 배치된 스페이서;를 더 포함할 수 있다.

본 발명의 일 실시예에 따르면, 상기 제 2 전극은 상기 스페이서를 도포할 수 있다.

본 발명의 일 실시예에 따르면, 상기 제 1 기판의 비표시 영역에 배치되며, 상기 제 2 도전층과 연결된 제 3패드;를 더 포함할 수 있다.

본 발명의 일 실시예에 따르면, 상기 제 2 도전층과 제 3 패드를 연결하는 제 2 도전부재를 더 포함할 수 있다.

본 발명의 일 실시예에 따르면, 상기 제 1 기판상에 배치되어 상기 제 3 패드를 상기 제 2 전극과 연결하는 연결부재를 더 포함할 수 있다.

본 발명의 일 실시예에 따르면, 상기 연결부재 상에 배치된 실링부재를 더 포함할 수 있다.

본 발명의 일 실시예에 따르면, 상기 화소정의막은 상기 제 1 도전부재를 연결하기 위하여 접촉 구멍을 구비할 수 있다.

본 발명의 일 실시예에 따르면, 상기 발광층은 상기 제 1 전극과 상기 제 2 전극 사이에 개재될 수 있다.

본 발명의 일 실시예에 따르면, 제1전극 및 제2전극에 구동전원을 전달하는 패드부가 밀봉 부재에 배치됨으로써 제1기판의 데드 스페이스가 축소되고, 밀봉 부재를 통하여 표시 영역에 직접 구동 전원을 공급하므로 전압 강하가 적어지고, 균일한 구동 전원이 공급될 수 있고, 표시부의 휘도 균일도가 높아진다.

또한, 휘도 균일도가 높아짐에 따라 광학 보정 시간이 감소되어 생산성이 높아진다. 구동전원을 공급하는 배선의 거리가 짧아지므로 배선의 두께를 낮출 수 있어 공정 효율이 높아진다.

도 1은 본 발명의 실시예1에 따른 표시장치의 구조를 개략적으로 나타낸 평면도이다.
도 2는 본 발명의 실시예1에 따른 밀봉 부재를 개략적으로 나타낸 평면도이다.
도 3은 도2에 개시된 밀봉 부재를 B-B’선을 따라 자른 단면도이다.
도 4는 제1전극 및 제2전극을 개략적으로 나타낸 평면도이다.
도 5는 도 1의 표시장치를 A-A’선을 따라 자른 단면도이다.
도 6은 도5의 표시장치에 밀봉 부재가 결합된 모습을 나타낸 단면도이다.
도 7은 본 발명의 실시예2에 따른 표시장치의 일부분을 나타낸 단면도이다.
도 8은 본 발명의 실시예 3에 따른 제1전극 및 제2전극을 개략적으로 나타낸 평면도이다.
도 9는 본 발명의 실시예 4에 따른 제1전극 및 제2전극을 개략적으로 나타낸 평면도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.

본 발명의 일 실시예에 따른 표시장치는 유기발광 표시장치 또는 액정표시장치 일 수 있다. 이하에서는 표시장치가 유기발광 표시장치인 경우를 설명한다.

도 1은 본 발명의 실시예1에 따른 표시장치의 구조를 개략적으로 나타낸 평면도이다.

도 1을 참고하면, 본 실시예의 유기 발광 표시 장치는 표시 영역(DA)과 비표시 영역(NA)으로 구분된 제1기판(110)을 포함한다. 제1기판(110)의 표시 영역(DA)에 복수의 화소들이 형성되어 화상을 표시하고, 비표시 영역(NA)에 하나 또는 그 이상의 구동칩(411) 및 전원 전달부(420)가 위치한다. 그러나 비표시 영역(NA)에 모두 구동칩(411) 및 전원 전달부(420)가 형성되는 것은 아니며, 일부 또는 전부 생략될 수 있다. 예를 들면, 도 1에 도시된 바와 같이, 실링 부재(300)의 외측에 위치하는 비표시 영역(NA) 중 제2영역(A20)에만 구동칩(411) 및 전원 전달부(420)가 형성될 수 있다.

비표시 영역(NA)에 제1기판(110)과 제2기판(도시하지 않음)의 접합을 위한 실링(sealing) 부재(300)가 위치한다. 실링 부재(300)는 열경화성 수지를 포함할 수 있으며, 예를 들어 에폭시 수지를 포함할 수 있다.

기존의 유기발광 표시장치의 경우, 비표시 영역(NA)은 실링 부재(300)의 외측에 위치하며 패드영역에 해당하는 제2영역(A20) 및 배선 영역에 해당하는 제1,3,4 영역(A10,A30,A40)을 포함한다. 제2영역(A20)은 도 1과 같이 하나일 수 있고, 두 개 이상일 수 있다. 즉, 도 1에 도시된 제2영역(A20) 뿐만 아니라 제1,3,4 영역(A10,A30,A40) 중 하나 이상 패드 영역일 수 있다.

구동부는 복수의 구동칩(411) 및 인쇄 회로 기판(printed circuit board)(미도시)을 포함한다. 인쇄 회로 기판(미도시)은 테이프 캐리어 패키지(tape carrier package)(412)에 의해 제1기판(110)과 전기적으로 연결된다.

테이프 캐리어 패키지(412)는 복수개가 소정 간격을 가지도록 제1기판(110)의 제2 영역(A20)에 일단이 부착되고, 인쇄 회로 기판(미도시)에 타단이 부착된다. 테이프 캐리어 패키지(412)는 일단 및 타단 각각이 이방성 도전 필름(anisotropic conductive film, ACF) 등의 연결 부재를 이용해 제1기판(110)의 구동 회로(미도시) 및 인쇄 회로 기판(미도시) 각각에 접속될 수 있다. 이 테이프 캐리어 패키지(412)에 의해 인쇄 회로 기판(미도시)은 제1기판(110)으로 구동 회로(미도시)를 통해 게이트 라인(미도시), 데이터 라인(미도시), 공통 전원 라인(미도시), 제2 전극(미도시) 각각에 게이트 전원, 데이터 전원, 공통 전원인 제1 구동전원, 캐소드 전원인 제2 구동 전원을 공급할 수 있다. 제1 구동전원은 도 5에 도시된 유기 발광 소자(200)의 애노드 전극인 제1 전극(210)으로 공급되고, 제2 구동전원은 유기 발광 소자(200)의 캐소드 전극인 제2 전극(220)으로 공급된다.

도 1에 도시된 바와 같이, 전원 전달부(420)는 복수개이며, 각각이 제1기판(110)과 연결되어 있고, 이웃하는 테이프 캐리어 패키지(412) 사이에 배치된다. 전원 전달부(420)는 구동부로부터 제1 구동전원 및 제2 구동전원을 포함하는 구동 전원을 공급받아 구동 회로(미도시)를 통해 도 5에 도시된 유기 발광 소자(200)로 구동 전원을 전달한다. 예를 들면, 전원 전달부(420)는 제1기판(110)의 제2 영역(A20)에 대응하며, 제1기판(110)과 구동부 사이를 연결한다. 전원 전달부(420)는 전원 공급용 필름 형태일 수 있다.

즉, 기존 발명은 구동칩(411)과 테이프 캐리어 패키지(412) 및 전원 전달부(420)를 통해 구동 전원을 분산시켜 전달한다. 따라서, 제1 기판(110)에 데드 스페이스가 증가하는 문제점이 있다.

이하, 데드 스페이스를 축소하고 표시부 화소에 균일한 전압을 인가하기 위하여 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다.

실시예 1

도 2 및 도3을 참고하여 본 발명의 실시예 1에 따른 표시장치를 설명한다.

도 2는 본 발명의 실시예1에 따른 밀봉 부재를 개략적으로 나타낸 평면도이다. 도 3은 도2에 개시된 밀봉 부재를 B-B’선을 따라 자른 단면도이다.

도 2 및 도3을 참조하면, 밀봉 부재(10)는 제1도전층(21), 제2도전층(22), 절연층(23), 제1도전층 접촉 영역(31) 및 제2도전층 접촉 영역(32)를 포함한다.

밀봉 부재(10)는 표시 영역(DA)과, 비표시영역(NA)중 패드영역(A10)을 제외한 나머지 영역을 덮는 크기로 형성된다. 즉, 밀봉 부재(10)는 세 개의 배선 영역(A20~40)을 모두 덮는 크기로 형성된다. 밀봉 부재(10)는 실링부재(300) 내측에 위치하는 화소들과 구동 드라이버(400)를 덮어 보호하여 외부로부터 산소와 수분 등이 침투하는 것을 방지하는 역할을 한다.

제1 도전층(21)은 제1 도전부재(41)와 연결되고, 절연층(23)은 제1도전층(21) 상에 배치되고, 제2도전층(22)은 절연층(23) 상에 배치된다. 또한, 제2도전층(22)은 제2전극(220)과 연결된다.

제1도전층(21)은 복수개의 제1 개구부(21a)를 구비한다. 제2도전층(22)은 제1개구부(21a)를 통하여 외부 구동전원과 연결된다. 제1개구부(21a)는 제2도전층 접촉 영역(32)의 개수와 동일하게 형성되는 것이 바람직하다.

제1도전층 접촉 영역(31)은 외부 구동전원을 인가하기 위한 접속 단자이며, 제1도전층(21)에 제1구동전원(예를 들어, ELVDD)을 전달한다. 제1도전층 접촉 영역(31)은 제1도전층(21)의 외부로 노출된 일면 중 일부이다. 제1도전층(21)은 높은 도전성과 수분 차단 효과를 갖는 금속, 예를 들어 알루미늄 또는 구리를 포함할 수 있다.

제1도전층(21) 상에 절연층(23)이 형성된다. 절연층(23)은 복수개의 제2개구부(23a) 및 복수개의 제3개구부(23b)를 구비한다.

절연층(23)상에 제2도전층(22)이 형성된다. 제2 도전층(22)은 제1기판(110)을 향한 일면의 반대면에 제2도전층 접촉 영역(32)을 포함한다.

제2 도전층 접촉 영역(32)은 제1도전층(21)에 구비된 제1 개구부(21a) 및 절연층(23)에 구비된 제2 개구부(23a)를 통하여 외부로 노출된다. 제2도전층(22)은 복수개의 제4 개구부(22a)를 구비한다.

제3 개구부(23b) 및 제4개구부(22a)는 후술할 제1도전부재의 개수와 동일하게 형성되는 것이 바람직하다. 즉, 제1도전층(21)과 화소의 제1전극이 연결되는 통로인 제1도전부재의 개수에 따라 제3개구부(23b) 및 제4 개구부(22a)가 형성된다.

제2도전층 접촉 영역(32)은 외부 구동전원을 인가하기 위한 접속 단자이며, 제2도전층(22)에 제2구동전원(예를 들어, ELVSS)을 전달한다. 제2도전층 접촉 영역(32)은 제2도전층(22)의 제1기판(110)과 반대 방향으로 노출된 일면 중 일부이다. 제2도전층(22)은 높은 도전성과 수분 차단 효과를 갖는 금속, 예를 들어 알루미늄 또는 구리를 포함할 수 있다.

제1개구부(21a) 및 제4개구부(22a)는 펀칭(Punching) 공정으로 형성될 수 있다.

제1기판(110)의 표시부와 밀봉 부재(10)의 결합에 따른 연결 구조를 설명하기에 앞서, 도 4 및 도5를 참고하여 제1기판(110)의 표시부 구조에 대해 설명한다.

도 4는 제1전극 및 제2전극을 개략적으로 나타낸 평면도이다. 도 5는 도 1의 표시장치를 A-A’선을 따라 자른 단면도이다.

도 5를 참고하면, 제1기판(110)는 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판으로 형성된다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제1기판(110)이 스테인리스 강 등으로 이루어진 금속성 기판으로 형성될 수도 있다.

제1기판(110) 위에 버퍼층(120)이 형성된다. 버퍼층(120)은 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 것으로, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 일 실시예로, 버퍼층(120)은 질화 규소(SiNx)막, 산화 규소(SiO2)막, 산질화 규소(SiOxNy)막 중 어느 하나가 사용될 수 있다. 그러나, 버퍼층(120)은 제1기판(110)상에 반드시 배치될 필요는 없으며, 제1기판(110)의 종류 및 공정 조건에 따라 생략될 수도 있다.

버퍼층(120) 위에 반도체층(132)이 형성된다. 반도체층(132)은 다결정 규소막, 비정질 규소막, 및 IGZO(Indium-Galuim-Zinc Oxide)과 IZTO(Indium-Zinc-Tin Oxide)와 같은 산화물 반도체 중 어느 하나로 형성된다. 예를 들어, 반도체층(132)가 다결정 규소막인 경우, 반도체층(132)은 불순물이 도핑되지 않은 채널 영역(135)과, 채널 영역(135)의 양 옆으로 p+ 도핑되어 형성된 소스 영역(137) 및 드레인 영역(136)을 포함한다. 이 때, 도핑되는 이온 물질은 붕소(B)와 같은 P형 불순물이며, 주로 B2H6이 사용된다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라진다.

본 발명의 실시예 1에서는 박막 트랜지스터(60)로 P형 불순물을 사용한 PMOS 구조의 박막 트랜지스터가 사용되었으나 이에 한정되는 것은 아니다. 따라서 박막 트랜지스터(60)로 NMOS 구조 또는 CMOS 구조의 박막 트랜지스터도 모두 사용될 수 있다. 또한, 박막 트랜지스터(60)는 다결정 박막 트랜지스터일수도 있고 비정질 규소막을 포함한 비정질 박막 트랜지스터 또는 산화물 반도체 박막 트랜지스터일수도 있다.

반도체층(132) 위에는 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위로 형성된 게이트 절연막(140)이 형성된다. 게이트 절연막(140)은 테트라에톡시실란(TetraEthylOrthoSilicate, TEOS), 질화 규소(SiNx), 및 산화 규소(SiO2) 중 하나 이상을 포함하여 형성된다. 일 실시예로, 게이트 절연막(140)은 40nm의 두께를 갖는 질화 규소막과 80nm의 두께를 갖는 테트라에톡시실란막이 차례로 적층된 이중막으로 형성될 수 있다. 하지만, 본 발명의 일 실시예에서, 게이트 절연막(140)이 전술한 구성에 한정되는 것은 아니다.

게이트 절연막(140) 위에 게이트 전극(155)을 포함하는 게이트 배선(미도시)이 형성된다. 게이트 배선은 게이트 라인(미도시), 제1 유지 전극(158) 및 그 밖에 배선을 더 포함한다. 그리고 게이트 전극(155)은 반도체층(132)의 적어도 일부, 특히 채널 영역(135)과 중첩되도록 형성된다. 게이트 전극(155)은 반도체층(132)을 형성하는 과정에서 반도체층(132)의 소스 영역(137)과 드레인 영역(136)에 불순물을 도핑할 때 채널 영역(135)에는 불순물이 도핑되는 것을 차단하는 역할을 한다.

게이트 전극(155)과 제1유지 전극(158)은 서로 동일한 층에 위치하며, 실질적으로 동일한 금속 물질로 형성된다. 이때, 금속 물질은 몰리브덴(Mo), 크롬(Cr), 및 텅스텐(W) 중 하나 이상을 포함한다. 일 실시예로, 게이트 전극(155) 및 제1유지전극(158)은 몰리브덴(Mo) 또는 몰리브덴(Mo)을 포함하는 합금으로 형성될 수 있다.

게이트 절연막(140) 상에 게이트 전극(155)을 덮는 층간 절연막(160)이 형성된다. 게이트 절연막(140)과 층간 절연막(160)은 반도체층(132)의 소스 영역(137)을 드러내는 소스 접촉 구멍(167) 및 드레인 영역(136)을 드러내는 드레인 접촉 구멍(166)을 함께 갖는다. 층간 절연막(160)은, 게이트 절연막(140)과 마찬가지로, 테트라에톡시실란(TetraEthylOrthoSilicate, TEOS), 질화 규소(SiNx) 또는 산화 규소(SiOx) 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다.

층간 절연막(160) 위에 소스 전극(177) 및 드레인 전극(176)을 포함하는 데이터 배선(미도시)이 형성된다. 데이터 배선은 데이터 라인(미도시), 공통 전원 라인(미도시), 제2 유지 전극(178) 및 그 밖에 배선을 더 포함한다. 그리고 소스 전극(177) 및 드레인 전극(176)은 각각 접촉 구멍(166,167)들을 통해 반도체층(132)의 소스 영역(137) 및 드레인 영역(136)과 연결된다.

이와 같이, 반도체층(132), 게이트 전극(155), 소스 전극(177) 및 드레인 전극(176)을 포함한 박막 트랜지스터(60)가 형성된다. 또한, 제1유지전극(158) 및 제2유지전극(178)을 포함한 축전 소자(80)도 형성된다. 이때, 층간 절연막(160)은 축전 소자(80)의 유전체가 된다.

박막 트랜지스터(60)의 구성은 전술한 예에 한정되지 않고, 당해 기술 분야의 전문가가 용이하게 실시할 수 있는 공지된 구성으로 다양하게 변형 가능하다.

층간 절연막(160) 상에는 데이터 배선(미도시)을 덮는 평탄화막(180)이 형성된다. 평탄화막(180)은 그 위에 형성될 유기 발광 소자(200)의 발광 효율을 높이기 위해 단차를 없애고 평탄화시키는 역할을 한다. 또한, 평탄화막(180)은 드레인 전극(176)의 일부를 노출시키는 제1전극 접촉 구멍(186)을 갖는다.

평탄화막(180)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolicresin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly(phenylenethers) resin), 폴리페닐렌설파이드계 수지(poly(phenylenesulfides) resin), 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 하나 이상의 물질로 만들어질 수 있다.

평탄화막(180) 상에 유기 발광 소자(200)의 제1전극(210)이 형성된다. 여기서, 제1전극(210)은 애노드 전극을 말한다. 제1전극(210)은 평탄화막(180)의 접촉 구멍(186)을 통해 드레인 전극(176)과 연결된다.

화소 정의막(190)은 제1전극(210)상에 배치되어 화소 영역을 정의한다. 또한, 화소 정의막(190)은 평탄화막(180) 위에 제1전극(210)을 노출하는 발광영역(195), 제1전극 돌출부(211)를 드러내는 접촉 구멍(191)을 구비한다. 즉, 제1전극(210)은 화소 정의막(190)의 발광영역(195)에 대응하도록 배치되고, 제1전극 돌출부(211)는 화소정의막(190) 사이의 접촉 구멍(191)를 통해 외부에 노출된다. 제1전극 돌출부(211) 및 접촉구멍(191)는 표시영역(DA) 전체에 균일하게 분포한다.

화소 정의막(190)은 폴리아크릴계(polyacrylates resin) 및 폴리이미드계(polyimides) 등의 수지로 만들어질수 있다.

화소정의막(190) 위에 소정의 높이를 가지는 복수의 스페이서(90)가 형성된다. 복수의 스페이서(90)는 표시장치의 구조를 고려하여 배치되지 않고 생략될 수 있다.

화소 정의막(190)의 발광 영역(195) 내에서 제1전극(210) 상에 유기 발광층(230)이 형성되고, 화소 정의막(190) 및 유기 발광층(230) 상에 제2전극(220)이 형성된다. 여기서, 제2전극(220)은 캐소드 전극일 수 있다. 제2전극(220)은 스페이서(90) 상에 배치될 수 있다.

이와 같이, 제1전극(210), 유기 발광층(230) 및 제2 전극(220)을 포함하는 유기 발광 소자(200)가 형성된다.

제1 전극(210)과 제2전극(220) 중 어느 하나는 투명한 도전성 물질로 형성되고 다른 하나는 반투과형 또는 반사형 도전성 물질로 형성될 수 있다. 제1전극(210) 및 제2전극(220)을 형성하는 물질의 종류에 따라, 유기 발광 표시 장치는 전면 발광형, 배면 발광형 또는 양면 발광형이 될 수 있다.

투명한 도전성 물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 물질을 사용할 수 있다. 반사형 물질로는 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미뮴(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 물질을 사용할 수 있다.

유기 발광층(230)은 저분자 유기물 또는 고분자 유기물로 이루어진다.

또한, 유기발광소자(200)는 제1전극(210)과 제2전극(220)사이에 유기 발광층(230)과 함께 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 발광층, 전자 수송층(electrontransportiong layer, ETL), 그리고 전자 주입층(electron-injection layer, EIL)을 더 포함할 수 있다. 즉, 유기발광소자(200)는 제1전극(210) 상에 배치된 정공 주입층, 그 위로 정공 수송층, 유기 발광층, 전자 수송층, 전자 주입층이 차례로 적층된 구조를 가질 수 있다.

한편, 본 발명이 액정표시장치인 경우에는, 제1전극(210)은 접촉 구멍(186)을 통하여 드레인 전극(176)과 물리적?전기적으로 연결되어 있으며, 드레인 전극(176)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 제1전극(210)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 제2전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 제1전극(210)과 제2전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.

도 4를 참조하면, 15개의 화소가 표시영역(DA)에 배치된 경우를 예시한다. 제1전극(210)은 각 화소 별로 배치된다. 제2전극(220)은 제1전극(210)과 중첩되는 영역의 일부에서 관통홀(221)을 구비한다. 관통홀(221)은 제1도전층(21)과 제1전극(210)이 연결되는 통로를 제공한다.

하기에서 도 6을 참조하여 밀봉부재(10)와 제1기판(110)이 결합된 경우에, 제1전극(210) 및 제2전극(220)에 구동 전원이 공급되는 구조를 설명하기로 한다.

도 6은 도5의 표시장치에 밀봉 부재가 결합된 모습을 나타낸 단면도이다.

도 6을 참조하면, 제1도전부재(41)는 화소정의막(190)에 구비된 접촉 구멍(191), 제2전극(220)에 구비된 관통홀(221), 제2도전층(22)에 구비된 제4개구부(22a) 및 절연층(23)에 구비된 제3개구부(23b)에 배치된다.

외부의 제1구동전원은 제1도전층(21) 및 제1도전부재(41)를 통해 제1전극(210)에 공급된다. 제2도전층(22)에 구비된 제4 개구부(22a)는 제1도전부재(41)와 제2도전층(22)이 서로 단락되지 않는 면적을 가진다. 즉, 제1도전부재(41)와 제2도전층(22)은 서로 일정거리 이격된다. 제1도전부재(41)는 도전성 실링 재료로 형성된다.

외부의 제2구동전원은 제2도전층(22)을 통해 제2전극(220)에 공급된다. 제2전극(220)은 제1기판(110)과 도 2 및 도6에 도시된 밀봉 부재(10)를 가압 조건에서 합판할 때 제2도전층(22)에 밀착되어 제2도전층(22)과 전기적으로 연결된다.

상기와 같이, 외부 구동전원을 인가하는 제1 도전층 접촉 영역(31) 및 제2도전층 접촉 영역(32)이 표시부(DA)에 대응하는 위치의 밀봉 부재(10)에 형성되어 전압 강하량이 줄어든다. 즉, 기존 표시장치는 표시부 외곽에서 전원을 공급하였으나, 본 발명은 표시부(DA)위에서 직접 각 화소마다 구동전원을 인가하게 되므로 구동전원의 전압 강하가 낮아지고 균일한 구동전원을 모든 화소에 공급한다. 또한, 표시부(DA) 외곽의 비표시부(NA)에 존재하던 패드를 설치할 필요가 없어짐에 따라, 데드스페이스를 줄여 표시부(DA)의 면적을 더 넓힐 수 있게 된다. 표시부(DA)내 각 화소마다 균일한 구동전원을 인가함에 따라 전체 화면의 휘도 균일성도 높아진다.

실시예2

하기에서는 도 7 을 참조하여 본 발명의 실시예 2에 대해 설명한다. 본 발명의 실시예 2는 제1 구동전원은 실시예1과 동일하게 제1 전극에 인가하고, 제2 구동전원은 표시부(DA) 외곽의 비표시부(NA) 외곽에 형성된 패드를 통하여 제2전극에 인가된다. 이하, 실시예 1과 다른 구성요소를 중점적으로 설명한다.

도 7은 본 발명의 실시예2에 따른 표시장치의 일부분을 나타낸 단면도이다.

도 7 을 참조하면, 제3패드(52)는 비표시부(NA)의 패드 영역(A10)에 형성된다. 본 발명의 실시예 2는 제1기판(110) 상에 배치되어 제3패드(52)를 제2전극(220)과 연결하는 연결부재를 더 포함한다. 연결부재는 제1연결부(43)와 제2연결부(44)를 포함한다.

상세하게는, 제2전극(220)의 일단은 패드 영역(A10)에서 제1연결부(43)와 연결된다. 제1연결부(43)는 평탄화막(180)에 구비된 평탄화막 제1개구부(43a)를 통하여 제2연결부(44)에 연결된다. 제2연결부(44)는 평탄화막 제2개구부(52a)를 통하여 제3패드(52)에 연결된다. 제3패드(52)는 제2도전부재(42)를 통하여 제2도전층(22)과 연결된다. 물론, 제3패드(52)를 통하여 제2전극(220)에 제2구동전원을 공급하게 되므로 제2도전층 접촉 영역(32)은 제2기판(11)에 형성되지 않는다.

한편, 제3패드(52)는 도1에 도시된 전원 전달부(420)와 연결될 수 있다. 즉, 전원 전달부(420)를 통해 전달된 구동전원이 제3패드(52)에 인가될 수 있다.

즉, 제2구동전원은 제2영역(A20)에서 제2전극(220)으로 인가되고, 제1구동전원만 제2기판(11)을 통하여 제1전극(210)에 직접 인가된다. 이는 제1구동전원의 전압 강하량이 제2구동전원보다 더 높게 나타나기 때문이다.

실시예3 및 실시예 4

하기에서는 도 8 및 도 9를 참조하여 본 발명의 실시예 3 및 실시예 4를 설명한다. 실시예 1과 다른 제1전극(210) 및 제2전극(220)의 배치에 대해 설명한다.

도 8은 본 발명의 실시예 3에 따른 제1전극 및 제2전극을 개략적으로 나타낸 평면도이다. 도9는 본 발명의 실시예 4에 따른 제1전극 및 제2전극을 개략적으로 나타낸 평면도이다.

도 8을 참조하면, 실시예 1과는 달리 제2전극(220)에 구비된 관통홀(221)를 더 크게 형성할 수 있다. 따라서, 제1도전부재(41)를 더 크게 형성할 수 있고, 제1전극(210)은 보다 균일한 제1구동전원을 공급받을 수 있다.

도 9 를 참조하면, 제2전극(220)이 패터닝된 경우이다. 제1전극(210)이 제1도전부재(41)와 접촉할 수 있도록 제2전극(220)은 제1전극(210)과 미중첩 되는 영역이 일부 존재한다. 이외에도 다양하게 제1전극(210) 및 제2전극(220)을 패터닝하여 제2기판(11)에서 표시부(DA)내 화소에 직접 구동전원을 인가할 수 있다.

이상에서 설명된 표시장치의 실시예는 예시적인 것에 불과하며, 본 발명의 보호범위는 본 발명 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등예를 포함할 수 있다.

10:밀봉 부재
21:제1도전층 21a:제1개구부
22:제2도전층 22a:제4개구부
23:절연층 23a:제2개구부
23b:제3개구부 31:제1도전층 접촉 영역
32:제2도전층 접촉 구멍 41:제1도전부재
42:제2도전부재 43:제1연결부
43a:평탄화막 제1개구부 44:제2연결부
52:제3패드 52a:평탄화막 제2개구부
60:박막 트랜지스터 70:유기발광소자
80:축전 소자 90:스페이서
110:제1기판 120:버퍼층
132:반도체층 132a:반도체막
135:채널영역 136:드레인영역
137:소스영역 140:게이트절연막
141:제1게이트절연막 142:제2게이트절연막
150:금속막 155:게이트전극
158:제1유지전극 160:층간절연막
166:드레인 접촉 구멍 167:소스 접촉 구멍
176:드레인전극 177:소스전극
178:제2유지전극 180:평탄화막
186:화소전극 접촉 구멍 190:화소정의막
191:접촉 구멍 195:발광영역
200:유기발광소자 210:제1전극
211:제1전극 돌출부 220:제2전극
221:관통홀 230:유기발광층
300:실링부재 411:구동칩
412:테이프 캐리어 패키지 420:전원 전달부
DA:표시부 NA:비표시부

Claims

표시 영역 및 비표시 영역을 포함하는 제 1 기판;
제 1 전극, 발광층 및 제 2 전극을 포함하며, 상기 제 1 기판의 표시 영역 상에 배치된 적어도 하나의 화소;
상기 제 1 기판과 대향되어 배치된 밀봉 부재; 및
상기 표시 영역에 배치되며, 상기 제1전극과 연결된 제1도전부재;를 포함하고,
상기 밀봉부재는,
상기 제1도전부재와 연결된 제 1 도전층;
상기 제1도전층 상에 배치된 절연층; 및
상기 절연층 상에 배치되며, 상기 제2 전극과 연결되는 제2 도전층;을 포함하며,
상기 제 1 전극은 박막 트랜지스터의 소스 전극 및 드레인 전극 중 어느 하나에 연결되며,
상기 제 1 전극은 제 1 도전부재에 직접 연결된 표시장치.
제 1 항에 있어서,
상기 제1도전부재는 상기 제1도전층 및 상기 제1전극을 연결하는 표시장치.
제 1 항에 있어서,
화소 영역을 형성하는 화소정의막; 및
상기 화소정의막 상에 배치된 스페이서;를 더 포함하는 표시장치.
제 3 항에 있어서,
상기 제 2 전극은 상기 스페이서를 도포하는 표시장치.
제 1 항에 있어서,
상기 제 1 기판의 비표시 영역에 배치되며, 상기 제 2 도전층과 연결된 제 3패드;를 더 포함하는 표시장치.
제 5 항에 있어서,
상기 제 2 도전층과 제 3 패드를 연결하는 제 2 도전부재를 더 포함하는 표시장치.
제 6 항에 있어서,
상기 제 1 기판상에 배치되어 상기 제 3 패드를 상기 제 2 전극과 연결하는 연결부재를 더 포함하는 표시장치.
제 7 항에 있어서,
상기 연결부재 상에 배치된 실링부재를 더 포함하는 표시장치.
제3 항에 있어서,
상기 화소정의막은 상기 제 1 전극과 상기 제 1 도전부재를 연결하기 위하여 접촉 구멍을 구비하는 표시장치.
제1 항에 있어서,
상기 발광층은 상기 제 1 전극과 상기 제 2 전극 사이에 개재되는 표시장치.