[go: up one dir, main page]

KR102375894B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102375894B1
KR102375894B1 KR1020150043388A KR20150043388A KR102375894B1 KR 102375894 B1 KR102375894 B1 KR 102375894B1 KR 1020150043388 A KR1020150043388 A KR 1020150043388A KR 20150043388 A KR20150043388 A KR 20150043388A KR 102375894 B1 KR102375894 B1 KR 102375894B1
Authority
KR
South Korea
Prior art keywords
pad
forming
layer
electrode
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150043388A
Other languages
English (en)
Other versions
KR20160116248A (ko
Inventor
김도훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150043388A priority Critical patent/KR102375894B1/ko
Priority to US14/919,079 priority patent/US9911802B2/en
Publication of KR20160116248A publication Critical patent/KR20160116248A/ko
Application granted granted Critical
Publication of KR102375894B1 publication Critical patent/KR102375894B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L27/3258—
    • H01L27/3248—
    • H01L27/3269—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L2227/32—
    • H01L2251/56—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 한 실시예에 따른 표시 장치의 제조 방법은 화소 영역과 패드 영역을 가지는 기판 위에 트랜지스터의 반도체를 형성하는 단계, 반도체 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 제어 전극 및 제1 패드를 형성하는 단계, 제어 전극 및 제1 패드 위에 층간 절연막을 형성하는 단계, 표시 영역의 층간 절연막 위에 형성된 제1 부분, 상기 패드부의 층간 절연막 위에 형성되며 상기 제1 부분보다 두꺼운 제2 부분을 가지는 제1 감광막 패턴을 형성하는 단계, 제1 감광막 패턴을 마스크로 상기 층간 절연막을 식각하여 상기 반도체 및 상기 제1 패드를 노출하는 복수의 제1 접촉 구멍 및 복수의 제2 접촉 구멍을 형성하는 단계, 제1 부분을 제거하는 단계, 제1 부분을 포함하는 상기 층간 절연막 위에 금속막을 형성하는 단계, 금속막 위에 제2 감광막 패턴을 형성하는 단계, 제2 감광막 패턴을 마스크로 상기 금속막을 패터닝하여 상기 제1 접촉 구멍을 통해서 상기 반도체와 각각 연결되는 입력 전극, 출력 전극과 상기 제2 접촉 구멍을 통해서 상기 제1 패드와 연결되는 제2 패드를 형성하는 단계, 제2 감광막 패턴 및 상기 제2 부분을 제거하는 단계를 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 표시 장치에 관한 것으로, 특히 패드부를 포함하는 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치와 같은 표시 장치는 유리 또는 플라스틱과 같은 기판 상에 소자를 형성함으로써 제조할 수 있는데, 표시 장치를 작동시키기 위한 여러 가지 신호를 생성하는 집적 회로 칩(integrated circuit chip)들이 표시 장치가 갖는 기판의 소정 영역에 실장될 수 있다. 여기서 집적 회로 칩이 실장되는 부위에 따라 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit Board) 등으로 나뉠 수 있다.
이 중, 기판 상에 집적 회로 칩을 실장하는 COG의 경우, 기판에 형성된 전극 패드와 집적 회로 칩의 단자 사이에, 인터포저(interposer) 역할을 하는 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 개재하여 기판 상에 집적 회로 칩을 실장한다.
한편, 이방성 도전 필름으로 부착되는 패드부는 표시 장치의 화소와 함께 형성될 수 있다. 이때, 화소의 구조에 따라서 패드부에 위치하는 절연막이 패드부를 이루는 패드의 패터닝시에 함께 제거될 수 있다.
이처럼, 절연막이 제거될 경우 절연막에 의해서 보호되어야 하는 패드부의 신호선 등이 노출되어, 부식 또는 접착 불량을 발생시키는 문제점이 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 화소와 함께 패드부를 형성할 때 하부의 절연막의 손실을 최소화할 수 있는 패드부를 형성하는 제조 방법 및 이로부터 제조한 표시 장치를 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명의 한 실시예에 따른 표시 장치의 제조 방법은 화소 영역과 패드 영역을 가지는 기판 위에 트랜지스터의 반도체를 형성하는 단계, 반도체 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 제어 전극 및 제1 패드를 형성하는 단계, 제어 전극 및 제1 패드 위에 층간 절연막을 형성하는 단계, 표시 영역의 층간 절연막 위에 형성된 제1 부분, 상기 패드부의 층간 절연막 위에 형성되며 상기 제1 부분보다 두꺼운 제2 부분을 가지는 제1 감광막 패턴을 형성하는 단계, 제1 감광막 패턴을 마스크로 상기 층간 절연막을 식각하여 상기 반도체 및 상기 제1 패드를 노출하는 복수의 제1 접촉 구멍 및 복수의 제2 접촉 구멍을 형성하는 단계, 제1 부분을 제거하는 단계, 제1 부분을 포함하는 상기 층간 절연막 위에 금속막을 형성하는 단계, 금속막 위에 제2 감광막 패턴을 형성하는 단계, 제2 감광막 패턴을 마스크로 상기 금속막을 패터닝하여 상기 제1 접촉 구멍을 통해서 상기 반도체와 각각 연결되는 입력 전극, 출력 전극과 상기 제2 접촉 구멍을 통해서 상기 제1 패드와 연결되는 제2 패드를 형성하는 단계, 제2 감광막 패턴 및 상기 제2 부분을 제거하는 단계를 포함한다.
상기 제2 감광막 패턴를 형성하는 단계에서, 제2 패드와 대응하는 상기 제2 감광막 패턴의 경계선은 상기 제2 부분과 중첩할 수 있다.
상기한 과제를 달성하기 위한 다른 실시예에 따른 표시 장치의 제조 방법은 표시 영역 및 패드 영역을 가지는 기판 위에 트랜지스터의 반도체를 형성하는 단계, 반도체 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 제어 전극 및 제1 패드를 형성하는 단계, 제어 전극 및 제1 패드 위에 층간 절연막을 형성하는 단계, 표시 영역의 층간 절연막 위에 형성된 제1 부분, 상기 패드부의 층간 절연막 위에 형성되며 상기 제1 부분보다 두꺼운 제2 부분을 가지는 제1 감광막 패턴을 형성하는 단계, 제1 감광막 패턴을 마스크로 상기 층간 절연막을 식각하여 상기 반도체 및 상기 제1 패드를 노출하는 복수의 제1 접촉 구멍 및 복수의 제2 접촉 구멍을 형성하는 단계, 제1 부분을 제거하는 단계, 제1 부분을 포함하는 상기 층간 절연막 위에 금속막을 형성하는 단계, 금속막 위에 제2 감광막 패턴을 형성하는 단계, 제2 감광막 패턴을 마스크로 상기 금속막을 패터닝하여 상기 제1 접촉 구멍을 통해서 상기 반도체와 각각 연결되는 입력 전극, 출력 전극과 상기 제2 접촉 구멍을 통해서 상기 제1 패드와 연결되는 제2 패드를 형성하는 단계, 제2 감광막 패턴 및 상기 제2 부분을 제거하는 단계를 포함하고, 제1 감광막 패턴의 제1 부분은 상기 패드부의 상기 제2 접촉 구멍을 둘러싸도록 형성된 부분을 더 포함한다.
상기 제2 감광막 패턴을 형성하는 단계에서, 제2 패드와 대응하는 상기 제2 감광막 패턴의 제1 경계선은 상기 제2 접촉 구멍과 상기 제2 부분의 제2 경계선 사이에 형성할 수 있다.
상기한 다른 과제를 달성하기 위한 본 발명의 한 실시예에 따른 표시 장치는 표시 영역 및 패드부를 가지는 기판, 표시 영역의 기판 위에 형성되어 있는 트랜지스터, 패드 영역의 기판 위에 형성되어 상기 트랜지스터와 연결되어 있으며, 제1 패드를 가지는 배선, 제1 패드 위에 형성되어 있으며 상기 제1 패드를 노출하는 접촉 구멍을 가지는 층간 절연막, 접촉 구멍을 통해서 상기 제1 패드와 연결되는 제2 패드를 포함하고, 층간 절연막은 상기 제2 패드의 경계선을 따라서 상기 제2 패드와 같은 평면 모양을 가지는 오목부를 가진다.
상기 오목부의 폭은 1㎛이하일 수 있다.
상기 트랜지스터와 연결되어 있는 제1 전극, 제1 전극 위에 형성되어 있는 유기 발광층, 유기 발광층 위에 형성되어 있는 제2 전극을 더 포함할 수 있다.
상기 트랜지스터는 상기 기판 위에 형성되어 있는 반도체, 반도체 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 제어 전극, 제어 전극 위에 형성되어 있으며 접촉 구멍을 통해서 상기 반도체와 연결되어 있는 입력 전극 및 출력 전극을 포함할 수 있다.
상기 제1 패드는 상기 제어 전극과 동일한 층에 동일한 물질로 형성되어 있을 수 있다.
상기 제2 패드는 상기 입력 전극 및 출력 전극과 동일한 층에 동일한 물질로 형성되어 있을 수 있다.
본 발명에서와 같이 화소와 함께 패드부를 형성하면, 패드 주위의 절연막의 손실을 최소화할 수 있어, 접촉 불량 및 패드부의 신호선 등이 부식되는 것을 방지할 수 있는 패드부 및 이를 포함하는 표시 장치를 제공할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 나타낸 사시도이다.
도 2는 도 1의 II-II선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명의 한 실시예에 따른 표시 장치의 한 화소의 등가 회로도이다.
도 4는 도 3의 유기 발광 표시 장치의 한 화소의 개략적인 단면도이다.
도 5는 도 1의 V부분을 확대한 평면도이다.
도 6은 도 5의 VI-VI선을 따라 잘라 도시한 단면도이다.
도 7 내지 도 10은 본 발명의 한 실시예에 따른 표시 장치를 제조하기 위한 중간 단계에서의 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치의 패드부의 단면도이다.
도 12 내지 15는 본 발명의 다른 실시예에 따른 표시 장치의 패드부의 제조 방법을 설명하기 위한 중간 단계에서의 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 때, 이는 다른 부분 "바로 상에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 이하에는 표시 장치로서, 유기 발광층을 포함하는 유기 발광 표시 장치를 실시예로서 설명하나, 이에 한정되지 않고, 본 발명에 따른 표시 장치는 액정 표시 장치, 플라즈마 표시 패널, 전계 방출 표시 장치 등의 표시 장치일 수 있다.
또한, 첨부 도면에서는, 하나의 화소에 두 개의 트랜지스터(transistor, TFT)와 하나의 축전 소자(capacitor)를 구비하는 2Tr-1Cap 구조의 능동 구동(active matrix, AM)형 유기 발광 표시 장치를 도시하고 있지만, 본 발명은 이에 한정되는 것은 아니다. 따라서 유기 발광 표시 장치는 트랜지스터의 개수, 축전 소자의 개수 및 배선의 개수가 한정되지 않는다. 한편, 화소는 이미지를 표시하는 최소 단위를 말하며, 유기 발광 표시 패널은 복수의 화소들을 통해 이미지를 표시한다.
이하, 도면을 참조하여 본 발명의 실시예에 따른 표시 장치를 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 나타낸 사시도이고, 도 2는 도 1의 II-II선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 표시 장치(1000)는 표시 패널(100), 봉지 부재(260), 패드부(500)와 연결된 집적 회로 칩(400)을 포함한다.
표시 패널(100)은 기판(110), 배선부(120) 및 유기 발광 소자를 포함하는 발광부(130)를 포함한다.
기판(110)은 폴리카보네이트, 폴리이미드, 폴리에테르 술폰 등의 플라스틱 또는 유리 등을 포함할 수 있다. 기판(110)은 접히거나(foldable, bendable) 말릴 수 있거나(rollable) 적어도 한 방향으로 늘어가거나(stretchable) 신축성(elasticity) 등의 유연성을 가지는 투명한 가요성 기판일 수 있다. 그러나 본 발명에 있어, 기판(110)은 스테인리스 강 등으로 이루어진 금속성 부재로 형성될 수도 있다.
배선부(120)는 후술하는 스위칭 트랜지스터(Qs) 및 구동 트랜지스터(Qd)(도 3 참조)를 포함하며, 발광부(130)의 유기 발광 소자를 구동한다.
봉지 부재(260)는 기판(110) 상에 형성된 배선부(120) 및 유기 발광 소자(LD)를 덮어, 이들을 밀봉하여 보호한다. 봉지 부재(260)는 유리로 이루어지는 봉지 기판일 수 있으며, 가요성을 증가시키기 위해서 유기막 또는 무기막을 적층하여 형성한 박막으로 이루어질 수 있다.
표시 패널(110)은 구동 회로를 형성하기 위해서, 표시 패널(110)의 기판 중 일부는 봉지 부재(260)로 밀봉되지 않고 노출될 수 있다. 노출된 표시 패널의 기판 위에는 집적 회로 칩(400)이 위치하며, 집적 회로 칩(400)은 이방성 도전 필름(도시하지 않음)에 의해 표시 패널(110)의 패드부(500)와 전기적으로 연결되어 표시 패널의 배선부(120)에 구동 신호를 전달하여 유기 발광 소자를 구동한다.
이하, 도 3 및 도 4을 참조하여, 본 발명의 한 실시예에 따른 표시 장치의 한 화소를 중심으로 표시 장치의 내부 구조에 대해서 구체적으로 설명한다.
유기 발광 소자 및 배선부(120)의 구체적인 구조는 도 3 및 도 4에 나타나 있으나, 본 발명이 도 3 및 도 4에 도시된 구조에 한정되는 것은 아니다. 유기 발광 소자 및 배선부는 통상의 기술자가 용이하게 변형 실시할 수 있는 범위 내에서 다양한 구조로 형성될 수 있다.
도 3은 본 발명의 한 실시예에 따른 표시 장치의 한 화소의 등가 회로도이다.
본 발명의 한 실시예에 따른 표시 장치는 복수의 신호선(121, 171, 172)과 이들에 연결되어 있는 화소(pixel)(PX)를 포함한다.
신호선은 게이트 신호(또는 주사 신호)를 전달하는 주사 신호선(scanning signal line)(121), 데이터 신호를 전달하는 데이터선(data line)(171), 구동 전압을 전달하는 구동 전압선(driving voltage line)(172) 등을 포함한다. 주사 신호선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고, 데이터선(171)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다. 구동 전압선(172)은 대략 열 방향으로 뻗어 있는 것으로 도시되어 있으나, 행 방향 또는 열 방향으로 뻗거나 그물 모양으로 형성될 수 있다.
한 화소(PX)는 스위칭 트랜지스터(switching transistor)(Qs), 구동 트랜지스터(driving transitor)(Qd), 유지 축전기(storage capacitor)(Cst) 및 유기 발광 소자(organic light emitting element)(LD)를 포함한다.
스위칭 트랜지스터(Qs)는 제어 단자(control terminal), 입력 단자(input terminal) 및 출력 단자(output terminal)를 가지는데, 제어 단자는 주사 신호선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(Qd)에 연결되어 있다. 스위칭 트랜지스터(Qs)는 주사 신호선(121)으로부터 받은 주사 신호에 응답하여 데이터선(171)으로부터 받은 데이터 신호를 구동 트랜지스터(Qd)에 전달한다.
구동 트랜지스터(Qd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 소자(LD)에 연결되어 있다. 구동 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(ILD)를 흘린다.
유지 축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴 오프(turn-off)된 뒤에도 이를 유지한다.
유기 발광 소자(LD)는 예를 들면 유기 발광 다이오드(organic light emitting diode, OLED)로서, 구동 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode)와 공통 전압(Vss)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 소자(LD)는 구동 트랜지스터(Qd)의 출력 전류(ILD)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다. 유기 발광 소자(LD)는 적색, 녹색, 청색의 삼원색 등 기본색(primary color) 중 어느 하나 또는 하나 이상의 빛을 고유하게 내는 유기 물질을 포함할 수 있으며, 유기 발광 표시 장치는 이들 색의 공간적인 합으로 원하는 영상을 표시한다.
스위칭 트랜지스터(Qs) 및 구동 트랜지스터(Qd)는 n-채널 전계 효과 트랜지스터(field effect transistor, FET)이지만, 이들 중 적어도 하나는 p-채널 전계 효과 트랜지스터일 수 있다. 또한, 트랜지스터(Qs, Qd), 축전기(Cst) 및 유기 발광 소자(LD)의 연결 관계가 바뀔 수 있다.
도 4는 도 3의 유기 발광 표시 장치의 한 화소의 개략적인 단면도이다.
스위칭 트랜지스터(Qs)와 구동 트랜지스터(Qd)는 동일한 층간 구성을 가지므로, 이하에서는 구동 트랜지스터(Qd) 및 유기 발광 소자(LD)을 중심으로 적층 순서에 따라 상세히 설명한다. 이하에서는 구동 트랜지스터(Qd)를 트랜지스터라 한다.
도 4에 도시한 바와 같이, 유기 발광 표시 장치는 기판(110)을 포함하고, 기판(110) 위에는 버퍼층(112)이 형성되어 있다.
버퍼층(112)은 질화 규소(SiNx)의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiO2)가 적층된 이중막 구조로 형성될 수 있다. 버퍼층(112)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다.
버퍼층(112) 위에는 다결정 규소로 이루어진 반도체(135)가 형성되어 있다.
반도체(135)는 채널 영역(1355), 채널 영역(1355)의 양측에 각각 형성된 소스 영역(1356) 및 드레인 영역(1357)로 구분된다. 반도체의 채널 영역(1355)은 불순물이 도핑되지 않은 다결정 규소, 즉 진성 반도체(intrinsic semiconductor)이다. 소스 영역(1356) 및 드레인 영역(1357)은 도전성 불순물이 도핑된 다결정 규소, 즉 불순물 반도체(impurity semiconductor)이다. 소스 영역(1356), 드레인 영역(1357)에 도핑되는 불순물은 p형 불순물 및 n형 불순물 중 어느 하나 일 수 있다.
반도체(135) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 질화 규소 및 산화 규소 중 적어도 하나를 포함한 단층 또는 복수층일 수 있다.
반도체(135) 위에는 제어 전극(155)을 포함하는 주사 신호선이 형성되어 있으며, 제어 전극(155)은 채널 영역(1355)과 중첩한다.
제어 전극(155)을 포함하는 주사 신호선은 Al, Ti, Mo, Cu, Ni 또는 이들의 합금과 같이 저저항 물질 또는 부식이 강한 물질을 단층 또는 복수층으로 형성할 수 있다.
제어 전극(155) 위에는 제1 층간 절연막(160)이 형성된다. 제1 층간 절연막(160)은 게이트 절연막(140)과 마찬가지로 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 질화 규소 또는 산화 규소 등으로 단층 또는 복수층으로 형성될 수 있다.
제1 층간 절연막(160)과 게이트 절연막(140)에는 소스 영역(1356)과 드레인 영역(1357)을 각각 노출하는 소스 접촉 구멍(66)과 드레인 접촉 구멍(67)을 갖는다.
제1 층간 절연막(160) 위에는 입력 전극(176)을 가지는 구동 전압선 및 출력 전극(177)이 형성되어 있다. 입력 전극(176)은 접촉 구멍(66)을 통해서 소스 영역(1356)과 연결되어 있고, 출력 전극(177)은 접촉 구멍(67)을 통해서 드레인 영역(1357)과 연결되어 있다.
입력 전극(176) 및 출력 전극(177)은 Al, Ti, Mo, Cu, Ni 또는 이들의 합금과 같이 저저항 물질 또는 부식이 강한 물질을 단층 또는 복수층으로 형성할 수 있다. 예를 들어, Ti/Cu/Ti, Ti/Ag/Ti, Mo/Al/Mo의 삼중층일 수 있다.
제어 전극(155), 입력 전극(176) 및 출력 전극(177)은 반도체(135)와 함께 트랜지스터를 이룬다. 트랜지스터의 채널(channel)은 입력 전극(176)과 출력 전극(177) 사이의 반도체(135)에 형성된다.
입력 전극(176)과 출력 전극(177) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 출력 전극(177)을 노출하는 접촉 구멍(85)을 포함한다.
보호막(180)은 제1 층간 절연막(160)과 마찬가지로 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 질화 규소 또는 산화 규소 등으로 단층 또는 복수층으로 형성할 수 있으며, 저유전율 유기 물질로 이루어질 수 있다.
보호막(180) 위에는 제1 전극(710)이 형성되어 있다. 제1 전극(710)은 접촉 구멍(85)을 통해서 출력 전극(177)과 전기적으로 연결되며, 제1 전극(710)은 도 1의 유기 발광 소자의 애노드 전극일 수 있다.
본 발명의 한 실시예에서는 제1 전극(710)과 출력 전극(177) 사이에 층간 절연막을 형성하였으나, 제1 전극(710)은 출력 전극(177)과 동일한 층에 형성할 수 있으며, 출력 전극(177)과 일체형일 수 있다.
제1 전극(710)위에는 제1 전극(710)을 노출하는 개구부(95)를 가지는 화소 정의막(190)이 형성되어 있다.
화소 정의막(190)은 폴리아크릴계(polyacrylates) 또는 폴리이미드계(polyimides) 등의 수지와 실리카 계열의 무기물 등을 포함하여 이루어질 수 있다.
화소 정의막(190)의 개구부(95)에는 유기 발광층(720)이 형성되어 있다.
유기 발광층(720)은 발광층과 정공 수송층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 하나 이상을 포함하는 복수층으로 형성된다.
유기 발광층(720)이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극인 제1 전극(710) 위에 위치하고, 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
화소 정의막(190) 및 유기 발광층(720) 위에는 제2 전극(730)이 형성된다.
제2 전극(730)은 유기 발광 소자의 캐소드 전극이 된다. 따라서 제1 전극(710), 유기 발광층(720) 및 제2 전극(730)은 유기 발광 소자(LD)를 이룬다.
유기 발광 소자(LD)가 빛을 방출하는 방향에 따라서 유기 발광 표시 장치는 전면 표시형, 배면 표시형 및 양면 표시형 중 어느 한 구조를 가질 수 있다.
전면 표시형일 경우 제1 전극(710)은 반사막으로 형성하고 제2 전극(730)은 반투과막 또는 투과막으로 형성한다. 반면, 배면 표시형일 경우 제1 전극(710)은 반투과막으로 형성하고 제2 전극(730)은 반사막으로 형성한다. 그리고 양면 표시형일 경우 제1 전극(710) 및 제2 전극(730)은 투명막 또는 반투과막으로 형성한다.
반사막 및 반투과막은 마그네슘(Mg), 은(Ag), 금(Au), 칼슘(Ca), 리튬(Li), 크롬(Cr) 및 알루미늄(Al) 중 하나 이상의 금속 또는 이들의 합금을 사용하여 만들어진다. 반사막과 반투과막은 두께로 결정되며, 반투과막은 200nm 이하의 두께로 형성될 수 있다. 두께가 얇아질수록 빛의 투과율이 높아지나, 너무 얇으면 저항이 증가한다.
투명막은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(산화 아연) 또는 In2O3(indium oxide) 등의 물질로 이루어진다.
봉지 부재(260)은 적어도 하나 이상의 유기막과 무기막을 포함할 수 있으며, 상호 교번하여 적층 형성될 수 있다.
유기막은 고분자로 형성되며, 바람직하게는 폴리에틸렌테레프탈레이트, 폴리이미드, 폴라카보네이트, 에폭시, 폴리에틸렌 및 폴리아크릴레이트 중 어느 하나로 형성되는 단일막 또는 적층막일 수 있다. 더욱 바람직하게는, 유기막은 폴리아크릴레이트로 형성될 수 있으며, 구체적으로는 디아크릴레이트계 모노머와 트리아크릴레이트계 모노머를 포함하는 모노머 조성물이 고분자화된 것을 포함한다. 상기 모노머 조성물에 모노아크릴레이트계 모노머가 더 포함될 수 있다. 또한, 모노머 조성물에 TPO와 같은 공지의 광개시제가 더욱 포함될 수 있으나 이에 한정되는 것은 아니다.
무기막은 금속 산화물 또는 금속 질화물을 포함하는 단일막 또는 적층막일 수 있다. 구체적으로, 상기 무기막은 SiNx, Al2O3, SiO2, TiO2 중 어느 하나를 포함할 수 있다.
상기 봉지 부재를 이루는 유기막 및 무기막 중 외부로 노출된 최상층은 유기발광소자에 대한 투습을 방지하기 위하여 무기막으로 형성될 수 있다.
상기 제2 전극과 봉지 부재 사이에는 LiF를 포함하는 할로겐화 금속층이 추가로 포함될 수 있다. 할로겐화 금속층은 제1 무기막을 스퍼터링 방식 또는 플라즈마 증착 방식으로 형성할 때 하부막을 손상하는 것을 방지할 수 있다.
유기막은 무기막보다 면적이 좁게 형성되어, 무기막이 유기막의 단부를 완전히 덮도록 형성할 수 있다.
이하에서는 본 발명의 한 실시예에 따른 표시 장치의 패드부에 대해서 도면을 참조하여 구체적으로 설명한다.
도 5는 도 1의 V부분의 패드부를 확대한 평면도이고, 도 6은 도 5의 VI-VI선을 따라 잘라 도시한 단면도이다.
도 5 및 도 6에 도시된 바와 같이, 패드부의 기판(100) 위에는 버퍼층(112) 및 게이트 절연막(140)이 형성되어 있다. 그리고 게이트 절연막(140) 위에는 제1 패드(150)가 형성되어 있고, 제1 패드(150) 위에는 제1 패드(150)를 노출하는 접촉 구멍(63)을 가지는 층간 절연막(160)이 형성되어 있고, 층간 절연막(160) 위에는 접촉 구멍(63)을 통해서 제1 패드(150)와 연결되는 제2 패드(170)가 형성되어 있다.
패드부는 주사 신호를 인가하는 게이트 구동부에 위치할 수 있으며, 따라서 패드부는 게이트 패드부일 수 있으나, 이에 한정되는 것은 아니며 데이터 신호를 인가하는 데이터 구동부에 위치하는 패드부 일 수 있다.
제1 패드(150)는 도 3 및 도 4에 도시한 화소의 주사 신호선(121)과 동일한 물질로 동일한 층에 형성될 수 있다. 이때, 제1 패드(150)는 배선(50)을 통해서 화소의 신호선과 연결될 수 있으며, 예를 들어 주사 신호선(121)과 연결될 수 있다.
제1 패드(150) 위에는 제1 패드(150)를 노출하는 접촉 구멍(63)을 가지는 층간 절연막(160)이 형성되어 있다.
그리고 층간 절연막(160) 위에는 제1 패드(150)와 연결된 제2 패드(170)가 형성되어 있다. 제2 패드(170)는 도 3 및 도 4에 도시한 화소의 데이터선(171)과 동일한 물질로 동일한 층에 형성될 수 있다.
제2 패드(170)는 도 1의 집적 회로 칩(400)과 대응하여 위치하고 있으며, 이방성 도전 필름에 의해서 집적 회로 칩과 연결되어 있다. 제2 패드(170)가 집적 회로 칩에 대응하여 위치한다고 함은, 집적 회로 칩이 제2 패드(170)와 연결되도록 기판(110) 위에 놓여질 때, 제2 패드(170)가 집적 회로 칩에 가려지는 위치에 있는 것을 의미할 수 있다.
집적 회로 칩(400)은 칩의 범프와 제2 패드와 접착시키는 COG(Chip On Glass) 방식으로 연결될 수 있다.
COG 방식은 집적 회로 칩(400)을 기판(110)에 직접 실장하는 것으로, TAP(Tape Automated Bonding)방식에 사용되는 필름을 사용하지 않고 범프와 이방성 도전 필름(Anisotropic Conductive Film)만으로 표시 장치의 기판(110)에 집적 회로 칩(400)을 접착시키는 방식이다.
이하에서는 기 설명한 표시 장치의 제조 방법에 대해서 도면을 참조하여 구체적으로 설명한다.
도 7 내지 도 10은 본 발명의 한 실시예에 따른 표시 장치를 제조하기 위한 중간 단계에서의 단면도이다.
설명을 용이하게 하기 위해서, 도 7 내지 도 10은 도 4 및 도 6에 도시한 한 화소 및 패드부를 함께 도시하였다.
도 7에 도시한 바와 같이, 기판(110) 위에 버퍼층(112)을 형성하고, 버퍼층(112) 위에 다결정 규소막을 형성한 후 패터닝하여 반도체(135)를 형성한다.
이후, 반도체(135) 위에 게이트 절연막(140)을 형성하고, 게이트 절연막(140) 위에 금속막을 형성한 후 패터닝하여 제어 전극(155) 및 제1 패드(150)를 가지는 배선(50)을 형성한다.
다음, 제어 전극(155)을 마스크로 도전형 불순물을 도핑하여 반도체(135)에 채널 영역(1355), 소스 영역(1336) 및 드레인 영역(1357)을 형성한다. 이때, 반도체(135)는 구동 트랜지스터의 반도체 일 수 있다.
그리고 제어 전극(155) 위에 층간 절연막(160)을 형성하고, 층간 절연막(160) 위에 서로 다른 두께를 가지는 제1 감광막 패턴(PR1A, PR1B)을 형성한다. 제1 감광막 패턴(PR1A, PR1B)은 상대적으로 두께가 얇은 제1 부분(PR1A), 제1 부분(PR1A)보다 두께가 두꺼운 제2 부분(PR1B)을 가진다. 제1 감광막 패턴의 두께는 슬릿 노광, 하프톤 마스크 등을 이용하여 서로 다른 두께를 가지도록 형성할 수 있다.
이후, 제1 감광막 패턴을 마스크로 식각하여 소스 영역(1356), 드레인 영역(1357) 및 제1 패드(150)를 노출하는 접촉 구멍(66, 67, 63)을 각각 형성한다.
다음, 도 8에 도시한 바와 같이, 제1 감광막 패턴의 제1 부분을 제거한다. 이때, 제1 부분과 함께 제2 부분(PR1B)도 일부 제거되어, 제2 부분(PR1B)의 두께가 얇아질 수 있다.
다음, 도 9에 도시한 바와 같이, 기판(110) 위에 금속막(70)을 형성하고, 금속막 위에 제2 감광막 패턴(PR2)을 형성한다.
다음, 도 10에 도시한 바와 같이, 제2 감광막 패턴(PR2)을 마스크로 금속막을 식각하여 입력 전극(176), 출력 전극(177) 및 제2 패드(170)를 형성한다.
이때, 제2 패드(170) 주위에는 제1 감광막 패턴의 제2 부분(PR1B)이 남겨져 하부의 층간 절연막(160)을 보호한다. 따라서, 금속막을 식각하여 제2 패드(170)를 형성할 때 제2 패드(170) 주위의 하부에 위치하는 층간 절연막(160)이 노출되어 함께 식각되지 않도록 한다.
층간 절연막이 노출되어 층간 절연막(160)이 식각되어 제2 패드(170)와 층간 절연막(160) 사이에 단차가 발생하여, 이방성 도전필름으로 부착시 가압으로 인해서 층간 절연막에 크랙이 발생할 수 있다. 그러나 본 발명에서와 같이 제1 감광막 패턴으로 층간 절연막을 보호하면 층간 절연막이 손실되는 것을 방지할 수 있어 크랙 등이 발생하지 않아, 접착 불량이 발생하지 않는다.
또한, 층간 절연막(160)이 노출되어 층간 절연막(160)이 과 식각될 경우 하부의 제1 패드(150)가 노출될 수 있다. 제1 패드(150)가 외부로 노출될 경우 제1 패드(150)가 부식되어 손상될 수 있다. 그러나 본 발명에서는 제1 감광막 패턴을 이용하여 층간 절연막을 노출되지 않도록 함으로써 층간 절연막이 손실되지 않도록 한다. 따라서 제1 패드가 외부로 노출되어 손상되는 것을 방지할 수 있다.
다음, 도 4 및 도 6에 도시한 바와 같이, 제1 감광막 패턴의 제2 부분(PR1B)을 제거한다. 이때, 제2 부분(PR1B) 위에 위치하는 금속막도 함께 리프트 오프로 제거되어, 제2 패드(170)는 접촉 구멍 내에 위치할 수 있다.
그리고 접촉 구멍(85)을 가지는 보호막(180)을 형성하고, 보호막(180) 위에 접촉 구멍(85)을 통해서 출력 전극(177)과 연결되는 제1 전극(710)을 형성하고, 제1 전극(710) 위에 제1 전극을 노출하는 개구부(95)를 가지는 화소 정의막(190)을 형성한다.
이후, 개구부(95) 내에 유기 발광층(720)을 형성하고, 유기 발광층(720) 위에 제2 전극(730) 및 봉지 부재(260)를 형성한다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치의 패드부의 단면도이다.
도 11의 표시 장치는 대부분 도 6과 동일하므로, 다른 부분에 대해서만 구체적으로 설명한다. 동일한 구성에 대해서는 동일한 도면부호를 부여하였다.
도 11에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 패드부의 기판(110) 위에는 버퍼층(112) 및 게이트 절연막(140)이 형성되어 있다. 그리고 게이트 절연막(140) 위에는 제1 패드(150)가 형성되어 있고, 제1 패드(150) 위에는 제1 패드(150)를 노출하는 접촉 구멍(63)을 가지는 층간 절연막(160)이 형성되어 있고, 층간 절연막(160) 위에는 접촉 구멍(63)을 통해서 제1 패드(150)와 연결되는 제2 패드(170)가 형성되어 있다.
층간 절연막(160)은 오목부(D)를 가지며, 오목부(D)는 제2 패드(170)의 끝단과 연결되어 있으며, 제2 패드(170)의 경계선을 따라 제2 패드(170)와 같은 평면 모양으로 형성될 수 있다.
이하에서는 도 11에 도시한 패드부를 제조하는 방법을 도면을 참조하여 설명한다.
도 12 내지 15는 본 발명의 다른 실시예에 따른 표시 장치의 패드부의 제조 방법을 설명하기 위한 중간 단계에서의 단면도이다. 발명의 이해를 돕기 위해서 패드부와 함께 도 4의 화소를 함께 도시하였다.
먼저, 도 12에 도시한 바와 같이, 기판(110) 위에 버퍼층(112)을 형성하고, 버퍼층(112) 위에 다결정 규소막을 형성한 후 패터닝하여 반도체(135)를 형성한다.
이후, 반도체(135) 위에 게이트 절연막(140)을 형성하고, 게이트 절연막(140) 위에 금속막을 형성한 후 패터닝하여 제어 전극(155) 및 제1 패드(150)를 가지는 배선(50)을 형성한다.
다음, 제어 전극(155)을 마스크로 도전형 불순물을 도핑하여 반도체(135)에 채널 영역(1355), 소스 영역(1336) 및 드레인 영역(1357)을 형성한다.
그리고 제어 전극(155) 위에 층간 절연막(160)을 형성하고, 층간 절연막(160) 위에 서로 다른 두께를 가지는 제1 감광막 패턴(PR1A, PR1B)을 형성한다. 제1 감광막 패턴(PR1A, PR1B)은 상대적으로 두께가 얇은 제1 부분(PR1A), 제1 부분(PR1A)보다 두께가 두꺼운 제2 부분(PR1B)을 가진다.
이때, 제1 부분(PR1A)은 제1 패드를 노출하는 접촉 구멍(63)의 주위(L1)에도 형성한다.
이후, 제1 감광막 패턴을 마스크로 식각하여 소스 영역, 드레인 영역 및 제1 패드를 노출하는 접촉 구멍(66, 67, 63)을 각각 형성한다.
다음, 도 13에 도시한 바와 같이, 제1 감광막 패턴의 제1 부분을 제거한다. 이때, 제1 부분과 함께 제2 부분(PR1B)도 일부 제거되어, 제2 부분(PR1B)의 두께가 얇아질 수 있다. 접촉 구멍(63) 주위(L1)에 형성된 제1 감광막 패턴의 제1 부분이 제거되어, 하부의 층간 절연막(160)이 노출된다.
다음, 도 14에 도시한 바와 같이, 기판(110) 위에 금속막(70)을 형성하고, 금속막 위에 제2 감광막 패턴(PR2)을 형성한다.
이때, 패드부에 위치하는 제2 감광막 패턴(PR2)의 경계선은 접촉 구멍(63) 주위(L1) 영역, 즉 접촉 구멍(63)의 경계선과 제2 부분(PR1B) 사이의 노출된 층간 절연막 위에 위치하도록 형성하는 것이 바람직하다.
다음, 도 15에 도시한 바와 같이, 제2 감광막 패턴(RP2)을 마스크로 금속막을 식각하여 입력 전극(176), 출력 전극(177) 및 제2 패드(170)을 형성한다.
이때, 제2 패드(170) 주위에는 제1 감광막 패턴의 제2 부분(PR1B)이 남겨져 하부의 층간 절연막(160)을 보호한다. 따라서, 금속막(70)을 식각할 때 하부에 위치하는 층간 절연막이 노출되어 금속막과 함께 식각되지 않도록 한다.
패드부에 위치하는 제2 감광막 패턴(PR2)과 제1 감광막 패턴의 제2 부분(PR1B)은 이격되어 형성될 수 있다.
따라서, 패드부의 접촉 구멍(63) 주위(L1)에 제2 감광막 패턴의 경계선이 위치하므로, 제2 감광막 패턴을 마스크로 식각된 제2 패드(170)의 경계선으로부터 제1 감광막 패턴의 제2 부분(PR1B) 사이의 간극에 위치하는 금속막은 노출되어 식각된다. 따라서 간극에 위치한 금속막 아래에 위치하는 층간 절연막(160)이 노출되어 노출된 층간 절연막(160)의 일부가 금속막과 함께 식각되어 제거되어 오목부(D)가 형성될 수 있다.
패드부에 위치하는 제2 감광막 패턴(PR2)과 제2 부분(PR1B)에 간극이 형성되지 않도록 하는 것이 바람직하나, 공정상 오차 범위 이내에서 간극이 발생할 수 있다. 접촉 구멍(63) 주위(L1)에 형성되는 제1 감광막 패턴의 제1 부분의 폭은 오차 범위보다 클 수 있으나, 간극의 크기에 따라서 오목부의 크기가 달라지므로, 오목부의 크기를 최소화하기 위해서 간극의 형성을 최소화하는 폭으로 형성하는 것이 바람직하다.
이처럼, 제2 패드 주위에 층간 절연막이 노출되어 오목부(D)가 형성될 수 있으나, 오목부(D)의 폭은 1㎛이하일 수 있다. 이처럼, 오목부의 폭이 좁으면 형성되는 오목부의 깊이가 대략 500Å 내지 1000Å의 범위로 형성되므로 하부의 층간 절연막이 손실되는 부분을 최소화할 수 있다.
따라서, 오목부가 형성되더라도 크기가 작아 이로 인해서 발생되는 단차에 의해서 접착 불량 등이 발생하지 않는다.
또한, 오목부에 의해서 제거된 층간 절연막의 두께가 미미하므로, 층간 절연막은 제1 감광막 패턴에 의해서 보호될 수 있다. 따라서 층간 절연막이 손실되지 않아 제1 패드가 외부로 노출되어 손상되는 것을 방지할 수 있다.
다음, 도 도 4 및 11에 도시한 바와 같이, 제1 감광막 패턴의 제2 부분 및 제2 감광막 패턴을 제거한다.
이후, 접촉 구멍(85)을 가지는 보호막(180)을 형성하고, 보호막(180) 위에 접촉 구멍(85)을 통해서 출력 전극(177)과 연결되는 제1 전극(710)을 형성하고, 제1 전극(710) 위에 제1 전극을 노출하는 개구부(95)를 가지는 화소 정의막(190)을 형성한다.
이후, 개구부(95) 내에 유기 발광층(720)을 형성하고, 유기 발광층(720) 위에 제2 전극(730) 및 봉지 부재(260)를 형성한다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
50: 배선 63, 66, 67, 85: 접촉 구멍
70: 금속막 95: 개구부
110: 기판 100: 표시 패널
112: 버퍼층 120: 배선부
121: 주사 신호선 130: 발광부
135: 반도체 140: 게이트 절연막
150: 제1 패드 155: 제어 전극
160: 층간 절연막 170: 제2 패드
171: 데이터선 172: 구동 전압선
176: 입력 전극 177: 출력 전극
180: 보호막 190: 화소 정의막
260: 봉지 부재 400: 집적 회로 칩
500: 패드부 710: 제1 전극
720: 유기 발광층 730: 제2 전극
1000: 표시 장치

Claims (10)

  1. 화소 영역과 패드 영역을 가지는 기판 위에 트랜지스터의 반도체를 형성하는 단계,
    상기 반도체 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 제어 전극 및 제1 패드를 형성하는 단계,
    상기 제어 전극 및 제1 패드 위에 층간 절연막을 형성하는 단계,
    상기 화소 영역의 층간 절연막 위에 형성된 제1 부분 및 상기 패드 영역의 층간 절연막 위에 형성되며 상기 제1 부분보다 두꺼운 제2 부분을 가지는 제1 감광막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴을 마스크로 상기 층간 절연막을 식각하여 상기 반도체 및 상기 제1 패드를 노출하는 복수의 제1 접촉 구멍 및 복수의 제2 접촉 구멍을 형성하는 단계,
    상기 제1 부분을 제거하는 단계,
    상기 제1 부분을 포함하는 상기 층간 절연막 위에 금속막을 형성하는 단계,
    상기 금속막 위에 제2 감광막 패턴을 형성하는 단계,
    상기 제2 감광막 패턴을 마스크로 상기 금속막을 패터닝하여 상기 제1 접촉 구멍을 통해서 상기 반도체와 각각 연결되는 입력 전극, 출력 전극과 상기 제2 접촉 구멍을 통해서 상기 제1 패드와 연결되는 제2 패드를 형성하는 단계,
    상기 제2 감광막 패턴 및 상기 제2 부분을 제거하는 단계
    를 포함하는 표시 장치의 제조 방법.
  2. 제1항에서,
    상기 제2 감광막 패턴를 형성하는 단계에서,
    상기 제2 패드와 대응하는 상기 제2 감광막 패턴의 경계선은 상기 제2 부분과 중첩하는 표시 장치의 제조 방법.
  3. 표시 영역 및 패드 영역을 가지는 기판 위에 트랜지스터의 반도체를 형성하는 단계,
    상기 반도체 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 제어 전극 및 제1 패드를 형성하는 단계,
    상기 제어 전극 및 제1 패드 위에 층간 절연막을 형성하는 단계,
    상기 표시 영역의 층간 절연막 위에 형성된 제1 부분, 상기 패드 영역의 층간 절연막 위에 형성되며 상기 제1 부분보다 두꺼운 제2 부분을 가지는 제1 감광막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴을 마스크로 상기 층간 절연막을 식각하여 상기 반도체 및 상기 제1 패드를 노출하는 복수의 제1 접촉 구멍 및 복수의 제2 접촉 구멍을 형성하는 단계,
    상기 제1 부분을 제거하는 단계,
    상기 제1 부분을 포함하는 상기 층간 절연막 위에 금속막을 형성하는 단계,
    상기 금속막 위에 제2 감광막 패턴을 형성하는 단계,
    상기 제2 감광막 패턴을 마스크로 상기 금속막을 패터닝하여 상기 제1 접촉 구멍을 통해서 상기 반도체와 각각 연결되는 입력 전극, 출력 전극과 상기 제2 접촉 구멍을 통해서 상기 제1 패드와 연결되는 제2 패드를 형성하는 단계,
    상기 제2 감광막 패턴 및 상기 제2 부분을 제거하는 단계
    를 포함하고,
    상기 제1 감광막 패턴의 제1 부분은 상기 패드 영역의 상기 제2 접촉 구멍을 둘러싸도록 형성된 부분을 더 포함하는 표시 장치의 제조 방법.
  4. 제3항에서,
    상기 제2 감광막 패턴을 형성하는 단계에서,
    상기 제2 패드와 대응하는 상기 제2 감광막 패턴의 제1 경계선은 상기 제2 접촉 구멍과 상기 제2 부분의 제2 경계선 사이에 형성하는 표시 장치의 제조 방법.
  5. 표시 영역 및 패드부를 가지는 기판,
    상기 표시 영역의 기판 위에 형성되어 있는 트랜지스터,
    상기 패드부의 기판 위에 형성되어 상기 트랜지스터와 연결되어 있으며, 제1 패드를 가지는 배선,
    상기 제1 패드 위에 형성되어 있으며 상기 제1 패드를 노출하는 접촉 구멍을 가지는 층간 절연막,
    상기 접촉 구멍을 통해서 상기 제1 패드와 연결되는 제2 패드
    를 포함하고,
    상기 층간 절연막은 상기 제2 패드의 경계선을 따라서 상기 제2 패드와 같은 평면 모양을 가지는 오목부를 가지고,
    상기 오목부의 끝단은 상기 제2 패드의 끝단과 연결된 표시 장치.
  6. 제5항에서,
    상기 오목부의 폭은 1㎛이하인 표시 장치.
  7. 제6항에서,
    상기 트랜지스터와 연결되어 있는 제1 전극,
    상기 제1 전극 위에 형성되어 있는 유기 발광층,
    상기 유기 발광층 위에 형성되어 있는 제2 전극
    을 더 포함하는 표시 장치.
  8. 제5항에서,
    상기 트랜지스터는 상기 기판 위에 형성되어 있는 반도체,
    상기 반도체 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 제어 전극
    상기 제어 전극 위에 형성되어 있으며 접촉 구멍을 통해서 상기 반도체와 연결되어 있는 입력 전극 및 출력 전극
    을 포함하는 표시 장치.
  9. 제8항에서,
    상기 제1 패드는 상기 제어 전극과 동일한 층에 동일한 물질로 형성되어 있는 표시 장치.
  10. 제8항에서,
    상기 제2 패드는 상기 입력 전극 및 출력 전극과 동일한 층에 동일한 물질로 형성되어 있는 표시 장치.
KR1020150043388A 2015-03-27 2015-03-27 표시 장치 및 그 제조 방법 Active KR102375894B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150043388A KR102375894B1 (ko) 2015-03-27 2015-03-27 표시 장치 및 그 제조 방법
US14/919,079 US9911802B2 (en) 2015-03-27 2015-10-21 Display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150043388A KR102375894B1 (ko) 2015-03-27 2015-03-27 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160116248A KR20160116248A (ko) 2016-10-07
KR102375894B1 true KR102375894B1 (ko) 2022-03-17

Family

ID=56974417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150043388A Active KR102375894B1 (ko) 2015-03-27 2015-03-27 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9911802B2 (ko)
KR (1) KR102375894B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102240894B1 (ko) * 2014-02-26 2021-04-16 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102512439B1 (ko) * 2016-09-19 2023-03-22 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
KR102325171B1 (ko) * 2017-03-20 2021-11-10 삼성디스플레이 주식회사 표시 장치
CN108695357B (zh) * 2017-04-05 2020-11-03 上海和辉光电有限公司 一种显示器件的制备方法及显示器件
CN112002715B (zh) * 2020-09-15 2023-03-31 武汉华星光电技术有限公司 阵列基板及显示面板
US20240074256A1 (en) * 2021-04-08 2024-02-29 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135497A (ja) * 1997-10-27 1999-05-21 Canon Inc 層間絶縁膜及び表示装置の製造方法
KR100759557B1 (ko) * 2005-11-12 2007-09-18 삼성에스디아이 주식회사 유기 발광 디스플레이 장치
KR100831267B1 (ko) 2006-12-29 2008-05-22 동부일렉트로닉스 주식회사 반도체 소자 형성 방법
KR101232062B1 (ko) 2007-01-12 2013-02-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
WO2009019920A1 (ja) * 2007-08-09 2009-02-12 Sharp Kabushiki Kaisha 回路基板及び表示装置
KR101796934B1 (ko) * 2010-12-03 2017-12-13 엘지디스플레이 주식회사 반사 전극을 구비한 유기전계발광 표시장치 및 그 제조 방법
KR101786801B1 (ko) * 2010-12-22 2017-10-19 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
KR101980234B1 (ko) * 2012-10-30 2019-05-21 삼성디스플레이 주식회사 유기 발광 표시 장치와, 이의 제조 방법
KR102089309B1 (ko) 2013-01-24 2020-03-16 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법

Also Published As

Publication number Publication date
KR20160116248A (ko) 2016-10-07
US20160284783A1 (en) 2016-09-29
US9911802B2 (en) 2018-03-06

Similar Documents

Publication Publication Date Title
KR102158771B1 (ko) 유기 발광 표시 장치
US10937838B2 (en) Organic light emitting display device
KR102054850B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
JP4785901B2 (ja) 有機発光ディスプレイ装置
KR101398448B1 (ko) 유기 발광 표시 장치
KR102375894B1 (ko) 표시 장치 및 그 제조 방법
EP3163621B1 (en) Organic light emitting display device
KR20190029860A (ko) 표시 장치
KR101002662B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101719372B1 (ko) 반사 전극을 구비한 유기전계발광 표시장치 제조 방법
KR20150089435A (ko) 유기발광 표시장치 및 그 제조방법
KR20100081771A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20190066648A (ko) 표시 장치 및 그 제조 방법
KR102377531B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20160039080A (ko) 유기 발광 표시 장치
KR20190118221A (ko) 유기 발광 표시 장치
KR102251003B1 (ko) 유기발광표시장치 및 그 제조방법
KR100965250B1 (ko) 유기 발광 표시 장치
EP3297028B1 (en) Light emitting diode display device
KR101056429B1 (ko) 표시 장치 및 이의 제조 방법
US10833142B2 (en) Electroluminescence display device
US20240224769A1 (en) Touch display device
KR20210074549A (ko) 유기발광 표시장치
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20160032330A (ko) 유기발광표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150327

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200324

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150327

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210624

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20211214

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220314

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220314

End annual number: 3

Start annual number: 1

PG1601 Publication of registration