[go: up one dir, main page]

KR102337943B1 - 프린트 배선판, 프린트 회로판, 프리프레그 - Google Patents

프린트 배선판, 프린트 회로판, 프리프레그 Download PDF

Info

Publication number
KR102337943B1
KR102337943B1 KR1020197005798A KR20197005798A KR102337943B1 KR 102337943 B1 KR102337943 B1 KR 102337943B1 KR 1020197005798 A KR1020197005798 A KR 1020197005798A KR 20197005798 A KR20197005798 A KR 20197005798A KR 102337943 B1 KR102337943 B1 KR 102337943B1
Authority
KR
South Korea
Prior art keywords
insulating layer
outermost
outermost insulating
layer
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020197005798A
Other languages
English (en)
Other versions
KR20190045186A (ko
Inventor
아키라 이토
에이치로 사이토
겐고 야마노우티
Original Assignee
파나소닉 아이피 매니지먼트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 아이피 매니지먼트 가부시키가이샤 filed Critical 파나소닉 아이피 매니지먼트 가부시키가이샤
Publication of KR20190045186A publication Critical patent/KR20190045186A/ko
Application granted granted Critical
Publication of KR102337943B1 publication Critical patent/KR102337943B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Reinforced Plastic Materials (AREA)

Abstract

도체 배선을 갖는 내부 절연층과, 내부 절연층의 제 1 면에 형성된 제 1 최외 절연층과, 내부 절연층의 제 2 면에 형성된 제 2 최외 절연층을 구비한다. 제 1 최외 절연층 및 제 2 최외 절연층의 굽힘 탄성률이, 내부 절연층의 굽힘 탄성률의 1/4 이상 3/4 이하이다. 제 1 최외 절연층(51) 및 제 2 최외 절연층의 유리 전이 온도가, 내부 절연층의 유리 전이 온도의 ±20℃의 범위 내이다.

Description

프린트 배선판, 프린트 회로판, 프리프레그
본 개시는 프린트 배선판, 프린트 회로판, 프리프레그에 관한 것이다.
최근, 전자 기기의 소형화 및 고기능화를 도모하기 위해, 프린트 배선판의 배선 밀도를 높여서, 부품 실장 밀도를 높일 필요성이 커지고 있다. 이와 같이 프린트 배선판에 실장하는 부품이 많아질수록, 실장 신뢰성의 향상이 요구된다. 종래, 이와 같은 요구에 응하기 위해, 코어 기판과 절연층을 구비하고, 더욱 절연층의 탄성률을 코어 기판의 탄성률보다 작게 한 복합 기판이 개발되어 있다(예를 들면, 특허문헌 1 참조). 특허문헌 1에 기재된 복합 기판에서는, 탄성률이 작은 절연층에 의해, 열팽창 계수의 차이에 의한 변형 응력(distortion stress)을 흡수할 수 있으므로, 복합 기판에 실장 부품을 탑재한 경우의 접속 신뢰성이 향상한다.
일본 특허 공개 제 2007-329441 호 공보
본 개시에 따른 프린트 배선판은, 도체 배선을 갖는 내부 절연층과, 제 1 최외 절연층과, 제 2 최외 절연층을 구비하고 있다. 제 1 최외 절연층은, 내부 절연층의 제 1 면에 형성된다. 제 2 최외 절연층은, 내부 절연층의 제 2 면에 형성된다. 제 1 최외 절연층 및 제 2 최외 절연층의 굽힘 탄성률이, 내부 절연층의 굽힘 탄성률의 1/4 이상 3/4 이하이다. 또한, 제 1 최외 절연층 및 제 2 최외 절연층의 유리 전이 온도가, 내부 절연층의 유리 전이 온도의 ±20℃의 범위 내이다.
본 개시에 따른 프린트 회로판은, 상기의 프린트 배선판과, 최외 도체 배선과, 전자 부품을 구비한다. 최외 도체 배선은, 제 1 최외 절연층 및 제 2 최외 절연층 중 적어도 어느 하나의 외부의 표면에 형성된다. 전자 부품은, 최외 도체 배선에 전기적으로 접속되어져 실장된다.
본 개시에 따른 프리프레그는, 도체 배선을 갖는 내부 절연층과, 제 1 최외 절연층과, 제 2 최외 절연층을 구비한 프린트 배선판의 재료로서 이용되는 프리프레그이다. 제 1 최외 절연층은, 내부 절연층의 제 1 면에 형성된다. 제 2 최외 절연층은, 내부 절연층의 제 2 면에 형성된다. 그리고, 상기 프리프레그의 경화물이, 제 1 최외 절연층 및 제 2 최외 절연층이며, 제 1 최외 절연층 및 제 2 최외 절연층의 굽힘 탄성률이, 내부 절연층의 굽힘 탄성률의 1/4 이상 3/4 이하이다. 또한, 제 1 최외 절연층 및 제 2 최외 절연층의 유리 전이 온도가, 내부 절연층의 유리 전이 온도의 ±20℃의 범위 내이다.
본 개시에 의하면, 실장 신뢰성을 향상시킬 수 있다.
도 1은 본 개시의 실시형태에 따른 프린트 배선판을 도시하는 개략 단면도이다.
도 2는 본 개시의 다른 실시형태에 따른 프린트 배선판을 도시하는 개략 단면도이다.
도 3a는 도 1에 도시하는 프린트 배선판의 제조 공정을 도시하는 개략 단면도이다.
도 3b는 도 1에 도시하는 프린트 배선판의 제조 공정을 도시하는 개략 단면도이다.
도 4a는 도 2에 도시하는 프린트 배선판의 제조 공정을 도시하는 개략 단면도이다.
도 4b는 도 2에 도시하는 프린트 배선판의 제조 공정을 도시하는 개략 단면도이다.
도 5a는 본 개시의 실시형태에 따른 프린트 회로판을 도시하는 개략 단면도이다.
도 5b는 본 개시의 실시형태에 따른 프린트 회로판을 도시하는 개략 사시도이다.
도 6은 본 개시의 다른 실시형태에 따른 프린트 회로판을 도시하는 개략 단면도이다.
본 개시의 실시형태의 설명에 앞서, 종래 기술에 있어서의 문제점을 간단하게 설명한다. 특허문헌 1에 기재되어 있는 복합 기판에서는, 가열되면 휨이 발생하고, 이 휨에 의한 응력이, 복합 기판과 실장 부품의 접속 부분의 땜납에 집중되어, 균열이 발생하는 경우가 있는 것을 본 발명자들은 발견했다. 이와 같은 땜납 균열의 발생을 억제하기 위해서는, 절연층의 탄성률을 코어 기판의 탄성률보다 작게 하는 것만으로는 불충분하다.
본 개시는 상기의 점을 감안하여 이루어진 것이며, 실장 신뢰성을 향상시킬 수 있는 프린트 배선판, 프린트 회로판, 프리프레그를 제공한다.
이하, 본 개시의 실시형태를 설명한다.
［프린트 배선판］
본 실시형태의 프린트 배선판(1)은 도 1 및 도 2에 도시하는 바와 같이, 내부 절연층(4)과, 제 1 최외 절연층(51)과, 제 2 최외 절연층(52)을 구비하고 있다. 우선 내부 절연층(4), 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)에 대해 설명하며, 다음에 이들 굽힘 탄성률, 유리 전이 온도(Tg) 및 열팽창률의 관계에 대해 설명한다. 또한, 이하에 있어서, 두께 방향이란, 도 5b에 도시하는 바와 같이, 프린트 회로판(2)에 있어서 전자 부품(10)이 실장되는 면에 평행한 면(XY 평면)에 대한 법선에 평행한 방향(Z 방향)을 의미한다. 프린트 회로판(2)은, 전자 부품(10)을 프린트 배선판(1)에 실장한 것이다.
(내부 절연층)
내부 절연층(4)은, 프린트 배선판(1)의 내부에 코어(芯)로 들어가 있는 코어재이며, 전기적인 절연성을 갖고 있다. 내부 절연층(4)은 제 1 면(41) 및 제 2 면(42)을 갖고, 이들 제 1 면(41) 및 제 2 면(42)은 표리(表裏)의 관계이다. 제 1 면(41) 및 제 2 면(42) 중 적어도 어느 하나에 도체 배선(3)이 형성되어 있다. 이와 같이 내부 절연층(4)은 도체 배선(3)을 갖고 있다. 이 도체 배선(3)은, 프린트 배선판(1)의 내부에 있어서 내층의 도체층을 형성한다. 내층의 도체층의 구체예로서, 신호층, 전원층, 그라운드 층(ground layer)을 들 수 있다.
내부 절연층(4)은, 도 1에 도시하는 바와 같이 단일 내층재(410)로 형성되어 있어도 좋고, 도 2에 도시하는 바와 같이 복수 내층재(410)로 형성되어 있어도 좋다.
우선 도 1에 도시하는 바와 같이, 내부 절연층(4)이 단일 내층재(410)로 형성되어 있는 경우에 대해 설명한다. 이 경우, 금속장(金屬張) 적층판과 같이, 표면에 금속박이 있는 절연 기판에 서브트랙티브법(subtractive method)을 사용하여, 도체 배선(3)을 갖는 내부 절연층(4)을 제조할 수 있다. 금속장 적층판의 구체예로서, 구리장 적층판을 들 수 있다. 또한 언클래드(unclad) 판과 같이, 표면에 금속박이 없는 절연 기판에 애더티브법(additive method)을 사용하여, 도체 배선(3)을 갖는 내부 절연층(4)을 제조하여도 좋다.
다음에 도 2에 도시하는 바와 같이, 내부 절연층(4)이 복수 내층재(410)로 형성되어 있는 경우에 대해 설명한다. 특히 내부 절연층(4)이 2매의 내층재(410)로 형성되어 있는 경우에 대해 설명하지만, 내층재(410)의 매 수는 특별히 한정되지 않는다. 내부 절연층(4)은 접착층(400)과, 제 1 내층재(411)와, 제 2 내층재(412)를 구비하고 있다. 이하에서는, 접착층(400), 제 1 내층재(411) 및 제 2 내층재(412)에 대해 설명한다.
＜접착층＞
접착층(400)은, 제 1 내층재(411)와 제 2 내층재(412) 사이에 개재되며, 이들을 접착하고 있는 층이다. 접착층(400)은 전기적인 절연성을 갖고 있다. 이와 같은 접착성 및 절연성을 갖고 있으면, 접착층(400)의 재질은 특별히 한정되지 않는다. 또한 제 1 내층재(411)와 제 2 내층재(412) 사이의 절연성을 확보할 수 있으면, 접착층(400)의 두께는 특별히 한정되지 않는다. 접착층(400)은 제 1 면(401) 및 제 2 면(402)을 갖고, 이들 제 1 면(401) 및 제 2 면(402)은 표리의 관계이다. 이와 같은 접착층(400)은, 예를 들면, 열경화성을 갖는 접착 시트(440)(도 4a 참조)로 형성할 수 있다.
＜제 1 내층재 및 제 2 내층재＞
제 1 내층재(411)는 접착층(400)의 제 1 면(401)에 형성되어 있다. 제 1 내층재(411)는 제 1 기판(421)과, 제 1 도체 배선(431)을 갖고 있다. 이와 같은 제 1 내층재(411)는, 다음과 같이 하여 제조할 수 있다. 즉, 금속장 적층판과 같이, 표면에 금속박이 있는 제 1 기판(421)에 서브트랙티브법을 사용하여, 제 1 도체 배선(431)을 갖는 제 1 내층재(411)를 제조할 수 있다. 금속장 적층판의 구체예로서, 구리장 적층판을 들 수 있다. 또한 언클래드 판과 같이, 표면에 금속박이 없는 제 1 기판(421)에 애더티브법을 사용하여, 제 1 도체 배선(431)을 갖는 제 1 내층재(411)를 제조하여도 좋다. 이와 같이 제 1 도체 배선(431)은, 제 1 기판(421)의 표면에 형성되어 있다. 제 1 도체 배선(431)은 제 1 기판(421)의 양면에 형성되어도 좋고, 편면(片面)에만 형성되어도 좋다.
제 2 내층재(412)는 접착층(400)의 제 2 면(402)에 형성되어 있다. 제 2 내층재(412)는 제 2 기판(422)과, 제 2 도체 배선(432)을 갖고 있다. 이와 같은 제 2 내층재(412)는 제 1 내층재(411)와 동일하게 제조할 수 있다. 그리고 제 2 도체 배선(432)은, 제 2 기판(422)의 표면에 형성되어 있다. 제 2 도체 배선(432)은 제 2 기판(422)의 양면에 형성되어도 좋고, 편면에만 형성되어도 좋다.
내부 절연층(4)의 두께 방향(Z 방향)에 있어서, 접착층(400)을 중심으로 하여, 제 1 내층재(411)와 제 2 내층재(412)가 대칭인 것이 바람직하다. 구체적으로는, 제 1 기판(421) 및 제 2 기판(422)의 두께는 동일한 것이 바람직하다. 또한 제 1 기판(421) 및 제 2 기판(422)의 재질은 동일한 것이 바람직하다. 이에 의해, 프린트 배선판(1) 및 프린트 회로판(2)의 휨의 발생을 억제하고, 더욱 실장 신뢰성의 향상을 도모할 수 있다.
(제 1 최외 절연층 및 제 2 최외 절연층)
제 1 최외 절연층(51)은, 내부 절연층(4)의 제 1 면(41)에 형성되어 있다. 제 2 최외 절연층(52)은, 내부 절연층(4)의 제 2 면(42)에 형성되어 있다. 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)의 두께는 동일한 것이 바람직하다. 또한 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)의 재질은 동일한 것이 바람직하다. 이에 의해, 프린트 배선판(1) 및 프린트 회로판(2)의 두께 방향(Z 방향)에 있어서, 내부 절연층(4)을 중심으로 하여 대칭이 되기 때문에, 프린트 배선판(1) 및 프린트 회로판(2)의 휨의 발생을 억제하고, 더욱 실장 신뢰성의 향상을 도모할 수 있다. 또한, 상술한 바와 같이 제 1 면(41) 및 제 2 면(42) 중 적어도 어느 하나에 도체 배선(3)이 형성되어 있으므로, 엄밀한 의미에서는, 제 1 면(41)의 전체면과 제 1 최외 절연층(51)이 접촉되어 있지 않은 경우도 있으며, 제 2 면(42)의 전체면과 제 2 최외 절연층(52)가 접촉되어 있지 않는 경우도 있다.
제 1 최외 절연층(51) 및 제 2 최외 절연층(52)은, 프리프레그(6)(도 3a 및 도 4a 참조)의 경화물로 형성되어 있는 것이 바람직하다. 이하에서는, 프리프레그(6)에 대해 설명한다.
＜프리프레그＞
프리프레그(6)는 도 3a 및 도 4a에 도시하는 바와 같이, 열경화성 수지 조성물(7)과 기재(8)를 구비하고 있다.
열경화성 수지 조성물(7)은 에폭시 수지와, 경화제와, 경화 촉진제와, 무기(無機) 충전재와, 저탄성화제를 함유하는 것이 바람직하다.
에폭시 수지의 구체예로서, 취소화(臭素化) 에폭시 수지, 크레졸 노볼락(cresol-novolak)형 에폭시 수지를 들 수 있다.
경화제의 구체예로서, 노볼락형 페놀 수지, 디시안디아미드(dicyandiamide)를 들 수 있다. 경화제로서 노볼락형 페놀 수지를 이용하는 경우, 에폭시 수지 1당량(當量)에 대해 노볼락형 페놀 수지는 0.8당량 이상 1.1당량 이하인 것이 바람직하다. 경화제로서 디시안디아미드를 이용하는 경우, 에폭시 수지 1당량에 대해 디시안디아미드는 0.3당량 이상 0.6당량 이하인 것이 바람직하다.
경화 촉진제의 구체예로서, 2-에틸-4-메틸 이미다졸을 들 수 있다. 에폭시 수지 100 질량부에 대한 경화 촉진제의 첨가량(질량부)을 phr로 하면, 경화 촉진제의 첨가량은 0.01phr 이상 3phr 이하가 바람직하다.
무기 충전재의 구체예로서, 수산화알루미늄, 구형 실리카, 파쇄 실리카, 파쇄 유리를 들 수 있다.
저탄성화제의 구체예로서, 카복실기(carboxyl group) 함유 에틸렌 아크릴 고무, 카복실기 함유 니트릴 고무, 코어 쉘형 고무, 아크릴 고무 파우더, 실리콘 파우더를 들 수 있다. 이들 중에서는 특히 카복실기 함유 에틸렌 아크릴 고무가 바람직하다. 또한, 코어 쉘형 고무는, 고무형 폴리머로 이루어지는 코어층을, 유리형 폴리머의 쉘층으로 피복한 코어 쉘 구조를 갖는 진주형 미립자이다.
카복실기 함유 에틸렌 아크릴 고무는, 일반적인 고무와는 상이한 특성을 프린트 배선판(1) 및 프린트 회로판(2)에 부여한다. 일반적인 고무로는, 프린트 배선판(1) 및 프린트 회로판(2)의 탄성률을 저하시킬 수 있지만, 열팽창률이 상승하거나, 유리 전이 온도가 저하될 우려가 있다. 열팽창률의 상승 및 유리 전이 온도의 저하에 의해, 프린트 배선판(1) 및 프린트 회로판(2)에 휨이 발생할 우려가 있다. 이 경우, 프린트 배선판(1) 및 프린트 회로판(2)이 고탄성이면, 땜납 접속부(12)(도 5a 및 도 5b 참조)에 발생하는 응력이 커져서, 땜납 균열이 발생할 우려가 있다. 그 때문에, 프린트 배선판(1) 및 프린트 회로판(2)은 저탄성인 것이 바람직하다. 일반적인 고무에 반해, 카복실기 함유 에틸렌 아크릴 고무로는, 프린트 배선판(1) 및 프린트 회로판(2)의 열팽창률의 상승 및 유리 전이 온도의 저하를 억제하면서, 탄성률을 저하시킬 수 있다. 이에 의해, 프린트 배선판(1) 및 프린트 회로판(2)의 휨의 발생을 억제하고, 내열성도 높일 수 있다. 그리고, 전자 부품(10)과 프린트 배선판(1)을 전기적 및 물리적으로 접속하는 땜납 접속부(12)에 발생하는 응력을 완화하기 쉬워져서, 더욱 실장 신뢰성의 향상을 도모할 수 있다.
에폭시 수지를 100 질량부로 한 경우에, 무기 충전재가 50 질량부 이상 200 질량부 이하인 것이 바람직하다. 무기 충전재가 50 질량부 이상인 것에 의해, 프린트 배선판(1) 및 프린트 회로판(2)의 열팽창률의 상승을 억제할 수 있다. 특히 프린트 배선판(1) 및 프린트 회로판(2)의 두께 방향(Z 방향)에 수직인 임의의 방향에 있어서의 열팽창률의 상승을 억제할 수 있다. 구체적으로는 도 5b에 도시하는 바와 같이, XY 평면에 평행한 실장면(11)에서의 임의의 방향에 있어서의 열팽창률의 상승을 억제할 수 있다. 또한 무기 충전재가 200 질량부 이하인 것에 의해, 탄성률의 상승을 억제할 수 있다. 이에 의해, 전자 부품(10)과 프린트 배선판(1)을 전기적 및 물리적으로 접속하는 땜납 접속부(12)에 발생하는 응력을 완화하기 쉬워져서, 더욱 실장 신뢰성의 향상을 도모할 수 있다.
에폭시 수지를 100 질량부로 한 경우에, 저탄성화제가 5 질량부 이상 70 질량부 이하인 것이 바람직하다. 저탄성화제가 5 질량부 이상인 것에 의해, 저탄성화제의 첨가에 의한 효과를 보다 크게 얻을 수 있다. 저탄성화제가 70 질량부 이하인 것에 의해, 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)과, 도체 배선(3) 및 최외 도체 배선(9) 사이의 밀착성의 저하를 억제할 수 있다. 또한 열경화성 수지 조성물(7)의 성형성(회로 매립성)의 저하도 억제할 수 있다. 즉, 프린트 배선판(1)을 제조할 때에, 제 1 면(41) 및 제 2 면(42)의 각각에 있어서 인접하는 도체 배선(3, 3) 사이의 간극에, 보이드(기포)의 발생을 억제하면서 열경화성 수지 조성물(7)을 매립할 수 있다.
또한, 열경화성 수지 조성물(7)은 유연화재를 함유하여도 좋다. 유연화재의 구체예로서 알킬아세탈화 폴리비닐알코올(Alkylacetalized polyvinylalcohol)을 들 수 있다.
열경화성 수지 조성물(7)은 상술의 에폭시 수지, 경화제, 경화 촉진제, 무기 충전재, 저탄성화제를 배합하고, 추가로 필요에 따라서 유연화재를 배합하는 것에 의해 조제할 수 있다.
기재(8)는 예를 들면, 무기 섬유의 직포 또는 부직포, 유기 섬유의 직포 또는 부직포이지만, 특별히 한정되지 않는다. 무기 섬유의 직포의 구체예로서, 글라스 클로스(glass cloth)를 들 수 있다.
프리프레그(6)를 제조할 때에는, 우선 열경화성 수지 조성물(7)을 기재(8)에 함침시킨다. 기재(8)에 함침시키기 쉽게 하기 위해, 미리 열경화성 수지 조성물(7)은 용제로 희석하여 바니시로 하여도 좋다. 용제의 구체예로서, N, N-디메틸 포름아미드(dimethylformamide), 메틸에틸케톤을 들 수 있다. 이와 같이, 기재(8)는, 열경화성 수지 조성물(7)이 함침되어 있다. 다음에 열경화성 수지 조성물(7)이 함침된 기재(8)를 가열하여, 열경화성 수지 조성물(7)을 반경화 상태로 한다. 반경화 상태는 B 스테이지 상태이며, B 스테이지는 경화 반응의 중간 단계이다. 중간 단계란, 유동성을 갖는 바니시 상태의 A 스테이지와 완전하게 경화된 상태의 C 스테이지 사이의 단계이다. 이와 같이, 프리프레그(6)에 있어서 열경화성 수지 조성물(7)은 반경화 상태이다. 이 프리프레그(6)를 가열하면, 반경화 상태의 열경화성 수지 조성물(7)은 한 번 용융된 후, 완전 경화되어 C 스테이지 상태가 된다.
(굽힘 탄성률)
제 1 최외 절연층(51) 및 제 2 최외 절연층(52)의 굽힘 탄성률은, 내부 절연층(4)의 굽힘 탄성률의 1/4 이상 3/4 이하이다. 이와 같이, 내부 절연층(4)에 비해, 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)은 저탄성이다. 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)의 굽힘 탄성률이 내부 절연층(4)의 굽힘 탄성률의 1/4 미만이면, 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)의 외부의 표면에 최외 도체 배선(9)을 형성하는 것이 곤란해지고, 최외 도체 배선(9)의 밀착성도 저하되며, 또한 전자 부품(10)을 실장할 때에 실장면(11)이 움푹해질 우려도 있다. 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)의 굽힘 탄성률이 내부 절연층(4)의 굽힘 탄성률의 3/4를 초과하면, 전자 부품(10)과 프린트 배선판(1)을 전기적 및 물리적으로 접속하는 땜납 접속부(12)에 발생하는 응력을 흡수하기 어려워져, 실장 신뢰성이 저하될 우려가 있다. 바람직하게는, 내부 절연층(4)의 굽힘 탄성률은 15GPa 이상 35GPa 이하이다.
여기에서, 제 1 최외 절연층(51)의 굽힘 탄성률과 제 2 최외 절연층(52)의 굽힘 탄성률은 상이해도 좋지만, 동일한 것이 바람직하다. 제 1 최외 절연층(51)의 굽힘 탄성률과 제 2 최외 절연층(52)의 굽힘 탄성률이 동일하면, 프린트 배선판(1) 및 프린트 회로판(2)의 두께 방향(Z 방향)에 있어서, 내부 절연층(4)을 중심으로 하여 대칭이 되기 때문에, 프린트 배선판(1) 및 프린트 회로판(2)의 휨의 발생을 억제하고, 더욱 실장 신뢰성의 향상을 도모할 수 있다.
다음에, 내부 절연층(4), 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)의 굽힘 탄성률의 측정 방법에 대해 설명한다. 제 1 방법은, 제조 후의 프린트 배선판(1) 또는 프린트 회로판(2)을, 내부 절연층(4), 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)의 3개로 분해하여, 각각의 굽힘 탄성률을 측정하는 방법이다. 제 2 방법은, 제조 예정의 프린트 배선판(1) 및 프린트 회로판(2)에 있어서의 내부 절연층(4), 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)을 개별적으로 제조하여, 각각의 굽힘 탄성률을 측정하는 방법이다. 어느 방법에 있어서도, JIS K 7171에 준거하여 굽힘 탄성률을 측정할 수 있다.
(유리 전이 온도)
제 1 최외 절연층(51) 및 제 2 최외 절연층(52)의 유리 전이 온도는, 내부 절연층(4)의 유리 전이 온도의 ±20℃이다. 즉, (내부 절연층(4)의 유리 전이 온도 -20℃)≤(제 1 최외 절연층(51) 및 제 2 최외 절연층(52)의 유리 전이 온도)≤(내부 절연층(4)의 유리 전이 온도 ＋20℃)이다. 이 부등식의 조건이 만족되어 있지 않으면 전자 부품(10)을 실장할 때의 리플로우 납땜에 의한 가열로, 유리 전이 온도가 낮은 것이 먼저 연화되어, 프린트 배선판(1)에 내포되어 있던 응력이 해방되어 휨이 발생할 우려가 있다. 이 경우, 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)에 의한 응력 흡수 효과만으로는, 휨에 기인하는 응력을 다 흡수할 수 없는 경우가 있으므로, 전자 부품(10)과 프린트 배선판(1)을 전기적 및 물리적으로 접속하는 땜납 접속부(12)에 땜납 균열이 발생할 우려가 있다. 바람직하게는, 내부 절연층(4)의 유리 전이 온도는 130℃ 이상이다.
여기서, 제 1 최외 절연층(51)의 유리 전이 온도와 제 2 최외 절연층(52)의 유리 전이 온도와는 상이해도 좋지만, 동일한 것이 바람직하다. 제 1 최외 절연층(51)의 유리 전이 온도와 제 2 최외 절연층(52)의 유리 전이 온도가 동일하면, 프린트 배선판(1) 및 프린트 회로판(2)의 두께 방향(Z 방향)에 있어서, 내부 절연층(4)을 중심으로 하여 대칭이 되기 때문에, 프린트 배선판(1) 및 프린트 회로판(2)의 휨의 발생을 억제하고, 더욱 실장 신뢰성의 향상을 도모할 수 있다.
다음에, 내부 절연층(4), 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)의 유리 전이 온도의 측정 방법에 대해 설명한다. 제 1 방법은, 제조 후의 프린트 배선판(1) 또는 프린트 회로판(2)을, 내부 절연층(4), 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)의 3개로 분해하고, 각각의 유리 전이 온도를 측정하는 방법이다. 제 2 방법은, 제조 예정의 프린트 배선판(1) 및 프린트 회로판(2)에 있어서의 내부 절연층(4), 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)을 개별적으로 제조하고, 각각의 유리 전이 온도를 측정하는 방법이다. 어느 방법에 있어서도, JIS K 7197에 준거하여 유리 전이 온도를 측정할 수 있다.
(열팽창률)
제 1 최외 절연층(51) 및 제 2 최외 절연층(52)의 두께 방향에 수직인 임의의 방향에 있어서의 열팽창률이, 내부 절연층(4)의 두께 방향에 수직인 임의의 방향에 있어서의 열팽창률의 ±30%인 것이 바람직하다. 이하에서는, 달리 언급이 없다면, 두께 방향에 수직인 임의의 방향에 있어서의 열팽창률을 간략히 열팽창률이라 한다. 즉, (내부 절연층(4)의 열팽창률×0.7)≤(제 1 최외 절연층(51) 및 제 2 최외 절연층(52)의 열팽창률)≤(내부 절연층(4)의 열팽창률×1.3)이다. 두께 방향에 수직인 임의의 방향에 있어서의 열팽창률은, 요컨대 도 5b에 도시하는 XY 평면에 있어서의 임의의 방향의 열팽창률을 의미한다. 상기의 부등식의 조건이 만족되어 있으면, 전자 부품(10)을 실장할 때의 리플로우 납땜에 의한 가열로, 바이메탈과 같이 휨이 발생하는 것을 억제할 수 있다. 약간 휨이 발생하여도 이 휨에 기인하는 응력이 작으면, 이 응력을 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)에 의한 응력 흡수 효과로 흡수할 수 있어서, 전자 부품(10)과 프린트 배선판(1)을 전기적 및 물리적으로 접속하는 땜납 접속부(12)에 땜납 균열이 발생하는 것을 억제할 수 있다. 바람직하게는, 내부 절연층(4)의 열팽창률은 5ppm/℃ 이상 15ppm/℃ 이하이다.
여기에서, 제 1 최외 절연층(51)의 열팽창률과 제 2 최외 절연층(52)의 열팽창률은 상이해도 좋지만 동일한 것이 바람직하다. 제 1 최외 절연층(51)의 열팽창률과 제 2 최외 절연층(52)의 열팽창률이 동일하면, 프린트 배선판(1) 및 프린트 회로판(2)의 두께 방향(Z 방향)에 있어서, 내부 절연층(4)을 중심으로 하여 대칭이 되기 때문에, 프린트 배선판(1) 및 프린트 회로판(2)의 휨의 발생을 억제하고, 더욱 실장 신뢰성의 향상을 도모할 수 있다.
다음에, 내부 절연층(4), 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)의 열팽창률의 측정 방법에 대해 설명한다. 제 1 방법은, 제조 후의 프린트 배선판(1) 또는 프린트 회로판(2)을, 내부 절연층(4), 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)의 3개로 분해하여, 각각의 열팽창률을 측정하는 방법이다. 제 2 방법은, 제조 예정의 프린트 배선판(1) 및 프린트 회로판(2)에 있어서의 내부 절연층(4), 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)을 개별적으로 제조하여, 각각의 열팽창률을 측정하는 방법이다. 어느 방법에 있어서도, JIS K 7197에 준거하여 열팽창률을 측정할 수 있다.
［프린트 배선판의 제조 방법］
본 실시형태의 프린트 배선판(1)의 제조 방법의 일 예에 대해 설명한다.
우선 도 3a 및 도 3b를 도시하면서, 단일 내층재(410)로 내부 절연층(4)을 형성하여 프린트 배선판(1)을 제조하는 방법에 대해 설명한다. 도 3a에 도시하는 바와 같이, 내층재(410)의 제 1 면(41) 및 제 2 면(42)에 프리프레그(6)를 중첩하고 추가로 그 외측에 금속박(90)을 중첩한다. 이 상태에서 가열 가압하면, 도 3b에 도시하는 금속장 적층판(100)이 얻어진다. 가열 가압에 의해, 프리프레그(6)의 반경화 상태의 열경화성 수지 조성물(7)은 한 번 용융한 후, 완전 경화되어 C 스테이지 상태가 된다. 내층재(410)는 내부 절연층(4)이 되고, 내부 절연층(4)의 제 1 면(41)에 접촉되어 있던 프리프레그(6)는 제 1 최외 절연층(51)이 되고, 내부 절연층(4)의 제 2 면(42)에 접촉되어 있던 프리프레그(6)는 제 2 최외 절연층(52)이 된다. 그 후, 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)에 접착되어 있는 금속박(90)의 불필요한 부분을 에칭 등에 의해 제거하여 최외 도체 배선(9)을 형성하면, 도 1에 도시하는 프린트 배선판(1)을 얻을 수 있다.
다음에 도 4a 및 도 4b를 도시하면서, 복수 내층재(410)로 내부 절연층(4)을 형성하여 프린트 배선판(1)을 제조하는 방법에 대해 설명한다. 도 4a에 도시하는 바와 같이, 접착 시트(440)의 제 1 면(401)에 제 1 내층재(411), 프리프레그(6), 금속박(90)을 이 순서로 중첩하고, 접착 시트(440)의 제 2 면(402)에 제 2 내층재(412), 프리프레그(6), 금속박(90)을 이 순서로 중첩한다. 이 상태에서 가열 가압하면, 도 4b에 도시하는 금속장 적층판(100)이 얻어진다. 가열 가압에 의해, 프리프레그(6)의 반경화 상태의 열경화성 수지 조성물(7) 및 접착 시트(440)는 한 번 용융한 후, 완전 경화되어 C 스테이지 상태가 된다. 접착 시트(440)는 접착층(400)이 되고, 제 1 내층재(411) 및 제 2 내층재(412)와 일체화되어 내부 절연층(4)이 되고, 제 1 내층재(411)에 접촉되어 있던 프리프레그(6)는 제 1 최외 절연층(51)이 되고, 제 2 내층재(412)에 접촉되어 있던 프리프레그(6)는 제 2 최외 절연층(52)이 된다. 그 후, 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)에 접착되어 있는 금속박(90)의 불필요한 부분을 에칭 등에 의해 제거하여 최외 도체 배선(9)을 형성하면, 도 2에 도시하는 프린트 배선판(1)을 얻을 수 있다.
프린트 배선판(1)에 있어서 도체층의 수는 특별히 한정되지 않지만, 상한은 20층 정도이다. 도체층의 수를 증가시키는 경우에는, 필요 수에 도달할 때까지 접착 시트(440) 및 내층재(410)를 교대로 중첩하여 내부 절연층(4)을 형성하면 좋다.
［프린트 회로판］
본 실시형태의 프린트 회로판(2)은 도 5a 및 도 5b 및 도 6에 도시하는 바와 같이, 프린트 배선판(1)과, 최외 도체 배선(9)과, 전자 부품(10)을 구비하고 있다.
(프린트 배선판)
프린트 배선판(1)은 예를 들면, 상술의 도 1 및 도 2에 도시하는 것이지만, 이들의 것에 한정되지 않는다.
(최외 도체 배선)
최외 도체 배선(9)은, 프린트 배선판(1)의 제 1 최외 절연층(51) 및 제 2 최외 절연층(52) 중 어느 하나의 외부의 표면에 형성되어 있다. 이 외부의 표면이 실장면(11)이 된다. 최외 도체 배선(9)은, 프린트 배선판(1)의 외부에 있어서 외층의 도체층을 형성한다. 외층의 도체층의 구체예로서, 부품 실장용 랜드, 신호층, 전원층, 그라운드 층을 들 수 있다.
(전자 부품)
전자 부품(10)은, 예를 들면 표면 실장 부품(SMD : Surface Mount Device)이며, 특별히 한정되지 않는다. 전자 부품(10)의 팁 사이즈의 구체예로서 3216(3.2㎜×1.6㎜), 2012(2.0㎜×1.25㎜), 1608(1.6㎜×0.8㎜)을 들 수 있다. 전자 부품(10)의 열팽창률은 5ppm/℃ 이상 9ppm/℃ 이하인 것이 바람직하다. 도 5a 및 도 5b 및 도 6에 도시하는 바와 같이, 전자 부품(10)은, 최외 도체 배선(9)에 전기적으로 접속되어져 실장되어 있다. 구체적으로는 리플로우 납땜에 의해, 전자 부품(10)과 프린트 배선판(1)의 최외 도체 배선(9) 사이에 땜납 접속부(12)를 형성하여 양자를 전기적 및 물리적으로 접속시키고 있다.
상술한 바와 같이, 내부 절연층(4), 제 1 최외 절연층(51) 및 제 2 최외 절연층(52)의 굽힘 탄성률 및 유리 전이 온도(Tg)가 규정되어 있기 때문에, 본 실시형태의 프린트 회로판(2)에서는 실장 신뢰성을 향상시킬 수 있다.
실시예
이하, 본 개시를 실시예에 의해 구체적으로 설명한다.
［열경화성 수지 조성물］
열경화성 수지 조성물의 구성 성분으로서 이하의 것을 이용했다.
(에폭시 수지)
·취소화 에폭시 수지(다우 케미컬사제 「DER593」)
·크레졸 노볼락형 에폭시 수지(DIC 주식회사제 「N-690」)
·취소화 에폭시 수지(DIC 주식회사제 「153」)
(경화제)
·노볼락형 페놀 수지(DIC 주식회사제 「TD-2090」)
(경화 촉진제)
·2-에틸-4-메틸 이미다졸(시코쿠화성공업 주식회사제 「2E4MZ」)
(무기 충전재)
·수산화 알루미늄(스미토모 화학 주식회사제 「CL303M」)
·구형 실리카(주식회사 아도마테크스(Admatechs)제 「SO-25 R」)
(저탄성화제)
·카복실기 함유 에틸렌 아크릴 고무(듀퐁 엘라스토머사제 「VamacG」)
·카복실기 함유 니트릴 고무(JSR 주식회사제 「XER-32」)
·코어 쉘형 고무(아이카 공업 주식회사제 「AC-3816N」)
·아크릴 고무 파우더(세키스이 화학 공업 주식회사제 「SRK200」)
·실리콘 파우더(토레이·다우코닝 주식회사제 「EP-2601」)
(용제)
·MEK(메틸에틸케톤)
표 1에 나타내는 배합 조성으로 각 구성 성분을 배합하여 열경화성 수지 조성물의 바니시 1~5를 제조했다.
［프리프레그］
상기의 바니시를 기재(닛토 방적 주식회사제 「7628 타입 크로스」)에 함침시킨 후에 가열하여, 두께 0.2㎜의 프리프레그 1~5를 제조했다. 또한 기존 제품의 프리프레그로서, 파나소닉 주식회사제 「R-1551」(「R-1566」의 재료인 프리프레그) 및 「R-1650D」(「R-1755D」의 재료인 프리프레그)를 준비했다.
［내층재］
두께 0.6㎜의 기판의 제 1 면 및 제 2 면에 두께 35㎛의 구리박으로 도체 배선이 형성된 2종류의 내층재를 준비했다. 구체적으로는, 이들 내층재는 파나소닉 주식회사제 「R-1566」 및 「R-1755D」를 가공하여 얻었다.
［프린트 배선판］
내층재의 제 1 면 및 제 2 면에 프리프레그를 중첩하고, 추가로 그 외측에 두께 18㎛의 구리박을 중첩하여 적층체로 했다. 다음에 진공 프레스기를 이용하여, 진공 하에서 이 적층체를 180℃로 가열하면서, 3㎫로 90분간 가압하여, 금속장 적층판을 얻었다. 그 후, 제 1 최외 절연층 및 제 2 최외 절연층에 접착되어 있는 구리박의 불필요한 부분을 에칭 등에 의해 제거하여 최외 도체 배선을 형성하여, 프린트 배선판을 얻었다.
［프린트 회로판］
프린트 배선판에 팁 사이즈가 3216, 2012, 1608의 전자 부품을 실장하여, 프린트 회로판을 얻었다.
［굽힘 탄성률］
내부 절연층, 제 1 최외 절연층 및 제 2 최외 절연층의 굽힘 탄성률을 측정했다. 내부 절연층의 굽힘 탄성률은, 내층재의 굽힘 탄성률을 측정하여 구했다. 제 1 최외 절연층 및 제 2 최외 절연층의 굽힘 탄성률은, 프리프레그의 경화물의 굽힘 탄성률을 측정하여 구했다. 프리프레그의 경화물은, 상기의 프린트 배선판을 제조할 때의 가열 가압의 조건과 동일한 조건으로, 프리프레그를 경화시켜 얻었다. 굽힘 탄성률은, JIS K 7171에 준거하여 측정했다. 각 프린트 배선판을 제조할 때에는, 1 종류의 프리프레그 밖에 사용하고 있지 않으므로, 제 1 최외 절연층 및 제 2 최외 절연층의 굽힘 탄성률은 동일하다.
［유리 전이 온도］
내부 절연층, 제 1 최외 절연층 및 제 2 최외 절연층의 유리 전이 온도를 측정했다. 내부 절연층의 유리 전이 온도는, 내층재의 유리 전이 온도를 측정하여 구했다. 제 1 최외 절연층 및 제 2 최외 절연층의 유리 전이 온도는, 프리프레그의 경화물의 유리 전이 온도를 측정하여 구했다. 프리프레그의 경화물은, 상기의 프린트 배선판을 제조할 때의 가열 가압의 조건과 동일한 조건으로, 프리프레그를 경화시켜 얻었다. 유리 전이 온도는, JIS K 7197에 준거하여 측정했다. 각 프린트 배선판을 제조할 때에는, 1종류의 프리프레그 밖에 사용하고 있지 않으므로, 제 1 최외 절연층 및 제 2 최외 절연층의 유리 전이 온도는 동일하다.
［열팽창률］
내부 절연층, 제 1 최외 절연층 및 제 2 최외 절연층의 열팽창률을 측정했다. 내부 절연층의 열팽창률은, 내층재의 열팽창률을 측정하여 구했다. 제 1 최외 절연층 및 제 2 최외 절연층의 열팽창률은, 프리프레그의 경화물의 열팽창률을 측정하여 구했다. 프리프레그의 경화물은, 상기의 프린트 배선판을 제조할 때의 가열 가압의 조건과 동일한 조건으로, 프리프레그를 경화시켜서 얻었다. 열팽창률은, 종형(縱型)의 열기계 분석 장치(TMA)를 이용하고, JIS K 7197에 준거하여 측정했다. 각 프린트 배선판을 제조할 때에는, 1 종류의 프리프레그 밖에 사용하고 있지 않으므로, 제 1 최외 절연층 및 제 2 최외 절연층의 열팽창률은 동일하다.
［리플로우 사이클 시험］
프린트 회로판에 대해, 리플로우 사이클 시험을 실행했다. 구체적으로는, 프린트 회로판을 리플로우 로에 의해 260℃ 피크의 무연 납땜(lead-free solder)용 프로파일로 가열하는 조작을 1 사이클로 하고, 이것을 10 사이클 반복했다. 그 후, 프린트 회로판의 기판 상태를 관찰했다. 그 결과를 하기의 판정 기준으로 평가했다.
「○」： 외관에 이상이 없는 것
「×」： 층간 박리에 따른 부풂(swell)이 발생한 것
［온도 사이클 시험］
프린트 회로판에 대해 온도 사이클 시험을 실행했다. 구체적으로는, -40℃로 30분간, 125℃로 30분간의 부하를 부여하는 조작을 1사이클로 하고, 이것을 3000 사이클 반복했다. 그 후, 프린트 회로판의 땜납 접속부의 단면 상태를 관찰했다. 그 결과를 하기의 판정 기준으로 평가했다.
「○」 : 균열의 길이가 땜납 접속부 전체 길이의 80% 이하인 것
「△」 : 균열의 길이가 땜납 접속부 전체 길이의 80% 초과 99% 이하인 것
「×」： 균열의 길이가 땜납 접속부 전체 길이의 99% 초과인 것
[표 1]
Figure 112019020226714-pct00001
[표 2]
Figure 112019020226714-pct00002
[표 3]
Figure 112019020226714-pct00003
표 2 및 표 3으로부터 명확한 바와 같이, 각 실시예에서는 각 실장 신뢰성이 향상되어 있는 것에 반해, 각 비교예에서는 실장 신뢰성이 저하되어 있는 것이 확인되었다.
1 : 프린트 배선판 2 : 프린트 회로판
3 : 도체 배선 4 : 내부 절연층
6 : 프리프레그 7 : 열경화성 수지 조성물
8 : 기재 9 : 최외 도체 배선
10 : 전자 부품 41 : 제 1 면
42 : 제 2 면 51 : 제 1 최외 절연층
52 : 제 2 최외 절연층 400 : 접착층
401 : 제 1 면 402 : 제 2 면
411 : 제 1 내층재 412 : 제 2 내층재
421 : 제 1 기판 422 : 제 2 기판
431 : 제 1 도체 배선 432 : 제 2 도체 배선

Claims (11)

  1. 도체 배선을 갖는 내부 절연층과,
    상기 내부 절연층의 제 1 면에 형성된 제 1 최외 절연층과,
    상기 내부 절연층의 제 2 면에 형성된 제 2 최외 절연층을 구비하고,
    상기 제 1 최외 절연층 및 상기 제 2 최외 절연층이, 프리프레그의 경화물로 형성되어 있고,
    상기 프리프레그가 열경화성 수지 조성물과, 상기 열경화성 수지 조성물이 함침된 기재를 구비하고,
    상기 열경화성 수지 조성물이 저탄성화제를 함유하고,
    상기 저탄성화제가, 카복실기 함유 에틸렌 아크릴 고무, 카복실기 함유 니트릴 고무, 코어 쉘형 고무, 아크릴 고무 파우더 및 실리콘 파우더 중 적어도 한 종을 포함하고,
    상기 제 1 최외 절연층 및 상기 제 2 최외 절연층의 굽힘 탄성률이, 상기 내부 절연층의 굽힘 탄성률의 1/4 이상 3/4 이하이며,
    상기 제 1 최외 절연층 및 상기 제 2 최외 절연층의 유리 전이 온도가, 상기 내부 절연층의 유리 전이 온도의 ±20℃의 범위 내인
    프린트 배선판.
  2. 청구항 1에 있어서,
    상기 제 1 최외 절연층 및 상기 제 2 최외 절연층의 두께 방향에 수직인 임의의 방향에 있어서의 열팽창률이, 상기 내부 절연층의 두께 방향에 수직인 임의의 방향에 있어서의 열팽창률의 ±30%의 범위 내인
    프린트 배선판.
  3. 삭제
  4. 삭제
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 열경화성 수지 조성물이 추가로 에폭시 수지와, 경화제와, 경화 촉진제와, 무기 충전재를 함유하고,
    상기 에폭시 수지를 100 질량부로 한 경우에, 상기 무기 충전재가 50 질량부 이상 200 질량부 이하이며, 상기 저탄성화제가 5 질량부 이상 70 질량부 이하인
    프린트 배선판.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 내부 절연층이 접착층과, 상기 접착층의 제 1 면에 형성된 제 1 내층재와, 상기 접착층의 제 2 면에 형성된 제 2 내층재를 구비하고,
    상기 접착층이 절연성을 갖고,
    상기 제 1 내층재가 제 1 기판과, 상기 제 1 기판의 표면에 형성된 제 1 도체 배선을 가지며,
    상기 제 2 내층재가 제 2 기판과, 상기 제 2 기판의 표면에 형성된 제 2 도체 배선을 갖는
    프린트 배선판.
  7. 청구항 1 또는 청구항 2에 기재된 프린트 배선판과,
    상기 제 1 최외 절연층 및 상기 제 2 최외 절연층 중 적어도 어느 하나의 외부의 표면에 형성된 최외 도체 배선과,
    상기 최외 도체 배선에 전기적으로 접속되어 실장된 전자 부품을 구비하는
    프린트 회로판.
  8. 도체 배선을 갖는 내부 절연층과,
    상기 내부 절연층의 제 1 면에 형성된 제 1 최외 절연층과,
    상기 내부 절연층의 제 2 면에 형성된 제 2 최외 절연층을 구비한 프린트 배선판의 재료로서 이용되는 프리프레그에 있어서,
    상기 프리프레그가 열경화성 수지 조성물과, 상기 열경화성 수지 조성물이 함침된 기재를 구비하고,
    상기 열경화성 수지 조성물이 저탄성화제를 함유하고,
    상기 저탄성화제가, 카복실기 함유 에틸렌 아크릴 고무, 카복실기 함유 니트릴 고무, 코어 쉘형 고무, 아크릴 고무 파우더 및 실리콘 파우더 중 적어도 한 종을 포함하고,
    상기 프리프레그의 경화물이 상기 제 1 최외 절연층 및 상기 제 2 최외 절연층이고,
    상기 제 1 최외 절연층 및 상기 제 2 최외 절연층의 굽힘 탄성률이, 상기 내부 절연층의 굽힘 탄성률의 1/4 이상 3/4 이하이며,
    상기 제 1 최외 절연층 및 상기 제 2 최외 절연층의 유리 전이 온도가, 상기 내부 절연층의 유리 전이 온도의 ±20℃의 범위 내인
    프리프레그.
  9. 청구항 8에 있어서,
    상기 제 1 최외 절연층 및 상기 제 2 최외 절연층의 두께 방향에 수직인 임의의 방향에 있어서의 열팽창률이, 상기 내부 절연층의 두께 방향에 수직인 임의의 방향에 있어서의 열팽창률의 ±30%의 범위 내인
    프리프레그.
  10. 삭제
  11. 청구항 8 또는 청구항 9에 있어서,
    상기 열경화성 수지 조성물이 추가로 에폭시 수지와, 경화제와, 경화 촉진제와, 무기 충전재를 함유하고,
    상기 에폭시 수지를 100 질량부로 한 경우에, 상기 무기 충전재가 50 질량부 이상 200 질량부 이하이며, 상기 저탄성화제가 5 질량부 이상 70 질량부 이하인
    프리프레그.
KR1020197005798A 2016-09-06 2017-08-22 프린트 배선판, 프린트 회로판, 프리프레그 Active KR102337943B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-173823 2016-09-06
JP2016173823A JP6735505B2 (ja) 2016-09-06 2016-09-06 プリント配線板、プリント回路板、プリプレグ
PCT/JP2017/029840 WO2018047613A1 (ja) 2016-09-06 2017-08-22 プリント配線板、プリント回路板、プリプレグ

Publications (2)

Publication Number Publication Date
KR20190045186A KR20190045186A (ko) 2019-05-02
KR102337943B1 true KR102337943B1 (ko) 2021-12-09

Family

ID=61562269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197005798A Active KR102337943B1 (ko) 2016-09-06 2017-08-22 프린트 배선판, 프린트 회로판, 프리프레그

Country Status (7)

Country Link
US (1) US11114354B2 (ko)
EP (1) EP3512315B1 (ko)
JP (1) JP6735505B2 (ko)
KR (1) KR102337943B1 (ko)
CN (1) CN109644568A (ko)
TW (1) TWI770047B (ko)
WO (1) WO2018047613A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019107289A1 (ja) * 2017-11-28 2019-06-06 住友電工プリントサーキット株式会社 フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009190387A (ja) * 2007-04-11 2009-08-27 Hitachi Chem Co Ltd 金属箔張り積層板およびプリント配線板
JP2015189834A (ja) * 2014-03-27 2015-11-02 パナソニックＩｐマネジメント株式会社 プリプレグ、金属張積層板、プリント配線板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237197A (ja) * 1989-03-10 1990-09-19 Hitachi Ltd 多層回路基板及びその製造方法並びにその用途
JP3591524B2 (ja) * 2002-05-27 2004-11-24 日本電気株式会社 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
WO2005117510A1 (ja) * 2004-05-27 2005-12-08 Ibiden Co., Ltd. 多層プリント配線板
KR20070085911A (ko) * 2004-11-10 2007-08-27 제이에스알 가부시끼가이샤 열경화성 수지 조성물, 열경화성 필름 및 이들의 경화물,및 전자 부품
CN103333459B (zh) * 2006-04-28 2016-06-01 日立化成工业株式会社 树脂组合物、预渍体、层叠板及布线板
JP4924871B2 (ja) * 2006-05-08 2012-04-25 日立化成工業株式会社 複合基板および配線板
MY151034A (en) * 2006-12-05 2014-03-31 Sumitomo Bakelite Co Semicondutor package, core layer material, buildup layer material, and sealing resin composition
EP2113524A4 (en) * 2007-02-23 2011-03-30 Panasonic Elec Works Co Ltd EPOXY RESIN COMPOSITION, PREPREG, LAMINATES AND PCB
TWI416673B (zh) * 2007-03-30 2013-11-21 Sumitomo Bakelite Co 覆晶半導體封裝用之接續構造、增層材料、密封樹脂組成物及電路基板
TWI531610B (zh) * 2009-12-25 2016-05-01 日立化成股份有限公司 熱硬化性樹脂組成物、樹脂組成物清漆的製造方法、預浸體及積層板
JP5703010B2 (ja) * 2010-12-16 2015-04-15 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP5617028B2 (ja) * 2011-02-21 2014-10-29 パナソニック株式会社 金属張積層板、及びプリント配線板
WO2012140908A1 (ja) * 2011-04-14 2012-10-18 住友ベークライト株式会社 積層板、回路基板、および半導体パッケージ
WO2014087882A1 (ja) * 2012-12-05 2014-06-12 住友ベークライト株式会社 樹脂層付き金属層、積層体、回路基板および半導体装置
JP2015185564A (ja) * 2014-03-20 2015-10-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP5954675B2 (ja) * 2014-09-26 2016-07-20 パナソニックＩｐマネジメント株式会社 両面金属張積層板の製造方法、プリント配線板の製造方法、多層積層板の製造方法、及び多層プリント配線板の製造方法
CN116023762A (zh) * 2016-05-18 2023-04-28 住友电木株式会社 Lds用热固性树脂组合物、树脂成型品和三维成型电路元件
JP7000964B2 (ja) * 2018-03-30 2022-01-19 株式会社デンソー 多層伝送線路
TWI689525B (zh) * 2018-12-25 2020-04-01 大陸商中山台光電子材料有限公司 樹脂組合物及由其製成的製品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009190387A (ja) * 2007-04-11 2009-08-27 Hitachi Chem Co Ltd 金属箔張り積層板およびプリント配線板
JP2015189834A (ja) * 2014-03-27 2015-11-02 パナソニックＩｐマネジメント株式会社 プリプレグ、金属張積層板、プリント配線板

Also Published As

Publication number Publication date
EP3512315B1 (en) 2021-08-11
US20190214321A1 (en) 2019-07-11
EP3512315A4 (en) 2019-10-02
CN109644568A (zh) 2019-04-16
TWI770047B (zh) 2022-07-11
JP2018041800A (ja) 2018-03-15
KR20190045186A (ko) 2019-05-02
TW201826900A (zh) 2018-07-16
JP6735505B2 (ja) 2020-08-05
EP3512315A1 (en) 2019-07-17
WO2018047613A1 (ja) 2018-03-15
US11114354B2 (en) 2021-09-07

Similar Documents

Publication Publication Date Title
JP4902606B2 (ja) 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ
KR101195408B1 (ko) 반도체 장치
US20110120754A1 (en) Multilayer wiring board and semiconductor device
KR101503005B1 (ko) 열경화성 수지 조성물과 이를 이용한 프리프레그 및 금속박 적층판
WO2009122680A1 (ja) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
KR20100014220A (ko) 플립 칩 반도체 패키지용 접속 구조, 빌드업층 재료, 봉지 수지 조성물 및 회로 기판
JP2009246333A (ja) 絶縁シート及びその製造方法並びにこれを用いた印刷回路基板及びその製造方法
KR20130133199A (ko) 절연성 기판, 금속장 적층판, 프린트 배선판, 및 반도체 장치
KR20090026130A (ko) 반도체 장치
KR101077671B1 (ko) 반도체 장치
US20120141753A1 (en) Adhesive film layer for printed circuit board applications
US12021015B2 (en) Thermosetting resin composition, metal-clad laminated plate, insulating sheet, printed wiring board, method of manufacturing printed wiring board, and package substrate
JP4983190B2 (ja) プリプレグ、回路基板および半導体装置
KR20100068281A (ko) 반도체 소자 탑재 기판
TW201529308A (zh) 附樹脂層之載體材料、積層體、電路基板及電子裝置
KR102337943B1 (ko) 프린트 배선판, 프린트 회로판, 프리프레그
KR101039846B1 (ko) 다층 인쇄회로기판의 제조방법 및 그것을 이용한 반도체플라스틱 패키지
JP5696302B2 (ja) インターポーザ用の金属張積層板とそれを用いた半導体パッケージ
JP2005209489A (ja) 絶縁シート
KR101102218B1 (ko) 수지 조성물, 이를 이용한 프리프레그 및 프린트 배선판
KR100971294B1 (ko) 반도체 플라스틱 패키지 및 그 제조방법
JP5211624B2 (ja) 半導体装置の製造方法および半導体装置用プリント配線板の製造方法
KR20140002354A (ko) 에폭시 수지 조성물, 이로부터 제조된 절연필름 및 이를 구비한 다층 인쇄회로기판
JP2012051990A (ja) プリプレグ、基板および半導体装置

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20190226

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200611

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210326

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210913

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211207

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211207

End annual number: 3

Start annual number: 1

PG1601 Publication of registration