[go: up one dir, main page]

KR20130133199A - 절연성 기판, 금속장 적층판, 프린트 배선판, 및 반도체 장치 - Google Patents

절연성 기판, 금속장 적층판, 프린트 배선판, 및 반도체 장치 Download PDF

Info

Publication number
KR20130133199A
KR20130133199A KR1020137013803A KR20137013803A KR20130133199A KR 20130133199 A KR20130133199 A KR 20130133199A KR 1020137013803 A KR1020137013803 A KR 1020137013803A KR 20137013803 A KR20137013803 A KR 20137013803A KR 20130133199 A KR20130133199 A KR 20130133199A
Authority
KR
South Korea
Prior art keywords
layer
fiber base
resin
surface side
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020137013803A
Other languages
English (en)
Inventor
이지 오노즈카
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20130133199A publication Critical patent/KR20130133199A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/02—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by structural features of a fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/12—Layered products comprising a layer of synthetic resin next to a fibrous or filamentary layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/038—Textiles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/732—Dimensional properties
    • B32B2307/734—Dimensional stability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Textile Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은, 반도체 장치의 마이너스 휨을 충분히 경감 또는 방지할 수 있는 절연성 기판 또는 금속장 적층판, 및 상기 절연성 기판 또는 금속장 적층판을 이용한 프린트 배선판 및 반도체 장치를 제공한다.
본 발명의 절연성 기판은, 1층 이상의 섬유기재층 및 2층 이상의 수지층을 포함하며, 또 양면의 최외층이 수지층인 적층체의 경화물로 이루어지며, 적어도 1개의 섬유기재층이, 기준 위치 즉 절연성 기판의 전체 두께를 섬유기재층수로 균등하게 분할한 각 영역의 두께를 균등하게 더 2 분할했을 때의 분할 위치 보다 제1면 측 또는 그 반대의 면인 제2면 측에 편재하고, 섬유기재층 중에는 상이한 방향으로 편재하는 것이 없는 것이다.
본 발명의 상기 절연성 기판을 포함하는 금속장 적층판을 코어 기판으로서 이용하여, 프린트 배선판을 제작할 수 있다. 또, 상기 프린트 배선판에 반도체 소자를 탑재하여 반도체 장치를 제작할 수 있다.

Description

절연성 기판, 금속장 적층판, 프린트 배선판, 및 반도체 장치{INSULATING SUBSTRATE, METAL-CLAD LAMINATE, PRINTED WIRING BOARD, AND SEMICONDUCTOR DEVICE}
본 발명은, 프린트 배선판을 제조하기 위한 코어 기판이 되는 절연성 기판 및 금속장 적층판에 관한 것이며, 상기 절연성 기판 또는 금속장 적층판을 이용한 프린트 배선판 및 반도체 장치에 관한 것이다.
본 발명은, 2010년 11월 18일에 일본에 출원된 특원 2010-258172호, 및 2011년 9월 26일에 일본에 출원된 특원 2011-209540호에 의거하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
전자기기에 이용되는 반도체 장치(반도체 패키지)는, 소형화, 고밀도화, 고기능화가 계속되고 있으며, 예를 들면, PoP(Package on Package)나 SiP(System in Package), FCBGA(Flip Chip Ball Grid Array) 등의 패키지 형식이 알려져 있다. 이와 같은 반도체 장치의 소형화, 고밀도화의 진전에 수반하여, 반도체 장치를 구성하는 반도체 소자나 프린트 배선판에 대하여도 고레벨의 소형화, 박형화가 요구되고 있다.
일반적으로는, 도체 회로층, 특히 근래에 있어서 빌드업(build-up)에 의해 다층화된 도체 회로층을 코어 기판 위에 설치하여 프린트 배선판이 구성되며, 상기 프린트 배선판의 도체 회로층 위에 반도체 소자를 탑재 및 접속하여 반도체 장치가 구성된다.
프린트 배선판을 얇게하기 위한 방법으로서 그 지지체인 코어 기판을 얇게 하는 것이 유효하다. 그러나, 반도체 소자의 선팽창 계수(통상 3~4ppm 정도) 보다 코어 기판의 선팽창 계수(통상 8~15ppm 정도)가 크고, 코어 기판의 선팽창 계수보다 도체 회로층의 선팽창 계수(통상 18ppm 정도) 쪽이 더욱 크기 때문에, 이것들 각 부분의 선팽창 계수 차이에 의하여 프린트 배선판이나 반도체 장치의 내부에 응력이 발생한다. 이 때문에, 코어 기판을 얇게 하면, 각 부분의 선팽창 계수 차이에 의하여 발생하는 응력이 코어 기판의 강성보다 우수하게 되고, 휨이 일어나기 쉬워지는 문제가 있다.
아직 반도체 소자가 탑재되어 있지 않은 상태의 프린트 배선판은, 코어 기판의 제1면 측에 설치된 도체 회로층에 의해 발생하는 응력과 그 반대의 면인 제2면 측에 설치된 도체 회로층에 의해 발생하는 응력의 밸런스에 의해, 반도체 소자가 탑재되는 측의 면을 내측으로 하여 휘는 플러스 휨(도 15A 참조)와 반도체 소자가 탑재되는 측의 면을 외측으로 하여 휘는 마이너스 휨(도 15B 참조)의 어느 하나가 발생한다.
이것에 대하여, 프린트 배선판 위에 반도체 소자를 탑재한 상태의 반도체 장치가 휘는 방향은, 반도체 소자의 선팽창 계수와 강성이 지배적으로 작용하기 때문에, 통상은 반도체 소자가 탑재된 측의 면을 외측으로 하여 휘는 마이너스 휨이 된다. 반도체 장치의 마이너스 휨이 너무 크면, 반도체 장치의 소자 탑재면과는 반대 측의 면을 마더보드에 2차 접속할 때에 접속 위치가 어긋나 접속 불량이 발생하는 문제나, 냉열 충격 시험에 있어서 반도체 소자 중의 배선층의 파괴나 프린트 배선판과 반도체 소자를 접속하는 솔더 범프에 크랙이 생겨 신뢰성이 저하하는 등의 문제가 발생하기 쉽다.
반도체 장치(반도체 패키지)의 휨을 해결하는 제안으로서는, 특허문헌 1에는, 코어 기판의 표면 A와 표면 B에, 층간 절연 수지층과 배선층이 적어도 한층씩 적층된 빌드업 배선층이 형성된 빌드업 배선판에 있어서, 반도체 소자가 실장되는 표면 A측의 층간 절연 수지층의 평면 방향의 열팽창 계수가, 실장 기판에 실장되는 표면 B측의 층간 절연 수지층의 평면 방향의 열팽창 계수 보다 큰 것을 특징으로 하는 반도체 장치용 빌드업 배선판이 기재되어 있다.
[특허문헌 1] 특개 2008-294387호 공보
그러나, 특허문헌 1의 발명에 의해 얻어지는 반도체 장치의 휨을 경감하는 효과는 반드시 충분하지만은 않다.
또, 특허문헌 1의 발명과 같이 프린트 배선판(빌드업 배선판)의 빌드업층에 포함되는 층간절연수지층의 선팽창 계수를 조절하여 휨을 방지하려는 방법에 있어서는, 코어 기판의 1면 측과 그 반대면 측에 적층되는 층간 절연 수지층의 수의 차이에 의해도 휨 경감의 정도가 변동하고, 또 층간절연수지층을 이용하지 않는 양면판의 경우는 이용할 수 없기 때문에, 배선층의 수가 제약된다. 또, 층간절연수지층에 유리 클로스를 포함하는 프리프레그를 이용하기 때문에, 레이저에 의한 비아 홀 가공의 불량이 생겨 비아 홀 간의 신뢰성에 영향을 미칠 우려가 있다.
더욱이 프린트 배선판의 빌드업층에는 층간절연수지층 뿐만 아니라 배선층(소정의 회로 패턴을 형성하는 금속층)도 포함되어 있어서, 상기 배선층의 선팽창 계수도 휨에 영향이 있다. 배선층은 균일한 연속막이 아니고, 각 층마다 회로 패턴의 형상이나 면적이 상이하기 때문에, 응력에 주는 영향을 예측하는 것이 곤란하다.
또, 프린트 배선판의 배선층의 수나 회로 패턴의 형상이 설계상의 제약을 받기 때문에, 코어 기판의 1면 측과 그 반대면 측의 응력이 길항하는 경우가 있으며, 그 경우에는, 동일한 사양의 프린트 배선판이어도 개개의 제품마다 휨의 방향이 불규칙하며, 플러스 휨과 마이너스 휨의 양쪽이 발생하는 경우가 있다.
따라서, 특허문헌 1의 발명에서는 반도체 장치의 휨을 경감하기 위한 제어가 곤란하다.
상기 실정을 감안하여, 본 발명은 층간 절연 수지층의 물성이나 층수에 상관없이 하기 임의의 목적의 적어도 하나를 달성하는 것을 목적으로 한다.
본 발명의 제1 목적은, 반도체 장치의 마이너스 휨을 충분히 경감 또는 방지할 수 있는 절연성 기판 또는 금속장 적층판을 제공하는 것에 있다.
또 본 발명의 제2 목적은, 반도체 장치의 마이너스 휨을 경감 또는 방지하기 위한 제어가 용이한 절연성 기판 또는 금속장 적층판을 제공하는 것에 있다.
또 본 발명의 제３ 목적은, 상기 본 발명의 절연성 기판 또는 금속장 적층판을 이용하여 작성된, 휨이 제어된 프린트 배선판을 제공하는 것에 있다.
또 본 발명의 제４ 목적은, 상기 본 발명의 절연성 기판 또는 금속장 적층판을 이용하여 작성된, 휨이 경감 또는 방지된 반도체 장치를 제공하는 것에 있다.
본 발명의 절연성 기판은, 1층 이상의 섬유기재층 및 2층 이상의 수지층을 포함하며, 양면의 최외층이 수지층인 적층체의 경화물로 이루어진 절연성 기판으로서,
상기 절연성 기판에 포함되는 상기 섬유기재층을 제1면 측으로부터 순차적으로 Cx(x는 1~n으로 나타내는 정수이며, n은 섬유기재층의 수이다.)로 하고,
상기 절연성 기판의 전체 두께(B3)를 상기 섬유기재층의 수(n)로 균등하게 분할하고, 분할한 각 영역의 두께(B4)를 균등하게 더 2 분할하였을 때의 분할 위치를 섬유기재층의 기준 위치로 하고, 상기 각각의 기준 위치를 제1면 측으로부터 순차적으로 Ax(x는 1~n으로 나타내는 정수이며, n은 섬유기재층의 수이다.)로 하였을 때에,
상기 섬유기재층 중의 적어도 1개(Cx)가, 대응하는 순위(x)의 기준 위치(Ax)보다 제1면 측 또는 그 반대의 면인 제2면 측에 편재하고, 상기 섬유기재층(Cx) 중에 상이한 방향으로 편재하는 것이 없는 것을 특징으로 하는 것이다.
또 본 발명의 절연성 기판은, 상기 섬유기재층 중의 적어도 1개가, 대응하는 순위의 기준 위치 보다 제1면 측에 편재하고,
상기 편재하는 섬유기재층은,
상기 섬유기재층의 제1면 측에 있는 수지 충전 영역의 두께(B5)와,
상기 섬유기재층의 제2면 측에 있는 수지 충전 영역의 두께(B6)의 비(B5/B6)가, 0.1＜B5/B6＜1.2인 것이 바람직하다.
또 본 발명의 절연성 기판은, 상기 섬유기재층의 수가 1개 또는 2개인 것이 바람직하다.
또 본 발명의 절연성 기판은, 상기 균등하게 분할된 두께(B4)의 각 영역 내에, 각각 1개의 섬유기재층이 존재하는 것이 바람직하다.
또 본 발명의 절연성 기판은, 상기 균등하게 분할된 두께(B4)의 각 영역 중의 적어도 1개가, 1개의 섬유기재층을 대응하는 순위의 기준 위치 보다 제1면 측에 편재하여 갖고 있고,
상기 편재하는 섬유기재층은,
상기 섬유기재층의 제1면 측의 계면으로부터 상기 섬유기재층이 속하는 두께(B4)의 영역의 상기 제1면 측의 경계까지의 거리(B7)와
상기 섬유기재층의 제2면 측의 계면으로부터 상기 섬유기재층이 속하는 두께(B4)의 영역의 상기 제2면 측의 경계까지의 거리(B8)의 비(B7/B8)가, 0.1＜B7/B8＜0.9인 것이 바람직하다.
또 본 발명의 절연성 기판은, 상기 절연성 기판이 갖는 섬유기재층 중에, 가장 제1면 측에 위치하는 섬유기재층이, 대응하는 순위의 기준 위치 보다 상기 제1면 측에 편재하여 배치되어 있는 것이 바람직하다.
또 본 발명의 절연성 기판은, 상기 절연성 기판이 갖는 섬유기재층 중에, 가장 제2면 측에 위치하는 섬유기재층이, 대응하는 순위의 기준 위치 보다 상기 제1면 측에 편재하여 배치되어 있는 것이 바람직하다.
또 본 발명의 절연성 기판은, 상기 전체 두께가 0.03mm 이상 0.5mm 이하인 것이 바람직하다.
또 본 발명의 절연성 기판은, 프리프레그 1매 또는 프리프레그를 2매 이상 중첩시킨 적층체의 경화물로 이루어진 절연성 기판에 있어서,
섬유기재층의 제1면 측에 제1 수지층, 제2면 측에 제2 수지층이 설치되고, 상기 제1 수지층의 두께가 상기 제2 수지층의 두께 보다 작은 비대칭 프리프레그를 적어도 1매 포함하는 것이 바람직하다.
즉, 본 발명의 절연성 기판은, 상기 적층체가 프리프레그 1매 또는 프리프레그를 2매 이상 중첩시켜 이루어진 것이 바람직하고, 더욱이 상기 섬유기재층의 제1면 측에 제1 수지층, 제2면 측에 제2 수지층이 설치되고 상기 제1 수지층의 두께가 상기 제2 수지층의 두께 보다 작은 비대칭 프리프레그를 적어도 1매 포함하는 것이 바람직하다.
또 본 발명의 금속장 적층판은, 상기 본 발명의 절연성 기판의 적어도 1면 측에 금속 박층이 설치되어 있는 것이 바람직하다.
또 본 발명의 프린트 배선판은, 상기 본 발명의 절연성 기판의 적어도 일면에, 1층 또는 2층 이상의 도체 회로층이 설치되어 있는 것이 바람직하다.
또 본 발명의 반도체 장치는, 상기 본 발명의 프린트 배선판의 도체 회로층 위에, 반도체 소자를 탑재하여 이루어진 것이 바람직하다.
또 본 발명의 반도체 장치는, 상기 프린트 배선판에 포함되는 절연성 기판에 있어서, 섬유기재층이 편재하는 방향에 있는 제1면 측과는 반대 측의 제2면 측에 설치된 상기 도체 회로층 위에 반도체 소자를 탑재하여 이루어진 것을 특징으로 하는 것이 바람직하다.
또 본 발명의 반도체 장치는, 상기 프린트 배선판에 포함되는 절연성 기판이 갖는 섬유기재층 중에, 가장 제1면 측에 위치하는 섬유기재층이, 대응하는 순위의 기준 위치 보다 상기 제1면 측에 편재하여 배치되어 있으며,
상기 반도체 소자가, 섬유기재층이 편재하는 방향의 제1면 측과는 반대 측의 제2면 측에 설치된 도체 회로층 위에 탑재 되어있는 것이 바람직하다.
본 발명에 의하면, 절연성 기판을 포함하는 적어도 1개의 섬유기재층이, 상기 섬유기재층에 대응하는 순위의 기준 위치 보다 제1면 측 또는 제2면 측에 편재하고, 또한 상이한 방향으로 편재하고 있는 섬유기재층이 없는 것에 의해, 상기 절연성 기판 및 이 절연성 기판을 이용한 프린트 배선판이, 상기 섬유기재층이 편재하는 방향을 외측으로 하여 휘거나 또는 평탄하게 성형되어 휨의 방향이나 정도를 제어할 수 있다. 따라서, 상기 절연성 기판 또는 상기 프린트 배선판에 포함되는 상기 섬유기재층이 편재하는 방향을 반도체 소자가 탑재되는 면과는 반대 측을 향하게 맞추는 것에 의해, 반도체 소자가 탑재되기 전의 프린트 배선판이 의도적으로 플러스 휨 또는 평탄 상태로 제어되어, 그 결과 상기 프린트 배선판에 반도체 소자를 탑재한 반도체 장치의 마이너스 휨이 경감되거나 또는 완전하게 방지된다.
또, 본 발명에 의하면, 반도체 장치의 휨을 제어하기 위하여 도체 회로층의 수나 회로 패턴 등의 회로설계를 제약하지 않기 때문에, 설계의 자유도가 높다.
따라서, 본 발명은, 프린트 배선판을 제조하기 위한 코어 기판이 되는 절연성 기판, 및, 상기 절연성 기판을 이용한 프린트 배선판 및 반도체 장치에, 바람직하게 이용할 수 있다.
도 1에서 도 1A는, 1층의 섬유기재층과 2층의 수지층을 포함하는 본 발명에 관한 절연성 기판의 일례의 단면을 모식적으로 나타내는 도면이다. 도 1B는, 도 1A에 나타낸 절연성 기판이 상온에서 휘어진 상태를 나타내는 도면이다.
도 2에서 도 2A는, 1층의 섬유기재층과 3층의 수지층을 포함하는 본 발명에 관한 절연성 기판의 일례의 단면을 모식적으로 나타내는 도면이다. 도 2B는, 도 2A에 나타낸 절연성 기판이 상온에서 휘어진 상태를 나타내는 도면이다.
도 3에서 도 3A는, 2층의 섬유기재층과 4층의 수지층을 포함하는 본 발명에 관한 절연성 기판의 일례의 단면을 모식적으로 나타내는 도면이다. 도 3B는, 도 3A에 나타낸 절연성 기판이 상온에서 휘어진 상태를 나타내는 도면이다.
도 4에서 도 4A는, 2층의 섬유기재층과 4층의 수지층을 포함하는 본 발명에 관한 절연성 기판의 다른 일례의 단면을 모식적으로 나타내는 도면이다. 도 4B는, 도 4A에 나타낸 절연성 기판이 상온에서 휘어진 상태를 나타내는 도면이다.
도 5에서 도 5A는, 3층의 섬유기재층과 6층의 수지층을 포함하는 본 발명에 관한 절연성 기판의 일례의 단면을 모식적으로 나타내는 도면이다. 도 5B는, 도 5A에 나타낸 절연성 기판이 상온에서 휘어진 상태를 나타내는 도면이다.
도 6에서 도 6A는, 3층의 섬유기재층과 6층의 수지층을 포함하는 본 발명에 관한 절연성 기판의 다른 일례의 단면을 모식적으로 나타내는 도면이다. 도 6B는, 도 6A에 나타낸 절연성 기판이 상온에서 젖혀진 상태를 나타내는 도면이다.
도 7은 본 발명에 이용되는 비대칭 프리프레그를 얻는 방법의 일례를 설명하는 도면이다.
도 8은 본 발명에 이용되는 적층체를 얻는 방법의 일례를 설명하는 도면이다.
도 9는 본 발명에 이용되는 적층체를 얻는 방법의 다른 일례를 설명하는 도면이다.
도 10은 본 발명에 이용되는 적층체를 얻는 방법의 다른 일례를 설명하는 도면이다.
도 11은 본 발명에 이용되는 적층체를 얻는 방법의 다른 일례를 설명하는 도면이다.
도 12는 도 1에 나타내는 절연성 기판을 코어층으로서 갖는 프린트 배선판 위에 반도체 소자를 탑재한 반도체 장치의 단면을 모식적으로 나타내는 도면이다.
도 13은 도 5에 나타내는 절연성 기판을 코어층으로서 갖는 프린트 배선판 위에 반도체 소자를 탑재한 반도체 장치의 단면을 모식적으로 나타내는 도면이다.
도 14는 도 6에 나타내는 절연성 기판을 코어층으로서 갖는 프린트 배선판 위에 반도체 소자를 탑재한 반도체 장치의 단면을 모식적으로 나타내는 도면이다.
도 15에서 도 15A는 반도체 장치의 플러스 휨을 설명하는 도면이며, 도 15B는 반도체 장치의 마이너스 휨을 설명하는 도면이다.
1. 절연성 기판
본 발명의 절연성 기판은, 1층 이상의 섬유기재층 및 2층 이상의 수지층을 포함하며, 양면의 최외층이 수지층인 적층체의 경화물로 이루어진 절연성 기판으로서,
상기 절연성 기판에 포함되는 상기 섬유기재층을 제1면 측으로부터 순차적으로 Cx(x는 1~n으로 나타내는 정수이며, n은 섬유기재층의 수이다.)로 하고,
상기 절연성 기판의 전체 두께(B3)를 상기 섬유기재층의 수(n)로 균등하게 분할하고, 분할한 각 영역의 두께(B4)를 균등하게 더 2 분할하였을 때의 분할 위치를 각 섬유기재층의 기준 위치로 하고, 상기 각각의 기준 위치를 제1면 측으로부터 순차적으로 Ax(x는 1~n으로 나타내는 정수이며, n은 섬유기재층의 수이다.)로 하였을 때에,
상기 섬유기재층 중의 적어도 1개(Cx)가, 대응하는 순위(x)의 기준 위치(Ax)보다 제1면 측 또는 그 반대의 면인 제2면 측에 편재하고, 상기 섬유기재층(Cx) 중에 상이한 방향으로 편재하는 것이 없는 것을 특징으로 한다.
상기 각 섬유기재층의 기준 위치는, 환언하면, 본 발명의 절연성 기판의 제1면 측으로부터 하기식:
기준 위치(Ax)=(전체 두께(B3)÷섬유기재층의 수(n))×(섬유기재층의 순위를 나타내는 정수(x)-0.5)
으로 산출되는 높이의 위치이다.
더욱이, 본 발명의 절연성 기판이 복수의 섬유기재층을 갖는 경우는, 적어도 1개의 섬유기재층이, 대응하는 순위의 기준 위치 보다 제1면 측 또는 제2면 측에 편재하여 있으면, 그 외의 섬유기재층은 대응하는 순위의 기준 위치상에 설치되어 있어도 된다.
본 발명의 절연성 기판은, 그 제조 과정에 있어서 가열 가압 성형 후 냉각될 때에, 섬유기재층이 편재하는 방향을 외측으로 하여 휘는 성질이 있다. 섬유기재층의 선팽창 계수 보다 수지층의 선팽창 계수가 더 크기 때문에, 가열 가압 성형시의 응력 프리 상태에서 상온까지 냉각되었을 때에는, 수지층은 섬유기재층 보다 수축한다. 이 때문에, 절연성 기판은 전체적으로, 섬유기재층이 편재하는 방향을 외측으로 하여 휜다.
본 발명의 절연성 기판은, 이 성질을 이용하여, 섬유기재층의 위치를 조정함으로써, 절연성 기판의 휨을 제어할 수 있다.
이하, 본 발명의 절연성 기판에 대하여 도면을 기초로 상세하게 설명한다.
도 1은, 본 발명의 절연성 기판의 일례로서, 1층의 섬유기재층과 2층의 수지층으로 이루어진 것의 단면을 모식적으로 나타내는 도면이다. 도 1A에 나타내는 절연성 기판 (111)은, 제1면 측으로부터 수지층 (r1), 섬유기재층 (C1), 수지층 (r2)의 순서로 적층한 층 구성을 갖는다. 섬유기재층 (C1)은, 대응하는 순위의 기준 위치 (A1-A1)선 보다 제1면 측(수지층 (r1)측)의 방향으로 편재하는다. 절연성 기판 (111)은, 섬유기재층을 1층 밖에 가지지 않기 때문에, 전체 두께 (B3)를 섬유기재층의 수로 균등하게 분할한 각 영역의 두께 (B4)는, 전체 두께 (B3)와 동일한 두께이다.
도 1A에 나타내는 절연성 기판 (111)은, 제조 과정에 있어서 가열 가압 성형 후 냉각될 때에, 수지층이 섬유기재층 보다 크게 수축하기 때문에 상온에서는, 도 1B에 나타내는 바와 같이, 섬유기재층 (C1)이 편재하는 방향을 외측으로 하여 휘는 성질이 있다.
도 2는, 1층의 섬유기재층을 포함하는 본 발명의 절연성 기판의 다른 일례로서 1층의 섬유기재층과 3층의 수지층으로 이루어진 절연성 기판의 단면을 모식적으로 나타내는 도면이다. 도 2A에 나타내는 절연성 기판 (112)는, 제1면 측으로부터 수지층 (r1), 섬유기재층 (C1), 수지층 (r2), (r3)의 순서로 적층한 층 구성을 갖는다. 섬유기재층 (C1)는, 대응하는 순위의 기준 위치 (A1-A1)선 보다 제1면 측(수지층 (r1)측)에 편재하는다.절연성 기판 (112)는 섬유기재층을 1층 밖에 갖지 않기 때문에, 전체 두께 (B3)를 섬유기재층의 수로 균등하게 분할한 각 영역의 두께 (B4)는, 전체 두께 (B3)와 동일한 두께이다.
도 2A에 나타내는 절연성 기판 (112)는, 제조 과정에 있어서 가열 가압 성형 후 냉각될 때에, 수지층이 섬유기재층 보다 크게 수축하기 때문에, 상온에서는, 도 2B에 나타내는 바와 같이, 섬유기재층 (C1)이 편재하는 방향을 외측으로 하여 휘는 성질이 있다.
본 발명의 절연성 기판은, 도 2A에 나타내는 수지층 (r2), (r3)나, 후술 하는 도 3A에 나타내는 수지층 (r2), (r3)과 같이, 복수의 수지층이 적층하여 이루어진 부분을 포함하고 있어도 된다. 본 발명에 있어서 복수의 수지층이 적층하는 것이란, 절연성 기판을 경화시키기 전의 제조 단계에 있어서 복수의 수지층을 적층하는 것을 의미하고, 경화 후의 절연성 기판 단면에 있어서는, 복수의 수지층의 경계면을 확인할 수 없어도 된다.
도 3은, 본 발명의 절연성 기판의 다른 일례로서 2층의 섬유기재층과 4층의 수지층으로 이루어진 절연성 기판의 단면을 모식적으로 나타낸 도면이다. 도 3A에 나타내는 절연성 기판 (113)은, 제1면 측으로부터 수지층 (r1), 섬유기재층 (C1), 수지층 (r2), (r3), 섬유기재층 (C2), 수지층 (r4)의 순서로 적층한 층 구성을 가진다. 섬유기재층 (C1)는, 대응하는 순위의 기준 위치 (A1-A1)선 보다 제1면 측(수지층 (r1)측)에 편재하고, 섬유기재층 (C2)도, 대응하는 순위의 기준 위치 (A2-A2)선 보다 제1면 측(수지층 (r3)측)에 편재하고, 즉 섬유기재층 (C1) 및 (C2)는 동일한 방향으로 편재하고 있다. 절연성 기판 (113)의 전체 두께 B3를 섬유기재층의 수로 균등하게 분할한 각 영역, 즉 전체 두께 (B3)를 2등분 한 각 영역의 두께를 (B4)로 하여 나타낸다. 섬유기재층 (C1) 및 (C2)는, 양쪽 모두 제1면 측의 두께 (B4)의 영역 내에 존재하고, 제2면 측의 두께 (B4)의 영역 내에는 섬유기재층은 존재하지 않는다.
도 3A에 나타내는 절연성 기판 (113)은, 제조 과정에 있어서 가열 가압 성형 후 냉각될 때에, 수지층이 섬유기재층보다 크게 수축하기 때문에, 상온에서는, 도 3B에 나타내는 바와 같이 섬유기재층 (C1) 및 (C2)가 편재하는 방향을 외측으로 하여 휘는 성질이 있다.
도 4는, 2층의 섬유기재층과 4층의 수지층을 포함하는 본 발명의 절연성 기판의 다른 일례의 단면을 모식적으로 나타내는 도면이다. 도 4A에 나타내는 절연성 기판 (114)는, 제1면 측으로부터 수지층 (r1), 섬유기재층 (C1), 수지층 (r2), (r3), 섬유기재층 (C2), 수지층 (r4)의 순서로 적층한 층 구성을 갖는다. 섬유기재층 (C1)는, 대응하는 순위의 기준 위치 (A1-A1)선상에 존재하고, 섬유기재층 (C2)는, 대응하는 순위의 기준 위치 (A2-A2)선 보다 제1면 측(수지층 (r3)측)에 편재하는다. 절연성 기판 (114)의 전체 두께 (B3)를 섬유기재층의 수로 균등하게 분할한 각 영역의 두께, 즉 전체 두께 (B3)를 2등분 한 각 영역의 두께를, (B4)로 하여 나타낸다. 섬유기재층 (C1) 및 (C2)는, 각각 두께 (B4)의 각 영역 내에 1개씩 존재한다.
도 4A에 나타내는 절연성 기판 (114)는, 제조 과정에 있어서 가열 가압 성형 후 냉각될 때에, 수지층이 섬유기재층보다 크게 수축하기 때문에, 상온에서는, 도 4B에 나타내는 바와 같이 섬유기재층 (C2)가 편재하는 방향을 외측으로 하여 휘는 성질이 있다.
도 5는, 본 발명의 절연성 기판의 다른 일례로서, 3층의 섬유기재층과 6층의 수지층으로 이루어진 절연성 기판의 단면을 모식적으로 나타내는 도면이다. 도 5A에 나타내는 절연성 기판 (115)는, 제1면 측으로부터 수지층 (r1), 섬유기재층 (C1), 수지층 (r2), (r3), 섬유기재층 (C2), 수지층 (r4), (r5), 섬유기재층 (C3), 수지층 (r6)의 순서로 적층한 층 구성을 갖는다. 섬유기재층 (C1), (C2), (C3) 중에, 가장 제1면 측에 위치하는 섬유기재층 (C1)는, 대응하는 순위의 기준 위치 (A1-A1)선 보다 제1 면 측(수지층 (r1)측)에 편재하고, 섬유기재층 (C2) 및 (C3)는, 각각 대응하는 순위의 기준 위치 (A2-A2)선 및 (A3-A3)선상에 존재한다. 절연성 기판 (115)의 전체 두께 (B3)를 섬유기재층의 수로 균등하게 분할한 각 영역의 두께, 즉 전체 두께 (B3)를 3등분 한 각 영역의 두께를, (B4)로 하여 나타낸다. 섬유기재층 (C1), (C2), (C3)는, 각각 두께 (B4)의 각 영역 내에 1개씩 존재한다.
도 5A에 나타내는 절연성 기판 (115)는, 제조 과정에 있어서 가열 가압 성형 후 냉각될 때에, 수지층이 섬유기재층보다 크게 수축하기 때문에, 상온에서는, 도 5B에 나타내는 바와 같이 섬유기재층 (C1)이 편재하는 방향을 외측으로 하여 휘는 성질이 있다.
도 6은, 3층의 섬유기재층과 6층의 수지층을 포함하는 본 발명의 절연성 기판의 다른 일례의 단면을 모식적으로 나타낸 도면이다. 도 6A에 나타내는 절연성 기판 (116)은, 제1면 측으로부터 수지층 (r1), 섬유기재층 (C1), 수지층 (r2), (r3), 섬유기재층 (C2), 수지층 (r4), (r5), 섬유기재층 (C3), 수지층 (r6)의 순서로 적층한 층 구성을 갖는다. 섬유기재층 (C1), (C2), (C3) 중에, 가장 제1면 측에 위치하는 섬유기재층 (C1)은, 대응하는 순위의 기준 위치 (A1-A1)선 보다 제1면 측(수지층 (r1)측)에 편재하고, 가장 제2면 측에 위치하는 섬유기재층 (C3)는, 대응하는 순위의 기준 위치 (A3-A3)선 보다 제1면 측(수지층 (r5)측)에 편재하고, 즉 섬유기재층 (C1) 및 (C3)는 동일한 방향으로 편재하고 있다. 섬유기재층 (C2)는 대응하는 순위의 기준 위치 (A2-A2)선상에 존재한다. 절연성 기판 (116)의 전체 두께 (B3)를 섬유기재층의 수로 균등하게 분할한 각 영역의 두께, 즉 전체 두께 (B3)를 3등분 한 각 영역의 두께를, (B4)로 하여 나타낸다. 섬유기재층 (C1), (C2), (C3)는, 각각 두께 (B4)의 각 영역 내에 1개씩 존재한다.
도 6A에 나타내는 절연성 기판 (116)은, 제조 과정에 있어서 가열 가압 성형 후 냉각될 때에, 수지층이 섬유기재층 보다 크게 수축하기 때문에, 상온에서는, 도 6B에 나타내는 바와 같이 섬유기재층 (C1) 및 (C3)가 편재하는 방향을 외측으로 하여 휘는 성질이 있다.
본 발명의 절연성 기판은, 특별히 한정되지 않지만, 상기 섬유기재층 중의 적어도 1개가, 대응하는 순위의 기준 위치 보다 제1면 측에 편재하고, 상기 편재하는 섬유기재층은, 상기 섬유기재층의 제1면 측의 수지 충전 영역의 두께(B5)와 상기 섬유기재층의 제2면 측의 수지 충전 영역의 두께(B6)의 비(B5/B6)가, 0.1＜B5/B6＜1.2인 것이 바람직하다.
더욱이, 본 발명에 있어서 「수지 충전 영역」이란, 섬유기재층의 계면으로부터 인접한 섬유기재층 또는 공기층의 계면까지의 거리를 의미한다. 상기 수지 충전 영역은, 1층의 수지층으로 이루어진 것이어도 되고, 복수의 수지층이 적층하여 이루어진 것이어도 된다. 또, 본 발명에 있어서 「계면」이란, 수지층과 섬유기재층 또는 공기층과의 경계가 되는 면의 요철을 평균화한 평탄한 면을 의미한다.
도 1A, 도 2A, 도 3A, 도 4A, 도 5A 및 도 6A에 나타내는 각 절연성 기판에, 각각 편재하는 섬유기재층을 기준으로 하였을 때의 (B5) 및 (B6)를 나타낸다. 또한, 도 3A에 나타내는 절연성 기판 (113)과 도 6A에 나타내는 절연성 기판 (116)은, 2개의 섬유기재층이 편재하기 때문에, 편재하는 섬유기재층 각각을 기준으로 한 (B5) 및 (B6)를 나타낸다.
더욱이, 본 발명의 절연성 기판은, B5/B6가 1 이상이 되는 경우가 있지만 이것은, 예를 들면 도 4A에 나타내는 절연성 기판 (114)의 경우나, 도 6A에 나타내는 절연성 기판 (116)에 있어서 섬유기재층 (C3)를 기준으로 하였을 경우 등을 들 수 있다.
본 발명의 절연성 기판은, B5/B6가 상기 하한치 미만의 경우는, 섬유기재층이 극단적으로 편재하기 때문에, 절연성 기판의 휨이 지나치게 커질 수 있다. 한편, B5/B6가 상기 상한치를 넘는 경우는, 섬유기재층간의 거리가 너무 커서, 휨의 제어가 곤란해질 수 있다. 따라서, B5/B6가 상기 범위내라면, 섬유기재층이 밸런스가 양호하게 배치되기 때문에, 절연성 기판의 휨의 제어가 용이하게 된다.
본 발명의 절연성 기판은, 특별히 한정 되지 않지만, 전체 두께(B3)를 섬유기재층의 수로 균등하게 분할한 두께 (B4)의 각 영역(이하, 단순히 「두께 B4의 영역」또는 「B4영역」이라고 칭한다.) 내에, 각각 1개의 섬유기재층이 존재하는 것이, 절연성 기판의 휨이 지나치게 커지지 않고 휨의 제어가 용이하다는 관점에서 바람직하다.
본 발명의 절연성 기판은, 특별히 한정되지 않지만, 두께 (B4)의 각 영역 중의 적어도 1개가, 1개의 섬유기재층을, 대응하는 순위의 기준 위치 보다 제1면 측에 편재하여 갖고 있고, 상기 편재하는 섬유기재층은, 상기 섬유기재층의 제1면 측의 계면으로부터 상기 섬유기재층이 속하는 두께 (B4)의 영역의 상기 제1면 측의 경계까지의 거리(B7)와 상기 섬유기재층의 제2면 측의 계면으로부터 상기 섬유기재층이 속하는 두께 (B4)의 영역의 상기 제2면 측의 경계까지의 거리(B8)의 비(B7/B8)가, 0.1＜B7/B8＜0.9인 것이, 절연성 기판의 휨이 지나치게 커지지 않고 휨의 제어가 용이하다는 관점에서 바람직하다.
도 1A, 도 2A, 도 4A, 도 5A 및 도 6A에 나타내는 각 절연성 기판에, 각각 편재하는 섬유기재층을 기준으로 하였을 때의 (B7) 및 (B8)를 나타낸다. 또한, 도 3A에 나타내는 절연성 기판 (113)과 같이, 두께 (B4)의 영역 내에 1개도 섬유기재층이 존재하지 않는 경우나 복수의 섬유기재층이 존재하는 경우는, (B7) 및 (B8)를 특정할 수 없다. 도 1A에 나타내는 절연성 기판 (111)이나 도 2A에 나타내는 절연성 기판 (112)와 같이, 섬유기재층을 1층 밖에 갖지 않는 절연성 기판의 경우, (B7) 및 (B8)는, 각각 상술한 (B5) 및 (B6)과 동일한 값이 된다.
또, 본 발명의 절연성 기판이 복수의 섬유기재층을 갖는 경우는, 상기 복수의 섬유기재층 중의 가장 제1면 측에 위치하는 것이, 대응하는 순위의 기준 위치 보다 상기 제1면 측에 편재하여 배치되어 있는 것이, 절연성 기판이 휠 방향을 확실하게 제어하는 관점에서 바람직하다.
마찬가지의 관점에서, 상기 복수의 섬유기재층 중의 가장 제1면 측에 위치하는 것이, 대응하는 순위의 기준 위치 보다 상기 제1면 측에 편재하여 배치되며, 또한 가장 제2면 측에 위치하는 것이, 대응하는 순위의 기준 위치 보다 상기 제1면 측에 배치되어 있는 것이 특히 바람직하다.
본 발명의 절연성 기판의 전체 두께(B3)는, 특별히 한정되지 않지만, 통상 0.03~0.5mm, 바람직하게는 0.04~0.4mm이다.
본 발명의 절연성 기판의 전체 두께(B3)를 섬유기재층의 수로 균등하게 분할한 각 영역의 두께(B4)는, 특별히 한정되지 않지만, 통상 5~200μm이다.
본 발명의 절연성 기판이 갖는 수지층은, 열경화성, 감광성 등의 경화성 수지 조성물이 경화하여 이루어진 층이다. 한편, 본 발명의 절연성 기판이 갖는 섬유기재층은, 섬유기재에 상기 경화성 수지 조성물이 함침, 경화하여 이루어진 층이다.
또, 본 발명에 이용되는 절연성 기판은, 섬유기재층의 제1면 측에 있는 수지층과 제2면 측에 있는 수지층이 상이한 경화성 수지 조성물로 형성되어 있어도 된다. 복수의 수지층을 인접하여 적층하는 경우는, 수지층끼리의 접착성에 영향이 없는 범위에서, 인접한 수지층은 서로 상이한 경화성 수지 조성물로 형성되어 있어도 된다. 또, 섬유기재층은, 제1면 측의 수지층 또는 제2면 측의 수지층의 어느 하나를 형성하는 경화성 수지 조성물이 함침하여 있거나, 또는 제1면 측의 수지층을 형성하는 수지가 함침하고, 또 제2면 측의 수지층을 형성하는 수지가 함침하고, 섬유기재의 내부에서 2 종류의 수지가 접촉 또는 혼합하여 있어도 된다.
상기 섬유기재로서는, 특별히 한정되지 않지만, 반도체 장치의 제조 프로세스 및 사용 조건에 견딜 수 있는 내열성을 갖는 재료가 선택된다. 그와 같은 섬유기재로서는, 예를 들면, 유리 직포, 유리 부직포 등의 유리 섬유기재, 폴리아미드 수지 섬유, 방향족 폴리아미드 수지 섬유, 전체 방향족 폴리아미드 수지 섬유 등의 폴리아미드계 수지 섬유, 폴리에스테르 수지 섬유, 방향족 폴리에스테르 수지 섬유, 전 방향족 폴리에스테르 수지 섬유 등의 폴리에스테르계 수지 섬유, 폴리이미드 수지 섬유, 불소 수지 섬유, 폴리벤조옥사졸 수지 등을 주성분으로 하는 직포 또는 부직포로 구성되는 합성 섬유기재, 크래프트지, 코튼 린터지, 린터와 크래프트지의 혼초지 등을 주성분으로 하는 용지 기재 등의 유기 섬유기재 등의 섬유기재, 폴리에스테르, 폴리이미드 등의 수지 필름 등을 들 수 있다. 이것들 중에서도 유리 섬유기재가 바람직하다. 이것에 의하여, 절연성 기판의 강도를 향상할 수 있으며, 또 절연성 기판의 선팽창 계수를 작게 할 수 있다.
유리 섬유기재를 구성하는 유리로서는, 예를 들면 E유리, C유리, A유리, S유리, D유리, NE유리, T유리, H유리, 석영 유리 등을 들 수 있다. 이것들 중에서도, 특히 E유리, T유리를 이용하는 경우가, 유리 섬유기재의 고탄성화를 달성할 수 있으며, 선팽창 계수도 작게 할 수 있다.
상기 섬유기재의 두께는 특별히 한정되지 않지만, 통상 5~200μm 정도의 두께의 것이 이용되며, 특히 프린트 배선판의 코어층(절연성 기판의 부분)을 얇게 하고 싶은 경우에는 5~100μm 정도로 하는 것이 바람직하다.
상기 경화성 수지 조성물로서는, 열경화성, 감광성 등의 경화성 수지 조성물이 이용되지만, 통상은 열경화성 수지 조성물이 이용된다. 열경화성 수지 조성물은, 통상 열경화성 수지, 경화제, 충전재 등을 함유한다.
열경화성 수지로서는, 에폭시 수지, 시아네이트 수지, 비스말레이미드 수지, 페놀 수지, 벤즈옥사진 수지, 폴리아미드 수지, 폴리이미드 수지, 폴리 아미드이미드 수지 등이 이용되며, 통상은 에폭시 수지에 다른 열경화성 수지를 적절히 조합시켜 이용된다.
상기 에폭시 수지로서는, 특별히 한정되지 않지만, 실질적으로 할로겐 원자를 포함하지 않는 에폭시 수지이며, 예를 들면, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 E형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 Z형 에폭시 수지(4,4'-시클로헥시디엔 비스페놀형 에폭시 수지), 비스페놀 P형 에폭시 수지(4,4'-(1,4-페닐렌디이소프레디엔) 비스페놀형 에폭시 수지), 비스페놀 M형 에폭시 수지(4, 4'-(1,3-페닐렌디이소프레디엔) 비스페놀형 에폭시 수지) 등의 비스페놀형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 크실릴렌형 에폭시 수지, 페놀 아랄킬형 에폭시 수지, 비페닐 아랄킬형 에폭시 수지, 비페닐 디메틸렌형 에폭시 수지, 비페닐 아랄킬형 노볼락 에폭시 수지, 트리스페놀메탄 노볼락형 에폭시 수지, 1,1,2,2-(테트라페놀) 에탄의 글리시딜 에테르류, 3관능 또는 4관능의 글리시딜아민류, 테트라메틸 비페닐형 에폭시 수지 등의 아릴 알킬렌형 에폭시 수지, 나프탈렌 골격 변성 크레졸 노볼락형 에폭시 수지, 메톡시 나프탈렌 변성 크레졸 노볼락형 에폭시 수지, 메톡시 나프탈렌 디메틸렌형 에폭시 수지, 나프톨 알킬렌형 에폭시 수지등의 나프탈렌형 에폭시 수지, 안트라센형 에폭시 수지, 페녹시형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 노르보넨형 에폭시 수지, 아다만탄형 에폭시 수지, 플루오렌형 에폭시 수지, 상기 에폭시 수지를 할로겐화 한 난연화 에폭시 수지 등을 들 수 있다. 이것들 중의 1 종류를 단독으로 이용할 수도 있고, 다른 중량 평균 분자량을 갖는 2 종류 이상을 병용할 수도 있으며, 1 종류 또는 2 종류 이상과, 이것들의 프리폴리머를 병용할 수도 있다.
이들의 에폭시 수지 중에서도 노볼락형 에폭시 수지가 바람직하고, 그 중에서도 비페닐 아랄킬형 노볼락 에폭시 수지가 보다 바람직하고, 그 중에서도 비페닐 디메틸렌형 에폭시 수지가 특히 바람직하다.
비페닐 아랄킬형 노볼락 에폭시 수지란, 반복 단위 중에 하나 이상의 비페닐 알킬렌기를 갖는 에폭시 수지를 말한다. 예를 들면 크실릴렌형 에폭시 수지, 비페닐 디메틸렌형 에폭시 수지 등을 들 수 있다. 비페닐 디메틸렌형 에폭시 수지는, 예를 들면, 하기 식(I)로 나타낸다.
[식 Ι]
Figure pct00001
상기 식(I)에서 나타내는 비페닐 디메틸렌형 에폭시 수지의 평균 반복 단위수 n은, 특별히 한정되지 않지만, 1~10이 바람직하고, 특히 2~5가 바람직하다. 평균 반복 단위수 n이 상기 하한치 미만이라면 비페닐 디메틸렌형 에폭시 수지가 결정화하기 쉬워지거나, 범용 용매에 대한 용해성이 저하하기 때문에 취급이 곤란하게 되는 경우가 있다. 또, 평균 반복 단위수 n이 상기 상한치를 넘으면 수지의 유동성이 저하하고, 성형 불량등의 원인이 되는 경우가 있다.
에폭시 수지의 분자량은 특별히 한정되지 않지만, 노볼락형 에폭시 수지를 이용하는 경우에는, 그 중량 평균 분자량이 5.0×102~2.0×104의 범위인 것이 바람직하다. 노볼락형 에폭시 수지의 중량 평균 분자량은, 예를 들면 GPC(겔퍼미에이션크로마토그라피, 표준물질: 폴리스티렌 환산)으로 측정할 수 있다.
또, 에폭시 수지의 함유량은 특별히 한정되지 않지만, 열경화성 수지 조성물의 고형분 기준으로 1~65 중량％가 바람직하다.
본 발명의 열경화성 수지 조성물에 시아네이트 수지를 포함시킴으로써, 난연성을 향상시켜, 선팽창 계수를 작게 하고, 수지층의 전기 특성(저유전율, 저유전정접) 등을 향상시킬 수 있다. 상기 시아네이트 수지는, 특별히 한정되지 않지만, 예를 들면, 할로겐화 시안 화합물과 페놀류나 나프톨류를 반응시켜, 필요에 따라서 가열 등의 방법으로 프리폴리머화함으로써 얻을 수 있다. 또, 이와 같이 하여 조제된 시판품을 이용할 수도 있다.
상기 시아네이트 수지의 종류로서는, 특별히 한정되지 않지만, 예를 들면, 노볼락형 시아네이트 수지, 비스페놀 A형 시아네이트 수지, 비스페놀 E형 시아네이트 수지, 테트라 메틸 비스페놀 F형 시아네이트 수지등의 비스페놀형 시아네이트 수지, 디시클로펜타디엔형 시아네이트 수지, 비페닐 아랄킬형 시아네이트 수지, 및 나프톨 아랄킬형 시아네이트 수지 등을 들 수 있다. 노볼락형 시아네이트 수지는, 수지층의 선팽창 계수를 작게 할 수 있으며, 수지층의 기계적 강도, 전기 특성(저유전율, 저유전정접)에도 우수하다.
상기 시아네이트 수지는, 분자 내에 2개 이상의 시아네이트기(-O-CN)를 갖는 것이 바람직하다. 예를 들면, 2,2'-비스(4-시아네이토페닐)이소프로필리덴, 1,1'-비스(4-시아네이토페닐)에탄, 비스(4-시아네이토-3,5-디메틸페닐)메탄, 1,3-비스(4-시아네이토페닐-1-(1-메틸에틸리덴))벤젠, 디시클로펜타디엔형 시아네이트에스테르, 페놀 노볼락형 시아네이트에스테르, 비스(4-시아네이토페닐)티오에테르, 비스(4-시아네이토페닐)에테르, 1,1,1-트리스(4-시아네이토페닐)에탄, 트리스(4-시아네이토페닐)포스파이트, 비스(4-시아네이토페닐)술폰, 2,2-비스(4-시아네이토페닐)프로판, 1,3-, 1,4-, 1,6-, 1,8-, 2,6- 또는 2,7-디시아네이토나프탈렌, 1,3,6-트리시아네이토나프탈렌, 4,4-디시아네이토비페닐, 및 페놀 노볼락형, 크레졸 노볼락형의 다가 페놀류와 할로겐화 시안의 반응으로 얻을 수 있는 시아네이트 수지, 나프톨 아랄킬형의 다가 나프톨류와 할로겐화 시안과의 반응으로 얻을 수 있는 시아네이트 수지 등을 들 수 있다. 이것들 중에서, 페놀 노볼락형 시아네이트 수지가 난연성, 및 저열팽창성이 우수하며, 2,2-비스(4-시아네이토페닐)이소프로필리덴, 및 디시클로펜타디엔형 시아네이트에스테르가 가교 밀도의 제어, 및 내습 신뢰성이 우수하다. 특히, 페놀 노볼락형 시아네이트 수지가 저열팽창성의 점에서 바람직하다. 또, 다른 시아네이트 수지를 1 종류 또는 2 종류 이상 더 병용할 수도 있으며, 특별히 한정되지 않는다.
상기 시아네이트 수지는, 단독으로 이용하여도 되고, 종류가 상이한 시아네이트 수지를 병용하거나 시아네이트 수지와 그 프리폴리머를 병용할 수도 있다.
상기 프리폴리머는, 통상 상기 시아네이트 수지를 가열 반응 등에 의해, 예를 들면 3량화함으로써 얻는 것이며, 바니시의 성형성, 유동성을 조정하기 위하여 바람직하게 사용되는 것이다.
상기 프리폴리머는, 특별히 한정되지 않지만, 예를 들면, 3량화율이 20~50 중량％의 프리폴리머를 이용하였을 경우, 양호한 성형성, 유동성을 발현할 수 있다.
상기 시아네이트 수지의 함유량은, 특별히 한정되지 않지만, 열경화성 수지 조성물 전체의 고형분 기준으로 5~42 중량％가 바람직하다.
열경화성 수지 조성물에 포함되는 경화제란, 열경화성 수지의 경화제이며, 예를 들면, 에폭시기와 반응하여 수지 조성물을 경화시키는 화합물 이외, 에폭시기끼리의 반응을 촉진하는 경화촉진제도 사용된다.
열경화성 수지 조성물에 포함되는 경화제로서는, 특별히 한정되지 않지만, 예를 들면, 나프텐산 아연, 나프텐산 코발트, 옥틸산 주석, 옥틸산 코발트, 비스아세틸아세토네이토 코발트(II) 트리스아세틸아세토네이토코발트(III) 등의 유기 금속염, 트리에틸아민, 트리부틸아민, 디아자비시클로[2,2,2]옥탄 등의 3급 아민류, 2-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-에틸-4-에틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 2-운데실이미다졸, 1-시아노에틸-2-에틸-4-메틸 이미다졸, 1-시아노틸-2-운데실이미다졸, 2-페닐-4-메틸-5-히드록시이미다졸, 2-페닐-4,5-디히드록시이미다졸, 2,3-디히드로-1H-피롤로(1,2-a) 벤즈이미다졸 등의 이미다졸류, 페놀, 비스페놀 A, 노닐 페놀 등의 페놀 화합물, 아세트산, 안식향산, 살리실산, 파라톨루엔술폰산 등의 유기산 등, 또는 이들의 혼합물을 들 수 있다.
경화제의 양은, 특별히 한정되지 않지만, 유기 금속염, 이미다졸류를 이용하는 경우는, 열경화성 수지 조성물 전체의 고형분 기준으로 0.05~4 중량％인 것이 바람직하다. 또 페놀 화합물, 유기산을 이용하는 경우는, 열경화성 수지 조성물 전체의 고형분 기준으로 3~40 중량％인 것이 바람직하다.
열경화성 수지 조성물에 포함되는 충전재로서는, 특별히 한정되지 않지만, 예를 들면, 탈크, 소성 클레이, 미소성 클레이, 마이카, 유리 등의 규산염; 산화 티탄, 알루미나, 베마이트, 실리카, 용융 실리카 등의 산화물; 탄산칼슘, 탄산마그네슘, 하이드로탈사이트 등의 탄산염; 수산화 알루미늄, 수산화 마그네슘, 수산화 칼슘 등의 수산화물, 황산바륨, 황산칼슘, 아황산 칼슘 등의 황산염 또는 아황산염; 붕산 아연, 붕산 바륨, 붕산 알루미늄, 붕산 칼슘, 붕산 나트륨 등의 붕산염, 질화 알루미늄, 질화 붕소, 질화 규소, 질화 탄소 등의 질화물; 티탄산 스트론퓸, 티탄산 바륨 등의 티탄산염 등의 무기 충전재를 이용할 수 있다.
상기 무기 충전재의 입경은, 특별히 한정되지 않지만, 평균 입경이 0.005~10μm인 것이 바람직하고, 특히 평균 입경 5.0μm 이하의 구상 실리카인 것이 바람직하다. 더욱이 평균 입자 지름은, 예를 들면 입도 분포계(HORIBA 제, LA-500)에 의해 측정할 수 있다.
충전재의 함유량은 특별히 한정되지 않지만, 상기 열경화성 수지 조성물 전체의 고형분 기준으로 20~80 중량％가 바람직하다.
열경화성 수지 조성물은, 필요에 따라 다른 성분을 포함하고 있어도 되고, 예를 들면 무기 충전재와의 습윤성을 개선하기 위한 커플링제, 수지 조성물을 착색하기 위한 착색제, 소포제, 레벨링제, 난연제 등을 포함시킨다.
(절연성 기판의 제조 방법)
본 발명의 절연성 기판은, 상기 섬유기재 및 상기 경화성 수지 조성물을 이용함으로써 1층 이상의 섬유기재층 및 2층 이상의 수지층을 포함하며, 양면의 최외층이 수지층이며, 적어도 1개의 섬유기재층이, 대응하는 순위의 기준 위치 보다 제1면 측 또는 제2면 측에 편재하고, 섬유기재층 중에 상이한 방향으로 편재하는 것이 없는 것과 같은 층 구성의 적층체를 형성하고, 상기 적층체를 가열 가압 성형하여 경화시킴으로써 얻을 수 있다. 더욱이, 가열 가압 성형전의 상기 적층체가 갖는 경화성 수지 조성물은, B스테이지 상태이다. 이 가열 가압 성형전의 적층체를, 이하, 단순히 「적층체」라고 칭한다.
상기 적층체를 얻는 방법으로서는, 예를 들면, 프리프레그를 이용하는 방법이 있다.
프리프레그란 일반적으로, 섬유기재 등의 함침성 기재에 열경화성 수지 등을 포함하는 수지 조성물을 함침시켜, 필요에 따라서 상기 기재의 한쪽 면 또는 양면에 함침할 수 없었던 과잉 분의 수지 조성물이 담지되어 이루어진 수지층을 형성하고, B스테이지 상태로 경화 또는 건조시킨 것이다.
상기 적층체를 얻기 위하여 이용하는 프리프레그로서는, 비대칭 프리프레그 및 대칭 프리프레그가 있다. 본 발명에 있어서, 비대칭 프리프레그란, 기재층의 제1면 측에 설치된 수지층의 두께와 제2면 측에 설치된 수지층의 두께가 다른 프리프레그를 의미한다. 즉, 비대칭 프리프레그란, 프리프레그의 두께 방향에 대하여 기재층이 편재하고 있는 프리프레그이다.
한편, 대칭 프리프레그란, 기재층의 양면에 설치된 수지층의 두께가 서로 동일한 프리프레그를 의미한다. 또, 본 발명에 있어서, 기재층으로부터 두께 방향으로 돌출한 수지층이 거의 없는 프리프레그도 대칭 프리프레그로 한다.
본 발명에서는, 상기 섬유기재 및 상기 경화성 수지 조성물을 이용하여 제작한 프리프레그를 이용할 수 있다. 상기 경화성 수지 조성물을 상기 섬유기재에 함침시킬 때, 상기 경화성 수지 조성물을 용제에 용해하여 바니시로 하고, 상기 바니시를 상기 섬유기재에 함침시킨다.
상기 경화성 수지 조성물의 바니시를 얻기 위한 용제로서는, 적어도 상기 열경화성 수지 조성물에 대하여 양호한 용해성, 분산성을 나타내는 것이 바람직하지만, 악영향을 미치지 않는 범위에서 빈용매를 사용해도 된다. 구체적으로는, 알코올류, 에테르류, 아세탈류, 케톤류, 에스테르류, 알코올 에스테르류, 케톤 알코올류, 에테르 알코올류, 케톤 에테르류, 케톤 에스테르류, 및 에스테르 에테르류 등의 유기용제를 이용할 수 있다. 양호한 용해성을 나타내는 용제로서는, 예를 들면, 아세톤, 메틸에틸케톤, 메틸이소부틸케톤, 시크로펜타논, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈, 에틸렌글리콜모노메틸 에테르, 에틸렌글리콜모노부틸 에테르 등을 들 수 있다.
상기 바니시의 고형분(불휘발분) 농도는, 특별히 한정되지 않지만, 통상은 30~80 중량％ 정도로 한다.
본 발명에서 이용하는 비대칭 프리프레그 및 대칭 프리프레그는, 이하의 방법에 의해 제작할 수 있다.
(비대칭 프리프레그)
비대칭 프리프레그에 있어서, 비교적 얇은 수지층을 제1 수지층이라고 칭하고, 비교적 두꺼운 수지층을 제2 수지층이라고 칭한다. 또, 상기 제1 수지층을 형성하기 위하여 이용하는 경화성 수지 조성물을 제1 수지 조성물이라고 칭하고, 상기 제2 수지층을 형성하기 위하여 이용하는 경화성 수지 조성물을 제2 수지 조성물이라고 칭한다.
비대칭 프리프레그는, 양면의 수지층의 두께가 다르기 때문에, 섬유기재를 바니시 안에 침지시키는 단순한 방법으로 제작하는 것은 곤란하다.
도 7에 비대칭 프리프레그를 얻는 방법의 일례를 나타낸다. 이 방법에서는, 우선 도 7A에 나타내는 바와 같이, 제1 수지 조성물의 바니시를 캐리어 필름 (2'(film))에 도공한 제1 캐리어 재료 (2'), 및 제2 수지 조성물의 바니시를 캐리어 필름 (3'(film))에 도공한 제2 캐리어 재료 (3')을 제조한다. 또, 섬유기재 (1')을 준비한다. 다음에, 도 7B에 나타내는 바와 같이, 이들 제1 및 제2 캐리어 재료를, 그것들의 바니시 도공층 (2'(layer)), (3'(layer))이 섬유기재 (1')와 마주보도록, 상기 섬유기재 (1')에 중첩하여 라미네이트 함으로써, 비대칭 프리프레그 (101)의 제1 수지층 (2) 측 표면 및 제2 수지층 (3) 측 표면에 캐리어 필름 (2'(film)), (3'(film))이 각각 적층된 캐리어 필름 첨부 비대칭 프리프레그 (102)를 얻을 수 있다. 비대칭 프리프레그 (101)의 섬유기재층 (1)은, 비대칭 프리프레그의 두께를 2 분할한 (A-A)선 보다 제1 수지층 (2) 측에 편재하고 있다.
캐리어 필름은, 비대칭 프리프레그를 얻은 후, 필요에 따라서 박리 등의 방법으로 제거해도 된다. 예를 들면, 비대칭 프리프레그를 포함하는 2매 이상의 프리프레그를 라미네이트 성형하는 단계에 있어서, 프리프레그 적층체의 최외각 표면에 위치하는 캐리어 필름을 제거하며, 그 이외의 캐리어 필름을 전부 프리프레그로부터 미리 제거한 후, 이들 프리프레그를 중첩한다.
더욱이, 상기 캐리어 필름은, 금속박 및 수지 필름으로 이루어진 군으로부터 선택된다.
상기 금속박으로서는, 예를 들면, 구리박, 알루미늄박 등의 금속박, 지지체 위에 구리 도금 처리를 실시하여 형성한 구리 박막(薄膜) 등을 들 수 있다.
상기 수지 필름으로서는, 예를 들면, 폴리에틸렌, 폴리프로필렌 등의 폴리올레핀, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 테레프탈레이트 등의 폴리에스테르, 폴리카보네이트, 실리콘 시트 등의 이형지, 불소계 수지, 폴리이미드 수지 등의 내열성을 가진 열가소성 수지 필름 등을 들 수 있다. 이것들 중에서도, 폴리에스테르로 구성되는 필름이 가장 바람직하다. 이것에 의해, 수지층으로부터 적절한 강도로 박리하는 것이 용이하여진다.
제1 및 제2 캐리어 재료 (2'), (3')을 섬유기재 (1')에 라미네이트 하는 방법으로서는, 예를 들면, 진공 라미네이트 장치를 이용하는 방법이 있다. 이 방법에서는, 섬유기재 (1')의 제1면 측으로부터 제1 캐리어 재료를 중첩하고, 제2면 측으로부터 제2 캐리어 재료를 중첩하고, 감압하에 라미네이트 롤로 접합 또는 밀봉한 후, 열풍 건조 장치로 제1 및 제2 캐리어 재료를 구성하는 수지 조성물을 그 용융 온도 이상의 온도로 가열 처리한다. 이 때, 상기 감압하에서 유지되는 점에서, 섬유기재 중에 모세관 현상에 의해 용융, 함침시킬 수 있다.
상기 가열 처리하는 다른 방법은, 예를 들면 적외선 가열 장치, 가열 롤 장치, 평판 모양의 열반프레스 장치 등을 이용하여 실시 할 수 있다.
비대칭 프리프레그를 얻는 다른 방법으로서 다음과 같은 방법도 있다.
(1) 섬유기재 (1')의 한쪽 면에, 제1 수지층 (2)가 되는 제1 수지 조성물의 바니시를 함침, 건조시키고, 그 위에 캐리어 필름 (2'(film))를 중첩하고, 섬유기재 (1') 다른 방향의 한쪽 면에, 제2 수지층 (3)이 되는 제2 수지 조성물의 바니시를 함침, 건조시켜, 그 위에 캐리어 필름 (3'(film))을 중첩하고 가열, 가압하는 방법.
(2) 섬유기재 (1')의 제1면 측에, 제1 수지 조성물의 바니시를 도포, 함침, 건조하여 제1 수지층 (2)를 형성하고, 상기 섬유기재 (1')의 제2면에 제2 수지 조성물의 바니시를 롤 코터, 콤마 코터 등으로 도포, 건조하여 제2 수지층 (3)을 형성하고, 제1 및 제2 수지층을 B스테이지화하고, 이 B스테이지화한 제1 및 제2 수지층 2, 3의 표면에 각각 캐리어 필름 (2'(film)), (3'(film))을 중첩하고 가열, 가압하에 라미네이트 하는 방법.
(3) 섬유기재 (1')에, 제1 수지 조성물의 바니시를 도포, 함침, 건조하여 제1 수지층 (2)를 형성하고, 그 다음에 상기 제1 수지층의 표면에 캐리어 필름 (2')(film)를 중첩한다.
더욱이, 제2 수지 조성물의 바니시를 캐리어 필름 (3'(film))에 도공한 제2 캐리어 재료 (3')을 별도로 제조하고, 상기 제2 캐리어 재료 (3')을, 그 제2 수지층 (3'(layer))이 섬유기재 (1')의 제1 수지층 (2)를 설치한 것과는 반대 측의 면에 마주보도록 중첩하고 가열, 가압하에 라미네이트 하는 방법.
(4) 섬유기재 (1')의 한쪽의 면에 제1 수지 조성물의 바니시, 다른쪽의 면에 제2 수지 조성물의 바니시를 각각 다이코터로 도포, 함침, 건조하고, 각각 제1 수지층 (2), 제2 수지층 (3)을 형성하는 방법. 이 때, 미리 섬유기재 (1')에 제1 수지 조성물 또는 제2 수지 조성물을 함침시켜, 그 후 한쪽의 면에 제1 수지 조성물의 바니시, 다른쪽의 면에 제2 수지 조성물을 각각 다이코터로 도포, 건조하여도 된다.
(대칭 프리프레그)
한편, 대칭 프리프레그는, 비대칭 프리프레그와는 상이하며, 양면의 수지층의 두께가 동일하기 때문에, 일반적인 함침의 수법, 예를 들면 유리 클로스를 바니시에 침지하는 방법, 각종 코터에 의한 도포하는 방법, 스프레이에 의한 취부하는 방법 등을 채용할 수 있으며, 적절한 수법에 의해 수지 조성물을 함침시킨 기재를, 예를 들면 90~220℃의 온도에서 1~10분 건조시킴으로써, B스테이지 상태의 대칭 프리프레그를 얻을 수 있다.
또, 대칭 프리프레그는 상술한 비대칭 프리프레그의 제조 방법과 같은 방법으로 섬유기재층의 양면에 설치하는 수지층의 두께가 서로 동일하여지도록 조정함으로써 얻을 수도 있다.
프리프레그를 이용하여 상기 적층체를 얻는 방법으로서는, 예를 들면, (a) 비대칭 프리프레그를 이용하는 방법, (b) 대칭 프리프레그의 한쪽 면에 수지층을 더 적층하는 방법, 및 (c) 두께가 상이한 프리프레그를 조합하여 적층하는 방법 등을 들 수 있다.
이하, 상기 (a)~(c)의 각 방법에 대하여 상세하게 설명한다. 더욱이, 통상은 가열 가압 성형전의 적층체가 갖는 각 섬유기재층 및 각 수지층의 두께는, 가열 가압 성형 후에도 거의 변함이 없다. 이 때문에, 상기 적층체에 있어서도. 섬유기재층을 제1면 측으로부터 순차적으로 Cx(x는 1~n으로 나타내는 정수이며, n은 섬유기재층의 수이다.)로 하고, 적층체의 전체 두께(B3)를 섬유기재층의 수(n)로 균등하게 분할하고, 분할한 각 영역의 두께(B4)를 균등하게 더 2 분할하였을 때의 분할 위치를 섬유기재층(Cx)의 기준 위치로 하고, 상기 각각의 기준 위치를 제1면 측으로부터 순차적으로 Ax(x는 1~n으로 나타내는 정수이며, n은 섬유기재층의 수이다.)로 한다.
(a) 비대칭 프리프레그를 이용하는 방법
비대칭 프리프레그는 상술한 바와 같이, 섬유기재층의 양면에 수지층을 갖고, 프리프레그의 두께 방향에 대하여 섬유기재층이 편재하고 있다. 따라서, 1매의 비대칭 프리프레그를, 절연성 기판을 얻기 위한 적층체로서 이용할 수 있다. 1매의 비대칭 프리프레그를 가열 가압 성형하여 경화시킴으로써, 도 1에 나타내는 절연성 기판을 얻을 수 있다.
또, 비대칭 프리프레그와 대칭 프리프레그를 조합하여 적층함으로써도 상기 적층체를 얻을 수 있다.
예를 들면, 우선, 도 8A에 나타내는 바와 같이, 1매의 비대칭 프리프레그 (101)와 2매의 대칭 프리프레그 (103)을 준비한다. 비대칭 프리프레그 (101)은, 섬유기재층 (1)의 제1면 측에 제1 수지층 (2)(얇은 수지층), 제2면 측에 제2 수지층 (3)(두꺼운 수지층)을 갖고, 대칭 프리프레그 (103)은, 섬유기재층 (1)의 양면에 동일한 두께의 수지층 (4)를 갖는다. 이들의 프리프레그를, 제1면 측으로부터 비대칭 프리프레그 (101), 대칭 프리프레그 (103), (103)의 순서로 배치하고, 얇은 제1 수지층 (2)가 제1면 측의 최외층이 되도록 비대칭 프리프레그 (101)은 배향된다. 다음에, 도 8B에 나타내는 바와 같이, 이들의 프리프레그를 중첩하여 라미네이트 함으로써, 적층체 (121)을 얻을 수 있다. 적층체 (1210이 갖는 섬유기재층 (C1)은, 대응하는 순위의 기준 위치 (A1-A1)선 보다 제1면 측의 방향으로 편재하는다. 얻어지는 적층체 (121)을 가열 가압 성형하여 경화시키면, 도 5A에 나타내는 절연성 기판을 얻을 수 있다.
그 외의 예로서는, 우선, 도 9A에 나타내는 바와 같이, 제1면 측으로부터 비대칭 프리프레그 (101), 대칭 프리프레그 (103), 비대칭 프리프레그 (101)을 순차적으로 배치한다. 다음에, 도 9B에 나타내는 바와 같이, 이들의 프리프레그를 중첩하여 라미네이트 하면, 적층체 (122)를 얻을 수 있다.
적층체 (122)가 갖는 섬유기재층 (C1), (C3)이, 각각 대응하는 순위의 기준 위치 (A1-A1)선, (A3-A3)선 보다 제1면 측의 방향으로 편재하도록 상기 2개의 비대칭 프리프레그 (101), (101)은 배향된다. 얻어지는 적층체 (122)를 가열 가압 성형하여 경화시키면, 도 6A에 나타내는 절연성 기판을 얻을 수 있다.
또, 도시는 하지 않지만, 복수의 비대칭 프리프레그를 적층함으로써 본 발명에서 이용되는 적층체를 얻을 수도 있다.
복수의 비대칭 프리프레그를 이용할 때는, 비대칭 프리프레그의 섬유기재층이 동일한 방향으로 편재하도록 적층한다.
(a) 방법으로 이용되는 프리프레그의 두께는, 특별히 한정되지 않고, 얻어지는 적층체의 적어도 1개의 섬유기재층이, 대응하는 순위의 기준 위치 보다 제1면 측 또는 제2면 측에 편재하고, 또 섬유기재층 중에 상이한 방향으로 편재하는 것이 없도록, 적절히 조정할 수 있다.
(b) 대칭 프리프레그의 한쪽 면에 수지층을 더 적층하는 방법
본 발명에 이용하는 적층체를 얻는 다른 방법으로서 대칭 프리프레그의 한쪽 면에 수지층을 더 적층하는 방법이 있다. 대칭 프리프레그의 한쪽 면에 수지층을 적층시키는 방법으로서는, 특별히 한정되지 않지만, 예를 들면, 상술한 경화성 수지 조성물의 바니시를 도포, 건조시키는 방법이나, 수지 시트를 중첩하고 가열, 가압하는 방법 등을 들 수 있다. 상기 수지 시트란, 상술한 경화성 수지 조성물을 B스테이지 상태로 한 수지층을 포함하는 시트이다. 상기 수지 시트로서는, B스테이지 상태의 수지층의 한쪽 면 또는 양면에 캐리어 필름이 적층되어 이루어진 것을 이용할 수도 있으며, 이와 같은 캐리어 필름을 갖는 수지 시트를 이용하는 경우는, 대칭 프리프레그 위에 적층할 때에, 상기 대칭 프리프레그의 수지층과 접하는 면 측의 캐리어 필름은 제거하고 나서 적층한다.
수지 시트를 갖는 캐리어 필름으로서는, 상기 비대칭 프리프레그의 제작에 이용되는 캐리어 필름과 마찬가지의 것을 이용할 수 있다. 또, 수지 시트를 갖는 수지층은, 상기 경화성 수지 조성물을 B스테이지 상태로 한 것으로 이루어진다.
더욱이, JIS-K6900에서의 정의에서는, 시트란 얇고, 일반적으로 그 두께가 길이와 폭에 비해서 작은 평평한 제품을 말하며, 필름이란 길이 및 폭에 비하여 두께가 지극히 작고, 최대 두께가 임의로 한정 되어 있는 얇은 평평한 제품으로, 통상 롤의 형태로 공급되는 것을 말한다. 따라서, 시트 중에서도 두께가 특히 얇은 것을 필름이라 하지만, 시트와 필름의 경계는 정확하지 않고, 명확하게 구별하기 어렵기 때문에, 본 발명에서는, 두께가 두꺼운 것 및 얇은 것의 양쪽 모두의 의미를 포함하여, 「시트」라고 정의한다.
도 10에, 대칭 프리프레그와 수지 시트를 이용하여 본 발명에 이용하는 적층체를 얻는 방법을 나타낸다. 우선, 도 10A에 나타내는 바와 같이, 대칭 프리프레그 (103)과 캐리어 필름 (4'(film)) 및 B스테이지 상태의 수지층 (4'(layer))로 이루어진 수지 시트 (4'(sheet))를 준비하고, 대칭 프리프레그 (103)의 한쪽 면의 수지층 (4) 위에, 수지 시트 (4'(sheet))의 수지층 (4'(layer))이 대칭 프리프레그 (103)의 수지층 (4) 측으로 향하게 배치한다. 다음으로, 대칭 프리프레그 (103)으로 수지 시트 (4'(sheet))를 중첩시켜 라미네이트 하고, 캐리어 필름 (4'(film))를 제거함으로써, 도 10B에 나타내는 적층체 (123)을 얻을 수 있다. 적층체 (123)이 갖는 섬유기재층 (C1)이, 기준 위치 (A1-A1)선 보다 제1면 측에 편재하도록, 수지 시트 (4'(sheet))와 대칭 프리프레그 (103)은 배향된다. 얻어지는 적층체 (123)을 경화시키면, 도 2A에 나타내는 절연성 기판을 얻을 수 있다.
또, 대칭 프리프레그의 한쪽 면에 수지층을 더 적층한 적층체를 복수매 제작하고, 제작한 복수매의 적층체를 중첩하여 라미네이트 함으로써도 본 발명에 이용하는 적층체를 얻을 수 있다. 이 때, 상이한 방향으로 편재하는 섬유기재층이 없도록, 상기 복수의 적층체를 적층한다.
(b) 방법에서 이용되는 프리프레그 및 수지 시트의 두께는, 특별히 한정되지 않고, 얻어지는 적층체의 적어도 1개의 섬유기재층이, 대응하는 순위의 기준 위치 보다 제1면 측 또는 제2면 측에 편재하고, 섬유기재층 중에 상이한 방향으로 편재하는 것이 없도록, 적절히 조정할 수 있다.
(c) 두께가 다른 프리프레그를 조합시켜 적층하는 방법
본 발명에 이용하는 적층체는, 두께가 상이한 프리프레그를 조합시켜 적층 함으로써도 얻을 수 있다. 예를 들면, 두께가 다른 대칭 프리프레그를 조합시켜 적층하는 방법을 도 11에 나타낸다. 우선 도 11A에 나타내는 바와 같이, 비교적 얇은 대칭 프리프레그 (103')와 비교적 두꺼운 대칭 프리프레그 (103'')를 준비하고, 제1면 측으로부터 얇은 대칭 프리프레그 (103')와 두꺼운 대칭 프리프레그 (103'')를 순차적으로 배치한다. 이들의 대칭 프리프레그 (103'), (103'')을 중첩하여 라미네이트 함으로써, 도 11B에 나타내는 적층체 (124)를 얻을 수 있다. 얻어지는 적층체 (124)가 갖는 섬유기재층 (C1) 및 (C2)가, 각각 대응하는 순위의 기준 위치 (A1-A1)선 및 (A2-A2)선 보다 제1면 측에 편재하도록, 얇은 대칭 프리프레그 (103') 및 두꺼운 대칭 프리프레그 (103'')은 배향된다. 더욱이, 적층체 (124)에는, 두께 (B4)의 각 영역 내에 각각 1개의 섬유기재층이 존재한다.
(c) 방법에서 이용되는 프리프레그로서는, 얻어지는 적층체의 적어도 1개의 섬유기재층이, 대응하는 순위의 기준 위치 보다 제1면 측 또는 제2면 측에 편재하고, 섬유기재층 중에 상이한 방향으로 편재하는 것이 없는 것이라면, 어느 것이라도 된다. 예를 들면 도 11에 나타내는 대칭 프리프레그로 한정하지 않고, 비대칭 프리프레그를 이용할 수 있으며, 그 두께도 특별히 한정되지 않고, 적절히 조정할 수 있다.
또, 상기 (a)~(c)으로 이루어진 군으로부터 선택되는 2 이상의 방법을 조합시킨 방법에 의해, 본 발명에서 이용하는 적층체를 얻을 수도 있다.예를 들면, 상기 (a)~(c)으로 이루어진 군으로부터 선택되는 2 이상의 방법에 의해, 각각 적층체를 제작하고, 얻어지는 적층체를 더 중합하여 라미네이트 하는 방법 등을 들 수 있다.
또, 본 발명에서 이용되는 적층체로서는, 상술한 방법에 의해 얻어지는 적층체에, 섬유기재층 및 수지층을 더 적층한 것이어도 된다. 섬유기재층 및 수지층을 더 적층하는 방법으로서는, 예를 들면, 섬유기재의 한쪽 면에 수지 조성물의 바니시를 함침, 건조시켜, 그 위에 캐리어 필름을 적층한 것을, 그 섬유기재 측이 적층체의 수지층 측을 향하도록 배치하여 적층체의 1면 또는 양면에 중첩시켜 가열, 가압하에 라미네이트 하는 방법 등을 들 수 있다. 게다가 적층체의 최외층에 있는 캐리어 필름을 제거하고, 이것을 반복할 수도 있다.
더욱이, 이 방법에 의해 본 발명에서 이용하는 적층체를 제작하는 경우, 더 적층하는 수지층의 두께는, 상기 적층체가 갖는 적어도 1개의 섬유기재층이, 대응하는 순위의 기준 위치 보다 제1면 측 또는 제2면 측으로 편재하고, 또 상이한 방향으로 편재하고 있는 섬유기재층이 없도록 적절히 조정한다.
상기 적층체를 제작하는 때에, 복수매의 프리프레그를 이용하는 경우 상기 프리프레그로서는, 상이한 경화성 수지 조성물 및/또는 섬유기재를 이용하여 얻어지는 것을 조합시켜 이용할 수 있다. 또, 더 수지층이나 섬유기재층을 적층하는 경우에도, 각각 상이한 것을 조합시켜 이용하여도 된다.
상기 적층체에 있어서, 복수의 수지층이 인접하여 배치되는 경우는, 수지층끼리의 접착성에 영향이 없는 범위에서, 서로 인접한 수지층은 서로 상이한 경화성 수지 조성물로 이루어진 것이어도 된다.
또한, 상기 적층체의 제작 방법은, 상술한 것으로 한정 되지 않고, 본 발명의 절연성 기판에 이용할 수 있는 적층체를 제작할 수 있는 방법이면, 다른 방법을 채용할 수도 있다.
본 발명의 절연성 기판은, 통상은 120~230℃, 1~5MPa로 상기 적층체를 가열 가압 성형함으로써 얻을 수 있다.
2.금속장 적층판
본 발명의 금속장 적층판은, 상기 본 발명의 절연성 기판의 적어도 1면 측에 금속 박층이 설치되어 있는 것을 특징으로 하는 것이다.
본 발명의 금속장 적층판은, 예를 들면, 본 발명의 절연성 기판의 제조에 이용되는 상기 적층체의 적어도 1면 측의 최외층 수지층 위에, 금속박을 더 적층하고, 통상 120~230℃, 1~5MPa로 가열 가압 성형 함으로써 얻어진다.
더욱이, 상기 적층체의 최외층에 금속박 이외의 캐리어 필름이 적층되어 있는 경우는, 상기 캐리어 필름을 제거하고, 노출한 수지층 위에 금속박을 적층할 수 있다. 한편, 적어도 1면 측의 최외층에 캐리어 필름으로서 금속박이 적층된 적층체를 이용하는 경우는, 상기 금속박은 제거시키지 않고 적층시킨 채로 가열 가압 성형 함으로써, 본 발명의 금속장 적층판을 얻을 수 있다.
본 발명의 금속장 적층판에 이용되는 금속박으로서는, 예를 들면, 구리, 구리계 합금, 알루미늄, 알루미늄계 합금, 은, 은계 합금, 금, 금계 합금, 아연, 아연계 합금, 니켈, 니켈계 합금, 주석, 주석계 합금, 철, 철계 합금 등의 금속박을 들 수 있다.
3. 프린트 배선판
본 발명의 프린트 배선판은, 상기 본 발명의 절연성 기판의 적어도 1면에, 1층 또는 2층 이상의 도체 회로층을 설치한 것이다.
상기 절연성 기판 또는 금속장 적층판을 코어 기판으로서 이용하여 그 한면 또는 양면에, 서브트랙티브법, 애디티브법, 세미애디티브법 등의 공지의 방법에 의해 도체 회로를 형성하고, 양면의 도통을 취함으로써, 프린트 배선판을 얻을 수 있다. 통상은, 코어 기판에 형성한 내층 회로 위에 층간 절연층과 도체 회로층을 빌드업 하고, 도체 회로층간의 도통을 취하며, 최외층 회로를 그 단자부만 노출시켜 솔더 레지스트로 피복 함으로써, 다층 프린트 배선판으로 한다.
빌드업의 층간 절연층으로서는, 열경화성 수지 조성물의 시트 또는 프리프레그를 이용할 수 있다. 층간 절연층 위에 도체 회로층을 형성하는 방법으로서는, 세미 애디티브법이 바람직하다. 코어 기판의 양면 또는 각 도체 회로층의 사이의 도통은, 드릴 또는 레이저에 의해 홀의 가공을 실시하여, 홀의 내부를 도금하거나 도전성 재료로 충전함으로써 형성할 수 있다.
일반적으로, 반도체 소자가 탑재되지 않은 상태의 프린트 배선판은, 반도체 소자 탑재면에 설치한 도체 회로층에 포함되는 금속 잔존율(잔존 면적)이나 회로 패턴 형상과 그 반대측인 비 탑재면에 설치한 도체 회로층에 포함되는 금속 잔존율이나 회로 패턴 형상의 영향을 받고, 플러스 휨과 마이너스 휨의 어느 하나가 발생할 가능성이 있으며, 게다가 동일한 사양의 프린트 배선판이어도 개개의 제품 마다 플러스 휨 또는 마이너스 휨이 불규칙하게 발생할 가능성이 있다.
이것에 대하여 본 발명에 있어서는, 코어 기판의 절연성 부분인 절연성 기판이 상술한 것과 마찬가지로, 1층 이상의 섬유기재층 및 2층 이상의 수지층을 포함하고, 양면의 최외층이 수지층인 적층체의 경화물로부터 이루어진, 적어도 1개의 섬유기재층이, 대응하는 순위의 기준 위치 보다 제1면 측 또는 제2면 측에 편재하고, 섬유기재층 중에 상이한 방향으로 편재하는 것이 없다. 이것에 의해 상기 절연성 기판 및 이 절연성 기판을 이용한 프린트 배선판이, 섬유기재층이 편재하는 방향을 외측으로 하여 휘어져 형성되거나, 또는 평탄하게 성형되어 휨의 방향이나 정도를 제어할 수 있다.
4. 반도체 장치
본 발명의 반도체 장치는, 상기 본 발명의 프린트 배선판의 도체 회로층 위에 반도체 소자를 탑재하여 이루어진 것이다.
일반적으로, 프린트 배선판의 열수축율은 반도체 소자의 열수축율 보다 크기 때문에, 프린트 배선판의 1면에 반도체 소자를 탑재하면, 반도체 소자 탑재면측을 외측으로 하여 휘는, 이른바 마이너스 휨이 발생하기 쉽다.
또, 본 발명의 프린트 배선판은, 코어층에 포함되는 섬유기재층이 편재하는 방향을 외측으로 하여 휘는 성질을 갖는다.
따라서, 반도체 장치의 마이너스 휨을 경감 또는 방지할 수 있는 관점에서 본 발명의 반도체 장치는, 상기 프린트 배선판에 포함되는 절연성 기판에 있어서 섬유기재층이 편재하는 방향에 있는 제1면 측과는 반대 측의 제2면 측에 설치된 도체 회로층 위에 반도체 소자가 탑재되어 있는 것이 바람직하다.
마찬가지의 관점에서, 상기 프린트 배선판에 포함되는 절연성 기판이 갖는 섬유기재층 중에, 가장 제1면 측에 위치하는 섬유기재층이, 대응하는 순위의 기준 위치 보다 상기 제1면 측에 편재하게 배치되어 상기 반도체 소자가, 섬유기재층이 편재하는 방향에 있는 제1면 측과는 반대 측의 제2면 측에 설치된 도체 회로층 위에 반도체 소자가 탑재되어 있는 것이 특히 바람직하다.
프린트 배선판의 도체 회로층 위에 반도체 소자를 탑재하는 방법으로서는, 프린트 배선판의 탑재면측의 도체 회로층 위에, 다이 어태치(die attach)층을 형성하고, 상기 다이 어태치층을 개재하여 반도체 소자를 가접착하고, 필요에 따라서 경도하게 프레싱하면서 다이아 터치층을 가열 연화 또는 가열 경화시킴으로써, 반도체 소자를 고정할 수 있다.
다이 어태치재로서는, 예를 들면 (메타)아크릴산 에스테르 공중합체 등의 열가소성 수지를 함유하는 열가소성 수지 조성물로 이루어진 다이 어태치재 필름이나, 에폭시 수지 등의 열경화성 수지를 함유하는 열경화성 수지 조성물로 이루어진 다이 어태치재 페이스트가 이용된다.
통상, 반도체 소자를 고정과 동시에 또는 고정한 후에, 반도체 소자와 프린트 배선판을 솔더 볼, 와이어 본딩 등의 공지의 방법으로 전기적 접속한다.
전기적 접속의 후에, 소자 탑재면은 필요에 따라서 공지의 방법으로 봉지해도 된다. 봉지재는 특별히 한정되지 않지만, 종래부터 알려져 있는 반도체 봉지용 에폭시 수지 조성물이 바람직하게 이용된다. 반도체 봉지용 에폭시 수지 조성물은, 에폭시 수지, 경화제, 무기 충전재, 경화촉진제, 그 외 필요에 따라서 착색제, 이형제, 저응력 성분, 산화 방지제등의 첨가제를 함유하고, 이들의 재료를 혼련 하고, 과립 모양 또는 시트 또는 필름 모양으로 성형한 것을 봉지재로서 이용할 수 있으며, 예를 들면, 특개 2008-303367호 공보의 기재를 참고로 하여 조제할 수 있다.
또, 별개의 방법으로서는, 프린트 배선판에 솔더 범프를 갖는 반도체 소자를 실장하고, 솔더 범프를 개재하여 상기 프린트 배선판과 반도체 소자를 접속한다. 그리고, 프린트 배선판과 반도체 소자와의 사이에는 액상 봉지 수지(언더 필)를 충전하고, 반도체 장치를 제조한다.
솔더 범프는, 주석, 납, 은, 구리, 비스무트 등으로 이루어진 합금으로 구성되는 것이 바람직하다. 반도체 소자와 프린트 배선판의 접속 방법은, 플립 칩 본더 등을 이용하여 프린트 배선판 위의 접속용 전극부와 반도체 소자의 솔더 범프의 위치 맞춤을 실시한 뒤, IR 리플로우 장치, 열판, 그 외의 가열 장치를 이용하여 솔더 범프를 융점 이상으로 가열하고, 프린트 배선판과 솔더 범프를 용융 접합함으로써 접속한다. 또한, 접속 신뢰성을 양호하게 하기 위하여, 미리 프린트 배선판 위의 접속용 전극부에 솔더 페이스트 등의 비교적 융점이 낮은 금속의 층을 형성하여 두어도 된다. 이 접합 공정에 앞서서, 솔더 범프, 및/또는 프린트 배선판 위의 접속용 전극부의 표층에 플럭스를 도포함으로써 접속 신뢰성을 향상시킬 수도 있다.
도 12는, 도 1에 나타내는 절연성 기판 (111)을 코어층으로서 갖는 프린트 배선판 위에 반도체 소자를 탑재한 예에 대하여, 그 단면을 모식적으로 나타낸 도면이다.
도 12에 있어서 반도체 장치 (131)는, 프린트 배선판 (7)에 포함되는 섬유기재층 (C1)이 편재하는 방향에 있는 면과는 반대 측의 면에, 반도체 소자 (8)을 탑재하여 이루어진다.
반도체 장치 (131)의 프린트 배선판 (7)은, 반도체 장치 (131)의 코어층 (5)의 양면에 다층화된 도체 회로층이 설치되어 있다. 반도체 장치 (131)의 코어층 (5)는, 도 1에 나타내는 절연성 기판 (111)과 동일한 층 구성이며, 제1면 측으로부터 수지층 (r1), 섬유기재층 (C1), 수지층 (r2)의 순서로 적층하고, 섬유기재층 (C1)이 대응하는 순위의 기준 위치 (A1-A1)선 보다 수지층 (r1)측에 편재하도록 배향하여 이루어진다.
도체 회로층 부분은, 프린트 배선판 (7)의 양면이 모두, 내층 회로 (9), 층간 절연층 (10), 외층 회로 (11)의 순서로 빌드업 되어서 이루어지며, 도체 회로층의 내층 회로 (9)와 외층 회로 (10)의 사이는 비아 홀 (12)를 통하여 도통되며, 코어 기판 양면의 회로 사이는 쓰루홀 (13)을 통하여 도통되며, 양면의 외층 회로 (11)은 모두 단자부를 제외하고 솔더 레지스트 (14)로 피복되어 있다.
반도체 소자 (8)은, 프린트 배선판 (7)에 포함되는 섬유기재층 (C1)이 편재하는 방향에 있는 면과는 반대 측의 면에, 액상 봉지 수지 (15)를 개재하여 고착되며, 프린트 배선판 (7)의 외층 회로 (11)의 단자부와 반도체 소자 (8)의 하면에 설치된 전극 패드가 위치 맞춤 되어, 솔더 범프 (16)을 개재하여 접속되고 있다. 또한, 이 예에서는, 소자 탑재면은 봉지되어 있지 않다.
프린트 배선판 (7)의 열수축율은 반도체 소자 (8)의 열수축율 보다 크고, 반도체 장치 (131)은 이른바 마이너스 휨이 발생하기 쉽다. 이것에 대하여, 반도체 장치 (131)에 이용된 프린트 배선판 (7)은, 그 코어층 (5)으로서 도 1에 나타내는 절연성 기판 (111)을 갖고, 섬유기재층 (C1)이 편재하는 방향에 있는 면을 외측으로 하여 휘는 성질이 있기 때문에, 반도체 소자 탑재면과의 관계에서는 이른바 플러스 휨의 힘을 발생시킨다.
따라서, 프린트 배선판 (7)이 반도체 소자 탑재시의 마이너스 휨을 경감하고, 반도체 장치 (131)에 우수한 평탄성을 부여할 수 있다.
도 13은, 도 5에 나타내는 절연성 기판 (115)를 코어층으로서 갖는 프린트 배선판 위에 반도체 소자를 탑재한 예에 대하여, 그 단면을 모식적으로 나타낸 도면이다.
도 13에 있어서 반도체 장치 (132)는, 프린트 배선판 (7)에 포함되는 섬유기재층 (C1)이 편재하는 방향에 있는 면과는 반대 측의 면에, 반도체 소자 (8)을 탑재하여 이루어진다.
반도체 장치 (132)의 프린트 배선판 (7)은, 코어층 (5)의 양면에 다층화 된 도체 회로층 (17)이 설치되어 있다. 반도체 장치 (132)의 코어층 (5)는, 도 5에 나타내는 절연성 기판 (115)과 동일한 층 구성이며, 제1면 측으로부터 수지층 (r1), 섬유기재층 (C1), 수지층 (r2), (r3), 섬유기재층 (C2), 수지층 (r4), (r5), 섬유기재층 (C3), 수지층 (r6)의 순서로 적층하고, 3층의 섬유기재층 중에, 제1면 측의 외측에 설치된 섬유기재층 (C1)은 대응하는 순위의 기준 위치 (A1-A1)선 보다 수지층 (r1)측에 편재하고, 섬유기재층 (C2) 및 (C3)는 각각 대응하는 순위의 기준 위치상에 존재하도록 배향하여 이루어진다.
도체 회로층 (17) 부분은, 프린트 배선판 (7)의 양면 모두 도체 회로층 (17)과 층간 절연층 (18)이 교대로 빌드업 되어서 이루어지며, 각 도체 회로층 (17)의 사이는 비아 홀 (12)을 통하여 도통되어 코어 기판 양면 회로의 사이는 쓰루홀 (13)을 통하여 도통되며, 양면의 외층 회로는 모두 단자부를 제외하고 솔더 레지스트 (14)로 피복되어 있다.
반도체 소자 (8)은, 프린트 배선판 (7)에 포함되는 섬유기재층 (C1)이 편재하는 방향에 있는 면과는 반대 측의 면에, 액상 봉지 수지 (15)를 개재하여 고착되며, 프린트 배선판의 외층 회로의 단자부와 반도체 소자의 (8) 하면에 설치된 전극 패드가 위치 맞춤 되어 솔더 범프 (16)을 통하여 접속되어 있다.
반도체 장치 (132)에 이용되는 프린트 배선판 (7)은, 그 코어층 (5)로서 도 5에 나타내는 절연성 기판 (115)를 가지며, 코어층 (5)의 섬유기재층 (C1)이 편재하는 방향에 있는 면을 외측으로 하여 휘는 성질이 있기 때문에, 반도체 소자 탑재면과의 관계에서는, 이른바 플러스 휨의 힘을 발생시킨다.
따라서, 프린트 배선판 (7)이 반도체 소자 탑재시의 마이너스 휨을 경감하고, 반도체 장치 (132)에 우수한 평탄성을 부여할 수 있다.
도 14는, 도 6에 나타내는 절연성 기판 (116)을 코어층으로서 갖는 프린트 배선판 위에 반도체 소자를 탑재한 예에 대하여, 그 단면을 모식적으로 나타낸 도면이다.
도 14에 있어서 반도체 장치 (133)은, 프린트 배선판 (7)에 포함되는 섬유기재층 (C1) 및 (C3)이 편재하는 방향에 있는 면과는 반대 측의 면에 반도체 소자 (8)을 탑재하여 이루어진다.
반도체 장치 (133)의 프린트 배선판 (7)은, 코어층 (5)의 양면에 다층화 된 도체 회로층이 설치되어 있다. 반도체 장치 (133)의 코어층 (5)는, 도 (6)에 나타내는 절연성 기판 (116)과 동일한 층 구성이며, 제1면 측으로부터 수지층 (r1), 섬유기재층 (C1), 수지층 (r2), (r3), 섬유기재층 (C2), 수지층 (r4), (r5), 섬유기재층 (C3), 수지층 (r6)의 순서로 적층한다. 3층의 섬유기재층 중에, 제1면 측의 외측에 설치된 섬유기재층 (C1)은 대응하는 순위의 기준 위치 (A1-A1)선 보다 수지층 (r1)측에 편재하도록 배향하여 이루어지며, 제2면 측의 외측에 설치된 섬유기재층 (C3)는 대응하는 순위의 기준 위치 (A3-A3)선 보다 수지층 (r5)측에 편재하도록 배향하여 이루어지며, 즉 섬유기재층 (C1) 및 (C3)는 동일한 방향으로 편재하고 있다. 섬유기재층 (C2)는 대응하는 순위의 기준 위치 (A2-A2)선상에 존재한다.
도체 회로층 부분은 상기 반도체 장치 (132)와 동일하게 빌드업 되며, 반도체 소자 (8)이 프린트 배선판 (7)에 포함되는 섬유기재층 (C1) 및 (C3)이 편재하는 방향에 있는 면과는 반대 측의 면에 탑재되어 있다.
반도체 장치 (133)에 이용되는 프린트 배선판 (7)은, 그 코어층 (5)로서 도 6에 나타내는 절연성 기판 (116)을 가지며, 섬유기재층 (C1) 및 (C3)이 편재하는 방향에 있는 면을 외측으로 하여 휘는 성질이 있기 때문에, 반도체 소자 탑재면과의 관계에서는, 이른바 플러스 휨의 힘을 발생시킨다.
따라서, 프린트 배선판 (7)이 반도체 소자 탑재시의 마이너스 휨을 경감하고 반도체 장치 (133)에 우수한 평탄성을 부여할 수 있다.
본 발명에 있어서는, 프린트 배선판의 코어층(절연성 기판의 부분)에 포함되는 섬유기재층이 편재하는 방향에 있는 면과는 반대 측의 면에 반도체 소자를 탑재 함으로써, 반도체 소자가 탑재되기 전의 프린트 배선판이 의도적으로 플러스 휨 또는 평탄 상태로 제어된다.
그 결과, 상기 프린트 배선판에 반도체 소자를 탑재하였을 때에 마이너스 휨이 경감되거나 또는 완전하게 방지되며, 특히 양호하게 제어할 수 있는 경우에는 플러스 휨도 마이너스 휨도 전혀 없는 평탄한 반도체 장치가 얻어진다.
평탄성이 우수한 반도체 장치는, 마더보드에 2차 접속할 때에 위치 맞춤 정밀도가 높기 때문에, 접속 불량의 방지, 접속 신뢰성의 향상을 도모할 수 있다.
또 본 발명은, 반도체 장치의 휨을 제어하기 위하여, 도체 회로층의 수나 회로 패턴 등의 회로설계를 제약하지 않기 때문에, 설계의 자유도가 높다.
특히 반도체 장치의 박형화에 대응하여 코어 기판을 얇게 하면, 반도체 장치의 휨이 발생하기 쉽지만, 본 발명에 의하면, 코어 기판이 얇은 경우에서도 평탄성이 우수한 반도체 장치를 얻을 수 있다. 또, 층간 절연 수지층을 이용하지 않는 코어 기판만의, 이른바 양면판의 경우에서도 효과를 발휘할 수 있다.
본 발명은, 다면을 취하는 프린트 배선판에 복수의 반도체 소자를 탑재하는 제조 프로세스에도 바람직하게 적용된다.
여기서, 다면을 취하는 프린트 배선판이란, 복수의 프린트 배선판이 면방향으로 연속한 것과 같이 일체 성형된 것이다. 그와 같은 다면을 취하는 프린트 배선판 위에 복수의 반도체 소자를 탑재하고, 소자 탑재면을 일괄 봉지한 후, 다이싱 등의 개편화를 실시함으로써 반도체 장치를 대량 생산 할 수 있다.
다면을 취하는 프린트 배선판은 면적이 크며, 그 위에 다수의 반도체 소자를 이차원 병렬적으로 탑재하면, 현저한 마이너스 휨이 발생하고, 다이싱 등의 개편화를 정확하게 실시하는 것이 곤란한 경우가 있다.
이와 같은 다면을 취하는 프린트 배선판의 코어 기판으로서 본 발명의 절연성 기판 또는 금속장 적층판을 이용함으로써, 다면을 취하는 프린트 배선판의 마이너스 휨이 경감되거나 또는 완전하게 방지되어 우수한 평탄성을 갖는 일괄 봉지 기판을 얻을 수 있다.
실시예
이하에 있어서, 실시예를 나타내어 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이것으로 한정 되는 것은 아니다.
우선, 프리프레그의 제조에 대하여 설명한다. 얻어지는 프리프레그 1~11이 갖는 각 층의 두께를 표 1에 나타낸다. 또한, 표 1~3에 기재된 P1~P11는 프리프레그 1~프리프레그 11을 의미하고, 표 1에 기재된 유니티카는 유니티카 유리 섬유 주식회사를 의미한다.
(프리프레그 1)
1. 열경화성 수지 조성물의 바니시의 조제
에폭시 수지로서 비페닐 아랄킬형 노볼락 에폭시 수지(일본 화약 사 제, NC-3000) 11.0 중량부, 경화제로서 비페닐 디메틸렌형 페놀 수지(일본 화약 주식회사 제, GPH-103) 8.8 중량부, 노볼락형 시아네이트 수지(론자 재팬 주식회사 제, 프리마세트 PT-30) 20.0 중량부를 메틸에틸케톤에 용해, 분산시켰다. 또한 무기 충전재로서 구상 용융 실리카(아드마테크 사 제, 「SO-25R」, 평균 입경 0.5μm) 60.0 중량부와 커플링제(일본 유니카 사 제, A187) 0.2 중량부를 첨가하고, 고속 교반 장치를 이용하여 30분간 교반하고, 불휘발분이 50중량％가 되도록 조정하고, 열경화성 수지 조성물의 바니시(수지 바니시)를 조제하였다.
2. 캐리어 재료의 제조
상기 수지 바니시를 PET 필름(폴리에틸렌 테레프탈레이트, 테이진 듀퐁 필름 주식회사 제 퓨렉스 필름, 두께 36μm) 위에, 다이코터 장치를 이용하여 건조 후의 수지층의 두께가 10.0μm가 되도록 도공하고, 이것을 160℃의 건조 장치로 5분간 건조하고, 제1 수지층 용의 PET 필름 부착 수지 시트를 얻었다.
또, 상기 수지 바니시를 PET 필름 위와 마찬가지로 도공하여 건조 후의 수지층의 두께가 16.0μm가 되도록 하고, 160℃의 건조기로 5분간 건조하고, 제2 수지층 용의 PET 필름 부착 수지 시트를 얻었다.
3. 프리프레그의 제조
상기 제1 수지층 용의 PET 필름 부착 수지 시트, 및 제2 수지층 용의 PET 필름 부착 수지 시트를 유리 섬유기재(두께 28μm, 닛토 보세키 사 제 E유리 직포, WEA1035-53-X133, IPC 규격 1035)의 양면에 수지층이 섬유기재와 마주보도록 배치하고, 압력 0.5MPa, 온도 140℃에서 1분간의 조건으로 진공 프레스에 의해 가열 가압하여 열경화성 수지 조성물을 함침시켜, 캐리어 필름이 적층된 프리프레그 1을 얻었다. 프리프레그 1은, 제1 수지층의 두께가 3μm, 섬유기재층 두께가 28μm, 제2 수지층 두께가 9μm로, 총 두께 40μm의 비대칭 프리프레그이다.
(프리프레그 2~6)
프리프레그 2~6은, 제1 수지층의 두께, 제2 수지층의 두께, 및 이용한 섬유기재를 표 1과 같이 바꾼 것 이외에는, 프리프레그 1과 마찬가지로 하여 제조하였다. 또한, 프리프레그 2~6도 비대칭 프리프레그가 된다.
(프리프레그 7)
상기에서 얻어지는 수지 바니시를 유리 섬유기재(두께 28μm, 닛토 보세키 사 제 E유리 직포, WEA1035-53-X133, IPC 규격 1035)에 함침하고, 150℃의 가열로에서 2분간 건조하고, 프리프레그 7을 얻었다. 프리프레그 7은, 섬유기재층이 28μm이며, 상기 섬유기재층의 양면에는 동일한 두께(6μm)의 수지층이 설치되어 총 두께 40μm의 대칭 프리프레그이다.
(프리프레그 8~11)
프리프레그 8~11은, 수지층의 두께 및 이용한 섬유기재를 표 1과 같이 바꾼 것 이외에는, 프리프레그 7과 마찬가지로 하여 제조하였다. 또한, 프리프레그 8~11도 대칭 프리프레그가 된다.
[0095]
[표 1]
Figure pct00002
이하, 실시예 1~8및 비교예 1~4에서는, 상기 프리프레그 1~11(표에서는, 단순히 P1~11으로 기재하였다.)를 이용하여 코어 기판(금속장 적층판)을 제조하고, 상기 코어 기판을 이용하여 프린트 배선판 및 반도체 장치를 제조하였다. 또한, 후술하는 코어층이 갖는 각층의 두께는, 금속장 적층판의 단면을 절출하고, 광학 현미경으로 단면을 관찰하고 측정하였다.
(실시예 1)
1. 금속장 적층판의 제조
프리프레그 1의 양면에 12μm의 구리박(미츠이 금속광업 주식회사 제 3EC-VLP박)을 중첩시키고, 220℃, 3MPa로 2시간 가열, 가압 성형함으로써, 금속장 적층판을 얻었다. 얻어진 금속장 적층판의 코어층(절연성 기판으로 이루어진 부분)은, 도 1A의 절연성 기판 (111)과 마찬가지의 층 구성이며, 제1면 측으로부터 수지층 (r1), 섬유기재층 (C1), 수지층 (r2)의 순서로 적층한 층 구성을 가지며, 각 층의 두께는, (r1)이 3μm, (C1)이 28μm, (r2)가 9μm이며, 상기 코어층은, 섬유기재층 (C1)이 기준 위치 보다 수지층 (r1)측에 편재하는 것이었다. 또, 코어층의 전체 두께(B3)는, 40μm이었다.
상기 코어층은, 섬유기재층 (C1)을 기준으로 하였을 때의 제1면 측의 수지 충전 영역의 두께(B5)가 (r1)의 두께이며, 제2면 측의 수지 충전 영역의 두께(B6)가 (r2)의 두께이므로, B5/B6는 0.33이었다.
또, 상기 코어층은 섬유기재층이 1층만이므로, 전체 두께(B3)를 섬유기재층수로 균등하게 분할한 (B4)의 두께는, (B3)와 같다. 따라서, 섬유기재층 (C1)이 속하는 (B4)영역 내에 있어서는, (C1)의 제1면 측의 거리(B7)는 상기 (B5)와 같고, (C1)의 제2면 측의 거리(B8)는 상기 (B6)와 같다. 따라서, B7/B8도 B5/B6와 마찬가지로 0.33이었다.
2. 프린트 배선판의 제조
얻어진 금속장 적층판을 코어 기판으로서 이용하여, 그 양면에 회로 패턴 형성(잔동율 70％, L/S=50/50μm)한 내층 회로 기판의 표리에, 시판의 프리프레그(스미토모 베이크라이트 주식회사 제, 6785 GS-F, 두께 50μm)를 중첩시키며, 상하로 12μm의 구리박을 더 중첩하고, 압력 3MPa, 온도 220℃에서 2시간 가열 가압 성형하였다.
다음으로, 에칭에 의해 구리박을 제거하고, 탄산 레이저에 의해 블라인드 비아 홀(비관통공)을 형성하였다. 다음으로 비아 홀 및 수지층 표면을, 60℃의 팽윤액(아토테크 재팬 주식회사 제, 스웰링 딥 세큐리간트 P)에 5분간 침지하고, 80℃의 과망간산 칼륨 수용액(아토테크 재팬 주식회사제, 콘센트레이트 컴팩트 CP)에 10분 침지 후, 중화하여 조화 처리를 실시하였다.
이것을 탈지, 촉매 부여, 활성화 하는 공정을 거친 후, 무전해 구리도금 피막을 약 0.5μm 형성하고, 도금 레지스터를 형성하고, 무전해 구리도금 피막을 급전층으로 하여 패턴 전기 도금 구리를 10μm 형성시키며, L/S=50/50μm의 미세 회로 가공을 하였다. 다음으로, 열풍 건조 장치에서 200℃에서 60분간 어닐링 처리를 실시한 후, 플래시 에칭으로 급전층을 제거하고, 4층 프린트 배선판을 제조하였다.
다음으로, 솔더 레지스트(타이요 잉크 제조 주식회사 제, PSR-4000 AUS703)를 인쇄하고, 반도체 소자 탑재 패드 등이 노출하도록, 소정의 마스크로 노광하고, 현상, 경화를 실시하여 회로 위의 솔더 레지스트층의 두께가 12μm가 되도록 형성하였다.
마지막으로, 솔더 레지스트층으로부터 노출한 회로층 위에, 무전해 니켈 도금층 3μm과 그 위에 무전해 금도금층 0.1μm으로 이루어진 도금층을 형성하고, 얻어지는 기판을 14mm×14mm사이즈로 절단하고, 반도체 장치용의 프린트 배선판을 얻었다.
3. 반도체 장치의 제조
반도체 장치는, 코어 기판의 섬유기재층이 편재하는 방향에 있는 면과는 반대 측의 면이 반도체 소자 측이 되도록, 솔더 범프를 갖는 반도체 소자(TEG 칩, 사이즈 8mm×8mm, 두께 725μm)를, 상기 반도체 장치용의 프린트 배선판 위에, 플립 칩 본더 장치를 이용하여 가열 압착에 의해 탑재하고, 다음으로, IR 리플로우 오븐에서 솔더 범프를 용융 접합한 후, 액상 봉지 수지(스미토모 베이크라이트 주식회사 제, CRP-4160A3)를 충전하여, 상기 액 상태 봉지 수지를 경화시킴으로써 얻었다. 더욱이, 액상 봉지 수지는 온도 150℃, 120분의 조건으로 경화시켰다. 상기 반도체 소자의 솔더 범프는, Sn/Pb 조성의 공정으로 형성된 것을 이용하였다.
(실시예 2~5)
실시예 2에서는 프리프레그 2를 이용하고, 실시예 3에서는 프리프레그 3을 이용하고, 실시예 4에서는 프리프레그 5를 이용하고, 실시예 5에서는 프리프레그 6을 이용하여, 각각 금속장 적층판을 제조하고, 또 얻어진 금속장 적층판을 코어 기판으로 하는 것 이외에는, 실시예 2~5는, 실시예 1과 마찬가지로 하여 프린트 배선판 및 반도체 장치를 제조하였다. 실시예 2~5에서 이용한 코어 기판은, 섬유기재층이 기준 위치 보다 제1면 측에 편재하는 것이었다. 또한, 코어 기판의 섬유기재층이 편재하는 방향에 있는 면과는 반대 측의 면이 반도체 소자 측으로 되도록, 반도체 소자를 반도체 장치용의 프린트 배선판 위에 탑재하였다.
(실시예 6)
1. 금속장 적층판의 제조
프리프레그 10, 프리프레그 10, 프리프레그 4의 순서로, 프리프레그 4는 제2 수지층이 프리프레그 10 측이 되며, 제1 수지층이 공기층 측이 되도록, 합계 3매의 프리프레그를 적층하고, 얻어진 적층체의 양면에 12μm의 구리박(미츠이 금속광업 주식회사 제 3 EC-VLP박)을 중첩시키며, 220℃, 3MPa로 2시간 가열 가압 성형함으로써, 금속장 적층판을 얻었다. 얻어진 금속장 적층판의 코어층(절연성 기판으로 이루어진 부분)은, 도 5A의 절연성 기판 (115)과 마찬가지의 층 구성이며, 제1면 측으로부터 수지층 (r1), 섬유기재층 (C1), 수지층 (r2), (r3), 섬유기재층 (C2), 수지층 (r4), (r5), 섬유기재층 (C3), 수지층 (r6)의 순서로 적층한 층 구성을 갖는 것이었다. 각 층의 두께는, (C1)~(C3)이 각각 130μm, (r1)이 1.0μm, (r2)와 (r3)의 합계 두께가 4.0μm, (r4)와 (r5)의 합계 두께가 3.4μm, (r6)가 1.7μm이었다. 상기 코어층은, 섬유기재층 (C1)이, 대응하는 순위의 기준 위치 보다 수지층 (r1)측에 편재하고, 섬유기재층 (C2) 및 (C3)는 대응하는 순위의 기준 위치상에 존재하는 것이다. 또, 코어층의 전체 두께(B3)는 400μm이었다.
상기 코어층은, 섬유기재층 (C1)을 기준으로 하였을 때, 제1면 측의 수지 충전 영역의 두께(B5)는 (r1)의 두께이며, 제2면 측의 수지 충전 영역의 두께(B6)는 (r2)와 (r3)의 합계 두께이므로, 섬유기재층 (C1)을 기준으로 하였을 때의 B5/B6는 0.25이다.
또, 상기 코어층은 섬유기재층을 3층 가지므로, 상기 전체 두께(B3)를 섬유기재층의 수로 균등하게 분할하였을 때의 각 영역의 두께(B4)는 133.3μm이며, 상기 두께 (B4)의 각 영역 내에는, 각각 1개의 섬유기재층이 존재하고 있었다. 섬유기재층 (C1)이 속하는 (B4)영역 내에 있어서는, (C1)의 제1면 측의 거리(B7)는 수지층 (r1)의 두께이며, (C1)의 제2면 측의 거리(B8)는, (B4)의 두께(133.3μm)로부터 수지층 (r1)의 두께(1.0μm) 및 섬유기재층 (C1)의 두께(130μm)를 공제한 두께, 즉 2.3μm이므로, 섬유기재층 (C1)를 기준으로 하였을 때의 B7/B8는 0.43이었다.
2. 프린트 배선판의 제조
얻어진 금속장 적층판을 코어 기판으로서 이용하여, 그 양면에 회로 패턴 형성(잔동율 70％, L/S=50/50μm)한 동안층 회로 기판의 표리에, 시판의 PET 필름 부착 수지 시트(아지노모토 파인 테크노 주식회사 제, ABF-GX-13, 두께 40μm)를 중첩시키고, 이것을 진공 가압식 라미네이터 장치를 이용하여, 온도 150℃, 압력 1 MPa, 시간 120초로 진공 가열 가압 성형하고, 그 후, 열풍 건조 장치에서 220℃에서 60분간 가열 경화를 실시하고, PET 필름을 박리 하고, 그 다음으로 탄산 레이저에 의해 블라인드 비아 홀(비관통공)을 형성하였다. 다음으로 비아 홀 내 및 수지층 표면을, 60℃의 팽윤액(아토테크 재팬 주식회사제, 스웰링 딥 세큐리간트 P)에 5분간 침지하고, 80℃의 과망간산 칼륨 수용액(아토테크 재팬 주식회사 제, 콘센트레이트 컴팩트 CP)에 10분 침지 후, 중화하여 조화 처리를 실시하였다.
이것을 탈지, 촉매 부여, 활성화 하는 공정을 거친 후, 무전해 구리도금 피막을 약 0.5μm 형성하고, 도금 레지스트를 형성하고, 무전해 구리도금 피막을 급전층으로 하여 패턴 전기 도금 구리 10μm를 형성시키며, L/S=50/50μm의 미세 회로 가공을 하였다. 다음으로, 열풍 건조 장치에서 200℃에서 60분간 어닐링 처리를 실시한 후, 플래시 에칭으로 급전층을 제거하였다.
더욱이, PET 필름 첨부 수지 시트를 이용하여 마찬가지의 공정을 반복함으로써, 최외층도 회로 가공한 8층 프린트 배선판을 제조하였다.
다음으로, 솔더 레지스트(타이요 잉크 제조 주식회사 제, PSR-4000 AUS703)를 인쇄하고, 반도체 소자 탑재 패드 등이 노출하도록, 소정의 마스크로 노광하고, 현상, 경화를 실시하고, 회로 위의 솔더 레지스트층 두께가 12μm가 되도록 형성하였다.
마지막으로, 솔더 레지스트층으로부터 노출한 회로층 위에, 무전해 니켈 도금층 3μm로 그 위에, 무전해 금도금층 0.1μm로 이루어진 도금층을 형성하고, 얻어지는 기판을 50mm×50mm 사이즈로 절단하고, 반도체 장치용의 프린트 배선판을 얻었다.
3. 반도체 장치의 제조
상기에서 얻어지는 반도체 장치용의 프린트 배선판을 이용하며, 또 반도체 소자로서 TEG 칩(사이즈 15mm×15mm, 두께 725μm)을 이용한 것 이외는, 실시예 1과 마찬가지로 하여 반도체 장치의 제조를 실시하였다. 더욱이, 코어 기판이 포함하는 섬유기재층 (C1)이 편재하는 방향에 있는 면과는 반대 측의 면이 반도체 소자 측이 되도록, 반도체 소자를 반도체 장치용의 프린트 배선판 위에 탑재하였다.
(실시예 7)
프리프레그 4, 프리프레그 10, 프리프레그 4의 순서로, 하나의 프리프레그 4는 제1 수지층이 프리프레그 10 측으로 되도록 하고, 다른 하나의 프리프레그 4는, 제2 수지층이 프리프레그 10 측으로 되도록 하고, 합계 3매의 프리프레그를 적층하고, 얻어지는 적층체의 양면에 12μm의 구리박(미츠이 금속광업 주식회사 제 3EC-VLP박)을 적층하고, 220℃, 3MPa로 2시간 가열 가압 성형함으로써, 금속장 적층판을 제조하고, 이것에 의해 얻어진 금속장 적층판을 코어 기판으로 한 것 이외에는, 실시예 6과 마찬가지로 하여 프린트 배선판 및 반도체 장치를 얻었다. 얻어진 금속장 적층판의 코어층(절연성 기판으로 이루어진 부분)은, 도 6A의 절연성 기판 (116)과 마찬가지의 층 구성이며, 제1면 측으로부터 수지층 (r1), 섬유기재층 (C1), 수지층 (r2), (r3), 섬유기재층 (C2), 수지층 (r4), (r5), 섬유기재층 (C3), 수지층 (r6)의 순서로 적층한 층 구성을 가지며, 각층의 두께는, (C1)~(C3)가 각각 130μm, (r1)가 1.0μm, (r2)와 (r3)의 합계 두께가 4.0μm, (r4)와 (r5)의 합계 두께가 2.7μm, (r6)가 2.3μm이었다. 상기 코어층은, 섬유기재층 (C1) 및 (C3)가, 대응하는 순위의 기준 위치 보다 각각 수지층 (r1)측 및 수지층 (r5)측에 편재하고, 섬유기재층 (C2)는 대응하는 순위의 기준 위치상에 존재하는 것이었다. 또, 코어층의 전체 두께(B3)는, 400μm이었다.
상기 코어층은, 섬유기재층 (C1)를 기준으로 하였을 때, 제1면 측의 수지 충전 영역의 두께(B5)는 (r1)의 두께이며, 제2면 측의 수지 충전 영역의 두께(B6)는 (r2)와 (r3)의 합계 두께이므로, 섬유기재층 (C1)를 기준으로 하였을 때의 B5/B6는 0.25이었다. 또, 섬유기재층 (C3)를 기준으로 하였을 때, 제1면 측의 수지 충전 영역의 두께(B5)는 (r4)와 (r5)의 합계 두께이며, 제2면 측의 수지 충전 영역의 두께 (B6)는 (r6)의 두께이므로, 섬유기재층 (C3)를 기준으로 하였을 때의 B5/B6는 1.17이었다.
또, 상기 코어층은 섬유기재층을 3층 가지므로, 상기 전체 두께(B3)를 섬유기재층의 수로 균등하게 분할하였을 때의 각 영역의 두께(B4)는 133.3μm이며, 상기 두께 (B4)의 각 영역 내에는, 각각 1개의 섬유기재층이 존재하고 있었다. 섬유기재층 (C1)이 속하는 (B4) 영역 내에 있어서는, (C1)의 제1면 측의 거리(B7)는 수지층 (r1)의 두께이며, (C1)의 제2면 측의 거리(B8)는, (B4)의 두께(133.3μm)로부터 수지층 (r1)의 두께(1.0μm) 및 섬유기재층 (C1)의 두께(130μm)를 공제한 두께, 즉 2.3μm이므로, 섬유기재층 (C1)를 기준으로 했을 때의 (B7)/(B8)는 0.43이었다. 또, 섬유기재층 (C3)가 속하는 B4영역 내에 있어서는, C3의 제1의 면측의 거리(B7)는, (B4)의 두께(133.3μm)로부터 수지층 (r6)의 두께(2.3μm) 및 섬유기재층 (C3)의 두께(130μm)를 공제한 두께, 즉 1.0μm이며, (C3)의 제2면 측의 거리(B8)는 수지층 (r6)의 두께(2.3μm)이므로, 섬유기재층 (C3)를 기준으로 하였을 때의 B7/B8는 0.43이었다.
또한, 코어 기판이 포함하는 섬유기재층 (C1) 및 (C3)가 편재하는 방향에 있는 면과는 반대 측의 면이 반도체 소자 측으로 되도록, 반도체 소자를 반도체 장치용의 프린트 배선판 위에 탑재하였다.
(실시예 8)
프리프레그 1에서 이용한 수지 바니시를 PET 필름(폴리에틸렌 테레프탈레이트, 테이진 듀퐁 필름 주식회사제 퓨렉스 필름, 두께 36μm) 위에, 다이코터 장치를 이용하여 건조 후의 수지층의 두께가 14.0μm가 되도록 도공하고, 이것을 160℃의 건조 장치로 5분간 건조하고, PET 필름 부착 수지 시트 1을 얻었다.
PET 필름 부착 수지 시트 1의 수지층 면을 프리프레그 11 측에 배치하고, 제1면 측으로부터 프리프레그 11, PET 필름 부착 수지 시트 1의 순서로, 프리프레그 11로 PET 필름 부착 수지 시트 1을 적층하였다. 그 다음으로, PET 필름을 박리 후, 얻어지는 적층체의 양면에, 12μm의 구리박(미츠이 금속광업 주식회사제 3EC-VLP박)을 적층하고, 220℃, 3MPa로 2시간 가열 가압 성형함으로써, 금속장 적층판을 제조하고, 얻어진 금속장 적층판을 코어 기판으로 하였다. 이외에는, 실시예 1과 마찬가지로 하여 프린트 배선판 및 반도체 장치를 얻었다.
얻어진 금속장 적층판의 코어층(절연성 기판으로 이루어진 부분)은, 도 2A의 절연성 기판 (112)과 마찬가지의 층 구성이며, 제1면 측으로부터 수지층 (r1), 섬유기재층 (C1), 수지층 (r2), (r3)의 순서로 적층한 층 구성을 갖는 것이었다. 각 층의 두께는, (r1)가 3μm, (C1)이 80μm, (r2)와 (r3)의 합계 두께가 17μm이며, 상기 코어층은, 섬유기재층 (C1)이 기준 위치 보다 수지층 (r1)측에 편재하는 것이다. 또, 코어층의 전체 두께(B3)는, 100μm이었다.
상기 코어층은, 섬유기재층 (C1)를 기준으로 하였을 때의 제1면 측의 수지 충전 영역의 두께(B5)가 (r1)의 두께이며, 제2면 측의 수지 충전 영역의 두께(B6)가 (r2)와 (r3)의 합계 두께이므로, B5/B6는 0.18이다.
또, 상기 코어층은 섬유기재층이 1층 만이므로, 전체 두께(B3)를 섬유기재층 수로 균등하게 분할한 (B4)의 두께는, (B3)과 같다. 따라서, 섬유기재층 (C1)이 속하는 (B4) 영역 내에서의 (C1)의 제1면 측의 거리(B7)는 상기 (B5)와 같고, (C1)의 제2면 측의 거리(B8)는 상기 (B6)와 같다. 따라서, B7/B8도 B5/B6와 마찬가지로 0.18이었다.
(비교예 1~3)
비교예 1에서는 프리프레그 7을 이용하고, 비교예 2에서는 프리프레그 8을 이용하고, 비교예 3에서는 프리프레그 9를 이용하여, 각각 금속장 적층판을 제조하고, 이것에 의해 얻어진 금속장 적층판을 코어 기판으로 한 것 이외에는, 비교예 1~3은, 실시예 1과 마찬가지로 프린트 배선판 및 반도체 장치를 제조하였다. 비교예 1~3에서 이용한 코어 기판은 섬유기재층이 기준 위치상에 존재하는 것이었다.
(비교예 4)
프리프레그 10을 3매 적층하여 얻어지는 적층체를 이용하여 금속장 적층판을 제조하고, 이것에 의해 얻어진 금속장 적층판을 코어 기판으로 한 것 이외에는, 실시예 6과 마찬가지로 프린트 배선판 및 반도체 장치를 제조하였다. 비교예 4에서 이용한 코어 기판은, 모든 섬유기재층이, 대응하는 순위의 기준 위치상에 존재하는 것이었다.
각 실시예 및 각 비교예에 의해 얻어지는 반도체 장치에 대하여, 다음의 각 평가를 실시하였다. 각 평가를, 평가 방법과 함께 이하로 나타낸다. 얻어지는 평가 결과를 표 2, 3에 나타낸다. 또, 실시예와 비교예의 패키지 휨의 변화량((비교예에서의 패키지 휨량)-(실시예에서의 패키지 휨량))를 표 4에 나타낸다.
(1) 패키지(PKG) 휨량
상기 각 실시예 및 각 비교예에서 제작한 반도체 장치에 대하여, 온도 가변 레이저 삼차원 측정기(LS200-MT100MT50: 주식회사 티테크 사 제)를 이용하여, 상온(25℃)에서의 반도체 패키지의 휨의 측정을 실시하였다. 측정 범위는 실시예 6, 7, 및 비교예 4는 48mm×48mm의 범위에서, 그 이외에는 13mm×13mm의 범위에서, 반도체 소자 탑재면과는 반대 측의 BGA면에 레이저를 맞게 하여 측정을 실시하고, 레이저 헤드로부터의 거리에서의 최원점과 최근점의 차이를 휨으로 하였다.
(2) 온도 사이클(TC) 시험
상기 각 실시예 및 각 비교예로 얻어지는 반도체 장치를, 대기 중에서, 15분간-65℃에서 한 후에 15분간 150℃에서 하는 것, 또는 15분간 150℃에서 한 후에 15분간-65℃에서 하는 것을 1 사이클로 하여 1000 사이클 처리 후, 플라잉 체커(1116X-YC 하이 테스터: HIOKI 사 제)를 이용하여, 프린트 배선판으로부터 솔더 범프를 개재하여 반도체 소자를 통하여 프린트 배선판으로 돌아오는 회로 단자에 대하여, 100 개소 도통 시험을 실시하여, 단선한 개소를 조사하였다. 각 부호는, 이하와 같다.
◎: 단선 개소가 없었다.
○: 단선 개소가 1~10개소이었다.
△: 단선 개소가 11~50개소이었다.
×: 단선 개소가 51개소 이상이었다.
[표 2]
Figure pct00003
[표 3]
Figure pct00004
[표 4]
Figure pct00005
표 2, 표 3에 나타내는 바와 같이, 실시예 1~8및 비교예 1~4로 얻어지는 반도체 장치는, 모두 마이너스 휨이 발생하였다.
본 발명에 관계되는 절연성 기판, 즉 적어도 1층의 섬유기재층이, 대응하는 순위의 기준 위치 보다 제1면 측 또는 제2면 측에 편재하고, 상이한 방향으로 편재하여 있는 섬유기재층이 없는 절연성 기판을 코어층으로 하여 이용하였을 경우의 효과를 확인하기 위하여, 표 4에, 섬유기재층의 두께(종류)와 매수가 동일하고, 또 코어층, 패키지 및 칩의 두께와 사이즈가 동일한 실시예와 비교예의 사이를 비교한 패키지 휨 변화량을 나타내었다. 섬유기재층의 두께와 매수, 코어층, 패키지 및 칩의 두께, 칩의 사이즈가 상이하면, 패키지 휨의 곡률 반경이 상이하고, 결과적으로 패키지 휨량이 상이하다. 또, 코어층이나 패키지 사이즈가 상이하면, 패키지 휨의 곡률 반경이 동일하여도 코어층이나 패키지의 사이즈가 큰 것이 패키지 전체의 휨량이 커진다. 이 때문에, 실시예와 비교예를 비교할 때는, 이것들을 통일하여 둘 필요가 있다.
표 4로부터 알 수 있듯이, 실시예 1~8은, 대조한 비교예 보다 패키지 휨량이 감소하고 있다. 이것에 의해, 적어도 1층의 섬유기재층이, 대응하는 순위의 기준 위치 보다 제1면 측 또는 제2면 측에 편재하고, 상이한 방향으로 편재하고 있는 섬유기재층이 없는 코어 기판을 이용하여 얻어지는 실시예 1~8의 반도체 장치는, 모든 섬유기재층이, 대응하는 순위의 기준 위치상에 존재하는 코어 기판을 이용하여 얻어지는 비교예 1~4의 반도체 장치에 비하여, 패키지 휨량이 경감되는 것이 분명하여졌다.
또, 표 2, 3으로부터 알 수 있듯이, 비교예 1~4에서 얻어지는 반도체 장치는, 온도 사이클 시험에서의 단선 개소가 많아, 접속 신뢰성이 뒤떨어지고 있으며, 한편 실시예 1~8에서 얻어지는 반도체 장치는, 온도 사이클 시험에서의 단선 개소가 없거나 또는 적고, 접속 신뢰성이 우수하다.
101 비대칭 프리프레그
102 캐리어 필름 부착 비대칭 프리프레그
103, 103', 103'' 대칭 프리프레그
111, 112, 113, 114, 115, 116 절연성 기판
121, 122, 123, 124 적층체
131, 132, 133 반도체 장치
C1~C3 섬유기재층
r1~r6 수지층
1 섬유기재층
2 제1 수지층
3 제2 수지층
2' 제1 캐리어 재료
3' 제2 캐리어 재료
4 수지층
5 코어층
7 프린트 배선판
8 반도체 소자
9 도체 회로층(내층 회로)
10 층간절연층
11 도체 회로층(외층 회로)
12 비아 홀
13 쓰루홀
14 솔더 레지스트
15 액상 봉지 수지
16 솔더 범프
17 도체 회로층(내층 회로)
18 층간절연층

Claims (14)

1층 이상의 섬유기재층 및 2층 이상의 수지층을 포함하며, 양면의 최외층이 수지층인 적층체의 경화물로 이루어진 절연성 기판으로서,
상기 절연성 기판에 포함되는 상기 섬유기재층을 제1면 측으로부터 순차적으로 Cx(x는 1~n으로 나타내는 정수이며, n은 섬유기재층의 수이다.)로 하고,
상기 절연성 기판의 전체 두께(B3)를 상기 섬유기재층의 수(n)로 균등하게 분할하고, 분할한 각 영역의 두께(B4)를 균등하게 더 2 분할하였을 때의 분할 위치를 섬유기재층의 기준 위치로 하고, 상기 각각의 기준 위치를 제1면 측으로부터 순차적으로 Ax(x는 1~n으로 나타내는 정수이며, n은 섬유기재층의 수이다.)로 하였을 때에,
상기 섬유기재층 중의 적어도 1개(Cx)가, 대응하는 순위(x)의 기준 위치(Ax) 보다 제1면 측 또는 그 반대의 면인 제2면 측에 편재하고, 상기 섬유기재층(Cx) 중에 상이한 방향으로 편재하는 것이 없는 것을 특징으로 하는, 절연성 기판.
청구항 1에 있어서,
상기 섬유기재층 중의 적어도 1개가, 대응하는 순위의 기준 위치 보다 제1면 측에 편재하고,
상기 편재하는 섬유기재층은,
상기 섬유기재층의 제1면 측에 있는 수지 충전 영역의 두께(B5)와,
상기 섬유기재층의 제2면 측에 있는 수지 충전 영역의 두께(B6)의 비(B5/B6)가, 0.1＜B5/B6＜1.2인 절연성 기판.
청구항 2에 있어서,
상기 섬유기재층의 수가 1개 또는 2개인 절연성 기판.
청구항 1 내지 3 중 어느 한 항에 있어서,
상기 균등하게 분할된 두께(B4)의 각 영역 내에, 각각 1개의 섬유기재층이 존재하는 것을 특징으로 하는 것인 절연성 기판.
청구항 1 내지 4 중 어느 한 항에 있어서,
상기 균등하게 분할된 두께(B4)의 각 영역 중의 적어도 1개가, 1개의 섬유기재층을 대응하는 순위의 기준 위치 보다 제1면 측에 편재하여 갖고,
상기 편재하는 섬유기재층은,
상기 섬유기재층의 제1면 측의 계면으로부터 상기 섬유기재층이 속하는 두께(B4)의 영역의 상기 제1면 측의 경계까지의 거리(B7)와,
상기 섬유기재층의 제2면 측의 계면으로부터 상기 섬유기재층이 속하는 두께(B4) 영역의 상기 제2면 측의 경계까지의 거리(B8)의 비(B7/B8)가, 0.1＜B7/B8＜0.9인 것인 절연성 기판.
청구항 1 내지 5 중 어느 한 항에 있어서,
상기 절연성 기판을 갖는 섬유기재층 중에, 가장 제1면 측에 위치하는 섬유기재층이, 대응하는 순위의 기준 위치 보다 상기 제1면 측에 편재하여 배치되어 있는 것인 절연성 기판.
청구항 1 내지 6 중 어느 한 항에 있어서,
상기 절연성 기판을 갖는 섬유기재층 중에, 가장 제2면 측에 위치하는 섬유기재층이, 대응하는 순위의 기준 위치 보다 상기 제1면 측에 편재하여 배치되어 있는 것인 절연성 기판.
청구항 1 내지 7 중 어느 한 항에 있어서,
상기 전체 두께가 0.03mm 이상 0.5mm 이하인 절연성 기판.
청구항 1 내지 8 중 어느 한 항에 있어서,
프리프레그 1매 또는 프리프레그를 2매 이상 중첩시킨 적층체의 경화물로 이루어진 절연성 기판에 있어서,
섬유기재층의 1면에 제1 수지층, 다른 면에 제2 수지층이 설치되고 상기 제1 수지층의 두께가 상기 제2 수지층의 두께보다 작은 비대칭 프리프레그를 적어도 1매 포함하는 것을 특징으로 하는 절연성 기판.
청구항 1 내지 9 중 어느 한 항의 절연성 기판의 적어도 1면 측에 금속 박층이 설치되어 있는 것을 특징으로 하는 금속장 적층판.
청구항 1 내지 10의 어느 한 항의 절연성 기판의 적어도 1면에, 1층 또는 2층 이상의 도체 회로층이 설치되어 있는 것을 특징으로 하는 프린트 배선판.
청구항 11의 프린트 배선판의 도체 회로층 위에, 반도체 소자를 탑재하여 이루어진 것을 특징으로 하는 반도체 장치.
청구항 12에 있어서,
상기 프린트 배선판에 포함되는 절연성 기판에 있어서, 섬유기재층이 편재하는 방향에 있는 제1면 측과는 반대 측의 제2면 측에 설치된 도체 회로층 위에 반도체 소자를 탑재하여 이루어진 것을 특징으로 하는 반도체 장치.
청구항 12 또는 13에 있어서,
상기 프린트 배선판에 포함되는 절연성 기판이 갖는 섬유기재층 중에, 가장 제1면 측에 위치하는 섬유기재층이, 대응하는 순위의 기준 위치 보다 상기 제1면 측에 편재하여 배치되어 있으며,
상기 반도체 소자가, 섬유기재층이 편재하는 방향의 제1면 측과는 반대 측의 제2면 측에 설치된 도체 회로층 위에 탑재되어 있는 것인 반도체 장치.
KR1020137013803A 2010-11-18 2011-11-15 절연성 기판, 금속장 적층판, 프린트 배선판, 및 반도체 장치 Ceased KR20130133199A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2010-258172 2010-11-18
JP2010258172 2010-11-18
JPJP-P-2011-209540 2011-09-26
JP2011209540A JP5115645B2 (ja) 2010-11-18 2011-09-26 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置
PCT/JP2011/076254 WO2012067094A1 (ja) 2010-11-18 2011-11-15 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置

Publications (1)

Publication Number Publication Date
KR20130133199A true KR20130133199A (ko) 2013-12-06

Family

ID=46084021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137013803A Ceased KR20130133199A (ko) 2010-11-18 2011-11-15 절연성 기판, 금속장 적층판, 프린트 배선판, 및 반도체 장치

Country Status (6)

Country Link
US (1) US20130242520A1 (ko)
JP (1) JP5115645B2 (ko)
KR (1) KR20130133199A (ko)
CN (1) CN103298612B (ko)
TW (1) TWI477208B (ko)
WO (1) WO2012067094A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160036247A (ko) * 2014-09-25 2016-04-04 코닝정밀소재 주식회사 집적회로 패키지용 기판

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013000995A (ja) * 2011-06-17 2013-01-07 Panasonic Corp 金属張積層板、及びプリント配線板
JP2013123907A (ja) * 2011-12-16 2013-06-24 Panasonic Corp 金属張積層板、及びプリント配線板
US9117730B2 (en) * 2011-12-29 2015-08-25 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
CN104093764B (zh) * 2012-01-31 2018-06-08 三菱瓦斯化学株式会社 印刷电路板材料用树脂组合物、以及使用了其的预浸料、树脂片、覆金属箔层叠板和印刷电路板
JP6112452B2 (ja) * 2013-03-29 2017-04-12 パナソニックＩｐマネジメント株式会社 両面金属張積層板及びその製造方法
CN103237418B (zh) * 2013-05-15 2015-10-21 广州兴森快捷电路科技有限公司 印制电路板翘曲的判断方法
US9893043B2 (en) * 2014-06-06 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a chip package
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
WO2017057138A1 (ja) * 2015-09-30 2017-04-06 住友ベークライト株式会社 構造体、配線基板および配線基板の製造方法
KR102512228B1 (ko) * 2015-10-01 2023-03-21 삼성전기주식회사 절연재 및 이를 포함하는 인쇄회로기판
US9640492B1 (en) * 2015-12-17 2017-05-02 International Business Machines Corporation Laminate warpage control
JP6661232B2 (ja) * 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
WO2018088493A1 (ja) * 2016-11-09 2018-05-17 日立化成株式会社 プリント配線板及び半導体パッケージ
JP7135364B2 (ja) * 2018-03-23 2022-09-13 三菱マテリアル株式会社 絶縁回路基板、及び、絶縁回路基板の製造方法
TWI705536B (zh) * 2018-11-16 2020-09-21 欣興電子股份有限公司 載板結構及其製作方法
JP7153253B2 (ja) * 2019-03-29 2022-10-14 東レ株式会社 繊維強化プラスチック成形体
CN111712062B (zh) * 2020-06-30 2021-09-28 生益电子股份有限公司 一种芯片与pcb的焊接方法
EP3964824B1 (en) 2020-09-02 2024-02-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Expansion coefficient determination with deformation measurement and simulation
JP7566652B2 (ja) 2021-02-02 2024-10-15 キオクシア株式会社 半導体装置および基板
KR20230116461A (ko) 2022-01-28 2023-08-04 삼성전자주식회사 디스플레이 장치
US20250174533A1 (en) * 2023-11-29 2025-05-29 Mediatek Inc. Semiconductor package structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134918A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP3499837B2 (ja) * 2001-03-13 2004-02-23 住友ベークライト株式会社 プリプレグの製造方法
WO2007126130A1 (ja) * 2006-04-28 2007-11-08 Sumitomo Bakelite Co., Ltd. ソルダーレジスト材料及びそれを用いた配線板並びに半導体パッケージ
JP5234962B2 (ja) * 2006-08-07 2013-07-10 新日鉄住金化学株式会社 プリプレグ、積層板およびプリント配線板
WO2008093579A1 (ja) * 2007-01-29 2008-08-07 Sumitomo Bakelite Company Limited 積層体、基板の製造方法、基板および半導体装置
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5138267B2 (ja) * 2007-04-18 2013-02-06 日立化成工業株式会社 プリプレグ、それを用いた多層基配線板及び電子部品
JP2010087402A (ja) * 2008-10-02 2010-04-15 Hitachi Chem Co Ltd プリント配線板用多層基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160036247A (ko) * 2014-09-25 2016-04-04 코닝정밀소재 주식회사 집적회로 패키지용 기판
US10134652B2 (en) 2014-09-25 2018-11-20 Corning Precision Materials Co., Ltd. Substrate for integrated circuit package

Also Published As

Publication number Publication date
US20130242520A1 (en) 2013-09-19
JP5115645B2 (ja) 2013-01-09
JP2012124460A (ja) 2012-06-28
TW201233260A (en) 2012-08-01
WO2012067094A1 (ja) 2012-05-24
TWI477208B (zh) 2015-03-11
CN103298612A (zh) 2013-09-11
CN103298612B (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
KR20130133199A (ko) 절연성 기판, 금속장 적층판, 프린트 배선판, 및 반도체 장치
JP5344022B2 (ja) エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置
JP6410405B2 (ja) 樹脂基板、プリプレグ、プリント配線基板、半導体装置
JP5381869B2 (ja) エポキシ樹脂前駆体組成物、プリプレグ、積層板、樹脂シート、プリント配線板および半導体装置
KR102582537B1 (ko) 프린트 배선판의 제조 방법, 반도체 장치의 제조 방법
KR20090100388A (ko) 절연 수지 시트 적층체, 상기 절연 수지 시트 적층체를 적층하여 이루어진 다층 프린트 배선판
JP6083127B2 (ja) 積層板、ビルドアップ層付き積層板、回路基板、半導体パッケージおよび積層板の製造方法
KR20100134017A (ko) 다층 회로 기판, 절연 시트 및 다층 회로 기판을 이용한 반도체 패키지
JP6480650B2 (ja) 金属張積層板、プリント配線基板、半導体パッケージ、半導体装置および金属張積層板の製造方法
KR20090108636A (ko) 적층체, 적층체를 포함하는 회로 기판, 반도체 패키지 및 적층체의 제조 방법
JP5428232B2 (ja) プリプレグ、積層板、多層プリント配線板、及び半導体装置
KR20110059784A (ko) 적층판, 회로판 및 반도체 장치
JP2011219674A (ja) 回路基板用熱硬化樹脂性組成物
WO2012176423A1 (ja) 積層板の製造方法
JP5849390B2 (ja) エポキシ樹脂前駆体組成物、プリプレグ、積層板、樹脂シート、プリント配線板および半導体装置
JPWO2009051120A1 (ja) 半導体素子搭載基板
KR101907713B1 (ko) 빌드업용 프리프레그
JP5821811B2 (ja) 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置
JP2013006328A (ja) 積層板、回路基板、および半導体パッケージ
JP5292847B2 (ja) 半導体素子搭載基板
JP2009070891A (ja) 半導体装置
JP5935314B2 (ja) 半導体装置の製造方法
JP2010080609A (ja) 半導体装置
JP2013041987A (ja) 半導体装置の製造方法、及び一括封止基板

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20130529

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160525

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170925

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20180503

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20170925

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I