[go: up one dir, main page]

KR102293121B1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR102293121B1
KR102293121B1 KR1020170089798A KR20170089798A KR102293121B1 KR 102293121 B1 KR102293121 B1 KR 102293121B1 KR 1020170089798 A KR1020170089798 A KR 1020170089798A KR 20170089798 A KR20170089798 A KR 20170089798A KR 102293121 B1 KR102293121 B1 KR 102293121B1
Authority
KR
South Korea
Prior art keywords
wiring
unit
substrate
peripheral
peripheral circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170089798A
Other languages
English (en)
Other versions
KR20190008490A (ko
Inventor
김성우
김봉수
김영배
허기재
고관협
홍형선
황유상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170089798A priority Critical patent/KR102293121B1/ko
Priority to US15/987,207 priority patent/US10410722B2/en
Priority to CN201810769672.7A priority patent/CN109256377B/zh
Publication of KR20190008490A publication Critical patent/KR20190008490A/ko
Priority to US16/458,594 priority patent/US10720211B2/en
Application granted granted Critical
Publication of KR102293121B1 publication Critical patent/KR102293121B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0045—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • H01L27/10805—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L27/0682—
    • H01L27/10888—
    • H01L27/10891—
    • H01L27/10894—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/206—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of combinations of capacitors and resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 소자는 기판 상에 나란하게 배치되는 제1 메모리부, 제1 주변회로부, 및 제2 주변회로부를 포함한다. 상기 반도체 소자는 상기 제2 주변회로부 상에 상기 기판의 상면에 수직한 방향을 따라 적층되는 제2 메모리부 및 배선부를 포함한다. 상기 제1 메모리부는 복수의 제1 메모리 셀들을 포함하되, 상기 제1 메모리 셀들의 각각은 셀 트랜지스터 및 상기 셀 트랜지스터의 일 단자에 연결되는 캐패시터를 포함한다. 상기 제2 메모리부는 복수의 제2 메모리 셀들을 포함하되, 상기 제2 메모리 셀들의 각각은 서로 직렬로 연결되는 가변 저항 요소 및 선택 요소를 포함한다. 상기 배선부의 배선 패턴들 및 상기 제2 메모리 셀들은 상기 기판으로부터 상기 캐패시터보다 높은 높이에 제공된다.

Description

반도체 소자{SEMICONDUCTOR DEVICES}
본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 서로 다른 동작 특성을 갖는 메모리 셀들을 갖는 반도체 소자에 관한 것이다.
반도체 소자들은 메모리 소자 및 논리 소자로 구분될 수 있다. 메모리 소자는 데이터를 저장하는 소자이다. 일반적으로, 반도체 메모리 장치는 크게 휘발성(volatile) 메모리 장치와, 비휘발성(nonvolatile) 메모리 장치로 구분될 수 있다. 휘발성 메모리 장치는 전원의 공급이 중단되면, 저장된 데이터가 소멸하는 메모리 장치로서, 예를 들어 DRAM(Dynamic Random Access Memory) 및 SRAM(Static Random Access Memory) 등이 있다. 그리고 비휘발성 메모리 장치는 전원의 공급이 중단되더라도 저장된 데이터가 소멸되지 않는 메모리 장치로서, 예를 들어, PROM(Programmable ROM), EPROM(Erasable PROM), EEPROM(Electrically EPROM), 플래시 메모리 장치(Flash Memory Device) 등이 있다.
또한, 최근에는 반도체 메모리 장치의 고성능화 및 저전력화 추세에 맞추어, MRAM(Magnetic Random Access Memory) 및 PRAM(Phase-Change Random Access Memory)과 같은 차세대 반도체 메모리 장치들이 개발되고 있다. 이러한 차세대 반도체 메모리 장치들을 구성하는 물질들은 전류 또는 전압에 따라, 그 저항값이 달라지며, 전류 또는 전압 공급이 중단되더라도 저항값을 그대로 유지하는 특성을 갖는다.
본 발명이 이루고자 하는 일 기술적 과제는 고집적화된 반도체 소자를 제공하는 데 있다. 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않는다.
반도체 소자는, 기판 상에 나란하게 배치되는 제1 메모리부, 제1 주변회로부, 및 제2 주변회로부; 및 상기 제2 주변회로부 상에 상기 기판의 상면에 수직한 방향을 따라 적층되는 제2 메모리부 및 배선부를 포함할 수 있다. 상기 제1 메모리부는 복수의 제1 메모리 셀들을 포함하되, 상기 제1 메모리 셀들의 각각은 셀 트랜지스터 및 상기 셀 트랜지스터의 일 단자에 연결되는 캐패시터를 포함할 수 있다. 상기 제2 메모리부는 복수의 제2 메모리 셀들을 포함하되, 상기 제2 메모리 셀들의 각각은 서로 직렬로 연결되는 가변 저항 요소 및 선택 요소를 포함할 수 있다. 상기 배선부의 배선 패턴들 및 상기 제2 메모리 셀들은 상기 기판으로부터 상기 캐패시터보다 높은 높이에 제공될 수 있다.
반도체 소자는, 제1 소자 영역 및 제2 소자 영역을 포함하는 기판; 상기 제1 소자 영역 상의 제1 메모리부; 및 상기 제2 소자 영역 상에 수직하게 적층되는 제2 메모리부 및 배선부를 포함할 수 있다. 상기 제1 메모리부는 캐패시터 구조체를 포함할 수 있다. 상기 제2 메모리부는 상기 기판 상에 2차원 또는 3차원적으로 배열되는 가변 저항 요소들; 및 상기 가변 저항 요소들에 각각 직렬로 연결되는 선택 요소들을 포함할 수 있다. 상기 배선부의 배선 패턴들, 상기 가변 저항 요소들, 및 상기 선택 요소들은 상기 기판으로부터 상기 캐패시터 구조체보다 높은 높이에 제공될 수 있다.
본 발명의 개념에 따르면, 고집적화된 반도체 소자가 용이하게 제공될 수 있다.
도 1은 본 발명의 일부 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이다.
도 2는 도 1의 제1 메모리부, 제1 주변회로부, 제2 메모리부, 및 제2 주변회로부의 상대적인 배치를 나타내는 평면도이다.
도 3은 도 1의 제1 메모리부에 배치되는 메모리 셀 어레이의 회로도이다.
도 4는 도 1의 제2 메모리부에 배치되는 메모리 셀 어레이의 회로도이다.
도 5는 도 1의 제2 메모리부에 배치되는 단위 메모리 셀을 나타내는 회로도이다.
도 6은 본 발명의 일부 실시예들에 따른 반도체 소자의 평면도이다.
도 7은 도 6의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 따른 단면도이다.
도 8은 도 7의 A부분의 확대도이다.
도 9는 본 발명의 일부 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이다.
도 10은 도 9의 반도체 소자를 나타내기 위한, 도 6의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 대응하는 단면도이다.
도 11은 본 발명의 일부 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이다.
도 12는 도 11의 반도체 소자를 나타내기 위한, 도 6의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 대응하는 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 일부 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이고, 도 2는 도 1의 제1 메모리부, 제1 주변회로부, 제2 메모리부, 및 제2 주변회로부의 상대적인 배치를 나타내는 평면도이다.
도 1 및 도 2를 참조하면, 반도체 소자(1000)는 제1 소자 영역(R1) 및 제2 소자 영역(R2)을 포함하는 기판(100)을 포함할 수 있다. 상기 제1 소자 영역(R1) 및 상기 제2 소자 영역(R2)은 상기 기판(100)의 서로 다른 영역들일 수 있다.
상기 반도체 소자(1000)는 상기 제1 소자 영역(R1) 상에 제공되는 제1 메모리부(10), 제1 주변회로부(20), 및 제1 배선부(30)를 포함할 수 있다. 상기 제1 메모리부(10) 및 상기 제1 주변회로부(20)는 상기 기판(100) 상에 나란하게 배치될 수 있다. 상기 제1 주변회로부(20)는 상기 제1 메모리부(10)의 적어도 일 측(one side)에 제공될 수 있다. 일 예로, 상기 제1 주변회로부(20)는 상기 제1 메모리부(10)의 일 측(one side, 10A)에만 인접하도록 배치되거나, 상기 제1 메모리부(10)의 두 측들(10A, 10B)에 인접하도록 배치되거나, 상기 제1 메모리부(10)의 세 측들(10A, 10B, 10C)에 인접하도록 배치되거나, 상기 제1 메모리부(10)의 네 측들(10A, 10B, 10C, 10D)을 둘러싸도록 배치될 수 있다. 상기 제1 배선부(30)는 상기 제1 메모리부(10) 및 상기 제1 주변회로부(20) 상에 제공될 수 있다. 상기 제1 메모리부(10) 및 상기 제1 주변회로부(20)는 상기 기판(100)과 상기 제1 배선부(30) 사이에 개재할 수 있다.
상기 반도체 소자(1000)는 상기 제2 소자 영역(R2) 상에 제공되는 제2 메모리부(60), 제2 주변회로부(40), 및 제2 배선부(50)를 포함할 수 있다. 상기 기판(100) 상에 상기 제2 메모리부(60)가 제공될 수 있고, 상기 기판(100)과 상기 제2 메모리부(60) 사이에 상기 제2 주변회로부(40)가 개재할 수 있다. 평면적 관점에서, 상기 제2 주변회로부(40)의 적어도 일부는 상기 제2 메모리부(60)와 중첩할 수 있다. 상기 제2 메모리부(60)와 상기 제2 주변회로부(40) 사이에 상기 제2 배선부(50)가 개재할 수 있다. 상기 제2 주변회로부(40)는 상기 제1 메모리부(10) 및 상기 제1 주변회로부(20)와 나란하게 제공될 수 있다. 상기 제2 배선부(50)는 상기 제1 배선부(30)와 나란하게 제공되되, 상기 제1 배선부(30)의 하부에 인접할 수 있다. 상기 제2 메모리부(60)는 상기 제1 배선부(30)와 나란하게 제공되되, 상기 제1 배선부(30)의 상부에 인접할 수 있다. 상기 제2 메모리부(60), 상기 제2 주변회로부(40), 및 상기 제2 배선부(50)는, 평면적 관점에서, 상기 제1 메모리부(10)로부터 옆으로(laterally) 이격될 수 있다.
상기 제1 메모리부(10)는 디램(DRAM) 셀 어레이 구조를 포함할 수 있고, 상기 제2 메모리부(60)는 가변저항 메모리 셀 어레이 구조를 포함할 수 있다. 일 예로, 상기 제1 메모리부(10) 및 상기 제2 메모리부(60)는 별개의 메인 메모리들로 각각 기능할 수 있다. 다른 예로, 상기 제1 메모리부(10) 및 상기 제2 메모리부(60) 중 하나는 메인 메모리로 기능하고, 상기 제1 메모리부(10) 및 상기 제2 메모리부(60) 중 다른 하나는 버퍼 메모리로 기능할 수 있다.
도 3은 도 1의 제1 메모리부에 배치되는 메모리 셀 어레이의 회로도이다.
도 3을 참조하면, 상기 제1 메모리부(10)는 디램(DRAM) 셀 어레이를 포함할 수 있다. 구체적으로, 상기 제1 메모리부(10)는 워드 라인들(WL), 상기 워드 라인들(WL)에 교차하는 비트 라인들(BL), 및 복수의 제1 메모리 셀들(MC1)을 포함할 수 있다. 상기 제1 메모리 셀들(MC1)의 각각은 상기 워드 라인들(WL) 중 대응하는 워드 라인(WL), 및 상기 비트 라인들(BL) 중 대응하는 비트 라인(BL)에 연결될 수 있다. 상기 제1 메모리 셀들(MC1)의 각각은 상기 대응하는 워드 라인(WL)에 연결되는 셀 트랜지스터(CTR), 및 상기 셀 트랜지스터(CTR)의 일 단자에 연결되는 캐패시터(CA)를 포함할 수 있다. 상기 셀 트랜지스터(CTR)의 드레인 영역은 상기 대응하는 비트 라인(BL)에 연결될 수 있고, 상기 셀 트랜지스터(CTR)의 소스 영역은 상기 캐패시터(CA)에 연결될 수 있다. 상기 셀 트랜지스터(CTR)는 상기 캐패시터(CA)로 흐르는 전하의 흐름을 선택적으로 제어하도록 구성될 수 있다. 상기 제1 메모리 셀들(MC1)의 각각은 상기 캐패시터(CA)에 저장된 전하의 유무에 따라 0 또는 1의 데이터를 저장할 수 있다.
도 4는 도 1의 제2 메모리부에 배치되는 메모리 셀 어레이의 회로도이고, 도 5는 도 1의 제2 메모리부에 배치되는 단위 메모리 셀을 나타내는 회로도이다.
도 4 및 도 5를 참조하면, 상기 제2 메모리부(60)는 가변저항 메모리 셀 어레이를 포함할 수 있다. 상기 가변저항 메모리 셀 어레이는 엠램(MRAM), 피램(PRAM), 및 알램(RRAM) 중 적어도 하나의 메모리 셀 어레이를 포함할 수 있다. 구체적으로, 상기 제2 메모리부(60)는 제1 도전 라인들(CL1), 상기 제1 도전 라인들(CL1)에 교차하는 제2 도전 라인들(CL2), 및 상기 제1 도전 라인들(CL1)과 상기 제2 도전 라인들(CL2) 사이에 제공되는 복수의 제2 메모리 셀들(MC2)을 포함할 수 있다. 상기 제2 메모리 셀들(MC2)은 상기 제1 도전 라인들(CL1)과 상기 제2 도전 라인들(CL2) 사이의 교차점들에 각각 제공될 수 있다.
상기 제2 메모리 셀들(MC2)의 각각은, 상기 제1 도전 라인들(CL1) 중 대응하는 제1 도전 라인(CL1)과 상기 제2 도전 라인들(CL2) 중 대응하는 제2 도전 라인(CL2) 사이의 교차점에 배치되고, 상기 대응하는 제1 도전 라인(CL1)과 상기 대응하는 제2 도전 라인(CL2)에 연결될 수 있다. 상기 제2 메모리 셀들(MC2)의 각각은 가변 저항 요소(VR) 및 선택 요소(SW)를 포함할 수 있다. 상기 가변 저항 요소(VR) 및 상기 선택 요소(SW)는 상기 대응하는 제1 도전 라인(CL1)과 상기 대응하는 제2 도전 라인(CL2) 사이에서 서로 직렬로 연결될 수 있다. 일 예로, 상기 가변 저항 요소(VR)는 상기 대응하는 제1 도전 라인(CL1)과 상기 선택 요소(SW) 사이에 연결될 수 있고, 상기 선택 요소(SW)는 상기 가변 저항 요소(VR)와 상기 대응하는 제2 도전 라인(CL2) 사이에 연결될 수 있다. 다른 예로, 도 5에 도시된 바와 달리, 상기 가변 저항 요소(VR)는 상기 대응하는 제2 도전 라인(CL2)과 상기 선택 요소(SW) 사이에 연결될 수 있고, 상기 선택 요소(SW)는 상기 가변 저항 요소(VR)와 상기 대응하는 제1 도전 라인(CL1) 사이에 연결될 수도 있다.
상기 가변 저항 요소(VR)는 데이터 저장 요소(data storage element)를 포함할 수 있다. 상기 가변 저항 요소(VR)는, 이에 인가되는 전압이나 전류에 의존하여, 2가지 이상의 안정한 저항 상태들 사이에서 가역적으로 저항 상태가 변할 수 있고, 외부 전원이 공급되지 않는 한 상기 저항 상태가 유지될 수 있다. 상기 제2 메모리 셀들(MC2)의 각각은 상기 가변 저항 요소(VR)의 저항 상태에 대응하는 데이터를 저장할 수 있다.
상기 선택 요소(SW)는 상기 가변 저항 요소(VR)를 지나는 전하의 흐름을 선택적으로 제어하도록 구성될 수 있다. 일 예로, 상기 선택 요소(SW)는 비선형 전류-전압 특성 또는 정류 특성을 가질 수 있고, 이에 따라, 상기 제2 메모리 셀들(MC2)의 각각에 흐르는 전류의 흐름을 위쪽 또는 아래쪽으로 더 수월하게 이끌 수 있다. 다른 예로, 상기 선택 요소(SW)는 인가 전압의 크기에 따라 저항값이 변화되는 비선형 저항체를 포함할 수 있다. 상기 저항체의 저항값이 인가 전압에 반비례하는 경우, 상대적으로 큰 전압이 인가되는 선택 셀에서는 저항값이 상대적으로 작아 전류 흐름이 허용되고, 상대적으로 작은 전압이 인가되는 비선택 셀에서는 저항값이 상대적으로 커서 전류 흐름이 허용되지 않을 수 있다. 또 다른 예로, 상기 선택 요소(SW)는 비선형(일 예로, S자형) I-V 커브를 갖는 문턱(threshold) 스위칭 현상에 기초한 소자일 수 있다. 상기 선택 요소(SW)는 양방향(bi-directional) 특성을 갖는 OTS(Ovonic Threshold Switch) 소자일 수 있다.
도시되지 않았으나, 상기 제2 메모리부(60)는 상기 제2 도전 라인들(CL2)에 교차하는 제3 도전 라인들, 및 상기 제2 도전 라인들(CL2)과 상기 제3 도전 라인들 사이에 제공되는 추가적인 제2 메모리 셀들(MC2)을 더 포함할 수 있다. 상기 추가적인 제2 메모리 셀들(MC2)은 상기 제2 도전 라인들(CL2)과 상기 제3 도전 라인들 사이의 교차점들에 각각 제공될 수 있다. 이 경우, 상기 제2 메모리부(60)는, 상기 제2 메모리 셀들(MC2)이 도 1의 상기 기판(100)의 상면에 평행한 방향 및 수직한 방향에 따라 3차원적으로 배열되는 크로스-포인트(cross-point) 셀 어레이 구조를 가질 수 있다.
도 1 및 도 2를 다시 참조하면, 상기 제1 주변회로부(20)는 도 3의 상기 제1 메모리 셀들(MC1)을 구동시키기 위한 제1 주변회로를 포함할 수 있다. 상기 제1 주변회로는 도 3의 상기 워드 라인들(WL)에 연결되는 로우 디코더(Row decoder), 도 3의 상기 비트 라인들(BL)에 연결되는 컬럼 디코더(Column decoder) 및 입출력 센스 엠프(I/O Sense Amplifier) 등을 포함할 수 있다. 상기 제1 배선부(30)는 도 3의 상기 제1 메모리 셀들(MC1)을 상기 제1 주변회로에 전기적으로 연결하는 제1 배선 패턴들을 포함할 수 있다. 상기 제2 주변회로부(40)는 도 4의 상기 제2 메모리 셀들(MC2)을 구동시키기 위한 제2 주변회로를 포함할 수 있다. 상기 제2 주변회로는 도 4의 상기 제1 도전 라인들(CL1)에 연결되는 제1 디코더 회로, 상기 제2 도전 라인들(CL2)에 연결되는 제2 디코더 회로, 및 상기 제1 도전 라인들(CL1) 또는 상기 제2 도전 라인들(CL2)에 연결되는 입출력 센스 엠프(I/O Sense Amplifier) 등을 포함할 수 있다. 상기 제2 배선부(50)는 도 4의 상기 제2 메모리 셀들(MC2)을 상기 제2 주변회로에 전기적으로 연결하는 제2 배선 패턴들을 포함할 수 있다.
도 6은 본 발명의 일부 실시예들에 따른 반도체 소자의 평면도이고, 도 7은 도 6의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 따른 단면도이다. 도 8은 도 7의 A부분의 확대도이다.
도 6 및 도 7을 참조하면, 상기 제1 소자 영역(R1) 및 상기 제2 소자 영역(R2)을 포함하는 상기 기판(100)이 제공될 수 있다. 상기 기판(100)은 반도체 기판(일 예로 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판)일 수 있다. 상기 제1 소자 영역(R1) 및 상기 제2 소자 영역(R2)은 상기 기판(100)의 서로 다른 영역들일 수 있다. 소자분리막(ST)이 상기 기판(100) 상에 제공되어 활성영역들을 정의할 수 있다. 상기 활성영역들은 셀 활성영역(ACT), 제1 주변 활성영역(PACT1), 및 제2 주변 활성영역(PACT2)을 포함할 수 있다. 상기 셀 활성영역(ACT) 및 상기 제1 주변 활성영역(PACT1)은 상기 기판(100)의 상기 제1 소자 영역(R1) 상에 제공될 수 있고, 상기 제2 주변 활성영역(PACT2)은 상기 기판(100)의 상기 제2 소자 영역(R2) 상에 제공될 수 있다. 상기 소자분리막(ST)은 일 예로, 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막을 포함할 수 있다.
상기 제1 메모리부(10)는 상기 기판(100)의 상기 제1 소자 영역(R1) 상에 제공될 수 있다. 상기 제1 메모리부(10)는 복수의 상기 셀 활성영역들(ACT)을 포함할 수 있다. 평면적 관점에서, 상기 셀 활성영역들(ACT)의 각각은 바(bar) 형태를 가질 수 있고, 제1 방향(D1) 및 제2 방향(D2)에 교차하는 제3 방향(D3)으로 장축이 위치되도록 배치될 수 있다. 상기 제2 방향(D2)은 상기 제1 방향(D1)에 교차하고, 상기 제1 내지 제3 방향들(D1, D2, D3)은 상기 기판(100)의 상면에 평행한 방향들이다.
상기 제1 메모리부(10)는 상기 기판(100) 내에 제공되어 상기 셀 활성영역들(ACT)을 가로지르는 게이트 구조체들(GS)을 포함할 수 있다. 상기 게이트 구조체들(GS)은, 도 3을 참조하여 설명한, 상기 워드 라인들(WL)에 대응할 수 있다. 상기 게이트 구조체들(GS)은 상기 제1 방향(D1)으로 연장되고 상기 제2 방향(D2)으로 배열될 수 있다. 상기 게이트 구조체들(GS)의 각각은 상기 기판(100) 내에 매립된 게이트 전극(GE), 상기 게이트 전극(GE)과 상기 셀 활성 영역들(ACT) 사이 및 상기 게이트 전극(GE)과 상기 소자분리막(ST) 사이에 개재하는 게이트 유전 패턴(GI), 및 상기 게이트 전극(GE)의 상면 상의 게이트 캐핑 패턴(CAP)을 포함할 수 있다. 상기 게이트 캐핑 패턴(CAP)의 상면은 상기 기판(100)의 상면과 실질적으로 공면을 이룰 수 있다. 일부 실시예들에 따르면, 상기 게이트 캐핑 패턴(CAP)의 하면은 상기 게이트 유전 패턴(GI)의 최상부면과 접하고, 상기 게이트 캐핑 패턴(CAP)의 양 측벽들은 상기 셀 활성 영역들(ACT) 및/또는 상기 소자분리막(202)과 접할 수 있다. 그러나, 다른 실시예에 따르면, 도시된 바와 달리, 상기 게이트 유전 패턴(GI)은 상기 게이트 캐핑 패턴(CAP)과 상기 셀 활성 영역들(ACT) 사이 및/또는 상기 게이트 캐핑 패턴(CAP)과 상기 소자분리막(ST) 사이로 연장될 수 있다.
상기 게이트 전극(GE)은 도전 물질을 포함할 수 있다. 일 예로, 상기 도전 물질은 도핑된 반도체 물질(도핑된 실리콘, 도핑된 게르마늄 등), 도전성 금속질화물(질화티타늄, 질화탄탈륨 등), 금속(텅스텐, 티타늄, 탄탈륨 등), 및 금속-반도체 화합물(텅스텐 실리사이드, 코발트 실리사이드, 티타늄 실리사이드 등) 중 어느 하나일 수 있다. 상기 게이트 유전 패턴(GI)은 일 예로, 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막을 포함할 수 있다. 상기 게이트 캐핑 패턴(CAP)은 일 예로, 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막을 포함할 수 있다.
상기 제1 메모리부(10)는 상기 셀 활성영역들(ACT)의 각각 내에 제공되는 제1 불순물 주입 영역(SD1) 및 제2 불순물 주입 영역들(SD2)을 포함할 수 있다. 상기 제2 불순물 주입 영역들(SD2)은 상기 제1 불순물 주입 영역(SD1)을 사이에 두고 서로 이격될 수 있다. 상기 제1 불순물 주입 영역(SD1)은 하나의 셀 활성 영역(ACT)을 가로지르는 한 쌍의 게이트 구조체들(GS) 사이의 상기 셀 활성 영역(ACT) 내에 제공될 수 있다. 상기 제2 불순물 주입 영역들(SD2)은 상기 셀 활성 영역(ACT) 내에 제공되되, 상기 한 쌍의 게이트 구조체들(GS)을 사이에 두고 서로 이격될 수 있다. 상기 제1 불순물 주입 영역(SD1)은 상기 제2 불순물 주입 영역들(SD2)보다 상기 기판(100) 내부로 깊게 제공될 수 있다. 상기 제1 불순물 주입 영역(SD1)은 상기 제2 불순물 주입 영역들(SD2)과 동일한 도전형의 불순물을 포함할 수 있다.
상기 제1 메모리부(10)는 상기 기판(100) 상에 제공되어 상기 게이트 구조체들(GS)을 가로지르는 비트 라인 구조체들(BLS)을 포함할 수 있다. 상기 비트 라인 구조체들(BLS)은, 도 3을 참조하여 설명한, 상기 비트 라인들(BL)에 대응할 수 있다. 상기 비트 라인 구조체들(BLS)은 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열될 수 있다. 상기 비트 라인 구조체들(BLS)의 각각은 상기 제1 불순물 주입 영역(SD1)에 전기적으로 연결되는 도전 콘택(110), 상기 도전 콘택(110) 상에 제공되고 상기 제2 방향(D2)으로 연장되는 도전 라인(130), 및 상기 도전 콘택(110)과 상기 도전 라인(130) 사이의 배리어 패턴(120)을 포함할 수 있다. 상기 비트 라인 구조체들(BLS)의 각각은 상기 도전 콘택(110)을 통하여 상기 셀 활성영역들(ACT) 중 대응하는 셀 활성영역들(ACT)의 각각의 상기 제1 불순물 주입 영역(SD1)에 전기적으로 연결될 수 있다. 상기 도전 콘택(110)은 상기 제1 불순물 주입 영역(SD1)과 접할 수 있다. 상기 도전 콘택(110)의 바닥면은 상기 기판(100)의 상기 상면보다 낮은 높이에 위치할 수 있다. 상기 도전 콘택(110)의 양 측벽들은 상기 도전 라인(130)의 양 측벽들에 정렬될 수 있다. 상기 비트 라인 구조체들(BLS)의 각각은 상기 도전 라인(130)의 상면 상의 캐핑 패턴(140), 및 상기 도전 라인(130)의 측면들 상의 스페이서 패턴들(150)을 포함할 수 있다. 상기 캐핑 패턴(140) 및 상기 스페이서 패턴들(150)은 상기 도전 라인(130)의 상기 상면 및 상기 측면들을 따라 상기 제2 방향(D2)으로 연장될 수 있다. 상기 스페이서 패턴들(150)은 상기 캐핑 패턴(140), 상기 배리어 패턴(120), 및 상기 도전 콘택(110)의 측면들을 덮을 수 있고, 상기 제1 불순물 주입 영역(SD1)과 접할 수 있다.
상기 도전 콘택(110)은 일 예로, 도핑된 반도체 물질(도핑된 실리콘, 도핑된 게르마늄 등), 도전성 금속질화물(질화티타늄, 질화탄탈륨 등), 금속(텅스텐, 티타늄, 탄탈륨 등), 및 금속-반도체 화합물(텅스텐 실리사이드, 코발트 실리사이드, 티타늄 실리사이드 등) 중 어느 하나를 포함할 수 있다. 상기 도전 라인(130) 및 상기 배리어 패턴(120)의 각각은, 일 예로, 도전성 금속질화물(질화티타늄, 질화탄탈륨 등), 금속(텅스텐, 티타늄, 탄탈륨 등), 및 금속-반도체 화합물(텅스텐 실리사이드, 코발트 실리사이드, 티타늄 실리사이드 등) 중 어느 하나를 포함할 수 있다. 상기 캐핑 패턴(140) 및 상기 스페이서 패턴들(150)의 각각은, 일 예로, 실리콘 질화막, 실리콘 산화막, 및/또는 실리콘 산질화막을 포함할 수 있다.
상기 제1 메모리부(10)는 상기 기판(100) 상에 제공되어 상기 비트 라인 구조체들(BLS)을 덮는 제1 층간 절연막(160)을 포함할 수 있다. 상기 제1 층간 절연막(160)은 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막을 포함할 수 있다. 상기 제1 메모리부(10)는 상기 제1 층간 절연막(160) 내에 제공되는 매립 콘택들(170)을 포함할 수 있다. 상기 매립 콘택들(170)은 상기 제1 층간 절연막(160)을 관통하여 상기 셀 활성영역들(ACT)의 각각의 상기 제2 불순물 주입 영역들(SD2)에 각각 전기적으로 연결될 수 있다. 상기 매립 콘택들(170)은 도핑된 실리콘, 금속 등과 같은 도전 물질을 포함할 수 있다.
상기 제1 메모리부(10)는 상기 제1 층간 절연막(160) 상의 캐패시터 구조체(CAS)를 포함할 수 있다. 상기 캐패시터 구조체(CAS)는 상기 제1 층간 절연막(160) 상에 제공되고 상기 매립 콘택들(170)에 각각 연결되는 하부 전극들(180)을 포함할 수 있다. 상기 하부 전극들(180)은 상기 매립 콘택들(170)을 통하여 상기 제2 불순물 주입 영역들(SD2)에 각각 전기적으로 연결될 수 있다. 상기 하부 전극들(180)은 컵 형태를 가질 수 있으나, 본 발명의 개념은 이에 한정되지 않는다. 상기 캐패시터 구조체(CAS)는 상기 하부 전극들(180)을 구조적으로 지지하는 지지 구조체(185)를 포함할 수 있다. 상기 지지 구조체(185)는 상기 하부 전극들(180)의 측면들과 접할 수 있다. 상기 캐패시터 구조체(CAS)는 상기 하부 전극들(180) 및 상기 지지 구조체(185)를 공통으로 덮는 상부 전극(200)을 포함할 수 있다. 상기 하부 전극들(180) 및 상기 지지 구조체(185)는 상기 상부 전극(200) 내에 매립되도록 제공될 수 있다. 상기 하부 전극들(180)이 컵 형태(일 예로, 하단이 닫힌 중공의 실린더 형태)를 갖는 경우, 상기 상부 전극(200)은 상기 하부 전극들(180)의 각각의 외면 및 내면을 덮을 수 있다. 상기 캐패시터 구조체(CAS)는 상기 지지 구조체(185)과 상기 상부 전극(200) 사이, 및 상기 하부 전극들(180)의 각각과 상기 상부 전극 (200) 사이에 개재하는 유전막(190)을 포함할 수 있다. 상기 하부 전극들(180)의 각각, 상기 하부 전극들(180)의 각각을 덮는 상부 전극(200), 및 이들 사이에 개재하는 상기 유전막(190)은, 도 3을 참조하여 설명한, 상기 캐패시터(CA)를 구성할 수 있다.
상기 하부 전극들(180) 및 상기 상부 전극(200)은 폴리 실리콘, 금속, 금속 실리사이드, 및 금속 질화물들 중의 적어도 하나를 포함할 수 있다. 상기 유전막(190)은 산화막(예를 들면, 실리콘 산화막), 질화막(예를 들면, 실리콘 질화막), 산화질화막(예를 들면, 실리콘 산질화막), 및 고유전막(예를 들면, 하프늄 산화막) 중의 적어도 하나를 포함할 수 있다. 상기 지지 구조체(185)는 절연성 물질을 포함할 수 있다. 일 예로, 상기 지지 구조체(185)는 산화막, 질화막, 및 산화질화막 중의 적어도 하나를 포함할 수 있다.
상기 제1 주변회로부(20)는 상기 기판(100)의 상기 제1 소자 영역(R1) 상에 제공되되, 상기 제1 메모리부(10)의 적어도 일 측에 배치될 수 있다. 상기 제1 주변회로부(20)는 상기 제1 주변 활성영역(PACT1), 및 상기 제1 주변 활성영역(PACT1) 상의 제1 주변 트랜지스터(PTR1)를 포함할 수 있다. 상기 제1 주변 트랜지스터(PTR1)는 상기 제1 주변 활성영역(PACT1)을 가로지르는 제1 주변 게이트 전극(PGE1), 상기 기판(100)과 상기 제1 주변 게이트 전극(PGE1) 사이의 제1 주변 게이트 유전 패턴(PGI1), 상기 제1 주변 게이트 전극(PGE1)의 상면 상의 제1 주변 게이트 캐핑 패턴(PCAP1), 상기 제1 주변 게이트 전극(PGE1)의 측면들 상의 제1 주변 게이트 스페이서들(PGSP1), 및 상기 제1 주변 게이트 전극(PGE1)의 양 측의 상기 제1 주변 활성영역(PACT1) 내의 제1 주변 소스/드레인 영역들(PSD1)을 포함할 수 있다. 상기 제1 주변 게이트 전극(PGE1)은 도전 물질을 포함할 수 있다. 상기 제1 주변 게이트 유전 패턴(PGI1), 상기 제1 주변 게이트 캐핑 패턴(PCAP1), 및 상기 제1 주변 게이트 스페이서들(PGSP1)은 산화막, 질화막, 및/또는 산질화막을 포함할 수 있다. 상기 제1 주변 소스/드레인 영역들(PSD1)은 상기 기판(100) 내에 제공되는 불순물 주입 영역들일 수 있다.
상기 제1 주변회로부(20)는 상기 제1 주변 트랜지스터(PTR1)에 전기적으로 연결되는 제1 주변 콘택들(102) 및 제1 주변 배선들(104)을 포함할 수 있다. 상기 제1 주변 콘택들(102) 및 상기 제1 주변 배선들(104)은 도전 물질을 포함할 수 있다. 상기 제1 주변 트랜지스터(PTR1), 상기 제1 주변 콘택들(102), 및 상기 제1 주변 배선들(104)은, 도 3의 상기 제1 메모리 셀들(MC1)을 구동시키기 위한 상기 제1 주변회로를 구성할 수 있다.
상기 제1 층간 절연막(160)은 상기 기판(100)의 상면을 따라 연장되어 상기 제1 주변 트랜지스터(PTR1)를 덮을 수 있다. 상기 제1 주변 콘택들(102) 및 상기 제1 주변 배선들(104)은 상기 제1 층간 절연막(160)의 적어도 일부를 관통하여 상기 제1 주변 트랜지스터(PTR1)에 전기적으로 연결될 수 있다.
상기 제1 주변회로부(20)는 상기 제1 주변 트랜지스터(PTR1) 상의 상기 제1 층간 절연막(160), 및 상기 제1 층간 절연막(160) 상의 제2 층간 절연막(162)을 포함할 수 있다. 상기 제1 주변 콘택들(102) 및 상기 제1 주변 배선들(104) 중 적어도 일부는 상기 제2 층간 절연막(162) 내에 제공될 수 있다. 상기 제2 층간 절연막(162)은 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막을 포함할 수 있다.
상기 제1 배선부(30)는 상기 기판(100)의 상기 제1 소자 영역(R1) 상에 제공될 수 있고, 상기 제1 메모리부(10) 및 상기 제1 주변회로부(20)는 상기 기판(100)과 상기 제1 배선부(30) 사이에 배치될 수 있다. 상기 제1 배선부(30)는 상기 캐패시터 구조체(CAS) 및 상기 제2 층간 절연막(162) 상에 제공되는 제1 배선 패턴들(210) 및 제1 배선 콘택들(212)을 포함할 수 있다. 상기 제1 배선 패턴들(210) 및 상기 제1 배선 콘택들(212)은 상기 기판(100)으로부터 상기 캐패시터 구조체(CAS)보다 높은 레벨에 제공될 수 있다. 상기 제1 배선 패턴들(210) 및 상기 제1 배선 콘택들(212)은 상기 기판(100)으로부터 상기 캐패시터 구조체(CAS)보다 높은 높이에 위치할 수 있다.
상기 제1 배선 패턴들(210) 및 상기 제1 배선 콘택들(212)은, 도 3의 상기 제1 메모리 셀들(MC1)을 상기 제1 주변회로에 전기적으로 연결하도록 구성될 수 있다. 상기 제1 주변 트랜지스터(PTR1)는 상기 제1 배선 콘택들(212) 중 대응하는 제1 배선 콘택들(212)을 통하여 상기 제1 배선 패턴들(210) 중 대응하는 제1 배선 패턴들(210)에 전기적으로 연결될 수 있다. 도시되지 않았지만, 상기 게이트 구조체들(GS)의 각각은 상기 제1 배선 콘택들(212) 중 대응하는 제1 배선 콘택들(212)을 통하여 상기 제1 배선 패턴들(210) 중 대응하는 제1 배선 패턴들(210)에 전기적으로 연결될 수 있고, 상기 비트 라인 구조체들(BLS)의 각각은 상기 제1 배선 콘택들(212) 중 대응하는 제1 배선 콘택들(212)을 통하여 상기 제1 배선 패턴들(210) 중 대응하는 제1 배선 패턴들(210)에 전기적으로 연결될 수 있다. 상기 캐패시터 구조체(CAS)의 상기 상부 전극(200)은 상기 제1 배선 콘택들(212) 중 대응하는 제1 배선 콘택들(212)을 통하여 상기 제1 배선 패턴들(210) 중 대응하는 제1 배선 패턴들(210)에 전기적으로 연결될 수 있다.
상기 제2 주변회로부(40)는 상기 기판(100)의 상기 제2 소자 영역(R2) 상에 제공될 수 있다. 상기 제2 주변회로부(40)는 상기 제2 주변 활성영역(PACT2), 및 상기 제2 주변 활성영역(PACT2) 상의 제2 주변 트랜지스터(PTR2)를 포함할 수 있다. 상기 제2 주변 트랜지스터(PTR2)는 상기 제2 주변 활성영역(PACT2)을 가로지르는 제2 주변 게이트 전극(PGE2), 상기 기판(100)과 상기 제2 주변 게이트 전극(PGE2) 사이의 제2 주변 게이트 유전 패턴(PGI2), 상기 제2 주변 게이트 전극(PGE2)의 상면 상의 제2 주변 게이트 캐핑 패턴(PCAP2), 상기 제2 주변 게이트 전극(PGE2)의 측면들 상의 제2 주변 게이트 스페이서들(PGSP2), 및 상기 제2 주변 게이트 전극(PGE2)의 양 측의 상기 제2 주변 활성영역(PACT2) 내의 제2 주변 소스/드레인 영역들(PSD2)을 포함할 수 있다.
상기 제1 주변 트랜지스터(PTR1) 및 상기 제2 주변 트랜지스터(PTR2)는 상기 기판(100)으로부터 실질적으로 동일한 레벨에 제공될 수 있다. 상기 제2 주변 트랜지스터(PTR2)는 상기 기판(100)으로부터 상기 제1 주변 트랜지스터(PTR1)와 실질적으로 동일한 높이에 위치할 수 있다. 상기 제1 및 제2 주변 트랜지스터들(PTR1, PTR2)은 이들의 구조, 물질, 및 형성방법 중 적어도 하나에서 서로 동일할 수 있다. 일 예로, 상기 제1 주변 게이트 전극(PGE1), 상기 제1 주변 게이트 유전 패턴(PGI1), 상기 제1 주변 게이트 캐핑 패턴(PCAP1), 상기 제1 주변 게이트 스페이서들(PGSP1), 및 상기 제1 주변 소스/드레인 영역들(PSD1)은, 이들의 구조, 물질, 및 형성방법 중 적어도 하나에서, 상기 제2 주변 게이트 전극(PGE2), 상기 제2 주변 게이트 유전 패턴(PGI2), 상기 제2 주변 게이트 캐핑 패턴(PCAP2), 상기 제2 주변 게이트 스페이서들(PGSP2), 및 상기 제2 주변 소스/드레인 영역들(PSD2)과 각각 동일할 수 있다. 일부 실시예들에 따르면, 상기 제1 주변 게이트 전극(PGE1), 상기 제1 주변 게이트 유전 패턴(PGI1), 상기 제1 주변 게이트 캐핑 패턴(PCAP1), 상기 제1 주변 게이트 스페이서들(PGSP1), 및 상기 제1 주변 소스/드레인 영역들(PSD1)은, 상기 제2 주변 게이트 전극(PGE2), 상기 제2 주변 게이트 유전 패턴(PGI2), 상기 제2 주변 게이트 캐핑 패턴(PCAP2), 상기 제2 주변 게이트 스페이서들(PGSP2), 및 상기 제2 주변 소스/드레인 영역들(PSD2)과 각각 동시에 형성될 수 있다.
상기 제2 주변회로부(40)는 상기 제2 주변 트랜지스터(PTR2)에 전기적으로 연결되는 제2 주변 콘택들(106) 및 제2 주변 배선들(108)을 포함할 수 있다. 상기 제2 주변 콘택들(106) 및 상기 제2 주변 배선들(108)은 도전 물질을 포함할 수 있다. 상기 제2 주변 트랜지스터(PTR2), 상기 제2 주변 콘택들(106), 및 상기 제2 주변 배선들(108)은, 도 4의 상기 제2 메모리 셀들(MC2)을 구동시키기 위한 상기 제2 주변회로를 구성할 수 있다.
상기 제1 층간 절연막(160) 및 상기 제2 층간 절연막(162)은 상기 기판(100)의 상기 제2 소자 영역(R2) 상으로 연장되어 상기 제2 주변 트랜지스터(PTR2)를 차례로 덮을 수 있다. 상기 제2 주변 콘택들(106) 및 상기 제2 주변 배선들(108)은 상기 제1 및 제2 층간 절연막들(160, 162)의 적어도 일부를 관통하여 상기 제2 주변 트랜지스터(PTR2)에 전기적으로 연결될 수 있다. 상기 제2 주변회로부(40)는 상기 기판(100)의 상기 제2 소자 영역(R2) 상에 적층된 상기 제1 및 제2 층간 절연막들(160, 162)을 포함할 수 있다.
상기 제2 배선부(50)는 상기 기판(100)의 상기 제2 소자 영역(R2) 상에 제공될 수 있고, 상기 제2 주변회로부(40)는 상기 기판(100)과 상기 제2 배선부(50) 사이에 배치될 수 있다. 상기 제2 배선부(50)는 상기 제2 층간 절연막(162) 상에 제공되는 제2 배선 패턴들(220) 및 제2 배선 콘택들(222)을 포함할 수 있다. 상기 제2 배선 패턴들(220) 및 상기 제2 배선 콘택들(222)은, 도 4의 상기 제2 메모리 셀들(MC2)을 상기 제2 주변회로에 전기적으로 연결하도록 구성될 수 있다. 상기 제2 주변 트랜지스터(PTR2)는 상기 제2 배선 콘택들(222) 중 대응하는 제2 배선 콘택들(222)을 통하여 상기 제2 배선 패턴들(220) 중 대응하는 제2 배선 패턴들(220)에 전기적으로 연결될 수 있다.
상기 제2 배선 패턴들(220) 및 상기 제2 배선 콘택들(222)은 상기 기판(100)으로부터 상기 캐패시터 구조체(CAS)보다 높은 레벨에 제공될 수 있다. 상기 제2 배선 패턴들(220) 및 상기 제2 배선 콘택들(222)은 상기 기판(100)으로부터 상기 캐패시터 구조체(CAS)보다 높은 높이에 위치할 수 있다. 일 예로, 상기 제2 배선 패턴들(220) 중 최하부의 제2 배선 패턴들(220)의 하면들(220L)은 상기 캐패시터 구조체(CAS)의 최상부면(CAS_U)과 같거나, 그보다 높은 높이에 위치할 수 있다. 일부 실시예들에 따르면, 상기 제2 배선 패턴들(220) 중 적어도 일부는 상기 기판(100)으로부터 상기 제1 배선 패턴들(210) 중 적어도 일부와 동일한 높이에 제공될 수 있다. 일 예로, 상기 제2 배선 패턴들(220) 중 상기 최하부의 제2 배선 패턴들(220)은, 상기 기판(100)으로부터, 상기 제1 배선 패턴들(210) 중 최하부의 제1 배선 패턴들(210)과 동일한 높이에 제공될 수 있다. 일부 실시예들에 따르면, 상기 제2 배선 패턴들(220) 및 상기 제2 배선 콘택들(222)은 상기 캐패시터 구조체(CAS)가 형성된 후 형성될 수 있다. 상기 제2 배선 패턴들(220) 및 상기 제2 배선 콘택들(222) 중 적어도 일부는, 상기 제1 배선 패턴들(210) 및 상기 제1 배선 콘택들(212) 중 적어도 일부와 동시에 형성될 수 있다. 상기 제2 배선부(50)는 상기 제2 층간 절연막(162) 상에 제공되고 상기 제2 배선 패턴들(220) 및 상기 제2 배선 콘택들(222)을 덮는 제3 층간 절연막(164)을 포함할 수 있다. 상기 제3 층간 절연막(164)은 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막을 포함할 수 있다.
상기 제2 메모리부(60)는 상기 기판(100)의 상기 제2 소자 영역(R2) 상에 제공될 수 있고, 상기 제2 주변회로부(40) 및 상기 제2 배선부(50)는 상기 기판(100)과 상기 제2 메모리부(60) 사이에 배치될 수 있다. 상기 제2 메모리부(60)는 상기 제3 층간 절연막(164) 상의 제1 도전 라인들(CL1) 및 제2 도전 라인들(CL2)을 포함할 수 있다. 상기 제1 도전 라인들(CL1)은 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열될 수 있다. 상기 제2 도전 라인들(CL2)은 상기 기판(100)의 상면에 수직한 방향에 따라 상기 제1 도전 라인들(CL1)로부터 이격될 수 있다. 상기 제2 도전 라인들(CL2)은 상기 제1 방향(D1)으로 연장되고 상기 제2 방향(D2)으로 배열될 수 있다. 상기 제2 도전 라인들(CL2)은 상기 제1 도전 라인들(CL1)을 가로지를 수 있다. 상기 제1 도전 라인들(CL1) 및 상기 제2 도전 라인들(CL2)은 금속(예를 들어, 구리, 텅스텐, 또는 알루미늄) 및/또는 금속 질화물(예를 들어, 탄탈륨 질화물, 티타늄 질화물, 또는 텅스텐 질화물)을 포함할 수 있다.
상기 제2 메모리부(60)는 상기 제1 도전 라인들(CL1)과 상기 제2 도전 라인들(CL2) 사이에 제공되는 복수의 메모리 셀들(MC2)을 포함할 수 있다. 상기 메모리 셀들(MC2)은, 도 4 및 도 5를 참조하여 설명한, 상기 제2 메모리 셀들(MC2)에 대응할 수 있다. 상기 메모리 셀들(MC2)은 상기 제1 도전 라인들(CL1)과 상기 제2 도전 라인들(CL2)의 교차점들에 각각 제공될 수 있다. 상기 메모리 셀들(MC2)은 상기 제1 방향(D1) 및 상기 제2 방향(D2)을 따라 이차원적으로 배열될 수 있다. 상기 메모리 셀들(MC2)은 메모리 셀 스택(MCA)을 구성할 수 있다. 설명의 편의를 위해 하나의 메모리 셀 스택(MCA)만이 도시되었으나, 상기 제2 메모리부(60)는 상기 기판(100)의 상기 상면에 수직한 상기 방향으로 적층되는 복수의 메모리 셀 스택들(MCA)을 포함할 수 있다. 이 경우, 상기 메모리 셀 스택(MCA) 및 상기 제1 및 제2 도전 라인들(CL1, CL2)에 상응하는 구조들이 상기 기판(100) 상에 반복적으로 적층될 수 있다.
도 8을 참조하면, 상기 메모리 셀들(MC2)의 각각은 대응하는 제1 도전 라인(CL1)과 대응하는 제2 도전 라인(CL2) 사이에서 직렬로 연결되는 가변 저항 요소(VR) 및 선택 요소(SW)를 포함할 수 있다. 상기 가변 저항 요소(VR)는 상기 대응하는 제1 도전 라인(CL1)과 상기 선택 요소(SW) 사이에 제공될 수 있으나, 본 발명의 개념은 이에 한정되지 않는다. 도시된 바와 달리, 상기 선택 요소(SW)가 상기 대응하는 제1 도전 라인(CL1)과 상기 가변 저항 요소(VR) 사이에 제공될 수도 있다.
상기 가변 저항 요소(VR)는 저항 변화에 따라 정보를 저장하는 물질을 포함할 수 있다. 일부 실시예들에 따르면, 상기 가변 저항 요소(VR)는 온도에 따라 결정질과 비정질 사이의 가역적 상변화가 가능한 물질을 포함할 수 있다. 상기 가변 저항 요소(VR)는 칼코겐(chalcogen) 원소인 Te 및 Se 중에서 적어도 하나와, Ge, Sb, Bi, Pb, Sn, Ag, As, S, Si, In, Ti, Ga, P, O 및 C 중에서 적어도 하나가 조합된 화합물을 포함할 수 있다. 일 예로, 가변 저항 요소(VR)는 GeSbTe, GeTeAs, SbTeSe, GeTe, SbTe, SeTeSn, GeTeSe, SbSeBi, GeBiTe, GeTeTi, InSe, GaTeSe, 및 InSbTe 중에서 적어도 하나를 포함할 수 있다. 다른 예로, 상기 가변 저항 요소(VR)는 Ge를 포함하는 층과 Ge를 포함하지 않는 층이 반복 적층된 초격자 구조(예를 들어, GeTe층과 SbTe층이 반복 적층된 구조)를 가질 수 있다. 다른 실시예들에 따르면, 상기 가변 저항 요소(VR)는 페로브스카이트(perovskite) 화합물들 또는 도전성 금속 산화물들 중에서 적어도 하나를 포함할 수 있다. 일 예로, 상기 가변 저항 요소(VR)는 니오븀 산화물(niobium oxide), 티타늄 산화물(titanium oxide), 니켈 산화물(nikel oxide), 지르코늄 산화물(zirconium oxide), 바나듐 산화물(vanadium oxide), PCMO((Pr,Ca)MnO3), 스트론튬-티타늄 산화물(strontium-titanium oxide), 바륨-스트론튬-티타늄 산화물(barium-strontium-titanium oxide), 스트론튬-지르코늄 산화물(strontium-zirconium oxide), 바륨-지르코늄 산화물(barium-zirconium oxide), 및 바륨-스트론튬-지르코늄 산화물(barium-strontium-zirconium oxide) 중에서 적어도 하나를 포함할 수 있다. 또 다른 실시예들에 따르면, 상기 가변 저항 요소(VR)는 도전성 금속 산화막과 터널 절연막의 이중 구조이거나, 제1 도전성 금속 산화막, 터널 절연막, 및 제2 도전성 금속 산화막의 삼중 구조일 수 있다. 이 경우, 상기 터널 절연막은 알루미늄 산화물(aluminum oxide), 하프늄 산화물(hafnium oxide), 또는 실리콘 산화물(silicon oxide)을 포함할 수 있다.
상기 선택 요소(SW)는 일 예로, 정류 특성을 갖는 실리콘 다이오드 또는 산화물 다이오드를 포함할 수 있다. 이 경우, 상기 선택 요소(SW)는 p-Si과 n-Si이 접합된 실리콘 다이오드로 구성되거나, 또는, p-NiOx와 n-TiOx가 접합되거나 p-CuOx와 n-TiOx가 접합된 산화물 다이오드로 구성될 수 있다. 다른 예로, 상기 선택 요소(SW)는 특정 전압 이하에서는 저항이 높아 전류가 거의 흐르지 않거나 그 특정 전압 이상이면 저항이 낮아져 전류를 흐르게 하는 산화물, 일 예로, ZnOx, MgOx, AlOx 등을 포함할 수 있다. 또 다른 예로, 상기 선택 요소(SW)는 양방향(bi-directional) 특성을 갖는 OTS(Ovonic Threshold Switch) 소자일 수 있다. 이 경우, 상기 선택 요소(SW)는 실질적으로 비정질 상태인 칼코게나이드(chalcogenide) 물질을 포함할 수 있다. 여기서, 실질적으로 비정질 상태란 대상의 일부에 국소적으로(locally) 결정 입계가 존재하거나 국소적으로 결정화된 부분이 존재하는 것을 배제하지 않는다. 상기 칼코게나이드 물질은 칼코겐(chalcogen) 원소인 Te 및 Se 중에서 적어도 하나와, Ge, Sb, Bi, Al, Pb, Sn, Ag, As, S, Si, In, Ti, Ga 및 P 중에서 적어도 하나가 조합된 화합물을 포함할 수 있다. 일 예로, 상기 칼코게나이드 물질은 AsTe, AsSe, GeTe, SnTe, GeSe, SnTe, SnSe, ZnTe, AsTeSe, AsTeGe, AsSeGe, AsTeGeSe, AsSeGeSi, AsTeGeSi, AsTeGeS, AsTeGeSiIn, AsTeGeSiP, AsTeGeSiSbS, AsTeGeSiSbP, AsTeGeSeSb, AsTeGeSeSi, SeTeGeSi, GeSbTeSe, GeBiTeSe, GeAsSbSe, GeAsBiTe, 및 GeAsBiSe 중에서 적어도 하나를 포함할 수 있다.
상기 메모리 셀들(MC2)의 각각은 상기 가변 저항 요소(VR)와 상기 대응하는 제1 도전 라인(CL1) 사이의 제1 전극(EP1), 상기 가변 저항 요소(VR)와 상기 선택 요소(SW) 사이의 제2 전극(EP2), 및 상기 선택 요소(SW)와 상기 대응하는 제2 도전 라인(CL2) 사이의 제3 전극(EP3)을 포함할 수 있다. 상기 제2 전극(EP2)은 상기 가변 저항 요소(VR)와 상기 선택 요소(SW)를 전기적으로 연결할 수 있고, 상기 가변 저항 요소(VR)와 상기 선택 요소(SW)의 직접적인 접촉을 방지할 수 있다. 상기 가변 저항 요소(VR)는 상기 제1 전극(EP1)에 의해 상기 대응하는 제1 도전 라인(CL1)에 전기적으로 연결될 수 있고, 상기 선택 요소(SW)는 상기 제3 전극(EP3)에 의해 상기 대응하는 제2 도전 라인(CL2)에 전기적으로 연결될 수 있다. 상기 제1 전극(EP1)은 상기 가변 저항 요소(VR)를 가열하여 상변화시키는 히터(heater) 전극일 수 있다. 상기 제1 전극(EP1)은 상기 제1 및 제2 도전 라인들(CL1, CL2)보다 비저항이 큰 물질을 포함할 수 있다. 상기 제1 내지 제3 전극들(EP1, EP2, EP3)의 각각은 W, Ti, Al, Cu, C, CN, TiN, TiAlN, TiSiN, TiCN, WN, CoSiN, WSiN, TaN, TaCN, 및/또는 TaSiN 중에서 적어도 하나를 포함할 수 있다.
도 7 및 도 8을 참조하면, 상기 메모리 셀들(MC2)은 상기 기판(100)으로부터 상기 캐패시터 구조체(CAS)보다 높은 레벨에 제공될 수 있다. 상기 메모리 셀들(MC2)은 상기 기판(100)으로부터 상기 캐패시터 구조체(CAS)보다 높은 높이에 위치할 수 있다. 상기 메모리 셀들(MC2)의 최하부면들(LS)은 상기 캐패시터 구조체(CAS)의 상기 최상부면(CAS_U)보다 높은 높이에 위치할 수 있다. 상기 메모리 셀들(MC2)의 각각의 상기 최하부면(LS)은 상기 제1 전극(EP1)의 최하부면에 대응할 수 있다. 상기 메모리 셀들(MC2)의 각각의 상기 가변 저항 요소(VR) 및 상기 선택 요소(SW)는 상기 캐패시터 구조체(CAS)의 상기 최상부면(CAS_U)보다 높은 높이에 제공될 수 있다. 일부 실시예들에 따르면, 상기 제1 도전 라인들(CL1), 상기 제2 도전 라인들(CL2), 및 상기 메모리 셀들(MC2)은 상기 캐패시터 구조체(CAS)가 형성된 후, 그리고 상기 제1 배선 패턴들(210) 및 상기 제1 배선 콘택들(212) 중 적어도 일부가 형성된 후 형성될 수 있다.
도 6 및 도 7을 다시 참조하면, 상기 제2 메모리부(60)는 상기 제3 층간 절연막(164) 상에 제공되어 상기 메모리 셀들(MC2)을 덮는 제4 층간 절연막(166)을 포함할 수 있다. 상기 제4 층간 절연막(166)은 상기 제1 및 제2 도전 라인들(CL1, CL2)을 덮을 수 있다. 상기 제4 층간 절연막(166)은 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막을 포함할 수 있다.
상기 제2 배선부(50)의 상기 제2 배선 패턴들(220) 및 상기 제2 배선 콘택들(222)은 상기 메모리 셀들(MC2, 즉, 도 4의 상기 제2 메모리 셀들(MC2))을 상기 제2 주변회로에 전기적으로 연결하도록 구성될 수 있다. 상기 제1 도전 라인들(CL1)의 각각은 상기 제2 배선 콘택들(222) 중 대응하는 제2 배선 콘택들(222)을 통하여 상기 제2 배선 패턴들(220) 중 대응하는 제2 배선 패턴들(220)에 전기적으로 연결될 수 있고, 도시되지 않았지만, 상기 제2 도전 라인들(CL2)의 각각은 상기 제2 배선 콘택들(222) 중 대응하는 제2 배선 콘택들(222)을 통하여 상기 제2 배선 패턴들(220) 중 대응하는 제2 배선 패턴들(220)에 전기적으로 연결될 수 있다.
도 9는 본 발명의 일부 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이다. 도 10은 도 9의 반도체 소자를 나타내기 위한, 도 6의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 대응하는 단면도이다. 도 1 내지 도 8을 참조하여 설명한 반도체 소자와 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해 도 1 내지 도 8을 참조하여 설명한 반도체 소자와 차이점을 주로 설명한다.
도 9를 참조하면, 반도체 소자(1100)는 상기 제1 소자 영역(R1) 및 상기 제2 소자 영역(R2)을 포함하는 상기 기판(100)을 포함할 수 있다. 상기 반도체 소자(1100)는 상기 제1 소자 영역(R1) 상에 제공되는 상기 제1 메모리부(10), 상기 제1 주변회로부(20), 및 상기 제1 배선부(30)를 포함할 수 있다. 상기 제1 메모리부(10), 상기 제1 주변회로부(20), 및 상기 제1 배선부(30)는 도 1 내지 도 5를 참조하여 설명한 것과 실질적으로 동일하다.
상기 반도체 소자(1100)는 상기 제2 소자 영역(R2) 상에 제공되는 상기 제2 메모리부(60), 상기 제2 주변회로부(40), 및 상기 제2 배선부(50)를 포함할 수 있다. 본 실시예들에 따르면, 상기 기판(100) 상에 상기 제2 배선부(50)가 제공될 수 있고, 상기 기판(100)과 상기 제2 배선부(50) 사이에 상기 제2 메모리부(60)가 제공될 수 있다. 상기 제2 주변회로부(40)는 상기 기판(100)과 상기 제2 메모리부(60) 사이에 개재할 수 있다. 상기 제2 주변회로부(40)는 상기 제1 메모리부(10) 및 상기 제1 주변회로부(20)와 나란하게 제공될 수 있다. 상기 제2 메모리부(60)는 상기 제1 배선부(30)와 나란하게 제공되되, 상기 제1 배선부(30)의 하부에 인접할 수 있다. 상기 제2 배선부(50)는 상기 제1 배선부(30)와 나란하게 제공되되, 상기 제1 배선부(30)의 상부에 인접할 수 있다. 상기 제2 메모리부(60), 상기 제2 주변회로부(40), 및 상기 제2 배선부(50)는, 상술한 차이점을 제외하고, 도 1 내지 도 5를 참조하여 설명한 것과 실질적으로 동일하다.
도 6 및 도 10을 참조하면, 상기 제1 메모리부(10), 상기 제1 주변회로부(20), 및 상기 제1 배선부(30)는 상기 기판(100)의 상기 제1 소자 영역(R1) 상에 제공될 수 있다. 상기 제1 메모리부(10), 상기 제1 주변회로부(20), 및 상기 제1 배선부(30)는, 도 6 및 도 7을 참조하여 설명한 것과 실질적으로 동일하다.
상기 제2 주변회로부(40)는 상기 기판(100)의 상기 제2 소자 영역(R2) 상에 제공될 수 있다. 상기 제2 주변회로부(40)는 상기 제2 주변 활성영역(PACT2), 및 상기 제2 주변 활성영역(PACT2) 상의 상기 제2 주변 트랜지스터(PTR2)를 포함할 수 있다. 상기 제2 주변회로부(40)는 상기 제2 주변 트랜지스터(PTR2)에 전기적으로 연결되는 상기 제2 주변 콘택들(106) 및 상기 제2 주변 배선들(108)을 포함할 수 있다. 상기 제2 주변회로부(40)는 상기 기판(100)의 상기 제2 소자 영역(R2) 상에 적층된 상기 제1 및 제2 층간 절연막들(160, 162)을 포함할 수 있다. 상기 제1 및 제2 층간 절연막들(160, 162)은 상기 기판(100)의 상기 제1 소자 영역(R1)으로부터 상기 기판(100)의 상기 제2 소자 영역(R2) 상으로 연장되어 상기 제2 주변 트랜지스터(PTR2)를 차례로 덮을 수 있다. 상기 제2 주변 콘택들(106) 및 상기 제2 주변 배선들(108)은 상기 제1 및 제2 층간 절연막들(160, 162)의 적어도 일부를 관통하여 상기 제2 주변 트랜지스터(PTR2)에 전기적으로 연결될 수 있다.
상기 제2 메모리부(60)는 상기 기판(100)의 상기 제2 소자 영역(R2) 상에 제공될 수 있고, 상기 제2 주변회로부(40)는 상기 기판(100)과 상기 제2 메모리부(60) 사이에 배치될 수 있다. 상기 제2 메모리부(60)는 상기 제2 층간 절연막(162) 상의 상기 제1 도전 라인들(CL1) 및 상기 제2 도전 라인들(CL2)을 포함할 수 있다. 상기 제2 메모리부(60)는 상기 제1 도전 라인들(CL1)과 상기 제2 도전 라인들(CL2) 사이에 제공되는 상기 복수의 메모리 셀들(MC2)을 포함할 수 있다. 상기 메모리 셀들(MC2)은 상기 제1 도전 라인들(CL1)과 상기 제2 도전 라인들(CL2)의 교차점들에 각각 제공될 수 있다. 도 8을 참조하여 설명한 바와 같이, 상기 메모리 셀들(MC2)의 각각은, 상기 대응하는 제1 도전 라인(CL1)과 상기 대응하는 제2 도전 라인(CL2) 사이에서 직렬로 연결되는 상기 가변 저항 요소(VR) 및 상기 선택 요소(SW)를 포함할 수 있다. 상기 메모리 셀들(MC2)의 각각은 상기 가변 저항 요소(VR)와 상기 대응하는 제1 도전 라인(CL1) 사이의 상기 제1 전극(EP1), 상기 가변 저항 요소(VR)와 상기 선택 요소(SW) 사이의 상기 제2 전극(EP2), 및 상기 선택 요소(SW)와 상기 대응하는 제2 도전 라인(CL2) 사이의 상기 제3 전극(EP3)을 포함할 수 있다.
상기 메모리 셀들(MC2)은 상기 기판(100)으로부터 상기 캐패시터 구조체(CAS)보다 높은 레벨에 제공될 수 있다. 상기 메모리 셀들(MC2)은 상기 기판(100)으로부터 상기 캐패시터 구조체(CAS)보다 높은 높이에 위치할 수 있다. 상기 메모리 셀들(MC2)의 최하부면들(LS)은 상기 캐패시터 구조체(CAS)의 최상부면(CAS_U)과 같거나, 그보다 높은 높이에 위치할 수 있다. 상기 메모리 셀들(MC2)의 각각의 상기 최하부면(LS)은 상기 제1 전극(EP1)의 최하부면에 대응할 수 있다. 상기 메모리 셀들(MC2)의 각각의 상기 가변 저항 요소(VR) 및 상기 선택 요소(SW)는 상기 캐패시터 구조체(CAS)의 상기 최상부면(CAS_U)보다 높은 높이에 제공될 수 있다. 본 실시예들에 따르면, 상기 제1 도전 라인들(CL1), 상기 제2 도전 라인들(CL2), 및 상기 메모리 셀들(MC2)은 상기 캐패시터 구조체(CAS)가 형성된 후 형성될 수 있다. 상기 제2 메모리부(60)는 상기 제2 층간 절연막(162) 상에 제공되어 상기 메모리 셀들(MC2)을 덮는 상기 제3 층간 절연막(164)을 포함할 수 있다. 상기 제3 층간 절연막(164)은 상기 제1 및 제2 도전 라인들(CL1, CL2)을 덮을 수 있다.
상기 제2 배선부(50)는 상기 기판(100)의 상기 제2 소자 영역(R2) 상에 제공될 수 있고, 상기 제2 주변회로부(40) 및 상기 제2 메모리부(60)는 상기 기판(100)과 상기 제2 배선부(50) 사이에 배치될 수 있다. 상기 제2 배선부(50)는 상기 제3 층간 절연막(164) 상에 제공되는 상기 제2 배선 패턴들(220) 및 상기 제2 배선 콘택들(222)을 포함할 수 있다. 상기 제2 배선 패턴들(220) 및 상기 제2 배선 콘택들(222)은, 상기 제2 메모리부(60)의 상기 메모리 셀들(MC2)을 상기 제2 주변회로부(40)의 상기 제2 주변회로에 전기적으로 연결하도록 구성될 수 있다.
상기 제2 배선 패턴들(220) 및 상기 제2 배선 콘택들(222)은 상기 기판(100)으로부터 상기 캐패시터 구조체(CAS)보다 높은 레벨에 제공될 수 있다. 상기 제2 배선 패턴들(220) 및 상기 제2 배선 콘택들(222)은 상기 기판(100)으로부터 상기 캐패시터 구조체(CAS)보다 높은 높이에 위치할 수 있다. 일 예로, 상기 제2 배선 패턴들(220) 중 최하부의 제2 배선 패턴들(220)의 하면들(220L)은 상기 캐패시터 구조체(CAS)의 상기 최상부면(CAS_U)보다 높은 높이에 위치할 수 있다. 본 실시예들에 따르면, 상기 제2 배선 패턴들(220) 및 상기 제2 배선 콘택들(222)은 상기 캐패시터 구조체(CAS)가 형성된 후 형성될 수 있다. 상기 제2 배선 패턴들(220) 및 상기 제2 배선 콘택들(222) 중 적어도 일부는, 상기 제1 배선 패턴들(210) 및 상기 제1 배선 콘택들(212) 중 적어도 일부와 동시에 형성될 수 있다. 상기 제2 배선부(50)는 상기 제3 층간 절연막(164) 상에 제공되고 상기 제2 배선 패턴들(220) 및 상기 제2 배선 콘택들(222)을 덮는 상기 제4 층간 절연막(166)을 포함할 수 있다.
상기 제2 주변회로부(40), 상기 제2 메모리부(60), 및 상기 제2 배선부(50)는, 상술한 차이점을 제외하고, 도 6 내지 도 8을 참조하여 설명한 것과 실질적으로 동일하다.
도 11은 본 발명의 일부 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이다. 도 12는 도 11의 반도체 소자를 나타내기 위한, 도 6의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 대응하는 단면도이다. 도 1 내지 도 8을 참조하여 설명한 반도체 소자와 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해 도 1 내지 도 8을 참조하여 설명한 반도체 소자와 차이점을 주로 설명한다.
도 11을 참조하면, 반도체 소자(1200)는 상기 제1 소자 영역(R1) 및 상기 제2 소자 영역(R2)을 포함하는 상기 기판(100)을 포함할 수 있다. 상기 반도체 소자(1200)는 상기 제1 소자 영역(R1) 상에 제공되는 상기 제1 메모리부(10), 상기 제1 주변회로부(20), 및 상기 제1 배선부(30)를 포함할 수 있다. 상기 제1 메모리부(10), 상기 제1 주변회로부(20), 및 상기 제1 배선부(30)는 도 1 내지 도 5를 참조하여 설명한 것과 실질적으로 동일하다.
상기 반도체 소자(1200)는 상기 제2 소자 영역(R2) 상에 제공되는 상기 제2 메모리부(60), 상기 제2 주변회로부(40), 및 상기 제2 배선부(50)를 포함할 수 있다. 본 실시예들에 따르면, 상기 기판(100) 상에 상기 제2 메모리부(60)가 제공될 수 있고, 상기 기판(100)과 상기 제2 메모리부(60) 사이에 상기 제2 주변회로부(40)가 제공될 수 있다. 상기 제2 배선부(50)는 상기 제2 주변회로부(40)와 상기 제2 메모리부(60) 사이에 제공되는 하부 배선부(50a), 및 상기 제2 메모리부(60)를 사이에 두고 상기 하부 배선부(50a)로부터 이격되는 상부 배선부(50b)를 포함할 수 있다. 상기 하부 배선부(50a)는 상기 제1 배선부(30)와 나란하게 제공되되, 상기 제1 배선부(30)의 하부에 인접할 수 있다. 상기 상부 배선부(50b)는 상기 제1 배선부(30)와 나란하게 제공되되, 상기 제1 배선부(30)의 상부에 인접할 수 있다. 상기 제2 메모리부(60)는 상기 제1 배선부(30)의 일 측에서 상기 하부 배선부(50a) 및 상기 상부 배선부(50b) 사이에 개재될 수 있다. 상술한 차이점을 제외하고, 상기 제2 메모리부(60), 상기 제2 주변회로부(40), 및 상기 제2 배선부(50)는 도 1 내지 도 5를 참조하여 설명한 것과 실질적으로 동일하다.
도 6 및 도 12를 참조하면, 상기 제1 메모리부(10), 상기 제1 주변회로부(20), 및 상기 제1 배선부(30)는 상기 기판(100)의 상기 제1 소자 영역(R1) 상에 제공될 수 있다. 상기 제1 메모리부(10), 상기 제1 주변회로부(20), 및 상기 제1 배선부(30)는, 도 6 및 도 7을 참조하여 설명한 것과 실질적으로 동일하다.
상기 제2 주변회로부(40)는 상기 기판(100)의 상기 제2 소자 영역(R2) 상에 제공될 수 있다. 상기 제2 주변회로부(40)는 상기 제2 주변 활성영역(PACT2), 및 상기 제2 주변 활성영역(PACT2) 상의 상기 제2 주변 트랜지스터(PTR2)를 포함할 수 있다. 상기 제2 주변회로부(40)는 상기 제2 주변 트랜지스터(PTR2)에 전기적으로 연결되는 상기 제2 주변 콘택들(106) 및 상기 제2 주변 배선들(108)을 포함할 수 있다. 상기 제2 주변회로부(40)는 상기 기판(100)의 상기 제2 소자 영역(R2) 상에 적층된 상기 제1 및 제2 층간 절연막들(160, 162)을 포함할 수 있다. 상기 제1 및 제2 층간 절연막들(160, 162)은 상기 기판(100)의 상기 제1 소자 영역(R1)으로부터 상기 기판(100)의 상기 제2 소자 영역(R2) 상으로 연장되어 상기 제2 주변 트랜지스터(PTR2)를 차례로 덮을 수 있다. 상기 제2 주변 콘택들(106) 및 상기 제2 주변 배선들(108)은 상기 제1 및 제2 층간 절연막들(160, 162)의 적어도 일부를 관통하여 상기 제2 주변 트랜지스터(PTR2)에 전기적으로 연결될 수 있다.
상기 하부 배선부(50a)는 상기 기판(100)의 상기 제2 소자 영역(R2) 상에 제공될 수 있고, 상기 제2 주변회로부(40)는 상기 기판(100)과 상기 하부 배선부(50a) 사이에 배치될 수 있다. 상기 하부 배선부(50a)는 상기 제2 층간 절연막(162) 상에 제공되는 하부 배선 패턴들(220a) 및 하부 배선 콘택들(222a)을 포함할 수 있다.
상기 하부 배선 패턴들(220a) 및 상기 하부 배선 콘택들(222a)은 상기 기판(100)으로부터 상기 캐패시터 구조체(CAS)보다 높은 레벨에 제공될 수 있다. 상기 하부 배선 패턴들(220a) 및 상기 하부 배선 콘택들(222a)은 상기 기판(100)으로부터 상기 캐패시터 구조체(CAS)보다 높은 높이에 위치할 수 있다. 일 예로, 상기 하부 배선 패턴들(220a) 중 최하부의 하부 배선 패턴들(220a)의 하면들(220L)은 상기 캐패시터 구조체(CAS)의 최상부면(CAS_U)과 같거나, 그보다 높은 높이에 위치할 수 있다. 일부 실시예들에 따르면, 상기 하부 배선 패턴들(220a) 중 적어도 일부는 상기 기판(100)으로부터 상기 제1 배선 패턴들(210) 중 적어도 일부와 동일한 높이에 제공될 수 있다. 일 예로, 상기 하부 배선 패턴들(220a) 중 상기 최하부의 하부 배선 패턴들(220a)은, 상기 기판(100)으로부터, 상기 제1 배선 패턴들(210) 중 최하부의 제1 배선 패턴들(210)과 동일한 높이에 제공될 수 있다. 본 실시예들에 따르면, 상기 하부 배선 패턴들(220a) 및 상기 하부 배선 콘택들(222a)은 상기 캐패시터 구조체(CAS)가 형성된 후 형성될 수 있다. 상기 하부 배선 패턴들(220a) 및 상기 하부 배선 콘택들(222a) 중 적어도 일부는, 상기 제1 배선 패턴들(210) 및 상기 제1 배선 콘택들(212) 중 적어도 일부와 동시에 형성될 수 있다. 상기 하부 배선부(50a)는 상기 제2 층간 절연막(162) 상에 제공되고 상기 하부 배선 패턴들(220a) 및 상기 하부 배선 콘택들(222a)을 덮는 상기 제3 층간 절연막(164)을 포함할 수 있다.
상기 제2 메모리부(60)는 상기 기판(100)의 상기 제2 소자 영역(R2) 상에 제공될 수 있고, 상기 제2 주변회로부(40) 및 상기 하부 배선부(50a)는 상기 기판(100)과 상기 제2 메모리부(60) 사이에 배치될 수 있다. 상기 제2 메모리부(60)는 상기 제3 층간 절연막(164) 상의 상기 제1 도전 라인들(CL1) 및 상기 제2 도전 라인들(CL2)을 포함할 수 있다. 상기 제2 메모리부(60)는 상기 제1 도전 라인들(CL1)과 상기 제2 도전 라인들(CL2) 사이에 제공되는 상기 복수의 메모리 셀들(MC2)을 포함할 수 있다. 상기 메모리 셀들(MC2)은 상기 제1 도전 라인들(CL1)과 상기 제2 도전 라인들(CL2)의 교차점들에 각각 제공될 수 있다. 도 8을 참조하여 설명한 바와 같이, 상기 메모리 셀들(MC2)의 각각은, 상기 대응하는 제1 도전 라인(CL1)과 상기 대응하는 제2 도전 라인(CL2) 사이에서 직렬로 연결되는 상기 가변 저항 요소(VR) 및 상기 선택 요소(SW)를 포함할 수 있다. 상기 메모리 셀들(MC2)의 각각은 상기 가변 저항 요소(VR)와 상기 대응하는 제1 도전 라인(CL1) 사이의 상기 제1 전극(EP1), 상기 가변 저항 요소(VR)와 상기 선택 요소(SW) 사이의 상기 제2 전극(EP2), 및 상기 선택 요소(SW)와 상기 대응하는 제2 도전 라인(CL2) 사이의 상기 제3 전극(EP3)을 포함할 수 있다.
상기 메모리 셀들(MC2)은 상기 기판(100)으로부터 상기 캐패시터 구조체(CAS)보다 높은 레벨에 제공될 수 있다. 상기 메모리 셀들(MC2)은 상기 기판(100)으로부터 상기 캐패시터 구조체(CAS)보다 높은 높이에 위치할 수 있다. 상기 메모리 셀들(MC2)의 최하부면들(LS)은 상기 캐패시터 구조체(CAS)의 상기 최상부면(CAS_U)보다 높은 높이에 위치할 수 있다. 상기 메모리 셀들(MC2)의 각각의 상기 최하부면(LS)은 상기 제1 전극(EP1)의 최하부면에 대응할 수 있다. 상기 메모리 셀들(MC2)의 각각의 상기 가변 저항 요소(VR) 및 상기 선택 요소(SW)는 상기 캐패시터 구조체(CAS)의 상기 최상부면(CAS_U)보다 높은 높이에 제공될 수 있다. 본 실시예들에 따르면, 상기 제1 도전 라인들(CL1), 상기 제2 도전 라인들(CL2), 및 상기 메모리 셀들(MC2)은 상기 캐패시터 구조체(CAS)가 형성된 후, 그리고 상기 제1 배선 패턴들(210) 및 상기 제1 배선 콘택들(212) 중 적어도 일부가 형성된 후 형성될 수 있다. 상기 제2 메모리부(60)는 상기 제3 층간 절연막(164) 상에 제공되어 상기 메모리 셀들(MC2)을 덮는 상기 제4 층간 절연막(166)을 포함할 수 있다. 상기 제4 층간 절연막(166)은 상기 제1 및 제2 도전 라인들(CL1, CL2)을 덮을 수 있다.
상기 상부 배선부(50b)는 상기 기판(100)의 상기 제2 소자 영역(R2) 상에 제공될 수 있고, 상기 제2 주변회로부(40), 상기 하부 배선부(50a), 및 상기 제2 메모리부(60)는 상기 기판(100)과 상기 상부 배선부(50b) 사이에 배치될 수 있다. 상기 상부 배선부(50b)는 상기 제4 층간 절연막(166) 상에 제공되는 상부 배선 패턴들(220b) 및 상부 배선 콘택들(미도시)을 포함할 수 있다. 상기 상부 배선 패턴들(220b) 및 상기 상부 배선 콘택들은 상기 기판(100)으로부터 상기 캐패시터 구조체(CAS)보다 높은 레벨에 제공될 수 있다. 상기 상부 배선 패턴들(220b) 및 상기 상부 배선 콘택들은 상기 기판(100)으로부터 상기 캐패시터 구조체(CAS)보다 높은 높이에 위치할 수 있다. 본 실시예들에 따르면, 상기 상부 배선 패턴들(220b) 및 상기 상부 배선 콘택들은 상기 캐패시터 구조체(CAS)가 형성된 후, 그리고 상기 제1 배선 패턴들(210) 및 상기 제1 배선 콘택들(212) 중 적어도 일부가 형성된 후 형성될 수 있다. 상기 상부 배선 패턴들(220b) 및 상기 상부 배선 콘택들 중 적어도 일부는, 상기 제1 배선 패턴들(210) 및 상기 제1 배선 콘택들(212) 중 적어도 일부와 동시에 형성될 수 있다. 상기 상부 배선부(50b)는 상기 제4 층간 절연막(166) 상에 제공되고 상기 상부 배선 패턴들(220b) 및 상기 상부 배선 콘택들을 덮는 제5 층간 절연막(168)을 포함할 수 있다. 상기 제5 층간 절연막(168)은 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막을 포함할 수 있다.
상기 하부 배선부(50a) 및 상기 상부 배선부(50b)는 상기 제2 배선부(50)에 대응할 수 있다. 상기 하부 배선 패턴들(220a) 및 상기 상부 배선 패턴들(220b)은 상기 제2 배선부(50)의 제2 배선 패턴들에 대응할 수 있고, 상기 하부 배선 콘택들(222a) 및 상기 상부 배선 콘택들은 상기 제2 배선부(50)의 제2 배선 콘택들에 대응할 수 있다. 상기 하부 배선 패턴들(220a), 상기 하부 배선 콘택들(222a), 상기 상부 배선 패턴들(220b), 및 상기 상부 배선 콘택들은, 상기 제2 메모리부(60)의 상기 메모리 셀들(MC2)을 상기 제2 주변회로부(40)의 상기 제2 주변회로에 전기적으로 연결하도록 구성될 수 있다. 상기 제2 주변 트랜지스터(PTR2)는 상기 하부 배선 콘택들(222a) 중 대응하는 하부 배선 콘택들(222a)을 통하여 상기 하부 배선 패턴들(220a) 중 대응하는 하부 배선 패턴들(220a)에 전기적으로 연결되거나, 도시되지 않았지만, 상기 상부 배선 콘택들 중 대응하는 상부 배선 콘택들을 통하여 상기 상부 배선 패턴들(220b) 중 대응하는 상부 배선 패턴들(220b)에 전기적으로 연결될 수 있다. 상기 제1 도전 라인들(CL1)의 각각은 상기 하부 배선 콘택들(222a) 중 대응하는 하부 배선 콘택들(222a)을 통하여 상기 하부 배선 패턴들(220a) 중 대응하는 하부 배선 패턴들(220a)에 전기적으로 연결되거나, 도시되지 않았지만, 상기 상부 배선 콘택들 중 대응하는 상부 배선 콘택들을 통하여 상기 상부 배선 패턴들(220b) 중 대응하는 상부 배선 패턴들(220b)에 전기적으로 연결될 수 있다. 도시되지 않았지만, 상기 제2 도전 라인들(CL2)의 각각은 상기 하부 배선 콘택들(222a) 중 대응하는 하부 배선 콘택들(222a)을 통하여(또는, 상기 상부 배선 콘택들 중 대응하는 상부 배선 콘택들을 통하여) 상기 하부 배선 패턴들(220a) 중 대응하는 하부 배선 패턴들(220a)에(또는, 상기 상부 배선 패턴들(220b) 중 대응하는 상부 배선 패턴들(220b)에) 전기적으로 연결될 수 있다.
본 발명의 개념에 따르면, 상기 제1 메모리부(10) 및 상기 제1 주변회로부(20)가 상기 기판(100)의 상기 제1 소자 영역(R1) 상에 나란하게 배치될 수 있고, 상기 제2 메모리부(60), 상기 제2 주변회로부(40), 및 상기 제2 배선부(50)가 상기 기판(100)의 상기 제2 소자 영역(R2) 상에 수직하게 적층될 수 있다. 상기 제2 주변회로부(40)의 상기 제2 주변 트랜지스터(PTR2)는 상기 제1 주변회로부(20)의 상기 제1 주변 트랜지스터(PTR1)와 동일한 높이에 제공될 수 있다. 상기 제2 배선부(50)의 상기 제2 배선 패턴들(220) 및 상기 제2 배선 콘택들(222), 및 상기 제2 메모리부(60)의 상기 메모리 셀들(MC2)은 상기 제1 메모리부(10)의 상기 캐패시터 구조체(CAS)보다 높은 높이에 제공될 수 있다. 이 경우, 서로 다른 동작 특성을 갖는 상기 제1 메모리부(10) 및 상기 제2 메모리부(60)가 단일 기판(100) 상에 용이하게 제공될 수 있다. 따라서, 고집적화된 반도체 소자가 용이하게 제공될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
100: 기판 10: 제1 메모리부
20: 제1 주변회로부 30: 제1 배선부
40: 제2 주변회로부 50: 제2 배선부
60: 제2 메모리부 MC1: 제1 메모리 셀
MC2: 제2 메모리 셀 CTR: 셀 트랜지스터
CA: 캐패시터 SW: 선택요소
VR: 가변저항요소 GS: 게이트 구조체
BLS: 비트 라인 구조체 CAS: 캐패시터 구조체
PTR1: 제1 주변 트랜지스터 PTR2: 제2 주변 트랜지스터
CL1: 제1 도전 라인들 CL2: 제2 도전 라인들

Claims (20)

  1. 기판 상에 나란하게 배치되는 제1 메모리부, 제1 주변회로부, 및 제2 주변회로부; 및
    상기 제2 주변회로부 상에 상기 기판의 상면에 수직한 방향을 따라 적층되는 제2 메모리부 및 배선부를 포함하되,
    상기 제1 메모리부는 복수의 제1 메모리 셀들을 포함하되, 상기 제1 메모리 셀들의 각각은 셀 트랜지스터 및 상기 셀 트랜지스터의 일 단자에 연결되는 캐패시터를 포함하고,
    상기 제2 메모리부는 복수의 제2 메모리 셀들을 포함하되, 상기 제2 메모리 셀들의 각각은 서로 직렬로 연결되는 가변 저항 요소 및 선택 요소를 포함하고,
    상기 배선부의 배선 패턴들 및 상기 제2 메모리 셀들은 상기 기판으로부터 상기 캐패시터보다 높은 높이에 제공되는 반도체 소자.
  2. 청구항 1에 있어서,
    상기 제2 메모리부 및 상기 배선부는, 평면적 관점에서, 상기 제1 메모리부로부터 옆으로 이격되는 반도체 소자.
  3. 청구항 1에 있어서,
    상기 제2 메모리부는, 평면적 관점에서, 상기 제2 주변회로부와 중첩하는 반도체 소자.
  4. 청구항 3에 있어서,
    상기 배선부의 상기 배선 패턴들의 적어도 일부는 상기 제2 주변회로부와 상기 제2 메모리부 사이에 개재하는 반도체 소자.
  5. 청구항 3에 있어서,
    상기 제2 메모리부는 제1 도전 라인들, 및 상기 제1 도전 라인들을 가로지르는 제2 도전 라인들을 포함하되,
    상기 제2 메모리 셀들은 상기 제1 도전 라인들과 상기 제2 도전 라인들 사이에 제공되고, 상기 제1 도전 라인들과 상기 제2 도전 라인들의 교차점들에 각각 제공되는 반도체 소자.
  6. 청구항 5에 있어서,
    상기 제2 도전 라인들은 상기 기판으로부터 상기 제1 도전 라인들보다 높은 높이에 제공되고,
    상기 배선부의 상기 배선 패턴들 중 적어도 일부는 상기 제2 주변회로부와 상기 제1 도전 라인들의 배열 사이에 개재하는 반도체 소자.
  7. 청구항 1에 있어서,
    상기 제1 주변회로부는 제1 주변 트랜지스터를 포함하고, 상기 제2 주변회로부는 제2 주변 트랜지스터를 포함하되,
    상기 제2 주변 트랜지스터는 상기 기판으로부터 상기 제1 주변 트랜지스터와 동일한 높이에 제공되는 반도체 소자.
  8. 청구항 7에 있어서,
    상기 제1 주변 트랜지스터는 상기 제1 메모리 셀들을 구동하기 위한 제1 주변회로를 구성하고,
    상기 제2 주변 트랜지스터는 상기 제2 메모리 셀들을 구동하기 위한 제2 주변회로를 구성하는 반도체 소자.
  9. 청구항 1에 있어서,
    상기 제1 메모리부 및 상기 제1 주변회로부 상의 제1 배선부를 더 포함하되,
    상기 제1 배선부의 제1 배선 패턴들은 상기 기판으로부터 상기 캐패시터보다 높은 높이에 제공되고,
    상기 배선부는 제2 배선부이고 상기 배선 패턴들은 제2 배선 패턴들인 반도체 소자.
  10. 청구항 9에 있어서,
    상기 제2 배선 패턴들 중 적어도 일부는 상기 기판으로부터 상기 제1 배선 패턴들 중 적어도 일부와 동일한 높이에 제공되는 반도체 소자.
  11. 청구항 9에 있어서,
    상기 제2 메모리 셀들은 상기 기판으로부터 상기 제2 배선 패턴들 중 적어도 일부보다 높은 높이에 제공되는 반도체 소자.
  12. 청구항 1에 있어서,
    상기 캐패시터는:
    상기 셀 트랜지스터의 상기 단자에 연결되는 하부 전극;
    상기 하부 전극을 덮는 상부 전극; 및
    상기 하부 전극과 상기 상부 전극 사이의 유전막을 포함하는 반도체 소자.
  13. 청구항 1에 있어서,
    상기 가변 저항 요소는 결정질과 비정질 사이의 가역적 상변화가 가능한 물질을 포함하고,
    상기 선택 요소는 비정질의 칼코게나이드 물질을 포함하는 반도체 소자.
  14. 제1 소자 영역 및 제2 소자 영역을 포함하는 기판;
    상기 제1 소자 영역 상의 제1 메모리부; 및
    상기 제2 소자 영역 상에 수직하게 적층되는 제2 메모리부 및 배선부를 포함하되,
    상기 제1 메모리부는 캐패시터 구조체를 포함하고,
    상기 제2 메모리부는:
    상기 기판 상에 2차원 또는 3차원적으로 배열되는 가변 저항 요소들; 및
    상기 가변 저항 요소들에 각각 직렬로 연결되는 선택 요소들을 포함하고,
    상기 배선부의 배선 패턴들, 상기 가변 저항 요소들, 및 상기 선택 요소들은 상기 기판으로부터 상기 캐패시터 구조체보다 높은 높이에 제공되는 반도체 소자.
  15. 청구항 14에 있어서,
    상기 캐패시터 구조체는:
    복수의 하부 전극들;
    상기 복수의 하부 전극들을 공통으로 덮는 상부 전극; 및
    상기 복수의 하부 전극들의 각각과 상기 상부 전극 사이의 유전막을 포함하는 반도체 소자.
  16. 청구항 14에 있어서,
    상기 제2 메모리부는 제1 도전 라인들, 및 상기 제1 도전 라인들을 가로지르는 제2 도전 라인들을 포함하되,
    상기 가변 저항 요소들의 각각 및 상기 선택 요소들의 각각은, 상기 제1 도전 라인들 중 대응하는 제1 도전 라인과 상기 제2 도전 라인들 중 대응하는 제2 도전 라인 사이에서 서로 직렬로 연결되는 반도체 소자.
  17. 청구항 16에 있어서,
    상기 가변 저항 요소들의 각각 및 상기 선택 요소들의 각각은 PRAM 셀을 구성하는 반도체 소자.
  18. 청구항 14에 있어서,
    상기 제1 소자 영역 상에 제공되고 상기 제1 메모리부의 적어도 일 측에 배치되는 제1 주변회로부; 및
    상기 제2 소자 영역 상에 제공되고, 상기 기판과 상기 제2 메모리부 사이에 제공되는 제2 주변회로부를 더 포함하되,
    상기 제1 주변회로부의 제1 주변 트랜지스터, 및 상기 제2 주변회로부의 제2 주변 트랜지스터는 상기 기판으로부터 서로 동일한 높이에 제공되는 반도체 소자.
  19. 청구항 18에 있어서,
    상기 제1 소자 영역 상에 제공되는 제1 배선부를 더 포함하되,
    상기 제1 배선부의 제1 배선 패턴들은 상기 기판으로부터 상기 캐패시터 구조체보다 높은 높이에 제공되고,
    상기 배선부는 제2 배선부이고 상기 배선 패턴들은 제2 배선 패턴들인 반도체 소자.
  20. 청구항 19에 있어서,
    상기 제1 주변 트랜지스터는 상기 제1 배선 패턴들 중 대응하는 제1 배선 패턴에 전기적으로 연결되고, 상기 제2 주변 트랜지스터는 상기 제2 배선 패턴들 중 대응하는 제2 배선 패턴에 전기적으로 연결되는 반도체 소자
KR1020170089798A 2017-07-14 2017-07-14 반도체 소자 Active KR102293121B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170089798A KR102293121B1 (ko) 2017-07-14 2017-07-14 반도체 소자
US15/987,207 US10410722B2 (en) 2017-07-14 2018-05-23 Semiconductor devices
CN201810769672.7A CN109256377B (zh) 2017-07-14 2018-07-13 半导体器件
US16/458,594 US10720211B2 (en) 2017-07-14 2019-07-01 Semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170089798A KR102293121B1 (ko) 2017-07-14 2017-07-14 반도체 소자

Publications (2)

Publication Number Publication Date
KR20190008490A KR20190008490A (ko) 2019-01-24
KR102293121B1 true KR102293121B1 (ko) 2021-08-26

Family

ID=64999825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170089798A Active KR102293121B1 (ko) 2017-07-14 2017-07-14 반도체 소자

Country Status (3)

Country Link
US (2) US10410722B2 (ko)
KR (1) KR102293121B1 (ko)
CN (1) CN109256377B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102293121B1 (ko) 2017-07-14 2021-08-26 삼성전자주식회사 반도체 소자
TWI810036B (zh) * 2022-05-26 2023-07-21 南亞科技股份有限公司 具有可編程部件的半導體元件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060211231A1 (en) 2005-03-15 2006-09-21 Elpida Memory, Inc. Memory device and manufacturing method thereof

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243632A (ja) 2002-02-19 2003-08-29 Seiko Epson Corp 強誘電体メモリ装置およびその製造方法
JP4602635B2 (ja) * 2002-10-03 2010-12-22 富士通セミコンダクター株式会社 半導体装置
JP4005000B2 (ja) 2003-07-04 2007-11-07 株式会社東芝 半導体記憶装置及びデータ書き込み方法。
JP2006032574A (ja) * 2004-07-14 2006-02-02 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8143653B2 (en) * 2005-08-10 2012-03-27 Samsung Electronics Co., Ltd. Variable resistance memory device and system thereof
US8901704B2 (en) 2006-04-21 2014-12-02 SK Hynix Inc. Integrated circuit and manufacturing method thereof
JP4344372B2 (ja) * 2006-08-22 2009-10-14 シャープ株式会社 半導体記憶装置及びその駆動方法
KR101258268B1 (ko) * 2007-07-26 2013-04-25 삼성전자주식회사 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들
WO2009081595A1 (ja) * 2007-12-26 2009-07-02 Panasonic Corporation 不揮発性半導体記憶装置およびその製造方法
KR20090110556A (ko) 2008-04-18 2009-10-22 주식회사 하이닉스반도체 집적회로 및 그 형성 방법
JP2010165803A (ja) 2009-01-14 2010-07-29 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
KR101548674B1 (ko) * 2009-08-26 2015-09-01 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
JP2011003768A (ja) 2009-06-19 2011-01-06 Renesas Electronics Corp 半導体装置
KR101772117B1 (ko) * 2010-09-03 2017-08-28 삼성전자 주식회사 저항 스위치 기반의 로직 회로를 갖는 적층 구조의 반도체 메모리 장치 및 그 제조방법
US9619357B2 (en) 2011-09-28 2017-04-11 International Business Machines Corporation Hybrid storage devices
KR20130060432A (ko) 2011-11-30 2013-06-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101886382B1 (ko) * 2011-12-14 2018-08-09 삼성전자주식회사 정보 저장 소자 및 그 제조 방법
JP5947093B2 (ja) 2012-04-25 2016-07-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US9583556B2 (en) 2012-07-19 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Process-compatible decoupling capacitor and method for making the same
US8896096B2 (en) * 2012-07-19 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Process-compatible decoupling capacitor and method for making the same
JP2014082287A (ja) 2012-10-15 2014-05-08 Panasonic Corp 半導体記憶装置、その製造方法及びモバイル端末
KR101952272B1 (ko) * 2012-11-06 2019-02-26 삼성전자주식회사 반도체 기억 소자
JP6078327B2 (ja) * 2012-12-19 2017-02-08 ルネサスエレクトロニクス株式会社 半導体装置
US9246100B2 (en) 2013-07-24 2016-01-26 Micron Technology, Inc. Memory cell array structures and methods of forming the same
KR20150036988A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치
KR102092776B1 (ko) * 2013-11-20 2020-03-24 에스케이하이닉스 주식회사 전자 장치
JP2015159260A (ja) * 2014-02-25 2015-09-03 株式会社東芝 半導体記憶装置及びその製造方法
KR102192539B1 (ko) 2014-05-21 2020-12-18 삼성전자주식회사 반도체 장치 및 이의 프로그램 방법
JP6466148B2 (ja) 2014-11-19 2019-02-06 東芝メモリ株式会社 半導体記憶装置
KR20160122912A (ko) 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치
KR102358565B1 (ko) 2015-09-09 2022-02-04 삼성전자주식회사 자기 저항 소자를 포함하는 반도체 소자
KR102702995B1 (ko) 2016-12-01 2024-09-04 삼성전자주식회사 이종의 메모리 소자들을 포함하는 집적회로 소자 및 그 제조 방법
KR102293121B1 (ko) * 2017-07-14 2021-08-26 삼성전자주식회사 반도체 소자
KR102368449B1 (ko) * 2017-07-21 2022-03-02 삼성전자주식회사 반도체 소자
KR102293120B1 (ko) * 2017-07-21 2021-08-26 삼성전자주식회사 반도체 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060211231A1 (en) 2005-03-15 2006-09-21 Elpida Memory, Inc. Memory device and manufacturing method thereof
JP2006295130A (ja) 2005-03-15 2006-10-26 Elpida Memory Inc メモリ装置及びその製造方法

Also Published As

Publication number Publication date
KR20190008490A (ko) 2019-01-24
US10720211B2 (en) 2020-07-21
CN109256377A (zh) 2019-01-22
US20190325960A1 (en) 2019-10-24
US10410722B2 (en) 2019-09-10
US20190019554A1 (en) 2019-01-17
CN109256377B (zh) 2023-10-17

Similar Documents

Publication Publication Date Title
KR102368449B1 (ko) 반도체 소자
KR102293120B1 (ko) 반도체 소자
US10861902B2 (en) Semiconductor device having magnetic tunnel junction pattern
US11653504B2 (en) Semiconductor memory device with selection transistors with substrate penetrating gates
US20220271091A1 (en) Variable resistance memory device
KR102293121B1 (ko) 반도체 소자
US11895850B2 (en) Variable resistance memory device
US11672132B2 (en) Variable resistance memory device
KR102773656B1 (ko) 가변 저항 메모리 장치
KR102778966B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
KR102745713B1 (ko) 가변 저항 메모리 장치
KR20250112595A (ko) 가변 저항 메모리 소자 및 그 제조 방법
KR20250020085A (ko) 가변 저항 메모리 소자
KR20250112592A (ko) 가변 저항 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170714

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200714

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170714

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210629

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210818

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210819

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240729

Start annual number: 4

End annual number: 4