[go: up one dir, main page]

KR102270670B1 - 다중대역 수신기 - Google Patents

다중대역 수신기 Download PDF

Info

Publication number
KR102270670B1
KR102270670B1 KR1020140141532A KR20140141532A KR102270670B1 KR 102270670 B1 KR102270670 B1 KR 102270670B1 KR 1020140141532 A KR1020140141532 A KR 1020140141532A KR 20140141532 A KR20140141532 A KR 20140141532A KR 102270670 B1 KR102270670 B1 KR 102270670B1
Authority
KR
South Korea
Prior art keywords
signal
path
digital
path signal
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140141532A
Other languages
English (en)
Other versions
KR20150059095A (ko
Inventor
서석
김진업
이승환
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US14/542,842 priority Critical patent/US9197401B2/en
Publication of KR20150059095A publication Critical patent/KR20150059095A/ko
Application granted granted Critical
Publication of KR102270670B1 publication Critical patent/KR102270670B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)

Abstract

본 발명의 실시 예에 따른 다중대역 수신기는, 다중대역의 아날로그 무선 신호들을 디지털 기저대역 신호로 변환하는 아날로그-디지털 변환기, 그리고 상기 디지털 기저대역 신호의 샘플률을 가변하고 샘플 지연하여 제 1 경로 신호로 생성하고, 상기 디지털 기저대역 신호를 바이패스하여 제 2 경로 신호로 생성하는 제 1 신호 추출부를 포함하되, 상기 제 1 신호 추출부는 상기 제 1 경로 신호와 상기 제 2 경로 신호들 간의 샘플 지연 차이에서 기인한 상기 제 1 경로 신호와 상기 제 2 경로 신호들 간의 그룹 지연의 차이를 이용하여 제 1 기저대역 신호를 추출한다.

Description

다중대역 수신기{MULTI-BAND RECEIVER}
본 발명은 무선 통신에서 사용될 수 있는 무선 신호 수신기에 관한 것으로서, 좀 더 구체적으로는 서로 다른 대역으로 송신된 복수의 신호를 동시에 직접 하향변환 및 수신할 수 있는 다중대역 수신기에 관한 것이다.
최근 무선 통신 시스템의 단말은 소형화 추세와 함께 다양한 무선 표준에 부합하기 위한 새로운 요구 사항들을 수용하고 있다. 특히, 유연성(Flexibility), 적응성(Adaptability), 그리고 인지성(Cognitivity)을 갖춘 다중 대역과 다중 모드를 동시에 구현할 수 있는 수신 기술이 요구되고 있다. 더욱이, 차세대 무선 표준에서는 스펙트럼 효율성을 증대시키고 보다 나은 서비스 품질(QoS)을 제공하기 위해서 유동적(Dynamic) 스펙트럼 할당 및 스펙트럼 공유 기능을 제공하게 될 것이다. 또한, 스펙트럼 사용 효율성 증대를 위해서 비연속적인 주파수 대역이 할당될 수 있다. 이러한 요구 사항들은 두 개 이상의 서로 다른 주파수 대역으로 전송된 신호를 단일 수신기를 통해 동시에 수신할 수 있는 기술을 필요로 한다.
한편, 최근 들어서는 하나의 무선 수신기에 적어도 둘 이상의 서로 다른 통신 표준들을 동시에 수용하거나, 또는 인지무선(Cognitive Radio) 통신 시스템과 같은 통신 방식에서는 임의의 주파수 대역 신호를 수신하는 동시에, 또 다른 임의의 주파수 대역에 신호가 존재하는지 스캔(scan) 할 수 있는 기능을 요구하고 있다. 그러나, 기존의 수신기는, 각각의 모드와 각각의 주파수 대역 또는 채널마다 수신기 회로 또는 칩이 독립적으로 구비되어야만 한다. 따라서, 수신기의 회로 구조가 복잡하고 단가가 비싸지는 문제점이 있다. 그러므로, 단일의 수신기 회로를 이용하여 다중 대역, 다중 모드를 지원할 수 있는 새로운 방식의 수신기가 요구된다.
대역통과 샘플링 기술은 이러한 요구사항을 만족시킬 수 있는 가장 좋은 대안으로 고려되고 있다. 대역통과 샘플링 기술은 신호 대역폭의 최소 2배의 샘플률(Sampling rate)로 샘플링 함으로써 RF 대역의 신호를 기저대역으로 직접 주파수를 변환하는 기술이다. 종래의 대역통과 샘플링 수신기는 상대적 시간 지연을 갖는 2개의 샘플링 클록(Sampling clock)을 두 개의 아날로그-디지털 변환기(이하, ADC)에 각각 인가하여 샘플링을 한 후, 신호처리를 이용하여 엘리어징(Aliasing)을 제거하였다. 그러나 이러한 대역통과 샘플링 수신기는 두 개의 ADC를 사용해야 한다. 따라서, 하드웨어 복잡도가 증가할 뿐 아니라, 두 경로 간의 지연시간을 아날로그 소자를 이용해 발생시키기 때문에 경로 간 지연 시간 오차 및 신호 크기의 불균형에서 기인한 성능 열화가 발생하는 문제점이 있다.
본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 단일 RF 체인 및 단일 ACDC 만을 사용하면서도 임의의 주파수 대역에 위치한 다중대역 신호를 동시에 하향 변환하여 수신할 수 있는 다중대역 수신기를 제공하는 데 있다.
본 발명의 또 다른 목적은 단일 ADC 만을 이용해서 기저대역에서 두 신호가 상호 간섭을 일으키는 경우라도 상호 간섭을 제거하고 원하는 신호를 분리할 수 있는 다중대역 수신기를 제공하는 데 있다.
본 발명의 또 다른 목적은 단일 ADC만을 사용하기 때문에 2개의 ADC를 사용해야 하는 종래의 기술에 비해서 복잡도와 비용이 감소하고, 소형화 가능한 다중대역 수신기를 제공하는 데 있다.
본 발명의 또 다른 목적은 종래의 2개의 ADC를 사용하는 2차 대역통과 샘플링 기술에서 발생하는 두 경로간 지연 시간 오차 및 신호 크기 불균형에서 기인한 성능 열화의 문제점을 해결하는 데 있다.
본 발명의 또 다른 목적은 단일의 수신기 회로로 임의의 주파수 대역 신호를 수신하는 동시에, 또 다른 임의의 주파수 대역에 신호가 존재하는지 스캔(scan) 할 수 다중대역 수신기를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 다중대역 수신기는, 다중대역의 아날로그 무선 신호들을 디지털 기저대역 신호로 변환하는 아날로그-디지털 변환기, 그리고 상기 디지털 기저대역 신호의 샘플률을 가변하고 샘플 지연하여 제 1 경로 신호로 생성하고, 상기 디지털 기저대역 신호를 바이패스하여 제 2 경로 신호로 생성하는 제 1 신호 추출부를 포함하되, 상기 제 1 신호 추출부는 상기 제 1 경로 신호와 상기 제 2 경로 신호들 간의 샘플 지연 차이에서 기인한 상기 제 1 경로 신호와 상기 제 2 경로 신호들 간의 그룹 지연의 차이를 이용하여 제 1 기저대역 신호를 추출한다.
상기 목적을 달성하기 위한 본 발명의 또 다른 실시 예에 따른 다중대역 수신기는, 다중대역의 아날로그 무선 신호들을 디지털 기저대역 신호로 변환하는 아날로그-디지털 변환기, 그리고 상기 디지털 기저대역 신호를 샘플 지연하고 샘플률을 가변하여 제 1 경로 신호로 생성하고, 상기 디지털 기저대역 신호를 샘플률 가변하여 제 2 경로 신호로 생성하는 제 1 신호 추출부를 포함하되, 상기 제 1 신호 추출부는 상기 제 1 경로 신호와 상기 제 2 경로 신호들 간의 샘플 지연 차이에서 기인한 상기 제 1 경로 신호와 상기 제 2 경로 신호들 간의 그룹 지연의 차이를 이용하여 제 1 기저대역 신호를 추출한다.
이상과 같은 본 발명에 의하면, 단일 RF 체인 및 단일 ACDC 만을 사용하면서도 임의의 주파수 대역에 위치한 다중대역 신호를 동시에 하향 변환하여 수신할 수 있다.
본 발명에 따르면 단일 ADC 만을 이용해서 기저대역에서 두 신호가 상호 간섭을 일으키는 경우라도 상호 간섭을 제거하고 원하는 신호를 분리할 수 있다.
또한, 단일 ADC만을 사용하기 때문에 2개의 ADC를 사용해야 하는 종래의 기술에 비해서 복잡도와 비용이 감소하고, 소형화가 가능하다.
또한, 종래의 2개의 ADC를 사용하는 2차 대역통과 샘플링 기술에서 발생하는 두 경로간 지연 시간 오차 및 신호 크기 불균형에서 기인한 성능 열화의 문제점을 해결할 수 있다.
도 1은 임의의 주파수 대역에 위치한 두 신호의 아날로그 스펙트럼을 예시적으로 보여주는 도면이다.
도 2는 본 발명의 제 1 실시 예에 따른 이중대역 수신기의 구성을 개략적으로 보여주는 블록도이다.
도 3은 도 2에 도시된 샘플률 하향 변환기로부터 출력된 제 1 경로 신호(DRA)의 스펙트럼 RA δ(f)을 보여주는 도면이다.
도 4는 도 2에 도시된 제 2 경로 신호(DRB)의 스펙트럼 RB δ(f)을 보여주는 도면이다.
도 5는 도 2의 가산기(146)에서 출력되는 제 1 기저대역 신호(DR1)의 스펙트럼을 보여주는 도면이다.
도 6은 도 2의 가산기(156)에서 출력되는 제 2 기저대역 신호(DR2)의 스펙트럼을 보여주는 도면이다.
도 7은 본 발명의 제 2 실시 예에 따른 이중대역 수신기의 구성을 개략적으로 보여주는 블록도이다.
도 8은 본 발명의 제 3 실시 예에 따른 이중대역 수신기의 구성을 개략적으로 보여주는 블록도이다.
도 9는 도 8의 제 1 샘플률 변환기에서 출력되는 제 1 경로 신호(DRA)의 스펙트럼 RA δ(f)을 보여주는 도면이다.
도 10은 도 8에 도시된 제 2 샘플률 변환기에서 출력되는 제 2 경로 신호(DRB)의 스펙트럼 RB δ(f)을 보여주는 도면이다.
도 11은 본 발명의 제 4 실시 예에 따른 이중대역 수신기를 개략적으로 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명들은 모두 청구된 발명의 부가적인 설명을 제공하기 위한 예시적인 것이다. 그러므로 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해 질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본 명세서에서, 어떤 부분이 어떤 구성요소를 포함한다고 언급되는 경우에, 이는 그 외의 다른 구성요소를 더 포함할 수도 있다는 것을 의미한다. 또한, 여기에서 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 임의의 주파수 대역에 위치한 두 신호의 아날로그 스펙트럼을 예시적으로 보여주는 도면이다. 도 1을 참조하면, 두 개 주파수 대역(fc1, fc2)을 통해서 전송되는 무선 신호는 샘플링 이후 기저 대역에서 상호 간섭으로 작용할 수 있다.
제 1 아날로그 RF 신호(AR1)는 제 1 반송파 주파수(fc1)와, 제 1 신호대역폭(B1)을 갖는 것으로 가정할 수 있다. 그리고, 제 2 아날로그 RF 신호(AR2)는 제 2 반송파 주파수(fc2)와, 제 2 신호대역폭(B2)을 갖는 것으로 가정할 수 있다. 스펙트럼 RAR1+(f)은 제 1 아날로그 RF 신호(AR1)의 양의 주파수 스펙트럼 성분을 나타내고, 스펙트럼 RAR1 -(f)는 제 1 아날로그 RF 신호(AR1)의 음의 주파수 스펙트럼 성분을 나타낸다. 그리고, 스펙트럼 RAR2 +(f)는 제 2 아날로그 RF 신호(AR2)의 양의 주파수 스펙트럼 성분을 나타내고, 스펙트럼 RAR2 -(f)는 제 2 아날로그 RF 신호(AR2)의 음의 주파수 스펙트럼 성분을 나타낸다.
도 2는 본 발명의 제 1 실시 예에 따른 다중대역 수신기를 개략적으로 보여주는 블록도이다. 아래에서 설명될 본 발명의 다중대역 수신기(100)는 대역통과 샘플링 수신기로 구성될 수 있다. 더불어, 여기서 다중대역의 예로 2중 대역을 예시적으로 도시하였지만, 3개 이상의 신호가 수신되는 다중대역 신호에 대해서도 본 발명의 기술은 용이하게 적용될 수 있음은 잘 이해될 것이다. 도 2를 참조하면, 본 발명의 다중대역 수신기(100)는 안테나(110), 제 1 및 제 2 아날로그 대역 필터(120, 125), 가산기(127), 아날로그-디지털 변환기(130), 제 1 신호 추출부(140) 및 제 2 신호 추출부(150)를 포함할 수 있다.
안테나(110)는 무선으로 전송된 아날로그 무선 신호(Analog RF Signal)를 수신한다. 수신된 아날로그 무선 신호에는 적어도 두 개 이상의 주파수 대역으로 전송된 신호를 포함할 수 있다. 여기서, 서로 다른 2개 주파수 대역을 통해서 아날로그 무선 신호가 전송되는 것으로 설명되었으나, 아날로그 무선 신호는 3개 이상의 다중대역으로 전송될 수 있음은 이 분야의 당업자에게는 잘 이해될 것이다.
제 1 및 제 2 아날로그 대역 필터(120, 125)는 광대역 신호를 필터링하는 광대역 대역통과 필터로 구성될 수 있다. 제 1 아날로그 대역 필터(120)는, 통과 대역이 제 1 대역폭(B1)으로 제한되도록 설계될 수 있다. 제 1 아날로그 대역 필터(120)는 필터링 결과로서 제 1 대역폭(B1)과 제 1 반송파 주파수(fc1)를 갖는 제 1 아날로그 RF 신호(AR1)를 발생할 수 있다. 제 2 아날로그 대역 필터(125)는, 통과 대역이 제 2 대역폭(B2)으로 제한되도록 설계될 수 있다. 제 2 아날로그 대역 필터(125)는 필터링 결과로서 제 2 대역폭(B2)과 제 2 반송파 주파수(fc2)를 갖는 제 2 아날로그 RF 신호(AR2)를 발생할 수 있다. 예시적인 실시 예에 있어서, 제 1 및 제 2 아날로그 대역 필터(120, 125)에 설정된 통과 대역 및 통과 대역폭(B1, B2)은 고정 값을 가질 수도 있고, 다른 값으로 조정될 수도 있다. 이를 위해, 제 1 및 제 2 아날로그 대역 필터(120, 125)는 가변 대역통과 필터(Tunable BPF)로 구성될 수 있다.
가산기(127)는 제 1 아날로그 대역 필터(120)의 필터링 결과와 제 2 아날로그 대역 필터(125)의 필터링 결과를 가산한다. 즉, 가산기(127)는 아날로그 RF 신호(AR1)와 아날로그 RF 신호(AR2)를 합산하여 다중대역의 아날로그 RF 신호(AR)를 생성하며, 다중대역 아날로그 RF 신호(AR)를 아날로그-디지털 변환기(130)로 전달할 것이다.
아날로그-디지털 변환기(130)는 다중대역 아날로그 RF 신호(AR)를 디지털 기저대역 신호(DR)로 변환한다. 아날로그-디지털 변환기(130)는 샘플률(fs)에 의거하여 다중대역 아날로그 RF 신호(AR)를 샘플링할 것이다. 그리고 샘플링된 데이터는 아날로그-디지털 변환기(130)에 의해서 양자화 과정을 거쳐서 다중대역의 디지털 기저대역 신호(DR)로 출력될 것이다.
제 1 신호 추출부(140)와 제 2 신호 추출부(150)는 아날로그-디지털 변환기(130)로부터 출력된 디지털 기저대역 신호(DR)로부터 제 1 신호(Signal_1)와 제 2 신호(Signal_2)를 각각 분리한다.
제 1 신호 추출부(140)는 샘플률 상향 변환기(141), 샘플 지연기(142), 샘플률 하향 변환기(143), 제 1 디지털 필터(144), 제 2 디지털 필터(145), 그리고 가산기(146)를 포함할 수 있다. 그리고 아날로그-디지털 변환기(130)에서 샘플링된 기저대역 신호(DR)는 두 개의 신호 경로로 분리되어 처리될 수 있다. 즉, 샘플률 상향 변환기(141), 샘플 지연기(142), 샘플률 하향 변환기(143), 제 1 디지털 필터(144)를 경유하는 제 1 경로와, 제 2 디지털 필터(145)만을 경유하는 제 2 경로를 경유하여 가산기(146)에서 더해진다. 제 1 경로와 제 2 경로를 통해서 처리된 신호는 가산기(146)에서 더해져 제 1 신호(Singal_1)로 출력된다. 제 1 신호(Signal_1)는 다중대역으로 전송된 신호들 중 어느 하나를 제거한 기저대역 신호이다.
제 1 신호 추출부(140)에서, 아날로그-디지털 변환기(130)로부터 출력되는 디지털 기저대역 신호(DR)는 제 1 경로를 따라 처리되는 제 1 경로 신호와 제 2 경로를 따라 처리되는 제 2 경로 신호로 분리된다. 디지털 기저대역 신호(DR)는 제 1 경로를 경유함에 따라 샘플률(Sampling rate)이 N배 증가되며, 특정 수의 샘플(예를 들면, 1 샘플)이 지연되고, 이어서 샘플률이 N배 하향 변환된다. 그리고 제 1 경로 신호는 제 1 디지털 필터(144)에 의해서 처리된 후에 가산기(146)에 제공된다.
더불어, 디지털 기저대역 신호(DR)는 제 2 경로를 따라 제 2 경로 신호로 전달된다. 디지털 기저대역 신호(DR)는 제 2 경로를 경유할 때 샘플 지연이나 샘플률의 변화없이 제 2 디지털 필터(145)만을 경유할 것이다.
여기서, 제 1 경로에 포함되는 샘플률 상향 변환기(141)의 상향 샘플률(N)과 샘플률 하향 변환기(143)의 하향 샘플률(1/N)의 곱은 1이 되어야 할 것이다. 즉, 샘플률 상향 변환기(141)와 샘플률 하향 변환기(143)를 경유한 제 1 경로 신호의 샘플률은 아날로그-디지털 변환기(130)의 출력에서의 샘플률과 동일하게 될 것이다. 그리고 제 1 경로 신호는 샘플률 상향 변환기(141)와 샘플률 하향 변환기(143) 사이에 위치하는 샘플 지연기(142)에 의해서 지연 처리된다. 샘플 지연기(142)는 제 1 경로 신호를 D 샘플 지연시킨다. 여기서, 샘플 지연기(142)의 지연 크기 D는 0보다 크고 하향 샘플률의 분모(N)보다 작은 정수일 수 있다.
샘플 지연기(142)를 통해 D 샘플 지연된 신호는, 샘플률 하향 변환기(143)를 통해 샘플률이 1/N 배가 되도록 다운 샘플링된다. 샘플률 하향 변환기(143)의 출력 신호는 제 1 디지털 필터(144)에 제공된다. 아날로그-디지털 변환기(130)로부터 출력된 디지털 기저대역 신호(DR)는 제 2 경로를 구성하는 제 2 디지털 필터(145)에 처리되어 가산기(146)에 제공된다. 여기서, 제 1 디지털 필터(144) 및 제 2 디지털 필터(145)는 제 1 및 제 2 경로들 간의 상대적 샘플 지연차 또는 부분 지연(Fractional Delay)에 기반하여 설계된다. 제 1 및 제 2 디지털 필터들(144, 145), 그리고 가산기(146)를 통해 제 2 기저대역 신호(DR2)를 제거하고 제 1 기저대역 신호(DR1)를 추출할 수 있다.
제 1 및 제 2 경로들 간의 상대적 샘플 지연차와 그리고 부분 지연(Fractional Delay)은 서로 다른 주파수 대역에 위치하는 다중대역 신호에 서로 다른 그룹 지연(Group Delay)으로 나타나게 된다. 이러한 서로 다른 그룹 지연의 영향을 이용하여 두 신호가 기저대역에서 상호 간섭이 발생하더라도 다중대역 신호를 분리할 수 있다. 제 1 디지털 필터(144) 및 제 2 디지털 필터(145)의 설계가 이러한 특성을 반영하여 이루어진다.
제 2 신호 추출부(150)는 제 3 디지털 필터(154), 제 4 디지털 필터(155), 그리고 가산기(156)를 포함할 수 있다. 샘플률 하향 변환기(143)의 출력신호는 제 3 디지털 필터(154)를 포함하는 제 3 경로를 경유할 수 있다. 그리고 아날로그-디지털 변환기(130)에서 샘플링된 기저대역 신호(DR)는 제 4 디지털 필터(155)를 경유하는 제 4 경로를 경유하여 가산기(156)에서 더해진다. 제 3 경로와 제 4 경로를 통해서 처리된 신호는 가산기(156)에서 더해져 제 2 신호(Singal_2)로 출력된다.
제 2 신호 추출부(150)에서 샘플 지연에 영향을 받는 제 3 경로로 전달되는 기저대역 신호(DRA)는 제 3 디지털 필터(154)가 처리한다. 샘플 지연이 발생하지 않는 제 4 경로로 전달되는 기저대역 신호(DRB)는 제 4 디지털 필터(155)가 처리할 것이다. 제 3 및 제 4 디지털 필터(154, 155)는 기저대역 신호(DRA)와 기저대역 신호(DRB)의 서로 다른 부분 지연 효과를 이용하여 어느 하나의 신호를 제거할 수 있도록 설계될 수 있다.
가산기(156)에 의해서 제 3 내지 제 4 디지털 필터(154, 155) 각각의 출력 신호가 더해지면, 제 2 신호(Signal_2)가 추출될 것이다.
이와 같은 본 발명의 제 1 신호 추출부(140) 및 제 2 신호 추출부(150)의 구성에 따르면, 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2)가 상호 간섭이 발생하더라도, 간섭을 제거함으로써 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2) 각각을 동시에 완벽하게 추출할 수 있게 된다. 따라서, 각각의 신호 대역마다 별도의 수신기 회로를 독립적으로 구비하지 않고도, 단일의 수신기 회로를 이용하여 다중대역, 다중 모드를 지원할 수 있다. 특히, 본 발명의 수신기 회로에는 단일의 아날로그-디지털 변환기가 사용되므로, 수신기의 하드웨어 복잡도가 낮아지고, 회로의 직접도가 높아지며, 수신기의 크기가 작아지기 때문에 단가가 낮아지고 전력 소모량이 작아지게 된다.
이와 같은 구성에 따르면, 본 발명의 다중대역 수신기는, 단일의 수신기 회로로 임의의 주파수 대역 및 신호 대역폭을 갖는 적어도 둘 이상의 신호를 동시에 수신할 수도 있고, 인지무선(Cognitive Radio) 통신 시스템과 같은 통신 방식에서는 임의의 주파수 대역 신호를 수신함과 동시에 또 다른 임의의 주파수 대역에 신호가 존재하는지 여부를 스캔하는 기능을 제공할 수도 있게 된다.
이하에서는 서로 다른 부분 지연(Fractional Delay)의 효과를 이용하여 제 1 내지 제 2 디지털 필터들(144, 145)을 설계하기 위한 방법이 설명될 것이다.
도 3은 도 2에 도시된 샘플률 하향 변환기(143)로부터 출력된 제 1 경로 신호(DRA)의 스펙트럼 RA δ(f)을 예시적으로 보여주는 도면이다. 도 4는 도 2에 도시된 디지털 기저대역 신호(DR)의 스펙트럼에 해당하는 제 2 경로 신호(DRB)의 스펙트럼 RB δ(f)을 예시적으로 보여주는 도면이다. 여기서, 제 1 경로 신호(DRA)의 스펙트럼 RA δ(f)는 디지털 기저대역 신호(DR)가 샘플률 상향 변환기(141), 샘플 지연기(142), 그리고 샘플률 하향 변환기(143)에 의해서 처리된 신호의 스펙트럼을 나타낸다. 제 1 경로 신호(DRA)의 스펙트럼 RA δ(f)는 제 2 경로 신호에 비해서 D/N 크기의 부분 지연(Fractional Delay)이 부가된 신호이다. 결과적으로, 제 1 경로 신호(DRA)는 제 2 경로 신호(DRB)에 그룹 지연(Group Delay)을 포함시킨 것과 같은 처리 효과를 갖는다.
도 3 내지 도 4에 도시된 스펙트럼을 다시 참조하면, 제 1 경로 신호(DRA)를 구성하는 제 1 및 제 2 기저대역 신호(DR1, DR2)와, 제 2 경로 신호(DRB)를 구성하는 제 1 및 제 2 기저대역 신호(DR1, DR2)가 기저대역에서 간섭이 발생될 수 있음을 알 수 있다. 즉, 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2)는 기저대역에서 서로 간에 간섭을 유발할 수 있다. 그럼에도, 본 발명의 다중대역 수신기(100, 도 2 참조)는, 제 1 및 제 2 기저대역 신호(DR1, DR2) 간의 간섭을 제거하고 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2) 각각을 정확히 추출할 수 있다.
본 발명에서는 제 1 및 제 2 기저대역 신호(DR1, DR2) 간에 간섭이 발생된 경우에 제 1 및 제 2 기저대역 신호(DR1, DR2)를 추출하는 구성에 대해 예시적으로 설명될 것이다. 본 발명에서, 제 1 경로 신호(DRA) 및 제 2 경로 신호(DRB)가 가지고 있는 신호 특성은 다음과 같다.
제 1 경로 신호(DRA)에 포함된 제 1 기저대역 신호(DR1)의 시간 지연으로 인한 그룹 지연의 영향은 아래 수학식 1 및 수학식 2로 표현될 수 있다. 수학식 1은 제 1 기저대역 신호(DR1)의 음의 대역으로부터 천이한 이미지 성분을 나타내고, 수학식 2는 제 1 기저대역 신호(DR1)의 양의 대역으로부터 천이한 이미지 성분을 각각 나타낸다.
Figure 112014099594184-pat00001
Figure 112014099594184-pat00002
여기서, n1은 주파수 대역 위치 인덱스이며, 0, 1, 2, 3, …의 정수값을 가질 수 있다. 그리고 D는 샘플 지연의 크기, N은 샘플률 하향 변환기(143)의 변환율을 나타낸다. 그리고 제 1 경로 신호(DRA)에 포함된 제 2 기저대역 신호(DR2)의 그룹 지연의 영향은 아래 수학식 3 및 수학식 4로 표현될 수 있다. 수학식 3은 제 2 기저대역 신호(DR2)의 음의 대역으로부터 천이한 이미지 성분을 나타내고, 수학식 4는 제 2 기저대역 신호(DR2)의 양의 대역으로부터 천이한 이미지 성분을 각각 나타낸다.
Figure 112014099594184-pat00003
Figure 112014099594184-pat00004
여기서, n2는 제 2 아날로그 RF 신호(AR2)의 주파수 대역 위치 인덱스이며, 0, 1, 2, 3, …의 정수값을 가질 수 있다. n1과 n2는 제 1 아날로그 RF 신호(AR1)와 제 2 아날로그 RF 신호(AR2) 각각의 반송파 주파수(fc1, fc2)와 ADC(130, 도 2 참조)의 샘플률(fs)에 의해서 아래의 수학식 5로 표현될 수 있다.
Figure 112014099594184-pat00005
여기서, 라운드 함수 round(x)는 x의 반올림 연산을 의미한다.
상술한 제 1 경로 신호(DRA)와 제 2 경로 신호(DRB)의 지연 차이와, 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2) 간의 그룹 지연(Group delay) 영향을 이용하여 두 대역의 신호를 분리할 수 있다. 이러한 처리를 위해서 앞서 설명된 제 1 및 제 2 디지털 필터들(144, 145), 제 3 및 제 4 디지털 필터들(154, 155)의 응답 특성이 설계될 것이다.
샘플률 하향 변환기(143)에서 출력되는 제 1 경로 신호(DRA)의 제 1 나이퀴스트 존 대역에서의 스펙트럼 RA δ(f)은 아래 수학식 6으로 표현될 수 있다.
Figure 112014099594184-pat00006
그리고 아날로그 디지털 변환기(130)로부터 출력되는 제 2 경로 신호(DRB)의 제 1 나이퀴스트 존 대역에서의 스펙트럼 RB δ(f)은 아래 수학식 7로 표현될 수 있다.
Figure 112014099594184-pat00007
그리고 제 1 및 제 2 디지털 필터들(144, 145)에 의해서 처리된 신호들의 스펙트럼은 아래 수학식 8 및 수학식 9로 나타낼 수 있다.
Figure 112014099594184-pat00008
Figure 112014099594184-pat00009
그리고 가산기(146)의 출력 신호의 스펙트럼은 아래 수학식 10으로 표현될 것이다.
Figure 112014099594184-pat00010
여기서, 제 2 기저대역 신호(DR2)를 제거하고 제 1 기저대역 신호(DR1)를 추출하기 위해서는 아래 수학식 11이 만족되어야 한다.
Figure 112014099594184-pat00011
수학식 11을 풀면, 제 1 및 제 2 디지털 필터들(144, 145)의 주파수 응답을 아래 수학식 12 및 수학식 13과 같이 얻을 수 있다.
Figure 112014099594184-pat00012
Figure 112014099594184-pat00013
동일한 방식으로 제 3 및 제 4 디지털 필터들(154, 155)의 주파수 응답을 아래 수학식 14 및 수학식 15와 같이 얻을 수 있다.
Figure 112014099594184-pat00014
Figure 112014099594184-pat00015
이상과 같은 제 1 경로 신호(DRA) 및 제 2 경로 신호(DRB) 간의 관계와, 제 1 경로 신호(DRA)에 포함된 제 1 및 제 2 기저대역 신호(DR1, DR2) 간의 상대적인 그룹 지연의 영향을 이용하여 디지털 필터들을 설계할 수 있다. 즉, 제 1 내지 제 4 디지털 필터(144, 145, 154, 155)를 그룹 지연을 고려하여 설계함으로써, 제 1 및 제 2 기저대역 신호(DR1, DR2) 각각을 분리할 수 있게 된다. 예시적인 실시 예에 있어서, 제 1 내지 제 4 디지털 필터(144, 145, 154, 155)는 유한 임펄스 응답(Finite Impulse Response: FIR) 필터로 구현될 수 있다.
또한, 상술한 수학식 13 및 15에서 알 수 있듯이, HB(f)와 HD(f)는 주파수의 함수가 아닌 상수임을 알 수 있다. 따라서, 제 2 및 제 4 디지털 필터(145, 155)는 곱셈기로 쉽게 구현될 수 있음은 잘 이해될 것이다. 이 경우, 샘플률 상향 변환기(141), 샘플률 하향 변환기(143), 그리고 제 1 또는 제 3 디지털 필터(144, 154)의 필터 처리 과정에서 발생하는 신호처리에 따른 지연 시간만큼 지연시키는 동기 지연기를 함께 구비할 수도 있을 것이다.
도 5는 상술한 가산기(146)에서 출력되는 제 1 기저대역 신호(DR1)의 스펙트럼을 보여주는 도면이다. 도 5를 참조하면, 제 2 기저대역 신호(DR2)가 제거되고 제 1 기저대역 신호(DR1)만이 추출된 것을 확인할 수 있다. 본 발명에 따르면 제 1 및 제 2 디지털 필터(144, 145)와 가산기(146)를 이용하여, 제 1 기저대역 신호(DR1)가 추출될 수 있다.
도 6은 상술한 가산기(156)에서 출력되는 제 2 기저대역 신호(DR2)의 스펙트럼을 보여주는 도면이다. 도 6을 참조하면, 제 1 기저대역 신호(DR1)가 제거되고 제 2 기저대역 신호(DR2)만이 추출된 것을 확인할 수 있다. 제 3 및 제 4 디지털 필터(154, 155)와 가산기(156)를 이용하여 제 2 기저대역 신호(DR2)가 추출될 수 있다.
도 7은 본 발명의 제 2 실시 예에 따른 다중대역 수신기(200)를 개략적으로 보여주는 블록도이다. 도 7을 참조하면, 본 발명의 다중대역 수신기(200)는 안테나(210), 제 1 및 제 2 아날로그 대역 필터(220, 225), 가산기(227), 아날로그-디지털 변환기(230), 제 1 신호 추출부(240) 및 제 2 신호 추출부(250)를 포함할 수 있다. 여기서, 안테나(210), 제 1 및 제 2 아날로그 대역 필터(220, 225), 가산기(227), 아날로그-디지털 변환기(230), 제 1 신호 추출부(240)는 도 2의 그것들과 실질적으로 동일하다. 따라서, 이것들에 대한 설명은 생략하기로 한다.
제 1 신호(Signal_1)는 제 1 디지털 필터(244) 및 제 2 디지털 필터(245)의 출력을 더한 가산기(246)에 의해서 생성될 수 있다. 그리고 제 2 신호(Signal_2)는 아날로그-디지털 변환기(230)의 출력에서 가산기(246)의 출력인 제 1 신호(Signal_1)를 차감하여 추출할 수 있다. 다만, 제 1 디지털 필터(244) 및 제 2 디지털 필터(245)는 샘플률탭 길이 K인 FIR 필터로 제공되는 것으로 가정하기로 한다. 이 경우, 가산기(246)의 출력 신호인 제 1 신호(Signal_1)는 디지털 필터를 경유하지 않는 아날로그-디지털 변환기(230)의 출력에 비해 round(K/2)의 크기만큼 샘플 지연이 발생한다. 따라서, 제 2 지연기(252)를 사용하여 아날로그-디지털 변환기(230)의 출력을 round(K/2) 만큼 샘플 지연하면, 감산기(254)에서 동기화될 수 있다. 감산기(254)에 의해서 round(K/2)만큼 지연된 아날로그-디지털 변환기(230)의 출력으로부터 제 1 신호(Signal_1)이 차감되면, 제 2 신호(Signal_2)가 추출된다. 제 2 신호(Signal_2)의 스펙트럼은 도 6에서 도시되었다.
도 8은 본 발명의 제 3 실시 예에 따른 다중대역 수신기(300)의 구성을 개략적으로 보여주는 블록도이다. 더불어, 여기서 2개 대역을 예로 들었지만, 3개 이상의 신호가 수신되는 다중대역 신호에 대해서도 본 발명의 기술은 용이하게 적용될 수 있음은 잘 이해될 것이다. 도 8을 참조하면, 본 발명의 다중대역 수신기(300)는 안테나(310), 제 1 및 제 2 아날로그 대역 필터(320, 325), 가산기(327), 아날로그-디지털 변환기(330), 제 1 신호 추출부(340) 및 제 2 신호 추출부(350)를 포함할 수 있다.
안테나(310)는 무선으로 전송된 아날로그 RF 신호를 수신하는 기능을 수행한다. 수신된 아날로그 RF 신호에는 적어도 두 개 이상의 주파수 대역이 포함되어 있을 수 있다.
제 1 및 제 2 아날로그 대역 필터(320, 325)는 광대역 신호를 필터링하는 광대역 대역통과 필터로 구성될 수 있다. 제 1 아날로그 대역 필터(320)는, 통과 대역이 제 1 대역폭(B1)으로 제한되도록 설계될 수 있다. 제 1 아날로그 대역 필터(320)는 필터링 결과로서 제 1 대역폭(B1)과 제 1 반송파 주파수(fc1)를 갖는 제 1 아날로그 RF 신호(AR1)를 발생할 수 있다. 제 2 아날로그 대역 필터(325)는, 통과 대역이 제 2 대역폭(B2)으로 제한되도록 설계될 수 있다. 제 2 아날로그 대역 필터(325)는 필터링 결과로서 제 2 대역폭(B2)과 제 2 반송파 주파수(fc2)를 갖는 제 2 아날로그 RF 신호(AR2)를 발생할 수 있다. 예시적인 실시 예에 있어서, 제 1 및 제 2 아날로그 대역 필터(320, 325)에 설정된 통과 대역 및 통과 대역폭(B1, B2)은 고정 값을 가질 수도 있고, 다른 값으로 조정될 수도 있다. 이를 위해, 제 1 및 제 2 아날로그 대역 필터(320, 325)는 가변 대역통과 필터(Tunable BPF)로 구성될 수 있다.
가산기(327)는 제 1 아날로그 대역 필터(320)의 필터링 결과와 제 2 아날로그 대역 필터(325)의 필터링 결과를 가산한다. 가산기(327)에 의해서 필터링된 아날로그 신호들은 다중대역 아날로그 RF 신호(AR)로 아날로그-디지털 변환기(330)에 전달될 것이다.
아날로그-디지털 변환기(330)는 다중대역 아날로그 RF 신호(AR)를 샘플링하여 디지털 기저대역 신호(DR)로 출력한다. 아날로그-디지털 변환기(330)는 샘플률(fs)에 의거하여 다중대역의 아날로그 RF 신호(AR)를 샘플링할 것이다. 그리고 샘플링된 신호는 아날로그-디지털 변환기(330)에 의해서 양자화 과정을 거쳐서 다중대역의 디지털 기저대역 신호(DR)로 출력될 것이다.
제 1 신호 추출부(340)와 제 2 신호 추출부(350)는 아날로그-디지털 변환기(330)로부터 출력된 디지털 기저대역 신호(DR)로부터 제 1 신호(Signal_1)와 제 2 신호(Signal_2)를 각각 분리한다.
제 1 신호 추출부(340)는 샘플 지연기(342), 제 1 샘플률 변환기(343), 제 1 디지털 필터(344), 제 2 샘플률 변환기(345), 제 2 디지털 필터(346), 가산기(347)를 포함한다. 제 1 신호 추출부(340)에 의해서 아날로그-디지털 변환기(330)의 출력은 2개의 신호 경로로 분리된다. 즉, 아날로그-디지털 변환기(330)의 출력은 샘플 지연기(342)를 경유하는 제 1 경로와, 지연이 발생하지 않는 제 2 경로로 분리되어 전달된다.
제 1 경로 및 제 2 경로 각각에는 샘플률 변환기들(343, 345)이 포함된다. 제 1 샘플률 변환기(343) 및 제 2 샘플률 변환기(345) 각각은 입력되는 신호의 샘플률을 L/M 배로 조정할 수 있다. 즉, 아날로그-디지털 변환기(330) 및 샘플률 변환기들(343, 345)에 의해서 기저대역 신호들(DRA, DRB) 각각의 샘플률(f's)은 아래 수학식 16으로 나타낼 수 있다.
Figure 112014099594184-pat00016
여기서, L 및 M은 자연수이고, L<M 이어야 한다. 따라서, 제 1 디지털 필터(344)로 전달되는 기저대역 신호(DRA)는 샘플 지연기(342) 및 제 1 샘플률 변환기(343)에 의해서 LD/M의 부분 지연(Fractional Delay)을 가지게 된다. 이러한 부분 지연(Fractional Delay)은 간섭의 제거에 매우 중요한 역할을 하게 될 것이다. 더불어, 제 1 샘플률 변환기(343) 및 제 2 샘플률 변환기(345)의 샘플률 설정에 따라 아날로그-디지털 변환기(330)의 샘플률 선택이 좀더 유연해질 수 있다.
샘플률 변환기들(343, 345)에 의해서 처리된 기저대역 신호들(DRA, DRB)은 디지털 필터들(344, 346)에 의해서 필터링되고 가산기(347)에서 더해지면 간섭으로 작용하는 기저대역 신호가 제거된다. 즉, 가산기(347)에서 출력되는 신호는 기저대역 신호 중에서 어느 하나가 추출된 제 1 신호(Signal_1)로 출력될 것이다. 디지털 필터들(344, 346) 각각의 응답 특성은 후술하는 도 9 내지 10의 설명에서 상세히 설명하게 될 것이다.
제 2 신호 추출부(350)는 제 3 디지털 필터(354), 제 4 디지털 필터(356), 가산기(357)로 구성될 수 있다. 제 1 샘플률 변환기(343)의 출력신호는 제 3 디지털 필터(354)를 포함하는 제 3 경로를 경유할 수 있다. 그리고 제 2 샘플률 변환기(345)의 출력신호는 제 4 디지털 필터(356)를 포함하는 제 4 경로를 경유하여 가산기(357)에서 더해진다. 제 3 경로와 제 4 경로를 통해서 처리된 신호는 가산기(357)에서 더해져 제 2 신호(Singal_2)로 출력된다.
샘플률 변환기들(353, 355)에 의해서 처리된 기저대역 신호들(DRA, DRB)은 디지털 필터들(354, 356)에 의해서 필터링되고 가산기(357)에서 더해지면 간섭으로 작용하는 기저대역 신호가 제거된다. 즉, 가산기(357)에서 출력되는 신호는 기저대역 신호 중에서 어느 하나가 추출된 제 2 신호(Signal_2)로 출력될 것이다.
도 9는 도 8의 제 1 샘플률 변환기(343)에서 출력되는 제 1 경로 신호(DRA)의 스펙트럼 RA δ(f)을 예시적으로 보여주는 도면이다. 도 10은 도 8에 도시된 제 2 샘플률 변환기(345)에서 출력되는 제 2 경로 신호(DRB)의 스펙트럼 RB δ(f)을 예시적으로 보여주는 도면이다.
도 9에 도시된 제 1 경로 신호(DRA)의 스펙트럼 RA δ(f)는 아날로그-디지털 변환기(330)의 출력인 디지털 기저대역 신호(DR)가 샘플 지연기(342), 그리고 제 1 샘플률 변환기(343)에 의해서 처리된 신호의 스펙트럼을 나타낸다. 즉, 제 1 경로 신호(DRA)의 스펙트럼 RA δ(f)는 LD/M의 부분 지연(Fractional Delay)이 인가된 신호이다. 결과적으로, 제 1 경로 신호(DRA)는 제 2 경로 신호(DRB)에 그룹 지연(Group Delay)을 포함시킨 것과 같은 처리 효과를 갖는다.
도 9 내지 도 10에 도시된 스펙트럼을 다시 참조하면, 제 1 경로 신호(DRA)를 구성하는 제 1 및 제 2 기저대역 신호(DR1, DR2)들 사이에는 간섭이 발생할 수 있다. 그리고, 제 2 경로 신호(DRB)를 구성하는 제 1 및 제 2 기저대역 신호들(DR1, DR2) 사이에도 기저대역에서의 간섭이 발생될 수 있음을 알 수 있다. 즉, 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2)는 기저대역에서 서로 간에 간섭을 유발할 수 있다. 그럼에도 불구하고, 본 발명의 다중대역 수신기(300, 도 8 참조)는, 제 1 및 제 2 기저대역 신호(DR1, DR2) 간의 간섭을 제거하고 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2) 각각을 정확히 추출할 수 있다.
본 발명에서는 제 1 및 제 2 기저대역 신호(DR1, DR2) 간에 간섭이 발생된 경우에 제 1 및 제 2 기저대역 신호(DR1, DR2)를 추출하는 구성에 대해 예시적으로 설명될 것이다. 본 발명에서, 제 1 경로 신호(DRA) 및 제 2 경로 신호(DRB)가 가지고 있는 신호 특성은 다음과 같다.
제 1 경로 신호(DRA)에 포함된 제 1 기저대역 신호(DR1)의 시간 지연으로 인한 그룹 지연의 영향은 아래 수학식 17 및 수학식 18로 표현될 수 있다. 수학식 17은 제 1 기저대역 신호(DR1)의 음의 대역으로부터 천이한 이미지 성분을 나타내고, 수학식 18은 제 1 기저대역 신호(DR1)의 양의 대역으로부터 천이한 이미지 성분을 각각 나타낸다.
Figure 112014099594184-pat00017
Figure 112014099594184-pat00018
그리고 제 1 경로 신호(DRA)에 포함된 제 2 기저대역 신호(DR2)의 그룹 지연의 영향은 아래 수학식 19 및 수학식 20으로 표현될 수 있다. 수학식 19는 제 2 기저대역 신호(DR2)의 음의 대역으로부터 천이한 이미지 성분을 나타내고, 수학식 20은 제 2 기저대역 신호(DR2)의 양의 대역으로부터 천이한 이미지 성분을 각각 나타낸다.
Figure 112014099594184-pat00019
Figure 112014099594184-pat00020
여기서, n1과 n2는 제 1 아날로그 RF 신호(AR1)와 제 2 아날로그 RF 신호(AR2) 각각의 주파수 대역 위치 인덱스이며, 0, 1, 2, 3, …의 정수값을 가질 수 있다. n1과 n2는 제 1 아날로그 RF 신호(AR1)와 제 2 아날로그 RF 신호(AR2) 각각의 반송파 주파수(fc1, fc2)와 샘플률 변환기들(343, 345)의 출력에서의 샘플률(f's = Lfs/M)에 의해서 아래의 수학식 21로 표현될 수 있다.
Figure 112014099594184-pat00021
여기서, 라운드 함수 round(x)는 x의 반올림 연산을 의미한다.
상술한 제 1 경로 신호(DRA)와 제 2 경로 신호(DRB)의 지연 차이와 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2) 간의 그룹 지연(Group delay) 영향을 이용하여 두 대역의 신호를 분리할 수 있다. 즉, 앞서 설명된 제 1 및 제 2 디지털 필터들(344, 346), 제 3 및 제 4 디지털 필터들(354, 356)의 설계를 통해서 두 신호들 간의 간섭을 제거할 수 있다.
이하에서는, 제 1 경로 신호(DRA)와 제 2 경로 신호(DRB)에서 간섭을 제거하고 원하는 신호를 추출하기 위한 디지털 필터들(344, 346)의 설계 방법을 설명하기로 한다. 먼저, 제 1 샘플률 변환기(343)에서 출력되는 제 1 경로 신호(DRA)의 제 1 나이퀴스트 존 대역에서의 스펙트럼 RA δ(f)은 아래 수학식 22로 표현될 수 있다.
Figure 112014099594184-pat00022
그리고 제 2 샘플률 변환기(345)로부터 출력되는 제 2 경로 신호(DRB)의 제 1 나이퀴스트 존 대역에서의 스펙트럼 RB δ(f)은 아래 수학식 23으로 표현될 수 있다.
Figure 112014099594184-pat00023
그리고 제 1 및 제 2 디지털 필터들(344, 345)에 의해서 처리된 신호들의 스펙트럼은 아래 수학식 24 및 수학식 25로 나타낼 수 있다.
Figure 112014099594184-pat00024
Figure 112014099594184-pat00025
그리고 가산기(347)의 출력 신호의 스펙트럼은 아래 수학식 26으로 표현될 것이다.
Figure 112014099594184-pat00026
여기서, 제 2 기저대역 신호(DR2)를 제거하고 제 1 기저대역 신호(DR1)를 추출하기 위해서는 아래 수학식 27이 만족되어야 한다.
Figure 112014099594184-pat00027
수학식 27을 풀면, 제 1 및 제 2 디지털 필터들(344, 346)의 주파수 응답을 아래 수학식 28 및 수학식 29과 같이 얻을 수 있다.
Figure 112014099594184-pat00028
Figure 112014099594184-pat00029
동일한 방식으로 제 3 및 제 4 디지털 필터들(354, 356)의 설계도 가능할 것이다.
이상과 같은 제 1 경로 신호(DRA) 및 제 2 경로 신호(DRB) 간의 관계와, 제 1 경로 신호(DRA)에 포함된 제 1 및 제 2 기저대역 신호(DR1, DR2) 간의 상대적인 그룹 지연의 영향이 디지털 필터의 설계에 사용된다. 그룹 지연을 이용하여 제 1 내지 제 4 디지털 필터들(344, 346, 354, 356)을 설계함으로써 제 1 및 제 2 기저대역 신호(DR1, DR2) 각각을 분리할 수 있다. 예시적인 실시 예에 있어서, 제 1 내지 제 4 디지털 필터들(344, 346, 354, 356)은 유한 임펄스 응답(Finite Impulse Response: FIR) 필터로 구성될 수 있다.
또한, 상술한 수학식 29에서 알 수 있듯이, HB(f) 는 주파수의 함수가 아닌 상수이다. 따라서, 제 2 및 제 4 디지털 필터(346, 356)는 곱셈기로 쉽게 구현될 수 있음을 알 수 있다. 더불어, 제 1 디지털 필터(344)에 의한 필터 처리 과정에서 발생하는 지연 시간만큼 지연시키는 동기 지연기를 함께 구비할 수 있다.
상술한 방식으로 설계된 제 1 및 제 4 디지털 필터들(344, 346, 354, 356)은 동작 주파수(f's = Lfs/M)를 갖는 필터로 구성될 수 있을 것이다. 그리고 두 무선 주파수 대역(B1, B2)에 따라 디지털 필터들의 계수는 재계산될 수 있다. 그리고 재계산된 필터 계수를 이용하여 제 1 및 제 4 디지털 필터들(344, 346, 354, 356)을 재설정함으로써 임의의 대역에 위치한 다중대역 신호들을 수신할 수 있을 것이다.
도 11은 본 발명의 제 4 실시 예에 따른 다중대역 수신기(400)의 구성을 개략적으로 보여주는 블록도이다. 도 11을 참조하면, 본 발명의 다중대역 수신기(400)는 안테나(410), 제 1 및 제 2 아날로그 대역 필터(420, 425), 가산기(427), 아날로그-디지털 변환기(430), 제 1 신호 추출부(440) 및 제 2 신호 추출부(450)를 포함할 수 있다. 여기서, 안테나(410), 제 1 및 제 2 아날로그 대역 필터(420, 425), 가산기(427), 아날로그-디지털 변환기(430), 제 1 신호 추출부(440)는 도 8의 그것들과 실질적으로 동일하다. 따라서, 이것들에 대한 설명은 생략하기로 한다.
제 1 신호(Signal_1)는 제 1 디지털 필터(444) 및 제 2 디지털 필터(446)의 출력을 더한 가산기(447)에 의해서 생성될 수 있다. 그리고 제 2 신호(Signal_2)는 아날로그-디지털 변환기(430)의 출력에서 가산기(447)의 출력인 제 1 신호(Signal_1)를 차감하여 추출할 수 있다. 다만, 제 1 디지털 필터(444) 및 제 2 디지털 필터(446)가 탭 길이 K인 FIR 필터로 제공되는 경우를 가정하자. 그러면, 가산기(447)의 출력 신호인 제 1 신호(Signal_1)는 디지털 필터를 경유하지 않는 제 2 샘플률 변환기(445)의 출력에 비해 round(K/2)의 크기 만큼 샘플 지연이 발생한다. 따라서, 제 2 지연기(452)를 사용하여 제 2 샘플률 변환기(445)의 출력을 round(K/2) 만큼 샘플 지연하면, 감산기(454)에서 동기화될 수 있다. 감산기(454)에 의해서 round(K/2)만큼 지연된 제 2 샘플률 변환기(445)의 출력으로부터 제 1 신호(Signal_1)가 차감되면, 제 2 신호(Signal_2)가 추출된다.
이제까지 본 발명에 대하여 그 바람직한 실시 예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
한편, 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.

Claims (20)

  1. 다중대역의 아날로그 무선 신호들을 디지털 기저대역 신호로 변환하는 아날로그-디지털 변환기; 그리고
    상기 디지털 기저대역 신호의 샘플률을 가변하고 샘플 지연하여 제 1 경로 신호로 생성하고, 상기 디지털 기저대역 신호를 바이패스하여 제 2 경로 신호로 생성하는 제 1 신호 추출부를 포함하되,
    상기 제 1 신호 추출부는:
    상기 디지털 기저대역 신호의 샘플률을 N배로 가변하는 제 1 샘플률 변환기;
    상기 제 1 샘플률 변환기의 출력을 적어도 하나의 샘플 단위로 지연시키는 샘플 지연기; 및
    상기 샘플 지연기로부터의 출력의 샘플률을 1/N배로 가변하여 상기 제 1 경로 신호로 출력하는 제 2 샘플률 변환기를 포함하고,
    상기 제 1 신호 추출부는 상기 제 1 경로 신호와 상기 제 2 경로 신호 간의 샘플 지연 차이에서 기인한 상기 제 1 경로 신호와 상기 제 2 경로 신호 간의 그룹 지연의 차이를 이용하여 제 1 기저대역 신호를 추출하는 다중대역 수신기.
  2. 제 1 항에 있어서,
    상기 제 1 신호 추출부는:
    상기 제 1 경로 신호를 필터링하는 제 1 디지털 필터;
    상기 제 2 경로 신호를 필터링하는 제 2 디지털 필터; 그리고
    상기 제 1 디지털 필터의 필터링 결과와 상기 제 2 디지털 필터의 필터링 결과를 가산하여 상기 제 1 기저대역 신호로 출력하는 가산기를 포함하는 다중대역 수신기.
  3. 제 2 항에 있어서,
    상기 제 2 디지털 필터는 상기 디지털 기저대역 신호를 특정 크기의 이득으로 증폭시키는 곱셈기를 포함하는 다중대역 수신기.
  4. 제 3 항에 있어서,
    상기 상기 디지털 기저대역 신호를 특정 지연 시간으로 지연하여 상기 곱셈기에 제공하는 동기 지연기를 더 포함하는 다중대역 수신기.
  5. 제 2 항에 있어서,
    상기 가산기는 상기 제 1 디지털 필터의 필터링 결과로부터 상기 제 2 디지털 필터의 필터링 결과를 차감하여 상기 제 1 기저대역 신호를 출력하는 감산기로 구성되는 다중대역 수신기.
  6. 다중대역의 아날로그 무선 신호들을 디지털 기저대역 신호로 변환하는 아날로그-디지털 변환기;
    상기 디지털 기저대역 신호의 샘플률을 가변하고 샘플 지연하여 제 1 경로 신호로 생성하고, 상기 디지털 기저대역 신호를 바이패스하여 제 2 경로 신호로 생성하는 제 1 신호 추출부; 그리고
    상기 제 1 경로 신호를 제 3 경로 신호로 제공하고, 상기 디지털 기저대역 신호를 바이패스하여 제 4 경로 신호로 제공하는 제 2 신호 추출부를 포함하되,
    상기 제 1 신호 추출부는 상기 제 1 경로 신호와 상기 제 2 경로 신호 간의 샘플 지연 차이에서 기인한 상기 제 1 경로 신호와 상기 제 2 경로 신호 간의 그룹 지연의 차이를 이용하여 제 1 기저대역 신호를 추출하며,
    상기 제 2 신호 추출부는 상기 제 3 경로 신호와 상기 제 4 경로 신호 간의 샘플 지연 차이에서 기인한 상기 제 3 경로 신호와 상기 제 4 경로 신호 간의 그룹 지연의 차이를 이용하여 제 2 기저대역 신호를 추출하는 다중대역 수신기.
  7. 제 6 항에 있어서,
    상기 제 2 신호 추출부는:
    상기 제 3 경로 신호를 필터링하는 제 3 디지털 필터;
    상기 제 4 경로 신호를 필터링하는 제 4 디지털 필터; 그리고
    상기 제 3 디지털 필터의 필터링 결과와 상기 제 4 디지털 필터의 필터링 결과를 가산하여 상기 제 2 기저대역 신호로 출력하는 가산기를 포함하는 다중대역 수신기.
  8. 제 7 항에 있어서,
    상기 제 4 디지털 필터는 상기 디지털 기저대역 신호를 특정 크기의 이득으로 증폭시키는 곱셈기를 포함하는 다중대역 수신기.
  9. 제 8 항에 있어서,
    상기 디지털 기저대역 신호를 특정 지연 시간으로 지연하여 상기 곱셈기에 제공하는 동기 지연기를 더 포함하는 다중대역 수신기.
  10. 제 7 항에 있어서,
    상기 가산기는 상기 제 3 디지털 필터의 필터링 결과로부터 상기 제 4 디지털 필터의 필터링 결과를 차감하여 상기 제 2 기저대역 신호를 출력하는 감산기로 구성되는 다중대역 수신기.
  11. 다중대역의 아날로그 무선 신호들을 디지털 기저대역 신호로 변환하는 아날로그-디지털 변환기;
    상기 디지털 기저대역 신호의 샘플률을 가변하고 샘플 지연하여 제 1 경로 신호로 생성하고, 상기 디지털 기저대역 신호를 바이패스하여 제 2 경로 신호로 생성하며, 상기 제 1 경로 신호와 상기 제 2 경로 신호 간의 샘플 지연 차이에서 기인한 상기 제 1 경로 신호와 상기 제 2 경로 신호 간의 그룹 지연의 차이를 이용하여 제 1 기저대역 신호를 추출하는 제 1 신호 추출부; 그리고
    상기 제 1 기저대역 신호로부터 상기 제 2 경로 신호를 특정 길이로 지연한 신호를 차감하여 제 2 기저 대역 신호로 출력하는 제 2 신호 추출부를 포함하는 다중대역 수신기.
  12. 제 11 항에 있어서,
    상기 제 2 신호 추출부는:
    상기 제 2 경로 신호를 상기 특정 길이로 지연하는 제 2 샘플 지연기; 그리고
    상기 제 1 기저대역 신호에 제 2 샘플 지연기의 출력을 차감하는 감산기를 포함하는 다중대역 수신기.
  13. 다중대역의 아날로그 무선 신호들을 디지털 기저대역 신호로 변환하는 아날로그-디지털 변환기; 그리고
    상기 디지털 기저대역 신호를 샘플 지연하고 샘플률을 가변하여 제 1 경로 신호로 생성하고, 상기 디지털 기저대역 신호를 샘플률 가변하여 제 2 경로 신호로 생성하는 제 1 신호 추출부를 포함하되,
    상기 제 1 신호 추출부는:
    상기 디지털 기저대역 신호를 적어도 하나의 샘플 단위(D, D는 자연수)로 지연시키는 샘플 지연기;
    상기 샘플 지연기의 출력 신호의 샘플률을 L/M(L<M, L, M은 자연수)배로 가변하여 제 1 경로 신호에 부분지연을 적용하는 제 1 샘플률 변환기; 및
    상기 디지털 기저대역 신호의 샘플률을 L/M배로 가변하여 제 2 경로 신호에 부분 지연을 적용하는 제 2 샘플률 변환기를 포함하고,
    상기 제 1 신호 추출부는 상기 제 1 경로 신호와 상기 제 2 경로 신호 간의 샘플 지연 차이에서 기인한 상기 제 1 경로 신호와 상기 제 2 경로 신호 간의 그룹 지연의 차이를 이용하여 제 1 기저대역 신호를 추출하는 다중대역 수신기.
  14. 제 13 항에 있어서,
    상기 제 1 신호 추출부는:
    상기 제 1 경로 신호를 필터링하는 제 1 디지털 필터;
    상기 제 2 경로 신호를 필터링하는 제 2 디지털 필터; 그리고
    상기 제 1 디지털 필터의 필터링 결과와 상기 제 2 디지털 필터의 필터링 결과를 가산하여 상기 제 1 기저대역 신호로 출력하는 가산기를 포함하는 다중대역 수신기.
  15. 제 14 항에 있어서,
    상기 제 2 디지털 필터는 상기 디지털 기저대역 신호를 특정 크기의 이득으로 증폭시키는 곱셈기를 포함하는 다중대역 수신기.
  16. 다중대역의 아날로그 무선 신호들을 디지털 기저대역 신호로 변환하는 아날로그-디지털 변환기;
    상기 디지털 기저대역 신호를 샘플 지연하고 샘플률을 가변하여 제 1 경로 신호로 생성하고, 상기 디지털 기저대역 신호를 샘플률 가변하여 제 2 경로 신호로 생성하는 제 1 신호 추출부; 그리고
    상기 제 1 경로 신호를 제 3 경로 신호로 제공하고, 상기 제 2 경로 신호를 제 4 경로 신호로 제공하는 제 2 신호 추출부를 포함하되,
    상기 제 1 신호 추출부는 상기 제 1 경로 신호와 상기 제 2 경로 신호 간의 샘플 지연 차이에서 기인한 상기 제 1 경로 신호와 상기 제 2 경로 신호 간의 그룹 지연의 차이를 이용하여 제 1 기저대역 신호를 추출하고,
    상기 제 2 신호 추출부는 상기 제 3 경로 신호와 상기 제 4 경로 신호 간의 샘플 지연 차이에서 기인한 상기 제 3 경로 신호와 상기 제 4 경로 신호 간의 그룹 지연의 차이를 이용하여 제 2 기저대역 신호를 추출하는 다중대역 수신기.
  17. 제 16 항에 있어서,
    상기 제 2 신호 추출부는:
    상기 제 3 경로 신호를 필터링하는 제 3 디지털 필터;
    상기 제 4 경로 신호를 필터링하는 제 4 디지털 필터; 그리고
    상기 제 3 디지털 필터의 필터링 결과와 상기 제 4 디지털 필터의 필터링 결과를 가산하여 상기 제 2 기저대역 신호로 출력하는 가산기를 포함하는 다중대역 수신기.
  18. 제 17 항에 있어서,
    상기 제 4 디지털 필터는 상기 디지털 기저대역 신호를 특정 크기의 이득으로 증폭시키는 곱셈기를 포함하는 다중대역 수신기.
  19. 다중대역의 아날로그 무선 신호들을 디지털 기저대역 신호로 변환하는 아날로그-디지털 변환기;
    상기 디지털 기저대역 신호를 샘플 지연하고 샘플률을 가변하여 제 1 경로 신호로 생성하고, 상기 디지털 기저대역 신호를 샘플률 가변하여 제 2 경로 신호로 생성하며, 상기 제 1 경로 신호와 상기 제 2 경로 신호 간의 샘플 지연 차이에서 기인한 상기 제 1 경로 신호와 상기 제 2 경로 신호 간의 그룹 지연의 차이를 이용하여 제 1 기저대역 신호를 추출하는 제 1 신호 추출부; 그리고
    상기 제 1 기저대역 신호로부터 상기 제 2 경로 신호를 특정 길이로 지연한 신호를 차감하여 제 2 기저 대역 신호로 출력하는 제 2 신호 추출부를 포함하는 다중대역 수신기.
  20. 제 19 항에 있어서,
    상기 제 2 신호 추출부는:
    상기 제 2 경로 신호를 상기 특정 길이로 지연하는 제 2 샘플 지연기; 그리고
    상기 제 1 기저대역 신호에 상기 제 2 샘플 지연기의 출력을 차감하는 감산기를 포함하는 다중대역 수신기.
KR1020140141532A 2013-11-19 2014-10-20 다중대역 수신기 Active KR102270670B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/542,842 US9197401B2 (en) 2013-11-19 2014-11-17 Multi-band receiver

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130140993 2013-11-19
KR1020130140993 2013-11-19

Publications (2)

Publication Number Publication Date
KR20150059095A KR20150059095A (ko) 2015-05-29
KR102270670B1 true KR102270670B1 (ko) 2021-07-01

Family

ID=53393157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140141532A Active KR102270670B1 (ko) 2013-11-19 2014-10-20 다중대역 수신기

Country Status (1)

Country Link
KR (1) KR102270670B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101159887B1 (ko) * 2008-12-22 2012-06-26 창원대학교 산학협력단 디지털 직접 변환 수신 장치 및 방법
US8581768B1 (en) * 2011-06-27 2013-11-12 Syntropy Systems, Llc Linear to discrete quantization conversion with reduced sampling variation errors
EP2434651B1 (en) * 2010-09-24 2017-04-26 Electronics and Telecommunications Research Institute Apparatus and method for receiving dual band RF signals simultaneously

Also Published As

Publication number Publication date
KR20150059095A (ko) 2015-05-29

Similar Documents

Publication Publication Date Title
US20100215124A1 (en) Apparatus and operating method of digital rf receiver in a wireless communication system
US9496899B2 (en) Bandpass sampling receiver, and method for designing and reconstructing a filter thereof
US8630381B2 (en) Apparatus and method for receiving dual band RF signals simultaneously
CN108337078B (zh) 用于软件定义无线电的多载波聚合的设备
WO2007044749A2 (en) Direct bandpass sampling receivers and related methods
US9088298B2 (en) Mixed mode time interleaved digital-to-analog converter for radio-frequency applications
US20100093301A1 (en) Heterodyne receiver using analog discrete-time signal processing and signal receiving method thereof
US9843435B2 (en) Method and arrangements in multi-band receivers
KR102568684B1 (ko) 분산형 안테나 시스템에서 디지털 데이터를 전송하는 방법
US9191043B1 (en) Direct digital RF conversion
US9641361B2 (en) Sub-sampling receiver
US9197401B2 (en) Multi-band receiver
US8976916B2 (en) Apparatus and method for receiving dual band RF signals simultaneously
KR20110093574A (ko) 서브 샘플링 기법을 이용한 수신기의 디지털 처리 구조
WO2008082536A1 (en) Interferer diversity
KR102270670B1 (ko) 다중대역 수신기
KR101259576B1 (ko) Ｂｐｓ 수신장치
KR101758083B1 (ko) 이중대역 신호를 동시에 수신하는 이중 대역 수신기 및 그 방법
KR102201662B1 (ko) 서브 샘플링 수신기
KR101696324B1 (ko) 대역통과 샘플링 수신기
KR101489964B1 (ko) 수신 장치 및 수신 방법
Han A flexible and compact digital front-end design for wideband software radio receivers
Lu et al. Improving the dynamic range of the digitizing stage in full-duplex radios
US20180091213A1 (en) Mobile base station receiver digitalization capacity enhancement using combined analog signals
JP2000275326A (ja) 受信装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20141020

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190702

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20141020

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200601

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201123

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210423

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210623

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210624

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20231127

Start annual number: 4

End annual number: 4