[go: up one dir, main page]

KR101758083B1 - 이중대역 신호를 동시에 수신하는 이중 대역 수신기 및 그 방법 - Google Patents

이중대역 신호를 동시에 수신하는 이중 대역 수신기 및 그 방법 Download PDF

Info

Publication number
KR101758083B1
KR101758083B1 KR1020110022055A KR20110022055A KR101758083B1 KR 101758083 B1 KR101758083 B1 KR 101758083B1 KR 1020110022055 A KR1020110022055 A KR 1020110022055A KR 20110022055 A KR20110022055 A KR 20110022055A KR 101758083 B1 KR101758083 B1 KR 101758083B1
Authority
KR
South Korea
Prior art keywords
signal
baseband signal
digital filter
baseband
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110022055A
Other languages
English (en)
Other versions
KR20120031426A (ko
Inventor
서석
김형중
김진업
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to EP11182527.9A priority Critical patent/EP2434651B1/en
Priority to US13/242,820 priority patent/US8630381B2/en
Publication of KR20120031426A publication Critical patent/KR20120031426A/ko
Priority to US14/145,110 priority patent/US8976916B2/en
Application granted granted Critical
Publication of KR101758083B1 publication Critical patent/KR101758083B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0067—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1638—Special circuits to enhance selectivity of receivers not otherwise provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

본 발명의 이중대역 신호를 동시에 수신하는 이중대역 수신기는, 이중대역 아날로그 무선(RF) 신호를 디지털 형태의 이중 기저대역 신호로 변환하는 아날로그-디지털 변환기, 그리고 상기 이중 기저대역 신호로부터 제 1 경로 신호와 제 2 경로 신호를 발생하고, 상기 제 1 및 제 2 경로 신호들간의 상대적 샘플 지연 차이를 이용하여 제 1 기저대역 신호를 추출하는 제 1 신호 추출부를 포함할 수 있다. 여기서, 상기 이중 기저대역 신호는 상기 제 1 기저대역 신호와 상기 제 2 기저대역 신호로 구성되고, 상기 제 1 경로 신호는 상기 디지털 이중 기저대역 신호를 샘플 지연시킨 후에 다운 샘플링 한 신호이고, 상기 제 2 경로 신호는 상기 디지털 이중 기저대역 신호를 샘플 지연시키지 않고 다운 샘플링한 신호일 수 있다. 또한, 상기 제 2 경로 신호를 샘플 지연시키고, 상기 제 2 경로 신호의 샘플 지연 결과에서 상기 제 1 신호 추출부 출력 신호인 상기 제 1 기저대역 신호를 차감하여 제 2 기저대역 신호를 추출하는 제 2 신호 추출부를 더 포함할 수 있다.

Description

이중대역 신호를 동시에 수신하는 이중 대역 수신기 및 그 방법{APPARATUS AND METHOD FOR RECEIVING DUAL-BAND RF SIGNALS SIMULTANEOUSLY}
본 발명은 무선 통신에서 사용될 수 있는 무선 신호 수신기에 관한 것으로서, 좀 더 구체적으로는 서로 다른 대역으로 송신된 두 신호를 동시에 직접 하향변환 및 수신할 수 있는 이중대역 수신기에 관한 것이다.
무선통신 시스템의 소형화 추세와 더불어, 유연성(flexibility), 적응성(adaptability) 및 인지성(cognitivity)을 갖춘 차세대 무선통신 수신기에 대한 요구가 증가하고 있다. 이러한 요구를 만족시키기 위해서는, ADC(Analog-to-Digital Converter)를 가급적으로 안테나에 가깝게 설계하고, 디지털 신호처리기(Digital Signal Processor, DSP)를 이용하여 주파수변환 및 복조기능을 수행하도록 하는 수신기 설계 기술이 필요하다. 이러한 조건을 만족하는 차세대 무선통신 수신기로서, 대역통과 샘플링 수신기가 각광받고 있다. 대역통과 샘플링 수신기는 수신된 신호에 대한 재구성성과, 다중대역/다중모드 수신 측면에서 우수한 기능을 제공할 수 있다.
일반적인 대역통과 샘플링 수신기는, 안테나를 통해 아날로그 무선 신호(analog RF signal)를 수신하고, 아날로그 대역통과필터(analog bandpass filter)를 통해 소정 대역의 아날로그 신호를 추출할 수 있다. 추출된 소정 대역의 아날로그 신호는, 저잡음 증폭기(low noise amplifier, LNA)를 통해 증폭된 후, 아날로그-디지털 변환기(analog-digital converter, ADC)를 통해 디지털 형태의 기저대역 신호로 변환될 수 있다. 대역통과 샘플링 수신기는 믹서, 로컬 오실레이터 등의 아날로그 소자를 사용하지 않기 때문에, 유연성 있는 저가 및 소형의 무선통신 수신기를 제공할 수 있다. 그러나, 종래의 대역통과 샘플링 수신기는 특정 반송파 주파수를 갖는 단일 RF 신호만을 수신할 수 있다. 더욱이 단일 RF 신호를 수신하는데 있어서 반송파 주파수가 샘플율에 정수배가 되는 경우에 한해서만, 수신된 아날로그 RF 신호를 디지털 형태의 기저대역 신호로 하향변환 할 수 있는 한계를 가지고 있다.
따라서 종래의 대역통과 샘플링 수신기를 이용하여 임의의 주파수 대역에 위치한 두 신호를 동시에 수신하고자 할 경우에는 디지털변환 후의 기저대역에서 두 신호가 상호 간섭이 발생되지 않도록 샘플율을 결정해야 한다. 그러나 두 신호가 상호 간섭이 발생되지 않도록 하는 샘플율을 결정하기가 매우 복잡하며, 더욱이 신호 상호간에 간섭이 발생되지 않도록 하는 샘플율의 해가 존재하지 않는 경우가 매우 많다. 따라서, 종래의 대역통과 샘플링 수신기를 이용하여 임의의 주파수 대역에 위치한 두 개의 RF 신호를 동시에 수신하는 데는 한계가 있다.
한편, 최근 들어서는 하나의 무선 수신기에 적어도 둘 이상의 서로 다른 통신 표준들을 동시에 수용하거나, 또는 서로 다른 주파수 대역으로 전송된 두 개 이상의 신호를 단일의 수신기를 통해 동시에 수신할 수 있는 이중 대역(또는 다중대역) 수신기에 대한 요구가 증가되고 있다. 또한 인지무선(Cognitive Radio) 통신 시스템과 같은 통신 방식에서는 임의의 주파수 대역 신호를 수신하는 동시에, 또 다른 임의의 주파수 대역에 신호가 존재하는지 스캔(scan) 할 수 있는 기능을 요구하고 있다. 그러나, 기존의 이중 대역 수신기는, 각각의 모드와 각각의 주파수 대역 또는 채널마다 수신기 회로 또는 칩이 독립적으로 구비되어야만 한다. 따라서, 수신기의 회로 구조가 복잡하고 단가가 비싸지는 문제점이 있다. 그러므로, 단일의 수신기 회로를 이용하여 이중대역, 이중 모드를 지원할 수 있는 새로운 방식의 수신기가 요구된다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 단일의 수신기 회로로 이중대역, 이중 모드를 지원할 수 있는 이중대역 수신기 및 그 방법을 제공하는 데 있다.
본 발명의 다른 목적은 임의 주파수 대역 및 신호 대역폭을 갖는 적어도 둘 이상의 신호를 동시에 수신할 수 있는 이중대역 수신기 및 그 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 단일의 아날로그-디지털 변환기를 이용하면서도 동시에 수신된 두 개의 신호들 사이에서 발생된 앨리어징을 효과적으로 제거할 수 있는 이중대역 수신기 및 그 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 단일의 수신기 회로로 임의의 주파수 대역 신호를 수신하는 동시에, 또 다른 임의의 주파수 대역에 신호가 존재하는지 스캔(scan) 할 수 있는 이중대역 수신기 및 그 방법을 제공하는 데 있다.
상기의 과제를 이루기 위하여 본 발명에 의한 이중대역 수신기는, 이중대역 아날로그 무선(RF-Radio Frequency) 신호를 디지털 형태의 이중 기저대역 신호로 변환하는 아날로그-디지털 변환기; 그리고 상기 이중 기저대역 신호로부터 제 1 경로 신호와 제 2 경로 신호를 발생하고, 상기 제 1 및 제 2 경로 신호들간의 상대적 샘플 지연 차이를 이용하여 제 1 기저대역 신호를 추출하는 제 1 신호 추출부를 포함하며, 상기 이중 기저대역 신호는 상기 제 1 기저대역 신호와 제 2 기저대역 신호로 구성되고, 상기 제 1 경로 신호는 상기 이중 기저대역 신호를 샘플 지연시킨 후에 다운 샘플링한 신호이고, 상기 제 2 경로 신호는 상기 이중 기저대역 신호를 샘플 지연시키지 않고 다운 샘플링한 신호일 수 있다.
이 실시 예에 있어서, 상기 제 2 경로 신호를 샘플 지연시키고, 상기 제 2 경로 신호의 샘플 지연 결과에서 상기 제 1 신호 추출부로부터 추출된 상기 제 1 기저대역 신호를 차감하여 제 2 기저대역 신호를 추출하는 제 2 신호 추출부를 더 포함할 수 있다.
이 실시 예에 있어서, 상기 제 2 신호 추출부는 상기 제 1 신호 추출부로부터 발생된 상기 제 2 경로 신호를 샘플 지연하는 제 2 지연기; 그리고 상기 제 2 지연기의 샘플 지연 결과에서 상기 제 1 기저대역 추출부로부터 추출된 상기 제 1 기저대역 신호를 차감하여 상기 제 2 기저대역 신호를 추출하는 감산기를 포함할 수 있다.
이 실시 예에 있어서, 상기 제 2 지연기의 상기 샘플 지연 값은, 상기 제 1 경로 신호 또는 상기 제 2 경로 신호가 발생된 시점으로부터 상기 제 1 기저대역 신호가 추출되는 데 소요되는 시간에 따라 결정될 수 있다.
이 실시 예에 있어서, 상기 제 1 신호 추출부는 상기 아날로그-디지털 변환기에서 변환된 상기 이중 기저대역 신호를 샘플 지연시키는 제 1 지연기; 상기 제 1 지연기의 지연 결과를 다운 샘플링하여 상기 제 1 경로 신호를 발생하는 제 1 다운 샘플러; 상기 아날로그-디지털 변환기에서 변환된 상기 이중 기저대역 신호를 다운 샘플링하여 상기 제 2 경로 신호를 발생하는 제 2 다운 샘플러; 상기 제 1 경로 신호 및 상기 제 2 경로 신호간의 상기 상대적 샘플 지연 차이를 이용하여 상기 제 1 경로 신호를 필터링하는 제 1 디지털 필터; 상기 제 1 경로 신호 및 상기 제 2 경로 신호간의 상기 상대적 샘플 지연 차이를 이용하여 상기 제 2 경로 신호를 필터링하는 제 2 디지털 필터; 그리고 상기 제 1 디지털 필터의 필터링 결과와 상기 제 2 디지털 필터의 필터링 결과를 가산하여 상기 제 1 기저대역 신호를 출력하는 가산기를 포함할 수 있다.
이 실시 예에 있어서, 상기 가산기는 감산기로 대체되어, 제 1 디지털 필터의 필터링 결과로부터 상기 제 2 디지털 필터의 필터링 결과를 감산하여 상기 제 1 기저대역 신호를 출력할 수 있다.
이 실시 예에 있어서, 상기 제 1 경로 신호와 상기 제 2 경로 신호간의, 상기 상대적 샘플 지연 차이로 인한 상대적 시간 지연 차이는 상기 아날로그-디지털 변환기의 샘플링율, 상기 제 1 지연기의 지연 값, 그리고 상기 제 1 및 제 2 다운 샘플러의 다운 샘플링율에 의해 결정될 수 있다.
이 실시 예에 있어서, 상기 제 1 디지털 필터 및 상기 제 2 디지털 필터는, 제 1 및 제 2 아날로그 무선 신호의 반송파 주파수, 상기 제 1 및 제 2 아날로그 무선 신호의 주파수 대역 위치 인덱스, 상기 아날로그-디지털 변환기의 샘플링율, 상기 제 1 지연기의 샘플 지연 값, 상기 제 1 및 제 2 다운 샘플러의 다운 샘플링율, 그리고 상기 제 1 및 제 2 기저대역 신호의 스펙트럼 반전 여부에 따라 결정되는 부호 중 적어도 어느 하나에 의해 디지털 필터 계수가 결정될 수 있다.
이 실시 예에 있어서, 수학식
Figure 112011017999315-pat00001
을 충족하도록, 상기 샘플링율, 상기 제 1 지연기의 샘플 지연 값(D), 및 상기 다운 샘플링율(N) 중에서 적어도 하나의 값이 변경되며, 상기 s1 및 s2는 상기 제 1 및 제 2 기저대역 신호의 반전 여부를 나타내는 부호이고, 상기 n1 및 n2는 각각 제 1 및 제 2 아날로그 무선 신호의 주파수 대역 위치 인덱스이고, 상기 m은 정수일 수 있다.
이 실시 예에 있어서, 상기 제 1 디지털 필터 및 상기 제 2 디지털 필터는, 제 1 및 제 2 아날로그 무선 신호의 반송파 주파수, 상기 제 1 및 제 2 아날로그 무선 신호의 주파수 대역 위치 인덱스, 상기 아날로그-디지털 변환기의 샘플링율, 상기 제 1 지연기의 샘플 지연 값, 상기 제 1 및 제 2 다운 샘플러의 다운 샘플링율, 그리고 상기 제 1 및 제 2 기저대역 신호의 스펙트럼 반전 여부에 따라 결정되는 부호 중 적어도 어느 하나가 변경됨에 따라 디지털 필터 계수가 재계산되고, 재계산된 상기 디지털 필터 계수를 근거로 하여 상기 제 1 디지털 필터 및 제 2 디지털 필터 각각이 재구성될 수 있다.
이 실시 예에 있어서, 상기 제 1 디지털 필터 및 상기 제 2 디지털 필터는 수학식
Figure 112011017999315-pat00002
, 수학식
Figure 112011017999315-pat00003
, 수학식
Figure 112011017999315-pat00004
, 또는 수학식
Figure 112011017999315-pat00005
중에서 적어도 어느 하나의 수학식을 만족하도록 결정되며, 상기
Figure 112011017999315-pat00006
는 상기 가산기의 출력 신호의 스펙트럼, 상기
Figure 112011017999315-pat00007
는 상기 제 1 디지털 필터 출력 신호의 스펙트럼, 상기
Figure 112011017999315-pat00008
는 상기 제 2 디지털 필터 출력 신호의 스펙트럼, 상기
Figure 112011017999315-pat00009
는 상기 제 1 기저대역 신호의 음의 주파수 스펙트럼, 상기
Figure 112011017999315-pat00010
는 상기 제 1 기저대역 신호의 양의 주파수 스펙트럼, 상기
Figure 112011017999315-pat00011
는 상기 제 2 기저대역 신호의 음의 주파수 스펙트럼, 그리고 상기
Figure 112011017999315-pat00012
는 상기 제 2 기저대역 신호의 양의 주파수 스펙트럼에 대응될 수 있다.
이 실시 예에 있어서, 상기 제 1 디지털 필터 및 제 2 디지털 필터의 동작 속도는 상기 아날로그-디지털 변환기 샘플링율 및 상기 제 1 및 제 2 다운 샘플러의 다운 샘플링율에 의해 결정될 수 있다.
이 실시 예에 있어서, 상기 제 1 및 제 2 다운 샘플러는, 상기 제 1 및 제 2 경로 신호를 데시메이션하여 샘플링율을 하향변환하는 제 1 및 제 2 데시메이터로 대체되고, 상기 제 1 및 제 2 데시메이터는 각각 전치 필터와 다운 샘플러로 구성될 수 있다.
이 실시 예에 있어서, 제 2 디지털 필터는 샘플 지연기와 이득기로 대체될 수 있다.
이 실시 예에 있어서, 상기 샘플 지연기와 상기 이득기의 접속 위치는 상호 교환될 수 있다.
이 실시 예에 있어서, 상기 샘플 지연기의 상기 샘플 지연 값은, 상기 제 1 디지털 필터의 필터링 동작에 소요되는 시간에 따라 결정될 수 있다.
상기의 과제를 이루기 위하여 본 발명에 의한 이중대역 수신기의 이중대역 신호 수신 방법은, 단일 아날로그-디지털 변환기를 이용하여, 이중대역 아날로그 무선 신호를 디지털 형태의 이중 기저대역 신호로 변환하는 단계; 상기 이중 기저대역 신호로부터 제 1 경로 신호와 제 2 경로 신호를 발생하는 단계; 그리고 상기 제 1 및 제 2 경로 신호들간의 상대적 샘플 지연 차이를 이용하여 제 1 기저대역 신호를 추출하는 단계를 포함하며, 상기 이중 기저대역 신호는 상기 제 1 및 제 2 기저대역 신호로 구성되고, 상기 제 1 경로 신호는 상기 이중 기저대역 신호를 샘플 지연시킨 후에 다운 샘플링한 신호이고, 상기 제 2 경로 신호는 상기 이중 기저대역 신호를 샘플 지연시키지 않고 다운 샘플링한 신호일 수 있다.
이 실시 예에 있어서, 상기 제 1 기저대역 신호가 추출되는 동안 상기 제 2 경로 신호를 샘플 지연하는 단계; 그리고 상기 제 2 경로 신호의 상기 샘플 지연 결과에서 상기 제 1 기저대역 신호를 차감하여 제 2 기저대역 신호를 추출하는 단계를 더 포함할 수 있다.
이 실시 예에 있어서, 제 1 기저대역 신호를 추출하는 단계는, 상기 아날로그-디지털 변환기에서 변환된 상기 이중 기저대역 신호를 샘플 지연시키는 단계; 상기 샘플 지연 결과를 다운 샘플링하여 상기 제 1 경로 신호를 발생하는 단계; 상기 아날로그-디지털 변환기에서 변환된 상기 이중 기저대역 신호를 다운 샘플링하여 제 2 경로 신호를 발생하는 단계; 제 1 디지털 필터로 상기 제 1 경로 신호를 필터링하는 단계; 제 2 디지털 필터로 상기 제 2 경로 신호를 필터링하는 단계; 그리고 상기 제 1 디지털 필터의 필터링 결과 및 제 2 디지털 필터의 필터링 결과를 가산하여 상기 제 1 기저대역 신호를 추출하는 단계를 포함할 수 있다.
이 실시 예에 있어서, 상기 제 1 디지털 필터 및 상기 제 2 디지털 필터는, 제 1 및 제 2 아날로그 무선 신호의 반송파 주파수, 상기 제 1 및 제 2 아날로그 무선 신호의 주파수 대역 위치 인덱스, 상기 아날로그-디지털 변환기의 샘플링율, 상기 아날로그-디지털 변환기에서 변환된 상기 이중 기저대역 신호를 샘플 지연시키기 위한 샘플 지연 값, 상기 제 1 및 제 2 경로 신호를 발생하기 위한 다운 샘플링율, 그리고 상기 제 1 및 제 2 기저대역 신호의 스펙트럼 반전 여부에 따라 결정되는 부호 중 적어도 어느 하나에 의해 디지털 필터 계수가 결정될 수 있다.
이 실시 예에 있어서, 상기 제 1 디지털 필터 및 상기 제 2 디지털 필터는, 제 1 및 제 2 아날로그 무선 신호의 반송파 주파수, 상기 제 1 및 제 2 아날로그 무선 신호의 주파수 대역 위치 인덱스, 상기 아날로그-디지털 변환기의 샘플링율, 상기 아날로그-디지털 변환기에서 변환된 상기 이중 기저대역 신호를 샘플 지연시키기 위한 샘플 지연, 상기 제 1 및 제 2 경로 신호를 발생하기 위한 다운 샘플링율, 그리고 상기 제 1 및 제 2 기저대역 신호의 스펙트럼 반전 여부에 따라 결정되는 부호 중 적어도 어느 하나가 변경됨에 따라 디지털 필터 계수가 재계산되고, 재계산된 상기 디지털 필터 계수를 근거로 하여 상기 제 1 디지털 필터 및 상기 제 2 디지털 필터가 재구성될 수 있다.
이 실시 예에 있어서, 상기 제 1 디지털 필터 및 상기 제 2 디지털 필터는 수학식
Figure 112011017999315-pat00013
, 수학식
Figure 112011017999315-pat00014
, 수학식
Figure 112011017999315-pat00015
, 또는 수학식
Figure 112011017999315-pat00016
중에서 적어도 어느 하나의 수학식을 만족하도록 결정되며, 상기
Figure 112011017999315-pat00017
는 상기 가산 동작에 의해 발생된 상기 제 1 기저대역 신호의 스펙트럼, 상기
Figure 112011017999315-pat00018
는 상기 제 1 디지털 필터의 필터링 결과의 스펙트럼, 상기
Figure 112011017999315-pat00019
는 상기 제 2 디지털 필터의 필터링 결과의 스펙트럼, 상기
Figure 112011017999315-pat00020
는 상기 제 1 기저대역 신호의 음의 주파수 스펙트럼, 상기
Figure 112011017999315-pat00021
는 상기 제 1 기저대역 신호의 양의 주파수 스펙트럼, 상기
Figure 112011017999315-pat00022
는 상기 제 2 기저대역 신호의 음의 주파수 스펙트럼, 그리고 상기
Figure 112011017999315-pat00023
는 상기 제 2 기저대역 신호의 양의 주파수 스펙트럼에 대응될 수 있다.
이 실시 예에 있어서, 상기 제 1 디지털 필터 및 상기 제 2 디지털 필터의 필터링 동작 속도는 상기 아날로그-디지털 변환기 샘플링율, 및 상기 다운 샘플링율에 의해 결정될 수 있다.
상기의 과제를 이루기 위하여 본 발명에 의한 이중대역 수신기에서 임의의 주파수 대역 신호를 모두 수용할 수 있도록 제 1 디지털 필터 및 제 2 디지털 필터를 설계 및 재구성하는 방법에 있어서, 필터 설계 파라미터로서, 이중대역 아날로그 무선 신호를 구성하는 제 1 아날로그 무선 신호의 제 1 반송파 주파수(fc1), 상기 이중대역 아날로그 무선 신호를 구성하는 제 2 아날로그 무선 신호의 제 2 반송파 주파수(fc2), 상기 이중대역 아날로그 무선 신호를 디지털 형태의 이중 기저대역 신호로 변환하는 아날로그 디지털 변환기의 샘플율(fS), 상기 이중 기저대역 신호를 샘플 지연시키는 제 1 지연기의 샘플 지연 값(D), 그리고 상기 제 1 지연기의 샘플 지연 결과를 다운 샘플링 하는 제 1 다운 샘플러와 상기 이중 기저대역 신호를 샘플 지연 없이 다운 샘플링 하는 제 2 다운 샘플러의 다운 샘플링율(N)을 설정하는 단계; 상기 제 1 아날로그 무선 신호 및 상기 제 2 아날로그 무선 신호의 주파수 대역 위치 인덱스(n1, n2)와, 제 1 기저대역 신호와 제 2 기저대역 신호의 스펙트럼 반전 여부에 따라 결정되는 부호(s1, s2)를 결정하는 단계; 상기 샘플율(fS), 상기 주파수 대역 위치 인덱스(n1, n2), 상기 부호(s1, s2), 상기 샘플 지연 값(D), 및 상기 다운 샘플링율(N)을 적용하여 상기 제 1 디지털 필터 및 상기 제 2 디지털 필터의 계수를 각각 계산하는 단계; 그리고 상기 계산된 각각의 필터 계수에 기반하여 상기 제 1 디지털 필터 및 상기 제 2 디지털 필터를 재구성하는 단계를 포함할 수 있다.
이상과 같은 본 발명에 의하면, 각각의 신호 대역마다 별도의 수신기 회로를 독립적으로 구비하지 않고도, 단일의 수신기 회로를 이용하여 이중대역, 이중 모드를 지원할 수 있게 된다.
또한, 단일의 수신기 회로로 임의의 주파수 대역 및 신호 대역폭을 갖는 적어도 둘 이상의 신호를 동시에 수신할 수 있다.
그리고, 단일의 수신기 회로에 구비된 단일의 아날로그-디지털 변환기만을 이용하여, 동시에 수신된 두 개의 신호들 사이에서 발생된 앨리어징을 효과적으로 제거할 수 있게 된다.
그러므로, 수신기의 하드웨어 복잡도가 낮아지고, 회로의 직접도가 높아지며, 수신기의 크기가 작아지기 때문에 단가가 낮아지고 전력 소모량이 작아지는 효과를 제공 할 수 있게 된다.
그리고, 단일의 수신기 회로로 임의의 주파수 대역 신호를 수신하는 동시에, 또 다른 임의의 주파수 대역에 신호가 존재하는지 스캔(scan) 할 수 있는 기능을 제공할 수 있게 된다.
도 1은 본 발명의 일 실시 예에 따른 이중대역 수신기의 전체 구성을 개략적으로 보여주는 도면이다.
도 2는 임의의 주파수 대역에 위치한 두 신호의 아날로그 RF 신호의 스펙트럼을 예시적으로 보여주는 도면이다.
도 3은 본 발명의 다른 실시 예에 따른 이중대역 수신기의 전체 구성을 개략적으로 보여주는 도면이다.
도 4는 본 발명의 제 1 실시 예에 따른 이중대역 신호 추출부의 상세 구성을 예시적으로 보여주는 도면이다.
도 5는 도 4에 도시된 제 1 다운 샘플러로부터 출력된 제 1 경로 신호의 스펙트럼
Figure 112011017999315-pat00024
을 예시적으로 보여주는 도면이다.
도 6은 도 4에 도시된 제 2 다운 샘플러로부터 출력된 제 2 경로 신호의 스펙트럼
Figure 112011017999315-pat00025
을 예시적으로 보여주는 도면이다.
도 7은 제 1 기저대역 신호의 스펙트럼은 반전되지 않고 제 2 기저대역 신호의 스펙트럼은 반전된 경우의 예를 보이는 도면으로, 제 1 다운 샘플러로부터 출력된 제 1 경로 신호의 스펙트럼
Figure 112011017999315-pat00026
을 이용하여 예시적으로 보여주는 도면이다.
도 8은 제 1 기저대역 신호의 스펙트럼은 반전이 되고 제 2 기저대역 신호의 스펙트럼은 반전이 되지 않는 경우의 예를 보이는 도면으로, 제 1 다운 샘플러로부터 출력된 제 1 경로 신호의 스펙트럼
Figure 112011017999315-pat00027
을 이용하여 예시적으로 보여주는 도면이다.
도 9는 제 1 기저대역 신호 및 제 2 기저대역 신호 모두 스펙트럼 반전이 되는 경우의 예를 보이는 도면으로, 제 1 다운 샘플러로부터 출력된 제 1 경로 신호의 스펙트럼
Figure 112011017999315-pat00028
을 이용하여 예시적으로 보여주는 도면이다.
도 10은 도 4에 도시된 가산기로부터 출력된 제 1 기저대역 신호의 스펙트럼 R1(f)을 예시적으로 보여주는 도면이다.
도 11은 도 4에 도시된 감산기로부터 출력된 제 2 기저대역 신호의 스펙트럼 R2(f)을 예시적으로 보여주는 도면이다.
도 12는 본 발명에 적용될 수 있는 제 1 및 제 2 디지털 상/하향변환기의 구성을 예시적으로 보여주는 도면이다.
도 13은 본 발명의 제 2 실시 예에 따른 제 1 신호 추출부와, 이를 포함하는 본 발명의 제 2 실시 예에 따른 이중대역 신호 추출부의 상세 구성을 예시적으로 보여주는 도면이다.
도 14 및 도 15는 본 발명의 제 3 및 제 4 실시 예에 따른 제 1 신호 추출부와, 이를 포함하는 본 발명의 제 3 및 제 4 실시 예에 따른 이중대역 신호 추출부의 상세 구성을 예시적으로 보여주는 도면이다.
도 16 및 도 17는 본 발명의 제 5 및 제 6 실시 예에 따른 제 1 신호 추출부와, 이를 포함하는 본 발명의 제 5 및 제 6 실시 예에 따른 이중대역 신호 추출부의 상세 구성을 예시적으로 보여주는 도면이다.
도 18는 본 발명의 실시 예에 따른 이중대역 수신기의 이중 기저대역 신호 추출 방법을 예시적으로 보여주는 흐름도이다.
도 19는 본 발명의 실시 예에 따른 이중대역 수신기의 이중 기저대역 신호 추출을 위한 디지털 필터의 재구성 방법을 예시적으로 보여주는 흐름도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시 예를 첨부된 도면을 참조하여 설명할 것이다.
도 1은 본 발명의 일 실시 예에 따른 이중대역 수신기(100_1)의 전체 구성을 개략적으로 보여주는 도면이다. 아래에서 설명될 본 발명의 이중대역 수신기는 대역통과 샘플링 수신기로 구성될 수 있다.
도 1을 참조하면, 본 발명의 이중대역 수신기(100_1)는 안테나(10), 제 1 및 제 2 대역통과 필터(21, 22), 가산기(30), 아날로그-디지털 변환기(50, ADC), 이중대역 신호 추출부(60), 제 1 및 제 2 디지털 상/하향변환기(digital up/down converter, 81, 82), 및 디지털 신호처리기(digital signal processor, DSP)(90)를 포함할 수 있다.
안테나(10)는 무선으로 전송된 아날로그 RF 신호를 수신하는 기능을 수행한다. 수신된 아날로그 RF 신호에는 적어도 두 개 이상의 주파수 대역이 포함되어 있을 수 있다. 제 1 및 제 2 대역통과 필터(21, 22)는 광대역 신호를 필터링하는 광대역 대역통과 필터로 구성될 수 있다. 제 1 대역통과 필터(21)는, 통과 대역이 제 1 대역폭(B1)으로 제한되도록 설계될 수 있다. 제 1 대역통과 필터(21)는 필터링 결과로서 제 1 대역폭(B1)과 제 1 반송파 주파수(fc1)을 갖는 제 1 아날로그 RF 신호(AR1)를 발생할 수 있다. 제 2 대역통과 필터(22)는, 통과 대역이 제 2 대역폭(B2)으로 제한되도록 설계될 수 있다. 제 2 대역통과 필터(22)는 필터링 결과로서 제 2 대역폭(B2)과 제 2 반송파 주파수(fc2)을 갖는 제 2 아날로그 RF 신호(AR2)를 발생할 수 있다. 예시적인 실시 예에 있어서, 제 1 및 제 2 대역통과 필터(21, 22)에 설정된 통과 대역 및 통과 대역폭(B1, B2)은 고정 값을 가질 수도 있고, 다른 값으로 조정될 수도 있다. 이를 위해, 제 1 및 제 2 대역통과 필터(21, 22)는 가변 대역통과필터(tunable BPF)로 구성될 수 있다.
가산기(30)는 제 1 대역통과 필터(21)의 필터링 결과와 제 2 대역통과 필터(22)의 필터링 결과를 가산하여, 이중대역 아날로그 RF 신호(dual-band analog RF signal) (AR12)를 생성할 수 있다.
도 2는 임의의 주파수 대역에 위치한 두 신호의 아날로그 스펙트럼을 예시적으로 보여주는 도면이다.
도 2를 참조하면, 제 1 아날로그 RF 신호(AR1)는 제 1 반송파 주파수(fc1)와, 제 1 신호대역폭(B1)을 갖는 것으로 가정할 수 있다. 그리고, 제 2 아날로그 RF 신호(AR2)는 제 2 반송파 주파수(fc2)와, 제 2 신호대역폭(B2)을 갖는 것으로 가정할 수 있다. 도 2에서 RAR1 +(f)은 제 1 아날로그 RF 신호(AR1)의 양의 주파수 스펙트럼 성분을 나타내고, RAR1 -(f)는 제 1 아날로그 RF 신호(AR1)의 음의 주파수 스펙트럼 성분을 나타낸다. 그리고, RAR2 +(f)는 제 2 아날로그 RF 신호(AR2)의 양의 주파수 스펙트럼 성분을 나타내고, RAR2 -(f)는 제 2 아날로그 RF 신호(AR2)의 음의 주파수 스펙트럼 성분을 나타낸다.
다시 도 1을 참조하면, 아날로그-디지털 변환기(50)는 가산기(30)로부터 제공된 이중대역 아날로그 RF 신호(AR12)를 디지털 형태의 이중 기저대역 신호(dual- baseband digital signal) (DR12)로 변환한다. 예를 들면, 가산기(30)를 통해 제공된 이중대역 아날로그 RF 신호(AR12)는, 아날로그-디지털 변환기(50)를 통해 fS의 샘플율을 갖는 디지털 형태의 이중 기저대역 신호(DR12)로 변환된다. 아날로그-디지털 변환기(50)를 통해 변환된 디지털 형태의 이중 기저대역 신호(DR12)는 제 1 대역폭(B1)을 갖는 제 1 기저대역 신호(DR1)와 제 2 대역폭(B2)을 갖는 제 2 기저대역 신호(DR2)가 합해진 신호에 해당된다.
이중대역 신호 추출부(60)는 아날로그-디지털 변환기(50)로부터 출력된 디지털 형태의 이중 기저대역 신호(DR12)로부터 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2)를 각각 추출한다. 이를 위해 이중대역 신호 추출부(60)는, 제 1 신호 추출부(61)와 제 2 신호 추출부(62)를 포함한다. 제 1 신호 추출부(61)는 디지털 형태의 이중 기저대역 신호(DR12)로부터 제 1 경로 신호(DRA)와 제 2 경로 신호(DRB)를 발생할 수 있다. 제 1 경로 신호(DRA)는 디지털 형태의 이중 기저대역 신호(DR12)가 D 샘플 지연된 후 다운 샘플링 된 신호이고, 제 2 경로 신호(DRB)는 디지털 형태의 이중 기저대역 신호(DR12)가 샘플 지연 없이 다운 샘플링 된 신호이다.
제 1 신호 추출부(61)는 제 1 경로 신호(DRA) 및 제 2 경로 신호(DRB) 간의 샘플 지연으로부터 비롯된 위상차를 이용하여, 제 1 기저대역 신호(DR1) 및 제 2 기저대역 신호(DR2) 간에 앨리어징이 발생되더라도 앨리어징을 제거하고 원하는 대역의 기저대역 신호(예를 들면, 제 1 기저대역 신호(DR1))를 정확하게 추출해낼 수 있다.
제 2 신호 추출부(62)는 제 1 신호 추출부(61)에서 추출된 제 1 기저대역 신호(DR1)와 제 2 경로 신호(DRB)에 응답해서 제 2 기저대역 신호(DR2)를 추출한다.
이와 같은 본 발명의 이중대역 신호 추출부(60)의 구성에 따르면, 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2)가 기저대역에서 앨리어징이 발생하여 상호 간섭이 발생하더라도, 앨리어징을 제거함으로써 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2) 각각을 동시에 완벽하게 추출할 수 있게 된다. 따라서, 각각의 신호 대역마다 별도의 수신기 회로를 독립적으로 구비하지 않고도, 단일의 수신기 회로를 이용하여 이중대역, 이중 모드를 지원할 수 있다. 특히, 본 발명의 수신기 회로에는 단일의 아날로그-디지털 변환기가 사용되므로, 수신기의 하드웨어 복잡도가 낮아지고, 회로의 직접도가 높아지며, 수신기의 크기가 작아지기 때문에 단가가 낮아지고 전력 소모량이 작아지게 된다.
이와 같은 구성에 따르면, 본 발명의 이중대역 수신기는, 단일의 수신기 회로로 임의의 주파수 대역 및 신호 대역폭을 갖는 적어도 둘 이상의 신호를 동시에 수신할 수도 있고, 인지무선(Cognitive Radio) 통신 시스템과 같은 통신 방식에서는 임의의 주파수 대역 신호를 수신함과 동시에 또 다른 임의의 주파수 대역에 신호가 존재하는지 여부를 스캔하는 기능을 제공할 수도 있게 된다.
이 외에도, 본 발명의 이중대역 신호 추출부(60)는, 아날로그-디지털 변환기(50)로부터 출력된 디지털 형태의 이중 기저대역 신호(DR12)로부터 제 1 기저대역 신호(DR1) 및 제 2 기저대역 신호(DR2) 중 어느 하나만 선별적으로 추출하도록 구성될 수도 있다. 이 경우, 실질적인 신호 추출 동작에는 제 1 신호 추출부(61)만 사용될 수 있다.
이중대역 신호 추출부(60)에서 추출된 제 1 및 제 2 기저대역 신호(DR1, DR2)는, 제 1 및 제 2 디지털 상/하향변환기(81, 82)로 제공되어, 디지털 주파수 상향/하향 변환이 수행될 수 있다. 그리고, 제 1 및 제 2 기저대역 신호(DR1, DR2)의 디지털 상/하향 변환 결과는 디지털 신호처리기(90)로 제공되어, 기저대역 신호처리(예를 들면, 복조 동작 등)가 수행될 수 있다.
도 3은 본 발명의 다른 실시 예에 따른 이중대역 수신기(100_2)의 전체 구성을 개략적으로 보여주는 도면이다.
도 3을 참조하면, 본 발명의 이중대역 수신기(100_2)는 도 1에 도시된 이중대역 수신기(100_1)의 구성 외에, 트랙 앤 홀더(track and holder)(40)를 더 포함할 수 있다. 도 3에 도시된 이중대역 수신기(100_2)는 트랙 앤 홀더(40)를 제외한 나머지 구성에 있어서 도 1에 도시된 이중대역 수신기(100_1)와 실질적으로 동일하다. 따라서, 동일한 구성에 대해서는 동일한 참조 번호를 부가하였으며, 동일한 구성에 대한 중복되는 설명은 이하 생략하기로 한다.
샘플 앤 홀더(sample-and-holder)로 불리기도 하는 트랙 앤 홀더(40)는, 아날로그-디지털 변환기(50)의 입력 샘플링 회로(input-sampling circuit)로서 동작할 수 있다. 도 3에 도시되어 있지는 않지만, 트랙 앤 홀더(40)는 아날로그 스위치와 샘플링 커패시터로 구성될 수 있다. 스위치가 닫힐 경우 트랙 앤 홀더(40)는 입력 신호를 추적하는 트랙 모드로서 동작하게 된다. 그리고, 스위치가 열릴 경우 트랙 앤 홀더(40)는 홀드 모드로서 동작하게 된다. 홀드 모드에서 트랙 앤 홀더(40)는, 마지막 순간 입력값(last instantaneous value of the input)을 샘플링 커패시터에 유지시킨다. 이와 같은 트랙 모드 및 홀드 모드에서의 트랙 앤 홀더(40)의 동작에 따르면, 아날로그-디지털 변환기(50)에서 처리될 아날로그-디지털 변환 대역을 높일 수 있게 된다.
도 1 및 도 3에서 설명된 이중대역 수신기(100_1, 100_2)의 구성에 따르면, 본 발명의 이중대역 수신기(100_1, 100_2)는 단일 아날로그-디지털 변환기(50)를 사용하여 임의의 대역에 위치한 이중대역 아날로그 RF 신호를 기저대역으로 직접 하향변환할 수 있다. 그리고, 본 발명의 이중대역 수신기(100_1, 100_2)는 디지털 형태의 이중대역 신호가 기저대역에서 앨리어징이 발생하여 상호 간섭이 발생하더라도, 이중대역 신호 추출부(60)를 통해 앨리어징을 제거할 수 있다. 따라서, 임의의 주파수 대역에 위치한 적어도 둘 이상의 아날로그 RF 신호를 동시에 정확하게 수신 할 수 있다. 따라서, 주파수 대역에 따라 수신기를 재설계하거나, 주파수 대역 또는 채널마다 수신기 회로 또는 칩을 독립적으로 구비할 필요 없이 단일 아날로그-디지털 변환기(50)를 구비한 단일의 수신기 회로 또는 칩을 이용하여 적어도 둘 이상의 주파수 대역 신호를 수신할 수 있게 된다. 따라서, 단일의 수신기 회로를 이용하여 이중대역, 이중 모드를 지원할 수 있게 되므로, 수신기의 회로 구조가 간단하면서도 제조 단가를 낮출 수 있게 된다.
한편, 도 1 및 도 3에 도시된 이중대역 신호 추출부(60)의 구성은, 특정 형태에 국한되지 않고 다양한 형태로 변경 및 변형될 수 있다. 예를 들면, 본 발명에 따른 이중대역 신호 추출부(60)의 상세 구성은, 아래에서 설명될 제 1 내지 제 6 실시 예에 따른 이중대역 신호 추출부(60_1~60_6)처럼 다양한 형태로 구성될 수 있다. 또한, 본 발명에 따른 이중대역 신호 추출부(60, 60_1~60_6)에 구비된 제 1 신호 추출부(61_1~61_6) 또한 다양한 형태로 구성될 수 있다.
도 4는 본 발명의 제 1 실시 예에 따른 이중대역 신호 추출부(60_1)의 상세 구성을 예시적으로 보여주는 도면이다.
도 4를 참조하면, 이중대역 신호 추출부(60_1)는 본 발명의 제 1 실시 예에 따른 제 1 신호 추출부(61_1)와, 제 2 신호 추출부(62)를 포함할 수 있다.
제 1 신호 추출부(61_1)는 아날로그-디지털 변환기(50)로부터 출력된 디지털 형태의 이중 기저대역 신호(DR12)로부터 샘플 지연이 있는 제 1 경로 신호(DRA)와 샘플 지연이 없는 제 2 경로 신호(DRB)를 발생할 수 있다. 여기서, 제 1 경로 신호(DRA)는 이중 기저대역 신호(DR12)에 샘플 지연과 다운 샘플링을 반영한 신호에 해당될 수 있다. 그리고, 제 2 경로 신호(DRB)는 이중 기저대역 신호(DR12)에 다운 샘플링을 반영한 신호에 해당될 수 있다. 제 1 신호 추출부(61_1)는 제 1 및 제 2 경로 신호(DRA, DRB)들 간의 상대적 샘플 지연차로부터 비롯된 위상차에 기반하여 설계되는 제 1 및 제 2 디지털 필터(615, 616)와 가산기(619)를 통해, 제 1 기저대역 신호(DR1)를 추출한다. 제 2 신호 추출부(62)는 제 1 신호 추출부(61_1)에서 발생된 제 2 경로 신호(DRB)를 입력 받고, 입력 받은 신호를 샘플 지연 시킨 신호로부터 제 1 신호 추출부(61_1)의 출력 신호인 제 1 기저대역 신호(DR1)를 차감함으로써, 제 2 기저대역 신호(DR2)를 추출한다.
제 1 신호 추출부(61_1)와 제 2 신호 추출부(62)의 상세 구성 및 동작은 다음과 같다.
제 1 신호 추출부(61_1)는 제 1 지연기(delay, 610), 제 1 및 제 2 다운 샘플러(611, 612), 제 1 및 제 2 디지털 필터(615, 616), 그리고 가산기(619)를 포함할 수 있다.
제 1 지연기(610)는 아날로그-디지털 변환기(50)로부터 출력된 디지털 형태의 이중 기저대역 신호(DR12)를 D 샘플 지연 시킨다. 여기서 샘플 지연 값 D는 0보다 크고 다운 샘플율(N) 보다 작은 정수값을 갖는다. 제 1 지연기(610)를 통해 D 샘플 지연된 신호는, 제 1 다운 샘플러(611)를 통해 샘플율이 1/N 배가 되도록 다운 샘플링된다. 제 1 다운 샘플러(611) 출력 신호인 제 1 경로 신호(DRA)는 제 1 디지털 필터(615)로 제공된다.
아날로그-디지털 변환기(50)로부터 출력된 디지털 형태의 이중 기저대역 신호(DR12)는 제 2 경로 신호(DRB)를 발생하기 위해 샘플 지연 없이 제 2 다운 샘플러(612) 입력으로 주어진다. 아날로그-디지털 변환기(50)로부터 출력된 디지털 형태의 이중 기저대역 신호(DR12)는 제 2 다운 샘플러(612)를 통해 샘플율이 1/N 배가 되도록 다운 샘플링된다. 제 2 다운 샘플러(612)로부터 출력된 제 2 경로 신호는, 제 2 디지털 필터(616)와 제 2 신호 추출부(62)로 제공된다. 여기서, 제 1 및 제 2 다운 샘플러(611, 612)로부터 출력되는 신호의 샘플율(f'S)은 fS/N이 된다. 이와 같은 본 발명의 구성에 따르면, 제 1 및 제 2 다운 샘플러(611, 612)로부터 출력된 제 1 경로 신호(DRA)와 제 2 경로 신호(DRB) 사이에는 정수가 아닌 D/N의 상대적 샘플 지연 차이가 존재하게 된다.
도 5는 도 4에 도시된 제 1 다운 샘플러(611)로부터 출력된 제 1 경로 신호(DRA)의 스펙트럼(
Figure 112011017999315-pat00029
)을 예시적으로 보여주는 도면이다. 또한, 도 6은 도 4에 도시된 제 2 다운 샘플러(612)로부터 출력된 제 2 경로 신호(DRB)의 스펙트럼(
Figure 112011017999315-pat00030
)을 예시적으로 보여주는 도면이다. 그리고, 도 7 내지 도 9는 도 4에 도시된 제 1 다운 샘플러(611)로부터 출력된 제 1 경로 신호(DRA)의 스펙트럼(
Figure 112011017999315-pat00031
)을 예시적으로 보여주는 또 다른 도면이다.
도 5 내지 도 9에 도시된 스펙트럼은, 제 1 나이퀴스트 존(1st Nyquist zone) 대역 내에서의 스펙트럼에 대응된다. 도 5 내지 도 9를 참조하면, 제 1 경로 신호(DRA)를 구성하는 제 1 및 제 2 기저대역 신호(DR1, DR2)와, 제 2 경로 신호(DRB)를 구성하는 제 1 및 제 2 기저대역 신호(DR1, DR2)가 기저대역에서 앨리어징이 발생될 수 있음을 알 수 있다. 즉, 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2)는 기저대역에서 서로간에 간섭을 유발할 수 있다. 그럼에도 불구하고, 본 발명의 이중대역 수신기는(100_1, 100_2)는, 제 1 및 제 2 기저대역 신호(DR1, DR2) 간의 앨리어징을 제거하고 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2) 각각을 정확히 추출할 수 있는 구성을 갖는다. 본 발명에서는 제 1 및 제 2 기저대역 신호(DR1, DR2) 간에 앨리어징이 발생된 경우에 제 1 및 제 2 기저대역 신호(DR1, DR2)를 추출하는 구성에 대해 예시적으로 설명될 것이다. 본 발명에서, 제 1 경로 신호(DRA) 및 제 2 경로 신호(DRB)가 가지고 있는 신호 특성은 다음과 같다.
앞에서 설명한 바와 같이, 제 1 경로 신호(DRA)는 아날로그-디지털 변환기(50)의 출력 신호를 D 샘플 지연시킨 후에 다운 샘플링한 신호이다. 반면에 제 2 경로 신호(DRB)는 아날로그-디지털 변환기(50)의 출력 신호를 샘플 지연을 시키지 않고 다운 샘플링만 수행한 결과 신호이다. 결과적으로, 제 1 경로 신호(DRA)는 제 2 경로 신호(DRB)를 D/fs(=D/Nfs')만큼 시간 지연시킨 신호라 할 수 있다. 따라서, 상대적 시간 지연으로 인한 제 1 경로 신호(DRA)의 스펙트럼은, 제 2 경로 신호(DRB)의 스펙트럼에 그룹 지연(group delay)의 영향을 포함시킨 것과 동일하게 된다.
제 1 경로 신호(DRA)에 포함된 제 1 기저대역 신호(DR1)의 시간 지연으로 인한 그룹 지연의 영향은, 음의 주파수 대역으로부터 천이한 스펙트럼 성분에 대해서
Figure 112011017999315-pat00032
으로 주어지고, 양의 주파수 대역으로부터 천이한 스펙트럼 성분에 대해서
Figure 112011017999315-pat00033
으로 주어진다. 그리고, 제 1 경로 신호(DRA)에 포함된 제 2 기저대역 신호(DR2)의 시간 지연으로 인한 그룹 지연의 영향은, 음의 주파수 대역으로부터 천이한 스펙트럼 성분에 대해서
Figure 112011017999315-pat00034
으로 주어지고, 양의 주파수 대역으로부터 천이한 스펙트럼 성분에 대해서
Figure 112011017999315-pat00035
으로 주어진다.
여기서, s1과 s2는 각각 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2)의 스펙트럼 반전 여부에 따라 결정되는 부호(sign)를 의미한다. 스펙트럼 반전이 없는 경우에 대해서는 +1의 부호(또는 값)를, 그리고 스펙트럼 반전이 있는 경우에 대해서는 -1의 부호(또는 값)를 갖게 된다. 따라서, (s1, s2)는 (+1, +1), (+1, -1), (-1, +1), 그리고 (-1, -1)의 총 네 가지의 경우의 수가 존재하게 되며, 각각 순서대로 도 5, 도 7, 도 8, 그리고 도 9에서 보인 스펙트럼에 대응된다.
예를 들면, 도 5에는 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2) 모두 스펙트럼 반전이 되지 않는 경우(즉, (s1, s2) = (+1, +1))가 도시되어 있다. 도 7에는 제 1 기저대역 신호(DR1)의 스펙트럼은 반전되지 않고 제 2 기저대역 신호(DR2)의 스펙트럼은 반전된 경우(즉, (s1, s2) = (+1, -1)) 가 도시되어 있다. 도 8에는 제 1 기저대역 신호(DR1)의 스펙트럼은 반전이 되고 제 2 기저대역 신호의 스펙트럼(DR2)은 반전이 되지 않은 경우(즉, (s1, s2) = (-1, +1)) 가 도시되어 있다. 그리고, 도 9에는 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2) 모두 스펙트럼 반전이 되는 경우(즉, (s1, s2) = (-1, -1))가 도시되어 있다.
여기서, 스펙트럼 반전은 양의 주파수로부터 천이된 스펙트럼 성분이 기저대역에서 음의 주파수에 위치하고 음의 주파수로부터 천이된 스펙트럼 성분이 기저대역에서 양의 주파수에 위치하는 것을 의미한다. 그리고, n1과 n2는 제 1 아날로그 RF 신호(AR1) 및 제 2 아날로그 RF 신호(AR2)의 주파수 대역 위치 인덱스로써, 0, 1, 2, 3, ...의 값을 갖게 되며, 신호의 반송파 주파수(fc1, fc2)와 제 1 및 제 2 다운 컨버터(611, 612)의 출력에서의 샘플율 (f'S = fS/N)에 의해 다음과 같이 결정된다.
Figure 112011017999315-pat00036
Figure 112011017999315-pat00037
여기서, round()는 반올림을 의미한다.
이상과 같은 제 1 경로 신호(DRA) 및 제 2 경로 신호(DRB) 간의 관계와, 제 1 경로 신호(DRA)에 포함된 제 1 및 제 2 기저대역 신호(DR1, DR2) 간의 상대적인 그룹 지연의 영향을 이용하여 제 1 및 제 2 디지털 필터(615, 616)를 설계함으로써, 제 1 및 제 2 기저대역 신호(DR1, DR2) 각각을 분리할 수 있게 된다. 예시적인 실시 예에 있어서, 제 1 및 제 2 디지털 필터(615, 616)는 FIR (Finite Impulse Response) 필터로 구성될 수 있다.
본 발명에 따르면 제 1 및 제 2 디지털 필터(615, 616)와 가산기(619)를 이용하여, 제 1 및 제 2 기저대역 신호(DR1, DR2)가 가산되어 있는 신호로부터 제 1 또는 제 2 기저대역 신호(DR1, DR2)를 추출할 수 있다. 만일 본 발명의 이중대역 수신기가 1개의 기저대역 신호(예를 들면, 제 1 기저대역 신호(DR1))만 선별적으로 수신하는 경우, 추출되지 않은 나머지 1개의 기저대역 신호(예를 들면, 제 2 기저대역 신호(DR2))는 간섭 신호로서 인식되어 제거될 수 있을 것이다.
본 발명에 따른 제 1 및 제 2 디지털 필터(615, 616)의 설계 방식은 다음과 같다.
본 발명에서, 제 1 디지털 필터(615) 주파수 응답은 HA(f)로, 제 2 디지털 필터(616)는 주파수 응답은 HB(f)로 각각 표시된다.
도 5 내지 도 9를 참조하면, 제 1 및 제 2 다운 샘플러(611, 612) 출력에서 제 1 나이퀴스트 존 대역 내에서의 제 1 경로 신호(DRA)의 스펙트럼(
Figure 112011017999315-pat00038
)과 제 2 경로 신호(DRB)의 스펙트럼 (
Figure 112011017999315-pat00039
)은 각각 [수학식 3]과 [수학식 4]로 표현될 수 있다.
Figure 112011017999315-pat00040
Figure 112011017999315-pat00041
여기서, R1 -(f)와 R1 +(f)는 각각 제 2 신호 경로상의 제 1 기저대역 신호(DR1)의 음의 주파수 성분과 양의 주파수 성분을 나타내며, R2 -(f)와 R2 +(f)는 각각 제 2 신호 경로상의 제 2 기저대역 신호(DR2)의 음의 주파수 성분과 양의 주파수 성분을 나타낸다. 그리고, 제 2 신호 경로상의, 제 1 및 제 2 기저대역 신호(DR1, DR2)의 음의 주파수 스펙트럼 성분(R1 -(f), R2 -(f)) 및 양의 주파수 스펙트럼 성분(R1 +(f), R2 +(f))은 각각 제 1 및 제 2 아날로그 RF 신호의 음의 주파수 및 양의 주파수 스펙트럼 성분이 주파수 천이된 기저대역 복제(replica) 스펙트럼이다.
제 1 디지털 필터(615)를 통과한 제 1 경로 신호(DRA)의 스펙트럼과, 제 2 디지털 필터(616)를 통과한 제 2 경로 신호(DRB)의 스펙트럼은 각각 [수학식 5]와 [수학식6]으로 표현할 수 있다.
Figure 112011017999315-pat00042
Figure 112011017999315-pat00043
제 1 디지털 필터(615)를 통과한 제 1 경로 신호(DRA)의 필터링 결과와, 제 2 디지털 필터(616)를 통과한 제 2 경로 신호(DRB)의 필터링 결과는 가산기(619)를 통해 더해질 수 있다.
도 4에 도시된 가산기(619)의 출력 신호의 스펙트럼은 [수학식 7]로 표현될 수 있다.
Figure 112011017999315-pat00044
제 1 신호 추출부(61_1)가 제 2 기저대역 신호(DR2)를 제거하고 제 1 기저대역 신호(DR1)를 얻기 위해서는, 제 1 및 제 2 디지털 필터(615, 616)가 아래의 [수학식 8]을 만족하도록 설계되어야 한다.
Figure 112011017999315-pat00045
[수학식 8]을 풀면, 제 1 디지털 필터(615)의 주파수 응답에 해당되는 HA(f)이 [수학식 9]로 표현될 수 있고, 제 2 디지털 필터(616)의 주파수 응답에 해당되는 HB(f)이 [수학식 10]으로 표현될 수 있다.
Figure 112011017999315-pat00046
Figure 112011017999315-pat00047
제 1 디지털 필터(615)의 주파수 응답에 해당되는 [수학식 9]를 역퓨리에 변환함으로써 [수학식 11]로 주어지는 제 1 디지털 필터(615)의 임펄스 응답 hA(t)을 얻을 수 있고, 제 2 디지털 필터(616)의 주파수 응답에 해당되는 [수학식 10]를 역퓨리에 변환함으로써 [수학식 12]로 주어지는 제 2 디지털 필터(615)의 임펄스 응답 hB(t)을 얻을 수 있다.
Figure 112011017999315-pat00048
Figure 112011017999315-pat00049
이렇게 얻어진 제 1 디지털 필터(615)의 임펄스 응답 hA(t)와 제 2 디지털 필터(616)의 임펄스 응답 hB(t)는
Figure 112011017999315-pat00050
의 동작 속도를 갖는 디지털 필터 형태로 구현 될 수 있다. 그리고, 두 신호의 RF 주파수 대역에 따라 디지털 필터의 계수는 재 계산될 수 있고, 계산된 필터 계수를 이용하여 디지털 필터를 재구성함으로써 모든 임의의 주파수 대역에 위치한 이중대역 신호를 동시에 수신할 수 있는 기능을 제공할 수 있다. 또한, [수학식 11]과 [수학식 12]에서 알 수 있듯이,
Figure 112011017999315-pat00051
(여기서, m=정수)을 만족하여야 하며,
Figure 112011017999315-pat00052
을 만족하도록 fs, D, N을 변경할 수 있다. 본 발명에 따른 디지털 필터의 재구성 방식은, 도 19를 참조하여 아래에서 상세히 설명될 것이다.
한편, 수학식
Figure 112011017999315-pat00053
(k는 0이 아닌 정수)를 만족하는 경우에 [수학식 9]와 [수학식 10]은 각각 [수학식 13]과 [수학식 14]로 다시 쓸 수 있다.
Figure 112011017999315-pat00054
Figure 112011017999315-pat00055
여기서,
Figure 112011017999315-pat00056
이다.
제 1 디지털 필터(615)의 주파수 응답에 해당되는 [수학식 13]을 역퓨리에 변환함으로써 [수학식 15]로 주어지는 제 1 디지털 필터(615)의 임펄스 응답 hA(t)을 얻을 수 있고, 제 2 디지털 필터(616)의 주파수 응답에 해당되는 [수학식 14]를 역퓨리에 변환함으로써 [수학식 16]으로 주어지는 제 2 디지털 필터(615)의 임펄스 응답 hB(t)을 얻을 수 있다.
Figure 112011017999315-pat00057
Figure 112011017999315-pat00058
여기서,
Figure 112011017999315-pat00059
이다.
[수학식 16]으로 주어지는 제 2 디지털 필터(616)의 동작 속도는
Figure 112011017999315-pat00060
이므로, 제 2 디지털 필터(616)의 임펄스 응답 hB(t)는, t=0일 경우에만 상수 C의 값을 갖고, t≠0인 경우에는 0의 값을 갖는다. 따라서, 제 2 디지털 필터(616)는 샘플 지연기와 상수 C 만큼의 이득을 제공하는 이득기(Gain)로 대체될 수 있다(도 14 내지 도 17 참조). 여기서 샘플 지연기의 샘플 지연 동작은, 제 1 다운 샘플러(611)가 다운샘플링 결과를 출력하는 시간으로부터 제 1 디지털필터(615)가 필터링 결과 신호를 출력할 때까지 소요되는 시간 만큼을 보상한 것에 해당된다.
지금까지의 제 1 및 제 2 디지털 필터(615, 616) 설계 방법에 대한 설명은, 제 1 신호 추출부(61_1)가 제 2 기저대역 신호(DR2)를 제거하고 제 1 기저대역 신호(DR1)를 얻기 위한 경우의 예에 대해서 설명하였다.
그러나, 제 1 신호 추출부(61_1)는 제 1 기저대역 신호(DR1)를 제거하고 제 2 기저대역 신호(DR2)를 추출할 수 있으며, 이 경우에 제 1 및 제 2 디지털 필터(615, 616)는 아래의 [수학식 17]를 만족하도록 설계될 수 있다.
Figure 112011017999315-pat00061
제 1 신호 추출부(61_1)가 제 1 기저대역 신호(DR1)를 제거하고 제 2 기저대역 신호(DR2)를 추출하도록 하는 제 1 및 제 2 디지털 필터(615, 616) 설계 방법은, [수학식 9] 내지 [수학식 16]으로 주어지는, 제 1 신호 추출부(61_1)가 제 2 기저대역 신호(DR2)를 제거하고 제 1 기저대역 신호(DR1)를 추출하도록 하는 제 1 및 제 2 디지털 필터(615, 616)의 설계 방법과 동일하므로 자세한 설명은 생략하기로 한다.
따라서 제 1 및 제 2 디지털 필터(615, 616)가 [수학식 17]를 만족하도록 설계된다면, 제 1 신호 추출부(61_1)는 제 2 기저대역 신호(DR2)를 추출하여 출력하게 되며, 제 2 신호 추출부(62)는 제 1 기저대역 신호(DR1)를 추출하여 출력하게 된다.
도 10은 도 4에 도시된 가산기(619)로부터 출력된 제 1 기저대역 신호(DR1)의 스펙트럼(R1(f))을 예시적으로 보여주는 도면이다.
그리고 도 11은 도 4에 도시된 감산기(629)로부터 출력된 제 2 기저대역 신호(DR2)의 스펙트럼(S2(f))을 예시적으로 보여주는 도면이다.
도 4 및 도 10을 참조하면, 제 1 디지털 필터(615)를 통과한 제 1 경로 신호(DRA)의 필터링 결과와 제 2 디지털 필터(616)를 통과한 제 2 경로 신호(DRB)의 필터링 결과가 가산기(619)를 통해 더해짐으로 인해, 제 1 신호 추출부(61_1)의 출력에서 제 2 기저대역 신호(DR2)가 제거된다. 따라서, 제 1 신호 추출부(61_1)의 출력신호로 제 1 기저대역 신호(DR1)만 남게 된다.
도 4 및 도 11을 참조하면, 제 2 신호 추출부(62)는 제 2 지연기(620)와 감산기(629)를 포함하도록 구성될 수 있다.
제 2 지연기(620)는 제 1 신호 추출부(61_1)의 제 2 다운 샘플러(612)로부터 제 2 경로 신호(DRB)를 받아들여, Q 샘플만큼 지연을 수행한다. 제 2 지연기(620)의 샘플 지연 동작은, 제 1 다운 샘플러(611)(또는 제 2 다운 샘플러(612))가 다운샘플링 결과를 출력하는 시간으로부터 가산기(619)가 제 1 기저대역 신호(DR1)를 출력할 때까지 소요되는 시간만큼을 보상한 것에 해당된다. 즉, 제 2 지연기(629)의 샘플 지연 값(Q)은, 제 1 경로 신호(DRA)(또는 제 2 경로 신호(DRB))가 발생된 시점으로부터 제 1 기저대역 신호(DR1)가 추출되는 데 소요되는 시간에 따라서 결정될 수 있다.
제 2 지연기(620)의 출력 신호는, 제 2 다운 샘플러 출력신호인 제 2 경로 신호(DRB)를 Q 샘플 지연시킨 신호에 해당된다. 제 2 경로 신호(DRB)에는 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2)가 포함된다. 그러므로, 감산기(629)는 제 2 지연기(620)에 의해 샘플 지연된 제 2 경로 신호(DRB)로부터 제 1 신호 추출부(61_1)에서 추출된 제 1 기저대역 신호(DR1)를 차감함으로써, 제 2 기저대역 신호(DR2)를 획득 할 수 있다.
지금까지 설명한 이중대역 수신기의 실시 예는 제 1 신호 추출부(61_1)가 제 1 또는 제 2 기저대역 신호(DR1, DR2)를 추출하기 위해서 가산기(619)를 사용하는 경우에 대한 것이었다. 또 다른 실시 예로써 제 1 신호 추출부(61_1)가 제 1 또는 제 2 기저대역 신호(DR1, DR2)를 추출하기 위해서 가산기(619)는 감산기로 대체될 수 있다. 감산기를 사용하는 또 다른 실시 예에 따르면, 제 1 신호 추출부(61_1)가 제 1 또는 제 2 기저대역 신호(DR1, DR2)를 추출하기 위해서는 제 1 디지털 필터(615) 및 제 2 디지털 필터(616)은 각각 [수학식 18] 또는 [수학식 19]를 만족하도록 설계될 수 있다.
Figure 112011017999315-pat00062
Figure 112011017999315-pat00063
여기서 [수학식 18]은 제 1 신호 추출부(61_1)가 제 2 기저대역 신호(DR2)를 제거하고 제 1 기저대역 신호(DR1)를 추출하는 경우에 대응되며, [수학식 19]는 제 1 신호 추출부(61_1)가 제 1 기저대역 신호(DR1)를 제거하고 제 2 기저대역 신호(DR2)를 추출하는 경우에 대응된다.
이 실시 예에 따른 제 1 디지털 필터(615) 및 제 2 디지털 필터(616)의 상세한 설계 방법은, [수학식 3] 내지 [수학식 16]으로 주어지는 필터 설계 방법과 동일하므로 자세한 설명은 생략하도록 한다.
도 12는 본 발명에 적용될 수 있는 제 1 및 제 2 디지털 상/하향변환기(81, 82)의 구성을 예시적으로 보여주는 도면이다.
도 1 및 도 12를 참조하면, 제 1 신호 추출부(61_1)에서 추출된 제 1 기저대역 신호(DR1)는 제 1 디지털 상/하향변환기(81)의 입력 신호로 제공되며, 제 1 디지털 상/하향변환기(81)에 의해서 제 1 복소 신호(first complex signal)로 변환된다. 그리고, 제 2 신호 추출부(62)로부터 출력된 제 2 기저대역 신호(DR2)는 제 2 디지털 상/하향변환기(82)의 입력 신호로 제공되며, 제 2 디지털 상/하향변환기(82)에 의해서 제 2 복소 신호(second complex signal)로 변환된다.
도 12를 참조하면, 제 1 및 제 2 디지털 상/하향변환기(81)는 각각 디지털 상/하향 변화 동작과 저역통과통과 필터링 동작을 수행하도록 구성될 수 있다.
제 1 기저대역 신호(s1(t))에 대한 디지털 상향/하향 변환 동작은 [수학식 20]로 표시될 수 있고, 제 2 기저대역 신호(s2(t))에 대한 디지털 상향/하향 변환 동작은 [수학식 21]로 표시될 수 있다.
Figure 112011017999315-pat00064
Figure 112011017999315-pat00065
여기서, s1과 s2는 각각 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2)의 스펙트럼 반전 여부에 따라 결정되는 부호(sign)를 의미한다. 또한,
Figure 112011017999315-pat00066
및
Figure 112011017999315-pat00067
각각 [수학식 22]와 [수학식 23]으로 주어진다.
Figure 112011017999315-pat00068
Figure 112011017999315-pat00069
[수학식 20] 내지 [수학식 23]으로 표현된 제 1 및 제 2 디지털 상/하향변환기(81, 82)의 디지털 상/하향변환 동작에 따르면, 제 1 및 제 2 기저대역 신호(DR1, DR2))은 각각 제 1 및 제 2 복소 신호로 변환된다. 제 1 및 제 2 복소 신호는 각각 디지털 저역통과필터링에 의해 이미지 성분(image component)이 제거되어, 디지털 신호처리기(90)로 제공된다. 디지털 신호처리기(90)에서는 복조 동작 등의 기저대역 신호처리가 수행 될 수 있다.
이상에서 설명된 본 발명의 이중대역 신호 추출부(60_1)의 구성은, 특정 형태에 국한되지 않고 다양한 형태로 변경 및 변형 가능하다. 특히, 이중대역 신호 추출부(60_1)를 구성하는 블록들 중에서 제 1 기저대역 신호(DR1)를 추출하는 제 1 신호 추출부(61_1)의 구성은 다양한 형태로 변경 및 변형 가능하다. 본 발명에 따른 이중대역 신호 추출부(60_1) 및 제 1 신호 추출부(61_1)의 변형 예는 다음과 같다.
도 13은 본 발명의 제 2 실시 예에 따른 제 1 신호 추출부(61_2)와, 이를 포함하는 본 발명의 제 2 실시 예에 따른 이중대역 신호 추출부(60_2)의 상세 구성을 예시적으로 보여주는 도면이다.
도 13을 참조하면, 도 4의 제 1 다운 샘플러(611)는 제 1 데시메이터(decimator 1)(613)로 대체될 수 있고, 도 4의 제 2 다운 샘플러(612)는 제 2 데시메이터(decimator 2)(614)로 대체될 수 있다. 제 1 및 제 2 데시메이터(613, 614) 각각은 전치 디지털 필터(pre-digital filter)와 다운샘플러로 구성 될 수 있으며, 출력 신호의 샘플율이 입력 신호 대비 1/N (N은 1보다 큰 정수) 배가 되도록 조정할 수 있다. 이와 같은, 제 1 및 제 2 데시메이터(613, 614)의 전치 필터링 및 다운 샘플링 동작은, 결국 제 1 및 제 2 다운 샘플러(611, 612)의 다운 샘플링 동작에 대응될 수 있다.
도 13에 도시된 제 1 신호 추출부(61_2)에서 제 1 및 제 2 데시메이터(613, 614)를 제외한 나머지 구성은, 도 4에 도시된 제 1 신호 추출부(61_1)와 실질적으로 동일하다. 그러므로, 이중대역 신호 추출부(60_2)에서 제 1 및 제 2 데시메이터(613, 614)를 제외한 나머지 구성은 도 4에 도시된 이중대역 신호 추출부(60_1)와 실질적으로 동일하다. 따라서, 동일한 구성에 대해서는 동일한 참조 번호를 부여하였으며, 동일한 구성에 대한 중복되는 설명은 이하 생략하기로 한다.
도 14 및 도 15는 본 발명의 제 3 및 제 4 실시 예에 따른 제 1 신호 추출부(61_3, 61_4)와, 이를 포함하는 본 발명의 제 3 및 제 4 실시 예에 따른 이중대역 신호 추출부(60_3, 60_4)의 상세 구성을 예시적으로 보여주는 도면이다.
도 14 및 도 15을 참조하면, 도 4의 제 2 디지털 필터(616)는 제 3 지연기(617)와 소정의 이득을 제공하는 이득기(gain adjustment logic, 618)로 대체될 수 있다. 제 3 지연기(617)는 제 2 경로 신호(DRB)를 Y 샘플 지연하도록 구성된다. 제 3 지연기의 샘플 지연 동작은, 제 1 다운 샘플러(611)가 다운샘플링 결과를 출력하는 시간으로부터 제 1 디지털필터(615)가 필터링 결과 신호를 출력할 때까지 소요되는 시간 만큼을 보상한 것에 해당된다. 이 경우, 제 1 디지털필터(615)가 필터링 결과 신호를 출력할 때까지 소요되는 시간은, 사실상 제 1 디지털 필터(615)의 필터링 동작에서 소요되는 시간에 해당될 수 있다. 따라서, 제 3 지연기의 샘플 지연 값 Y는, 제 1 신호 추출부(61_1)의 제 1 디지털 필터(615)의 필터링 동작에 소요되는 시간에 따라서 정해질 수 있다. 예를 들어, 제 1 신호 추출부(61_1)의 제 1 디지털 필터(615)가 길이가 L인 FIR 필터로 구현될 경우, FIR 필터링 동작에는
Figure 112011017999315-pat00070
만큼의 시간 지연이 발생하게 되므로, 샘플 지연 값은
Figure 112011017999315-pat00071
이 되도록 구성될 수 있다. 여기서,
Figure 112011017999315-pat00072
은 X 보다 작은 정수 중 가장 큰 수를 의미한다. 이득기(618)는 제 3 지연기(617)의 샘플 지연 결과(DRB_D)에 상수 C 만큼의 이득을 인가한다. 이득기(618)의 출력 신호(MRB_D)는 가산기(619)로 제공된다. 제 1 디지털 필터(615)의 필터링 결과(SA)와 이득기(618)의 출력 신호(MRB_D)가 가산기(619)를 통해 더해짐으로 인해, 제 1 신호 추출부(61_3)의 출력에서 제 2 기저대역 신호 성분(R2 -(f), R2 +(f))이 제거되고, 제 1 신호 추출부(61_3)의 출력신호로 제 1 기저대역 신호 성분(R1 -(f), R1 +(f))만 남게 된다.
제 3 지연기(617)와 이득기(618)의 연결 순서는 특정 형태에 국한되지 않고, 도 14 및 도 15에 도시된 바와 같이 연결 순서를 상호 교환 가능하다.
제 1 신호 추출부(61_3, 61_4)가 제 2 디지털 필터(616) 대신에 제 3 지연기(617)와 이득기(618)를 구비하는 경우, 회로 구성은 더욱 간단해질 것이다. 간단해진 회로 구성으로 인해, 수신기의 사이즈와 제조 단가가 줄어들게 될 것이다.
도 14 및 도 15에 도시된 제 1 신호 추출부(61_3, 61_4)에서 제 3 지연기(617)와 이득기(618)를 제외한 나머지 구성은, 도 4에 도시된 제 1 신호 추출부(61_1)와 실질적으로 동일하다. 그러므로, 이중대역 신호 추출부(60_3, 60_4)에서 제 3 지연기(617)와 이득기(618)를 제외한 나머지 구성은 도 4에 도시된 이중대역 신호 추출부(60_1)와 실질적으로 동일하다. 따라서, 동일한 구성에 대해서는 동일한 참조 번호를 부여하였으며, 동일한 구성에 대한 중복되는 설명은 이하 생략하기로 한다.
도 16 및 도 17은 본 발명의 제 5 및 제 6 실시 예에 따른 제 1 신호 추출부(61_5, 61_6)와, 이를 포함하는 본 발명의 제 5 및 제 6 실시 예에 따른 이중대역 신호 추출부(60_5, 60_6)의 상세 구성을 예시적으로 보여주는 도면이다.
도 16 및 도 17을 참조하면, 도 4의 제 1 다운 샘플러(611)는 제 1 데시메이터(613)로 대체될 수 있고, 도 4의 제 2 다운 샘플러(612)는 제 2 데시메이터(614)로 대체될 수 있다. 제 1 및 제 2 데시메이터(613, 614)는 각각 전치 디지털 필터와 다운샘플러로 구성 될 수 있으며, 출력 신호의 샘플율이 입력 신호 대비 1/N 배가 되도록 조정할 수 있다. 이와 같은, 제 1 및 제 2 데시메이터(613, 614)의 전치 필터링 및 다운 샘플링 동작은, 결국 제 1 및 제 2 다운 샘플러(611, 612)의 다운 샘플링 동작에 대응될 수 있다.
그리고, 도 4의 제 2 디지털 필터(616)는 제 3 지연기(617)와 상수 C 만큼의 이득을 제공하는 이득기(618)로 대체될 수 있다.
제 3 지연기(617)와 이득기(618)의 연결 순서는 특정 형태에 국한되지 않고, 도 16 및 도 17에 도시된 바와 같이 연결 순서를 상호 교환 가능하다.
도 16 및 도 17에 도시된 제 1 신호 추출부(61_5, 61_6)에서, 제 1 및 제 2 데시메이터(613, 614), 제 3 지연기(617), 및 이득기(618)를 제외한 나머지 구성은, 도 4에 도시된 제 1 신호 추출부(61_1)와 실질적으로 동일하다. 그러므로, 이중대역 신호 추출부(60_5, 60_6)에서 제 3 지연기(617), 및 이득기(618)를 제외한 나머지 구성은 도 4에 도시된 이중대역 신호 추출부(60_1)와 실질적으로 동일하다. 따라서, 동일한 구성에 대해서는 동일한 참조 번호를 부여하였으며, 동일한 구성에 대한 중복되는 설명은 이하 생략하기로 한다.
도 18은 본 발명의 실시 예에 따른 이중대역 수신기의 이중 기저대역 신호 추출 방법을 예시적으로 보여주는 흐름도이다. 도 18에 도시된 이중 기저대역 신호 추출 방법은, 이상에서 설명된 이중대역 신호 추출부(60, 60_1~60_6) 및 이를 포함하는 이중대역 수신기(100, 100_1, 100_2)에 모두 적용될 수 있다.
도 18를 참조하면, 본 발명의 이중대역 수신기(100, 100_1, 100_2)는 무선으로 전송된 아날로그 RF 신호를 안테나(10)를 통해 수신한다. 안테나(10)를 통해 수신된 아날로그 RF 신호에는 적어도 둘 이상의 아날로그 RF 신호가 포함되어 있다. 제 1 대역통과 필터(21)는, 통과 대역이 제 1 대역폭(B1)으로 제한되도록 설계될 수 있다. 제 1 대역통과 필터(21)는 필터링 결과로서 제 1 대역폭(B1)과 제 1 반송파 주파수(fc1)을 갖는 제 1 아날로그 RF 신호(AR1)를 발생할 수 있다. 제 2 대역통과 필터(22)는, 통과 대역이 제 2 대역폭(B2)으로 제한되도록 설계될 수 있다. 제 2 대역통과 필터(22)는 필터링 결과로서 제 2 대역폭(B2)과 제 2 반송파 주파수(fc2)을 갖는 제 2 아날로그 RF 신호(AR2)를 발생할 수 있다. 제 1 및 제 2 대역통과 필터(21, 22)의 필터링 결과는 가산기(30)를 통해 가산되어, 이중대역 아날로그 RF 신호(AR12)가 생성될 수 있다(S1000 단계).
가산기(30)의 가산 결과로 획득된 이중대역 아날로그 RF 신호(AR12)는, 아날로그-디지털 변환기(50)를 통해 디지털 형태의 이중 기저대역 신호(DR12)로 변환된다(S1100 단계).
이중대역 신호 추출부(60, 60_1∼60_6)에 구비된 제 1 신호 추출부(61, 61_1∼61_6)는, 아날로그-디지털 변환기(50)에 의해 변환된 디지털 형태의 이중 기저대역 신호(DR12)로부터 샘플 지연이 있는 제 1 경로 신호(DRA)와 샘플 지연이 없는 제 2 경로 신호(DRB)를 발생한다(S1200 단계). 예시적인 실시 예에 있어서, 제 1 경로 신호(DRA)는 아날로그-디지털 변환기(50) 출력 신호(DR12)가 제 1 지연기(610)를 통해 샘플 지연된 후, 제 1 다운 샘플러(611)를 통해 다운 샘플링되어 발생될 수 있다. 그리고, 제 2 경로 신호(DRB)는 아날로그-디지털 변환기(50)의 출력 신호(DR12)가 샘플 지연 없이 제 2 다운 샘플러(612)를 통해 다운 샘플링 되어 발생될 수 있다. 여기서, 제 1 및 제 2 다운 샘플러(611, 612)는 샘플율이 1/N 배가 되도록 다운 샘플링하는 동작을 수행하며, 제 1 및 제 2 다운 샘플러(611, 612)로부터 출력되는 제 1 경로 신호(DRA) 및 제 2 경로 신호(DRB)의 샘플율(f'S)은 fS/N이 된다. 이와 같은 본 발명의 구성에 따르면, 제 1 및 제 2 다운 샘플러(611, 612)로부터 출력되는 제 1 경로 신호(DRA)와 제 2 경로 신호(DRB) 사이에는 D/N의 샘플 지연 차이가 존재하게 된다.
예시적인 실시 예에 있어서, 제 1 및 제 2 다운 샘플러(611, 612)는 제 1 및 제 2 데시메이터(613, 614)로 대체되어(도 13, 도 16, 및 도 17 참조), 전치 필터링과 다운 샘플링 동작을 통해 출력 신호의 샘플율이 입력 신호 대비 1/N 배가 되도록 조정할 수 있다.
제 1 다운 샘플러(611)로부터 발생된 제 1 경로 신호(DRA)는 제 1 디지털 필터(615)로 제공된다. 제 2 다운 샘플러(612)로부터 발생된 제 2 경로 신호(DRB)는 제 2 디지털 필터(616) (또는 제 3 지연기(617))와, 제2 신호 추출부의 제 2 지연기(620)로 제공된다.
제 1 신호 추출부(61, 61_1∼61_6)는 제 1 경로 신호(DRA)와 제 2 경로 신호(DRB)간의 샘플 지연으로부터 비롯된 위상차(즉, D/N의 샘플 지연 차이에 대응됨)를 이용하여 제 1 기저대역 신호(DR1)를 추출한다(S1300 단계). 제 1 기저대역 신호(DR1)의 추출에는 제 1 신호 추출부(61, 61_1∼61_6)에 구비된 제 1 디지털 필터(615), 제 2 디지털 필터(616) (또는 제 3 지연기(617) 및 이득기(618)), 그리고 가산기(619)가 이용될 수 있다. 제 1 및 제 2 디지털 필터(615, 616)는 디지털 FIR(Finite Impulse Response) 필터 형태로 구현될 수 있으며, 제 2 디지털 필터(616)는 제 3 지연기(617)와 이득기(618)로 대체될 수 있다(도 14 내지 도 17 참조). 제 1 디지털 필터(615)의 필터링 결과(SA)와, 제 2 디지털 필터(616)의 필터링 결과(SB) (도 14 내지 도 17의 경우, 제 2 디지털 필터(616)의 필터링 결과(SB) 대신 이득기(618)의 출력)가 가산기(619)를 통해 더해짐으로 인해, 제 1 신호 추출부(61, 61_1∼61_6)의 출력에서 제 2 기저대역 신호 성분(R2 -(f), R2 +(f))이 제거되고, 제 1 신호 추출부(61_3)의 출력신호로 제 1 기저대역 신호 성분(R1 -(f), R1 +(f))만 남게 된다.
S1300 단계에서 제 1 기저대역 신호(DR1)가 추출되는 동안, 제 2 신호 추출부(62)는 제 2 지연기(620)를 통해 제 2 경로 신호(DRB)를 Q 샘플 지연시킨다(S1400 단계). 제 2 지연기(620)의 Q 샘플 지연 동작은, 제 1 및 제 2 다운 샘플러(612)가 제 1 및 제 2 경로 신호(DRA, DRB)를 출력하는 시점부터 가산기(619)가 제 1 기저대역 신호(DR1)를 출력하는 시점까지 소요되는 시간 만큼을 보상한 것에 해당된다. 여기서, 제 2 지연기(620)의 출력 신호(DRB_D))는, 제 2 경로 신호(DRB)를 Q 샘플 지연한 신호에 해당되며, 제 2 지연기(620)의 출력 신호(DRB_D)에는 제 1 기저대역 신호 성분(R1 -(f), R1 +(f))과 제 2 기저대역 신호 성분(R2 -(f), R2 +(f))이 포함되어 있다.
따라서, 제 2 지연기(620)의 출력 신호(DRB_D)에서 제 1 신호 추출부(61_3)의 출력신호인 제 1 기저대역 신호(DR1)를 차감함에 의해서 제 2 기저대역 신호(DR1)가 획득된다(S1500 단계). 이때 수행되는 차감 동작은, 제 2 신호 추출부(62)에 구비된 감산기(629)에 의해 수행된다.
S1300 단계에서 추출된 제 1 기저대역 신호(DR1)와, S1500 단계에서 추출된 제 2 기저대역 신호(DR2)는 각각 제 1 및 제 2 디지털 상/하향변환기(81, 82)로 제공되어, 디지털 상향/하향 변환이 수행된다(S1600 단계). 제 1 및 제 2 기저대역 신호(DR1, DR2)의 디지털 상/하향 변환 결과는 디지털 신호처리기(90)로 제공되어, 기저대역 신호처리(예를 들면, 복조 동작 등)가 수행된다(S1700 단계).
이상에서 설명된 본 발명의 이중대역 수신기의 이중 기저대역 신호 추출 방법에 따르면, 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2)가 기저대역에서 앨리어징 되더라도, 앨리어징을 제거하고 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2) 각각을 완벽하게 추출할 수 있게 된다. 따라서, 본 발명에 따른 이중대역 수신기를 이용하여 임의의 주파수 대역 및 신호 대역폭을 갖는 모든 신호에 대해서 이중대역 신호의 동시 수신이 가능해 진다.
또한, 각각의 주파수 대역 또는 통신 모드마다 별도의 수신기 회로를 개별적으로 구비하지 않고도, 단일의 수신기 회로를 이용하여 이중대역, 이중 모드를 지원할 수 있다. 따라서, 주파수 대역 및 통신 모드에 따라서 수신기 회로를 교체해야 되고, 이중 대역 및 이중 모드를 지원하기 위해 각각의 대역 및 통신 모드 각각에 대해서 개별적으로 수신기 회로를 구비해야 하는 기존의 수신기에 비해서 제조 단가, 소모전력, 수신기 크기, 집적도 측면에서 우수한 성능을 제공할 수 있다.
이와 같은 구성에 따르면, 본 발명의 이중대역 수신기는, 단일의 수신기 회로로 임의의 주파수 대역 및 신호 대역폭을 갖는 적어도 둘 이상의 신호를 동시에 수신할 수 있고, 인지무선(Cognitive Radio) 통신 시스템과 같은 통신 방식에서처럼 임의의 주파수 대역 신호를 수신함과 동시에 또 다른 임의의 주파수 대역에 신호가 존재하는지 여부를 스캔하는 기능을 요구하는 통신 시스템에 적용될 수 있게 된다.
이상에서는 본 발명의 이중대역 수신기에서 제 1 및 제 2 기저대역 신호가 모두 추출되는 경우가 예시적으로 설명되었다. 그러나, 이는 본 발명이 적용되는 일 예로서, 본 발명의 이중대역 수신기에서 수신되는 기저대역 신호의 개수는 변경 가능하다. 예를 들면, 본 발명의 이중대역 수신기는 적어도 둘 이상의 신호가 포함되어 있는 수신 신호로부터 적어도 하나의 기저대역 신호만 선별적으로 추출할 수 있다. 이 경우, 제 1 및 제 2 디지털 필터(615, 616)와 가산기(619)는, 적어도 하나의 기저대역 신호를 선별적으로 추출하는 기능을 제공한다.
도 19는 본 발명의 실시 예에 따른 이중대역 수신기의 이중 기저대역 신호 추출을 위한 디지털 필터(615, 616)의 재구성 방법을 예시적으로 보여주는 흐름도이다. 도 19에 도시된 디지털 필터(615, 616)의 재구성 방법은, 이상에서 설명된 이중대역 신호 추출부(60, 60_1~60_6) 및 이를 포함하는 이중대역 수신기(100, 100_1, 100_2)에 모두 적용될 수 있다.
본 발명에 따른 이중대역 수신기는 특정 주파수 대역의 신호에만 국한되지 않고, 임의의 주파수 대역에 위치한 두 RF 신호를 수신할 수 있다. [수학식 9] 내지 [수학식 16]으로 주어지는 제 1 및 제 2 디지털 필터(615, 616)의 필터의 함수는 두 아날로그 RF 신호의 주파수 대역(또는 반송파 주파수)에 따라 결정된다. 따라서, 본 발명에 따른 이중대역 수신기가 임의의 주파수 대역 신호를 모두 수용할 수 있도록 디지털 필터(615, 616) 각각을 유연하게 재구성 할 수 있다.
또한, 제 1 및 제 2 디지털 필터(615, 616)의 필터 계수는 아날로그-디지털 변환기(50)의 샘플율, 제 1 아날로그 RF 신호 및 제 2 아날로그 RF 신호의 주파수 대역 위치 인덱스, 제 1 지연기(610)의 샘플 지연 값, 제 1 다운 샘플러(611) 및 제 2 다운 샘플러(612)의 다운 샘플링율, 그리고 제 1 및 제 2 기저대역 신호(DR1, DR2)의 스펙트럼 반전 여부에 따라 결정되는 부호 중 적어도 어느 하나가 변경됨에 따라 제 1 디지털 필터(615) 및 제 2 디지털 필터(616) 각각의 디지털 필터 계수가 재계산되고, 재계산된 제 1 디지털 필터(615) 및 제 2 디지털 필터(616) 각각의 디지털 필터 계수를 근거로 하여 제 1 디지털 필터(615) 및 제 2 디지털 필터(616) 각각은 유연하게 재구성될 수 있다.
도 19를 참조하면, 본 발명에 따른 제 1 및 제 2 디지털 필터(615, 616)의 재구성 방법은, 먼저 필터링 파라미터로서 제 1 및 제 2 반송파 주파수(fc1, fc2)와, 샘플율(fS), 제 1 지연기의 샘플 지연 값(D), 및 제 1 및 제 2 다운 샘플러의 다운 샘플링율(N)을 설정할 수 있다(S2000 단계).
여기서, 제 1 반송파 주파수(fc1)는 이중대역 아날로그 RF 신호(AR12)를 구성하는 제 1 아날로그 RF 신호(AR1)의 반송파 주파수를 의미한다. 제 2 반송파 주파수(fc2)는 이중대역 아날로그 RF 신호(AR12)를 구성하는 제 2 아날로그 RF 신호(AR2)의 반송파 주파수를 의미한다. 샘플율(fS)은 이중대역 아날로그 RF 신호(AR12)가 아날로그-디지털 변환기(50)를 통해 디지털 형태의 이중 기저대역 신호(DR12)로 변환될 때의 샘플율을 의미한다.
이중대역 신호 추출부(60)는 아날로그-디지털 변환기(50)로부터 출력된 디지털 형태의 이중 기저대역 신호(DR12)로부터 제 1 기저대역 신호(DR1)와 제 2 기저대역 신호(DR2)를 각각 추출한다. 이를 위해 이중대역 신호 추출부(60)는, 디지털 형태의 이중 기저대역 신호(DR12)로부터 제 1 기저대역 신호(DR1)를 추출하는 제 1 신호 추출부(61)와, 상기 이중 기저대역 신호(DR12)와 상기 제 1 신호 추출부(61)에 의해 추출된 제 1 기저대역 신호(DR1) 에 응답해서 제 2 기저대역 신호(DR2)를 추출하는 제 2 신호 추출부(62)로 구성될 수 있다.
제 1 신호 추출부(61)는 아날로그-디지털 변환기(50)로부터 출력된 디지털 형태의 이중 기저대역 신호(DR12)로부터 샘플 지연이 있는 제 1 경로 신호(DRA)와 샘플 지연이 없는 제 2 경로 신호(DRB)를 발생할 수 있다.
제 1 지연기(610)는 이중 기저대역 신호(DR12)를 D 샘플 지연시켜 지연이 인가된 신호(DR12_D)를 발생하고, 지연이 인가된 신호(DR12_D)는 제 1 다운 샘플러(611)를 통해 샘플율이 1/N 배가 되도록 다운 샘플링되어 제 1 경로 신호(DRA)로서 발생된다. 그리고, 제 1 경로 신호(DRA)는 제 1 디지털 필터(615)로 제공된다. 여기서, N은 1보다 큰 정수로 구성될 수 있고, 샘플 지연 D는 0보다 크고 하향 샘플율(N) 보다 작은 정수값을 가질 수 있다.
제 1 지연기(610)를 거치지 않은 디지털 형태의 이중 기저대역 신호(DR12)는 제 2 다운 샘플러(612)를 통해 샘플율이 1/N 배가 되도록 다운 샘플링되어 제 2 경로 신호(DRB)로서 발생된다. 제 2 경로 신호(DRB)는, 제 2 디지털 필터(616)와 제 2 신호 추출부(62)로 제공된다.
여기서, 제 1 경로 신호(DRA) 및 제 2 경로 신호(DRB)의 샘플율(f'S)은 fS/N이 된다. 이와 같은 본 발명의 구성에 따르면, 제 1 및 제 2 다운 샘플러(611, 612)로부터 출력된 제 1 경로 신호(DRA)와 제 2 경로 신호(DRB) 사이에는 D/N의 상대적 샘플 지연 차이(즉, D/(N f'S)의 상대적 시간 지연 차이)가 존재하게 된다.
계속해서, 제 1 및 제 2 디지털 필터(615, 616)에 적용될 파라미터로서 n1, n2 와, s1, s2 가 계산된다(S2100 단계).
여기서, n1과 n2는 제 1 아날로그 RF 신호 및 제 2 아날로그 RF 신호의 주파수 대역 위치 인덱스로써, 0, 1, 2, 3, ...의 값을 갖게 되며, n1과 n2의 값은 앞에서 설명된 [수학식 1] 및 [수학식 2]에 의거하여 계산될 수 있다. 그리고, s1과 s2는 각각 제 1 기저대역 신호와 제 2 기저대역 신호의 스펙트럼 반전 여부에 따라 결정되는 부호(sign)를 의미한다. 스펙트럼 반전이 없는 경우에 대해서는 +1의 부호(또는 값)를, 그리고 스펙트럼 반전이 있는 경우에 대해서는 -1의 부호(또는 값)를 갖게 된다. 따라서, (s1, s2)는 (+1, +1), (+1, -1), (-1, +1), 그리고 (-1, -1)의 총 네 가지의 경우의 수가 존재하게 되며, 각각 순서대로 도 5, 도 7, 도 8, 그리고 도 9에 도시된 스펙트럼 예에 각각 대응된다.
파라미터들의 설정 및 계산이 수행되고 나면, 설정 및 계산된 파라미터들과 제 1 경로 신호(DRA) 및 제 2 경로 신호(DRB)에 포함된 제 1 및 제 2 기저대역 신호(DR1, DR2) 간의 상대적인 그룹 지연의 영향을 이용하여 제 1 및 제 2 디지털 필터(615, 616) 계수가 계산된다(S2200 단계). 제 1 및 제 2 디지털 필터(615, 616) 계수는, 앞에서 설명된 [수학식 9] 내지 [수학식 16]에 표시되어 있는 필터 함수를 이용하여 계산될 수 있다.
필터 계수가 계산되고 나면, 계산된 필터 계수를 이용하여 제 1 및 제 2 디지털 필터(615, 616)가 재구성된다(S2300 단계).
이상에서 설명된 바와 같이, 임의의 두 개의 RF 주파수 대역에 따라서 제 1 및 제 2 디지털 필터(615, 616)의 필터의 계수가 재 계산될 수 있고, 재 계산된 필터 계수를 이용하여 제 1 및 제 2 디지털 필터(615, 616)를 재구성할 수 있게 된다. 그러므로, 본 발명의 이중대역 수신기에서 동시에 수신될 수 있는 신호의 주파수 대역은 특정 대역에만 국한되지 않고, 모든 주파수 대역에 위치한 이중대역 신호로 확장될 수 있다.
그 결과, 본 발명의 이중대역 수신기는, 단일의 수신기 회로로 적어도 두 개의 주파수 대역 신호를 동시에 수신할 수도 있고, 단일의 수신기 회로로 임의의 주파수 대역 신호를 수신함과 동시에 또 다른 임의의 주파수 대역에 신호가 존재하는지 여부를 유동적으로 설정하여 스캔할 수도 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허 청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10 : 안테나
20 : 제 1 및 제 2 대역통과 필터
30 : 가산기
40 : 트랙 앤 홀더
50 : 아날로그-디지털 변환기(ADC)
60, 60_1~60_6 : 이중대역 신호 추출부
61, 61_1~61_6 : 제 1 신호 추출부
62 : 제 2 신호 추출부
81, 82 : 제 1 및 제 2 디지털 상/하향변환기
90 :디지털 신호처리기(DSP)
100_1~100_2 : 이중대역 수신기

Claims (20)

  1. 이중대역 아날로그 무선 신호를 디지털 형태의 이중 기저대역 신호로 변환하는 아날로그-디지털 변환기; 그리고
    상기 이중 기저대역 신호로부터 제 1 경로 신호와 제 2 경로 신호를 발생하고, 상기 제 1 및 제 2 경로 신호들간의 상대적 샘플 지연 차이를 이용하여 제 1 기저대역 신호를 추출하는 제 1 신호 추출부를 포함하며,
    상기 이중 기저대역 신호는 상기 제 1 기저대역 신호와 제 2 기저대역 신호로 구성되고, 상기 제 1 경로 신호는 상기 이중 기저대역 신호를 샘플 지연시킨 후에 다운 샘플링한 신호이고, 상기 제 2 경로 신호는 상기 이중 기저대역 신호를 샘플 지연시키지 않고 다운 샘플링한 신호인 이중대역 수신기.
  2. 제 1 항에 있어서,
    상기 제 2 경로 신호를 샘플 지연시키고, 상기 제 2 경로 신호의 샘플 지연 결과에서 상기 제 1 신호 추출부로부터 추출된 상기 제 1 기저대역 신호를 차감하여 제 2 기저대역 신호를 추출하는 제 2 신호 추출부를 더 포함하는 이중대역 수신기.
  3. 제 2 항에 있어서,
    상기 제 2 신호 추출부는
    상기 제 1 신호 추출부로부터 발생된 상기 제 2 경로 신호를 샘플 지연하는 제 2 지연기; 그리고
    상기 제 2 지연기의 샘플 지연 결과에서 상기 제 1 기저대역 추출부로부터 추출된 상기 제 1 기저대역 신호를 차감하여 상기 제 2 기저대역 신호를 추출하는 감산기를 포함하는 이중대역 수신기.
  4. 제 1 항에 있어서,
    상기 제 1 신호 추출부는,
    상기 아날로그-디지털 변환기에서 변환된 상기 이중 기저대역 신호를 샘플 지연시키는 제 1 지연기;
    상기 제 1 지연기의 지연 결과를 다운 샘플링하여 상기 제 1 경로 신호를 발생하는 제 1 다운 샘플러;
    상기 아날로그-디지털 변환기에서 변환된 상기 이중 기저대역 신호를 다운 샘플링하여 상기 제 2 경로 신호를 발생하는 제 2 다운 샘플러;
    상기 제 1 경로 신호 및 상기 제 2 경로 신호간의 상기 상대적 샘플 지연 차이를 이용하여 상기 제 1 경로 신호를 필터링하는 제 1 디지털 필터;
    상기 제 1 경로 신호 및 상기 제 2 경로 신호간의 상기 상대적 샘플 지연 차이를 이용하여 상기 제 2 경로 신호를 필터링하는 제 2 디지털 필터; 그리고
    상기 제 1 디지털 필터의 필터링 결과와 상기 제 2 디지털 필터의 필터링 결과를 가산하여 상기 제 1 기저대역 신호를 출력하는 가산기를 포함하는 이중대역 수신기.
  5. 제 4 항에 있어서,
    상기 가산기는 감산기로 대체되어, 상기 제 1 디지털 필터의 필터링 결과로부터 상기 제 2 디지털 필터의 필터링 결과를 감산하여 상기 제 1 기저대역 신호를 출력하는 이중대역 수신기.
  6. 제 4 항에 있어서,
    상기 제 1 경로 신호와 상기 제 2 경로 신호간의 상기 상대적 샘플 지연 차이로 인한 상대적 시간 지연 차이는, 상기 아날로그-디지털 변환기의 샘플링율, 상기 제 1 지연기의 지연 값, 그리고 상기 제 1 및 제 2 다운 샘플러의 다운 샘플링율에 의해 결정되는 이중대역 수신기.
  7. 제 4 항에 있어서,
    상기 제 1 디지털 필터 및 상기 제 2 디지털 필터는, 제 1 및 제 2 아날로그 무선 신호의 반송파 주파수, 상기 제 1 및 제 2 아날로그 무선 신호의 주파수 대역 위치 인덱스, 상기 아날로그-디지털 변환기의 샘플링율, 상기 제 1 지연기의 샘플 지연 값, 상기 제 1 및 제 2 다운 샘플러의 다운 샘플링율, 그리고 상기 제 1 및 제 2 기저대역 신호의 스펙트럼 반전 여부에 따라 결정되는 부호 중 적어도 어느 하나에 의해 디지털 필터 계수가 결정되는 이중대역 수신기.
  8. 제 4 항에 있어서,
    상기 제 1 디지털 필터 및 상기 제 2 디지털 필터는, 제 1 및 제 2 아날로그 무선 신호의 반송파 주파수, 상기 제 1 및 제 2 아날로그 무선 신호의 주파수 대역 위치 인덱스, 상기 아날로그-디지털 변환기의 샘플링율, 상기 제 1 지연기의 샘플 지연 값, 상기 제 1 및 제 2 다운 샘플러의 다운 샘플링율, 그리고 상기 제 1 및 제 2 기저대역 신호의 스펙트럼 반전 여부에 따라 결정되는 부호 중 적어도 어느 하나가 변경됨에 따라 디지털 필터 계수가 재계산되고, 재계산된 상기 디지털 필터 계수를 근거로 하여 상기 제 1 디지털 필터 및 제 2 디지털 필터 각각이 재구성되는 이중대역 수신기.
  9. 제 4 항에 있어서,
    상기 제 1 디지털 필터 및 상기 제 2 디지털 필터는
    수학식
    Figure 112011017999315-pat00073
    , 수학식
    Figure 112011017999315-pat00074
    , 수학식
    Figure 112011017999315-pat00075
    , 또는 수학식
    Figure 112011017999315-pat00076
    중에서 적어도 어느 하나의 수학식을 만족하도록 결정되며,
    상기
    Figure 112011017999315-pat00077
    는 상기 가산기의 출력 신호의 스펙트럼, 상기
    Figure 112011017999315-pat00078
    는 상기 제 1 디지털 필터 출력 신호의 스펙트럼, 상기
    Figure 112011017999315-pat00079
    는 상기 제 2 디지털 필터 출력 신호의 스펙트럼, 상기
    Figure 112011017999315-pat00080
    는 상기 제 1 기저대역 신호의 음의 주파수 스펙트럼, 상기
    Figure 112011017999315-pat00081
    는 상기 제 1 기저대역 신호의 양의 주파수 스펙트럼, 상기
    Figure 112011017999315-pat00082
    는 상기 제 2 기저대역 신호의 음의 주파수 스펙트럼, 그리고 상기
    Figure 112011017999315-pat00083
    는 상기 제 2 기저대역 신호의 양의 주파수 스펙트럼에 대응되는 이중대역 수신기.
  10. 제 4 항에 있어서,
    상기 제 1 디지털 필터 및 제 2 디지털 필터의 동작 속도는 상기 아날로그-디지털 변환기 샘플링율 및 상기 제 1 및 제 2 다운 샘플러의 다운 샘플링율에 의해 결정되는 이중대역 수신기.
  11. 제 4 항에 있어서,
    상기 제 1 및 제 2 다운 샘플러는, 상기 제 1 및 제 2 경로 신호를 데시메이션하여 샘플링율을 하향변환하는 제 1 및 제 2 데시메이터로 대체되고,
    상기 제 1 및 제 2 데시메이터는 각각 전치 필터와 다운 샘플러로 구성되는 이중대역 수신기.
  12. 제 4 항에 있어서,
    상기 제 2 디지털 필터는 샘플 지연기와 이득기로 대체되는 이중대역 수신기.
  13. 단일 아날로그-디지털 변환기를 이용하여, 이중대역 아날로그 무선 신호를 디지털 형태의 이중 기저대역 신호로 변환하는 단계;
    상기 이중 기저대역 신호로부터 제 1 경로 신호와 제 2 경로 신호를 발생하는 단계; 그리고
    상기 제 1 및 제 2 경로 신호들간의 상대적 샘플 지연 차이를 이용하여 제 1 기저대역 신호를 추출하는 단계를 포함하며,
    상기 이중 기저대역 신호는 상기 제 1 기저대역 신호와 제 2 기저대역 신호로 구성되고, 상기 제 1 경로 신호는 상기 이중 기저대역 신호를 샘플 지연시킨 후에 다운 샘플링한 신호이고, 상기 제 2 경로 신호는 상기 이중 기저대역 신호를 샘플 지연시키지 않고 다운 샘플링한 신호인 이중대역 수신기의 이중대역 신호 수신 방법.
  14. 제 13 항에 있어서,
    상기 제 1 기저대역 신호가 추출되는 동안 상기 제 2 경로 신호를 샘플 지연하는 단계; 그리고
    상기 제 2 경로 신호의 상기 샘플 지연 결과에서 상기 제 1 기저대역 신호를 차감하여 상기 제 2 기저대역 신호를 추출하는 단계를 더 포함하는 이중대역 수신기의 이중대역 신호 수신 방법.
  15. 제 13 항에 있어서,
    상기 제 1 기저대역 신호를 추출하는 단계는,
    상기 아날로그-디지털 변환기에서 변환된 상기 이중 기저대역 신호를 샘플 지연시키는 단계;
    상기 샘플 지연 결과를 다운 샘플링하여 상기 제 1 경로 신호를 발생하는 단계;
    상기 아날로그-디지털 변환기에서 변환된 상기 이중 기저대역 신호를 다운 샘플링하여 상기 제 2 경로 신호를 발생하는 단계;
    제 1 디지털 필터로 상기 제 1 경로 신호를 필터링하는 단계;
    제 2 디지털 필터로 상기 제 2 경로 신호를 필터링하는 단계; 그리고
    상기 제 1 디지털 필터의 필터링 결과 및 제 2 디지털 필터의 필터링 결과를 가산하여 상기 제 1 기저대역 신호를 추출하는 단계를 포함하는 이중대역 수신기의 이중대역 신호 수신 방법.
  16. 제 15 항에 있어서,
    상기 제 1 디지털 필터 및 상기 제 2 디지털 필터는, 제 1 및 제 2 아날로그 무선 신호의 반송파 주파수, 상기 제 1 및 제 2 아날로그 무선 신호의 주파수 대역 위치 인덱스, 상기 아날로그-디지털 변환기의 샘플링율, 상기 아날로그-디지털 변환기에서 변환된 상기 이중 기저대역 신호를 샘플 지연시키기 위한 샘플 지연 값, 상기 제 1 및 제 2 경로 신호를 발생하기 위한 다운 샘플링율, 그리고 상기 제 1 및 제 2 기저대역 신호의 스펙트럼 반전 여부에 따라 결정되는 부호 중 적어도 어느 하나에 의해 디지털 필터 계수가 결정되는 이중대역 수신기의 이중대역 신호 수신 방법.
  17. 제 15 항에 있어서,
    상기 제 1 디지털 필터 및 상기 제 2 디지털 필터는, 제 1 및 제 2 아날로그 무선 신호의 반송파 주파수, 상기 제 1 및 제 2 아날로그 무선 신호의 주파수 대역 위치 인덱스, 상기 아날로그-디지털 변환기의 샘플링율, 상기 아날로그-디지털 변환기에서 변환된 상기 이중 기저대역 신호를 샘플 지연시키기 위한 샘플 지연, 상기 제 1 및 제 2 경로 신호를 발생하기 위한 다운 샘플링율, 그리고 상기 제 1 및 제 2 기저대역 신호의 스펙트럼 반전 여부에 따라 결정되는 부호 중 적어도 어느 하나가 변경됨에 따라 디지털 필터 계수가 재계산되고, 재계산된 상기 디지털 필터 계수를 근거로 하여 상기 제 1 디지털 및 상기 제 2 디지털 필터가 재구성되는 이중대역 수신기의 이중대역 신호 수신 방법.
  18. 제 15 항에 있어서,
    상기 제 1 디지털 필터 및 상기 제 2 디지털 필터는
    수학식
    Figure 112011017999315-pat00084
    , 수학식
    Figure 112011017999315-pat00085
    , 수학식
    Figure 112011017999315-pat00086
    , 또는 수학식
    Figure 112011017999315-pat00087
    중에서 적어도 어느 하나의 수학식을 만족하도록 결정되며,
    상기
    Figure 112011017999315-pat00088
    는 상기 가산 동작에 의해 발생된 상기 제 1 기저대역 신호의 스펙트럼, 상기
    Figure 112011017999315-pat00089
    는 상기 제 1 디지털 필터의 필터링 결과의 스펙트럼, 상기
    Figure 112011017999315-pat00090
    는 상기 제 2 디지털 필터의 필터링 결과의 스펙트럼, 상기
    Figure 112011017999315-pat00091
    는 상기 제 1 기저대역 신호의 음의 주파수 스펙트럼, 상기
    Figure 112011017999315-pat00092
    는 상기 제 1 기저대역 신호의 양의 주파수 스펙트럼, 상기
    Figure 112011017999315-pat00093
    는 상기 제 2 기저대역 신호의 음의 주파수 스펙트럼, 그리고 상기
    Figure 112011017999315-pat00094
    는 상기 제 2 기저대역 신호의 양의 주파수 스펙트럼에 대응되는 이중대역 수신기의 이중대역 신호 수신 방법.
  19. 제 16 항에 있어서,
    상기 제 1 디지털 필터 및 상기 제 2 디지털 필터의 필터링 동작 속도는 상기 아날로그-디지털 변환기 샘플링율, 및 상기 다운 샘플링율에 의해 결정되는 이중대역 수신기의 이중대역 신호 수신 방법.
  20. 삭제
KR1020110022055A 2010-09-24 2011-03-11 이중대역 신호를 동시에 수신하는 이중 대역 수신기 및 그 방법 Expired - Fee Related KR101758083B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP11182527.9A EP2434651B1 (en) 2010-09-24 2011-09-23 Apparatus and method for receiving dual band RF signals simultaneously
US13/242,820 US8630381B2 (en) 2010-09-24 2011-09-23 Apparatus and method for receiving dual band RF signals simultaneously
US14/145,110 US8976916B2 (en) 2010-09-24 2013-12-31 Apparatus and method for receiving dual band RF signals simultaneously

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100092913 2010-09-24
KR20100092913 2010-09-24

Publications (2)

Publication Number Publication Date
KR20120031426A KR20120031426A (ko) 2012-04-03
KR101758083B1 true KR101758083B1 (ko) 2017-07-17

Family

ID=46134921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110022055A Expired - Fee Related KR101758083B1 (ko) 2010-09-24 2011-03-11 이중대역 신호를 동시에 수신하는 이중 대역 수신기 및 그 방법

Country Status (1)

Country Link
KR (1) KR101758083B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102201662B1 (ko) * 2013-11-19 2021-01-13 한국전자통신연구원 서브 샘플링 수신기

Also Published As

Publication number Publication date
KR20120031426A (ko) 2012-04-03

Similar Documents

Publication Publication Date Title
KR101510454B1 (ko) 대역통과 샘플링 수신기 및 그것의 필터 설계 및 재구성 방법
US8630381B2 (en) Apparatus and method for receiving dual band RF signals simultaneously
US7436910B2 (en) Direct bandpass sampling receivers with analog interpolation filters and related methods
JPWO2008108090A1 (ja) 離散時間ダイレクトサンプリング回路及び受信機
EP1982425B1 (en) Method and apparatus for sampling rf signals
US20100093301A1 (en) Heterodyne receiver using analog discrete-time signal processing and signal receiving method thereof
KR20110092197A (ko) 주파수 선택적 잡음 제거기를 이용한 서브샘플링 기반 수신기
US8976916B2 (en) Apparatus and method for receiving dual band RF signals simultaneously
Shin et al. A 0.7-MHz–10-MHz ${\rm CT}+{\rm DT} $ Hybrid Baseband Chain With Improved Passband Flatness for LTE Application
KR101758083B1 (ko) 이중대역 신호를 동시에 수신하는 이중 대역 수신기 및 그 방법
KR101491799B1 (ko) Ｒｆ 수신기 및 ｒｆ 수신 방법
US20150139372A1 (en) Sub-sampling receiver
US20150139371A1 (en) Multi-band receiver
KR101696324B1 (ko) 대역통과 샘플링 수신기
KR101259576B1 (ko) Ｂｐｓ 수신장치
Sinha et al. Sample rate conversion technique for software defined radio receiver
US7634247B2 (en) Method of sampling an analogue radiofrequency signal
de Aquino et al. Design of CIC filters for software radio system
KR102270670B1 (ko) 다중대역 수신기
KR101809276B1 (ko) 대역 통과 샘플링 신호 수신 장치
KR20130082422A (ko) 블록간 고주파 오프칩 대역 필터를 이용한 서브샘플링 수신기
JP5468498B2 (ja) 受信装置および受信方法
KR102201662B1 (ko) 서브 샘플링 수신기

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110311

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160217

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110311

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20161102

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170427

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170710

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170711

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210624

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220628

Start annual number: 6

End annual number: 6

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240421