[go: up one dir, main page]

KR102267237B1 - 반도체 장치 및 전자 기기 - Google Patents

반도체 장치 및 전자 기기 Download PDF

Info

Publication number
KR102267237B1
KR102267237B1 KR1020150028546A KR20150028546A KR102267237B1 KR 102267237 B1 KR102267237 B1 KR 102267237B1 KR 1020150028546 A KR1020150028546 A KR 1020150028546A KR 20150028546 A KR20150028546 A KR 20150028546A KR 102267237 B1 KR102267237 B1 KR 102267237B1
Authority
KR
South Korea
Prior art keywords
circuit
transistor
potential
node
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020150028546A
Other languages
English (en)
Other versions
KR20150105214A (ko
Inventor
타카유키 이케다
요시유키 쿠로카와
무네히로 코즈마
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20150105214A publication Critical patent/KR20150105214A/ko
Application granted granted Critical
Publication of KR102267237B1 publication Critical patent/KR102267237B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L27/1156—
    • H01L29/7869—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Dram (AREA)

Abstract

본 발명은 사용 환경이나 용도에 적합한 신호(전위 신호나 전류 신호)를 생성할 수 있는 반도체 장치를 제공한다.
반도체 장치는 제 1 메모리 회로, 제 1 회로, 및 제 2 메모리 회로를 가진다. 제 1 회로는 제 1 메모리 회로로부터 입력되는 디지털 신호를 아날로그 신호로 변환한다. 제 1 메모리 회로는 입력 노드, 출력 노드, 트랜지스터, 및 용량 소자를 가진다. 용량 소자는 출력 노드와 전기적으로 접속되고, 트랜지스터는 입력 노드와 출력 노드 사이의 도통 상태를 제어할 수 있고, 입력 노드에는 제 1 회로로부터 아날로그 신호가 입력되고, 트랜지스터는 채널이 형성되는 영역을 포함하는 산화물 반도체층을 가진다.

Description

반도체 장치 및 전자 기기{SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE}
본 발명의 일 형태는 반도체 장치와 그 구동 방법 및 제작 방법 등에 관한 것이다.
또한, 본 발명의 일 형태는 상술한 기술 분야에 한정되지 않는다. 본 명세서, 도면, 및 특허청구범위(이하, 본 명세서 등이라고 함)에 개시(開示)된 발명의 일 형태의 기술 분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 따라서, 본 명세서 등에 개시된 본 발명의 일 형태의 더 구체적인 기술 분야의 일례로서는 반도체 장치, 표시 장치, 액정 표시 장치, 발광 장치, 조명 장치, 축전 장치, 기억 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 들 수 있다.
In-Ga-Zn 산화물(In-Ga-Zn-O) 등의 산화물 반도체(OS)를 사용하여 채널이 형성되는 트랜지스터(이하, 'OS 트랜지스터'라고 함)가 알려져 있다. 산화물 반도체는 실리콘보다 밴드 갭(band gap)이 크기 때문에 OS 트랜지스터는 Si 트랜지스터에 비하여 오프 전류가 매우 낮다는 특성을 가진다. OS 트랜지스터를 사용한 반도체 장치로서 예를 들어, 반도체 메모리 장치(특허문헌 1 참조), 프로그래머블 로직 디바이스(특허문헌 2 참조), 무선 태그(특허문헌 3 참조)가 제안되고 있다.
연산 증폭기 회로와 같은 아날로그 신호를 처리하는 회로에는 회로 동작에 최적의 전위를 생성하는 전위 생성 회로를 제공하는 것이 바람직하다. 전위 생성 회로로서는 예를 들어, 밴드 갭 기준(bandgap-reference) 전위 생성 회로가 알려져 있다.
일본국 특개 2011-119675호 공보 일본국 특개 2012-186797호 공보 일본국 특개 2013-016155호 공보
일반적인 연산 증폭기 회로에는 전류원에 상당하는 회로가 필요하고, 전류원으로부터 출력되는 소정의 전류값은 바이어스 전위에 의하여 제어된다. 전류원으로부터 출력되는 전류를 작게 하면 소비 전력을 저감할 수 있지만, 연산 증폭기의 동작 속도가 저하된다. 그러므로 연산 증폭기에는 목적에 따라 최적의 바이어스 전위가 공급되는 것이 바람직하다. 그러나, 제조 공정 편차나 사용 환경에 따라 연산 증폭기마다 최적의 바이어스 전위가 달라진다는 문제가 있다.
이와 같은 문제를 해결하기 위하여 예를 들어, 바이어스 전위를 제어하기 위한 보정 데이터를 플래시 메모리에 저장하고, 이 보정 데이터를 디지털-아날로그 변환함으로써 바이어스 전위(아날로그 전위)를 생성하는 방법이 제안되고 있다. 그러나, 플래시 메모리의 재기록 횟수에 제한이 있기 때문에 다양한 가능성을 고려하여 대량의 보정 데이터를 저장할 필요가 있고, 이 결과 대용량 플래시 메모리가 필요하게 된다. 또한 이 방법에서는 연산 증폭기의 동작 중에 플래시 메모리로부터 보정 데이터가 항상 판독되기 때문에 소비 전력이 증대된다는 문제가 있다.
본 발명의 일 형태의 과제 중 하나는 신규 반도체 장치, 또는 그 신규 구동 방법, 또는 그 신규 제작 방법 등을 제공하는 것이다. 예를 들어, 본 발명의 일 형태의 과제 중 하나는 OS 트랜지스터를 가지는 신규 반도체 장치, 또는 그 신규 구동 방법, 또는 그 신규 제작 방법 등을 제공하는 것이다. 또는, 본 발명의 일 형태의 과제 중 하나는 소비 전력을 삭감할 수 있는 반도체 장치를 제공하는 것, 사용 환경이나 용도에 적합한 신호(전위 신호나 전류 신호)를 생성할 수 있는 반도체 장치를 제공하는 것, 또는 동작 중에 성능의 변경 또는 보상이 가능한 반도체 장치를 제공하는 것 등이다.
또한, 상술한 것 이외의 과제는 본 명세서 등의 기재로부터 저절로 명백해지는 것이며 본 명세서 등의 기재로부터 본 발명의 각 형태에 관한 상술한 것 외의 과제가 추출될 수 있다. 또한, 본 발명의 일 형태는 상술한 모든 과제를 해결할 필요는 없다.
본 발명의 일 형태는 제 1 메모리 회로, 제 1 회로, 및 제 2 메모리 회로를 가지고, 제 1 회로는 제 1 메모리 회로로부터 입력되는 디지털 신호를 아날로그 신호로 변환하고, 제 1 메모리 회로는 입력 노드, 출력 노드, 제 1 트랜지스터, 및 제 1 용량 소자를 가지고, 제 1 용량 소자는 출력 노드와 전기적으로 접속되고, 제 1 트랜지스터는 입력 노드와 출력 노드 사이의 도통 상태를 제어할 수 있고, 입력 노드에는 아날로그 신호가 입력되고, 제 1 트랜지스터는 산화물 반도체를 사용하여 채널이 형성되는 반도체 장치이다.
상술한 형태에서 제 2 메모리 회로의 메모리 셀에는 산화물 반도체를 사용하여 채널이 형성되는 트랜지스터를 제공할 수 있다.
본 명세서 등에서 반도체 장치란, 반도체 특성을 이용한 장치를 말하고, 반도체 소자(트랜지스터, 다이오드 등)를 포함하는 회로나, 이 회로를 가지는 장치 등을 말한다. 또한, 반도체 특성을 이용하여 기능할 수 있는 장치 전반을 말한다. 예를 들어 집적 회로나, 집적 회로를 가지는 칩은 반도체 장치의 일례이다. 또한, 메모리 장치, 표시 장치, 발광 장치, 조명 장치, 및 전자 기기 등은 반도체 장치를 가지는 경우가 있다.
본 명세서 등에서 사용하는 '제 1', '제 2', '제 3'이라는 서수사는, 구성 요소의 혼동을 피하기 위하여 붙인 것에 불과하고 수적으로 한정하는 것이 아님을 부기한다.
전압이란 두 지점간에서의 전위차를 말하고, 전위란 어느 한 지점에서의 정전기장 중의 단위 전하가 가지는 정전 에너지(전기적인 위치 에너지)를 말한다. 다만, 일반적으로 어느 한 지점에서의 전위와 기준이 되는 전위(예를 들어, 접지 전위)의 전위차를 단지 전위 또는 전압이라고 하고, 전위와 전압이 동의어로서 사용되는 경우가 많다. 그러므로 본 명세서 등에서는 특별히 언급하지 않는 한, 전위를 전압으로 바꿔 읽어도 좋고, 전압을 전위로 바꿔 읽어도 좋다.
트랜지스터는 게이트, 소스, 및 드레인이라는 3개의 노드(단자)를 가진다. 게이트는 트랜지스터의 도통 상태를 제어하는 제어 노드로서 기능하는 노드이다. 소스 또는 드레인으로서 기능하는 한 쌍의 입출력 노드는 트랜지스터의 채널형 및 각 단자에 공급되는 전위의 고저에 따라 한쪽이 소스라고 불리고 다른 쪽이 드레인이라고 불린다. 일반적으로 n채널형 트랜지스터에서는 낮은 전위가 공급되는 노드가 소스라고 불리고, 높은 전위가 공급되는 노드가 드레인이라고 불린다. 반대로 p채널형 트랜지스터에서는 낮은 전위가 공급되는 노드가 드레인이라고 불리고, 높은 전위가 공급되는 노드가 소스라고 불린다.
본 명세서 등에서는 회로 구성이나 그 동작의 이해를 쉽게 하기 위하여 트랜지스터의 2개의 입출력 노드 중 한쪽을 소스, 다른 쪽을 드레인으로 하여 설명하는 경우가 있다. 물론, 구동 방법에 따라서는 트랜지스터의 3개의 단자에 인가되는 전위의 대소 관계가 변화되어 소스와 드레인이 바뀌는 경우가 있다. 따라서, 본 발명의 일 형태에서 트랜지스터의 소스와 드레인의 구별은 본 명세서 등에 기재된 것에 한정되지 않는다.
'X와 Y가 접속되어 있다'라고 명시적으로 기재된 경우에는 X와 Y가 전기적으로 접속되어 있는 경우와, X와 Y가 기능적으로 접속되어 있는 경우와, X와 Y가 직접 접속되어 있는 경우를 포함한다. 여기서, X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)이다. 따라서, 소정의 접속 관계, 예를 들어 도면 또는 문장으로 표현된 접속 관계에 한정되지 않고, 도면 또는 문장으로 표현된 접속 관계 이외의 것도 포함한다.
또한, 전기적으로 접속되어 있다는 것은 전류, 전압, 또는 전위가 공급 또는 전송 가능한 상태가 될 수 있는 회로 구성인 것을 포함한다. 따라서, 2개의 구성 요소가 접속되어 있다는 것은 이들이 직접 접속되어 있는 회로 구성뿐만 아니라 전류, 전압, 또는 전위가 공급 또는 전송될 수 있게 배선, 저항 소자, 다이오드, 트랜지스터 등의 소자를 통하여 이들이 전기적으로 접속되어 있는 회로 구성도 그 범주에 포함한다.
또한 회로도에서는 독립된 구성 요소들이 접속된 것처럼 도시되더라도, 실제로는 예를 들어 배선의 일부가 전극으로서도 기능하는 경우 등, 하나의 도전막이 복수의 구성 요소로서의 기능을 함께 가지고 있는 경우도 있다. 본 명세서 등에서 '접속'이라는 용어는 이와 같이 하나의 도전막이 복수의 구성 요소로서의 기능을 겸비하는 경우를 그 범주에 포함한다.
또한, 여기서는 전압이나 트랜지스터에 관한 기재 등에 대하여 설명하였지만 이 외에도 본 명세서 등에서의 기재에 대한 사항을 실시형태 5에 기재하였다.
신규 반도체 장치, 또는 그 신규 구동 방법 또는 그 신규 제작 방법 등을 제공할 수 있게 된다. 예를 들어, OS 트랜지스터를 가지는 신규 반도체 장치, 또는 그 신규 구동 방법, 또는 그 신규 제작 방법 등을 제공할 수 있게 된다. 소비 전력을 삭감할 수 있는 반도체 장치를 제공하는 것, 사용 환경이나 용도에 적합한 신호(전위 신호나 전류 신호)를 생성할 수 있는 반도체 장치를 제공하는 것, 또는 동작 중에 성능의 변경 또는 보상이 가능한 반도체 장치를 제공하는 것 등이 가능하게 된다.
또한, 상술한 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 반드시 상술한 모든 효과를 가질 필요는 없다. 또한, 본 발명의 일 형태에 대하여 상술한 것 이외의 과제, 효과, 및 신규 특징은 본 명세서의 기재 및 도면으로부터 저절로 명백해질 것이다.
도 1은 회로 구성의 일례를 도시한 블록 다이어그램.
도 2는 메모리 장치의 구성의 일례를 도시한 블록 다이어그램.
도 3의 (A) 및 (B)는 각각 메모리 셀의 구성의 일례를 도시한 회로도.
도 4는 아날로그-디지털 변환 회로의 일례를 도시한 회로도.
도 5의 (A)는 센서 유닛의 일례를 도시한 블록 다이어그램이고, (B)는 연산 증폭기의 일례를 도시한 회로도.
도 6은 무선 태그의 일례를 도시한 블록 다이어그램.
도 7의 (A)~(F)는 무선 태그의 사용예를 도시한 도면.
도 8은 반도체 장치의 구성의 일례를 도시한 단면도.
도 9는 반도체 장치의 구성의 일례를 도시한 단면도.
도 10의 (A)는 전자 부품의 제작 방법의 일례를 나타낸 흐름도이고, (B)는 전자 부품의 구성의 일례를 도시한 사시 모식도.
도 11은 전자 기기의 일례를 도시한 도면.
도 12의 (A)~(F)는 전자 기기의 일례를 도시한 도면.
본 발명의 실시형태에 대하여 이하에서 설명한다. 다만, 본 발명의 일 형태는 이하의 설명에 한정되지 않고 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 내용을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명의 일 형태는 이하에 기재된 실시형태의 내용에 한정하여 해석되는 것은 아니다.
도면에 있어서 동일한 요소 또는 같은 기능을 가지는 요소, 동일한 재질의 요소, 또는 동시에 형성되는 요소 등에는 동일한 부호를 붙이는 경우가 있고 그 반복 설명을 생략하는 경우가 있다. 또한, 동일한 부호를 사용하는 경우, 그 중에서도 특별히 구별할 필요가 있을 때는 부호에 '_1', '_2', '[n]', '[m, n]' 등의 식별용 부호를 부기하는 경우가 있다. 예를 들어, 메모리 셀 어레이 내의 복수의 배선(WWL)을 각각 구별하는 경우에는 메모리 셀 어레이의 주소 번호(행 번호)를 이용하여, 2행째 배선(WWL)을 배선(WWL[2])이라고 기재한다.
본 명세서 등에서 예를 들어, 클럭 신호 CLK를 단순히 신호 CLK나, CLK 등이라고 생략하여 기재하는 경우가 있다. 이것은 다른 구성 요소(예를 들어 신호, 전압, 전위, 회로, 소자, 전극, 배선 등)에 대해서도 마찬가지이다.
이하에 본 발명의 복수의 실시형태를 기재하지만 실시형태들은 서로 적절히 조합될 수 있다. 또한, 하나의 실시형태에 여러 개의 구성예가 기재된 경우, 구성예들은 서로 적절히 조합될 수 있다.
(실시형태 1)
본 실시형태에서는 반도체 장치의 일례로서 출하 후에 사용자가 프로그램할 수 있는 반도체 장치에 대하여 설명한다. 또한, 동작 중에 성능의 변경 또는 보상이 가능한, 즉 동적 재구성이 가능한 반도체 장치에 대하여 설명한다.
<<회로(10): 전위 생성 회로>>
도 1에 반도체 장치의 일례를 도시하였다. 도 1에 도시된 회로(10)는 전위를 생성하는 기능을 가지고, 전위 생성 회로로서 기능할 수 있다. 회로(10)는 메모리 장치(101), 디지털-아날로그 변환 회로(DAC)(102), 및 회로(103)를 가진다.
<회로(103)>
회로(103)는 트랜지스터(M1), 용량 소자(C1), 및 노드(N1)를 가진다. 노드(N1)는 회로(10)의 출력 노드(OUT10)와 전기적으로 접속되어 있다. 트랜지스터(M1)의 소스 및 드레인 중 한쪽은 메모리 장치(101)의 출력 노드와 전기적으로 접속되고, 다른 쪽은 노드(N1)와 전기적으로 접속되어 있다. 노드(N1)의 전위 Vb는 전원 전위, 기준 전위, 바이어스 전위 등으로서 다른 회로에 공급된다.
트랜지스터(M1)의 게이트에는 신호 Sos1이 입력된다. 용량 소자(C1)의 한 쌍의 전극(단자) 중 한쪽은 노드(N1)와 전기적으로 접속되고, 다른 쪽은 전위 또는 신호가 공급되는 배선(미도시)과 전기적으로 접속되어 있다. 이 배선의 전위는 예를 들어, 접지 전위 또는 0V로 할 수 있다.
트랜지스터(M1)의 소스와 드레인 사이의 전류('드레인 전류'라고 함)에 의하여 용량 소자(C1)가 충방전된다. 용량 소자(C1)는 노드(N1)의 전위(Vb)를 유지하는 유지 용량으로서 기능한다. 즉, 회로(103)는 샘플 앤 홀드 회로로서 기능할 수 있다. 또는, 회로(103)는 노드(N1)의 전위 Vb의 값을 아날로그 값으로서 기억하는 아날로그 메모리 회로로서 기능할 수 있다. 회로(103)에서 데이터가 장기간에 걸쳐 유지될 수 있도록, 트랜지스터(M1)의 오프 상태 시의 드레인 전류(오프 전류)는 매우 작은 것이 바람직하다. 이것은 트랜지스터(M1)의 오프 전류가 작을수록 노드(N1)의 전위 Vb의 변동이 억제되기 때문이다.
트랜지스터의 오프 전류를 매우 작게 하기 위해서는, 채널 형성 영역을 포함하는 반도체층을 밴드 갭이 2.5eV 이상이고 캐리어 농도가 1×1014cm-3 이하인 반도체층으로 하면 좋다. 이와 같은 특성을 나타내는 반도체층으로서는 예를 들어 산화물 반도체층을 들 수 있다. 따라서, 노드(N1)의 전위를 재기록하는 빈도를 저감하기 위하여, 트랜지스터(M1)를 OS 트랜지스터로 하는 것이 매우 효과적이다. OS 트랜지스터는 소스와 드레인 사이의 전압이 10V일 때 실온(25℃ 정도)에서 채널 폭 1μm당 규격화된 오프 전류가 10×10-21A(10zA(zeptoampere)) 이하일 수 있다.
또한, OS 트랜지스터에서는 고온 환경(100℃ 이상)에서도 오프 전류가 실온에서의 그것과 같은 정도로 유지된다. 그러므로 트랜지스터(M1)를 OS 트랜지스터로 함으로써 고온 환경에서도 노드(N1)의 전위 Vb 변동량을 실온에서의 그것과 같은 정도로 할 수 있다.
본 발명의 일 형태에 따른 반도체 장치(예를 들어 회로(10))에 사용되는 OS 트랜지스터에서, 채널이 형성되는 영역을 포함하는 산화물 반도체층은 하나의 산화물 반도체막으로 형성되어도 좋고, 2개 이상의 산화물 반도체막으로 형성되어도 좋다. 산화물 반도체층을 구성하는 산화물 반도체막은 적어도 In, Ga, Sn, 및 Zn 중 1종류 이상의 원소를 포함하는 산화물 반도체로 형성되는 것이 바람직하다. 이와 같은 산화물 반도체로서는 In-Sn-Ga-Zn 산화물, In-Ga-Zn 산화물, In-Sn-Zn 산화물, In-Al-Zn 산화물, Sn-Ga-Zn 산화물, Al-Ga-Zn 산화물, Sn-Al-Zn 산화물, In-Zn 산화물, Sn-Zn 산화물, Al-Zn 산화물, Zn-Mg 산화물, Sn-Mg 산화물, In-Mg 산화물, In-Ga 산화물, In 산화물, Sn 산화물, Zn 산화물 등을 사용할 수 있다. 또한, 상술한 산화물 반도체가 In, Ga, Sn, 및 Zn에 더하여 예를 들어, SiO2를 포함하여도 좋다.
(동작예)
메모리 장치(101)에는 Vb의 값을 설정하는 컨피규레이션·데이터(CFGD_Vb)가 저장되어 있다. 컨피규레이션·데이터(CFGD_Vb)는 n(n은 자연수임)비트의 디지털 데이터이다. 노드(N1)의 전위 Vb를 설정하는 경우, 메모리 장치(101)에 의한 컨피규레이션·데이터(CFGD_Vb)의 판독이 요구된다. 메모리 장치(101)는 컨피규레이션·데이터(CFGD_Vb)를 n비트의 디지털 신호 Sdg[n-1:0]로서 디지털-아날로그 변환 회로(DAC)(102)에 출력한다. 디지털-아날로그 변환 회로(DAC)(102)는 디지털 신호 Sdg[n-1:0]를 아날로그 신호 Sang로 변환하여 출력한다. 아날로그 신호 Sang는 디지털 신호 Sdg[n-1:0]의 값에 대응하는 크기의 아날로그 전위 신호이다.
신호 Sos1에 의하여 트랜지스터(M1)의 게이트의 전위를 제어하여 트랜지스터(M1)를 온 상태로 한다. 이로써 디지털-아날로그 변환 회로(DAC)(102)의 출력 노드와 노드(N1)가 전기적으로 접속된다. 노드(N1)의 전위 Vb는 아날로그 신호 Sang의 전위에 따른 크기가 된다. 이 후, 트랜지스터(M1)를 오프 상태로 함으로써 노드(N1)는 전기적으로 부유 상태가 되고, 회로(103)는 전위 Vb를 유지하는 상태가 된다.
<메모리 장치(101)>
도 2는 메모리 장치(101)의 구성의 일례를 도시한 블록 다이어그램이다. 도 2에 도시된 바와 같이 메모리 장치(101)는 메모리 셀 어레이(121), 로 드라이버(122), 및 칼럼 드라이버(123)를 가진다. 메모리 장치(101)에는 회로(125)가 전기적으로 접속되어 있다.
회로(125)는 메모리 장치(101)의 파워 게이팅 회로로서 기능할 수 있다. 회로(125)는 트랜지스터(M25) 및 노드(N25)를 가진다. 노드(N25)는 메모리 장치(101)의 전원 전위가 입력되는 전원 노드이며, 예를 들어 메모리 장치(101)의 고전원 전위 VDD_mem이 입력된다. 트랜지스터(M25)의 게이트에는 신호 Spg가 입력된다. 트랜지스터(M25)의 소스 및 드레인 중 한쪽은 노드(N25)와 전기적으로 접속되고, 다른 쪽은 메모리 장치(101) 내의 고전원 전위 VDD_mem이 입력되는 전원 노드와 전기적으로 접속되어 있다. 신호 Spg의 전위를 제어하여 트랜지스터(M25)를 오프 상태로 함으로써 메모리 장치(101)에 대한 전원 공급을 차단할 수 있다. 트랜지스터(M25)는 n채널형 트랜지스터라도 좋고 p채널형 트랜지스터라도 좋다.
메모리 셀 어레이(121)는 복수의 메모리 셀(131) 및 복수의 배선(WWL, RWL, BL, 및 SL)을 가진다. 로 드라이버(122)는 배선(WWL 및 RWL)을 구동시킨다. 칼럼 드라이버(123)는 배선(BL 및 SL)을 구동시킨다. 또한, 칼럼 드라이버(123)는 판독 회로도 포함하고, 배선(BL)은 판독 동작에 의하여 선택된 메모리 셀(131)에 의해서도 구동된다.
메모리 장치(101)는 적어도 컨피규레이션·데이터(CFGD_Vb)를 기억할 수 있으면 되기 때문에 기억 용량이 작은 반도체 메모리 장치로 할 수 있다. 메모리 장치(101)의 기억 용량이 작은 경우, 회로(10)가 제공되는 반도체 장치의 제어 회로가 로 드라이버(122)와 칼럼 드라이버(123)로서 기능하여도 좋다. 또한, 회로(10)에 메모리 장치(101)를 제공하지 않고, 회로(10)가 제공되는 반도체 장치의 반도체 메모리 장치에 컨피규레이션·데이터(CFGD_Vb)를 기억시켜도 좋다. 이 경우 컨피규레이션·데이터(CFGD_Vb)를 기억하는 반도체 메모리 장치는 메모리 장치(101)와 같은 구성으로 하는 것이 바람직하다.
<메모리 셀>
메모리 셀 어레이(121)의 메모리 셀(131)로서는 예를 들어 2개 또는 3개의 트랜지스터를 가지는 게인 셀(gain cell)을 적용할 수 있다. 도 3에 메모리 셀(131)에 적용할 수 있는 메모리 셀의 구성의 일례를 도시하였다. 도 3의 (A)는 2T형 게인 셀의 일례, (B)는 3T형 게인 셀의 일례를 도시한 것이다.
도 3의 (A)에 도시된 바와 같이 메모리 셀(31)은 트랜지스터(MW1), 트랜지스터(MR1), 용량 소자(CS1), 및 노드(FN31)를 가진다.
노드(FN31)는 데이터 유지 노드로서 기능한다. 트랜지스터(MW1)의 게이트는 배선(WWL)과 전기적으로 접속되고, 소스 및 드레인 중 한쪽은 배선(BL)과 전기적으로 접속되고, 다른 쪽은 노드(FN31)와 전기적으로 접속되어 있다. 트랜지스터(MW1)는 기록 트랜지스터로서 기능하며, 기록하는 데이터가 입력되는 배선(BL)과 데이터를 유지하는 노드(FN31) 사이의 도통 상태를 제어하는 스위치로서 기능한다. 트랜지스터(MR1)의 게이트는 노드(FN31)와 전기적으로 접속되고, 소스 및 드레인 중 한쪽은 배선(BL)과 전기적으로 접속되고, 다른 쪽은 배선(SL)과 전기적으로 접속되어 있다. 트랜지스터(MR1)는 판독 트랜지스터로서 기능하며, 노드(FN31)에 축적되는 전하를 증폭하여 드레인 전류로서 출력하는 기능을 가진다. 용량 소자(CS1)의 한 쌍의 전극(단자) 중 한쪽은 배선(RWL)과 전기적으로 접속되고, 다른 쪽은 노드(FN31)와 전기적으로 접속되어 있다. 용량 소자(CS1)는 노드(FN31)의 전위를 유지하는 유지 용량으로서 기능한다. 또한, 용량 소자(CS1)는 노드(FN31)를 배선(RWL)과 용량 결합시키기 위한 것이다.
데이터 기록 시에는 배선(WWL)의 전위에 의하여 트랜지스터(MW1)가 온 상태가 되어 배선(BL)의 전위가 노드(FN31)에 기록된다. 또한, 트랜지스터(MR1)가 온 상태가 되지 않도록 배선(RWL) 및/또는 배선(SL)의 전위가 조정된다. 데이터 유지 시에는 트랜지스터(MW1)를 오프 상태로 하여 노드(FN31)를 전기적으로 부유 상태로 한다. 노드(FN31)는 데이터 유지 노드로서 기능한다. 데이터 판독 시에는 배선(WWL)의 전위에 의하여 트랜지스터(MW1)는 오프 상태로 유지된다. 배선(BL)을 소정의 전위로 프리 차지한 후에 전기적으로 부유 상태로 한다. 배선(RWL) 및/또는 배선(SL)의 전위를 조정하여 노드(FN31)의 전위를 상승 또는 하강시킨다. 트랜지스터(MR1)가 n채널형 트랜지스터인 경우에는 노드(FN31)의 전위를 상승시키고, p채널형 트랜지스터인 경우에는 하강시킨다. 트랜지스터(MR1)에 드레인 전류가 흐르면 배선(BL)의 전위가 상승 또는 하강된다. 트랜지스터(MR1)가 오프 상태로 유지되면 배선(BL)의 전위는 변동되지 않는다. 칼럼 드라이버(123)의 판독 회로에서 배선(BL)의 전위를 검출한다.
데이터 유지 기간에 노드(FN31)의 전위 하강을 가능한 한 억제하기 위하여 트랜지스터(MW1)도 회로(103)의 트랜지스터(M1)와 마찬가지로 오프 전류가 매우 작은 트랜지스터로 하는 것이 바람직하다. 따라서, 트랜지스터(MW1)도 트랜지스터(M1)와 마찬가지로 OS 트랜지스터로 하면 좋다. 회로(125)에 의한 파워 게이팅 등으로 전원 전위 VDD_mem이 차단되면 노드(FN31)는 전기적으로 부유 상태가 되지만, OS 트랜지스터를 사용한 경우, 전원 전위 VDD_mem의 공급이 차단되고 있는 기간에도 노드(FN31)의 전위 변동을 억제할 수 있다. 즉, 메모리 장치(101)를 비휘발성 반도체 메모리 장치로서 동작시킬 수 있다. 또한, 트랜지스터(MR1)를 OS 트랜지스터로 함으로써 고온 환경(100℃ 이상)에서도 노드(FN31)의 전위 변동을 실온에서의 그것과 같은 정도로 억제할 수 있다.
3T형 게인 셀은, 2T형 게인 셀에 하나의 판독 트랜지스터를 추가한 회로 구성을 가진다. 도 3의 (B)에 도시된 바와 같이 메모리 셀(32)은 메모리 셀(31)에 트랜지스터(MR2)를 추가한 메모리 회로이다. 또한, 3T형 게인 셀에서는 트랜지스터(MR1)의 게이트 용량을 노드(FN31)의 유지 용량으로서 기능시킬 수 있기 때문에 용량 소자(CS1)가 필요하지 않을 수 있다. 용량 소자(CS1)를 제공하면 유지 기간을 길게 할 수 있다.
트랜지스터(MR2)의 게이트는 배선(RWL)과 전기적으로 접속되고, 소스 및 드레인 중 한쪽은 배선(BL)과 전기적으로 접속되고, 다른 쪽은 트랜지스터(MR1)의 소스 또는 드레인과 전기적으로 접속되어 있다. 트랜지스터(MR2)는 트랜지스터(MR1)와 배선(BL) 사이의 도통 상태를 제어하는 스위치로서 기능한다. 메모리 셀(32)은 메모리 셀(31)과 마찬가지로 동작한다. 기록 동작 시에는 배선(RWL)의 전위에 의하여 트랜지스터(MR2)를 오프 상태로 한다. 판독 시에는 배선(RWL)의 전위에 의하여 트랜지스터(MR2)를 온 상태로 하여 배선(BL)과 트랜지스터(MR1)의 소스 또는 드레인을 전기적으로 접속한다.
메모리 셀(31, 32)에서는 하나의 배선(BL)을 기록용 및 판독용 비트 라인으로서 이용하지만 배선(BL)을 기록용과 판독용으로 나누어도 좋다. 배선(BL)을 기록용 비트 라인으로서 사용하는 경우, 판독용 비트 라인을 메모리 셀(31)에서는 트랜지스터(MR1)와 전기적으로 접속하고, 메모리 셀(32)에서는 트랜지스터(MR2)와 전기적으로 접속하면 좋다.
<디지털-아날로그 변환 회로(DAC)(102)>
도 4에 디지털-아날로그 변환 회로(DAC)(102)의 회로도를 도시하였다. 도 4는 3비트 입력의 DAC의 일례를 도시한 것이다.
디지털-아날로그 변환 회로(DAC)(102)는 회로(140) 및 회로(141)를 가진다. 노드(N40~N42)는 디지털 신호 Sdg[2:0]의 입력 노드이다. 노드(N43~N45)는 회로(140)의 출력 노드이다. 회로(140)는 논리 연산 기능을 가지는 조합 회로이다. 도 4의 예에서 회로(140)는 3개의 AND 게이트 회로(40~42)를 가진다. AND 게이트 회로(40~42)는 각각 입력 노드가 배선(145)과 전기적으로 접속되어 있다. 회로(141)는 래더 저항 회로이며 DA 변환부로서 기능한다. 회로(141)의 출력 노드(N46)는 회로(103)의 입력 노드와 전기적으로 접속되어 있다.
디지털 신호 Sdg[2:0]를 아날로그 신호로 변환할 때는 배선(145)에 논리값 1을 입력하여 노드(N40~N42)의 논리값과 같은 논리값을 노드(N43~N45)로부터 출력시킨다. 노드(N43~N45)의 논리값에 대응하는 3비트의 디지털값은 회로(141)에서 아날로그 값으로 변환된다. 구체적으로는 회로(141)의 출력 노드(N46)의 아날로그 전위 Vn46이 아날로그 값에 대응한다. 노드(N46)의 아날로그 전위 Vn46은 아날로그 신호(전위 신호) Sang로서 회로(103)에 입력된다.
노드(N46)에 출력되는 아날로그 전위 Vn46은 회로(103)에 있어서 트랜지스터(M1)를 통하여 노드(N1)에 저장된다. 구체적으로는 트랜지스터(M1)를 소정의 기간 동안 온 상태로 하여 아날로그 신호 Sang를 샘플링한 후에 트랜지스터(M1)를 오프 상태로 한다. 노드(N1)는 전기적으로 부유 상태이고 그 전위 Vb는 아날로그 전위 Vn46에 대응하는 전위가 된다.
디지털-아날로그 변환 회로(DAC)(102)에 있어서 배선(145)의 전위를 논리값 0에 대응하는 전위로 함으로써 노드(N43~N45)의 전위를 논리값 0에 대응하는 전위로 리셋할 수 있다. 이 경우 아날로그 전위 Vn46은 회로(10)의 저전원 전위(예를 들어 0V)가 된다. 따라서, 배선(145)의 전위를 제어함으로써 회로(10)로부터의 전위 Vb의 출력을 정지할 수 있다. 또한, 메모리 장치(101)의 전원 공급이 정지됨으로써 노드(N40~N42)의 전위가 논리값 0의 전위가 되는 경우에는 회로(140) 및 배선(145)을 생략할 수 있다.
도 3에 도시된 메모리 셀(31) 및 메모리 셀(32)은 노드(FN31)에서 데이터가 유지되는 구조의 게인 셀이므로 원리적으로 열화되지 않는다. 그러므로, 메모리 장치(101)의 재기록 가능 횟수는 원리적으로 무제한이 된다. 따라서, 회로(10)의 제조 후에 메모리 장치(101)에 저장되어 있는 컨피규레이션·데이터(CFGD_Vb)를 적절히 재기록할 수 있기 때문에, 출하 시에 다수의 컨피규레이션·데이터(CFGD_Vb)의 세트를 메모리 장치(101)에 저장해 둘 필요가 없다. 즉, 메모리 장치(101)의 용량은 적어도 디지털-아날로그 변환 회로(DAC)(102)에 출력되는 디지털 데이터의 비트수이면 좋다. 또한, 메모리 장치(101)의 재기록 가능 횟수는 무제한이기 때문에 출하 후에 컨피규레이션·데이터(CFGD_Vb)를 그때그때 재기록할 수 있다. 예를 들어, 회로(10)의 동작 중에 컨피규레이션·데이터(CFGD_Vb)를 갱신할 수 있다. 즉, 회로(10)는 성능, 특성, 또는 기능 등을 동적으로 변경할 수 있는, 동적 재구성이 가능한 아날로그 회로로서 동작시킬 수 있다. 따라서, 반도체 장치에 회로(10)를 제공하면 사용 환경, 특성 열화, 및 제조 공정에 따른 특성 편차에 맞춰 최적의 전위 Vb를 항상 생성할 수 있게 된다.
또한, 회로(103)의 노드(N1)에서 회로(10)의 출력 전위 Vb를 장기간에 걸쳐 유지할 수 있다. 노드(N1)의 전위를 적절한 전위로 하고 나서는 메모리 장치(101) 및 디지털-아날로그 변환 회로(DAC)(102)에 대한 전원 공급을 차단할 수 있기 때문에 회로(10)의 소비 전력을 삭감할 수 있다.
회로(10)에서는 제조 공정 편차, 사용 환경이나 목적에 맞춰 최적의 전위를 생성할 수 있다. 따라서, 회로(10)를 전위 생성 회로로서 사용하면 반도체 장치의 성능이나 신뢰성을 향상시킬 수 있게 되거나 사용 가능한 온도 범위를 확대할 수 있게 된다. 이하에서는 회로(10)를 사용한 반도체 장치의 구성예에 대하여 설명한다.
<<센서 유닛>>
도 5의 (A)에 센서 유닛의 일례를 도시하였다. 센서 유닛(150)은 회로(10), 센서 회로(151), 연산 증폭기(AMP)(152), 및 아날로그-디지털 변환 회로(ADC)(153)를 가진다. 센서 회로(151)는 검출한 정보를 아날로그 신호(전류 신호 또는 전위 신호)로 변환하여 출력하는 기능을 가진다. 연산 증폭기(AMP)(152)에서는 센서 회로(151)의 출력 신호를 증폭하여 출력한다. 연산 증폭기(AMP)(152)로부터 출력된 신호(아날로그 신호)는 아날로그-디지털 변환 회로(ADC)(153)에서 디지털 신호로 변환된다. 아날로그-디지털 변환 회로(ADC)(153)는 필요에 따라 제공하면 좋다.
<센서 회로>
센서 회로(151)에 대한 특별한 제한은 없다. 센서 회로(151)에는 힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광(예를 들어 가시광, 적외광), 액체, 자기(磁氣), 온도, 화학 물질, 소리, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 또는 냄새 등을 측정 또는 검출하는 기능을 가지는 회로가 적용된다. 도 5의 (A)에는 센서 회로(151)를 온도 센서 회로로서 기능시키는 경우의 예를 도시하였다.
센서 회로(151)는 전기적으로 직렬로 접속된 저항 소자(R1)와 저항 소자(R2)를 가진다. 저항 소자(R1)와 저항 소자(R2)가 접속되는 노드(N50)가 센서 회로(151)의 출력 노드이다. 저항 소자(R1)와 저항 소자(R2)는 온도 특성이 상이한 저항 소자들이며, 예를 들어 한쪽을 도체로 구성하고 다른 쪽을 반도체로 구성하면 좋다. 직렬로 접속된 저항 소자(R1)와 저항 소자(R2)의 양쪽 단자들에는 측정 기준이 되는 전위가 인가되고, 온도에 따라 저항 소자(R1) 및 저항 소자(R2)의 저항값이 변화됨으로써 노드(N50)의 전위가 변화된다. 노드(N50)는 연산 증폭기(AMP)(152)의 비반전 입력 노드(+)와 전기적으로 접속되어 있다. 노드(N50)의 전위는 연산 증폭기(AMP)(152)에 의하여 증폭된다.
<연산 증폭기>
도 5의 (A)에 도시된 바와 같이 센서 유닛(150)에서 회로(10)는 연산 증폭기(AMP)(152)의 바이어스 전위 VBIAS를 생성하는 회로로서 기능한다. 회로(10)의 출력 노드(OUT10)의 전위 Vb가 바이어스 전위 VBIAS에 대응한다. 도 5의 (B)는 연산 증폭기(AMP)(152)의 일례를 도시한 회로도이다.
도 5의 (B)에 도시된 바와 같이 연산 증폭기(AMP)(152)에서는 입력단에 트랜지스터(M61~M65)를 가지는 차동 증폭 회로(161)가 제공되고, 출력단에 트랜지스터(M66), 트랜지스터(M67), 및 용량 소자(C66)를 가지는 소스 접지 증폭 회로(162)가 제공되어 있다. 용량 소자(C66)는 연산 증폭기(AMP)(152)의 발진을 방지하기 위한 위상 보상 용량 소자로서 기능한다.
노드(N61)는 고전원 전위가 입력되는 전원 노드이고, 노드(N62)는 저전원 전위가 입력되는 전원 노드이다. 트랜지스터(M63)의 게이트가 비반전 입력 노드(+)가 되고, 트랜지스터(M64)의 게이트가 반전 입력 노드(-)가 된다. 트랜지스터(M66)와 트랜지스터(M67)의 접속부(노드(N64))는 연산 증폭기(AMP)(152)의 출력 노드(OUT60)와 전기적으로 접속되어 있다. 반전 입력 노드(-)는 노드(OUT60)와 전기적으로 접속되며 부귀환(negative feedback)이 걸린다.
트랜지스터(M65)는 차동 증폭 회로(161)의 전류원으로서 기능하고, 트랜지스터(M67)는 소스 접지 증폭 회로(162)의 전류원으로서 기능한다. 트랜지스터(M65) 및 트랜지스터(M67)의 게이트는 회로(10)의 출력 노드(OUT10)와 접속되며 바이어스 전위 VBIAS가 입력된다. 트랜지스터(M65) 및 트랜지스터(M67)는 OS 트랜지스터로 하는 것이 바람직하다. Si 트랜지스터보다 게이트 절연층이 두껍게 형성된 OS 트랜지스터의 게이트 누설 전류는 Si 트랜지스터에 비하여 매우 작을 수 있다. 그러므로, 트랜지스터(M1)를 OS 트랜지스터로 하면 트랜지스터(M1)가 오프 상태일 때 회로(10)의 노드(N1)의 전위가 매우 긴 기간 동안 유지될 수 있다. 이것은, 센서 유닛(150)의 소비 전력 삭감에 기여한다.
센서 유닛(150)에서 회로(10)의 용량 소자(C1)의 용량이 작은 경우, 트랜지스터(M1)의 오프 전류가 매우 작음에도 불구하고 노드(N64)의 전위가 변화되면 트랜지스터(M67)의 게이트와 소스 사이의 용량(게이트 용량) 등의 결합 용량의 영향으로 노드(N1)의 전위가 변동될 수 있다. 그러므로 노드(N1)의 기생 용량(예를 들어, 트랜지스터(M67)의 게이트 용량)의 영향을 무시할 수 있을 정도로 용량 소자(C1)의 용량값을 크게 하는 것이 바람직하다.
센서 유닛(150)에서는 회로(10)에 의하여 연산 증폭기(AMP)(152)의 바이어스 전위 VBIAS를 적절히 조절할 수 있기 때문에 동작 중에 센서 유닛(150)의 성능이나 특성을 변경 또는 보상할 수 있다. 즉, 센서 유닛(150)은 동적 재구성이 가능한 아날로그 회로라고 할 수 있다.
<<무선 태그>>
여기서는 반도체 장치의 일례로서 센서 유닛이 제공된 무선 태그에 대하여 설명한다. 도 6은 무선 태그의 일례를 도시한 블록 다이어그램이다. 또한, 무선 태그는 RFID 태그, RFID, RF 태그, ID 태그, IC 태그, IC 칩, 전자 태그, 무선 IC 태그 등이라고 불린다.
도 6은 무선 태그의 구성예를 도시한 블록 다이어그램이다. 도 6의 예에서 무선 태그(200)는 패시브형 무선 태그이고 그 통신 대역은 UHF대역이다. 물론, 무선 태그(200)는 전지를 내장한 액티브형 무선 태그로 할 수 있다. 또한, 통신 대역은 무선 태그(200)의 용도에 따라 적절히 결정할 수 있다.
도 6에 도시된 바와 같이 무선 태그(200)는 안테나(250) 및 회로부(260)를 포함한다. 회로부(260)는 안테나(250)가 수신한 신호를 처리하는 기능, 수신한 신호에 따라 응답 데이터를 생성하는 기능, 및 응답 데이터를 안테나(250)로부터 반송파로서 출력하는 기능 등을 가진다. 회로부(260)는 하나의 IC 칩에 집적되고, 무선 칩이나 RF 칩 등이라고 불리는 전자 부품이다. 도 6에 도시된 바와 같이, 회로부(260)는 예를 들어 입력/출력부(IN/OUT)(210), 아날로그부(220), 로직부(230), 및 메모리부(240)를 가진다.
<<로직부>>
로직부(230)는 회로부(260)를 제어한다. 로직부(230)는 예를 들어, 제어 회로, 클럭 생성 회로, 디코더 회로, CRC 회로, 난수 발생 회로, 출력 신호 생성 회로, 및 레지스터 등을 가진다.
제어 회로는 회로부(260)를 제어하며 예를 들어, 메모리부(240)로의 액세스 제어, 송신 제어 등을 한다. 디코더 회로는 버퍼 회로(224)로부터 출력된 신호를 복호화한다. CRC 회로는 디코더 회로로부터 입력되는 신호로부터 CRC(순환 중복 검사) 부호를 산출하는 회로이다. 출력 신호 생성 회로는 신호 MOD_OUT을 생성하는 회로이다.
<<메모리부>>
메모리부(240)에는 메모리 장치(101)와 같은 구성을 가지는 반도체 메모리 장치가 적용된다. 이로써 메모리부(240)를 실질적으로 비휘발성 메모리 장치로서 기능시킬 수 있으므로 무선 태그(200)가 신호를 수신할 수 없는 환경에서도 메모리부(240)에서 데이터를 유지할 수 있다.
<입력/출력부>
입력/출력부(210)는 정류 회로(211), 리미터 회로(212), 복조 회로(213), 및 변조 회로(214)를 가진다.
정류 회로(211)는 안테나(250)로부터의 입력 신호(반송파 ANT)를 정류하여 전위 VIN을 생성하는 회로이다. 전위 VIN은 회로(아날로그부(220), 로직부(230), 메모리부(240))의 기전력으로서 사용된다. 리미터 회로(212)는 전위 VIN이 대전압이 되는 것을 방지하기 위한 보호 회로이다. 복조 회로(213)는 안테나(250)가 수신한 반송파 ANT를 복조하기 위한 회로이다. 복조 회로(213)에 의하여 복조된 반송파 ANT는 입력/출력부(210)로부터 출력된다.
변조 회로(214)는 로직부(230)로부터 송신된 신호 MOD_OUT(디지털 신호)을 반송파 ANT에 중첩하기 위한 회로이다. 예를 들어, 변조 방식이 ASK(Amplitude Shift Keying) 방식인 경우, 변조 회로(214)에서는 로직부(230)로부터 송신된 신호 MOD_OUT에 따라 반송파 ANT가 변조되어, 피변조파가 안테나(250)로부터 송신된다.
<아날로그부>
아날로그부(220)는 전원 회로(221), 검출 회로(222), 리셋 회로(223), 버퍼 회로(224), 발진 회로(225), 플래그 유지 회로(226), 및 센서 유닛(227)을 가진다. 아날로그부(220)는 아날로그 신호 처리 회로이며, 회로(아날로그부(220), 로직부(230), 메모리부(240))의 동작 전위를 생성하는 기능, 클럭 신호를 생성하는 기능, 및 수신한 신호를 디지털 신호로 변환하여 로직부(230)에 전송하는 기능 등을 가진다.
전원 회로(221)는 회로(아날로그부(220), 로직부(230), 메모리부(240))의 동작 전위를 생성하는 회로이다. 전원 회로(221)는 하나의 동작 전위 또는 크기가 다른 복수의 동작 전위를 생성한다. 검출 회로(222)는 전위 VIN이 규정값보다 높은지 낮은지를 검출하고, 검출 결과에 따른 디지털 신호를 생성하는 기능을 가진다. 검출 회로(222)로부터 출력되는 디지털 신호는 로직부(230)를 기동시키는 트리거 신호로서 사용된다. 리셋 회로(223)는 전원 회로(221)에 의하여 생성되는 전위를 감시하며 로직부(230)를 리셋하는 리셋 신호를 생성한다.
버퍼 회로(224)는, 복조 회로(213)에 의하여 복조되어 추출된 직렬 데이터를 로직부(230)에 전송하기 위한 회로이다. 발진 회로(225)는 전원 회로(221)에 의하여 생성된 전위 신호로부터 기준 클럭 신호를 생성하는 회로이다. 플래그 유지 회로(226)는 플래그 데이터를 유지하기 위한 회로이다. 플래그는 무선 태그(200)의 상태를 나타내는 데이터이다. 플래그의 상태 유지 기간은 국제 표준 규격으로 결정되어 있다.
(센서 유닛)
센서 유닛(227)은 센서 유닛(150)(도 5의 (A) 참조)과 같은 구성을 가지며 회로(11), 센서 회로(151), 연산 증폭기(AMP)(152), 및 아날로그-디지털 변환 회로(ADC)(153)를 가진다. 회로(11)는 전위 생성 회로로서 제공되어 있고, 연산 증폭기(AMP)(152)의 바이어스 전위 VBIAS를 생성한다. 회로(11)는 디지털-아날로그 변환 회로(DAC)(102) 및 회로(103)를 가지고, 도 1에서 메모리 장치(101)를 생략한 회로 구성을 가진다. 디지털-아날로그 변환 회로(DAC)(102)에서 처리하는 컨피규레이션·데이터(CFGD_Vb)는 메모리부(240)에 저장되어 있다. 로직부(230)에 의한 제어로 메모리부(240)로부터 컨피규레이션·데이터(CFGD_Vb)가 판독되어 센서 유닛(227)의 디지털-아날로그 변환 회로(DAC)(102)에 출력된다.
센서 유닛(227)에 의하여 검출된 데이터는 로직부(230)로 송신된다. 로직부(230)는 센서 유닛(227)으로부터의 출력 신호에 따라 신호 MOD_OUT을 생성한다. 신호 MOD_OUT은 변조 회로(214)에 의하여 변조되어 안테나(250)로부터 송신된다. 리더/라이터(미도시)는 무선 태그(200)로부터의 신호를 수신하고 그 수신 신호를 해석한다. 무선 태그(200)의 응답 속도나 소비 전력이 최적값에서 벗어난 경우, 리더/라이터는 컨피규레이션·데이터(CFGD_Vb)를 갱신하는 명령을 송신한다. 무선 태그(200)가 이 명령을 수신하면 메모리부(240)의 컨피규레이션·데이터(CFGD_Vb)가 재기록된다.
이와 같이 무선 태그(200)와 리더/라이터 간의 통신에 의하여 무선 태그(200)에 저장된 컨피규레이션·데이터(CFGD_Vb)를 최적의 데이터로 적절히 갱신할 수 있다. 그러므로 리더/라이터에는 사용 환경 등에 맞는 컨피규레이션·데이터(CFGD_Vb)의 최적값 테이블이 저장되어 있다. 리더/라이터에서는 무선 태그(200)로부터 송신된 신호를 처리하여 컨피규레이션·데이터(CFGD_Vb)의 최적값을 계산하고, 저장되어 있는 테이블에서 최적의 데이터를 선택한다. 따라서, 무선 태그(200)에서 컨피규레이션·데이터(CFGD_Vb)의 최적값을 계산하거나 복수의 데이터에서 최적값을 선택할 필요가 없다. 즉, 센서 유닛(227)의 성능 최적화를 위하여 무선 태그(200)에서의 처리 속도(클럭 주파수)를 높일 필요가 없기 때문에 무선 태그(200)의 소비 전력 증가를 억제할 수 있다. 이에 따라 센서 유닛(227)을 제공하여도 무선 태그(200)의 전력 오버헤드를 억제할 수 있고, 무선 태그(200)의 응답 속도의 저하나 통신 거리의 단축을 피할 수 있다.
무선 태그(200)의 용도는 다양하다. 그러므로 예를 들어, 지폐, 동전, 유가 증권류, 무기명 채권류, 증서류(운전 면허증이나 주민 등록증 등(도 7의 (A) 참조)), 기록 매체(DVD 등(도 7의 (B) 참조)), 포장용 용기류(포장지나 보틀 등(도 7의 (C) 참조)), 탈것류(자전거 등(도 7의 (D) 참조)), 개인 소지품(가방이나 안경 등), 식품류, 식물류, 동물류, 인체, 의류, 생활 용품류, 약품이나 약제를 포함하는 의료품, 또는 전자 기기(액정 표시 장치, EL 표시 장치, 스마트폰, 휴대 전화, 시계, 손목 시계) 등의 물품, 또는 각 물품에 부착하는 태그(도 7의 (E) 및 (F) 참조) 등에 무선 태그(200)를 제공하여 사용할 수 있다.
또한, 무선 태그(200)에 온도 센서 회로나 습도 센서 회로를 탑재하면 예를 들어 문화재의 온습도 관리 등에 이용할 수 있다.
무선 태그(200)는 표면에 부착하거나 또는 내장하여 물품에 고정된다. 예를 들어, 책이면 종이에 내장하고, 유기 수지로 이루어지는 패키지이면 유기 수지에 내장하여 각 물품에 고정된다. 무선 태그(200)는 작고 얇고 가볍기 때문에, 물품에 고정되어도 그 물품 자체의 디자인성에 영향을 미치지 않는다. 또한, 지폐, 동전, 유가 증권류, 무기명 채권류, 또는 증서류 등에 무선 태그(200)를 제공함으로써 인증 기능을 부여할 수 있다. 이 인증 기능을 활용하면 위조를 방지할 수 있다. 또한, 포장용 용기류, 기록 매체, 개인 소지품, 식품류, 의류, 생활 용품류, 또는 전자 기기 등에 무선 태그(200)를 제공함으로써, 검품 시스템, 재고 관리 시스템 등의 시스템 효율화를 도모할 수 있다. 또한, 탈것류에 무선 태그(200)를 제공함으로써 보안성을 높일 수 있다.
메모리부(240)에 OS 트랜지스터를 사용한 무선 태그(200)는 고온 환경하에서도 데이터가 유지될 수 있다. 따라서, 무선 태그(200)를 사용하여 고온 환경하에 노출되는 물품의 개체 식별 관리 시스템을 구축할 수 있다. 이러한 물품으로서는 고온에서 멸균 처리되는 물품(예를 들어 수술 기구, 식기, 조리 기구, 실험 기구, 옷 등)을 들 수 있다.
예를 들어, 수술 기구(예를 들어, 메스, 핀셋, 겸자 등의 강제 도구)에 무선 태그(200)를 제공한다. 그리고, 그 기구의 종류 등의 개체 식별 정보, 사용 이력 정보, 세정/멸균에 관한 정보 등을 리더/라이터에 의하여 무선 태그(200)에 기록한다. 메모리부(240)에 OS 트랜지스터를 적용함으로써 수술 기구를 고압 수증기로 멸균 처리하여도 무선 태그(200)의 데이터가 소실되지 않는다. 따라서, 무선 태그(200)를 사용한 개체 식별 시스템에 의하여, 수술 기구를 효율적으로 적절하게 관리할 수 있고, 또한 적절하게 폐기할 수 있다.
(실시형태 2)
본 실시형태에서는 반도체 장치의 디바이스 구조에 대하여 설명한다. 실시형태 1에 기재된 바와 같이 반도체 장치를 Si 트랜지스터와 OS 트랜지스터로 구성할 수 있다. 이와 같은 구성예에서는 Si 트랜지스터와 OS 트랜지스터를 적층함으로써 반도체 장치를 소형화할 수 있다. 도 8 및 도 9를 참조하여 이와 같은 적층 구조를 가지는 반도체 장치의 구성예에 대하여 설명한다.
도 8은 반도체 장치의 단면 구조의 일부를 도시한 것이다. 또한, 도 8에는 반도체 장치에 사용되는 트랜지스터(MOS1) 및 트랜지스터(MSi1)를 도시하였다. 도 8에서 트랜지스터(MOS1)는 채널 형성 영역이 제공되는 산화물 반도체층을 가지는 OS 트랜지스터이고, 트랜지스터(MSi1)는 단결정 실리콘 기판에 채널 형성 영역을 가지는 Si 트랜지스터이다. 여기서는 트랜지스터(MOS1)가 트랜지스터(MSi1) 위에 형성되는 경우를 예시하였다. 예를 들어, 회로(10), 센서 유닛(150), 무선 태그(200) 등에서 트랜지스터(M1) 및 트랜지스터(MR1)를 트랜지스터(MOS1)로 하고, 나머지 트랜지스터를 트랜지스터(MSi1)로 하면 좋다.
파선 A1-A2로 나타낸 구간에는 트랜지스터(MOS1) 및 트랜지스터(MSi1)의 채널 길이 방향의 단면 구조를 도시하고, 파선 A3-A4로 나타낸 구간에는 트랜지스터(MOS1) 및 트랜지스터(MSi1)의 채널 폭 방향의 단면 구조를 도시하였다. 실제의 반도체 장치에서는 트랜지스터(MOS1)의 채널 길이 방향과 트랜지스터(MSi1)의 채널 길이 방향이 반드시 일치되지 않아도 좋다. 또한 채널 길이 방향이란, 소스 영역 및 드레인 영역으로서 기능하는 한 쌍의 불순물 영역 사이에서 캐리어가 최단 거리로 이동하는 방향을 말하고 채널 폭 방향이란, 채널 길이 방향에 수직인 방향을 말한다.
트랜지스터(MSi1)는 비정질, 미결정, 다결정, 또는 단결정의, 실리콘 또는 저마늄 등으로 이루어진 반도체막 또는 반도체 기판에 채널 형성 영역을 가져도 좋다. 또는, 트랜지스터(MSi1)는 산화물 반도체막 또는 산화물 반도체 기판에 채널 형성 영역을 가져도 좋다. 모든 트랜지스터가 산화물 반도체막 또는 산화물 반도체 기판에 채널 형성 영역을 가지는 경우, 트랜지스터(MOS1)는 트랜지스터(MSi1) 위에 적층되지 않아도 좋고, 트랜지스터(MOS1)와 트랜지스터(MSi1)가 동일한 층에 형성되어도 좋다.
실리콘 박막을 사용하여 트랜지스터(MSi1)를 형성하는 경우 상기 박막에는, 플라즈마 CVD법 등의 화학 기상 성장(CVD)법 또는 스퍼터링법으로 제작된 비정질 실리콘, 비정질 실리콘을 레이저 어닐링 등의 처리에 의하여 결정화시킨 다결정 실리콘, 단결정 실리콘 웨이퍼에 수소 이온 등을 주입하여 표층부를 박리한 단결정 실리콘 등을 사용할 수 있다.
트랜지스터(MSi1)가 형성되는 기판(400)으로서는 예를 들어, 실리콘 기판, 저마늄 기판, 실리콘 저마늄 기판 등을 사용할 수 있다. 도 8은 단결정 실리콘 기판을 기판(400)으로서 사용하는 경우의 예를 도시한 것이다.
또한, 트랜지스터(MSi1)는 소자 분리법에 의하여 전기적으로 분리된다. 소자 분리법으로서는 트렌치 분리법(STI법: Shallow Trench Isolation법) 등을 이용할 수 있다. 도 8은 트렌치 분리법으로 트랜지스터(MSi1)를 전기적으로 분리하는 경우의 예를 도시한 것이다. 구체적으로, 도 8은 에칭 등으로 기판(400)에 형성된 트렌치에 산화 실리콘 등이 포함된 절연물을 매립한 후, 이 절연물을 에칭 등으로 부분적으로 제거함으로써 형성되는 소자 분리 영역(401)에 의하여 트랜지스터(MSi1)를 소자 분리하는 경우의 예를 도시한 것이다.
또한, 트렌치 이외의 영역에 존재하는 기판(400)의 볼록부에는 트랜지스터(MSi1)의 불순물 영역(402) 및 불순물 영역(403)과, 불순물 영역(402)과 불순물 영역(403) 사이에 개재(介在)된 채널 형성 영역(404)이 제공된다. 또한 트랜지스터(MSi1)는 채널 형성 영역(404)을 덮는 절연막(405)과, 절연막(405)을 개재하여 채널 형성 영역(404)과 중첩되는 게이트 전극(406)을 가진다.
트랜지스터(MSi1)에서는 절연막(405)을 개재하여 채널 형성 영역(404)의 볼록부의 측부 및 상부와 게이트 전극(406)이 중첩됨으로써 채널 형성 영역(404)의 측부와 상부를 포함한 넓은 범위에서 캐리어가 흐른다. 그러므로, 기판 위에서의 트랜지스터(MSi1)의 점유 면적을 작게 억제하면서 트랜지스터(MSi1)에서의 캐리어 이동량을 증가시킬 수 있다. 이에 의하여 트랜지스터(MSi1)의 온 전류는 높아지고 전계 효과 이동도가 높아진다. 특히 채널 형성 영역(404)의 볼록부의 채널 폭 방향의 길이(채널 폭)를 W, 채널 형성 영역(404)의 볼록부의 막 두께를 T로 할 때 채널 폭 W에 대한 막 두께 T의 비에 상당하는 어스펙트비가 높게 되도록 하면, 캐리어가 흐르는 범위는 더 넓어지므로, 트랜지스터(MSi1)의 온 전류를 더 높일 수 있고 전계 효과 이동도도 더 높일 수 있다.
또한, 벌크 반도체 기판을 사용한 트랜지스터(MSi1)의 경우, 어스펙트비는 0.5 이상인 것이 바람직하고 1 이상인 것이 더 바람직하다.
트랜지스터(MSi1) 위에는 절연막(411)이 제공된다. 절연막(411)에는 개구부가 형성된다. 그리고, 상기 개구부에는, 불순물 영역(402)에 전기적으로 접속되는 도전막(412), 불순물 영역(403)에 전기적으로 접속되는 도전막(413), 및 게이트 전극(406)에 전기적으로 접속되는 도전막(414)이 형성된다.
그리고, 도전막(412)은 절연막(411) 위에 형성된 도전막(416)에 전기적으로 접속되고, 도전막(413)은 절연막(411) 위에 형성된 도전막(417)에 전기적으로 접속되고, 도전막(414)은 절연막(411) 위에 형성된 도전막(418)에 전기적으로 접속된다.
도전막(416)~도전막(418) 위에는 절연막(420)이 제공된다. 그리고, 절연막(420) 위에는 산소, 수소, 물의 확산을 방지하는 블로킹 효과를 가지는 절연막(421)이 제공된다. 절연막(421)은 밀도가 높고 치밀할수록, 또한 댕글링 본드가 적고 화학적으로 안정적일수록 블로킹 효과가 더 높다. 산소, 수소, 물의 확산을 방지하는 블로킹 효과를 가지는 절연막(421)에는 예를 들어, 산화 알루미늄, 산화 질화 알루미늄, 산화 갈륨, 산화 질화 갈륨, 산화 이트륨, 산화 질화 이트륨, 산화 하프늄, 산화 질화 하프늄 등을 사용할 수 있다. 수소, 물의 확산을 방지하는 블로킹 효과를 가지는 절연막(421)에는 예를 들어 질화 실리콘, 질화 산화 실리콘 등을 사용할 수 있다.
절연막(421) 위에는 절연막(422)이 제공되고 절연막(422) 위에는 트랜지스터(MOS1)가 제공된다.
트랜지스터(MOS1)는 절연막(422) 위에, 산화물 반도체를 포함하는 반도체막(430), 반도체막(430)에 전기적으로 접속되며 소스 전극 또는 드레인 전극으로서 기능하는 도전막(432) 및 도전막(433), 반도체막(430)을 덮는 게이트 절연막(431), 및 게이트 절연막(431)을 개재하여 반도체막(430)과 중첩되는 게이트 전극(434)을 가진다. 또한, 절연막(420)~절연막(422)에는 개구부가 형성되고, 도전막(433)은 상기 개구부를 통하여 도전막(418)과 접속된다.
트랜지스터(MOS1)는 절연막(422)을 개재하여 반도체막(430)과 중첩되는 게이트 전극(백 게이트 전극)을 더 가져도 좋다. 트랜지스터(MOS1)가 한 쌍의 게이트 전극을 가지는 경우, 한쪽 게이트 전극에 도통 상태 또는 비도통 상태를 제어하기 위한 신호가 공급되고, 다른 쪽 게이트 전극은 다른 소자로부터 전위를 공급받는 상태라도 좋다. 이 경우, 한 쌍의 게이트 전극에 같은 크기의 전위가 공급되어도 좋고, 다른 쪽 게이트 전극에만 접지 전위 등의 고정 전위가 공급되어도 좋다. 다른 쪽 게이트 전극에 공급하는 전위의 크기를 제어함으로써 트랜지스터의 문턱 전압을 제어할 수 있다.
도 8은 트랜지스터(MOS1)가 하나의 게이트 전극(434)과 대응하는 하나의 채널 형성 영역을 가지는 싱글 게이트 구조인 경우를 예시한 것이다. 트랜지스터(MOS1)의 구조는 이에 한정되지 않고 예를 들어 트랜지스터(MOS1)는 하나의 산화물 반도체층에 복수의 채널 형성 영역을 가지는 멀티 채널 구조이어도 좋다.
여기서는 트랜지스터(MOS1)가, 절연막(422) 위에 순차적으로 적층된 산화물 반도체막(430a)~산화물 반도체막(430c)으로 구성된 반도체막(430)을 가지는 경우를 예시하였다. 다만, 본 발명의 일 형태에서는 트랜지스터(MOS1)가 가지는 반도체막(430)이 하나의 금속 산화물막으로 구성되어도 좋다.
절연막(422)은 가열됨으로써 산소의 일부를 산화물 반도체막(430a)~산화물 반도체막(430c)에 공급하는 기능을 가지는 절연막인 것이 바람직하다. 또한, 절연막(422)은 결함이 적은 것이 바람직하고, 대표적으로는 ESR(전자 스핀 공명) 측정으로 얻어지는 실리콘의 댕글링 본드에서 유래하는 g=2.001을 가지는 스핀의 밀도가 1×1018spins/cm3 이하인 것이 바람직하다.
가열됨으로써 산소의 일부를 산화물 반도체막(430a)~산화물 반도체막(430c)에 공급하는 기능을 가지도록, 상술한 절연막(422)에는 산화물을 사용하는 것이 바람직하고 예를 들어, 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼 등을 사용할 수 있다. 절연막(422)은 플라즈마 CVD법 또는 스퍼터링법 등으로 형성할 수 있다.
또한 본 명세서에서 산화 질화물이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 말하고, 질화 산화물이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 말한다.
트랜지스터(MOS1)는 채널 형성 영역이 형성되는 산화물 반도체막(430b)의 단부 중 도전막(432) 및 도전막(433)과 중첩되지 않는 단부, 바꿔 말하면 도전막(432) 및 도전막(433)이 위치하는 영역과는 다른 영역에 위치하는 단부와 게이트 전극(434)이 중첩되는 구성을 가진다. 산화물 반도체막(430b)의 단부에서는 상기 단부를 형성하기 위한 에칭에서 플라즈마에 노출될 때, 에칭 가스로부터 발생된 염소 라디칼, 불소 라디칼 등이 산화물 반도체를 구성하는 금속 원소와 결합되기 쉽다. 따라서 산화물 반도체막의 단부에서는 상기 금속 원소와 결합된 산소가 이탈되기 쉬운 상태에 있기 때문에 산소 빈자리가 형성되고 n형화되기 쉽다고 생각할 수 있다. 도 8에 도시된 트랜지스터(MOS1)에서는 도전막(432) 및 도전막(433)과 중첩되지 않는 산화물 반도체막(430b)의 단부와 게이트 전극(434)이 중첩되기 때문에, 게이트 전극(434)의 전위를 제어함으로써 상기 단부에 가해지는 전계를 제어할 수 있다. 따라서 산화물 반도체막(430b)의 단부를 통하여 도전막(432)과 도전막(433) 사이를 흐르는 전류를 게이트 전극(434)에 공급하는 전위에 의하여 제어할 수 있다. 이러한 트랜지스터(MOS1)의 구조를 Surrounded Channel(S-Channel) 구조라고 한다.
구체적으로 S-Channel 구조의 경우, 트랜지스터(MOS1)가 오프 상태가 되는 전위를 게이트 전극(434)에 공급하면 상기 단부를 통하여 도전막(432)과 도전막(433) 사이를 흐르는 오프 전류를 낮게 억제할 수 있다. 그러므로 트랜지스터(MOS1)에서 높은 온 전류를 얻기 위하여 채널 길이를 짧게 하고 그 결과 산화물 반도체막(430b)의 단부에서의 도전막(432)과 도전막(433) 사이의 길이가 짧게 되더라도 트랜지스터(MOS1)의 오프 전류를 낮게 억제할 수 있다. 따라서 트랜지스터(MOS1)는 채널 길이를 짧게 함으로써 온 상태 시에는 높은 온 전류를 얻을 수 있고 오프 상태 시에는 오프 전류를 낮게 억제할 수 있다.
또한, 구체적으로 S-Channel 구조의 경우, 트랜지스터(MOS1)가 온 상태가 되는 전위를 게이트 전극(434)에 공급하면 상기 단부를 통하여 도전막(432)과 도전막(433) 사이를 흐르는 전류를 크게 할 수 있다. 상기 전류는 트랜지스터(MOS1)의 전계 효과 이동도와 온 전류의 증대에 기여한다. 그리고 산화물 반도체막(430b)의 단부와 게이트 전극(434)이 중첩되어 있음으로써 게이트 절연막(431)에 가까운 산화물 반도체막(430b)의 계면 근방에서뿐만 아니라 산화물 반도체막(430b)의 넓은 범위에서 캐리어가 흐르기 때문에 트랜지스터(MOS1)에서의 캐리어 이동량이 증가된다. 이 결과, 트랜지스터(MOS1)의 온 전류가 커짐과 함께 전계 효과 이동도가 높아진다. 대표적으로는 전계 효과 이동도는 10cm2/V·s 이상 또는 20cm2/V·s 이상이 된다. 또한, 여기서 전계 효과 이동도란, 산화물 반도체막의 물성값으로서의 이동도의 근사값이 아니라 트랜지스터의 포화 영역에서의 전류 구동력의 지표이며, 외관상의 전계 효과 이동도이다.
도 8을 예로 들어 반도체 장치의 디바이스 구조를 설명하였지만 디바이스 구조는 이에 한정되지 않는다. 예를 들어, 도 9에 도시된 바와 같은 구조로 할 수도 있다.
(실시형태 3)
본 실시형태에서는 OS 트랜지스터, 및 산화물 반도체 등에 대하여 설명한다.
<산화물 반도체의 구조>
OS 트랜지스터의 산화물 반도체층은 단층 구조의 산화물 반도체막 또는 2층 이상의 산화물 반도체막의 적층막으로 형성할 수 있다. 산화물 반도체막은 비단결정 산화물 반도체막과 단결정 산화물 반도체막으로 대별된다. 비단결정 산화물 반도체막이란, CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)막, 다결정 산화물 반도체막, 미결정 산화물 반도체막, 비정질 산화물 반도체막 등을 말한다. 반도체 장치를 구성하는 산화물 반도체막은 예를 들어, 비정질 산화물 반도체막, 미결정 산화물 반도체막, CAAC-OS막 중 2종류 이상을 가지는 적층막이라도 좋다. 산화물 반도체막이 복수의 구조를 가지는 경우, 나노빔 전자 회절에 의한 구조 해석이 가능한 경우가 있다.
<CAAC-OS>
CAAC-OS는 c축 배향된 복수의 결정부를 가지는 산화물 반도체 중 하나이다. 투과 전자 현미경(TEM: Transmission Electron Microscope)에 의하여 CAAC-OS의 명시야상과 회절 패턴의 복합 해석상(고분해능 TEM 이미지라고도 함)을 관찰하면, 복수의 결정부가 확인된다. 그러나, 고분해능 TEM 이미지에서도 명확한 결정부들의 경계, 즉 결정 입계(그레인 바운더리(grain boundary)라고도 함)는 확인되지 않는다. 그러므로, CAAC-OS막에서는 결정 입계에 기인한 전자 이동도 저하가 일어나기 어렵다고 할 수 있다.
시료면에 실질적으로 평행한 방향으로부터 CAAC-OS의 단면을 관찰한 고분해능 TEM 이미지에서는 결정부에서 금속 원자가 층상으로 배열되어 있는 것이 확인된다. 금속 원자의 각 층은 CAAC-OS막이 형성되는 면(피형성면이라고도 함) 또는 CAAC-OS막의 상면의 요철을 반영한 형상이며 CAAC-OS막의 피형성면 또는 상면에 평행하게 배열된다.
한편, 시료면에 실질적으로 수직인 방향으로부터 CAAC-OS의 평면을 관찰한 고분해능 TEM 이미지에서는 결정부에서 금속 원자가 삼각형 또는 육각형으로 배열되어 있는 것이 확인된다. 그러나, 상이한 결정부들간에서 금속 원자의 배열에는 규칙성이 보이지 않는다.
CAAC-OS의 전자 회절 패턴에서는 배향성을 나타내는 스폿(휘점)이 관측된다. 예를 들어, CAAC-OS의 상면에 대하여, 예를 들어 1nm 이상 30nm 이하의 전자 빔을 사용하는 전자 회절(나노 빔 전자 회절이라고도 함)을 수행하면 스폿이 관측된다. 단면의 고분해능 TEM 이미지 및 평면의 고분해능 TEM 이미지로부터, CAAC-OS의 결정부가 배향성을 가짐을 확인할 수 있다.
CAAC-OS에 포함되는 결정부의 대부분은 한 변이 100nm 미만인 입방체 내에 들어가는 크기이다. 따라서, CAAC-OS에 포함되는 결정부는 한 변이 10nm 미만, 5nm 미만, 또는 3nm 미만인 입방체 내에 들어가는 크기인 경우도 있다. 다만, CAAC-OS에 포함되는 복수의 결정부가 연결되어 하나의 큰 결정 영역이 형성되는 경우가 있다. 예를 들어, 평면의 고분해능 TEM 이미지에서 2500nm2 이상, 5μm2 이상, 또는 1000μm2 이상의 결정 영역이 관찰되는 경우가 있다.
X선 회절(XRD: X-Ray Diffraction) 장치를 사용하여 CAAC-OS의 구조 해석을 수행하면, 예를 들어 InGaZnO4의 결정을 가지는 CAAC-OS막을 out-of-plane법에 의하여 해석하면 회절각(2θ)이 31° 근방일 때 피크가 나타나는 경우가 있다. 이 피크는 InGaZnO4의 결정의 (009)면에서 유래하기 때문에, CAAC-OS의 결정이 c축 배향성을 가지고, c축이 피형성면 또는 상면에 실질적으로 수직인 방향으로 배향되어 있는 것을 확인할 수 있다.
CAAC-OS에 대하여 c축에 실질적으로 수직인 방향으로부터 X선을 입사시키는 in-plane법에 의한 해석에서는 2θ가 56° 근방일 때 피크가 나타나는 경우가 있다. 이 피크는 InGaZnO4의 결정의 (110)면에서 유래한다. InGaZnO4의 단결정 산화물 반도체막의 경우, 2θ를 56° 근방에 고정하고, 시료면의 법선 벡터를 축(φ축)으로 하여 시료를 회전시키면서 분석(φ스캔)하면, (110)면과 등가인 결정면에서 유래하는 6개의 피크가 관찰된다. 한편, CAAC-OS막의 경우에는 2θ를 56° 근방에 고정하여 φ스캔을 수행하여도 명료한 피크가 나타나지 않는다.
상술한 것으로부터, CAAC-OS에서는 상이한 결정부들간에서 a축 및 b축의 배향이 불규칙하지만, c축 배향성을 가지고 c축이 피형성면 또는 상면의 법선 벡터에 평행한 방향으로 배향되어 있는 것을 알 수 있다. 따라서, 상술한 단면의 고분해능 TEM 관찰로 확인된 층상으로 배열된 금속 원자의 각 층은 결정의 a-b면에 평행한 면이다.
결정부는 CAAC-OS를 성막하였을 때 또는 가열 처리 등의 결정화 처리를 수행하였을 때에 형성된다. 상술한 바와 같이, 결정의 c축은 CAAC-OS의 피형성면 또는 상면의 법선 벡터에 평행한 방향으로 배향된다. 따라서, 예를 들어 CAAC-OS의 형상을 에칭 등에 의하여 변화시킨 경우에는 결정의 c축이 CAAC-OS의 피형성면 또는 상면의 법선 벡터에 평행하게 배향되지 않는 경우도 있다.
또한, CAAC-OS 내에서 c축 배향된 결정부의 분포는 균일하지 않아도 좋다. 예를 들어, CAAC-OS의 결정부가 CAAC-OS의 상면 근방으로부터의 결정 성장에 의하여 형성되는 경우, 피형성면 근방의 영역보다 상면 근방의 영역에서 c축 배향된 결정부의 비율이 높게 되는 경우가 있다. 또한, 불순물이 첨가된 CAAC-OS에서는 불순물이 첨가된 영역이 변질되어, c축 배향된 결정부의 비율이 영역에 따라 달라지는 경우도 있다.
또한, InGaZnO4의 결정을 가지는 CAAC-OS을 out-of-plane법으로 해석하면 2θ가 31° 근방일 때 나타나는 피크에 더하여, 2θ가 36° 근방일 때도 피크가 나타나는 경우가 있다. 2θ가 36° 근방일 때 나타나는 피크는 CAAC-OS 내의 일부에, c축 배향성을 가지지 않는 결정이 포함되어 있음을 가리킨다. CAAC-OS막은 2θ가 31° 근방일 때 피크가 나타나고, 2θ가 36° 근방일 때 피크가 나타나지 않는 것이 바람직하다.
CAAC-OS는 불순물 농도가 낮은 산화물 반도체이다. 불순물이란 수소, 탄소, 실리콘, 전이 금속(transition metal) 원소 등, 산화물 반도체의 주성분 이외의 원소를 말한다. 특히 실리콘 등, 산화물 반도체막을 구성하는 금속 원소보다 산소와의 결합력이 강한 원소는 산화물 반도체막으로부터 산소를 빼앗음으로써 산화물 반도체의 원자 배열을 흐트러지게 하여 결정성을 저하시키는 요인이 된다. 또한 철이나 니켈 등의 중금속, 아르곤, 이산화탄소 등은 원자 반경(또는 분자 반경)이 크기 때문에 산화물 반도체에 포함되면 산화물 반도체의 원자 배열을 흐트러지게 하여 결정성을 저하시키는 요인이 된다. 또한 산화물 반도체에 포함되는 불순물은 캐리어 트랩이나 캐리어 발생원이 될 수 있다.
또한 CAAC-OS는 결함 준위 밀도가 낮은 산화물 반도체이다. 예를 들어 산화물 반도체 내의 산소 빈자리는 캐리어 트랩이 되거나 수소를 포획함으로써 캐리어 발생원이 될 수 있다.
불순물 농도가 낮고 결함 준위 밀도가 낮은(산소 빈자리가 적은) 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 발생원이 적어 캐리어 밀도를 낮게 할 수 있다. 따라서, 상기 산화물 반도체를 사용한 트랜지스터는 문턱 전압이 음(노멀리 온이라고도 함)이 되는 경우가 적다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체에는 캐리어 트랩이 적다. 따라서, 상기 산화물 반도체를 사용한 트랜지스터는 전기 특성의 변동이 작고 신뢰성이 높은 트랜지스터가 된다. 또한, 산화물 반도체의 캐리어 트랩에 포획된 전하는 방출될 때까지 걸리는 시간이 길어 마치 고정 전하처럼 행동하는 경우가 있다. 그러므로 불순물 농도가 높고 결함 준위 밀도가 높은 산화물 반도체를 사용한 트랜지스터는 전기 특성이 불안정하게 되는 경우가 있다.
불순물 및 산소 빈자리가 적은 CAAC-OS는 캐리어 밀도가 낮은 산화물 반도체이다. 구체적으로는, 캐리어 밀도가 8×1011/cm3 미만, 바람직하게는 1×1011/cm3 미만, 더 바람직하게는 1×1010/cm3 미만이고, 1×10-9/cm3 이상인 산화물 반도체가 될 수 있다. 이와 같은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 한다. CAAC-OS는 불순물 농도가 낮고 결함 준위 밀도가 낮다. 즉, 안정적인 특성을 가지는 산화물 반도체라고 할 수 있다. 따라서 CAAC-OS를 사용한 OS 트랜지스터는 가시광이나 자외광의 조사에 의한 전기 특성의 변동이 작다.
<미결정 산화물 반도체>
미결정 산화물 반도체막은 고분해능 TEM 이미지에서 결정부가 확인되는 영역과 결정부가 명확히 확인되지 않는 영역을 가진다. 미결정 산화물 반도체막에 포함되는 결정부의 크기는 1nm 이상 100nm 이하, 또는 1nm 이상 10nm 이하인 경우가 많다. 특히, 1nm 이상 10nm 이하, 또는 1nm 이상 3nm 이하의 미결정인 나노 결정(nc: nanocrystal)을 포함하는 산화물 반도체막을 nc-OS(nanocrystalline Oxide Semiconductor)막이라고 한다. 또한, nc-OS막은 예를 들어, 고분해능 TEM 이미지에서 결정 입계가 명확히 확인되지 않는 경우가 있다.
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 또한, nc-OS는 상이한 결정부들 사이에서 결정 방위에 규칙성이 보이지 않는다. 따라서, 막 전체에서 배향성이 확인되지 않는다. 그러므로, 분석 방법에 따라서는 nc-OS와 비정질 산화물 반도체를 구별하지 못하는 경우가 있다. 예를 들어, 결정부보다 큰 직경을 가지는 X선을 이용하는 XRD 장치에 의하여 out-of-plane법으로 nc-OS의 구조를 해석하면, 결정면을 나타내는 피크가 검출되지 않는다. 또한, 결정부보다 프로브 직경이 큰(예를 들어, 50nm 이상) 전자 빔을 이용하여 관찰한 nc-OS의 전자 회절 패턴(제한 시야 전자 회절 패턴이라고도 함)에는 헤일로(halo) 패턴과 같은 회절 패턴이 관측된다. 한편, 프로브 직경이 결정부의 크기와 가깝거나 결정부보다 작은 전자 빔을 이용하여 관찰한 nc-OS의 나노빔 전자 회절 패턴에는 스폿이 관측된다. 또한, nc-OS의 나노빔 전자 회절 패턴에는, 휘도가 높은 환상(고리 형상)의 영역이 관측되는 경우가 있다. 또한, nc-OS의 나노빔 전자 회절 패턴에는 고리 형상의 영역에 복수의 스폿이 관측되는 경우가 있다.
nc-OS는 비정질 산화물 반도체보다 규칙성이 높은 산화물 반도체이다. 따라서, nc-OS는 비정질 산화물 반도체보다 결함 준위 밀도가 낮다. 다만, nc-OS는 상이한 결정부들 사이에서 결정 방위에 규칙성이 보이지 않는다. 그러므로, nc-OS는 CAAC-OS에 비하여 결함 준위 밀도가 높다.
<비정질 산화물 반도체>
비정질 산화물 반도체는, 막 내에서의 원자 배열이 불규칙하고, 결정부를 가지지 않는 산화물 반도체이다. 석영과 같은 무정형 상태를 가지는 산화물 반도체가 그 일례이다.
비정질 산화물 반도체의 고분해능 TEM 이미지에서는 결정부가 확인되지 않는다. XRD 장치를 이용하여 비정질 산화물 반도체의 구조 해석을 수행하면, out-of-plane법에 의한 해석에서는 결정면을 나타내는 피크가 검출되지 않는다. 또한, 비정질 산화물 반도체의 전자 회절 패턴에는 헤일로 패턴이 관측된다. 또한, 비정질 산화물 반도체의 나노빔 전자 회절 패턴에는 스폿이 관측되지 않고, 헤일로 패턴이 관측된다.
<a-like OS>
또한, 산화물 반도체는 nc-OS와 비정질 산화물 반도체 사이의 물성을 나타내는 구조를 가지는 경우가 있다. 이러한 구조를 가지는 산화물 반도체를 특히 a-like OS(amorphous-like Oxide Semiconductor)라고 한다.
a-like OS의 고분해능 TEM 이미지에서는 공동(보이드(void)라고도 함)이 관찰되는 경우가 있다. 또한, 고분해능 TEM 이미지에는 결정부가 명확히 확인되는 영역과 결정부가 확인되지 않는 영역이 있다. a-like OS는 TEM에 의한 관찰 정도의 미량의 전자 조사에 의하여 결정화가 일어나, 결정부가 성장되는 경우가 있다. 한편, 양질의 nc-OS에서는 TEM에 의한 관찰 정도의 미량의 전자 조사에 의한 결정화는 거의 일어나지 않는다.
(실시형태 4)
본 실시형태에서는 반도체 장치의 제작 방법의 예에 대하여 설명한다.
반도체 장치를 구성하는 도전막이나 반도체막의 성막 방법으로서는 스퍼터링법이나 플라즈마 CVD법이 대표적이다. 다른 방법, 예를 들어 열 CVD법으로 형성할 수도 있다. 열 CVD법의 예로서는 MOCVD(Metal Organic Chemical Vapor Deposition)법이나 ALD(Atomic Layer Deposition)법을 들 수 있다.
열 CVD법은 플라즈마를 사용하지 않는 성막 방법이기 때문에 플라즈마 대미지로 인한 결함이 생성되지 않는다는 장점이 있다. 열 CVD법에 의한 성막은, 체임버 내를 대기압하 또는 감압하로 하고, 원료 가스와 산화제를 체임버 내에 동시에 공급하고, 기판 근방 또는 기판 위에서 반응시켜 기판 위에 퇴적시킴으로써 수행하여도 좋다.
또한, ALD법을 이용하여, 체임버 내를 대기압하 또는 감압하로 하고, 반응시키기 위한 원료 가스를 순차적으로 체임버 내에 도입하고, 이 가스 도입 절차를 반복함으로써 성막하여도 좋다. 예를 들어, 각 스위칭 밸브(고속 밸브라고도 함)를 전환하여 2종류 이상의 원료 가스를 순차적으로 체임버에 공급한다. 이 경우 복수 종류의 원료 가스가 섞이지 않도록, 제 1 원료 가스를 도입함과 동시에 또는 제 1 원료 가스를 도입한 후에 불활성 가스(아르곤 또는 질소 등) 등을 도입하고, 제 2 원료 가스를 도입한다. 또한, 불활성 가스를 동시에 도입하는 경우 불활성 가스는 캐리어 가스가 된다. 또한, 제 2 원료 가스를 도입할 때에도 불활성 가스를 동시에 도입하여도 좋다. 또한, 불활성 가스의 도입 대신에, 진공 배기에 의하여 제 1 원료 가스를 배출하고 나서 제 2 원료 가스를 도입하여도 좋다. 제 1 원료 가스가 기판 표면에 흡착됨으로써 제 1 단원자층이 성막되고, 나중에 도입되는 제 2 원료 가스와 제 1 단원자층이 반응함으로써 제 1 단원자층 위에 제 2 단원자층이 적층되어, 박막이 형성된다. 이 가스 도입 절차를 제어하면서 원하는 두께가 될 때까지 여러 번 반복함으로써 우수한 스텝 커버리지를 가지는 박막을 형성할 수 있다. 박막의 두께는 가스 도입 절차의 반복 횟수에 따라 조절이 가능하기 때문에 막 두께를 정밀하게 조절할 수 있어 ALD법은 미세한 FET를 제작하는 경우에 적합하다.
MOCVD법이나 ALD법 등의 열 CVD법에 의하여 상술한 실시형태에 기재된 도전막이나 반도체막을 형성할 수 있다. 예를 들어, InGaZnOX(X>0)막을 성막하는 경우에는, 트라이메틸인듐, 트라이메틸갈륨, 및 다이메틸아연을 사용한다. 또한 트라이메틸인듐의 화학식은 (CH3)3In이다. 또한 트라이메틸갈륨의 화학식은 (CH3)3Ga이다. 또한, 다이메틸아연의 화학식은 (CH3)2Zn이다. 또한, 이 조합에 한정되지 않고 트라이메틸갈륨 대신에 트라이에틸갈륨(화학식 (C2H5)3Ga)을 사용할 수도 있고, 다이메틸아연 대신에 다이에틸아연(화학식 (C2H5)2Zn)을 사용할 수도 있다.
예를 들어, ALD를 이용하는 성막 장치에 의하여 텅스텐막을 성막하는 경우에는 WF6 가스와 B2H6 가스를 순차적으로 반복하여 도입함으로써 초기 텅스텐막을 형성한 후, WF6 가스와 H2 가스를 동시에 도입하여 텅스텐막을 형성한다. 또한, B2H6 가스 대신에 SiH4 가스를 사용하여도 좋다.
예를 들어, ALD를 이용하는 성막 장치에 의하여 산화물 반도체막, 예를 들어, InGaZnOx(X>0)막을 성막하는 경우에는 In(CH3)3 가스와 O3 가스를 순차적으로 반복하여 도입함으로써 InO2층을 형성한 후, Ga(CH3)3 가스와 O3 가스를 동시에 도입함으로써 GaO층을 형성한 후에, Zn(CH3)2 가스와 O3 가스를 동시에 도입함으로써 ZnO층을 형성한다. 또한, 이들 층의 순서는 이 예에 한정되지 않는다. 또한, 이들 가스를 섞어서 InGaO2층이나 InZnO2층, GaInO층, ZnInO층, GaZnO층 등의 혼합 화합물층을 형성하여도 좋다. 또한, O3 가스 대신에 Ar 등의 불활성 가스로 버블링하여 얻어진 H2O 가스를 사용하여도 좋지만, H를 포함하지 않는 O3 가스를 사용하는 것이 더 바람직하다. 또한, In(CH3)3 가스 대신에 In(C2H5)3 가스를 사용하여도 좋다. 또한, Ga(CH3)3 가스 대신에 Ga(C2H5)3 가스를 사용하여도 좋다. 또한, Zn(CH3)2 가스를 사용하여도 좋다.
(실시형태 5)
본 실시형태에서는 반도체 장치를 전자 부품에 적용하는 경우의 예와, 반도체 장치를 상기 전자 부품을 포함하는 전자 기기에 적용하는 경우의 예 등에 대하여 설명한다.
도 10의 (A)는 전자 부품에 적용되는 반도체 장치의 제작 방법의 예를 나타낸 흐름도이다. 전자 부품은 반도체 패키지 또는 IC용 패키지라고도 한다. 이와 같은 전자 부품에는 단자 추출 방향이나 단자의 형상에 따라 여러 규격이나 명칭이 있다. 그러므로 본 실시형태에서는 그 일례에 대하여 설명하기로 한다.
트랜지스터로 구성되는 반도체 장치는 조립 공정(후공정)을 거쳐 프린트 기판에 복수의 탈착 가능한 부품이 조합되어 완성된다. 후공정은 도 10의 (A)에 나타낸 각 공정을 거쳐 완료될 수 있다. 구체적으로는 전공정에서 얻어지는 소자 기판이 완성(단계 S1)된 후에 기판 뒷면을 연삭(硏削)한다(단계 S2). 이 단계에서 기판을 박막화함으로써 전공정에서의 기판의 휘어짐 등을 저감하여 부품의 소형화를 도모할 수 있다.
기판 뒷면을 연삭하여 기판을 복수의 칩으로 분리하는 다이싱 공정을 수행한다. 그리고 분리된 칩을 각각 꺼내고 나서 리드 프레임 위에 탑재하여 접합하는, 다이 본딩 공정을 수행한다(단계 S3). 이 다이 본딩 공정에서의 칩과 리드 프레임의 접착은 수지에 의한 접착이나 테이프에 의한 접착 등, 적절히 제품에 따라 적합한 방법을 선택한다. 또한, 다이 본딩 공정에서의 칩과 리드 프레임의 접착은 인터포저 위에 칩을 탑재하여 수행하여도 좋다.
이어서, 리드 프레임의 리드와, 칩 위의 전극을 금속 세선(와이어)으로 전기적으로 접속하는, 와이어 본딩을 수행한다(단계 S4). 금속 세선으로서는 은선이나 금선을 사용할 수 있다. 또한 와이어 본딩으로서 볼 본딩이나 웨지 본딩(wedge bonding)을 채용할 수 있다.
와이어 본딩된 칩을 에폭시 수지 등으로 밀봉하는, 몰딩 공정을 수행한다(단계 S5). 몰딩 공정을 수행함으로써 전자 부품 내부가 수지로 충전되어, 기계적인 외력에 의한 내장된 회로부나 와이어에 대한 대미지를 저감할 수 있고, 또한 수분이나 먼지에 의한 특성 열화를 저감할 수 있다.
이어서, 리드 프레임의 리드를 도금 처리한다. 그리고 리드를 절단하거나 성형 가공한다(단계 S6). 이 도금 처리에 의하여 리드의 녹을 방지함으로써 나중에 프린트 기판에 실장할 때 더 확실하게 납땜할 수 있다.
이어서, 패키지 표면에 인자 처리(마킹)를 수행한다(단계 S7). 그리고 최종적인 검사 공정(스텝 S8)을 거쳐 전자 부품이 완성된다(스텝 S9).
상술한 전자 부품은 상술한 실시형태에서 설명한 반도체 장치를 포함하는 구성으로 할 수 있다. 따라서, 소비 전력의 저감과 소형화를 도모한 전자 부품을 구현할 수 있다.
완성된 전자 부품의 사시 모식도를 도 10의 (B)에 도시하였다. 도 10의 (B)는 전자 부품의 일례로서, QFP(Quad Flat Package)의 사시 모식도를 도시한 것이다. 도 10의 (B)에 도시된 전자 부품(700)은 리드(701) 및 회로부(703)를 가진다. 전자 부품(700)은 예를 들어 프린트 기판(702)에 실장된다. 이와 같은 전자 부품(700)을 복수로 조합하여 프린트 기판(702) 위에서 서로 전기적으로 접속함으로써 전자 부품 내부에 탑재할 수 있다. 완성된 회로 기판(704)은 전자 기기 등의 내부에 제공된다. 또한, 회로(10)(도 1 참조)는 아날로그 회로의 동작에 취적의 전위를 공급할 수 있기 때문에 다양한 아날로그 회로에 적용할 수 있다. 회로(10)와 아날로그 회로(예를 들어, 센서 유닛(150))를 회로부(703)에 제공함으로써 전자 부품(700)을 고성능 아날로그 신호 처리용 IC 칩으로 할 수 있다. 또한, 회로(10)나 센서 유닛(150)과 제어 회로(로직 회로)가 내장된 전자 부품(700)은 MCU(Microcontroller Unit)나 무선 태그 등 각종 처리를 실행하는 프로세서로서 사용될 수 있다.
따라서 전자 부품(700)은 디지털 신호 처리, 소프트웨어 무선, 항공 전자 기기(통신 기기, 항법 시스템, 자동 조종 장치, 비행 관리 시스템 등 항공에 관한 전자 기기), ASIC 프로토타이핑, 의료용 화상 처리, 음성 인식, 암호, 생물 정보 과학(bioinformatics), 기계 장치의 에뮬레이터, 및 전파 천문학에서의 전파 망원경 등, 폭넓은 분야의 전자 기기에 사용되는 전자 부품(IC 칩)에 적용될 수 있다. 이와 같은 전자 기기의 구체적인 예를 도 11에 도시하였다.
표시 장치(8000)는 TV 방송 수신용 표시 장치에 상당하고, 하우징(8001), 표시부(8002), 스피커부(8003), 전자 부품(8004) 등을 가진다. 본 발명의 일 형태에 따른 전자 부품(8004)은 하우징(8001) 내부에 제공되어 있다.
표시부(8002)에는 액정 표시 장치, 유기 EL 소자 등의 발광 소자를 각 화소에 포함한 발광 장치, 전기 영동 표시 장치, DMD(Digital Micromirror Device), PDP(Plasma Display Panel), FED(Field Emission Display) 등의 반도체 표시 장치를 사용할 수 있다. 또한, 여기서 표시 장치의 범주에는, TV 방송 수신용뿐만 아니라 퍼스널 컴퓨터용, 광고 표시용 등, 모든 정보 표시용 표시 장치가 포함된다.
도 11에 도시된 바와 같이 조명 장치(8100)는 설치형 조명 장치이며 하우징(8101), 광원(8102), 전자 부품(8103) 등을 가진다. 광원(8102)으로서는 전력을 이용하여 인공적으로 광을 얻는 인공 광원을 사용할 수 있다. 구체적으로는 백열 전구, 형광등 등의 방전 램프, LED나 유기 EL 소자 등의 발광 소자를 상기 인공 광원의 일례로서 들 수 있다. 예를 들어, 전자 부품(8103)에 광 센서 유닛을 조합함으로써 조명 장치(8100)에 실내의 밝기에 따라 광원(8102)의 밝기를 자동적으로 조절하는 기능을 부여할 수 있다. 도 11에는 천장(8104)에 조명 장치(8100)를 설치한 경우의 예를 도시하였지만 예를 들어, 측벽(8105), 바닥(8106), 창문(8107) 등에 설치하여도 좋다. 또한, 설치형에 한정되지 않고 조명 장치를 탁상형, 휴대형 등으로 하여도 좋다.
도 11에 도시된 실내기(8200) 및 실외기(8204)를 가지는 에어컨디셔너는 본 발명의 일 형태에 따른 전자 부품(8203)을 사용한 전자 기기의 일례이다. 구체적으로는 실내기(8200)는 하우징(8201), 송풍구(8202), 전자 부품(8203) 등을 가진다. 도 11에는 전자 부품(8203)이 실내기(8200)에 제공된 경우의 예를 도시하였지만, 전자 부품(8203)은 실외기(8204)에 제공되어도 좋다. 또는 실내기(8200)와 실외기(8204) 양쪽 모두에 전자 부품(8203)이 제공되어도 좋다. 전자 부품(8203)에는 예를 들어 센서 유닛으로서 적외선 센서나 온도 센서 유닛이 조합된다.
도 11에는 실내기와 실외기로 구성되는 세퍼레이트형 에어컨디셔너를 예로서 도시하였지만, 실내기의 기능과 실외기의 기능을 하나의 하우징에 가지는 일체형 에어컨디셔너이어도 좋다.
전기 냉동 냉장고(8300)는 하우징(8301), 냉장실용 도어(8302), 냉동실용 도어(8303), 전자 부품(8304) 등을 가진다. 전자 부품(8304)은 하우징(8301) 내부에 제공되어 있다.
또한, 도 11은 전자 부품(700)이 적용된 가정용 전기 제품의 예를 도시한 것이다. 전자 부품(700)은 전자 레인지, 식기 세척기, 세탁기, 청소기 등 다양한 가정용 전기 제품에 조합될 수 있다. 또한, 전자 부품(700)은 가정용 전기 제품에 한정되지 않고 상술한 바와 같이 공업용 전자 기기, 항공 전자 기기, 자동차 등 다양한 전자 기기에 적용될 수 있다.
이하에서는 반도체 장치의 일례로서 표시부를 가진 전자 기기의 예를 기재한다. 이와 같은 전자 기기로서는 텔레비전 수상기, 노트북형 퍼스널 컴퓨터(PC), 태블릿형 PC, 기록 매체를 구비한 화상 재생 장치(대표적으로는 DVD(Digital Versatile Disc) 등의 기록 매체를 재생하여 그 화상을 표시할 수 있는 디스플레이를 가지는 장치), 휴대 전화, 스마트폰, 휴대용 게임기, 휴대 정보 단말(예를 들어, 태블릿형 정보 단말), 웨어러블(wearable)(예를 들어, 안경형, 고글형, 시계형, 팔찌형 등) 정보 단말, 전자 서적 단말, 카메라(예를 들어 비디오 카메라, 디지털 스틸 카메라), 내비게이션 시스템, 음향 재생 장치(카 오디오, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 자동 판매기 등을 들 수 있다. 이와 같은 전자 기기의 구체적인 예를 도 12에 도시하였다.
도 12의 (A)는 휴대 정보 단말의 일례를 도시한 것이다. 정보 단말(5100)은 하우징(5101), 표시부(5102), 및 조작 키(5103) 등을 가진다.
도 12의 (B)는 휴대용 게임기의 일례를 도시한 것이다. 휴대용 게임기(5300)는 하우징(5301), 하우징(5302), 표시부(5303), 표시부(5304), 마이크로폰(5305), 스피커(5306), 조작 키(5307), 및 스타일러스(5308) 등을 가진다. 여기서는 휴대용 게임기(5300)가 2개의 표시부(5303 및 5304)를 가지는 경우를 도시하였지만 표시부의 수는 이에 한정되지 않고 하나라도 좋고 3개 이상이라도 좋다.
도 12의 (C)는 팔찌형 정보 단말의 일례를 도시한 것이다. 정보 단말(5700)은 하우징(5701) 및 표시부(5702) 등을 가진다. 표시부(5702)는 곡면을 가지는 하우징(5701)으로 지지되어 있다. 표시부(5702)는 가요성 기판을 사용한 표시 패널을 포함하기 때문에 휘어질 수 있고 가볍고 사용하기 편리한 정보 단말(5700)을 제공할 수 있다.
도 12의 (D)는 손목시계형 정보 단말의 일례를 도시한 것이다. 정보 단말(5200)은 하우징(5201), 표시부(5202), 밴드(5203), 버클(5204), 조작용 버튼(5205), 입출력 단자(5206) 등을 가진다. 정보 단말(5200)은 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등 다양한 애플리케이션을 실행할 수 있다.
표시부(5202)의 표시면은 휘어져 있고, 휘어진 표시면을 따른 표시가 가능하다. 또한, 표시부(5202)는 터치 센서를 포함하고, 손가락이나 스타일러스 등을 화면에 접촉함으로써 조작할 수 있다. 예를 들어, 표시부(5202)에 표시된 아이콘(5207)에 접촉하여 애플리케이션을 기동할 수 있다. 조작용 버튼(5205)에는 시각 설정에 한정되지 않고 전원의 ON/OFF 동작, 무선 통신의 ON/OFF 동작, 매너모드의 실행 및 해제, 절전 모드의 실행 및 해제 등, 다양한 기능을 부여할 수 있다. 예를 들어, 정보 단말(5200)에 들어 있는 운영 체제(operating system)에 의하여 조작용 버튼(5205)의 기능을 설정할 수도 있다.
또한, 정보 단말(5200)은 통신 규격에 따른 근거리 무선 통신을 실행할 수 있다. 예를 들어, 무선 통신 가능한 헤드세트와의 상호 통신에 의하여 핸즈프리 통화가 가능하다. 또한, 정보 단말(5200)은 입출력 단자(5206)를 가지며, 커넥터를 통하여 다른 정보 단말과 데이터를 직접 주고받을 수 있다. 또한, 입출력 단자(5206)를 통하여 충전할 수도 있다. 또한, 충전 동작은 입출력 단자(5206)를 통하지 않고 무선 급전에 의하여 수행하여도 좋다.
도 12의 (E)는 전자 서적 단말의 일례를 도시한 것이다. 전자 서적 단말(5600)은 하우징(5601) 및 표시부(5602) 등을 가진다. 표시부(5602)는 가요성 기판을 사용한 표시 패널을 포함한다. 따라서, 휘어질 수 있고 가볍고 사용하기 편리한 전자 서적 단말(5600)을 제공할 수 있다.
도 12의 (F)는 정보 단말의 일례를 도시한 것이다. 정보 단말(5900)은 하우징(5901), 표시부(5902), 마이크로폰(5907), 스피커부(5904), 카메라(5903), 외부 접속부(5906), 및 조작용 버튼(5905) 등을 가진다. 표시부(5902)는 가요성 기판을 사용한 표시 패널을 포함한다. 정보 단말(5900)은 예를 들어, 스마트폰, 휴대 전화, 태블릿형 정보 단말, 태블릿형 PC, 전자 서적 단말 등으로서 사용할 수 있다.
이하에서는 명세서 및 도면 등에서의 기재에 대한 추기 사항을 기재한다.
본 발명의 일 형태에서 스위치로서는 다양한 형태의 것을 사용할 수 있다. 스위치는 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 가진다. 또는, 스위치는 전류를 흘리는 경로를 선택하여 전환하는 기능을 가지며 예를 들어, 경로 1로 전류를 흘릴 수 있게 할지 경로 2로 전류를 흘릴 수 있게 할지를 선택하여 전환하는 기능을 가진다. 스위치의 일례로서는 전기적 스위치 또는 기계적 스위치 등을 들 수 있다. 즉, 스위치는 전류를 제어할 수 있는 것이라면 특정의 것에 한정되지 않는다. 스위치의 일례로서는, 트랜지스터(예를 들어, 바이폴러 트랜지스터, MOS(Metal-Oxide-Semiconductor) 트랜지스터 등), 다이오드(예를 들어, pn 다이오드, pin 다이오드, 쇼트키 다이오드, MIM(Metal-Insulator-Metal) 다이오드, MIS(Metal-Insulator-Semiconductor) 다이오드, 다이오드 접속 트랜지스터 등), 또는 이들을 조합한 논리 회로 등이 있다. 기계적 스위치의 일례로서는 DMD(Digital Micromirror Device)와 같이 MEMS(Micro Electro Mechanical Systems) 기술을 이용한 스위치가 있다. 이 스위치는 기계적으로 움직일 수 있는 전극을 가지고, 이 전극이 움직임으로써 도통과 비도통을 제어한다.
본 발명의 일 형태에서 소자로서 의도적으로 제공되는 용량 소자의 디바이스 구조에 특별한 제약은 없다. 예를 들어, MIM형 용량 소자를 사용할 수도 있고, MOS형 용량 소자를 사용할 수도 있다.
본 명세서 등에 있어서 '평행'이란 2개의 직선이 -10° 이상 10° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 그 범주에 포함된다. 또한, '수직'이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 그 범주에 포함된다.
또한, 본 명세서 등에서 삼방정 또는 능면체정(rhombohedral crystal system)은 육방정계에 포함된다.
또한, 예를 들어 트랜지스터의 소스(또는 제 1 단자 등)가 Z1을 통하여(또는 통하지 않고) X와 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2를 통하여(또는 통하지 않고) Y와 전기적으로 접속되어 있는 경우나, 트랜지스터의 소스(또는 제 1 단자 등)가 Z1의 일부와 직접 접속되고, Z1의 다른 일부가 X와 직접 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2의 일부와 직접 접속되고, Z2의 다른 일부가 Y와 직접 접속되어 있는 경우에는 이하와 같이 표현할 수 있다.
예를 들어, "X, Y, 트랜지스터의 소스(또는 제 1 단자 등), 및 트랜지스터의 드레인(또는 제 2 단자 등)은 서로 전기적으로 접속되어 있고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y의 순서로 전기적으로 접속되어 있다"라고 표현할 수 있다. 또는, "트랜지스터의 소스(또는 제 1 단자 등)는 X와 전기적으로 접속되어 있고, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y와 전기적으로 접속되어 있고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y는 이 순서로 전기적으로 접속되어 있다"라고 표현할 수 있다. 또는, "X는 트랜지스터의 소스(또는 제 1 단자 등) 및 트랜지스터의 드레인(또는 제 2 단자 등)을 통하여 Y와 전기적으로 접속되어 있고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y는 이 접속 순서로 제공되어 있다"라고 표현할 수 있다. 상술한 것과 같은 표현 방법으로 회로 구성에서의 접속 순서를 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다. 다만, 이들 표현 방법은 일례에 불과하고 이들에 한정되지 않는다. 여기서 X, Y, Z1, 및 Z2는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)이다.
또한, 어느 한 실시형태에 기재된 내용(또는 그 일부)은 그 실시형태에 기재된 다른 내용(또는 그 일부), 및/또는 하나 또는 복수의 다른 실시형태에 기재된 내용(또는 그 일부)에 적용, 조합, 또는 치환될 수 있다.
또한, 실시형태에 기재된 내용이란, 각 실시형태에서 다양한 도면을 사용하여 설명된 내용, 또는 명세서에 기재된 문장을 사용하여 기재된 내용을 말한다.
또한, 어느 한 실시형태에서 참조하는 도면(또는 그 일부)을 그 도면의 다른 부분, 그 실시형태에서 참조하는 다른 도면(또는 그 일부), 및/또는 하나 또는 복수의 다른 실시형태에서 참조하는 도면(또는 그 일부)과 조합하여 더 많은 도면을 구성할 수 있다.
또한, 명세서에 있어서 도면이나 문장으로 규정되지 않은 내용에 대해서는, 그 내용을 제외함을 규정하는 발명의 일 형태를 구성할 수 있다. 또는, 어떤 값에 관하여, 상한값과 하한값 등으로 나타내어지는 수치 범위가 기재되어 있는 경우, 그 범위를 임의적으로 좁히거나 또는 그 범위 내의 한 지점을 제외함으로써 그 범위의 일부를 제외한 발명의 일 형태를 구성할 수 있다. 이로써, 예를 들어 종래 기술이 본 발명의 일 형태의 기술적 범위 내에 들어가지 않음을 규정할 수 있다.
구체적인 예로서는, 어떤 회로에 관하여 제 1~제 5 트랜지스터를 사용한 회로도가 기재되어 있는 경우, 그 회로가 제 6 트랜지스터를 가지지 않음을 규정하여 발명을 구성할 수 있다. 또는, 그 회로가 용량 소자를 가지지 않음을 규정하여 발명을 구성할 수 있다. 또한, 그 회로가 어느 특정의 접속 구조를 가지는 제 6 트랜지스터를 가지지 않음을 규정하여 발명을 구성할 수 있다. 또는, 그 회로가 어떤 특정의 접속 구조를 가지는 용량 소자를 가지지 않음을 규정하여 발명을 구성할 수 있다. 예를 들어, 게이트가 제 3 트랜지스터의 게이트에 접속된 제 6 트랜지스터를 가지지 않음을 규정하여 발명을 구성할 수 있다. 또는, 예를 들어 제 1 전극이 제 3 트랜지스터의 게이트에 접속된 용량 소자를 가지지 않음을 규정하여 발명을 구성할 수 있다.
다른 구체적인 예로서는, 어떤 값에 관하여 "어떤 전압은 3V 이상 10V 이하인 것이 적합하다"라고 기재되어 있는 경우에는 예를 들어, 어떤 전압이 -2V 이상 1V 이하인 경우를 제외함을 규정하여 발명의 일 형태를 구성할 수 있다. 또는, 예를 들어, 어떤 전압이 13V 이상인 경우를 제외함을 규정하여 발명의 일 형태를 구성할 수 있다. 또한, 예를 들어 그 전압이 5V 이상 8V 이하임을 규정하여 발명을 구성할 수도 있다. 또한, 예를 들어, 그 전압이 약 9V임을 규정하여 발명을 구성할 수도 있다. 또한, 예를 들어 그 전압이 3V 이상 10V 이하이지만 9V인 경우를 제외함을 규정하여 발명을 구성할 수도 있다. 또한, 어떤 값에 관하여 "이와 같은 범위 내인 것이 바람직하다", "이들을 만족시키는 것이 바람직하다" 등으로 기재되더라도, 어떤 값은 이들 기재에 한정되지 않는다. 즉, "바람직하다", "적합하다" 등으로 기재되더라도 반드시 이들 기재에 한정되는 것은 아니다.
다른 구체적인 예로서는, 어떤 값에 관하여 "어떤 전압은 10V인 것이 적합하다"라고 기재되어 있는 경우에는 예를 들어, 어떤 전압이 -2V 이상 1V 이하인 경우를 제외함을 규정하여 발명의 일 형태를 구성할 수 있다. 또는, 예를 들어, 어떤 전압이 13V 이상인 경우를 제외함을 규정하여 발명의 일 형태를 구성할 수 있다.
다른 구체적인 예로서는, 어떤 물질의 성질에 관하여 "어떤 막은, 절연막이다"라고 기재되어 있는 경우에는 예를 들어, 그 절연막이 유기 절연막인 경우를 제외함을 규정하여 발명의 일 형태를 구성할 수 있다. 또는, 예를 들어 그 절연막이 무기 절연막인 경우를 제외함을 규정하여 발명의 일 형태를 구성할 수 있다. 또는, 예를 들어, 그 막이 도전막인 경우를 제외함을 규정하여 발명의 일 형태를 구성할 수 있다. 또는, 예를 들어, 그 막이 반도체막인 경우를 제외함을 규정하여 발명의 일 형태를 구성할 수 있다.
다른 구체적인 예로서는, 어떤 적층 구조에 관하여 "A막과 B막 사이에 어떤 막이 제공되어 있다"라고 기재되어 있는 경우에는 예를 들어, 그 막이 4층 이상의 적층막인 경우를 제외함을 규정하여 발명을 구성할 수 있다. 또는 예를 들어, A막과 그 막 사이에 도전막이 제공되어 있는 경우를 제외함을 규정하여 발명을 구성할 수 있다.
또한, 본 명세서 등에서는 능동 소자(트랜지스터, 다이오드 등), 수동 소자(용량 소자, 저항 소자 등) 등이 가지는 모든 단자에 관하여, 그 접속처가 특정되지 않더라도, 당업자라면 발명의 일 형태를 구성하는 것이 가능한 경우가 있다. 즉, 접속처가 특정되지 않더라도 발명의 일 형태가 명확하다고 할 수 있다. 그리고 접속처가 특정된 내용이 본 명세서 등에 기재되어 있는 경우에는 접속처가 특정되지 않은 발명의 일 형태가 본 명세서 등에 기재되어 있는 것으로 판단할 수 있는 경우가 있다. 특히, 단자의 접속처에 있어서 복수의 케이스가 고려되는 경우에는 그 단자의 접속처를 특정의 개소로 한정할 필요는 없다. 따라서, 능동 소자(트랜지스터, 다이오드 등), 수동 소자(용량 소자, 저항 소자 등) 등이 가지는 일부의 단자에 대해서만 그 접속처를 특정함으로써 발명의 일 형태를 구성할 수 있는 경우가 있다.
또한, 본 명세서 등에서는 어떤 회로에 관하여, 적어도 접속처가 특정되어 있으면 당업자라면 발명을 특정할 수 있는 경우가 있다. 또는, 어떤 회로에 관하여, 적어도 기능이 특정되어 있으면 당업자라면 발명을 특정할 수 있는 경우가 있다. 즉, 기능이 특정되어 있으면 발명의 일 형태는 명확하다고 할 수 있다. 그리고, 기능이 특정된 발명의 일 형태가 본 명세서 등에 기재되어 있는 것으로 판단할 수 있는 경우가 있다. 따라서, 어떤 회로에 관하여 기능이 특정되지 않더라도 접속처가 특정되어 있으면 발명의 일 형태로서 개시되어 있는 것으로서 발명의 일 형태를 구성할 수 있다. 또는, 어떤 회로에 관하여 접속처가 특정되지 않더라도 기능이 특정되어 있으면 발명의 일 형태로서 개시되어 있는 것으로서 발명의 일 형태를 구성할 수 있다.
또한, 본 명세서 등에서는 어느 한 실시형태에서의 도면 또는 문장의 일부를 추출하여 발명의 일 형태를 구성할 수 있다. 따라서, 어느 부분을 설명하기 위한 도면 또는 문장이 있을 때 그 도면 또는 문장의 일부를 추출한 내용도 발명의 일 형태로서 개시되어 있는 것으로서 발명의 일 형태를 구성할 수 있다. 그리고, 그 발명의 일 형태는 명확하다고 할 수 있다. 그러므로 예를 들어, 능동 소자(트랜지스터, 다이오드 등), 배선, 수동 소자(용량 소자, 저항 소자 등), 도전층, 절연층, 반도체층, 유기 재료, 무기 재료, 부품, 장치, 동작 방법, 제조 방법 등이 하나 또는 복수 기재된 도면 또는 문장이 있을 때 그 일부를 추출하여 발명의 일 형태를 구성할 수 있다. 예를 들어, N개(N은 정수(整數))의 회로 소자(트랜지스터, 용량 소자 등)를 포함하여 구성된 회로도에서 M개(M은 정수이며 M<N)의 회로 소자(트랜지스터, 용량 소자 등)를 추출하여 발명의 일 형태를 구성할 수 있다. 다른 예로서는, N개(N은 정수)의 층을 포함하여 구성된 단면도에서 M개(M은 정수이며 M<N)의 층을 추출하여 발명의 일 형태를 구성할 수 있다. 또 다른 예로서는, N개(N은 정수)의 요소를 포함하여 구성된 흐름도에서 M개(M은 정수이며 M<N)의 요소를 추출하여 발명의 일 형태를 구성할 수 있다. 또 다른 예로서는, "A는 B, C, D, E, 또는 F를 가진다"라는 문장에서 일부의 요소를 임의적으로 추출하여, "A는 B와 E를 가진다", "A는 E와 F를 가진다", "A는 C와 E와 F를 가진다", 또는 "A는 B와 C와 D와 E를 가진다" 등으로 발명의 일 형태를 구성할 수 있다.
또한, 본 명세서 등에서는 어느 한 실시형태에서 도면 또는 문장으로 적어도 하나의 구체적인 예가 기재되어 있는 경우, 그 구체적인 예의 상위 개념을 도출하는 것은 당업자에게는 용이한 일이다. 따라서, 어느 한 실시형태에서 도면 또는 문장으로 적어도 하나의 구체적인 예가 기재되어 있는 경우, 그 구체적인 예의 상위 개념도 발명의 일 형태로서 개시되어 있는 것으로서 발명의 일 형태를 구성할 수 있다. 그리고, 그 발명의 일 형태는 명확하다고 할 수 있다.
또한, 본 명세서 등에서는 적어도 도면에 기재된 내용(또는 그 일부)은 발명의 일 형태로서 개시되어 있는 것으로서 발명의 일 형태를 구성할 수 있다. 따라서, 어느 내용에 관하여, 도면에 기재되어 있으면 문장으로 기재되지 않더라도 그 내용은 발명의 일 형태로서 개시되어 있는 것으로서 발명의 일 형태를 구성할 수 있다. 마찬가지로, 도면의 일부를 추출한 도면에 대해서도 발명의 일 형태로서 개시되어 있는 것으로서 발명의 일 형태를 구성할 수 있다. 그리고, 그 발명의 일 형태는 명확하다고 할 수 있다.
M1: 트랜지스터
C1: 용량 소자
10: 회로
101: 메모리 장치
102: 디지털-아날로그 변환 회로(DAC)
103: 회로
150: 센서 유닛
151: 센서 회로
152: 연산 증폭기(AMP)
153: 아날로그-디지털 변환 회로(ADC)
200: 무선 태그
227: 센서 유닛

Claims (14)

  1. 반도체 장치로서,
    연산 증폭기; 및
    상기 연산 증폭기에 전기적으로 접속되는 전위 생성 회로를 가지고,
    상기 전위 생성 회로는,
    제 1 메모리 회로;
    상기 제 1 메모리 회로와 전기적으로 접속되는 제 1 회로; 및
    상기 제 1 회로와 전기적으로 접속되는 제 2 메모리 회로를 가지고,
    상기 제 1 회로는 상기 제 2 메모리 회로로부터 입력되는 디지털 신호를 아날로그 신호로 변환하는 기능을 가지고,
    상기 제 1 메모리 회로는 출력 노드, 제 1 트랜지스터, 및 제 1 용량 소자를 가지고,
    상기 제 1 용량 소자는 상기 출력 노드와 전기적으로 접속되고,
    상기 제 1 트랜지스터는 상기 제 1 회로와 상기 출력 노드 사이의 도통 상태를 제어할 수 있는 기능을 가지고,
    상기 제 1 메모리 회로에는 상기 아날로그 신호가 입력되고,
    상기 제 1 트랜지스터는 채널로서 산화물 반도체를 가지고,
    상기 출력 노드의 전위가 상기 연산 증폭기에 공급된 후, 상기 제 1 회로 및 상기 제 2 메모리 회로에 대한 전원 공급을 차단할 수 있는 기능을 가지는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 2 메모리 회로는 메모리 셀 및 배선을 가지고,
    상기 메모리 셀은 제 2 트랜지스터, 제 3 트랜지스터, 제 2 용량 소자, 및 제 1 노드를 가지고,
    상기 제 2 트랜지스터는 상기 배선과 상기 제 1 노드 사이의 도통 상태를 제어할 수 있는 기능을 가지고,
    상기 제 1 노드에는 상기 제 3 트랜지스터의 게이트 및 상기 제 2 용량 소자가 전기적으로 접속되고,
    상기 제 2 트랜지스터는 채널로서 산화물 반도체를 가지는, 반도체 장치.
  3. 제 1 항에 있어서,
    상기 제 2 메모리 회로는 메모리 셀과 배선을 가지고,
    상기 메모리 셀은 제 2 내지 제 4 트랜지스터 및 제 1 노드를 가지고,
    상기 제 2 트랜지스터는 상기 배선과 상기 제 1 노드 사이의 도통 상태를 제어할 수 있는 기능을 가지고,
    상기 제 3 트랜지스터와 상기 제 4 트랜지스터는 전기적으로 직렬로 접속되고,
    상기 제 1 노드에는 상기 제 3 트랜지스터의 게이트가 전기적으로 접속되고,
    상기 제 2 트랜지스터는 채널로서 산화물 반도체를 가지는, 반도체 장치.
  4. 제 1 항에 있어서,
    상기 제 2 메모리 회로는 상기 출력 노드의 전위를 설정하는 데이터를 가지는, 반도체 장치.
  5. 제 1 항에 있어서,
    상기 연산 증폭기의 입력 노드와 전기적으로 접속되어 있는 센서 회로를 가지는, 반도체 장치.
  6. 제 1 항에 있어서,
    상기 연산 증폭기와 전기적으로 접속되어 있는 센서 회로; 및
    안테나를 가지는, 반도체 장치.
  7. 제 1 항에 기재된 반도체 장치; 및
    표시부, 하우징, 마이크로폰, 스피커, 또는 조작 키 중 적어도 하나를 가지는, 전자기기.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020150028546A 2014-03-07 2015-02-27 반도체 장치 및 전자 기기 Expired - Fee Related KR102267237B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-045282 2014-03-07
JP2014045282 2014-03-07

Publications (2)

Publication Number Publication Date
KR20150105214A KR20150105214A (ko) 2015-09-16
KR102267237B1 true KR102267237B1 (ko) 2021-06-18

Family

ID=54018015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150028546A Expired - Fee Related KR102267237B1 (ko) 2014-03-07 2015-02-27 반도체 장치 및 전자 기기

Country Status (4)

Country Link
US (2) US9349454B2 (ko)
JP (3) JP6580349B2 (ko)
KR (1) KR102267237B1 (ko)
TW (1) TWI659606B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102267237B1 (ko) * 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US9887212B2 (en) * 2014-03-14 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2017068490A1 (en) * 2015-10-23 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10334196B2 (en) * 2016-01-25 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6995481B2 (ja) * 2016-01-29 2022-02-04 株式会社半導体エネルギー研究所 ソースドライバ
US10305460B2 (en) 2016-02-23 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Data comparison circuit and semiconductor device
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
US10223194B2 (en) * 2016-11-04 2019-03-05 Semiconductor Energy Laboratory Co., Ltd. Storage device, semiconductor device, electronic device, and server system
WO2019003014A1 (ja) * 2017-06-26 2019-01-03 株式会社半導体エネルギー研究所 半導体装置、電子機器
CN119947090A (zh) * 2017-11-24 2025-05-06 株式会社半导体能源研究所 半导体装置及动态逻辑电路
US11222259B2 (en) * 2017-12-13 2022-01-11 International Business Machines Corporation Counter based resistive processing unit for programmable and reconfigurable artificial-neural-networks
JP7314163B2 (ja) 2018-10-11 2023-07-25 株式会社半導体エネルギー研究所 測定装置
JP7273054B2 (ja) 2018-10-18 2023-05-12 株式会社半導体エネルギー研究所 半導体装置
KR20220017998A (ko) 2019-06-07 2022-02-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US12095440B2 (en) 2019-10-17 2024-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7386121B2 (ja) * 2020-04-09 2023-11-24 株式会社日立製作所 半導体装置
US11133063B1 (en) * 2020-06-22 2021-09-28 International Business Machines Corporation Suppressing undesired programming at half-selected devices in a crosspoint array of 3-terminal resistive memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130181854A1 (en) 2012-01-18 2013-07-18 Semiconductor Energy Laboratory Co., Ltd. Circuit, sensor circuit, and semiconductor device using the sensor circuit

Family Cites Families (198)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142610A (ja) 1983-12-28 1985-07-27 Fujitsu Ltd コンパレ−タ回路
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5844842A (en) 1989-02-06 1998-12-01 Hitachi, Ltd. Nonvolatile semiconductor memory device
US5254928A (en) 1991-10-01 1993-10-19 Apple Computer, Inc. Power management system for battery powered computers
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3307453B2 (ja) 1993-03-18 2002-07-24 ソニー株式会社 昇圧回路
US5510748A (en) * 1994-01-18 1996-04-23 Vivid Semiconductor, Inc. Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries
JP3292417B2 (ja) 1994-02-15 2002-06-17 三菱電機株式会社 半導体装置
TW271011B (ko) 1994-04-20 1996-02-21 Nippon Steel Corp
US5497119A (en) 1994-06-01 1996-03-05 Intel Corporation High precision voltage regulation circuit for programming multilevel flash memory
JP2718375B2 (ja) 1994-09-30 1998-02-25 日本電気株式会社 チャージポンプ回路
KR0149215B1 (ko) * 1994-11-11 1998-10-15 배순훈 픽셀 구동 회로
US5493255A (en) 1995-03-21 1996-02-20 Nokia Mobile Phones Ltd. Bias control circuit for an RF power amplifier
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH0974347A (ja) 1995-06-26 1997-03-18 Mitsubishi Electric Corp Ｍｏｓ集積回路
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JPH09162713A (ja) 1995-12-11 1997-06-20 Mitsubishi Electric Corp 半導体集積回路
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3394133B2 (ja) 1996-06-12 2003-04-07 沖電気工業株式会社 昇圧回路
DE19627197C1 (de) 1996-07-05 1998-03-26 Siemens Ag Vorrichtung zur Spannungsvervielfachung mit geringer Abhängigkeit der Ausgangsspannung von der Versorgungsspannung
JP3385960B2 (ja) 1998-03-16 2003-03-10 日本電気株式会社 負電圧チャージポンプ回路
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
IT1301936B1 (it) 1998-08-27 2000-07-07 St Microelectronics Srl Circuito a pompa di carica per dispositivi integrati di memoria
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3403097B2 (ja) 1998-11-24 2003-05-06 株式会社東芝 Ｄ／ａ変換回路および液晶表示装置
US6049246A (en) 1998-12-11 2000-04-11 Vivid Semiconductor, Inc. Amplifier offset cancellation using current copier
JP3713401B2 (ja) 1999-03-18 2005-11-09 株式会社東芝 チャージポンプ回路
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6888526B2 (en) 1999-10-21 2005-05-03 Seiko Epson Corporation Voltage supplying device, and semiconductor device, electro-optical device and electronic instrument using the same
JP4579377B2 (ja) 2000-06-28 2010-11-10 ルネサスエレクトロニクス株式会社 多階調デジタル映像データを表示するための駆動回路及びその方法
US6664846B1 (en) 2000-08-30 2003-12-16 Altera Corporation Cross coupled N-channel negative pump
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US20020084808A1 (en) * 2000-12-28 2002-07-04 Intel Corporation Low charge-dump transistor switch
KR100364428B1 (ko) 2000-12-30 2002-12-11 주식회사 하이닉스반도체 고전압 레귤레이션 회로
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002319863A (ja) 2001-04-20 2002-10-31 Canon Inc Ａｄ変換器
JP3960513B2 (ja) 2001-08-01 2007-08-15 シャープ株式会社 半導体チャージポンプ回路および不揮発性半導体記憶装置
US6696869B1 (en) 2001-08-07 2004-02-24 Globespanvirata, Inc. Buffer circuit for a high-bandwidth analog to digital converter
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US6720822B2 (en) 2001-10-31 2004-04-13 Stmicroelectronics S.R.L. Negative charge pump architecture with self-generated boosted phases
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3709846B2 (ja) 2002-01-18 2005-10-26 ソニー株式会社 並列型ａｄ変換器
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US20030184360A1 (en) 2002-03-29 2003-10-02 Yi-Ti Wang Charge pump for flash memory with serially connected capacitors for preventing breakdown
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100465068B1 (ko) 2002-06-29 2005-01-06 주식회사 하이닉스반도체 펌핑 회로
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6914791B1 (en) 2002-11-06 2005-07-05 Halo Lsi, Inc. High efficiency triple well charge pump circuit
JP2004233743A (ja) 2003-01-31 2004-08-19 Renesas Technology Corp 表示駆動制御装置および表示装置を備えた電子機器
JP2004233742A (ja) 2003-01-31 2004-08-19 Renesas Technology Corp 表示駆動制御装置および表示装置を備えた電子機器
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
WO2004107076A1 (en) * 2003-05-27 2004-12-09 Georgia Tech Research Corporation Floating-gate reference circuit
US6794916B1 (en) 2003-05-30 2004-09-21 International Business Machines Corporation Double edge-triggered flip-flops
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005026805A (ja) 2003-06-30 2005-01-27 Renesas Technology Corp 半導体集積回路
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2005339658A (ja) 2004-05-26 2005-12-08 Toshiba Corp 昇圧回路
US7187595B2 (en) * 2004-06-08 2007-03-06 Saifun Semiconductors Ltd. Replenishment for internal voltage
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7116572B2 (en) * 2004-11-09 2006-10-03 Ramtron International Corporation Circuit for generating a centered reference voltage for a 1T/1C ferroelectric memory
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006319393A (ja) 2005-05-10 2006-11-24 Renesas Technology Corp 通信用半導体集積回路および無線通信装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US7538673B2 (en) 2005-08-26 2009-05-26 Texas Instruments Incorporated Voltage regulation circuit for RFID systems
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007096036A (ja) 2005-09-29 2007-04-12 Matsushita Electric Ind Co Ltd 昇圧回路
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5057430B2 (ja) 2006-12-18 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路とその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US7777557B2 (en) 2007-01-17 2010-08-17 Panasonic Corporation Booster circuit
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
EP2120189B1 (en) 2007-01-30 2013-01-16 Panasonic Corporation Nonvolatile storage device, nonvolatile storage system, and access device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8068367B2 (en) * 2007-06-15 2011-11-29 Micron Technology, Inc. Reference current sources
TW200919324A (en) 2007-10-18 2009-05-01 G Time Electronic Co Ltd RFID system capable of detecting RFID tag orientation, an RFID tag thereof, and a puzzle system using the RFID system
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
CN101918894B (zh) 2008-03-26 2012-11-28 半导体元件工业有限责任公司 形成用于照相机的闪光控制器的方法及其结构
JP5200761B2 (ja) 2008-08-22 2013-06-05 ソニー株式会社 昇圧回路、固体撮像素子およびカメラシステム
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5251541B2 (ja) 2009-01-26 2013-07-31 富士通セミコンダクター株式会社 定電圧発生回路およびレギュレータ回路
US8004907B2 (en) 2009-06-05 2011-08-23 Freescale Semiconductor, Inc. SRAM with read and write assist
KR101577829B1 (ko) 2009-07-15 2015-12-15 엘지디스플레이 주식회사 액정표시장치
JP5467845B2 (ja) 2009-09-29 2014-04-09 セイコーインスツル株式会社 ボルテージレギュレータ
JP5730529B2 (ja) 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 半導体装置
WO2011052366A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
CN105070717B (zh) 2009-10-30 2019-01-01 株式会社半导体能源研究所 半导体装置
KR101829176B1 (ko) 2009-11-20 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065258A1 (en) * 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101840623B1 (ko) * 2009-12-04 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이를 포함하는 전자 기기
CN105140245B (zh) 2009-12-18 2018-07-17 株式会社半导体能源研究所 液晶显示设备和电子设备
WO2011102190A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Demodulation circuit and rfid tag including the demodulation circuit
KR101767037B1 (ko) 2010-03-02 2017-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 승압 회로 및 승압 회로를 포함하는 ｒｆｉｄ 태그
WO2011108374A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8598945B2 (en) 2010-06-21 2013-12-03 Rf Micro Devices, Inc. High voltage charge-pump with a feedback control loop
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
JP5674594B2 (ja) 2010-08-27 2015-02-25 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
KR20120086953A (ko) 2011-01-27 2012-08-06 에스케이하이닉스 주식회사 내부전압생성회로 및 반도체메모리장치
TWI525619B (zh) 2011-01-27 2016-03-11 半導體能源研究所股份有限公司 記憶體電路
US9799773B2 (en) 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR101899880B1 (ko) 2011-02-17 2018-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 ｌｓｉ
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5883699B2 (ja) * 2011-04-13 2016-03-15 株式会社半導体エネルギー研究所 プログラマブルｌｓｉ
US9935622B2 (en) 2011-04-28 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Comparator and semiconductor device including comparator
US9614094B2 (en) 2011-04-29 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer and method for driving the same
US8669781B2 (en) * 2011-05-31 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5890251B2 (ja) 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
JP5867065B2 (ja) 2011-12-22 2016-02-24 株式会社ソシオネクスト 降圧型電源回路
JP6125850B2 (ja) * 2012-02-09 2017-05-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8995218B2 (en) * 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5975907B2 (ja) 2012-04-11 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
JP6228381B2 (ja) * 2012-04-30 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
JP6227890B2 (ja) * 2012-05-02 2017-11-08 株式会社半導体エネルギー研究所 信号処理回路および制御回路
DE102013022449B3 (de) 2012-05-11 2019-11-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
JP2013258895A (ja) 2012-05-18 2013-12-26 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
CN103488267A (zh) * 2012-06-12 2014-01-01 鸿富锦精密工业(武汉)有限公司 电源控制电路
US8947158B2 (en) 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US8847662B2 (en) * 2012-09-11 2014-09-30 Mediatek Inc. Mixer and associated signal circuit
TWI637517B (zh) * 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9245650B2 (en) 2013-03-15 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9378844B2 (en) * 2013-07-31 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor whose gate is electrically connected to capacitor
US9374048B2 (en) 2013-08-20 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing device, and driving method and program thereof
TWI663820B (zh) 2013-08-21 2019-06-21 日商半導體能源研究所股份有限公司 電荷泵電路以及具備電荷泵電路的半導體裝置
KR102267237B1 (ko) * 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US9595955B2 (en) * 2014-08-08 2017-03-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including power storage elements and switches
JP2016111677A (ja) * 2014-09-26 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、無線センサ、及び電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130181854A1 (en) 2012-01-18 2013-07-18 Semiconductor Energy Laboratory Co., Ltd. Circuit, sensor circuit, and semiconductor device using the sensor circuit

Also Published As

Publication number Publication date
US20150255157A1 (en) 2015-09-10
JP2019201229A (ja) 2019-11-21
JP2015181081A (ja) 2015-10-15
JP6580349B2 (ja) 2019-09-25
US9349454B2 (en) 2016-05-24
JP2020184643A (ja) 2020-11-12
KR20150105214A (ko) 2015-09-16
JP6736740B2 (ja) 2020-08-05
TW201543805A (zh) 2015-11-16
US20160240239A1 (en) 2016-08-18
TWI659606B (zh) 2019-05-11
US10002656B2 (en) 2018-06-19

Similar Documents

Publication Publication Date Title
KR102267237B1 (ko) 반도체 장치 및 전자 기기
JP6907349B2 (ja) 発振回路
JP6856788B2 (ja) 半導体装置、センサ装置及び電子機器
JP2024040158A (ja) 半導体装置
TWI672785B (zh) 半導體裝置及電子裝置
JP6467171B2 (ja) 半導体装置
KR102352407B1 (ko) 반도체 장치, 건강 관리 시스템
US9755643B2 (en) Semiconductor device including buffer circuit and level shifter circuit, and electronic device including the same
JP2020036043A (ja) 半導体装置
JP2020030879A (ja) 半導体装置
JP2015084414A (ja) 半導体装置
US9842842B2 (en) Semiconductor memory device and semiconductor device and electronic device having the same
JP6653129B2 (ja) 記憶装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150227

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200210

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150227

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210315

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210615

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210615

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20250326