KR102239602B1 - 반도체 장치 및 그 제조 방법 - Google Patents
반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102239602B1 KR102239602B1 KR1020140104417A KR20140104417A KR102239602B1 KR 102239602 B1 KR102239602 B1 KR 102239602B1 KR 1020140104417 A KR1020140104417 A KR 1020140104417A KR 20140104417 A KR20140104417 A KR 20140104417A KR 102239602 B1 KR102239602 B1 KR 102239602B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- word line
- region
- cell array
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000000758 substrate Substances 0.000 claims abstract description 139
- 230000002093 peripheral effect Effects 0.000 claims abstract description 102
- 238000002955 isolation Methods 0.000 claims abstract description 34
- 230000000149 penetrating effect Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 65
- 238000011049 filling Methods 0.000 claims description 21
- 239000010410 layer Substances 0.000 description 290
- 239000011229 interlayer Substances 0.000 description 49
- 230000008569 process Effects 0.000 description 44
- 239000010408 film Substances 0.000 description 36
- 229910052751 metal Inorganic materials 0.000 description 36
- 239000002184 metal Substances 0.000 description 36
- 239000010409 thin film Substances 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 238000005530 etching Methods 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 239000000463 material Substances 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- 239000012535 impurity Substances 0.000 description 17
- 125000006850 spacer group Chemical group 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- 238000005498 polishing Methods 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 239000002002 slurry Substances 0.000 description 11
- 239000011810 insulating material Substances 0.000 description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 6
- 239000005388 borosilicate glass Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000005360 phosphosilicate glass Substances 0.000 description 6
- 239000005368 silicate glass Substances 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 2
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229920000742 Cotton Polymers 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
Landscapes
- Semiconductor Memories (AREA)
Abstract
3차원 반도체 장치는 셀 어레이 영역, 워드라인 콘택 영역 및 주변 회로 영역을 포함하는 기판, 상기 셀 어레이 영역에서 워드라인 콘택 영역으로 연장되어 상기 기판 상에 적층된 게이트 전극들, 상기 셀 어레이 영역의 게이트 전극들을 관통하여 상기 기판의 활성 영역을 노출하는 채널 홀, 상기 워드라인 콘택 영역의 게이트 전극들을 관통하여 기판의 소자 분리막을 노출하는 더미 홀을 포함하되, 상기 더미 홀을 제외한 상기 채널 홀 내에만 반도체 패턴이 형성될 수 있다.
Description
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 3차원 반도체 장치 및 그 제조 방법에 관한 것이다.
소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 반도체 장치의 집적도를 증가시키는 것이 요구되고 있다. 반도체 장치의 경우, 그 집적도는 제품의 가격을 결정하는 중요한 요인이기 때문에, 특히 증가된 집적도가 요구되고 있다. 종래의 2차원 또는 평면적 반도체 장치의 경우, 그 집적도는 단위 메모리 셀이 점유하는 면적에 의해 주로 결정되기 때문에, 미세 패턴 형성 기술의 수준에 크게 영향을 받는다. 하지만, 패턴의 미세화를 위해서는 초고가의 장비들이 필요하기 때문에, 2차원 반도체 장치의 집적도는 증가하고는 있지만 여전히 제한적이다.
이러한 한계를 극복하기 위한, 3차원적으로 배열되는 메모리 셀들을 구비하는 3차원 반도체 장치들이 제안되고 있다. 그러나, 3차원 반도체 장치의 대량 생산을 위해서는, 비트당 제조 비용을 2차원 반도체 장치의 그것보다 줄일 수 있으면서 신뢰성 있는 제품 특성을 구현할 수 있는 공정 기술이 요구되고 있다.
본 발명이 해결하고자 하는 과제는 고집적화가 용이한 3차원 반도체 장치 및 그 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다양한 과제들은 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예들에 따른 반도체 장치는 셀 어레이 영역, 워드라인 콘택 영역 및 주변 회로 영역을 포함하는 기판, 상기 셀 어레이 영역에서 워드라인 콘택 영역으로 연장되어 상기 기판 상에 적층된 게이트 전극들, 상기 셀 어레이 영역의 상기 게이트 전극들을 관통하여 상기 기판과 전기적으로 연결되는 수직 채널 구조체, 상기 수직 채널 구조체와 상기 기판 사이에 배치된 반도체 패턴, 및 상기 워드라인 콘택 영역의 상기 게이트 전극들을 관통하여 상기 기판과 전기적으로 절연되는 더미 필라을 포함하되, 상기 더미 필라는 최하부에 위치한 상기 게이트 전극을 관통할 수 있다.
상기 기판은 제1 기판 및 제2 기판을 포함하되, 제1 기판이 제2 기판의 하부에 배치될 수 있다.
상기 제1 기판은 셀 어레이 영역 및 워드라인 콘택 영역을 포함하고, 상기 제2 기판은 주변 회로 영역을 포함할 수 있다.
상기 주변 회로 영역은 복수의 수평 트랜지스터들을 포함할 수 있다.
상기 게이트 전극들의 수평 길이는 상기 기판으로부터 상부로 갈수록 짧아질 수 있다.
상기 수직 채널 구조체는 제1 게이트 유전막 패턴, 제1 수직 채널 패턴 및 제1 충진 절연막 패턴을 포함할 수 있다.
상기 제1 게이트 유전막 패턴은 파이트 형태(pipe-shaped)를 가질 수 있다.
상기 제1 게이트 유전막 패턴은 전하차단막, 전하 저장막 및 터널 절연막을 포함할 수 있다.
상기 제1 수직 채널 패턴은 중공의 실린더 형태(hollow cylindrical shape) 또는 컵(cup) 모양을 가질 수 있다.
상기 제1 수직 채널 패턴은 상기 반도체 패턴과 직접 접촉할 수 있다.
상기 더미 필라는 상기 워드라인 콘택 영역에 배치된 소자 분리막과 접촉할 수 있다.
상기 더미 필라는 제2 게이트 유전막 패턴, 제2 수직 채널 패턴 및 제2 충진 절연막 패턴을 포함할 수 있다.
상기 수직 채널 구조체의 저면은 상기 더미 필라의 저면보다 높은 레벨에 위치할 수 있다.
상기 반도체 패턴은 최하부에 위치한 게이트 전극을 관통하여 상기 기판과 접촉할 수 있다.
상기 게이트 전극들과 전기적으로 연결되는 배선플러그들을 더 포함할 수 있다.
상기 배선플러그들의 수직 길이가 서로 다를 수 있다.
본 발명의 실시예들에 따른 반도체 장치는 셀 어레이 영역, 워드라인 콘택 영역 및 주변 회로 영역을 포함하는 기판, 상기 셀 어레이 영역에서 워드라인 콘택 영역으로 연장되어 상기 기판 상에 적층된 게이트 전극들, 상기 셀 어레이 영역의 게이트 전극들을 관통하여 상기 기판의 활성 영역을 노출하는 채널 홀, 및 상기 워드라인 콘택 영역의 게이트 전극들을 관통하여 기판의 소자 분리막을 노출하는 더미 홀을 포함하되, 상기 더미 홀을 제외한 상기 채널 홀 내에만 반도체 패턴이 형성될 수 있다
상기 기판은 제1 기판 및 제2 기판을 포함하되, 제1 기판이 제2 기판의 하부에 배치될 수 있다.
상기 제1 기판은 상기 셀 어레이 영역 및 상기 워드라인 콘택 영역을 포함하고, 상기 제2 기판은 상기 주변 회로 영역을 포함할 수 있다.
본 발명의 실시예들에 따른 반도체 장치는 셀 어레이영역 및 워드라인 콘택 영역을 포함하는 기판, 상기 셀 어레이 영역에서 상기 워드라인 콘택 영역으로 연장되어 상기 기판 상에 적층된 게이트 전극들, 상기 셀 어레이 영역의 상기 게이트 전극들을 관통하여 상기 기판의 활성 영역을 노출하는 채널 홀, 상기 워드라인 콘택 영역의 상기 게이트 전극들을 관통하여 기판의 소자 분리막을 노출하는 더미 홀, 상기 채널 홀 내에 배치된 반도체 패턴 및 수직 채널 구조체, 및 상기 더미 홀 내에 배치된 더미 필라를 포함하되, 상기 더미 필라의 저면은 상기 수직 채널 구조체의 저면보다 낮은 레벨에 위치할 수 있다.
기타 본 발명의 구체적인 사항들은 본문 내에서 보다 상세하게 설명될 것이다.
본 발명의 실시 예들에 따르면, 기판 상에 수직으로 적층된 게이트 전극들을 관통하는 복수개의 채널 홀들 및 더미 홀들을 각각 셀 어레이 영역 및 워드라인 콘택 영역에 형성한 후, 더미 홀들을 제외한 채널 홀들 내에만 반도체 패턴들을 형성하므로써, 선택적 에피택시얼 성장(Selective Epitaxial Growth: SEG) 공정으로 형성되는 반도체 패턴들에 대한 산포 발생을 방지할 수 있다. 이로 인하여, 셀 어레이 영역 내에 형성된 반도체 패턴들에 대한 균일성이 확보되어 우수한 전기적 특성을 갖는 3차원 반도체 장치를 구현할 수 있다.
기타 언급되지 않은 본 발명의 효과들은 본문 내에서 언급될 것이고, 언급되지 않은 효과들도 본 발명의 기술 분야의 통상적 수준에서 충분히 예견될 수 있을 것이다.
도 1은 본 발명의 예시적 실시예들에 따른 3차원 반도체 장치의 개략 블록도이다.
도 2는 본 발명의 예시적 실시예들에 따른 3차원 반도체 장치의 셀 어레이를 나타내는 간략 회로도이다.
도 3a 및 3b는 본 발명의 예시적 실시예들에 따른 3차원 반도체 장치의 평면도이다.
도 4a 및 4b는 본 발명의 예시적 실시예들에 따른 반도체 장치들을 설명하기 위하여 각각 도 3a 및 3b의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ' 선들을 따라 절단한 단면도들이다.
도 5a 내지 도 5p는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위하여 도 3a의 I-I' 및 II-II' 선들을 따라 절단한 단면도들이다
도 6a 내지 도 6e는 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위하여 도 3b의 I-I' 및 II-II' 선들을 따라 절단한 단면도들이다
도 7은 본 발명의 예시적인 실시예들에 따른 3차원 반도체 장치들을 포함하는 전자시스템들의 일 예를 간략히 도시한 블록도이다.
도 8은 본 발명의 예시적인 실시예들에 따른 3차원 반도체 장치들을 포함하는 메모리 카드들의 일 예를 간략히 도시한 블록도이다.
도 2는 본 발명의 예시적 실시예들에 따른 3차원 반도체 장치의 셀 어레이를 나타내는 간략 회로도이다.
도 3a 및 3b는 본 발명의 예시적 실시예들에 따른 3차원 반도체 장치의 평면도이다.
도 4a 및 4b는 본 발명의 예시적 실시예들에 따른 반도체 장치들을 설명하기 위하여 각각 도 3a 및 3b의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ' 선들을 따라 절단한 단면도들이다.
도 5a 내지 도 5p는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위하여 도 3a의 I-I' 및 II-II' 선들을 따라 절단한 단면도들이다
도 6a 내지 도 6e는 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위하여 도 3b의 I-I' 및 II-II' 선들을 따라 절단한 단면도들이다
도 7은 본 발명의 예시적인 실시예들에 따른 3차원 반도체 장치들을 포함하는 전자시스템들의 일 예를 간략히 도시한 블록도이다.
도 8은 본 발명의 예시적인 실시예들에 따른 3차원 반도체 장치들을 포함하는 메모리 카드들의 일 예를 간략히 도시한 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)" 은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 막(또는 층)이 개재될 수 도 있다. 또한, 도면들에 있어서, 구성들의 크기 및 두께 등은 명확성을 위하여 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어 들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다. 본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다.
명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1은 본 발명의 예시적인 실시예들에 따른 3차원 반도체 장치의 개략 블록도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 반도체 장치는 셀 어레이 영역(CAR), 워드라인 콘택 영역(WCTR) 및 주변 회로 영역(PERI)을 포함할 수 있다. 셀 어레이 영역(CAR)에는 3차원적으로 배치되는 메모리 셀들과, 메모리 셀들과 전기적으로 연결되는 비트 라인들 및 워드 라인들이 형성될 수 있다. 워드라인 콘택 영역(WCTR)은 셀 어레이 영역(CAR)과 주변 회로 영역(PERI) 사이에 배치될 수 있으며, 워드라인 콘택 영역(WCTR)에는 메모리 셀들과 주변 회로들을 연결하는 배선 플러그들 및 메탈 라인들이 형성될 수 있다. 주변 회로 영역(PERI)에는 메모리 셀들의 구동 및 메모리 셀들에 저장된 데이터를 판독하는 주변 회로들이 형성될 수 있다. 구체적으로, 주변 회로 영역(PERI)은 워드라인 드라이버(driver), 센스 앰프(sense amplifier), 로우 디코더(row decoder), 칼럼 디코더(column decoder) 및 제어 회로들을 포함할 수 있다.
도 2는 본 발명의 예시적인 실시예들에 따른 3차원 반도체 장치의 셀 어레이를 나타내는 간략 회로도이다.
도 2를 참조하면, 일 실시예에 따른 3차원 반도체 장치의 셀 어레이(CAR)는 공통 소오스 라인(CSL), 복수개의 비트라인들(BL), 및 공통 소오스 라인(CSL)과 비트라인들(BL) 사이에 배치되는 복수개의 셀 스트링들(CSTR)을 포함할 수 있다.
비트 라인들(BL)은 2차원적으로 배열되고, 그 각각에는 복수개의 셀 스트링들(CSTR)이 병렬로 연결된다. 셀 스트링들(CSTR)은 공통 소오스 라인(CSL)에 공통으로 연결될 수 있다. 즉, 복수의 비트 라인들(BL)과 공통 소오스 라인(CSL) 사이에 복수의 셀 스트링들(CSTR)이 배치될 수 있다. 일 실시예에 따르면, 공통 소오스 라인(CSL)은 복수 개로 2차원적으로 배열될 수 있다. 여기서, 공통 소오스 라인들(CSL)에는 전기적으로 동일한 전압이 인가될 수 있으며, 또는 공통 소오스 라인들(CSL) 각각이 전기적으로 제어될 수도 있다.
셀 스트링들(CSTR) 각각은 공통 소오스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 비트라인들(BL)의 각각에 접속하는 스트링 선택 트랜지스터(SST), 및 접지 및 스트링 선택 트랜지스터들(GST, SST) 사이에 배치되는 복수개의 메모리 셀 트랜지스터들(MCT)을 포함할 수 있다. 그리고, 스트링 선택 트랜지스터(SST), 메모리 셀 트랜지스터들(MCT), 및 접지 선택 트랜지스터(GST)은 직렬로 연결될 수 있다.
공통 소오스 라인(CSL)은 접지 선택 트랜지스터들(GST)의 소오스들에 공통으로 연결될 수 있다. 이에 더하여, 공통 소오스 라인(CSL)과 비트 라인들(BL) 사이에 배치되는, 접지 선택 라인(GSL), 복수개의 워드라인들(WL0-WL3) 및 스트링 선택 라인(SSL)이 접지 선택 트랜지스터(GST), 메모리 셀 트랜지스터들(MCT) 및 스트링 선택 트랜지스터(SST)의 게이트 전극들로서 각각 사용될 수 있다. 또한, 메모리 셀 트랜지스터들(MCT) 각각은 데이터 저장 요소(data storage element)를 포함한다.
도 3a 및 도 3b는 본 발명의 예시적 실시예들에 따른 3차원 반도체 장치의 평면도이고, 도 4a 및 도 4b는 각각 도 3a 및 3b의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ' 선들을 따라 절단한 단면도들이다.
도 3a 및 도 4a를 참조하면, 본 발명의 일 실시예에 따른 3차원 반도체 장치(10a)는 기판(100) 상에 제공된 셀 어레이 영역(CAR), 워드라인 콘택 영역(WCTR), 및 주변 회로 영역(PERI)을 포함할 수 있다. 셀 어레이 영역(CAR)에 게이트 전극들(220), 수직 채널 구조체들(200a), 공통 소스 라인들(CSL), 및 비트 라인들(BL)이 배치될 수 있다. 워드라인 콘택 영역(WCTR)에 더미 필라들(200b), 배선 플러그들(245), 및 메탈 라인들(260)이 배치될 수 있다. 주변 회로 영역(PERI)에 수평 트랜지스터들(110), 배선 플러그들(245), 및 메탈 라인들(260)이 배치될 수 있다.
기판(100)은 활성 영역을 정의하는 소자 분리막(102)을 포함 할 수 있다. 기판(100)은 반도체 특성을 갖는 물질(예들 들면, 실리콘 웨이퍼)을 포함할 수 있다.
게이트 전극들(220) 및 층간 절연막들(140)은 수직 채널 구조체들(200a)의 측벽을 둘러싸면서 셀 어레이 영역(CAR)에서 워드라인 콘택 영역(WCTR)으로 연장될 수 있다. 게이트 전극들(220)은 워드라인 콘택 영역(WCTR)에서 연속적인 계단 형상을 가질 수 있다. 이에 따라, 게이트 전극들(220)의 수평 길이는 다를 수 있다. 게이트 전극들(220)의 수평 길이는 기판(100)으로부터 상부로 갈수록 짧아질 수 있다. 예를 들어, 최하부에 위치한 게이트 전극(220)의 길이가 가장 길고, 최상부에 위치한 게이트 전극(220)의 길이가 가장 짧을 수 있다. 게이트 전극들(220)은 층간 절연막들(140)에 의해 서로 절연될 수 있다. 게이트 전극들(220)은 적어도 하나의 접지 선택 게이트 전극, 다수의 메모리 셀 게이트 전극들, 및 스트링 선택 게이트 전극을 포함할 수 있다. 접지 선택 게이트 전극은 최하부에 배치되고, 스트링 선택 게이트 전극은 최상부에 배치될 수 있다. 메모리 셀 게이트 전극들은 접지 선택 게이트 전극 및 스트링 선택 게이트 전극 사이에서 적층될 수 있다. 메모리 셀 게이트 전극들의 두께는 실질적으로 동일할 수 있다. 접지 선택 게이트 전극 및 스트링 선택 게이트 전극은 메모리 셀 게이트 전극들의 두께와 다를 수 있다. 예를 들어, 접지 선택 게이트 전극 및 스트링 선택 게이트 전극은 메모리 셀 게이트 전극들보다 두꺼울 수 있다. 일 실시예에서, 메모리 셀 게이트 전극들은 워드 라인들에 해당할 수 있다. 접지 선택 게이트 전극은 접지 선택 라인에 해당할 수 있으며, 스트링 선택 게이트 전극은 스트링 선택 라인에 해당할 수 있다. 게이트 전극들(220)은 텅스텐, 구리 또는 금속 실리사이드 등의 금속 물질을 포함할 수 있다.
층간 절연막들(140)의 두께들은 서로 동일하지 않을 수 있다. 예를 들어, 최하부에 위치한 층간 절연막(140)은 다른 층간 절연막들보다 두꺼울 수 있다. 층간 절연막들(140)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등의 절연물질을 포함할 수 있다. 셀 어레이 영역(CAR) 내에서, 게이트 전극들(220) 및 층간 절연막들(140)은 서로 교대로 번갈아 적층될 수 있다.
수직 채널 구조체들(200a)은 게이트 전극들(220) 및 층간 절연막들(140)을 수직으로 관통하여 반도체 패턴들(190)과 접촉할 수 있다. 수직 채널 구조체들(200a)의 각각과 게이트 전극들(220)의 교차점에 접지 선택 트랜지스터(GST), 메모리 셀 트랜지스터들(MCT), 및 스트링 선택 트랜지스터(SST)가 배치될 수 있다. 수직 채널 구조체들(200a)의 각각은 제1 게이트 유전막 패턴(201a), 제1 수직 채널 패턴(203a), 및 제1 충진 절연막 패턴(205a)을 포함할 수 있다. 제1 수직 채널 패턴(203a)은 반도체 패턴들(190)을 통하여 기판(100)과 전기적으로 연결될 수 있다. 수직 채널 구조체들(200a)의 저면은 최하부에 위치한 게이트 전극(220)의 상부면 보다 높은 레벨에 위치할 수 있다.
도 3a에 개시된 바와 같이, 수직 채널 구조체들(200a)은 평면적 관점에서 2차원적으로 배열될 수 있다. 수직 채널 구조체들(200a)은 지그재그(zig-zag) 형태로 배열될 수 있다.
공통 소스 라인(CSL)은 게이트 전극들(220) 및 층간 절연막들(140)을 수직으로 관통할 수 있다. 공통 소스 라인(CSL)이 접촉하는 기판(100) 내에 불순물 영역(211)이 배치되고, 공통 소스 라인(CSL)의 측벽에 트렌치 스페이서(225)가 배치될 수 있다. 불순물 영역(211)은 기판(100) 내에 주입된 P 또는 As 같은 불순물을 포함할 수 있다. 공통 소스 라인(CSL)은 게이트 전극들(220) 및 층간 절연막들(140)을 수직으로 관통하여 불순물 영역(211)과 접촉할 수 있다. 공통 소스 라인(CSL)은 댐(dam) 모양을 가질 수 있다. 예를 들어, 상면도(in a top view)에서 일 방향으로 연장하는 라인 또는 바(bar) 모양을 가질 수 있다. 트렌치 스페이서(225)는 공통 소스 라인(CSL) 및 게이트 전극들(220) 사이에 형성될 수 있다. 트렌치 스페이서(225)는 공통 소스 라인(CSL)의 측벽 상에 배치될 수 있다. 트렌치 스페이서(225)는 공통 소스 라인(CSL)을 게이트 전극들(220)로부터 절연시킬 수 있다. 트렌치 스페이서(225)는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 기타 절연물을 포함할 수 있다.
배선 플러그들(245)은 상부 층간 절연막(235), 상부 절연막(175), 하부 절연 패턴(165), 또는 주변 절연막(120)을 수직으로 관통하여 게이트 전극들(220)을 메탈 라인들(260)과 전기적으로 연결할 수 있다. 배선 플러그들(245)은 스트링 선택 게이트 전극, 메모리 셀 게이트 전극들, 및 접지 선택 게이트 전극에 각각 연결될 수 있다. 도 3a를 참조하면, 배선 플러그들(245)은 게이트 전극들(220)의 워드라인 콘택 영역(WCTR)의 중심을 가로지르는 가상적인 일직선 상에 배치될 수 있다. 배선 플러그들(245)은 주변 회로 영역(PERI) 내의 수평 트랜지스터(110)의 수평 게이트 전극(112) 및 소스/드레인 영역(113)에 각각 연결될 수 있다.
더미 필라들(200b)은 게이트 전극들(220) 및 층간 절연막들(140)을 관통하여 워드라인 콘택 영역(WCTR)의 소자 분리막(102)과 접촉할 수 있다. 더미 필라들(200b)은 제2 게이트 유전막 패턴(201b), 제2 수직 채널 패턴(203b), 및 제2 충진 절연막 패턴(205b)을 포함할 수 있다. 더미 필라들(200b)의 상부면은 수직 채널 구조체들(200a)의 상부면과 동일한 레벨에 배치될 수 있다. 더미 필라들(200b)의 저면은 수직 채널 구조체들(200a)의 저면보다 낮은 레벨에 위치할 수 있다.
더미 필라들(200b)은 게이트 전극들(220)의 경계(boundary)에 배치될 수 있다. 도 3a에 개시된 바와 같이, 게이트 전극들(220)을 관통하는 더미 필라들(200b)은 평면적 관점에서 게이트 전극들(220)에 접속된 배선 플러그들(245)을 둘러싸는 형태로 배열될 수 있다.
더미 필라들(200b)는 수직 채널 구조체들(200a)과 동일한 모양 및 구조를 가질 수 있다.
반도체 패턴들(190)은 셀 어레이 영역(CAR) 내에서 기판(100)으로부터 돌출되어 수직 채널 구조체들(200a)과 기판(100) 사이에 배치될 수 있다. 반도체 패턴들(190)의 상부면은 최하부에 위치한 게이트 전극(220)의 상부면보다 높은 레벨에 위치할 수 있다. 반도체 패턴들(190)은 수직 채널 구조체들(200a)의 제1 수직 채널 패턴(203a)와 직접 접촉할 수 있다. 이에 따라, 제1 수직 채널 패턴(203a)은 반도체 패턴들(190)을 통해 기판(100)과 전기적으로 연결될 수 있다. 반도체 패턴들(190)은 기판(100)의 상부면을 시드(seed)로 사용하는 선택적 에피택시얼 성장(Selective Epitaxial Growth: SEG) 공정을 수행하여 형성될 수 있다. 이에 따라, 반도체 패턴들(190)은 기판(100)의 상부면이 노출된 채널 홀들(180a) 내에만 형성되고, 된 더미 홀들(180b) 내에는 형성되지 않는다.
하부 게이트 절연막(101)은 셀 어레이 영역(CAR) 내에서 최하부에 위치한 게이트 전극(220)과 기판(100) 사이에 개재될 수 있다. 하부 게이트 절연막(101)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등의 절연 물질을 포함할 수 있다.
하부 절연 패턴(165)이 워드라인 콘택 영역(WCTR) 및 주변 회로 영역(PERI) 사이에 배치될 수 있다. 하부 절연 패턴(165)은 워드라인 콘택 영역(WCTR) 내에 층간 절연막(140) 및 게이트 전극들(220)의 상부면 또는 측면, 주변 절연막(120)의 측면 및 소자 분리막(102) 상에 형성될 수 있다. 하부 절연 패턴(165)의 상부면은 주변 절연막(120)의 상부면과 공면을 이룰수 있다. 하부 절연 패턴(165)은 실리콘 산화물 같은 절연 물질을 포함할 수 있다.
복수개의 수평 트랜지스터들(110)은 주변 회로 영역(PERI) 내의 기판(100) 상에 배치되어 주변 회로를 형성할 수 있다. 수평 트랜지스터들(110)은 수평 게이트 절연 패턴(111), 수평 게이트 전극(112), 소스/드레인 영역(113), 및 게이트 스페이서(115)를 포함할 수 있다. 복수의 수평 트랜지터들(110)은 주변 절연막(120)에 의해 덮힐 수 있다.
상부 절연막(175)은 워드라인 콘택 영역(WCTR) 내에서 층간 절연막들(140) 및 게이트 전극들(220)의 상부면 또는 측면, 하부 절연 패턴(165) 및 주변 절연막(120) 상에 형성될 수 있다. 또한, 상부 절연막(175)은 더미 필라들(200b) 및 배선 플러그들(245)의 측면들을 감싸도록 형성될 수 있다. 예를 들어, 더미 필라들(200b) 및 배선 플러그들(245)은 상부 절연막(175)을 수직으로 관통할 수 있다. 상부 절연막(175)은 최상부에 위치한 층간 절연막(140)과 공면을 이룰수 있다.
상부 층간 절연막(235)은 수직 채널 구조체들(200a), 공통 소스 라인(CSL) 및 더미 필라들(200b)을 덮도록 최상부에 위치한 층간 절연막(140) 및 상부 절연막(175) 상에 형성될 수 있다. 상부 절연막(175)은 비트 라인 플러그들(240) 및 배선 플러그들(245)의 측면들을 감싸도록 형성될 수 있다. 예를 들어, 비트 라인 플러그들(240) 및 배선 플러그들(245)은 상부 층간 절연막(235)을 수직으로 관통할 수 있다.
상부 절연막(175) 및 상부 층간 절연막들(235)은 고밀도플라즈마(HDP) 산화막, TEOS(TetraEthylOrthoSilicate), PE-TEOS(Plasma Enhanced TetraEthylOrthoSilicate), O3-TEOS(O3-Tetra Ethyl Ortho Silicate), USG(Undoped Silicate Glass), PSG(PhosphoSilicate Glass), BSG(Borosilicate Glass), BPSG(BoroPhosphoSilicate Glass), FSG(Fluoride Silicate Glass), SOG(Spin On Glass), TOSZ(Tonen SilaZene) 또는 이들의 조합들 중 하나 이상을 포함할 수 있다.
비트 라인들(BL)은 상부 층간 절연막(235) 상에 형성될 수 있다. 비트 라인들(BL)은 텅스텐(W) 같은 금속을 포함할 수 있다.
비트 라인 플러그들(240)는 비트 라인들(BL)과 수직 채널 구조체들(200a) 사이에 배치될 수 있다. 비트 라인 플러그들(240)는 비트 라인들(BL)과 수직 채널 구조체들(200a)을 전기적으로 연결할 수 있다. 비트 라인 플러그들(240)은 도핑된 실리콘, 금속 실리사이드, 또는 금속 같은 전도체를 포함할 수 있다.
메탈 라인들(260)은 배선 플러그들(245)과 정렬하도록 워드라인 콘택 영역(WCTR) 및 주변 회로 영역(PERI) 내의 상부 층간 절연막(235) 상에 배치될 수 있다. 메탈 라인들(260)은 배선 플러그들(245)을 통해 게이트 전극들(220) 및 수평 트랜지스터(110)와 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따른 3차원 반도체 장치에서는, 반도체 패턴들(190)을 더미 홀들(200b)을 제외한 채널 홀들(200a) 내에만 형성하므로써, 선택적 에피택시얼 성장(Selective Epitaxial Growth: SEG) 공정으로 형성되는 반도체 패턴들(190)에 대한 산포 발생을 줄일 수 있다. 이로 인하여, 셀 어레이 영역(CAR) 내에 형성된 반도체 패턴들(190)의 균일성이 확보되어 우수한 전기적 특성을 갖는 3차원 반도체 장치를 구현할 수 있다.
도 3b 및 도 4b를 참조하면, 본 발명의 다른 실시예에 따른 3차원 반도체 장치(10b)는 기판(100) 상에 셀 어레이 영역(CAR), 워드라인 콘택 영역(WCTR) 및 주변 회로 영역(PERI)을 포함할 수 있다. 기판(100)은 제1 기판(100a) 및 제2 기판(100b)을 포함할 수 있다. 제1 기판(100a)은 제2 기판(100b)의 하부에 배치될 수 있다. 제1 기판(100a)에 주변 회로 영역(PERI)이 배치되고, 제2 기판(100b)에 셀 어레이 영역(CAR) 및 워드라인 콘택 영역(WCTR)이 배치될 수 있다. 제 1 기판(100a) 상에 주변 회로를 형성하기 위한 수평 트랜지스터들(110)이 배치될 수 있다. 이 경우, 수평 트랜지스터들(110) 각각은 수평 게이트 절연 패턴(111), 수평 게이트 전극(112), 소스/드레인 영역(113), 및 게이트 스페이서(115)를 포함할 수 있다. 수평 트랜지스터들(110)을 포함하는 제1 기판(100a) 상에 제1 주변 절연막(120a)이 배치될 수 있다. 제1 주변 절연막(120a) 상에 수평 트랜지스터들(110)을 전기적으로 연결하기 위한 주변 메탈 라인들(116) 및 제2 주변 절연막(120b)이 배치될 수 있다.
제1 기판(100a) 상에 주변 회로를 형성하기 위한 복수의 수평 트랜지스터들(110)을 형성하고, 그 위를 주변 절연막(120)으로 덮은 후 주변 절연막(120) 상에 제2 기판(100b)이 배치될 수 있다. 제2 기판(100b)은 활성 영역을 정의하기 위한 소자 분리막(102)을 포함할 수 있다. 제2 기판(100b) 상에 형성된 셀 어레이 영역(CAR) 및 워드라인 콘택 영역(WCTR)에 배치되는 구성요소들은 도 4a에서 설명된 구성 요소와 동일하므로 자세한 설명은 생략한다.
도 4b에서, 복수의 주변 메탈 라인들(116) 가운데 하나의 메탈 라인(116)만이 배선 플러그들(245)의 하나와 연결되는 것을 도시하였으나, 각 주변 메탈 라인(116)은 서로 다른 위치에서 다른 배선 플러그들(245)의 각각에 연결될 수 있다.
도 5a 내지 도 5p는 본 발명의 일 실시예에 따른 반도체 장치(10a)의 제조 방법을 설명하기 위하여 도 3a의 I-I' 및 II-II' 선들에 대응하는 단면도들이다
도 5a를 참조하면, 기판(100)에 소자 분리막(102)이 형성되어 활성 영역이 정의될 수 있다. 소자 분리막(102)은 STI(shallow trench isolation) 공정을 수행하여 형성될 수 있다. STI 공정은 기판(100) 내에 분리 트렌치들을 형성하고, 분리 트렌치들의 내부를 실리콘 산화물 같은 절연 물질로 채우는 것을 포함할 수 있다. 기판(100)은 반도체 특성을 갖는 물질(예들 들면, 실리콘 웨이퍼)을 포함할 수 있다. 기판(100)은 셀 어레이 영역(CAR), 주변 회로 영역(PERI), 및 워드라인 콘택 영역(WCTR)을 포함할 수 있다.
도 5b를 참조하면, 주변 회로 영역(PERI)에 복수의 수평 트랜지스터들(110)을 형성할 수 있다. 수평 트랜지스터들(110)은 수평 게이트 전극(112), 수평 게이트 절연 패턴(111), 소스/드레인 영역(113), 및 게이트 스페이서(115)를 포함할 수 있다. 주변 회로 영역(PERI)의 기판(100)을 덮는 주변 절연막(120) 및 주변 희생막(125)이 형성될 수 있다,
일 실시예에 따르면, 주변 회로들을 형성하는 것은, 도 1을 참조하여 설명된 워드라인 드라이버, 센스 앰프, 로우 디코더, 칼럼 디코더, 및 제어 회로들을 형성하는 것을 포함할 수 있다. 예를 들어, 도 5b에 도시된 것처럼, 주변 회로 영역(PERI)의 기판(100)에 주변 회로들을 구성하는 수평 트랜지스터들(110)은 다음과 같이 형성될 수 있다. 기판(100) 상에 수평 게이트 절연막 및 수평 게이트막을 차례로 적층한다. 차례로 적층된 수평 게이트 절연막 및 수평 게이트막을 패터닝하여, 수평 게이트 전극(112) 및 수평 게이트 절연 패턴(111)을 형성한다. 수평 게이트 전극(112)은 불순물이 도핑된 폴리 실리콘 또는 금속 물질로 형성될 수 있다. 수평 게이트 절연 패턴(111)은 열산화 공정에 의해 형성되는 실리콘 산화물을 포함할 수 있다. 다음에, 수평 게이트 전극들(112)의 양측에 소스/드레인 영역(113), 및 게이트 스페이서(115)가 형성될 수 있다.
주변 절연막(120)은 기판(100) 전면에 절연 물질을 증착하고 평탄화하여 형성될 수 있다. 예를 들어, 주변 절연막(120)은 실리콘 산화물을 포함할 수 있다. 주변 희생막(125)은 평탄화된 주변 절연막(120) 상에 증착하여 형성될 수 있다. 주변 희생막(125)은 주변 절연막(120)에 대해 식각 선택성을 갖는 물질을 포함할 수 있다. 예를 들어, 주변 희생막(125)은 실리콘 질화물, 실리콘 산질화물, 실리콘 카바이드 및 실리콘 옥시 카바이드를 포함할 수 있다.
주변 절연막(120) 및 주변 희생막(125)은 패터닝되어 주변 회로 영역(PERI)의 기판(100) 상에만 형성될 수 있다. 이에 따라, 주변 절연막(120) 및 주변 희생막(125)은 셀 어레이 영역(CAR)의 기판(100) 및 워드라인 콘택 영역(WCTR)의 소자 분리막(102)을 노출시킬 수 있다.
도 5c를 참조하면, 수평 트랜지스터들(110)이 형성된 기판(100)의 전면에 하부 박막 구조체(150)를 형성할 수 있다.
일 실시예에 따르면, 하부 박막 구조체(150)는 셀 어레이 영역(CAR), 워드라인 콘택 영역(WCTR), 및 주변 회로 영역(PERI) 상에 형성될 수 있다. 하부 박막 구조체(150)는 주변 절연막(120) 및 주변 희생막(125)이 형성된 기판(100) 전면에 컨포멀하게 형성될 수 있다. 이에 따라, 하부 박막 구조체(150)는 주변 절연막(120)의 측벽 및 주변 희생막(125)의 상면을 덮을 수 있다.
하부 박막 구조체(150)는 복수의 층간 절연막들(140) 및 복수의 희생막들(130)을 포함할 수 있다. 층간 절연막들(140) 및 희생막들(130)은 증착 공정을 통해 도시된 것처럼, 교대로 그리고 반복적으로 적층될 수 있다.
층간 절연막들(140) 및 희생막들(130)은 습식 식각 공정에서 식각 선택성을 갖는 물질들로 형성될 수 있다. 예를 들어, 층간 절연막들(140)은 실리콘 산화물 및 실리콘 질화물 중의 적어도 한가지일 수 있고, 희생막들(130)은 실리콘 막, 실리콘 산화막, 실리콘 카바이드 및 실리콘 질화막 중에서 선택될 수 있으나, 층간 절연막들(140)과 식각 선택성을 갖는 다른 물질일 수 있다.
하부 박막 구조체(150)의 최상부에는 셀 희생막(145)이 형성될 수 있다. 셀 희생막(145)은 주변 희생막(125)과 동일 물질을 포함할 수 있다. 셀 희생막(145)은 층간 절연막(140) 또는 희생막(130)과 식각 선택성을 갖는 절연 물질로 형성될 수 있다. 예를 들어, 셀 희생막(145)은 실리콘, 실리콘 산화물, 실리콘 산질화물, 실리콘 카바이드 및 실리콘 옥시 카바이드로 이루어진 그룹 중에서 선택될 수 있다. 일 실시예에서, 셀 희생막(145)이 실리콘 산화막으로 이루어진 층간 절연막(140) 상에서 형성될 경우 셀 희생막(145)은 실리콘 질화막으로 형성될 수 있다.
하부 박막 구조체(150)를 형성하기 전에, 기판(100) 상에 열산화막으로 이루어진 하부 게이트 절연막(101)이 형성될 수 있다. 하부 게이트 절연막(101)은 열산화 공정으로 형성되기 때문에 기판(100)의 표면이 노출된 셀 어레이 영역(CAR)에 형성될 수 있다.
도 5d를 참조하면, 하부 박막 구조체(150)를 패터닝하여, 셀 어레이 영역(CAR)의 기판 상에 하부 셀 구조체(152)를 형성할 수 있다. 하부 셀 구조체(152)는 하부 박막 구조체(150)를 복수 회 패터닝하여 계단식 구조로 형성될 수 있다. 하부 셀 구조체(152)는 셀 어레이 영역(CAR)에서 워드라인 콘택 영역(WCTR)으로 연장되어, 계단 형상을 갖는 콘택부를 가질 수 있다. 이와 같이 계단식 구조를 갖는 하부 셀 구조체(152)를 형성함에 따라 워드라인 콘택 영역(WCTR) 상에 층간 절연막들(140) 및 희생막들(130)의 끝단 부분들이 위치할 수 있다. 층간 절연막들(140) 및 희생막들(130)은 기판으로부터 상부로 갈수록 면적이 감소될 수 있다. 다시 말해, 희생막들(130) 및 층간 절연막들(140)은 기판(100)으로부터 멀어질수록, 희생막들(130) 및 층간 절연막들(140)의 일 측벽들이 주변 회로 영역(PERI)으로부터 멀어질 수 있다.
일 실시예에 따르면, 하부 박막 구조체(150)의 패터닝 공정에 의해 주변 회로 영역(PERI)과 인접한 워드라인 콘택 영역(WCTR)에서 소자 분리막(102)의 일부분이 노출될 수 있다. 또한, 하부 박막 구조체(150)를 패터닝함에 따라, 주변 회로 영역(PERI)의 주변 희생막(125) 및 주변 절연막(120)이 노출될 수 있다.
도 5e를 참조하면, 하부 셀 구조체(152), 소자분리막(102), 주변 희생막(125), 및 주변 절연막(120)을 덮는 하부 절연막(160)이 형성될 수 있다.
하부 절연막(160)은 CVD(chemical mechanical deposition) 방법을 이용하여 셀 어레이 영역(CAR), 워드라인 콘택 영역(WCTR), 및 주변 회로 영역(PERI)에서 기판(100) 상의 구조물들의 표면을 따라 컨포멀하게 증착될 수 있다. 하부 절연막(160)은 하부 셀 구조체(152)의 희생막들(130), 셀 희생막(145), 및 주변 희생막(125)에 대해 식각 선택성을 갖는 물질로 형성될 수 있다.
예를 들어, 하부 절연막(160)은 고밀도 플라즈마(HDP) 산화막, TEOS(TetraEthylOrthoSilicate), PE-TEOS(Plasma Enhanced TetraEthylOrthoSilicate), O3-TEOS(O3-Tetra Ethyl Ortho Silicate), USG(Undoped Silicate Glass), PSG(PhosphoSilicate Glass), BSG(Borosilicate Glass), BPSG(BoroPhosphoSilicate Glass), FSG(Fluoride Silicate Glass), SOG(Spin On Glass), TOSZ(Tonen SilaZene) 또는 이들의 조합으로 이루어질 수 있다. 또한, 하부 절연막(130)은 실리콘 질화물, 실리콘 산질화물 또는 낮은 유전율을 가지는 low-k 물질을 포함할 수도 있다.
도 5f를 참조하면, 셀 희생막(145) 및 주변 희생막(125)을 평탄화 종료점으로 이용하는 평탄화 공정을 수행하여 하부 절연막(160)이 평탄화될 수 있다. 평탄화 공정을 수행함에 따라, 하부 절연막(160)의 국소적인 단차를 제거할 수 있으며, 하부 셀 구조체(152) 및 주변 절연막(120) 사이에 국부적으로 평탄화된 하부 절연 패턴(165)이 형성될 수 있다.
하부 절연막(160)을 평탄화하는 공정은 화학적 기계적 연마(Chemical Mechnical Polishing; CMP) 공정을 포함할 수 있다. 여기서, CMP 공정이란, 기판(100)(즉, 웨이퍼)의 표면과 연마 패드의 표면이 접촉된 상태에서 연마액인 슬러리(slurry)를 기판(100) 상으로 공급하여 기판(100) 표면과 화학적으로 반응시키면서, 연마 패드와 기판(100)을 상대 회전시켜 물리적으로 기판(100) 상의 단차 부분을 평탄화하는 기술이다.
CMP 공정에서, 하부 절연막(160)의 제거율은 슬러리의 타입, 연마 패드의 구성, 연마 헤드의 구조 및 타입, 연마 패드와 기판(100) 간의 상대적인 이동량, 연마 패드에 의해 기판(100)에 가해지는 압력, 및 연마될 하부 절연막(160)의 형태 등과 같은 다양한 요인들에 기초하여 결정될 수 있다. 또한, CMP 공정을 수행하는 동안 공급되는 슬러리는 연마되는 물질에 대해 최적의 연마 특성을 나타내도록 선택될 수 있으며, 슬러리에 따라 물질 별로 제거율(removal rate)이 다를 수 있다.
일 실시예에 따르면, CMP 공정을 수행하는 동안, 하부 절연막(160)과 주변 및 셀 희생막들(125, 145) 간에 선택비(예를 들어 4:1∼10:1)를 갖는 슬러리가 공급될 수 있다. 예를 들어, 슬러리로는 실리카(silica) 슬러리, 세리아(ceria) 슬러리, 망가니아(mangania) 슬러리, 알루미나(alumina) 슬러리, 티타니아(titania) 슬러리, 지르코니아(zirconia) 또는 게르마니아(germania) 또는 이들의 조합이 이용될 수 있다. 일 실시예에서, 하부 절연막(160)이 실리콘 산화막으로 형성되고, 주변 및 셀 희생막들(125, 145)이 실리콘 질화막으로 형성된 경우, CMP 공정에서 실리카 및/또는 세리아 슬러리가 사용될 수 있다.
CMP 공정에서 엔드 포인트 검출(EPD: End Point Detection) 방법을 이용하여 제어될 수 있다. 엔드 포인트 검출법(EPD)은 CMP 공정을 수행하는 동안 하부 절연막(160)의 연마 상태를 모니터링하여, CMP 공정의 종료점을 검출하는 방법이다. 일 실시예에 따른 CMP 공정에서는 하부 절연막(160)과 제거율이 서로 다른 물질이 노출됨에 따라 연마 패드의 구동량 변화 및/또는 CMP 공정에 의해 노출되는 막질의 광학적 변화를 검출하여 종료점을 검출할 수 있다. 다른 실시예에 따르면, 하부 절연막(160)의 연마 전후 두께를 모니터링하여 CMP 공정의 연마 시간을 조절할 수 있다.
이와 같이, 하부 절연막(160)에 대해 CMP 공정을 수행하는 동안, 셀 희생막(145)은 셀 희생막(145) 아래의 층간 절연막(140)이 연마되는 것을 방지할 수 있으며 주변 희생막(125)은 주변 절연막(120)이 연마되는 것을 방지할 수 있다.
도 5g를 참조 하면, 셀 희생막(145) 및 주변 희생막(125)을 제거한다. 이에 따라, 하부 셀 구조체(152), 하부 절연막 패턴(165) 및 주변 절연막(120)의 상면들이 공면을 이룰 수 있다.
구체적으로, 셀 희생막(145) 및 주변 희생막(125)을 제거하기 위해, 하부 셀 구조체(152)의 층간 절연막(140), 하부 절연 패턴(165) 및 주변 절연막(120)에 대해 식각 선택성을 갖는 식각 레시피를 이용하는 이방성 또는 등방성 식각 공정이 수행될 수 있다. 일 실시예에서, 셀 희생막(145) 및 주변 희생막(125)이 실리콘 질화막으로 형성된 경우, 인산을 포함하는 식각액을 사용한 등방성 식각 공정이 수행될 수 있다.
도 5h를 참조하면, 하부 셀 구조체(152), 하부 절연 패턴(165) 및 주변 절연막(120) 상에 상부 박막 구조체(170)가 형성될 수 있다.
상부 박막 구조체(170)는 하부 박막 구조체처럼, 복수의 층간 절연막들(140) 및 복수의 희생막들(130)을 포함할 수 있으며, 기판(100)의 전면에 형성될 수 있다. 층간 절연막들(140) 및 희생막들(130)은 증착 공정을 통해 교대로 그리고 반복적으로 적층될 수 있다.
도 5i를 참조하면, 상부 박막 구조체(170)를 패터닝하여, 하부 셀 구조체(152) 상에 상부 셀 구조체(172)를 형성할 수 있다. 상부 셀 구조체(172)는 상부 박막 구조체(170)를 복수 회 패터닝하여 형성될 수 있다. 상부 박막 구조체(170)가 패터닝됨에 따라, 주변 회로 영역(PERI) 및 워드라인 콘택 영역(WCTR)에서 상부 박막 구조체(170)가 제거되어 하부 절연 패턴(165) 및 주변 절연막(120)이 노출될 수 있다.
상부 셀 구조체(172)는 셀 어레이 영역(CAR)에서 워드라인 콘택 영역(WCTR)으로 연장되어, 계단 형상을 갖는 콘택부를 가질 수 있다. 그리고, 상부 셀 구조체(172)의 콘택부와 하부 셀 구조체(152)의 콘택부는 워드라인 콘택 영역(WCTR)에서 연속적인 계단 형상을 가질 수 있다. 콘택부는 후속 공정에서 형성되는 배선플러그(245)와 접속하여, 메탈라인(260)과 전기적으로 연결되는 영역을 의미할 수 있다. 일 실시예서, 셀 어레이 영역(CAR)에 형성된 하부 셀 구조체(152) 및 상부 셀 구조체(172)를 구성하는 희생막들(130)의 수는, 셀 어레이 영역(CAR)에 수직적으로 적층되는 게이트 전극들(220)의 수와 같을 수 있다.
일 실시예에 따르면, 하부 및 상부 셀 구조체들(152, 172)를 구비하는 희생막들(130)의 두께는 모두 동일할 수 있으며, 이와 달리, 최상부 및 최하부의 희생막들(130)의 두깨는 다른 희생막들에 비해 두껍게 형성될 수 있다. 이와 같은 하부 및 상부 셀 구조체들(152, 172)를 구성하는 박막들의 수, 그 각각의 두께, 그 각각의 물질 등은, 메모리 셀 트랜지스터의 전기적 특성 및 이들을 패터닝하는 공정에서의 기술적 어려움들을 고려하여 다양하게 변형될 수 있다.
도 5j를 참조하면, 주변 회로 영역(PERI) 및 워드라인 콘택 영역(WCTR)의 기판(100) 상에 상부 절연막(175)을 형성할 수 있다.
상부 절연막(175)은 하부 및 상부 셀 구조체(152, 172)의 희생막들(130)을 제거하는 공정에서 희생막들(130)에 대해 식각 선택비를 갖는 물질로 형성될 수 있다. 상부 절연막(175)은 PVD(Physical Vapor Deposition) 방법, CVD(Chemical Vapor Deposition) 방법, SACVD(Sub-Atmospheric Chemical Vapor Deposition)방법, LPCVD(Low Pressure Chemical Vapor Deposition)방법, PECVD(Plasma Enhanced Chemical Vapor Deposition) 방법 또는 HDP CVD(High Density Plasma Chemical Vapor Deposition)방법을 사용하여 형성될 수 있다. 이와 같은 증착 기술을 이용함에 따라, 상부 절연막(175)은 셀 어레이 영역(CAR), 워드라인 콘택 영역(WCTR) 및 주변 회로 영역(PERI)에서 기판(100) 상의 구조물들 표면을 따라 컨포말하게 증착될 수 있다.
이후, 상부 절연막(175)에 대한 평탄화 공정을 수행할 수 있다. 이에 따라, 평탄화 된 상부 절연막(175)은 상부 셀 구조체(172), 하부 절연 패턴(165) 및 주변 절연막(120)을 덮을 수 있다.
상부 절연막(175)은 예를 들어, 고밀도 플라즈마(HDP) 산화막, TEOS(TetraEthylOrthoSilicate), PE-TEOS(Plasma Enhanced TetraEthylOrthoSilicate), O3-TEOS(O3-Tetra Ethyl Ortho Silicate), USG(Undoped Silicate Glass), PSG(PhosphoSilicate Glass), BSG(Borosilicate Glass), BPSG(BoroPhosphoSilicate Glass), FSG(Fluoride Silicate Glass), SOG(Spin On Glass), TOSZ(Tonen SilaZene) 또는 이들의 조합으로 이루어질 수 있다. 또한, 하부 절연막(130)은 실리콘 질화물, 실리콘 산질화물 또는 낮은 유전율을 가지는 low-k 물질을 포함할 수도 있다.
도 5k를 참조하면, 셀 어레이 영역(CAR) 및 워드라인 콘택 영역(WCTR)에 각각 채널 홀들(180a) 및 더미 홀들(180b)이 형성되고, 채널 홀들(180a)의 하부를 부분적으로 채우는 반도체 패턴들(190)이 형성될 수 있다.
일 실시예에 따르면, 채널 홀들(180a)을 형성하는 것은 상부 셀 구조체(172) 상에 마스크 패턴(미도시)을 형성하고, 마스크 패턴(미도시)을 식각 마스크로 사용하여 기판(100)의 상부면이 노출될 때까지 상부 및 하부 셀 구조체(172, 152) 및 하부 게이트 절연막(101)을 연속적으로 이방성 식각하는 것을 포함할 수 있다. 채널 홀들(180a)은 희생막들(130) 및 층간 절연막들(140)의 측벽을 노출시킬 수 있으며, 하부 게이트 절연막(101)을 관통하여 기판(100)의 상부면을 노출시킬 수 있다. 일 실시예에 따르면, 채널 홀들(180a)을 형성하는 동안 오버 식각(over etch)에 의해 채널 홀들(180a)에 노출되는 기판(100)의 상부면이 소정 깊이로 리세스될 수 있다. 기판(100)의 상부면은 셀 어레이 영역(CAR)의 활성 영역을 의미할 수 있다.
일 실시예에 따르면, 더미 홀들(180b)을 형성하는 것은 상기 마스크 패턴(미도시)을 식각 마스크로 사용하여 기판(100)의 소자 분리막(102)이 노출될 때까지 상부 절연막(175)과 상부 및 하부 셀 구조체(172, 152)를 연속적으로 이방성 식각하는 것을 포함할 수 있다. 더미 홀들(180b)은 상부 절연막(175)과 희생막들(130) 및 층간 절연막들(140)을 관통하여 기판(100)의 소자 분리막(102)을 노출시킬 수 있다. 일 실시예에 따르면, 더미 홀들(180b)을 형성하는 동안 오버 식각(over etch)에 의해 더미 홀(180b)에 노출되는 기판(100)의 소자 분리막(102)이 소정 깊이로 리세스될 수 있다. 채널 홀들(180a) 및 더미 홀들(180b)은 상면도에서 원 모양의 홀 형태를 가질 수 있으며, 이방성 식각에 의해 동시에 형성될 수 있다.
일 실시예에 따르면, 채널 홀들(180a)에 의해 노출된 기판(100)의 상부면을 시드(seed)로 사용하는 선택적 에피택시얼 성장(Selective Epitaxial Growth: SEG) 공정을 수행하여 채널 홀들(180a)의 하부를 부분적으로 채우는 반도체 패턴들(190)을 형성할 수 있다. 반면에, 더미 홀들(180b)에 의해 노출된 소자 분리막(102)에는 반도체 패턴들(190)이 형성되지 않는다. 소자 분리막(102)은 실리콘 산화막 같은 절연막으로 구성되어, 선택적 에피택시얼 성장(Selective Epitaxial Growth: SEG) 공정의 시드(seed)로 사용될 수 없기 때문이다. 이에 따라, 반도체 패턴들(190)은 셀 어레이 영역(CAR)에 형성된 채널 홀들(180a) 내에만 국부적으로 형성되기 때문에, 반도체 패턴들(190)에 대한 산포가 감소될 수 있다. 반도체 패턴들(190)은 단결정 실리콘 또는 단결정 실리콘-게르마늄을 포함할 수 있으며, 경우에 따라 도핑된 불순물 이온을 포함할 수 있다. 반도체 패턴들(190)의 상부면은 최하부에 위치한 희생막(130)의 상부면보다 높은 레벨에 위치할 수 있다.
도 5l를 참조하면, 반도체 패턴들(190) 상의 채널 홀들(180a) 내에 수직 채널 구조체들(200a) 및 콘택 패드(207)가 형성될 수 있다. 동시에, 더미 홀들(180b)에 의해 노출된 소자 분리막(102) 상의 더미 홀들(180b) 내에 더미 필라들(200b) 및 콘택 패드(207)가 형성될 수 있다.
수직 채널 구조체들(200a)의 각각은 순차적으로 적층된 제1 게이트 유전막 패턴(201a), 제1 수직 채널 패턴(203a) 및 제1 충진 절연막 패턴(205a)을 포함할 수 있다. 수직 채널 구조체들(200a)은 반도체 패턴들(190)과 접촉하여 기판(100)과 전기적으로 연결될 수 있다. 수직 채널 구조체들(200a)의 저면은 최하부에 위치한 희생막(130)의 상부면 보다 높은 레벨에 위치할 수 있다.
더미 필라들(200b)의 각각은 순차적으로 적층된 제2 게이트 유전막 패턴(201b), 제2 수직 채널 패턴(203b) 및 제2 충진 절연막 패턴(205b)을 포함할 수 있다. 더미 필라들(200b)은 최하부에 위치한 희생막(130)을 관통하여 소자 분리막(102)과 접촉할 수 있다. 이에 따라, 더미 필라들(200b)은 소자분리막(102)에 의해 기판(100)과 전기적으로 절연될 수 있다. 더미 필라들(200b)의 저면은 최하부에 위치한 희생막(130)의 하부면 보다 낮은 레벨에 위치할 수 있다. 이에 따라, 더미 필라들(200b)의 저면은 수직 채널 구조체들(200a)의 저면보다 낮은 레벨에 위치할 수 있다.
제1 및 제2 게이트 유전막 패턴들(201a, 201b)은 채널 홀들(180a) 및 더미 홀들(180b) 내에 파이프 형태(pipe-shaped) 로 형성될 수 있다. 제1 및 제2 게이트 유전막 패턴들(201a, 201b)은 각각 복수의 절연막들을 포함할 수 있다. 예를 들어, 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막 및 고유전막들을 포함하는 복수의 막들로 구성될 수 있다. 제1 및 제2 수직 채널 패턴들(203a, 203b)은 중공의 실린더 형태(hollow cylindrical shape) 또는 컵(cup) 모양으로 형성될 수 있다. 제1 및 제2 수직 채널 패턴들(203a, 203b)에 의해 정의되는 빈 영역 내에 각각 제1 및 제2 충진 절연막 패턴들(205a, 205b)이 채워질 수 있다. 제1 및 제2 수직 채널 패턴들(203a, 203b)은 예를 들어, 불순물이 도핑된 반도체 일 수 있으며, 또는, 불순물이 도핑되지 않은 상태의 진성 반도체일 수도 있다. 예를 들어, 반도체 물질은 실리콘(Si), 게르마늄(Ge) 또는 이들의 혼합물을 포함할 수 있다. 제1 및 제2 충진 절연막 패턴들(205a, 205b)은 갭필 특성이 우수한 절연물질로 형성될 수 있다. 예를 들어, 제1 및 제2 충진 절연막 패턴들(205a, 205b)은 고밀도 플라즈마 산화막, SOG막(Spin On Glass layer) 또는 CVD 산화막 등을 포함할 수 있다.
콘택 패드(207)는 수직 채널 구조체들(200a) 및 더미 필라들(200b) 상에 형성될 수 있다. 콘택 패드(207)은 불순물이 도핑된 폴리 실리콘 또는 금속 물질로 형성될 수 있다.
도 5m을 참조하면, 인접한 수직 채널 구조체들(200a) 사이에 가 형성될 수 있다. 트렌치(210)는 더미 필라들(200b) 사이로 연장할 수 있다.
트렌치(210)를 형성하는 것은, 상부 셀 구조체(172) 및 상부 절연막(175) 상에 트렌치(210)의 평면적 위치를 정의 하는 마스크 패턴(미도시)을 형성하는 것과, 마스크 패턴을 식각 마스크로 사용하여 상부 및 하부 셀 구조체들(172, 152) 및 상부 절연막(175)을 이방성 삭각 하는 것을 포함할 수 있다. 트렌치(210)는 층간 절연막들(140), 희생막들(130), 상부 절연막(175) 및 하부 게이트 절연막(101)을 수직으로 관통하여 기판(100)을 노출시킬 수 있다. 트렌치(210)는 셀 어레이 영역(CAR)으로부터 워드라인 콘택 영역(WCTR)으로 연장될 수 있다. 트렌치(210)는 수직 채널 구조체들(200a) 및 더미 필라들(200b)로부터 이격되어 상부 절연막(175), 희생막들(130), 층간 절연막들(140) 및 하부 게이트 절연막(101)의 측벽들을 노출시킬 수 있다. 수평적 모양에 있어서, 트렌치(210)는 라인 형태, 바(bar) 형태, 또는 직사각형으로 형성될 수 있으며, 수직적 깊이에 있어서, 트렌치(210)는 기판(100) 및 소자 분리막(120)의 상부면을 노출시킬 수 있다. 일 실시예에 따르면, 트렌치(210)을 형성하는 동안 과도 식각(over etch)에 의해 트렌치(210)에 노출되는 기판(100) 및 소자 분리막(102)의 상부면이 리세스될 수 있다.
일 실시예에 따르면, 트렌치(210)을 형성한 후에 불순물 영역(211)이 트렌치(210)에 의해 노출된 기판(100) 내에 국소적으로 형성될 수 있다. 트렌치(210)가 형성된 하부 및 상부 셀 구조체들(152, 172)은 불순물 영역(211)을 형성하는 이온 주입 공정시 마스크로 이용될 수 있다. 불순물 영역(211)은 트렌치(210)의 수평적 모양처럼, 일 방향으로 연장된 라인 형태일 수 있다. 불순물 영역(211)은 불순물의 확산에 의해 하부 및 상부 셀 구조체들(152, 172)의 하부 영역의 일부분과 중첩될 수 있다. 또한, 불순물 영역(211)은 기판(100)의 도전형과 반대되는 도전형을 가질 수 있다.
도 5n을 참조하면, 식각 공정을 수행하여 트렌치(210)의 측벽에 노출된 희생막들(130)을 제거하여 갭 영역들(213)이 형성될 수 있다.
식각 공정은 층간 절연막들(140), 하부 게이트 절연막(101) 및 상부 절연막(175)에 대해 식각 선택성을 갖는 식각액을 사용하여, 트렌치(210)를 통해 희생막들(130)을 등방적으로 식각하는 것을 포함할 수 있다. 예를 들어, 희생막들(130)이 실리콘 질화막이고, 층간 절연막들(140), 하부 게이트 절연막(101) 및 상부 절연막(175)이 실리콘 산화막인 경우, 인산을 포함하는 식각액을 사용하여 식각 공정을 수행할 수 있다. 갭 영역들(213)은 트렌치(210)로부터 층간 절연막들(140) 사이로 수평적으로 연장되어 수직 채널 구조체들(200a) 및 더미 필라들(200b)의 측벽 일부분을 노출할 수 있다.
도 5o를 참조하면, 갭 영역들(213)을 채우는 게이트 전극들(220)이 형성될 수 있다
게이트 전극들(220)을 형성하는 것은, 갭 영역들(213) 및 트렌치(210) 내에 도전막을 형성하는 것과, 트렌치(210) 내에 도전막을 제거하여 수직적으로 서로 분리된 게이트 전극들(220)을 형성하는 것을 포함할 수 있다.
도전막은 우수한 단차 도포성을 제공할 수 있는 증착 기술(예를 들면, 화학기상증착 또는 원자층 증착 기술)을 사용하여 형성할 수 있다. 이에 따라, 도전막은 갭 영역들(213)을 채우면서 트렌치(210) 내에 컨포멀하게 형성될 수 있다. 도전막은 도핑된 폴리실리콘, 텅스텐, 금속 질화막들 및 금속 실리사이드들 중의 적어도 하나를 포함할 수 있다. 일 실시예에 따르면, 도전막을 형성하는 것은 배리어 금속막(예를 들어, 금속 질화물) 및 금속막(예를 들어, 텅스텐)을 순차적으로 형성하는 것을 포함할 수 있다. 한편, 본 발명의 기술적 사상은 플래시 메모리 장치에 한정적으로 적용되는 것이 아니므로, 도전막은 물질 및 구조 등에서 다양하게 변형될 수 있다.
이 실시예에 따르면, 적층된 게이트 전극들(220)은 도 2에서 설명한 스트링 선택 라인(SSL), 접지 선택 라인(GSL) 및 워드라인들(WL)로 사용될 수 있다. 예를 들면, 게이트 전극들(220)의 최상부층 및 최하부층은 각각 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL)으로 사용되고, 이들 사이의 게이트 전극들(220)은 워드라인들(WL)로 사용될 수 있다. 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL)과 수직 채널 구조체들(200a)이 교차하는 지점에 각각 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST)가 형성되고, 워드라인(WL)과 수직 채널 구조체들(220a)이 교차하는 지점에 메모리 셀 트랜지스터들(MCT)이 형성될 수 있다.
도 5p를 참조하면, 트렌치(210)의 측벽 상에 트렌치 스페이서(225) 및 공통 소스 라인(CSL)이 형성될 수 있다.
트렌치 스페이서(225)는 기판(100)의 전면에 스페이서용 절연막을 증착하여 이방성 식각 공정을 수행함으로써 형성될 수 있다. 트렌치 스페이서(225)는 실리콘 산화물, 실리콘 질화물, 실리콘 산 질화물 또는 기타 절연물을 포함할 수 있다.
공통 소스 라인(CSL)은 트렌치(210)의 내부에 텅스텐 같은 도전성 물질을 채우고 에치-백 공정 또는 화학적 기계적 연마(Chemical Mechnical Polishing, CMP) 공정을 수행하여 형성될 수 있다. 공통 소스 라인(CSL)은 불순물 영역(211)과 접촉하여 전기적으로 연결될 수 있다. 일 실시예에 따르면, 공통 소스 라인(CSL)을 형성하는 것은 배리어 금속막(예를 들어, 금속 질화물) 및 금속막(예를 들어, 텅스텐)을 순차적으로 형성하는 것을 포함할 수 있다. 공통 소스 라인(CSL)은 트렌치(210)를 따라 일 방향으로 연장된 라인 형태일 수 있다.
다음에, 기판(100)의 전면에 상부 층간 절연막(235)이 형성될 수 있다.
도 5q를 참조하면, 셀 어레이 영역(CAR)에 비트라인 플러그들(240) 및 비트라인들(BL)이 형성되고, 워드라인 콘택 영역(WCTR) 및 주변 회로 영역(PERI)에 배선 플러그들(245) 및 메탈 라인들(260)이 형성될 수 있다.
비트라인 플러그들(240)은 콘택 패드들(240)에 접속되어, 수직 채널 구조체들(200a)과 전기적으로 연결되고, 배선 플러그들(245)은 게이트 전극들(220) 및 수평 트랜지스터(110)의 수평 게이트 전극(112) 및 소스/드레인 영역(113)에 접속될 수 있다. 비트라인 플러그들(240) 상에는 게이트 전극들(220)을 가로지르는 비트 라인들(BL)이 형성될 수 있다. 그리고, 배선 플러그들(245) 상에는 메탈 라인들(260)이 형성될 수 있다.
비트 라인 플러그들(240)을 형성하는 것은, 상부 층간 절연막(235)을 관통하는 콘택 홀들을 형성하는 것 및 상기 콘택 홀들 내에 도전 물질을 채우는 것을 포함할 수 있다. 동시에, 배선 플러그들(245)을 형성하는 것은, 상부 층간 절연막(235), 상부 절연막(175) 및/또는 주변 절연막(120)을 관통하는 콘택 홀들을 형성하는 것 및 상기 콘택 홀들 내에 도전물질을 채우는 것을 포함할 수 있다.
비트 라인 플러그들(240) 및 배선 플러그들(245)은 금속성 물질로 형성될 수 있으며, 금속성 물질은 배리어 금속막(예를 들어, 금속 질화물) 및 금속막(예를 들어, 텅스텐)을 포함할 수 있다.
일 실시예에 따르면, 비트 라인들(BL) 및 메탈 라인들(260)을 형성하는 것은 배리어 금속막(예를 들어, 금속 질화물) 및 금속막(예를 들어, 텅스텐)을 순차적으로 형성하는 것을 포함할 수 있다.
도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 반도체 장치(10b)의 제조 방법을 설명하기 위하여 도 3b의 I-I' 및 II-II' 선들에 대응하는 단면도들이다
도 6a를 참조하면, 제1 기판(100a) 상에 복수개의 수평 트랜지스터들(110) 및 복수의 수평 트랜지스터들(110)을 연결하는 주변 메탈 라인들(116)이 형성될 수 있다.
제1 기판(100a)은 반도체 특성을 갖는 물질(예들 들면, 실리콘 웨이퍼)을 포함할 수 있다. 제1 기판(100a)은 주변 회로 영역(PERI)을 포함할 수 있다.
수평 트랜지스터들(110)의 각각은 수평 게이트 절연 패턴(111), 수평 게이트 전극(112), 소스/드레인 영역(113) 및 게이트 스페이서(115)를 포함할 수 있다.
복수개의 수평 트랜지스터들(110) 및 메탈 라인들(116)은 주변 절연막(120)에 의해 덮일 수 있다. 주변 절연막(120)은 제1 주변 절연막(120a) 및 제2 주변 절연막(120b)을 포함할 수 있다. 제1 주변 절연막(120a) 및 제2 주변 절연막(120b)은 실리콘 산화막을 포함할 수 있다.
도 6b를 참조하면, 제2 주변 절연막(120b) 상에 제2 기판(100b)을 형성할 수 있다. 제2 기판(100b)은 반도체 특성을 갖는 물질, 예를 들어, 폴리 실리콘 또는 비정질 실리콘을 증착하여 단결정화하여 형성될 수 있다. 제2 기판(100b)은 셀 어레이 영역(CAR) 및 워드라인 콘택 영역(WCTR)을 포함할 수 있다. 제2 기판(100b)에 소자 분리막(102)을 형성할 수 있다. 소자 분리막(102)은 STI(shallow trench isolation) 공정을 수행하여 형성될 수 있다. STI 공정은 기판(100) 내에 분리 트렌치들을 형성하고, 분리 트렌치들의 내부를 실리콘 산화물 같은 절연 물질로 채우는 것을 포함할 수 있다.
도 6c를 참조하면, 제2 기판(100b) 상에 층간 절연막들(140) 및 희생막들(130)이 교대로 그리고 반복적으로 적층된 박막 구조체(270)가 형성될 수 있다. 박막 구조체(270)를 형성하기 전에, 제2 기판(100b) 상면에 열산화막으로 이루어진 하부 게이트 절연막(101)이 형성될 수 있다.
도 6d를 참조하면, 박막 구조체(270)를 패터닝하여, 셀 어레이 영역(CAR)의 기판 상에 셀 구조체(272)를 형성할 수 있다. 셀 구조체(272)는 박막 구조체(270)를 복수 회 패터닝하여 계단식 구조로 형성될 수 있다. 셀 구조체(272)는 셀 어레이 영역(CAR)에서 워드라인 콘택 영역(WCTR)으로 연장되어, 계단 형상을 갖는 콘택부를 가질 수 있다. 이와 같이 계단식 구조를 갖는 셀 구조체(272)를 형성함에 따라 워드라인 콘택 영역(WCTR) 상에 층간 절연막들(140) 및 희생막들(130)의 끝단 부분들이 위치할 수 있다.
도 6e를 참조하면, 워드라인 콘택 영역(WCTR)의 제2 기판(100b)상에 상부 절연막(175)을 형성할 수 있다.
이후 설명되는 다른 실시예에 대한 반도체 장치의 제조 방법은 도 5k 내지 도 5q를 참조하여 설명된 것과 유사하므로 자세한 설명은 생략한다.
상술된 3차원 반도체 소자의 제조 방법에서, 더미 홀들(200b)을 제외한 채널 홀들(200a) 내에만 반도체 패턴들(190)을 형성하므로써, 선택적 에피택시얼 성장(Selective Epitaxial Growth: SEG) 공정으로 형성되는 반도체 패턴들(190)에 대한 산포 발생을 방지할 수 있다. 이로 인하여, 셀 어레이 영역(CAR) 내에 형성된 반도체 패턴들(190)의 균일성이 확보되어 우수한 전기적 특성을 갖는 3차원 반도체 장치를 구현할 수 있다.
도 7은 본 발명의 기술적 사상의 예시적인 실시예들에 따른 3차원 반도체 장치들을 포함하는 전자시스템들의 일 예를 간략히 도시한 블록도이다. 도 7을 참조하면, 본 발명의 실시예들에 따른 전자 시스템(1100)은 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다. 상기 컨트롤러(1110), 입출력 장치(1120), 기억 장치(1130) 및 인터페이스(1140) 중에서 적어도 2개는 상기 버스(1150)를 통하여 서로 결합 될 수 있다. 상기 버스(1150)는 데이터들이 이동되는 통로(path)에 해당한다.
상기 컨트롤러(1110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 상기 입출력 장치(1120)는 키패드(keypad), 키보드 및 디스플레이 장치 등을 포함할 수 있다. 상기 기억 장치(1130)는 데이터 및 명령어 등을 저장할 수 있다. 상기 기억 장치(1130)는 상술된 실시예들에 개시된 3차원 반도체 장치들 중에서 적어도 하나를 포함할 수 있다. 상기 기억 장치(1130)는 상변화 기억 소자, 자기 기억 소자, 디램 소자 및 에스램 소자 중에서 적어도 하나를 더 포함할 수 있다. 상기 인터페이스(1140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 상기 인터페이스(1140)는 유선 또는 무선 형태일 수 있다. 예컨대, 상기 인터페이스(1140)는 안테나 또는 유무선 트랜시버등을 포함할 수 있다. 도시하지 않았지만, 상기 전자 시스템(1100)은 상기 컨트롤러(1110)의 동작을 향상시키기 위한 동작 기억 소자로서, 고속의 디램 소자 및 고속의 에스램 소자 중에서 적어도 하나를 더 포함할 수도 있다.
상기 전자 시스템(1100)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 8은 본 발명의 기술적 사상의 실시예들에 따른 3차원 반도체 장치들을 포함하는 메모리 카드들의 일 예를 간략히 도시한 블록도이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 메모리 카드(1200)는 기억 장치(1210)를 포함한다. 상기 기억 장치(1210)는 상술된 실시예들에 따른 3차원 반도체 장치들 중에서 적어도 하나를 포함할 수 있다. 상기 기억 장치(1210)는 상변화 기억소자, 자기 기억 소자, 디램 소자 및 에스램 소자 중에서 적어도 하나를 더 포함할 수 있다. 상기 메모리 카드(1200)는 호스트(Host)와 상기 기억 장치(1210) 간의 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함할 수 있다.
상기 메모리 컨트롤러(1220)는 메모리 카드의 전반적인 동작을 제어하는 프로세싱 유닛(1222)을 포함할 수 있다. 또한, 상기 메모리 컨트롤러(1220)는 상기 프로세싱 유닛(1222)의 동작 메모리로써 사용되는 에스램(1221, SRAM)을 포함할 수 있다. 이에 더하여, 상기 메모리 컨트롤러(1220)는 호스트 인터페이스(1223), 메모리 인터페이스(1225)를 더 포함할 수 있다. 상기 호스트 인터페이스(1223)는 메모리 카드(1200)와 호스트(Host)간의 데이터 교환 프로토콜을 구비할 수 있다. 상기 메모리 인터페이스(1225)는 상기 메모리 컨트롤러(1220)와 상기 기억 장치(1210)를 접속시킬 수 있다. 더 나아가서, 상기 메모리 컨트롤러(1220)는 에러 정정 블록(1224, Ecc)를 더 포함할 수 있다. 상기 에러 정정 블록(1224)은 상기 기억 장치(1210)로부터 독출된 데이터의 에러를 검출 및 정정할 수 있다. 도시하지 않았지만, 상기 메모리 카드(1200)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 롬 장치(ROM device)를 더 포함할 수도 있다. 상기 메모리 카드(1200)는 휴대용 데이터 저장 카드로 사용될 수 있다. 이와는 달리, 상기 메모리 카드(1200)는 컴퓨터 시스템의 하드 디스크를 대체할 수 있는 SSD(Solid State Disk)로도 구현될 수 있다. 이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 따라서, 본 발명의 범위는 첨부되는 청구범위들 및 그 등가물로부터 허용 가능한 해석의 가장 넓은 범위로 결정되어야 한다.
100: 기판 CAR: 셀 어레이 영역
WCTR: 워드라인 콘택 영역 PERI: 주변 회로 영역
101: 하부 게이트 절연막 102: 소자 분리막
110: 수평 트랜지스터 111: 수평 게이트 절연 패턴
112: 수평 게이트 전극 113: 소스/드레인 영역
115: 게이트 스페이서 120: 주변 절연막
125: 주변 희생막 130: 희생막
140: 층가 절연막 145: 셀 희생막
150: 하부 박막 구조체 152: 하부 셀 구조체
160: 하부 절연막 165: 하부 절연 패턴
170: 상부 박막 구조체 172: 상부 셀 구조체
175: 상부 절연막 180a: 채널 홀
180b: 더미 홀 190: 반도체 패턴
200a: 수직 채널 구조체 201a: 제1 게이트 유전막 패턴
203a: 제1 수직 채널 패턴 205a: 제1 충진 절연막 패턴
210: 게이트 전극 211: 고유전 패턴
200b: 더미 필라 201b: 제2 게이트 유전막 패턴
203b: 제2 수직 채널 패턴 205b: 제2 충진 절연막 패턴
207: 콘택 패드 210: 트렌치
211: 불순물 영역 213: 갭 영역
220: 게이트 전극 225: 트렌치 스페이서
CSL: 공통 소스 라인 235: 상부 층간 절연막
240: 비트 라인 플러그 245: 배선 플러그
BL: 비트 라인 260: 메탈 라인
100a: 제1 기판 100b: 제2 기판
116: 주변 메탈 라인 270: 박막 구조체
WCTR: 워드라인 콘택 영역 PERI: 주변 회로 영역
101: 하부 게이트 절연막 102: 소자 분리막
110: 수평 트랜지스터 111: 수평 게이트 절연 패턴
112: 수평 게이트 전극 113: 소스/드레인 영역
115: 게이트 스페이서 120: 주변 절연막
125: 주변 희생막 130: 희생막
140: 층가 절연막 145: 셀 희생막
150: 하부 박막 구조체 152: 하부 셀 구조체
160: 하부 절연막 165: 하부 절연 패턴
170: 상부 박막 구조체 172: 상부 셀 구조체
175: 상부 절연막 180a: 채널 홀
180b: 더미 홀 190: 반도체 패턴
200a: 수직 채널 구조체 201a: 제1 게이트 유전막 패턴
203a: 제1 수직 채널 패턴 205a: 제1 충진 절연막 패턴
210: 게이트 전극 211: 고유전 패턴
200b: 더미 필라 201b: 제2 게이트 유전막 패턴
203b: 제2 수직 채널 패턴 205b: 제2 충진 절연막 패턴
207: 콘택 패드 210: 트렌치
211: 불순물 영역 213: 갭 영역
220: 게이트 전극 225: 트렌치 스페이서
CSL: 공통 소스 라인 235: 상부 층간 절연막
240: 비트 라인 플러그 245: 배선 플러그
BL: 비트 라인 260: 메탈 라인
100a: 제1 기판 100b: 제2 기판
116: 주변 메탈 라인 270: 박막 구조체
Claims (10)
- 셀 어레이 영역, 워드라인 콘택 영역 및 주변 회로 영역을 포함하는 기판;
상기 셀 어레이 영역에서 상기 워드라인 콘택 영역으로 연장되고, 상기 기판 상에 적층된 게이트 전극들;
상기 셀 어레이 영역의 상기 게이트 전극들을 관통하여 상기 기판과 전기적으로 연결되는 수직 채널 구조체;
상기 수직 채널 구조체와 상기 기판 사이에 배치된 반도체 패턴; 및
상기 워드라인 콘택 영역의 상기 게이트 전극들을 관통하여 상기 기판과 전기적으로 절연되는 더미 필라를 포함하되,
상기 더미 필라는 최하부에 위치한 상기 게이트 전극을 관통하는 3차원 반도체 장치. - 제 1 항에 있어서,
상기 기판은 제1 기판 및 제2 기판을 포함하되, 상기 제1 기판은 상기 제2 기판의 아래에 배치되는 3차원 반도체 장치. - 제 2 항에 있어서,
상기 제1 기판은 상기 셀 어레이 영역 및 상기 워드라인 콘택 영역을 포함하고, 상기 제2 기판은 상기 주변 회로 영역을 포함하는 3차원 반도체 장치. - 제 1 항에 있어서,
상기 주변 회로 영역은 수평 트랜지스터를 포함하는 3차원 반도체 장치. - 제 1 항에 있어서,
상기 수직 채널 구조체는 제1 게이트 유전막 패턴, 제1 수직 채널 패턴 및 제1 충진 절연막 패턴을 포함하는 3차원 반도체 장치. - 제 5 항에 있어서,
상기 제1 수직 채널 패턴은 상기 반도체 패턴과 직접 접촉하는 3차원 반도체 장치. - 제 1 항에 있어서,
상기 더미 필라는 상기 워드라인 콘택 영역에 배치된 소자 분리막과 접촉하는 3차원 반도체 장치. - 제 1 항에 있어서,
상기 수직 채널 구조체의 저면은 상기 더미 필라의 저면보다 높은 레벨에 위치하는 3차원 반도체 장치. - 제 1 항에 있어서,
상기 반도체 패턴은 최하부에 위치한 게이트 전극을 관통하여 상기 기판과 접촉하는 3차원 반도체 장치. - 셀 어레이 영역, 워드라인 콘택 영역 및 주변 회로 영역을 포함하는 기판;
상기 셀 어레이 영역에서 상기 워드라인 콘택 영역으로 연장되고, 상기 기판 상에 적층된 게이트 전극들;
상기 셀 어레이 영역의 상기 게이트 전극들을 관통하여 상기 기판의 활성 영역을 노출하는 채널 홀;
상기 워드라인 콘택 영역의 상기 게이트 전극들을 관통하여 기판의 소자 분리막을 노출하는 더미 홀; 및
상기 더미 홀을 제외한 상기 채널 홀 내에만 형성된 반도체 패턴을 포함하는 3차원 반도체 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140104417A KR102239602B1 (ko) | 2014-08-12 | 2014-08-12 | 반도체 장치 및 그 제조 방법 |
| US14/695,249 US9536897B2 (en) | 2014-08-12 | 2015-04-24 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140104417A KR102239602B1 (ko) | 2014-08-12 | 2014-08-12 | 반도체 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160020019A KR20160020019A (ko) | 2016-02-23 |
| KR102239602B1 true KR102239602B1 (ko) | 2021-04-14 |
Family
ID=55302730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140104417A Active KR102239602B1 (ko) | 2014-08-12 | 2014-08-12 | 반도체 장치 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9536897B2 (ko) |
| KR (1) | KR102239602B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4225005A3 (en) * | 2022-02-04 | 2023-10-18 | Samsung Electronics Co., Ltd. | Semiconductor devices and data storage systems including the same |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9443867B2 (en) * | 2014-04-30 | 2016-09-13 | Sandisk Technologies Llc | Method of making damascene select gate in memory device |
| JP2016058494A (ja) | 2014-09-08 | 2016-04-21 | 株式会社東芝 | 半導体記憶装置 |
| US9799671B2 (en) * | 2015-04-07 | 2017-10-24 | Sandisk Technologies Llc | Three-dimensional integration schemes for reducing fluorine-induced electrical shorts |
| US9627403B2 (en) * | 2015-04-30 | 2017-04-18 | Sandisk Technologies Llc | Multilevel memory stack structure employing support pillar structures |
| KR102378820B1 (ko) | 2015-08-07 | 2022-03-28 | 삼성전자주식회사 | 메모리 장치 |
| JP2017107938A (ja) * | 2015-12-08 | 2017-06-15 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US9754888B2 (en) * | 2015-12-14 | 2017-09-05 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing the same |
| KR102551350B1 (ko) * | 2016-01-28 | 2023-07-04 | 삼성전자 주식회사 | 수직형 메모리 소자를 구비한 집적회로 소자 및 그 제조 방법 |
| US9786681B1 (en) | 2016-04-01 | 2017-10-10 | Sandisk Technologies Llc | Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure |
| US10483207B2 (en) | 2016-08-03 | 2019-11-19 | Toshiba Memory Corporation | Semiconductor device |
| KR102634947B1 (ko) | 2016-08-18 | 2024-02-07 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
| US9754963B1 (en) | 2016-08-22 | 2017-09-05 | Sandisk Technologies Llc | Multi-tier memory stack structure containing two types of support pillar structures |
| KR102650539B1 (ko) * | 2016-09-23 | 2024-03-27 | 삼성전자주식회사 | 3차원 반도체 장치의 제조 방법 |
| CN107958909B (zh) * | 2016-10-17 | 2020-09-22 | 中芯国际集成电路制造(北京)有限公司 | 闪存器件及其制造方法 |
| US10014316B2 (en) | 2016-10-18 | 2018-07-03 | Sandisk Technologies Llc | Three-dimensional memory device with leakage reducing support pillar structures and method of making thereof |
| KR102609348B1 (ko) * | 2016-10-26 | 2023-12-06 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US9881929B1 (en) | 2016-10-27 | 2018-01-30 | Sandisk Technologies Llc | Multi-tier memory stack structure containing non-overlapping support pillar structures and method of making thereof |
| JP2018078160A (ja) * | 2016-11-08 | 2018-05-17 | 東芝メモリ株式会社 | 半導体記憶装置 |
| US9978766B1 (en) | 2016-11-09 | 2018-05-22 | Sandisk Technologies Llc | Three-dimensional memory device with electrically isolated support pillar structures and method of making thereof |
| KR102679021B1 (ko) | 2016-11-29 | 2024-07-01 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
| KR102629347B1 (ko) | 2016-12-08 | 2024-01-26 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102728512B1 (ko) | 2016-12-09 | 2024-11-12 | 삼성전자주식회사 | 반도체 소자 |
| KR102725915B1 (ko) | 2017-02-21 | 2024-11-05 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그의 제조 방법 |
| KR102682890B1 (ko) * | 2017-02-27 | 2024-07-05 | 삼성전자주식회사 | 수직형 메모리 장치 |
| KR102285787B1 (ko) * | 2017-03-03 | 2021-08-04 | 삼성전자 주식회사 | 3차원 반도체 소자 |
| KR102343847B1 (ko) * | 2017-04-25 | 2021-12-28 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
| KR102368932B1 (ko) | 2017-06-01 | 2022-03-02 | 삼성전자주식회사 | 반도체 메모리 장치 |
| KR102369654B1 (ko) * | 2017-06-21 | 2022-03-03 | 삼성전자주식회사 | 반도체 장치 |
| KR102282136B1 (ko) * | 2017-07-07 | 2021-07-27 | 삼성전자주식회사 | 반도체 장치 |
| KR102373818B1 (ko) | 2017-07-18 | 2022-03-14 | 삼성전자주식회사 | 반도체 장치 |
| KR102385565B1 (ko) * | 2017-07-21 | 2022-04-12 | 삼성전자주식회사 | 수직형 메모리 장치 |
| KR102427324B1 (ko) * | 2017-07-25 | 2022-07-29 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
| KR102307057B1 (ko) * | 2017-07-27 | 2021-10-01 | 삼성전자주식회사 | 수직형 메모리 장치 |
| KR102419168B1 (ko) * | 2017-07-31 | 2022-07-11 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그의 제조 방법 |
| KR102313920B1 (ko) * | 2017-07-31 | 2021-10-19 | 삼성전자주식회사 | 수직형 반도체 소자 |
| KR102442933B1 (ko) * | 2017-08-21 | 2022-09-15 | 삼성전자주식회사 | 3차원 반도체 장치 |
| KR102471273B1 (ko) * | 2017-08-22 | 2022-11-28 | 삼성전자주식회사 | 적층 구조체와 트렌치들을 갖는 반도체 소자 |
| KR102385566B1 (ko) * | 2017-08-30 | 2022-04-12 | 삼성전자주식회사 | 수직형 메모리 장치 |
| KR102452562B1 (ko) | 2017-09-01 | 2022-10-11 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그의 제조 방법 |
| KR102443029B1 (ko) * | 2017-09-04 | 2022-09-14 | 삼성전자주식회사 | 절연성 캐핑 구조물을 포함하는 반도체 소자 |
| US10199326B1 (en) * | 2017-10-05 | 2019-02-05 | Sandisk Technologies Llc | Three-dimensional memory device with driver circuitry on the backside of a substrate and method of making thereof |
| KR102508522B1 (ko) | 2017-11-09 | 2023-03-10 | 삼성전자주식회사 | 3차원 반도체 메모리 소자 및 이의 전기적 불량 판별 방법 |
| JP6980518B2 (ja) * | 2017-12-27 | 2021-12-15 | キオクシア株式会社 | 半導体記憶装置 |
| US10580783B2 (en) | 2018-03-01 | 2020-03-03 | Sandisk Technologies Llc | Multi-tier three-dimensional memory device containing differential etch rate field oxides and method of making the same |
| CN108417576B (zh) * | 2018-03-16 | 2019-06-21 | 长江存储科技有限责任公司 | 三维存储器件及在其沟道孔中形成外延结构的方法 |
| KR102612021B1 (ko) | 2018-04-03 | 2023-12-11 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
| KR102612406B1 (ko) * | 2018-04-06 | 2023-12-13 | 삼성전자주식회사 | 반도체 메모리 소자 |
| KR102699603B1 (ko) * | 2018-04-20 | 2024-08-29 | 삼성전자주식회사 | 반도체 메모리 소자 |
| KR102600999B1 (ko) | 2018-04-20 | 2023-11-13 | 삼성전자주식회사 | 수직형 메모리 장치 |
| KR102476354B1 (ko) | 2018-04-23 | 2022-12-09 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| KR102629345B1 (ko) * | 2018-04-25 | 2024-01-25 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
| US11322508B2 (en) * | 2018-06-01 | 2022-05-03 | Intel Corporation | Flash memory components and methods |
| KR102612195B1 (ko) | 2018-06-11 | 2023-12-12 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
| KR102640174B1 (ko) | 2018-07-17 | 2024-02-26 | 삼성전자주식회사 | 3차원 반도체 소자 |
| KR102721967B1 (ko) * | 2018-08-17 | 2024-10-28 | 삼성전자주식회사 | 3차원 반도체 소자 |
| KR102649349B1 (ko) * | 2018-09-11 | 2024-03-20 | 삼성전자주식회사 | 3차원 반도체 소자 |
| JP7198921B2 (ja) * | 2018-10-11 | 2023-01-11 | 長江存儲科技有限責任公司 | 半導体デバイスおよび方法 |
| US10957706B2 (en) * | 2018-10-17 | 2021-03-23 | Sandisk Technologies Llc | Multi-tier three-dimensional memory device with dielectric support pillars and methods for making the same |
| JP2022513730A (ja) | 2018-12-07 | 2022-02-09 | 長江存儲科技有限責任公司 | 新規の３ｄ ｎａｎｄメモリデバイスおよびそれを形成する方法 |
| KR102707458B1 (ko) * | 2018-12-21 | 2024-09-23 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
| KR102707881B1 (ko) * | 2018-12-26 | 2024-09-24 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
| KR102723994B1 (ko) * | 2019-02-27 | 2024-10-30 | 삼성전자주식회사 | 집적회로 소자 |
| US10937801B2 (en) * | 2019-03-22 | 2021-03-02 | Sandisk Technologies Llc | Three-dimensional memory device containing a polygonal lattice of support pillar structures and contact via structures and methods of manufacturing the same |
| US11348930B2 (en) * | 2019-05-03 | 2022-05-31 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| CN113394229B (zh) * | 2019-06-28 | 2022-08-09 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| KR102633484B1 (ko) * | 2019-07-10 | 2024-02-05 | 삼성전자주식회사 | 더미 패턴들을 갖는 반도체 소자들 |
| CN110707091A (zh) * | 2019-08-29 | 2020-01-17 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
| KR102766487B1 (ko) | 2019-10-21 | 2025-02-12 | 에스케이하이닉스 주식회사 | 전자 장치 및 전자 장치의 제조 방법 |
| KR102753878B1 (ko) * | 2019-11-22 | 2025-01-15 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
| KR20210093412A (ko) | 2020-01-17 | 2021-07-28 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
| KR20210098145A (ko) * | 2020-01-31 | 2021-08-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 제조 방법 |
| TWI796557B (zh) * | 2020-03-31 | 2023-03-21 | 旺宏電子股份有限公司 | 記憶元件及其製造方法 |
| US11201169B2 (en) * | 2020-03-31 | 2021-12-14 | Macronix International Co., Ltd. | Memory device and method of fabricating the same |
| CN111554686B (zh) * | 2020-04-22 | 2021-08-13 | 长江存储科技有限责任公司 | 半导体结构及其制备方法、光刻掩膜版 |
| US11348941B2 (en) * | 2020-04-23 | 2022-05-31 | Macronix International Co., Ltd. | Memory device and method of fabricating the same |
| KR20210153789A (ko) | 2020-06-10 | 2021-12-20 | 삼성전자주식회사 | 반도체 소자 |
| US11538827B2 (en) | 2020-07-23 | 2022-12-27 | Macronix International Co., Ltd. | Three-dimensional memory device with increased memory cell density |
| KR20220093687A (ko) * | 2020-12-28 | 2022-07-05 | 삼성전자주식회사 | 수직형 메모리 장치 |
| KR20220144122A (ko) * | 2021-04-19 | 2022-10-26 | 삼성전자주식회사 | 지지 구조물을 포함하는 반도체 장치, 이의 제조 방법 및 이를 포함하는 전자 시스템 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110316064A1 (en) | 2010-06-24 | 2011-12-29 | Jung Ho Kim | Semiconductor Memory Devices And Methods Of Forming The Same |
| US20140106569A1 (en) | 2012-10-16 | 2014-04-17 | Jung-Ik Oh | Method of fabricating three-dimensional semiconductor device and three-dimensional semiconductor device fabricated using the same |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5253875B2 (ja) * | 2008-04-28 | 2013-07-31 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
| KR101595486B1 (ko) * | 2010-01-27 | 2016-02-18 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US8395206B2 (en) * | 2008-10-09 | 2013-03-12 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8541831B2 (en) | 2008-12-03 | 2013-09-24 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method for fabricating the same |
| KR20110015337A (ko) | 2009-08-07 | 2011-02-15 | 주식회사 하이닉스반도체 | 수직채널형 비휘발성 메모리 소자 제조 방법 |
| KR101603731B1 (ko) | 2009-09-29 | 2016-03-16 | 삼성전자주식회사 | 버티칼 낸드 전하 트랩 플래시 메모리 디바이스 및 제조방법 |
| KR101559958B1 (ko) * | 2009-12-18 | 2015-10-13 | 삼성전자주식회사 | 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치 |
| KR20120003677A (ko) * | 2010-07-05 | 2012-01-11 | 삼성전자주식회사 | 반도체 장치 및 그의 형성 방법 |
| KR20120047325A (ko) * | 2010-11-01 | 2012-05-11 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
| US20120168858A1 (en) | 2010-12-30 | 2012-07-05 | Hynix Semiconductor Inc. | Non-volatile memory device and method of fabricating the same |
| KR101778286B1 (ko) * | 2011-01-03 | 2017-09-13 | 삼성전자주식회사 | 3차원 반도체 장치의 제조 방법 |
| JP2012174892A (ja) | 2011-02-22 | 2012-09-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| KR20130045047A (ko) | 2011-10-25 | 2013-05-03 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
| KR101857025B1 (ko) * | 2011-10-31 | 2018-05-14 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| JP2013110295A (ja) | 2011-11-22 | 2013-06-06 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| KR20130086778A (ko) | 2012-01-26 | 2013-08-05 | 삼성전자주식회사 | 수직형 비휘발성 메모리 소자의 제조 방법 |
| KR101325492B1 (ko) | 2012-02-24 | 2013-11-07 | 서울대학교산학협력단 | 3차원 스타구조를 갖는 낸드 플래시 메모리 어레이 및 그 동작방법 |
| KR101986245B1 (ko) * | 2013-01-17 | 2019-09-30 | 삼성전자주식회사 | 수직형 반도체 소자의 제조 방법 |
-
2014
- 2014-08-12 KR KR1020140104417A patent/KR102239602B1/ko active Active
-
2015
- 2015-04-24 US US14/695,249 patent/US9536897B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110316064A1 (en) | 2010-06-24 | 2011-12-29 | Jung Ho Kim | Semiconductor Memory Devices And Methods Of Forming The Same |
| US20140106569A1 (en) | 2012-10-16 | 2014-04-17 | Jung-Ik Oh | Method of fabricating three-dimensional semiconductor device and three-dimensional semiconductor device fabricated using the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4225005A3 (en) * | 2022-02-04 | 2023-10-18 | Samsung Electronics Co., Ltd. | Semiconductor devices and data storage systems including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US9536897B2 (en) | 2017-01-03 |
| KR20160020019A (ko) | 2016-02-23 |
| US20160049423A1 (en) | 2016-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102239602B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR102634947B1 (ko) | 수직형 메모리 장치 및 그 제조 방법 | |
| US10964720B2 (en) | Semiconductor memory device | |
| KR102118159B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR102094470B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US10716755B2 (en) | Method of fabricating semiconductor device | |
| US10418374B2 (en) | Vertical memory devices | |
| KR101807250B1 (ko) | 3차원 반도체 장치의 제조 방법 | |
| EP3420595B1 (en) | Within-array through-memory-level via structures | |
| US20160293625A1 (en) | Three Dimensional Semiconductor Memory Devices and Methods of Fabricating the Same | |
| US20120070944A1 (en) | Methods of Manufacturing Three Dimensional Semiconductor Devices | |
| US20120108048A1 (en) | Three-dimensional semiconductor devices and methods of fabricating the same | |
| KR20160118114A (ko) | 반도체 메모리 장치 및 이의 제조 방법 | |
| KR20170061232A (ko) | 반도체 메모리 소자 | |
| US8445317B2 (en) | Methods of fabricating semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20140812 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20190812 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20140812 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20200630 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20210112 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20210407 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20210408 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20240325 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20250325 Start annual number: 5 End annual number: 5 |