[go: up one dir, main page]

KR102203298B1 - 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법 - Google Patents

비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법 Download PDF

Info

Publication number
KR102203298B1
KR102203298B1 KR1020140099104A KR20140099104A KR102203298B1 KR 102203298 B1 KR102203298 B1 KR 102203298B1 KR 1020140099104 A KR1020140099104 A KR 1020140099104A KR 20140099104 A KR20140099104 A KR 20140099104A KR 102203298 B1 KR102203298 B1 KR 102203298B1
Authority
KR
South Korea
Prior art keywords
erase operation
remaining time
erase
memory device
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140099104A
Other languages
English (en)
Other versions
KR20160016007A (ko
Inventor
정봉길
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140099104A priority Critical patent/KR102203298B1/ko
Priority to US14/591,438 priority patent/US9401215B2/en
Publication of KR20160016007A publication Critical patent/KR20160016007A/ko
Application granted granted Critical
Publication of KR102203298B1 publication Critical patent/KR102203298B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Read Only Memory (AREA)

Abstract

비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법이 제공된다. 비휘발성 메모리 장치의 구동 방법은, 복수의 메모리 셀에 대해 소거 동작을 수행하고, 서스펜드 명령에 의하여 상기 소거 동작을 중지하고, 상기 소거 동작 중 미수행된 소거 동작의 잔여 시간을 계산하고, 제1 동작을 수행하고, 상기 제1 동작의 완료 시점부터 제2 동작 시작 시점 사이의 빈 시간과 상기 잔여 시간을 비교하고, 상기 잔여 시간이 상기 빈 시간보다 짧으면 상기 미수행된 소거 동작을 수행하고, 상기 잔여 시간이 상기 빈 시간보다 길면 상기 제2 동작을 수행하는 것을 포함한다.

Description

비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법{Nonvolatile memory device and driving method of the same}
본 발명은 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법 에 관한 것이다.
반도체 메모리 장치는 실리콘(Si), 게르마늄(Ge), 비화 갈륨(GaAs), 인화인듐(InP) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치와 비휘발성 메모리 장치로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 SRAM(Static RAM), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM) 등을 포함한다. 비휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 비휘발성 메모리 장치는 플래시 메모리 장치, ROM(Read Only Memory), PROM(Programmable ROM), EPROM(Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 저항성 메모리 장치(예를 들어, PRAM(Phase-change RAM), FRAM(Ferroelectric RAM), RRAM(Resistive RAM)) 등을 포함한다.
본 발명이 해결하고자 하는 기술적 과제는 성능과 속도가 향상된 비휘발성 메모리 장치의 구동 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 성능과 속도가 향상된 비휘발성 메모리 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구동 방법은, 복수의 메모리 셀에 대해 소거 동작을 수행하고, 서스펜드 명령에 의하여 상기 소거 동작을 중지하고, 상기 소거 동작 중 미수행된 소거 동작의 잔여 시간을 계산하고, 제1 동작을 수행하고, 상기 제1 동작의 완료 시점부터 제2 동작 시작 시점 사이의 제1 빈 시간과 상기 잔여 시간을 비교하고, 상기 잔여 시간이 상기 제1 빈 시간보다 짧거나 같으면 상기 미수행된 소거 동작을 수행하고, 상기 잔여 시간이 상기 제1 빈 시간보다 길면 상기 제2 동작을 수행하는 것을 포함한다.
상기 잔여 시간을 계산하는 것은, 소거 동작 정보를 이용하여 상기 잔여 시간을 계산하는 것을 포함하고, 상기 소거 동작 정보는, 상기 소거 동작의 진행 정도, 상기 소거 동작이 수행된 메모리 셀의 개수 및 상기 복수의 메모리 셀 중에서 제1 전압 이상인 메모리 셀의 개수 중 적어도 하나를 포함할 수 있다.
상기 제1 전압은 베리파이(verify) 전압일 수 있다.
상기 미수행된 소거 동작을 수행하는 것은, 상기 미수행된 소거 동작의 잔여 시간을 조절하여 상기 미수행된 소거 동작을 수행할 수 있다.
상기 미수행된 소거 동작은 적어도 하나의 소거 단위 동작과, 옵션 동작을 포함하고, 상기 잔여 시간을 조절하는 것은 상기 옵션 동작을 제거하는 것을 포함할 수 있다.
상기 옵션 동작은 상기 복수의 메모리 셀과 연결된 라인들을 점검하는 동작을 포함할 수 있다.
상기 미수행된 소거 동작은 중지없이 한번에 수행될 수 있다.
상기 제2 동작을 수행한 후에, 상기 제2 동작의 완료 시점부터 제3 동작 시작 시점 사이의 제2 빈 시간과 상기 잔여 시간을 비교하고, 상기 잔여 시간이 상기 제2 빈 시간보다 짧거나 같으면 상기 미수행된 소거 동작을 수행하고, 상기 잔여 시간이 상기 제2 빈 시간보다 길면 상기 제3 동작을 수행하는 것을 더 포함할 수 있다.
상기 제2 동작을 수행한 후에 상기 잔여 시간을 조절하는 것을 더 포함하고, 상기 제2 빈 시간과 상기 잔여 시간을 비교하는 것은 상기 제2 빈 시간과 상기 조절된 잔여 시간을 비교하는 것을 포함할 수 있다.
상기 복수의 메모리 셀을 포함하는 제1 블록과, 상기 제1 블록과는 다른 복수개의 제2 블록을 포함하고, 상기 제1 동작과 상기 제2 동작은 상기 복수개의 제2 블록에 대하여 수행될 수 있다.
상기 소거 동작은 블록 단위로 수행될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법은, 복수의 메모리 셀에 대해 소거 동작을 수행하고, 서스펜드 명령에 의해 상기 소거 동작을 중지하고, 상기 소거 동작 중 미수행된 소거 동작의 잔여 시간을 계산하고, 상기 소거 동작과 다른 제1 내지 제3 동작을 순차적으로 수행하는 것을 포함하되, 상기 제1 동작과 상기 제2 동작 사이의 시간 보다 상기 잔여 시간이 짧거나 같으면 상기 제2 동작을 수행하기 전에 상기 미수행된 소거 동작을 수행하고, 상기 제2 동작과 상기 제3 동작 사이의 시간보다 상기 잔여 시간이 짧거나 같으면 상기 제3 동작을 수행하기 전에 상기 미수행된 소거 동작을 수행한다.
상기 미수행된 소거 동작을 수행하기 전에, 상기 미수행된 소거 동작의 잔여 시간을 조절하여 상기 미수행된 소거 동작을 수행하는 것을 포함할 수 있다.
상기 소거 동작은 복수개의 소거 단위 동작과 옵션 동작을 포함하고, 상기 잔여 시간을 조절하는 것은, 상기 옵션 동작을 제거하여 상기 잔여 시간을 조절하는 것을 포함할 수 있다.
상기 제1 동작과 상기 제2 동작 사이의 시간 보다 상기 잔여 시간이 길고, 상기 제2 동작과 상기 제3 동작 사이의 시간보다 상기 잔여 시간이 길면 상기 제3 동작을 수행한 후에 상기 미수행된 소거 동작을 수행할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 각각이 복수의 메모리 셀을 포함하는 복수의 블록을 포함하는 메모리 장치 및 호스트의 요청에 따라 상기 비휘발성 메모리 장치를 제어하는 메모리 컨트롤러를 포함하되, 상기 메모리 컨트롤러는, 상기 복수의 블록 중 적어도 하나의 블록에 소거 동작을 수행하는 중 상기 호스트로부터 서스펜드 명령을 받으면 상기 소거 동작을 중지하고, 상기 소거 동작 중 미수행된 소거 동작의 잔여 시간을 계산하고, 순차적으로 제1 동작과 제2 동작을 수행하되, 상기 제1 동작과 상기 제2 동작 사이의 빈 시간과 상기 잔여 시간을 비교하여 상기 잔여 시간이 상기 빈 시간보다 짧으면 상기 제2 동작 수행 전에 상기 미수행된 소거 동작을 수행하고, 상기 잔여 시간이 상기 빈 시간보다 길면 상기 제2 동작 이후에 상기 미수행된 소거 동작을 수행한다.
상기 제1 및 제2 동작은 상기 소거 동작과는 다를 수 있다.
상기 복수의 블록 중에서, 상기 소거 동작이 수행되는 블록과, 상기 제1 및 제2 동작이 수행되는 블록은 서로 다를 수 있다.
상기 미수행된 소거 동작은 중지없이 한번에 수행될 수 있다.
상기 메모리 컨트롤러는 상기 잔여 시간을 조절할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 메모리 장치를 설명하기 위한 블록도이다.
도 3은 도 2의 메모리 블록을 설명하기 위한 등가 회로도이다.
도 4는 도 1의 메모리 컨트롤러를 설명하기 위한 블록도이다.
도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 순서도이다.
도 6은 소거 동작을 설명하기 위한 도면이다.
도 7은 소거 동작에 따라 변화하는 산포를 도시한 도면이다.
도 8은 도 5의 구동 방법을 설명하기 위한 흐름도이다.
도 9는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 순서도이다.
도 10은 본 발명의 또다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 순서도이다.
도 11은 본 발명의 또다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 순서도이다.
도 12는 프로그램 동작을 설명하기 위한 도면이다.
도 13은 프로그램 동작에 따라 변화하는 산포를 도시한 도면이다.
도 14는 도 11의 구동 방법을 설명하기 위한 흐름도이다.
도 15 내지 도 19는 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 사용하는 메모리 시스템을 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치(1000)를 설명하기 위한 블록도이다. 도 2는 도 1의 메모리 장치(1100)를 설명하기 위한 블록도이다. 도 3은 도 2의 메모리 블록을 설명하기 위한 등가 회로도이다. 도 4는 도 1의 메모리 컨트롤러(1200)를 설명하기 위한 블록도이다.
도 1을 참조하면, 비휘발성 메모리 장치(1000)는 메모리 장치(1100), 메모리 컨트롤러(1200) 등을 포함한다.
메모리 컨트롤러(1200)는 호스트(Host) 및 메모리 장치(1100)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1200)는 메모리 장치(1100)를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1200)는 비휘발성 메모리 장치(1100)의 읽기, 프로그램, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1200)는 메모리 장치(1100) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1200)는 비휘발성 메모리 장치(1100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
메모리 장치(1100)는 메모리 컨트롤러(1200)의 제어를 받고, 예를 들어, 플래시 메모리 장치(예를 들어, CTF(Charge Trap Flash) 장치), ROM(Read Only Memory), PROM(Programmable ROM), EPROM(Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 저항성 메모리 장치(예를 들어, PRAM(Phase-change RAM), FRAM(Ferroelectric RAM), RRAM(Resistive RAM)) 등일 수 있다. 이하에서는, 설명의 편의상, 메모리 장치(1100)가 CTF 장치인 경우를 예로 든다.
메모리 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 메모리 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성한다.
또한, 메모리 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수도 있다. 비휘발성 메모리 장치(1000)가 반도체 드라이브(SSD)로 이용되는 경우, 비휘발성 메모리 장치(1000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 비휘발성 메모리 장치(1000)는 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적으로, 메모리 장치(1100) 또는 비휘발성 메모리 장치(1000)는 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 메모리 장치(1100) 또는 비후발성 메모리 장치(1000)는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
여기서, 도 2를 참조하면, 메모리 장치(1100)는 예를 들어, 계층적 구조(hierarchical structure)를 가질 수 있다. 구체적으로, 메모리 장치(1100)는 복수의 플래인(plane)(PL1~PLn, 단, n은 자연수)을 포함할 수 있다. 각 플래인(PL1~PLn)은 복수의 블록(BLK1~BLKm, 단, m은 자연수)을 포함할 수 있다.
각 블록(BLK1~BLKm)은 복수의 페이지(PAGE1~PAGEk, 단, k는 자연수)를 포함할 수 있다. 각 페이지(PAGE1~PAGEk)에 해당하는 복수의 비휘발성 메모리 셀은 공통의 워드라인(wordline)에 연결될 수 있다. 즉, 대응되는 워드라인에 신호가 인가되면, 대응되는 페이지(PAGE1~PAGEk)에 속하는 복수의 비휘발성 메모리 셀에 상기 신호가 인가될 수 있다.
도 3을 참조하여 각 블록(BLK1~BLKm)에 대하여 구체적으로 설명하기로 한다.
도 3을 참조하면, 비트 라인들(BL<1>, BL<2>, BL<3>)과 공통 소스 라인(CSL) 사이에 셀 스트링들(NS11~NS33)이 배치된다.
제 1 비트 라인(BL<1>) 및 공통 소스 라인(CSL) 사이에 셀 스트링들(NS11, NS21, NS31)이 배치된다. 제 2 비트 라인(BL<2>) 및 공통 소스 라인(CSL) 사이에 셀 스트링들(NS12, NS22, NS32)이 배치된다. 제 3 비트 라인(BL<3>) 및 공통 소스 라인(CSL) 사이에 셀 스트링들(NS13, NS23, NS33)이 배치된다.
셀 스트링들(NSs)의 스트링 선택 트랜지스터(SST)는 대응하는 비트 라인(BL)과 연결된다. 셀 스트링들(NSs)의 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)과 연결된다. 셀 스트링(NSs)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC0~MC11)이 배치된다.
이하에서는, 행 및 열 단위로 셀 스트링들(NS)을 구분하기로 한다.
하나의 비트 라인에 공통으로 연결된 셀 스트링들(NS)은 하나의 열을 형성한다. 예를 들어, 제1 비트 라인(BL<1>)에 연결된 셀 스트링들(NS11~NS31)은 제1 열에 대응할 것이다. 제2 비트 라인(BL<2>)에 연결된 셀 스트링들(NS12~NS32)은 제2 열에 대응할 것이다. 제3 비트 라인(BL<3>)에 연결된 셀 스트링들(NS13~NS33)은 제3 열에 대응할 것이다.
하나의 스트링 선택 라인(SSL)에 연결되는 셀 스트링들(NS)은 하나의 행을 형성한다. 예를 들어, 제1 스트링 선택 라인(SSL<1>)에 연결된 셀 스트링들(NS11~NS13)은 제1 행을 형성한다. 제2 스트링 선택 라인(SSL<2>)에 연결된 셀 스트링들(NS21~NS23)은 제2 행을 형성한다. 제3 스트링 선택 라인(SSL<3>)에 연결된 셀 스트링들(NS31~NS33)은 제3 행을 형성한다.
동일한 행들의 셀 스트링들(NSs)은 스트링 선택 라인(SSL)을 공유한다. 셀 스트링들(NSs) 각각은 스트링 선택 트랜지스터(SST)를 포함한다. 동일한 행들의 스트링 선택 트랜지스터(SST)들은 하나의 스트링 선택 라인들(SSL<1>, SSL<2>, SSL<3>)에 의해서 제어될 수 있다.
동일한 행들의 메모리 셀들(MC)은 워드 라인(WL)을 공유한다. 동일 높이에서, 상이한 행들의 메모리 셀들(MC)은 워드 라인(WL)을 공유한다.
동일한 행들의 셀 스트링들(NSs)은 접지 선택 라인(GSL)을 공유한다. 상이한 행들의 셀 스트링들(NSs)도 접지 선택 라인(GSL)을 공유한다. 셀 스트링들(NSs) 각각은 접지 선택 트랜지스터(GST)를 포함한다. 접지 선택 트랜지스터(GST)들은 하나의 접지 선택 라인(GSL)에 의해서 제어될 수 있다.
공통 소스 라인(CSL)은 셀 스트링들(NSs)에 공통으로 연결된다.
도 3에서는 수직형(vertical) 낸드 플래시 메모리 장치의 일 예를 도시하였으나, 본 발명이 이에 한정되는 것은 아니고, 본 발명의 메모리 장치(1100)는 평면형(planar) 낸드 플래시 메모리 장치에도 실질적으로 동일하게 적용될 수 있다.
도 4를 참조하면, 메모리 컨트롤러(1200)는 마이크로 프로세서(1210), 호스트 인터페이스(1220), RAM(1230), ROM(1240), 메모리 인터페이스(1260) 등을 포함할 수 있다.
호스트 인터페이스(1220)는 호스트(Host)와 메모리 컨트롤러(1200) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적으로, 메모리 컨트롤러(1200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 외부(호스트)와 통신하도록 구성된다.
RAM(1230)은 버퍼(buffer)역할을 하는 메모리이다. 예를 들어, RAM(1230)은 호스트 인터페이스(1220)를 통하여 입력되는 명령어, 어드레스, 각종 변수 등을 저장하고, 메모리 장치(1100)로부터 출력되는 데이터, 각종 변수 등을 저장할 수 있다.
ROM(1240)은 구동 펌웨어 코드를 저장할 수 있다. 펌웨어 코드는 ROM(1240) 이외의 다양한 비휘발성 메모리 장치, 예를 들면, 낸드 플래시 메모리 장치에 저장될 수도 있다.
메모리 인터페이스(1260)는 메모리 장치(1100)와 인터페이싱한다. 예를 들면, 메모리 인터페이스(1260)는 낸드 인터페이스 또는 노어 인터페이스를 포함한다. 메모리 인터페이스(1260)를 통해서 마이크로 프로세서(1210)의 명령어가 메모리 장치(1100)로 제공될 수 있으며, 또한, 데이터가 비휘발성 메모리 장치(2200)로 전송될 수 있다. 또한, 비휘발성 메모리 장치(1100)로부터 출력되는 데이터는 메모리 인터페이스(1260)를 통해서 메모리 컨트롤러(1200)로 제공된다.
도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 순서도이다. 도 6은 소거 동작을 설명하기 위한 도면이다. 도 7은 소거 동작에 따라 변화하는 산포를 도시한 도면이다. 도 7에서, x축은 문턱 전압이고 y축은 메모리 셀의 개수이다. 도 8은 도 5의 구동 방법을 설명하기 위한 흐름도이다.
도 5를 참조하면, 먼저 소거 동작을 수행한다(S110). 메모리 컨트롤러(1200)는 메모리 장치(1100)에 소거 동작을 요청할 수 있고, 메모리 장치(1100)는 복수의 메모리 셀에 대하여 소거 동작을 수행할 수 있다. 예를 들어, 소거 동작은 블록 단위로 수행될 수 있고, 복수의 블록(BLK1~BLKm) 중 적어도 하나에 대하여 소거 동작을 수행할 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니며, 예를 들어, 소거 동작은 페이지 단위로 수행되어 복수의 페이지(PAGE1~PAGEk) 중에서 적어도 하나에 대하여 소거 동작을 수행할 수 있다.
도 6을 참조하면 소거 동작은 기본 동작(Basic Operation)과 옵션 동작(Optional Operation)을 포함한다.
기본 동작은 소거 동작을 수행하기 위한 소거 준비 동작(ERS setup)과, 소거 준비 동작(ERS setup) 이후에 수행되는 복수의 소거 단위 동작(ERS1~ERSn, n은 자연수)과, 복수의 소거 단위 동작(ERS1~ERSn) 이후에 수행되는 초기화 동작(ERS recovery)을 포함한다.
소거 준비 동작(ERS setup)에 의하여 메모리 장치(1100)는 소거 동작이 시작되는 것을 알 수 있고, 소거 동작을 준비할 수 있다.
복수의 소거 단위 동작(ERS1~ERSn)에 의하여 복수의 메모리 셀의 문턱 전압은 가장 낮은 문턱 전압 산포(E)로 이동할 수 있다. 도 7과 같이 복수의 메모리 셀은 복수의 문턱 전압 산포(E, P1~ Pi, i는 자연수)를 가질 수 있고, 소거 단위 동작(ERS)에 의하여 복수의 메모리 셀의 문턱 전압 산포는 가장 낮은 문턱 전압 산포(E)로 이동할 수 있다. 한번의 소거 단위 동작(ERS)에 의하여 복수의 메모리 셀이 전부 가장 낮은 문턱 전압 산포(E)로 이동하지 않을 수 있으므로, 복수의 소거 단위 동작(ERS1~ERSn)을 수행하여 복수의 메모리 셀의 문턱 전압 산포는 가장 낮은 문턱 전압 산포(E)로 이동한다.
한편, 복수의 메모리 셀이 가장 낮은 문턱 전압 산포(E)를 갖는지 여부는 제1 전압(V1)을 인가하여 측정할 수 있다. 제1 전압(V1)은 베리파이(verify) 전압일 수 있으며, 가장 낮은 문턱 전압 산포(E)와 그 다음의 문턱 전압 산포(P1) 사이의 전압이다. 다시 말해서, 복수의 메모리 셀에 제1 전압(V1)을 인가하여 복수의 메모리 셀 중 몇 개의 셀이 가장 낮은 전압 산포(E)를 갖는지, 몇 개의 셀이 아직 가장 낮은 전압 산포(E)를 가지지 않아 소거 동작이 필요한지 확인할 수 있다.
도 7에서는 복수의 메모리 셀이 복수의 문턱 전압 산포(E, P1~Pi)를 갖는 MLC(multi level cell)인 것으로 설명하였으나, 본 발명이 이에 제한되는 것은 아니며, 복수의 메모리 셀은 2개의 문턱 전압 산포(E, P1)를 갖는 SLC(single level cell)일 수 있다.
초기화 동작(ERS recovery)은 소거 단위 동작(ERS1~ERSn)이 완료된 후에 수행되고, 메모리 장치(1100)가 소거 동작이 아닌 다른 동작, 예를 들어, 쓰기, 읽기, 배경 동작 등을 수행할 수 있도록 메모리 장치(1100)를 준비시키는 동작이다.
옵션 동작(Optional Operation)은 복수의 메모리 셀과 연결된 라인들, 트랜지스터를 점검하는 동작이다. 예를 들어, 옵션 동작은 접지 선택 라인(GSL)을 점검하는 동작(GSL check), 스트링 선택 라인(SSL)을 점검하는 동작(SSL check), 접지 선택 트랜지스터(GST)와 스트링 선택 트랜지스터(SST)를 점검하는 동작(GST, SST check) 등을 포함할 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니며, 옵션 동작은 상술한 동작 이외의 다른 동작을 포함할 수 있다.
도 8을 참조하면, 메모리 장치(1100)는 메모리 컨트롤러(1200)에 의해 소거 동작을 수행한다. 복수의 메모리 셀에 대하여 소거 준비 동작(ERS setup)과 소거 단위 동작(ERS)을 수행한다.
다시 도 5를 참조하면, 서스펜드(suspend) 명령에 의하여 소거 동작을 중지한다(S120). 메모리 컨트롤러(1200)는 서스펜드 명령을 메모리 장치(1100)에 제공하고, 메모리 장치(1100)는 소거 동작을 중지한다. 소거 동작은 다른 동작들, 예를 들어, 프로그램, 읽기, 배경 동작보다 긴 시간을 필요로 한다. 따라서, 비휘발성 메모리 장치(1000)의 구동 시간을 단축하기 위하여, 소거 동작 수행 중 다른 동작의 수행이 필요하면 수행하던 소거 동작을 중지한 뒤 다른 동작을 수행하고, 다른 동작의 수행이 끝나면 미수행된 나머지 소거 동작을 수행할 수 있다.
도 8을 참조하면, 메모리 장치(1100)는 소거 동작을 수행하는 중 서스펜드(suspend) 명령을 받으면 초기화 동작(ERS recovery)을 수행하고 소거 동작을 중지한다. 따라서, 서스펜드 명령에 의하여 소거 동작은 이미 수행된 소거 동작인 제1 소거 동작과, 소거 동작 중 아직 수행되지 않은 동작, 즉 미수행된 소거 동작인 제2 소거 동작으로 나뉠 수 있다.
도 8에서는 예시적으로 복수의 메모리 셀에 제1 소거 단위 동작(ERS1)과 제2 소거 단위 동작(ERS2)을 수행하고 서스펜드 명령을 받은 것으로 도시하였다.
다시 도 5를 참조하면, 메모리 컨트롤러(1200)는 제2 소거 동작의 잔여 시간을 계산한다(S130). 잔여 시간은 소거 동작 정보를 이용하여 계산할 수 있다. 소거 동작 정보는 예를 들어, 소거 동작의 진행 정도, 소거 동작이 수행된 메모리 셀의 개수 및 복수의 메모리 셀 중에서 제1 전압 이상인 메모리 셀의 개수 중 적어도 하나에 대한 정보 등을 포함한다.
예를 들어, 도 8을 참조하면, 소거 동작은 제1 소거 동작까지 수행되고 제2 소거 동작은 수행되지 않았다. 따라서, 소거 동작 정보는 제2 소거 동작이 포함하는 소거 준비 동작(ERS setup), 남아있는 소거 단위 동작(ERS3~ERSn), 옵션 동작에 대한 정보를 포함할 수 있다. 또한, 복수의 메모리 셀에 제1 전압(도 7의 V1)을 인가하여 제1 전압(V1) 이상의 문턱 전압을 갖는 메모리 셀의 개수, 복수의 메모리 셀 중 소거 동작이 수행된 메모리 셀의 개수 등도 포함할 수 있다.
메모리 컨트롤러(1200)는 소거 동작 정보를 이용하여 잔여 시간을 계산할 수 있고, 잔여 시간을 RAM(1230)에 저장할 수 있다.
다시 도 5를 참조하면, 소거 동작이 아닌 다른 동작을 수행한다(S140).
도 8에서는 다른 동작이 제1 동작, 제2 동작, 제3 동작으로 도시하였다. 메모리 장치(1100)는 제1 소거 동작을 수행하고, 서스펜드 동작에 의해 소거 동작을 중지한 후 이어서 제1 동작을 수행한다. 다른 동작, 즉 제1 내지 제3 동작은 소거 동작이 수행되는 복수의 메모리 셀이 아닌 다른 복수의 메모리 셀에 수행된다. 예를 들어, 소거 동작이 블록 단위로 수행되고 제1 블록(도 2의 BLk1)에 소거 동작이 수행되는 경우, 다른 동작은 제2 블록 내지 제m 블록(BLk2~ BLkm)에 수행된다. 소거 동작이 완료되지 않은 블록에는 다른 동작이 수행되지 않는다.
또는, 예를 들어, 소거 동작이 페이지 단위로 수행되고 제1 페이지(도 2의 PAGE1)에 소거 동작이 수행되는 경우, 다른 동작은 제2 페이지 내지 제k 페이지(PAGE2~PAGEk)에 수행된다. 소거 동작이 완료되지 않은 페이지에 다른 동작이 수행되지 않는다.
다시 도 5를 참조하면, 다른 동작을 수행한 후, 잔여 시간과 빈 시간을 비교한다(S150). 잔여 시간이 빈 시간보다 짧거나 같으면 미수행된 소거 동작, 즉 제2 소거 동작을 수행하고(S160), 잔여 시간이 빈 시간보다 길면 또다른 동작을 수행한다.
예를 들어 도 8을 참조하면, 제1 동작을 수행한 후에 제1 동작과 제2 동작 사이의 제1 빈 시간과 잔여 시간을 비교한다. 여기서, 빈 시간이란 제1 동작과 제2 동작 사이의 텀(term)을 의미하며, 구체적으로, 제1 동작 완료 시점부터 제2 동작 시작 시점 사이의 시간이다. 메모리 컨트롤러(1200)는 빈 시간을 구하고, 제1 빈 시간과 미리 구한 잔여 시간을 비교한다. 이 때, 제1 빈 시간이 잔여 시간보다 길면 제1 동작 후에 제2 소거 동작을 수행하고, 이어서 제2 동작을 수행한다. 다시 말해서, 제2 소거 동작은 제1 동작과 제2 동작 사이에 수행된다.
한편, 제1 동작 이후에 제2 동작이 없으면 제1 빈 시간을 구할 필요 없이 제1 동작 이후 제2 소거 동작을 수행할 수 있다.
잔여 시간이 제1 빈 시간보다 길면 제2 소거 동작을 수행하지 않고 제2 동작을 수행한다. 제2 동작을 수행한 후에 제2 동작과 제3 동작 사이의 제2 빈 시간, 즉, 제2 동작 완료 시점부터 제3 동작 시작 시점 사이의 시간을 구하고, 제2 빈 시간과 잔여 시간을 비교한다. 잔여 시간이 제2 빈 시간보다 짧거나 같으면, 제2 소거 동작은 제2 동작 이후에 수행될 수 있다. 잔여 시간이 제2 빈 시간보다 길면 제2 동작 이후 제3 동작을 수행하고 제2 소거 동작은 제3 동작 이후에 수행될 수 있다. 제3 동작 이후에도 다른 동작이 복수개 존재하는 경우, 상술한 바와 같은 방법으로 제2 소거 동작의 수행 시기를 결정할 수 있다.
잔여 시간과 빈 시간을 비교하지 않으면 제1 동작 후에 바로 제2 소거 동작을 수행한다. 그런데, 제2 소거 동작의 잔여 시간이 제1 동작과 제2 동작 사이의 제1 빈 시간보다 길면 제2 소거 동작은 진행 중 다시 중지되고, 제2 소거 동작 중 미수행된 소거 동작은 제2 동작 수행 후 수행된다. 이와 같이 제2 소거 동작을 한번에 수행하지 못하고 제2 소거 동작은 복수번 나뉘어 수행되기 때문에, 비휘발성 메모리 장치(1000)의 성능이 열화될 수 있다.
또한, 소거 동작이 수행되기 위해서는 소거 단위 동작(ERS) 전후로 소거 준비 동작(ERS setup)과 초기화 동작(ERS recovery)이 필요하다. 그런데 제2 소거 동작을 한번에 수행하지 못하고 여러 번 나누어서 수행하게 된다면 소거 준비 동작(ERS setup)과 초기화 동작(ERS recovery)도 여러 번 수행하게 되어 그만큼의 시간이 필요하게 된다. 따라서, 비휘발성 메모리 장치(1000)의 구동 속도가 감소할 수 있다.
따라서, 잔여 시간과 빈 시간을 비교하여 제2 소거 동작을 중지 없이 한번에 수행한다면 비휘발성 메모리 장치(1000)의 성능과 구동 속도를 향상시킬 수 있다.
도 8 및 도 9를 참조하여 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치(1000)의 구동 방법을 설명하기로 한다. 상술한 바와 중복되는 내용은 설명을 생략하고 차이점을 위주로 설명하기로 한다.
도 9는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치(1000)의 구동 방법을 설명하기 위한 순서도이다.
도 9의 구동 방법은 도 8의 구동 방법과 동일하게 소거 동작을 수행하고(S110), 서스펜드 명령에 의하여 소거 동작을 중지하고(S120), 제2 소거 동작의 잔여 시간을 계산하고(S130), 소거 동작이 아닌 다른 동작(예를 들어, 도 8의 제1 내지 제3 동작)을 수행하고(S140), 잔여 시간과 빈 시간을 비교하고(S150), 잔여 시간이 빈 시간보다 짧거나 같으면 제2 소거 동작을 수행한다(S160).
그런데, 잔여 시간이 빈 시간보다 길면, 메모리 컨트롤러(1200)는 잔여 시간을 조절할 수 있다(S170). 예를 들어, 제2 소거 동작이 포함하는 옵션 동작을 제거하여 잔여 시간을 줄일 수 있다. 옵션 동작은 소거 동작에 추가되어 수행되는 동작으로, 메모리 셀의 문턱 전압 산포를 가장 낮은 전압 산포(E)로 이동하는데 관련이 없는 동작이다. 따라서, 소거 동작의 기본 동작을 수행할 때마다 옵션 동작을 매번 수행할 필요가 없고, 옵션 동작을 제거하여 잔여 시간을 단축할 수 있다.
잔여 시간을 조절하기 위하여, 옵션 동작이 포함하는 동작, 예를 들어, 접지 선택 라인(GSL)을 점검하는 동작(GSL check), 스트링 선택 라인(SSL)을 점검하는 동작(SSL check), 접지 선택 트랜지스터(GST)와 스트링 선택 트랜지스터(SST)를 점검하는 동작(GST, SST check) 중 적어도 하나를 제거할 수 있다.
한편, 잔여 시간을 조절하기 위하여, 제2 동작의 복수개의 소거 단위 동작(ERS3~ERSn)의 개수를 조절할 수 있다. 메모리 컨트롤러(1200)는 잔여 시간을 계산하기 위하여 소거 동작 정보를 이용한다. 소거 동작 정보는 제1 전압(V1)을 이용하여 구한 가장 낮은 전압 산포(E)를 갖는 메모리 셀의 개수 정보를 포함한다. 그런데, 제1 소거 동작을 수행하여 가장 낮은 전압 산포(E)를 갖는 메모리 셀의 개수가 예상보다 많다면 제2 동작의 복수개의 소거 단위 동작(ERS3~ERSn)을 모두 수행할 필요가 없다. 따라서, 제3 내지 제l 소거 단위 동작(ERS3~ERSl, l은 n보다 작은 자연수)만 제2 소거 동작 중에 수행할 수 있다.
잔여 시간을 조절한 후에, 제2 동작을 수행한다. 제2 동작을 수행한 후에, 제2 동작과 제3 동작 사이의 제2 빈 시간과 옵션 동작을 제거하여 조절된 잔여 시간을 비교하여 옵션 동작이 제거된 제2 소거 동작을 수행할지 제3 동작을 수행할지 결정한다. 옵션 동작이 제거되었기 때문에, 제2 소거 동작의 잔여 시간은 단축되어 제2 소거 동작이 수행될 확률을 높일 수 있다.
도 8 및 도 10을 참조하여 본 발명의 또다른 실시예에 따른 비휘발성 메모리 장치(1000)의 구동 방법을 설명하기로 한다. 상술한 바와 중복되는 내용은 설명을 생략하고 차이점을 위주로 설명하기로 한다.
도 10은 본 발명의 또다른 실시예에 따른 비휘발성 메모리 장치(1000)의 구동 방법을 설명하기 위한 순서도이다.
도 10의 구동 방법은 도 9의 구동 방법과 동일하게 소거 동작을 수행하고(S110), 서스펜드 명령에 의하여 소거 동작을 중지하고(S120), 제2 소거 동작의 잔여 시간을 계산하고(S130), 소거 동작이 아닌 다른 동작(예를 들어, 도 8의 제1 내지 제3 동작)을 수행하고(S140), 잔여 시간과 빈 시간을 비교하고(S150), 잔여 시간이 빈 시간보다 짧거나 같으면 제2 소거 동작을 수행하고(S160), 잔여 시간이 빈 시간보다 길면, 메모리 컨트롤러(1200)는 잔여 시간을 조절할 수 있다(S170).
그런데, 제2 소거 동작을 수행하기 전에, 잔여 시간을 조절할 수 있다(S155). 잔여 시간을 조절하기 위하여, 상술한 바와 같이 옵션 동작을 제거할 수 있다. 잔여 시간을 조절한 후 제2 소거 동작을 수행하면, 제2 소거 동작 완료 후 제2 동작 시작하기 전까지의 마진(margin)을 확보할 수 있어 안정적으로 비휘발성 메모리 장치(1000)를 구동할 수 있다.
한편, 잔여 시간을 조절하기 위하여, 제2 동작의 복수개의 소거 단위 동작(ERS3~ERSn)의 개수를 조절할 수 있다. 메모리 컨트롤러(1200)는 잔여 시간을 계산하기 위하여 소거 동작 정보를 이용한다. 소거 동작 정보는 제1 전압(V1)을 이용하여 구한 가장 낮은 전압 산포(E)를 갖는 메모리 셀의 개수 정보를 포함한다. 그런데, 제1 소거 동작을 수행하여 가장 낮은 전압 산포(E)를 갖는 메모리 셀의 개수가 예상보다 많다면 제2 동작의 복수개의 소거 단위 동작(ERS3~ERSn)을 모두 수행할 필요가 없다. 따라서, 제3 내지 제l 소거 단위 동작(ERS3~ERSl, l은 n보다 작은 자연수)만 제2 소거 동작 중에 수행할 수 있다.
도 11은 본 발명의 또다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 순서도이다. 도 12는 프로그램 동작을 설명하기 위한 도면이다. 도 13은 프로그램 동작에 따라 변화하는 산포를 도시한 것이다. 도 13에서, x축은 문턱 전압이고 y축은 메모리 셀의 개수이다. 도 14는 도 11의 구동 방법을 설명하기 위한 흐름도이다.
도 11을 참조하면, 먼저 프로그램 동작을 수행한다(S210). 메모리 컨트롤러(1200)는 메모리 장치(1100)에 프로그램 동작을 요청할 수 있고, 메모리 장치(1100)는 복수의 메모리 셀에 대하여 프로그램 동작을 수행할 수 있다.
도 12를 참조하면, 프로그램 동작은 프로그램 준비 동작(PGM setup)과, 프로그램 준비 동작(PGM setup) 이후에 수행되는 복수의 프로그램 단위 동작(PGM1~PGMn, n은 자연수)과, 복수의 프로그램 단위 동작(PGM1~PGMn) 이후에 수행되는 초기화 동작(PGM recovery)을 포함한다. 복수의 프로그램 단위 동작(PGM1~PGMn) 각각은 단위 프로그램 동작(PGM)과 단위 베리파이 동작(Verify)을 포함할 수 있다.
프로그램 준비 동작(PGM setup)에 의하여 메모리 장치(1100)는 프로그램 동작이 시작되는 것을 알 수 있고, 프로그램 동작을 준비할 수 있다.
복수의 프로그램 단위 동작(PGM1~PGMn)에 의하여, 도 13과 같이 복수의 메모리 셀의 문턱 전압은 가장 낮은 문턱 전압 산포(E)에서 복수의 문턱 전압 산포(P1~ Pi)로 이동할 수 있다.
복수의 프로그램 단위 동작(PGM1~PGMn) 각각은 단위 프로그램 동작(PGM)과 단위 베리파이 동작(Verify)을 포함할 수 있다. 단위 프로그램 동작(PGM)에 의하여 복수의 메모리 셀의 문턱 전압은 이동할 수 있고, 단위 베리파이 동작(Verify)을 통해서 복수의 메모리 셀의 문턱 전압이 정확하게 이동했는지, 추가적인 단위 프로그램 동작(PGM)이 필요한지 여부를 판단할 수 있다.
도 13에서는 복수의 메모리 셀이 복수의 문턱 전압 산포(E, P1~Pi)를 갖는 MLC(multi level cell)인 것으로 설명하였으나, 본 발명이 이에 제한되는 것은 아니며, 복수의 메모리 셀은 2개의 문턱 전압 산포(E, P1)를 갖는 SLC(single level cell)일 수 있다.
초기화 동작(PGM recovery)은 프로그램 단위 동작(PGM1~PGMn)이 완료된 후에 수행되고, 메모리 장치(1100)가 프로그램 동작이 아닌 다른 동작, 예를 들어, 읽기, 소거, 배경 동작 등을 수행할 수 있도록 메모리 장치(1100)를 준비시키는 동작이다.
도 14를 참조하면, 메모리 장치(1100)는 메모리 컨트롤러(1200)에 의해 프로그램 동작을 수행한다. 복수의 메모리 셀에 대하여 프로그램 준비 동작(PGM setup)과 프로그램 단위 동작(PGM1~PGMn)을 수행한다.
다시 도 11을 참조하면, 서스펜드(suspend) 명령에 의하여 프로그램 동작을 중지한다(S220). 메모리 컨트롤러(1200)는 서스펜드 명령을 메모리 장치(1100)에 제공하고, 메모리 장치(1100)는 프로그램 동작을 중지한다. 프로그램 동작을 수행하는 중에 메모리 장치(1100)의 필요에 의하여 다른 동작들, 예를 들어, 읽기, 소거, 배경 동작 등의 수행이 요구될 수 있다. 이러한 메모리 장치(1000)의 요구에 대응하기 위하여, 프로그램 동작 수행 중 다른 동작의 수행이 필요하면 수행하던 프로그램 동작을 중지한 뒤 다른 동작을 수행하고, 다른 동작의 수행이 끝나면 미수행된 나머지 프로그램 동작을 수행할 수 있다.
도 11을 참조하면, 메모리 장치(1100)는 프로그램 동작을 수행하는 중 서스펜드(suspend) 명령을 받으면 초기화 동작(PGM recovery)을 수행하고 프로그램 동작을 중지한다. 따라서, 서스펜드 명령에 의하여 프로그램 동작은 이미 수행된 프로그램 동작인 제1 프로그램 동작과, 프로그램 동작 중 아직 수행되지 않은 동작, 즉 미수행된 프로그램 동작인 제2 프로그램 동작으로 나뉠 수 있다.
도 13에서는 예시적으로 복수의 메모리 셀에 제1 프로그램 단위 동작(PGM1)과 제2 프로그램 단위 동작(PGM2)을 수행하고 서스펜드 명령을 받은 것으로 도시하였다.
다시 도 11을 참조하면, 메모리 컨트롤러(1200)는 제2 프로그램 동작의 잔여 시간을 계산한다(S230). 잔여 시간은 프로그램 동작 정보를 이용하여 계산할 수 있다. 프로그램 동작 정보는 예를 들어, 프로그램 동작의 진행 정도, 프로그램 동작이 수행된 메모리 셀의 개수 및 복수의 메모리 셀 중에서 프로그램된 메모리 셀의 개수 중 적어도 하나에 대한 정보 등을 포함한다.
예를 들어, 도 14를 참조하면, 프로그램 동작은 제1 프로그램 동작까지 수행되고 제2 프로그램 동작은 수행되지 않았다. 따라서, 프로그램 동작 정보는 제2 프로그램 동작이 포함하는 프로그램 준비 동작(PGM setup), 남아있는 프로그램 단위 동작(PGM3~PGMn)에 대한 정보를 포함할 수 있다. 또한, 복수의 메모리 셀 중 프로그램된 메모리 셀의 개수에 대한 정보 등도 포함할 수 있다.
메모리 컨트롤러(1200)는 프로그램 동작 정보를 이용하여 잔여 시간을 계산할 수 있고, 잔여 시간을 RAM(1230)에 저장할 수 있다.
다시 도 11을 참조하면, 프로그램 동작이 아닌 다른 동작을 수행한다(S240).
도 11에서는 다른 동작을 제4 동작, 제5 동작, 제6 동작으로 도시하였다. 메모리 장치(1100)는 제1 프로그램 동작을 수행하고, 서스펜드 동작에 의해 프로그램 동작을 중지한 후 이어서 제4 동작을 수행한다. 다른 동작, 즉 제4 내지 제6 동작은 프로그램 동작이 수행되는 복수의 메모리 셀이 아닌 다른 복수의 메모리 셀에 수행된다. 예를 들어, 프로그램 동작이 블록 단위로 수행되고 제1 블록(도 2의 BLk1)에 프로그램 동작이 수행되는 경우, 다른 동작은 제2 블록 내지 제m 블록(BLk2~BLkm)에 수행된다. 프로그램 동작이 완료되지 않은 블록에는 다른 동작이 수행되지 않는다.
또는, 예를 들어, 프로그램 동작이 페이지 단위로 수행되고 제1 페이지(도 2의 PAGE1)에 프로그램 동작이 수행되는 경우, 다른 동작은 제2 페이지 내지 제k 페이지(PAGE2~PAGEk)에 수행된다. 프로그램 동작이 완료되지 않은 페이지에는 다른 동작이 수행되지 않는다.
다시 도 11을 참조하면, 다른 동작을 수행한 후, 잔여 시간과 빈 시간을 비교한다(S250). 잔여 시간이 빈 시간보다 짧거나 같으면 미수행된 프로그램 동작, 즉 제2 프로그램 동작을 수행하고(S260), 잔여 시간이 빈 시간보다 길면 또다른 동작을 수행한다.
예를 들어 도 14를 참조하면, 제4 동작을 수행한 후에 제5 동작과 제6 동작 사이의 제3 빈 시간과 잔여 시간을 비교한다. 여기서, 빈 시간이란 제4 동작과 제5 동작 사이의 텀(term)을 의미하며, 구체적으로, 제4 동작 완료 시점부터 제5 동작 시작 시점 사이의 시간이다. 메모리 컨트롤러(1200)는 빈 시간을 구하고, 제3 빈 시간과 미리 구한 잔여 시간을 비교한다. 이 때, 제3 빈 시간이 잔여 시간보다 길면 제4 동작 후에 제2 프로그램 동작을 수행하고, 이어서 제5 동작을 수행한다. 다시 말해서, 제2 프로그램 동작은 제4 동작과 제5 동작 사이에 수행된다.
한편, 제4 동작 이후에 제5 동작이 없으면 제3 빈 시간을 구할 필요 없이 제4 동작 이후 제2 프로그램 동작을 수행할 수 있다.
잔여 시간이 제3 빈 시간보다 길면 제2 프로그램 동작을 수행하지 않고 제5 동작을 수행한다. 제5 동작을 수행한 후에 제5 동작과 제6 동작 사이의 제4 빈 시간, 즉, 제5 동작 완료 시점부터 제6 동작 시작 시점 사이의 시간을 구하고, 제4 빈 시간과 잔여 시간을 비교한다. 잔여 시간이 제4 빈 시간보다 짧거나 같으면, 제2 프로그램 동작은 제5 동작 이후에 수행될 수 있다. 잔여 시간이 제4 빈 시간보다 길면 제5 동작 이후 제6 동작을 수행하고 제2 프로그램 동작은 제6 동작 이후에 수행될 수 있다. 제6 동작 이후에도 다른 동작이 복수개 존재하는 경우, 상술한 바와 같은 방법으로 제2 프로그램 동작의 수행 시기를 결정할 수 있다.
잔여 시간과 빈 시간을 비교하지 않으면 제4 동작 후에 바로 제2 프로그램 동작을 수행한다. 그런데, 제2 프로그램 동작의 잔여 시간이 제4 동작과 제5 동작 사이의 제3 빈 시간보다 길면 제2 프로그램 동작은 진행 중 다시 중지되고, 제2 프로그램 동작 중 미수행된 프로그램 동작은 제2 프로그램 수행 후 수행된다. 이와 같이 제2 프로그램 동작을 한번에 수행하지 못하고 제2 프로그램 동작은 복수번 나뉘어 수행되기 때문에, 비휘발성 메모리 장치(1000)의 성능이 열화될 수 있다.
또한, 프로그램 동작이 수행되기 위해서는 프로그램 단위 동작(PGM1~PGMn) 전후로 프로그램 준비 동작(PGM setup)과 초기화 동작(PGM recovery)이 필요하다. 그런데 제2 프로그램 동작을 한번에 수행하지 못하고 여러 번 나누어서 수행하게 된다면 프로그램 준비 동작(PGM setup)과 초기화 동작(PGM recovery)도 여러 번 수행하게 되어 그만큼의 시간이 필요하게 된다. 따라서, 비휘발성 메모리 장치(1000)의 구동 속도가 감소할 수 있다.
따라서, 잔여 시간과 빈 시간을 비교하여 제2 프로그램 동작을 중지 없이 한번에 수행한다면 비휘발성 메모리 장치(1000)의 성능과 구동 속도를 향상시킬 수 있다.
도 15 내지 도 19는 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 사용하는 메모리 시스템을 설명하기 위한 도면이다.
도 15 내지 도 19는 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 사용하는 메모리 시스템을 설명하기 위한 도면이다.
도 15는 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 구동 방법이 사용되는 휴대폰 시스템(cellular phone system)의 예시적 도면이다.
도 15를 참조하면, 휴대폰 시스템은 소리를 압축하거나 압축된 소리를 푸는(compression or decompression) ADPCM 코덱 회로(1202), 스피커(speaker)(1203), 마이크로폰(microphone)(1204), 디지털 데이터를 시분할 멀티플렉싱하는 TDMA회로(1206), 무선 신호의 캐리어 주파수(carrier frequency)를 세팅하는 PLL회로(1210), 무선 신호를 전달하거나 받기 위한 RF 회로(1211) 등을 포함할 수 있다.
또한, 휴대폰 시스템은 여러가지 종류의 메모리 장치를 포함할 수 있는데, 예를 들어, 비휘발성 메모리 장치(1207), ROM(1208), SRAM(1209)를 포함할 수 있다. 비휘발성 메모리 장치(1207)는 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 구동 방법이 사용될 수 있고, 예를 들어, ID번호를 저장할 수 있다. ROM(1208)은 프로그램을 저장할 수 있고, SRAM(1209)은 시스템 컨트롤 마이크로컴퓨터(1212)를 위한 작업 영역으로써 역할을 하거나 데이터를 일시적으로 저장한다. 여기서, 시스템 컨트롤 마이크로컴퓨터(1212)는 프로세서로서, 도 1의 메모리 컨트롤러(1200)와 같이 비휘발성 메모리 장치(1207)의 소거 동작을 제어할 수 있다.
도 16은 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 구동 방법이 사용되는 메모리 카드(memory card)의 예시적 도면이다. 메모리 카드는 예를 들어, MMC 카드, SD카드, 멀티유즈(multiuse) 카드, 마이크로 SD카드, 메모리 스틱, 컴팩트 SD 카드, ID 카드, PCMCIA 카드, SSD카드, 칩카드(chipcard), 스마트카드(smartcard), USB카드 등일 수 있다.
도 16을 참조하면, 메모리 카드는 외부와의 인터페이스를 수행하는 인터페이스부(1221), 버퍼 메모리를 갖고 메모리 카드의 동작을 제어하는 컨트롤러(1222), 본 발명의 몇몇 실시예들에 따른 비휘발성 메모리 장치의 구동 방법이 사용된 비휘발성 메모리 장치(1207)를 적어도 하나 포함할 수 있다. 컨트롤러(1222)는 프로세서로서, 도 1의 메모리 컨트롤러(1200)와 같이 비휘발성 메모리 장치(1207)의 소거 동작과 프로그램 동작을 제어할 수 있다. 구체적으로, 컨트롤러(1222)는 데이터 버스(DATA)와 어드레스 버스(ADDRESS)를 통해서 비휘발성 메모리 장치(1207), 인터페이스부(1221)와 커플링되어 있다.
도 17은 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 구동 방법이 사용되는 디지털 스틸 카메라(digital still camera)의 예시적 도면이다.
도 17을 참조하면, 디지털 스틸 카메라는 바디(1301), 슬롯(1302), 렌즈(303), 디스플레이부(1308), 셔터 버튼(1312), 스트로브(strobe)(1318) 등을 포함한다. 특히, 슬롯(1308)에는 메모리 카드(1331)가 삽입될 수 있고, 메모리 카드(1331)는 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 구동 방법이 사용된 비휘발성 메모리 장치(1207)를 적어도 하나 포함할 수 있다.
메모리 카드(1331)가 접촉형(contact type)인 경우, 메모리 카드(1331)가 슬롯(1308)에 삽입될 때 메모리 카드(1331)와 회로 기판 상의 특정 전기 회로가 전기적으로 접촉하게 된다. 메모리 카드(1331)가 비접촉형(non-contact type)인 경우, 메모리 카드(1331)는 무선 신호를 통해서 메모리 카드(1331)와 통신하게 된다.
도 18은 도 16의 메모리 카드(1331)가 사용되는 다양한 시스템을 설명하는 예시적 도면이다.
도 18을 참조하면, 메모리 카드(1331)는 (a) 비디오 카메라, (b) 텔레비전, (c) 오디오 장치, (d) 게임장치, (e) 전자 음악 장치, (f) 휴대폰, (g) 컴퓨터, (h) PDA(Personal Digital Assistant), (i) 보이스 레코더(voice recorder), (j) PC 카드 등에 사용될 수 있다.
도 19는 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 구동 방법이 사용되는 이미지 센서(image sensor) 시스템의 예시적 도면이다.
도 19를 참조하면, 이미지 센서 시스템은 이미지 센서(1332), 입출력 장치(1336), RAM(1348), CPU(1344), 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 구동 방법이 사용된 비휘발성 메모리 장치(1354) 등을 포함할 수 있다. 각 구성요소, 즉, 이미지 센서(1332), 입출력 장치(1336), RAM(1348), CPU(1344), 비휘발성 메모리 장치(1354)는 버스(1352)를 통해서 서로 통신한다. 이미지 센서(1332)는 포토게이트, 포토다이오드 등과 같은 포토센싱(photo sensing) 소자를 포함할 수 있다. 각각의 구성 요소는 프로세서와 함께 하나의 칩으로 구성될 수도 있고, 프로세서와 각각 별개의 칩으로 구성될 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1000: 스토리지 장치 1100: 비휘발성 메모리 장치
1200: 메모리 컨트롤러 1210: 마이크로 프로세서
1220: 호스트 인터페이스 1230: RAM
1240: ROM 1260: 메모리 인터페이스

Claims (10)

  1. 복수의 메모리 셀에 대해 소거 동작을 수행하고,
    서스펜드 명령에 의하여 상기 소거 동작을 중지하고,
    중지된 상기 소거 동작 중 미수행된 소거 동작의 잔여 시간을 계산하고,
    상기 소거 동작 후에, 제1 동작을 수행하고,
    상기 제1 동작의 완료 시점부터 제2 동작 시작 시점 사이의 제1 빈 시간과 상기 잔여 시간을 비교하고,
    상기 잔여 시간이 상기 제1 빈 시간보다 짧거나 같으면 상기 미수행된 소거 동작을 수행하고, 상기 잔여 시간이 상기 제1 빈 시간보다 길면 상기 제2 동작을 수행하는 것을 포함하되,
    상기 잔여 시간을 계산하는 것은, 소거 동작 정보를 이용하여 상기 잔여 시간을 계산하는 것을 포함하고,
    상기 소거 동작 정보는, 상기 소거 동작의 진행 정도, 상기 소거 동작이 수행된 메모리 셀의 개수 및 상기 복수의 메모리 셀 중에서 제1 전압 이상인 메모리 셀의 개수 중 적어도 하나를 포함하는 비휘발성 메모리 장치의 구동 방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 미수행된 소거 동작을 수행하는 것은, 상기 미수행된 소거 동작의 잔여 시간을 조절하여 상기 미수행된 소거 동작을 수행하는 것을 포함하는 비휘발성 메모리 장치의 구동 방법.
  4. 제 1항에 있어서,
    상기 미수행된 소거 동작은 중지없이 한번에 수행되는 비휘발성 메모리 장치의 구동 방법.
  5. 제 1항에 있어서,
    상기 복수의 메모리 셀을 포함하는 제1 블록과, 상기 제1 블록과는 다른 복수개의 제2 블록을 포함하고,
    상기 제1 동작과 상기 제2 동작은 상기 복수개의 제2 블록에 대하여 수행되는 비휘발성 메모리 장치의 구동 방법.
  6. 복수의 메모리 셀에 대해 소거 동작을 수행하고,
    서스펜드 명령에 의해 상기 소거 동작을 중지하고,
    상기 소거 동작 중 미수행된 소거 동작의 잔여 시간을 계산하고,
    상기 소거 동작과 다른 제1 내지 제3 동작을 순차적으로 수행하는 것을 포함하되,
    상기 제1 동작과 상기 제2 동작 사이의 시간 보다 상기 잔여 시간이 짧거나 같으면 상기 제2 동작을 수행하기 전에 상기 미수행된 소거 동작을 수행하고, 상기 제2 동작과 상기 제3 동작 사이의 시간보다 상기 잔여 시간이 짧거나 같으면 상기 제3 동작을 수행하기 전에 상기 미수행된 소거 동작을 수행하는 비휘발성 메모리 장치의 구동 방법.
  7. 제 6항에 있어서,
    상기 미수행된 소거 동작을 수행하기 전에, 상기 미수행된 소거 동작의 잔여 시간을 조절하여 상기 미수행된 소거 동작을 수행하는 것을 포함하는 비휘발성 메모리 장치의 구동 방법.
  8. 각각이 복수의 메모리 셀을 포함하는 복수의 블록을 포함하는 메모리 장치;및
    호스트의 요청에 따라 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하되,
    상기 메모리 컨트롤러는,
    상기 복수의 블록 중 적어도 하나의 블록에 소거 동작을 수행하는 중 상기 호스트로부터 서스펜드 명령을 받으면 상기 소거 동작을 중지하고, 중지된 상기 소거 동작 중 미수행된 소거 동작의 잔여 시간을 계산하고,
    상기 소거 동작 이후 순차적으로 제1 동작과 제2 동작을 수행하되, 상기 제1 동작과 상기 제2 동작 사이의 빈 시간과 상기 잔여 시간을 비교하여 상기 잔여 시간이 상기 빈 시간보다 짧으면 상기 제2 동작 수행 전에 상기 미수행된 소거 동작을 수행하고, 상기 잔여 시간이 상기 빈 시간보다 길면 상기 제2 동작 이후에 상기 미수행된 소거 동작을 수행하고,
    상기 미수행된 소거 동작은 중지없이 한번에 수행되고,
    상기 메모리 컨트롤러는 상기 잔여 시간을 조절하는 비휘발성 메모리 장치.
  9. 제 8항에 있어서,
    상기 제1 및 제2 동작은 상기 소거 동작과는 다른 비휘발성 메모리 장치.
  10. 제 8항에 있어서,
    상기 복수의 블록 중에서, 상기 소거 동작이 수행되는 블록과, 상기 제1 및 제2 동작이 수행되는 블록은 서로 다른 비휘발성 메모리 장치.
KR1020140099104A 2014-08-01 2014-08-01 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법 Active KR102203298B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140099104A KR102203298B1 (ko) 2014-08-01 2014-08-01 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법
US14/591,438 US9401215B2 (en) 2014-08-01 2015-01-07 Nonvolatile memory device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140099104A KR102203298B1 (ko) 2014-08-01 2014-08-01 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법

Publications (2)

Publication Number Publication Date
KR20160016007A KR20160016007A (ko) 2016-02-15
KR102203298B1 true KR102203298B1 (ko) 2021-01-15

Family

ID=55180715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140099104A Active KR102203298B1 (ko) 2014-08-01 2014-08-01 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법

Country Status (2)

Country Link
US (1) US9401215B2 (ko)
KR (1) KR102203298B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102291803B1 (ko) * 2015-04-07 2021-08-24 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법, 및 그것을 포함하는 사용자 시스템의 동작 방법
KR102356071B1 (ko) * 2015-05-06 2022-01-27 에스케이하이닉스 주식회사 저장 장치 및 이의 동작 방법
JP6538597B2 (ja) * 2016-03-14 2019-07-03 東芝メモリ株式会社 記憶装置
US10431315B2 (en) 2016-11-29 2019-10-01 Samsung Electronics Co., Ltd. Operation method of a nonvolatile memory device for controlling a resume operation
JP2018156698A (ja) * 2017-03-15 2018-10-04 東芝メモリ株式会社 メモリシステム
US10423335B2 (en) 2017-06-30 2019-09-24 Seagate Technology Llc Enhancing quality of service of a storage device
CN109300500B (zh) * 2017-07-25 2020-06-16 旺宏电子股份有限公司 存储器装置的数据管理方法与系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725417B1 (ko) * 2006-02-22 2007-06-07 삼성전자주식회사 우선 순위에 따른 플래시 메모리의 연산 처리 장치 및 방법
US20130198451A1 (en) 2009-09-09 2013-08-01 Fusion-Io Erase suspend/resume for memory
US20140215175A1 (en) * 2013-01-31 2014-07-31 Apple Inc. Efficient suspend-resume operation in memory devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4327410A (en) * 1980-03-26 1982-04-27 Ncr Corporation Processor auto-recovery system
US5729169A (en) * 1996-07-10 1998-03-17 Micron Quantum Devices, Inc. Controllable one-shot circuit and method for controlling operation of memory circuit using same
US6201739B1 (en) 1996-09-20 2001-03-13 Intel Corporation Nonvolatile writeable memory with preemption pin
KR100290474B1 (ko) 1998-06-11 2001-06-01 박종섭 다단계 펄스 발생 회로 및 이를 이용한 플래쉬 메모리 셀의소거 방법
JP2004030438A (ja) 2002-06-27 2004-01-29 Renesas Technology Corp マイクロコンピュータ
KR100634433B1 (ko) * 2004-09-13 2006-10-16 삼성전자주식회사 불 휘발성 반도체 메모리 장치 및 그것의 멀티-블록 소거방법
JP4051055B2 (ja) 2004-10-14 2008-02-20 シャープ株式会社 不揮発性メモリの消去パルス設定方法及び消去不良スクリーニング方法
US7562180B2 (en) 2006-03-28 2009-07-14 Nokia Corporation Method and device for reduced read latency of non-volatile memory
JP2008117505A (ja) 2006-11-03 2008-05-22 Spansion Llc 半導体装置およびその制御方法
US8850103B2 (en) * 2009-08-28 2014-09-30 Microsoft Corporation Interruptible NAND flash memory
JP5378326B2 (ja) 2010-08-17 2013-12-25 株式会社東芝 不揮発性半導体記憶装置とその制御方法
DE102010045581B4 (de) * 2010-09-16 2018-08-09 Infineon Technologies Ag Verfahren und Vorrichtung zum Programmieren von Daten in nicht-flüchtige Speicher
US8364888B2 (en) 2011-02-03 2013-01-29 Stec, Inc. Erase-suspend system and method
KR102226367B1 (ko) * 2014-01-02 2021-03-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 불휘발성 메모리 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725417B1 (ko) * 2006-02-22 2007-06-07 삼성전자주식회사 우선 순위에 따른 플래시 메모리의 연산 처리 장치 및 방법
US20130198451A1 (en) 2009-09-09 2013-08-01 Fusion-Io Erase suspend/resume for memory
US20140215175A1 (en) * 2013-01-31 2014-07-31 Apple Inc. Efficient suspend-resume operation in memory devices

Also Published As

Publication number Publication date
KR20160016007A (ko) 2016-02-15
US9401215B2 (en) 2016-07-26
US20160035428A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
US10803947B2 (en) Three-dimensional nonvolatile memory and related read method designed to reduce read disturbance
KR102203298B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법
US9761287B2 (en) Semiconductor memory device, memory system including the same and operating method thereof
US9165662B2 (en) Semiconductor memory device and programming method thereof
KR102226367B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 불휘발성 메모리 시스템
CN104008778B (zh) 非易失性存储器及非易失性存储器的操作方法
US10497452B2 (en) Semiconductor memory device and method of operating the same
KR102187521B1 (ko) 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법
KR102533197B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US20170025176A1 (en) Semiconductor memory device and operating method thereof
CN108305658A (zh) 半导体存储装置及其操作方法
US9165671B2 (en) Semiconductor memory device and method of operating the same
KR102147916B1 (ko) 불휘발성 메모리 시스템 및 그것의 동작 방법
KR20180004874A (ko) 불휘발성 메모리 시스템의 동작 방법 및 불휘발성 메모리 장치의 동작 방법
US9836216B2 (en) Semiconductor memory device and operating method thereof
CN106560896B (zh) 具有改善的编程可靠性的半导体器件
KR20150018732A (ko) 멀티 비트 메모리 장치, 그것의 온칩 버퍼 프로그램 방법 및 멀티 비트 메모리 시스템
US9330768B2 (en) Semiconductor memory device, memory system including the same and operating method thereof
KR102127105B1 (ko) 비휘발성 메모리 장치의 구동 방법
US9508438B2 (en) Semiconductor memory device, memory system having the same and operating method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140801

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190729

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140801

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200716

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20201229

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210111

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210112

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20231226

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20241226

Start annual number: 5

End annual number: 5