[go: up one dir, main page]

KR102100925B1 - 기판 구조체, 상기 기판 구조체를 형성하는 방법, 및 이를 구비하는 전기소자 - Google Patents

기판 구조체, 상기 기판 구조체를 형성하는 방법, 및 이를 구비하는 전기소자 Download PDF

Info

Publication number
KR102100925B1
KR102100925B1 KR1020130030982A KR20130030982A KR102100925B1 KR 102100925 B1 KR102100925 B1 KR 102100925B1 KR 1020130030982 A KR1020130030982 A KR 1020130030982A KR 20130030982 A KR20130030982 A KR 20130030982A KR 102100925 B1 KR102100925 B1 KR 102100925B1
Authority
KR
South Korea
Prior art keywords
substrate
boron nitride
hexagonal boron
nitride sheet
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130030982A
Other languages
English (en)
Other versions
KR20140115814A (ko
Inventor
신현진
김상우
이진영
Original Assignee
삼성전자주식회사
성균관대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020130030982A priority Critical patent/KR102100925B1/ko
Priority to US14/063,529 priority patent/US9738057B2/en
Publication of KR20140115814A publication Critical patent/KR20140115814A/ko
Priority to US15/628,891 priority patent/US10099449B2/en
Application granted granted Critical
Publication of KR102100925B1 publication Critical patent/KR102100925B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/342—Boron nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Laminated Bodies (AREA)
  • Chemical Vapour Deposition (AREA)
  • Catalysts (AREA)

Abstract

기판 구조체, 상기 기판 구조체를 형성하는 방법, 및 이를 구비한 전기소자가 제공되며, 상기 기판 구조체 및 기판 구조체를 형성하는 방법은 기판의 면에 직접 결합된 육방정계 질화붕소 시트를 포함하여 별도의 전사공정이 요구되지 않고 질화붕소 시트의 손상을 최소화시키며, 육방정계 질화붕소 시트의 층수를 용이하게 조절할 수 있다.

Description

기판 구조체, 상기 기판 구조체를 형성하는 방법, 및 이를 구비하는 전기소자{Substrate assembly, method of forming the substrate assembly, and electronic device comprising the same}
기판 구조체, 상기 기판 구조체를 형성하는 방법, 및 이를 구비하는 전기소자가 제공되며, 상기 기판 구조체 및 상기 기판 구조체를 형성하는 방법은 전사공정을 요구하지 않고 사용하고자 하는 기판의 면에 육방정계 질화붕소 시트를 직접 결합하여 상기 육방정계 질화붕소 시트의 결함을 최소화시킬 수 있으며, 육방정계 질화붕소 시트의 층수를 용이하게 조절할 수 있다.
육방정계 질화붕소(hexagonal boron nitride)는 2차원 구조를 갖는 물질로서, 붕소원자와 질소 원자의 육각 배열로 이루어져 있으며, 약 5.9 eV의 큰 밴드갭으로 인해 전기적 절연특성을 가지고, 물리적 및 기계적으로 안정한 물질에 해당한다.
육방정계 질화붕소의 결정은 흑연과 유사한 육각방면의 적층 구조를 가져 매우 단단한 결합을 형성하며, 윤활성을 갖는다. 또한 육방정계 질화붕소 시트는 원자 번호가 낮은 원소의 공유결합 물질로서 높은 열전도성을 가지며, 융점을 가지지 않고 약 3,000℃에서 승화되므로 고온에서 높은 안정성을 가지고, 전기 저항이 매우 높아 1,000℃를 넘는 고온 영역에서 105Ω의 저항을 가지며, 매우 안정한 육각면의 결합을 가지므로 높은 화학적 안정성을 가지고, 진비중이 2.26으로서 세라믹 중에서는 매우 낮은 편이므로 항공기, 우주재료 등의 부품 경량화를 유도할 수 있다.
이러한 육방정계 질화붕소 시트를 제조하는 방법 중 하나로서 금속 촉매에 붕소와 질소의 공급원을 공급한 후 열처리 하는 과정을 통해 육방정계 질화붕소를 성장시킨 후, 얻어진 육방정계 질화붕소를 분리하여 목적하는 소정의 기판 상에 전사시킴으로써 전기소자를 제조할 수 있다. 그러나 상기 전사 과정에서 의도하지 않은 육방정계 질화붕소의 손상, 즉 찢어짐이나 주름 발생 등의 결함이 발생하며, 붕소와 질소의 공급원의 함량을 조절하여 육방정계 질화붕소 시트의 두께 또는 층수를 조절하는 것이 용이하지 않다.
따라서, 기판의 면에 직접 결합되고 육방정계 질화붕소 시트의 두께 또는 층수를 조절하는 것이 용이한 기판 구조체 및 상기 기판 구조체를 형성하는 방법이 요구된다.
일 측면은 기판의 면에 직접 결합된 육방정계 질화붕소 시트를 포함하는 기판 구조체를 제공하는 것이다.
다른 측면은 기판의 면에 직접 결합된 육방정계 질화붕소 시트를 포함하는 기판 구조체를 형성하는 방법을 제공하는 것이다.
또다른 측면은 상기 기판 구조체를 구비하는 전기소자를 제공하는 것이다.
일 측면에 따라,
기판;
상기 기판 상에 형성된 제1 육방정계 질화붕소 시트; 및
상기 제1 육방정계 질화붕소 시트 상에 형성된 금속층;을 포함하고,
상기 제1 육방정계 질화붕소 시트는 기판의 면에 직접 결합된 기판 구조체가 제공된다.
상기 제1 육방정계 질화붕소 시트는 기판 면적의 90% 이상의 영역에서 주름이 존재하지 않을 수 있다.
상기 제1 육방정계 질화붕소 시트의 층수는 1층 내지 100층일 수 있다.
상기 제1 육방정계 질화붕소 시트는 상기 질화붕소 시트 1mm2 면적당 질화붕소가 95%이상의 범위로 존재범위를 가질 수 있다.
상기 제1 육방정계 질화붕소 시트는 상기 금속층 외부의 기상 또는 고상의 질소 공급원, 붕소 공급원, 또는 질소 및 붕소 공급원이 복수의 결정립계(grain boundary)로 구성된 금속층의 내부를 통해 침투 및 확산되어 형성된 것일 수 있다.
상기 금속층은 니켈(Ni), 코발트(Co), 철(Fe), 백금(Pt), 팔라듐(Pd), 금(Au), 알루미늄(Al), 크롬(Cr), 구리(Cu), 마그네슘(Mg), 망간(Mn), 몰리브덴(Mo), 로듐(Rh), 실리콘(Si), 탈륨(Ta), 티타늄(Ti), 텅스텐(W), 우라늄(U), 바나듐(V) 및 지르코늄(Zr)으로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 이들 합금의 촉매층일 수 있다.
상기 금속층의 결정립(grain)은 1㎛2 내지 100,000㎛2의 평균 면적을 가질 수 있다.
상기 제1 육방정계 질화붕소 시트 상에 형성된 금속층 상에 제2 육방정계 질화붕소 시트를 더 포함할 수 있다.
다른 측면에 따라,
챔버 내에 기판을 준비하는 단계;
상기 기판 상에 고상의 질소 및 붕소 공급원을 결합시키는 단계;
상기 고상의 질소 및 붕소 공급원이 결합된 표면 상에 금속층을 형성하는 단계; 및
상기 고상의 질소 및 붕소 공급원이 결합되고 금속층이 형성된 기판을 열처리하여 상기 기판의 면에 직접 결합된 제1 육방정계 질화붕소 시트를 형성하는 단계;를 포함하는 기판 구조체를 형성하는 방법이 제공된다.
또다른 측면에 따라,
챔버 내에 기판을 준비하는 단계;
기판 상에 금속층을 형성하는 단계; 및
상기 금속층 외부에서 기상 또는 고상의 질소 공급원, 붕소 공급원, 또는 질소 및 붕소 공급원을 도입한 후 열처리하여 상기 기판과 금속층 사이에 기판의 면에 직접 결합된 제1 육방정계 질화붕소 시트를 형성하는 단계;를 포함하는 기판 구조체를 형성하는 방법이 제공된다.
상기 제1 육방정계 질화붕소 시트는 상기 금속층 외부에서 도입된 기상 또는 고상의 질소 공급원, 붕소 공급원, 또는 질소 및 붕소 공급원이 복수의 결정립계(grain boundary)로 구성된 금속층의 내부를 통해 침투 및 확산되어 형성된 것일 수 있다.
상기 제1 육방정계 질화붕소 시트를 형성하는 단계 이전에 또는 상기 제1 육방정계 질화붕소 시트를 형성하는 단계와 동시에 상기 금속층 상에 제2 육방정계 질화붕소 시트를 형성하는 단계를 더 포함할 수 있다.
상기 기상 또는 고상의 질소 및 붕소 공급원은 암모니아 보란(H3NBH3), 보라진(borazine, (BH=NH)3), 및 폴리보라자일렌(polyborazylene)에서 선택된 하나 이상일 수 있다.
상기 고상의 질소 및 붕소 공급원은 유기용매에 1mM 내지 10M로 용해시킨 용액을 사용할 수 있다.
또다른 측면에 따라, 전술한 기판 구조체를 구비하는 전기소자가 제공된다.
기판과 금속층 사이의 기판의 면에 직접 결합된 육방정계 질화붕소 시트를 포함하는 기판 구조체 및 상기 기판 구조체를 형성하는 방법은 별도의 전사공정을 필요로 하지 않는바 결함이 최소화될 수 있으며, 상기 육방정계 질화붕소 시트의 층수 조절이 용이하다.
도 1a는 실시예 2에 따른 기판 구조체의 제1 육방정계 질화붕소 시트를 나타낸 원자간력 현미경(Atomic Force Microscopy, AFM)사진이다.
도 1b는 실시예 2에 따른 기판 구조체의 제2 육방정계 질화붕소 시트를 나타낸 원자간력 현미경(Atomic Force Microscopy, AFM)사진이다.
도 2는 실시예 2에 따른 기판 구조체의 니켈층의 표면 광학 사진이다.
도 3a는 실시예 2에 따른 기판 구조체의 제1 육방정계 질화붕소 시트를 나타낸 TEM 사진이다.
도 3b는 실시예 2에 따른 기판 구조체의 제2 육방정계 질화붕소 시트를 나타낸 TEM 사진이다.
도 4a는 실시예 3에 따른 기판 구조체의 제1 육방정계 질화붕소 시트를 나타낸 TEM 사진이다.
도 4b는 실시예 3에 따른 기판 구조체의 제2 육방정계 질화붕소 시트를 나타낸 TEM 사진이다.
도 5a는 실시예 4에 따른 기판 구조체의 제1 육방정계 질화붕소 시트를 나타낸 TEM 사진이다.
도 5b는 실시예 4에 따른 기판 구조체의 제2 육방정계 질화붕소 시트를 나타낸 TEM 사진이다.
도 6a는 실시예 5에 따른 기판 구조체의 제1 육방정계 질화붕소 시트를 나타낸 TEM 사진이다.
도 6b는 실시예 5에 따른 기판 구조체의 제2 육방정계 질화붕소 시트를 나타낸 TEM 사진이다.
도 7a는 실시예 2에 따른 기판 구조체의 제1 육방정계 질화붕소 시트 및 제2 육방정계 질화붕소 시트의 514nm의 Ar+이온 레이저를 이용한 라만 스펙트럼이다.
도 7b는 실시예 2에 따른 기판 구조체의 제2 육방정계 질화붕소 시트의 514nm의 Ar+이온 레이저를 이용한 라만 스펙트럼이다.
도 8a은 실시예 1에 따른 기판 구조체의 모식도이다.
도 8b는 실시예 2에 따른 기판 구조체의 모식도이다.
도 9는 실시예 2에 따른 기판 구조체의 제1 육방정계 질화붕소 시트 및 제2 육방정계 질화붕소 시트를 XPS 표면 분석장치를 이용하여 깊이를 분석한 XPS depth profile 그래프이다.
이하, 일 측면에 따른 기판 구조체, 상기 기판 구조체를 형성하는 방법, 및 이를 구비한 전기소자에 관하여 상세히 설명하기로 한다. 이는 예시로서 제시되는 것으로, 이에 의해 본 발명이 제한되지는 않으며 본 발명은 후술할 특허청구범위의 범주에 의해 정의될 뿐이다.
도 8a는 실시예 1에 따른 기판 구조체(40)의 모식도이다. 도 8b는 실시예 2에 따른 기판 구조체(400)의 모식도이다.
일 측면에 따른 기판 구조체(40, 500)는 기판(10, 100); 상기 기판(10, 100) 상에 형성된 제1 육방정계 질화붕소 시트(20, 200); 및 상기 제1 육방정계 질화붕소 시트(20, 200) 상에 형성된 금속층(30, 300);을 포함하고, 상기 제1 육방정계 질화붕소 시트(20, 200)는 기판(10, 100)의 면에 직접 결합될 수 있다.
본 명세서에서 "기판(10, 100)의 면에 직접 결합된"이라는 것은 기판(10, 100)의 면에 직접 화학적 또는/및 물리적으로 직접 결합되는 것을 의미하는 것으로, 기판(10, 100)의 면에서 in-situ로 성장된 제1 육방정계 질화붕소 시트(20, 200)를 의미하는 것이다. 이러한 제1 육방정계 질화붕소 시트(20, 200)는 별도의 기판 상에서 형성된 육방정계 질화붕소 시트와 달리 기판(10, 100)과 제1 육방정계 질화붕소 시트(20, 200)와의 사이에 단단한 결합력이 생기게 된다. 상기 기판(10, 100)의 면에 직접 결합된 제1 육방정계 질화붕소 시트(20, 200)의 존재에 대해서는 후술하는 도 3a, 도 4a, 도 5a, 및 도 6a의 TEM 사진, 도 7a의 514nm의 Ar+이온 레이저를 이용한 라만 스펙트럼, 및 도 9의 XPS depth profile 그래프로부터 확인할 수 있다.
상기 제1 육방정계 질화붕소 시트(20, 200)는 기판(10, 100) 면적의 90% 이상의 영역에서 주름이 존재하지 않을 수 있고, 예를 들어 상기 제1 육방정계 질화붕소 시트(20, 200)는 기판(10, 100) 면적의 93% 이상의 영역에서 주름이 존재하지 않을 수 있다. 이는 후술하는 도 1a의 원자간력 현미경(Atomic Force Microscopy, AFM)사진으로부터 단위면적당 주름의 개수를 통해 확인할 수 있다.
상기 제1 육방정계 질화붕소 시트(20, 200)의 층수는 1층 내지 100층일 수 있고, 예를 들어 1층 내지 90층일 수 있고, 예를 들어 1층 내지 80층일 수 있다. 상기 제1 육방정계 질화붕소 시트(20, 200)의 층수는 상기 범위 내에서 최종적으로 사용되는 전기소자의 용도에 맞추어 조절될 수 있다. 이러한 상기 제1 육방정계 질화붕소 시트(20, 200)의 층수는 후술하는 도 3a, 도 4a, 도 5a, 및 도 6a의 TEM사진으로부터 확인할 수 있다.
상기 제1 육방정계 질화붕소 시트(20, 200)는 상기 질화붕소 시트 1mm2 면적당 질화붕소가 95%이상의 범위로 존재범위를 가질 수 있고, 예를 들어 상기 질화붕소 시트 1mm2 면적당 질화붕소가 99%이상의 범위로 존재범위를 가질 수 있다. 이러한 범위 내에서 상기 질화붕소 시트는 균질한 상태를 유지할 수 있어 이를 이용하는 전기소자의 전기적 특성 또한 균질하게 나타낼 수 있다.
상기 제1 육방정계 질화붕소 시트(20, 200)는 상기 금속층(30, 300) 외부의 기상 또는 고상의 질소 공급원, 붕소 공급원, 또는 질소 및 붕소 공급원이 복수의 결정립계(grain boundary)로 구성된 금속층(30, 300)의 내부를 통해 침투 및 확산되어 형성된 것일 수 있다. 상기 금속층(30, 300)은 다결정 구조를 가지기 때문에 상기 금속층(30, 300)에는 복수의 결정립(grain)이 존재하고 이러한 결정립은 결정립계(grain boundary)에 의해 구분된다. 상기 제1 육방정계 질화붕소 시트(20, 200)는 상기 복수의 결정립을 구분하는 복수의 결정립계를 통해 금속층(30, 300) 외부의 기상 또는 고상의 질소 공급원, 붕소 공급원, 또는 질소 및 붕소 공급원이 금속층(30, 300)의 내부를 통과하여 기판(10, 100) 상에 확산되어 형성된 것일 수 있다.
본 명세서에서 "금속층(30, 300) 외부"라 함은 금속층(30, 300)의 상부, 하부, 또는 측부에 관계없이 금속층(30, 300)의 내부가 아닌 부분을 의미한다.
상기 기상의 질소 공급원은 NH3 및 N2에서 선택된 하나 이상이고, 기상의 붕소 공급원은 BH3, BF3, BCl3, B2H6, (CH3CH2)3B, (CH3)3B, 및 디보란에서 선택된 하나 이상일 수 있다. 상기 고상의 붕소 공급원은 B2O3를 포함할 수 있다. 상기 고상의 질소 및 붕소 공급원은 암모니아 보란(H3NBH3), 보라진(borazine, (BH=NH)3), 및 폴리보라자일렌(polyborazylene)에서 선택된 하나 이상일 수 있다.
상기 금속층(30, 300)은 니켈(Ni), 코발트(Co), 철(Fe), 백금(Pt), 팔라듐(Pd), 금(Au), 알루미늄(Al), 크롬(Cr), 구리(Cu), 마그네슘(Mg), 망간(Mn), 몰리브덴(Mo), 로듐(Rh), 실리콘(Si), 탈륨(Ta), 티타늄(Ti), 텅스텐(W), 우라늄(U), 바나듐(V) 및 지르코늄(Zr)으로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 이들 합금의 촉매층일 수 있다. 예를 들어, 상기 금속층(30, 300)은 니켈(Ni), 철(Fe), 몰리브덴(Mo) 및 구리(Cu)로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 이들 합금의 촉매층일 수 있다.
상기 금속층(30, 300)의 결정립(grain)은 예를 들어, 1㎛2 내지 1000,000㎛2의 평균 면적을 가질 수 있다. 예를 들어, 1㎛2 내지 80,000㎛2의 평균 면적을 가질 수 있다.
상기 결정립의 평균 면적은 금속층(30, 300) 내에 존재하는 결정립 전체의 면적을 의미하는 것이 아니라, 각각의 단위 결정립들이 갖는 면적의 산술 평균을 의미한다. 예를 들어, 상기 결정립의 평균 면적은 후술하는 도 2의 니켈층 표면 광학 사진 중 일정 영역, 예를 들어 1㎝ x 1㎝ 내에 존재하는 그레인의 개수를 육안으로 측정한 후, 상기 면적을 이들 개수로 나누어 얻을 수 있다.
이러한 결정립의 평균 면적은 상기 범위 내에서 약 500℃의 고온을 갖는 챔버에서의 열처리 공정, 물리적 연마공정, 화학적 연마공정, 화학기계적 연마공정 또는 전해연마 공정 등을 이용하여 증가될 수 있다. 다만, 상기 결정립의 평균 면적은 금속층 외부의 기상 또는 고상의 질소 공급원, 붕소 공급원, 또는 질소 및 붕소 공급원이 금속층(30, 300)의 내부를 통과할 수 있도록 1000,000㎛2를 초과하지 않는다.
상기 제1 육방정계 질화붕소 시트(20, 200) 상에 형성된 금속층(30, 300) 상에 제2 육방정계 질화붕소 시트(400)를 더 포함할 수 있다. 상기 제2 육방정계 질화붕소 시트(400)는 상기 금속층(30, 300) 상부에 질소 공급원, 붕소 공급원, 또는 질소 및 붕소 공급원이 도입되어 형성된 것일 수 있다.
상기 제2 육방정계 질화붕소 시트(400)의 층수는 예를 들어, 1층 내지 100층일 수 있고, 예를 들어 1층 내지 90층일 수 있고, 예를 들어 1층 내지 80층일 수 있다. 상기 제1 육방정계 질화붕소 시트(20, 200)의 층수는 상기 범위 내에서 최종적으로 사용되는 전기소자의 용도에 맞추어 조절될 수 있다. 이러한 상기 제2 육방정계 질화붕소 시트(400)의 층수는 후술하는 도 3b, 도 4b, 도 5b, 및 도 6b의 TEM사진으로부터 확인할 수 있다.
상기 제2 육방정계 질화붕소 시트(400)는 기판(10, 100) 면적의 70% 이상의 영역에서 주름이 존재하지 않는다. 예를 들어, 상기 제2 육방정계 질화붕소 시트(400)는 기판(10, 100) 면적의 70% 이상의 영역에서 주름이 존재하지 않는다. 이는 후술하는 도 1b의 원자간력 현미경(Atomic Force Microscopy, AFM)사진으로부터 단위면적당 주름의 개수를 통해 확인할 수 있다. 즉, 상기 제2 육방정계 질화붕소 시트(400)에 존재하는 주름의 개수가 상기 제1 육방정계 질화붕소 시트(20, 200)에 존재하는 주름의 개수보다 많다. 이는 상기 제2 육방정계 질화붕소 시트(400)가 형성되는 금속층(30, 300)은 금속층(30, 300) 자체가 열팽창함으로써 변화될 뿐만 아니라 공기에 의해 영향도 있는데 반해, 상기 제1 육방정계 질화붕소 시트(20, 200)가 형성되는 기판(10, 100)은 공기에 의해 영향을 받지 않고 기판(10, 100) 자체가 열팽창함으로써 변화되고, 금속층(30, 300) 보다는 기판의 열팽창으로 인한 변화가 고온에서 상대적으로 낮기 때문이다.
상기 기판(10, 100)은 금속 또는 반금속 산화물계, 실리카계, 질화붕소계 기판, 또는 실리콘계 기판 중 하나 이상일 수 있다. 예를 들어, 상기 금속 또는 반금속 산화물계 기판은 Al2O3, 사파이어, TiO2, ZnO, ZrO2, HfO2, MgO, NiO, Co2O, CuO, FeO, 또는 SiOx(0 < x ≤2임)일 수 있고, 상기 실리카계 기판은 SiO2, 글래스, 또는 쿼츠일 수 있다. 상기 기판은 예를 들어 10nm 내지 1mm의 범위의 두께일 수 있다.
다른 측면에 따른 기판 구조체를 형성하는 방법은 챔버 내에 기판을 준비하는 단계; 상기 기판 상에 고상의 질소 및 붕소 공급원을 결합시키는 단계; 상기 고상의 질소 및 붕소 공급원이 결합된 표면 상에 금속층을 형성하는 단계; 및 상기 고상의 질소 및 붕소 공급원이 결합되고 금속층이 형성된 기판을 열처리하여 상기 기판의 면에 직접 결합된 제1 육방정계 질화붕소 시트를 형성하는 단계;를 포함한다.
상기 기판의 종류 및 두께는 전술한 바와 같으며, 예를 들어 금속 또는 반금속 산화물계를 사용할 수 있으며, 예를 들어 SiOx(0 < x ≤2임)를 사용할 수 있다.
상기 고상의 질소 및 붕소 공급원은 암모니아 보란(H3NBH3), 보라진(borazine, (BH=NH)3), 및 폴리보라자일렌(polyborazylene)에서 선택된 하나 이상일 수 있으며, 예를 들어 암모니아 보란(H3NBH3)일 수 있다. 상기 기판 상에 고상의 질소 및 붕소 공급원을 결합시키는 방법으로는, 예를 들어 폴리보라자일렌(polyborazylene)과 같은 폴리머를 기판 상에 도포하는 공정, 또는 암모니아 보란(H3NBH3) 또는 보라진(borazine, (BH=NH)3)을 스핀 코팅이나 바코팅과 같은 코팅방법으로 기판 상에 형성하는 공정을 이용할 수 있다.
상기 고상의 질소 및 붕소 공급원은 유기용매에 1mM 내지 10M로 용해시킨 용액을 사용할 수 있고, 예를 들어 유기용매에 10mM 내지 1M로 용해시킨 용액을 사용할 수 있다. 상기 유기용매는 상기 고상의 질소 및 붕소 공급원의 종류에 따라 달라질 수 있으나, 상기 유기용매의 예로 테트라히드로푸란(THF, tetrahydrofuran), N,N-다이메틸포름아미드(N,N-Dimethylformamide), N-메틸 피롤리돈(N-methyl pyrrolidine), 이소프로판올(IPA, isopropanl) 등을 포함할 수 있다.
상기 열처리는 질소 및 붕소 공급원의 산화를 방지하기 위하여 불활성 가스, 수소 가스, 또는 불활성 가스와 수소 가스의 혼합 가스의 존재 하에 수행될 수 있다. 상기 불활성 가스는 아르곤 가스 또는 헬륨 가스를 사용할 수 있으며, 불활성 가스 및 수소 가스의 혼합 가스의 형태로 사용되는 경우에 불활성 가스는 챔버 부피 전체에 대해 약 60부피% 내지 95부피%를 차지할 수 있고, 수소 가스는 챔버 부피 전체에 대해 5부피% 내지 40부피%를 차지할 수 있다. 상기 열처리는 100℃ 내지 2000℃에서 1시간 내지 20시간 동안 수행될 수 있다. 상기 열처리는 상기 온도 범위 내에서 10℃/min 내지 100℃/min의 승온 속도로 수행될 수 있다. 상기 열처리를 위한 열원으로는 유도가열(induction heating), 복사열, 레이져, IR, 마이크로파, 플라즈마, UV, 표면 플라즈몬 가열 등을 제한 없이 사용할 수 있다.
상기 범위 내의 농도를 갖는 고상의 질소 및 붕소 공급원의 공급과, 상기 온도 범위 및 시간 범위 내에서의 열처리 공정을 수행하여 기판의 손상을 방지하면서 금속층 및 제1 육방정계 질화붕소 시트의 휘발을 방지하며 1층 내지 100층의 층수를 갖는 제1 육방정계 질화붕소 시트를 형성할 수 있다. 상기 1층 내지 100층의 층수를 갖는 제1 육방정계 질화붕소 시트를 얻기 위해 열처리의 유지시간은 예를 들어 약 0.001시간 내지 약 1,000시간, 또는 약 10초 내지 약 1시간 동안일 수 있다.
상기 열처리 이후 냉각하는 공정을 추가할 수 있다. 상기 냉각 공정은 생성된 제1 육방정계 질화붕소 시트를 균일하게 성장시켜 일정한 배열을 갖도록 하는 공정으로, 예를 들어 분당 10℃ 내지 100℃의 속도로 냉각시킬 수 있다. 또한 질소가스와 같은 불활성 가스를 일정한 유속으로 가할 수 있으며, 자연 냉각의 방법을 이용하여 냉각시킬 수 있다.
상기 금속층은 통상적으로 사용되는 화학증착법, 물리적 증착법, 스퍼터링, ALD 등의 금속 코팅 방법을 사용할 수 있으며, 이에 제한되지 않는다.
또다른 측면에 따른 기판 구조체를 형성하는 방법은 챔버 내에 기판을 준비하는 단계; 기판 상에 금속층을 형성하는 단계; 및 상기 금속층 외부에서 기상 또는 고상의 질소 공급원, 붕소 공급원, 또는 질소 및 붕소 공급원을 도입한 후 열처리하여 상기 기판과 금속층 사이에 기판의 면에 직접 결합된 제1 육방정계 질화붕소 시트를 형성하는 단계;를 포함한다.
상기 제1 육방정계 질화붕소 시트는 상기 금속층 외부에서 도입된 기상 또는 고상의 질소 공급원, 붕소 공급원, 또는 질소 및 붕소 공급원이 복수의 결정립계(grain boundary)로 구성된 금속층의 내부를 통해 침투 및 확산되어 형성된 것일 수 있다.
상기 제1 육방정계 질화붕소 시트를 형성하는 단계 이전에 또는 상기 제1 육방정계 질화붕소 시트를 형성하는 단계와 동시에 상기 금속층 상에 제2 육방정계 질화붕소 시트를 형성하는 단계를 더 포함할 수 있다.
상기 제1 육방정계 질화붕소 시트와 제2 육방정계 질화붕소 시트가 동시에 형성되는 경우에 양 시트는 동일한 형상을 가지며, 상기 금속층 외부에서 도입된 기상 또는 고상의 질소 공급원, 붕소 공급원, 또는 질소 및 붕소 공급원의 농도가 높아짐에 따라 복수의 결정립계(grain boundary)로 구성된 금속층의 내부를 통해 침투량이 많아지게 된다.
상기 열처리는 불활성 가스, 수소 가스, 또는 불활성 가스와 수소 가스의 혼합 가스의 존재 하에 100℃ 내지 2000℃에서 1시간 내지 20시간 동안 수행될 수 있다. 상기 열처리 이후 냉각하는 공정을 추가할 수 있다. 상기 불활성 가스는 아르곤 가스 또는 헬륨 가스를 사용할 수 있으며, 불활성 가스 및 수소 가스의 혼합 가스의 형태로 사용되는 경우에 불활성 가스는 챔버 부피 전체에 대해 약 60부피% 내지 95부피%를 차지할 수 있고, 수소 가스는 챔버 부피 전체에 대해 5부피% 내지 40부피%를 차지할 수 있다.
상기 열처리는 유도가열(induction heating), 복사열, 레이져, IR, 마이크로파, 플라즈마, UV, 표면 플라즈몬 가열 등을 열원으로 사용할 수 있으며, 상기 온도 범위 내에서 100℃/min 내지 10℃/min의 승온 속도로 수행될 수 있다. 상기 온도 및 시간 범위 내에서 열처리를 하는 경우 기판의 손상을 방지하면서 금속층, 제1 육방정계 질화붕소 시트, 및 제2 육방정계 질화붕소 시트의 휘발을 방지하며 1층 내지 100층의 층수를 갖는 제1 육방정계 질화붕소 시트 및 상기 제1 육방정계 질화붕소 시트의 층수보다 작은 층수를 갖는 제2 육방정계 질화붕소 시트를 얻을 수 있다. 상기 1층 내지 100층의 층수를 갖는 제1 육방정계 질화붕소 시트 및 상기 제1 육방정계 질화붕소 시트의 층수보다 작은 층수를 갖는 제2 육방정계 질화붕소 시트를 얻기 위한 열처리의 유지시간은 예를 들어 약 0.001시간 내지 약 1,000시간, 또는 약 10초 내지 약 1시간 동안일 수 있다.
상기 열처리 이후 냉각하는 공정을 추가할 수 있다. 상기 냉각하는 공정은 생성된 제1 육방정계 질화붕소가 균일하게 성장하여 일정하게 배열될 수 있도록, 예를 들어 분당 약 10 내지 약 100℃의 속도로 냉각시키거나 자연 냉각 등의 방법을 사용할 수 있다.
상기 기상의 질소 공급원은 NH3 및 N2에서 선택된 하나 이상이고, 기상의 붕소 공급원은 BH3, BF3, BCl3, B2H6, (CH3CH2)3B, (CH3)3B, 및 디보란에서 선택된 하나 이상일 수 있다. 상기 고상의 붕소 공급원은 B2O3를 포함할 수 있다. 상기 기상 또는 고상의 질소 및 붕소 공급원은 암모니아 보란(H3NBH3), 보라진(borazine, (BH=NH)3), 및 폴리보라자일렌(polyborazylene)에서 선택된 하나 이상일 수 있다. 예를 들어, 상기 고상의 붕소 공급원, 및 상기 고상의 질소 및 붕소 공급원은 외부 용기에 저장한 후, 이를 소정 온도로 가열하여 상기 화합물을 기화, 예를 들어 승화시킨 후 이를 상기 금속층이 위치하는 챔버 내로 공급될 수 있고, 이러한 공급원과 함께 질소가스도 상기 챔버에 공급될 수 있다.
상기 고상의 질소 및 붕소 공급원은 유기용매에 1mM 내지 10M로 용해시킨 용액을 사용할 수 있고, 예를 들어 유기용매에 10mM 내지 1M로 용해시킨 용액을 사용할 수 있다. 상기 유기용매는 상기 고상의 질소 및 붕소 공급원의 종류에 따라 달라질 수 있으나, 상기 유기용매의 예로 테트라히드로푸란(THF, tetrahydrofuran), N,N-다이메틸포름아미드(N,N-Dimethylformamide), N-메틸 피롤리돈(N-methyl pyrrolidine), 이소프로판올(IPA, isopropanl) 등을 포함할 수 있다.
상기 금속층은 니켈(Ni), 코발트(Co), 철(Fe), 백금(Pt), 팔라듐(Pd), 금(Au), 알루미늄(Al), 크롬(Cr), 구리(Cu), 마그네슘(Mg), 망간(Mn), 몰리브덴(Mo), 로듐(Rh), 실리콘(Si), 탈륨(Ta), 티타늄(Ti), 텅스텐(W), 우라늄(U), 바나듐(V) 및 지르코늄(Zr)으로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 이들 합금의 촉매층일 수 있다. 예를 들어, 상기 금속층은 니켈(Ni), 철(Fe), 몰리브덴(Mo) 및 구리(Cu)로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 이들 합금의 촉매층일 수 있다. 상기 금속층은 통상적으로 사용되는 화학증착법, 물리적 증착법, 스퍼터링, ALD 등의 금속 코팅 방법을 사용할 수 있으며, 이에 제한되지 않는다.
상기 기판의 종류 및 두께는 전술한 바와 같으며, 예를 들어 금속 또는 반금속 산화물계를 사용할 수 있으며, 예를 들어 SiOx(0 < x ≤2임)를 사용할 수 있다.
또한, 상기 방법을 이용하여 기판 구조체를 형성한 다음, 상기 금속층을 제거하는 공정을 더 수행할 수 있다. 상기 금속층을 제거하기 위해 방법으로 산처리공정을 수행할 수 있으며, 상기 산처리 공정으로는 염산, 황산, 질산 또는 이들의 혼합액을 소정 농도로 사용할 수 있으며, 상기 결과물을 이들 산 용액에 소정 시간 동안 침지할 수 있다.
또다른 측면에 따른 전기소자는 전술한 기판 구조체를 구비한다. FED, LCD, OLED 등의 다양한 표시소자; 슈퍼 커패시터, 연료전지 또는 태양전지와 같은 다양한 전지, FET, 메모리 소자 등의 다양한 나노소자, 수소 저장체, 광섬유, 센서와 같은 전기소자;에 효과적으로 이용할 수 있다. 상기 기판 구조체는 기판의 면에 직접 결합된 제1 육방정계 질화붕소 시트이기 때문에 별도의 전사 공정이 요구되지 않아 전자소자에 적용시 육방정계 질화붕소의 손상을 최소화시킬 수 있다.
한편, 상기 육방정계 질화붕소 시트는 기판의 크기를 자유롭게 조절하여 횡방향 및/또는 종방향 길이가 1mm 이상, 예를 들어 10mm 이상, 또는 10mm 내지 1,000m인 대면적을 가질 수 있다.
이하에서 실시예를 들어 본 발명을 보다 상세히 설명하나 본 발명이 이에 한정되는 것은 아니다.
[실시예]
실시예 1
SiO2가 100nm 코팅되어 있는 3cm x 3㎝ 실리콘 기판을 준비하였다. 상기 기판에 물, 에탄올과 아세톤을 번갈아 사용하여 초음파 처리를 수행하여 세척한 후 건조하였다.
테트라히드로푸란(THF, tetrahydrofuran) 1mL에 암모니아 보란(H3NBH3) 0.02g을 용해시킨 암모니아 보란 용액 0.647M을 준비하였다. 아르곤 분위기 반응 챔버 내에서 상기 실리콘 기판 상에 상기 암모니아 보란 용액 300㎕을 드랍-캐스팅(drop- casting)하고 1000rpm에서 1분 동안 스핀 코팅을 하였다. 상기 스핀 코팅한 표면 상에 전자빔 증착(e-beam evaporation)을 이용하여 니켈을 증착하여 300nm의 니켈층을 형성하였다.
상기 기판을 CVD 챔버에 위치시키고, Ar/H2(20부피% H2, 80부피% Ar) 혼합가스를 100scm의 유속으로 가하면서 유도 가열(inductive heating) 열원을 사용하여 1분당 10℃의 속도로 1.5시간 동안 1000℃까지 승온한 후 상기 온도에서 1시간 동안 유지하였다. 이후 열원을 제거하고, 1분당 20℃의 속도로 실온까지 냉각하여 기판의 면에 직접 결합된 제1 육방정계 질화붕소 시트를 형성하였다.
실시예 2
SiO2가 100nm 코팅되어 있는 3cm x 3㎝ 실리콘 기판을 전자빔 증착(e-beam evaporation)을 사용하여 니켈을 증착함으로써 300nm의 니켈층을 상기 기판 상에 형성하였다. 상기 기판에 물, 에탄올과 아세톤을 번갈아 사용하여 초음파 처리를 수행하여 세척한 후 건조하였다.
테트라히드로푸란(THF, tetrahydrofuran) 1mL에 암모니아 보란(H3NBH3) 0.02g을 용해시킨 암모니아 보란 용액 0.647M을 준비하였다. 아르곤 분위기 반응 챔버 내에서 상기 실리콘 기판 상에 상기 암모니아 보란 용액 300㎕을 드랍-캐스팅(drop- casting)하고 1000rpm에서 1분 동안 스핀 코팅을 하였다.
상기 기판을 CVD 챔버에 위치시키고, Ar/H2(20부피% H2, 80부피% Ar) 혼합가스를 100scm의 유속으로 가하면서 유도 가열(inductive heating) 열원을 사용하여 1분당 100℃의 속도로 3시간 동안 승온하여 1000℃까지 열처리한 후 상기 온도에서 1시간 동안 유지하였다. 이후 열원을 제거하고, 1분당 20℃의 속도로 실온까지 냉각하여 기판의 면에 직접 결합된 47층의 제1 육방정계 질화붕소 시트 및 상기 니켈층 상에 8층의 제2 육방정계 질화붕소 시트를 형성하였다.
실시예 3
SiO2가 100nm 코팅되어 있는 3cm x 3㎝ 실리콘 기판을 전자빔 증착(e-beam evaporation)을 사용하여 니켈을 증착함으로써 300nm의 니켈층을 상기 기판 상에 형성하였다. 상기 기판에 물, 에탄올과 아세톤을 번갈아 사용하여 초음파 처리를 수행하여 세척한 후 건조하였다.
테트라히드로푸란(THF, tetrahydrofuran) 1mL에 암모니아 보란(H3NBH3) 0.03g을 용해시킨 암모니아 보란 용액 0.9720M을 준비하였다. 아르곤 분위기 반응 챔버 내에서 상기 실리콘 기판 상에 상기 암모니아 보란 용액 300㎕을 드랍-캐스팅(drop- casting)하고 5000rpm에서 1분 동안 스핀 코팅을 하였다.
상기 기판을 CVD 챔버에 위치시키고, Ar/H2(20부피% H2, 80부피% Ar) 혼합가스를 100scm의 유속으로 가하면서 유도 가열(inductive heating) 열원을 사용하여 1분당 100℃의 속도로 3시간 동안 승온하여 1000℃까지 열처리한 후 상기 온도에서 1시간 동안 유지하였다. 이후 열원을 제거하고, 1분당 20℃의 속도로 실온까지 냉각하여 기판의 면에 직접 결합된 67층의 제1 육방정계 질화붕소 시트 및 상기 니켈층 상에 10층의 제2 육방정계 질화붕소 시트를 형성하였다.
실시예 4
SiO2가 100nm 코팅되어 있는 3cm x 3㎝ 실리콘 기판을 전자빔 증착(e-beam evaporation)을 사용하여 니켈을 증착함으로써 300nm의 니켈층을 상기 기판 상에 형성하였다. 상기 기판에 물, 에탄올과 아세톤을 번갈아 사용하여 초음파 처리를 수행하여 세척한 후 건조하였다.
테트라히드로푸란(THF, tetrahydrofuran) 1mL에 암모니아 보란(H3NBH3) 0.04g을 용해시킨 암모니아 보란 용액 1.29M을 준비하였다. 아르곤 분위기 반응 챔버 내에서 상기 실리콘 기판 상에 상기 암모니아 보란 용액 300㎕을 드랍-캐스팅(drop- casting)하고 5000rpm에서 1분 동안 스핀 코팅을 하였다.
상기 기판을 CVD 챔버에 위치시키고, Ar/H2(20부피% H2, 80부피% Ar) 혼합가스를 100scm의 유속으로 가하면서 유도 가열(inductive heating) 열원을 사용하여 1분당 100℃의 속도로 3시간 동안 승온하여 1000℃까지 열처리한 후 상기 온도에서 1시간 동안 유지하였다. 이후 열원을 제거하고, 1분당 20℃의 속도로 실온까지 냉각하여 기판의 면에 직접 결합된 60층의 제1 육방정계 질화붕소 시트 및 상기 니켈층 상에 29층의 제2 육방정계 질화붕소 시트를 형성하였다.
실시예 5
SiO2가 100nm 코팅되어 있는 3cm x 3㎝ 실리콘 기판을 전자빔 증착(e-beam evaporation)을 사용하여 니켈을 증착함으로써 300nm의 니켈층을 상기 기판 상에 형성하였다. 상기 기판에 물, 에탄올과 아세톤을 번갈아 사용하여 초음파 처리를 수행하여 세척한 후 건조하였다.
상기 기판을 CVD 챔버에 위치시키고, Ar/H2(20부피% H2, 80부피% Ar) 혼합가스를 100scm의 유속으로 가하면서 유도 가열(inductive heating) 열원을 사용하여 1분당 100℃의 속도로 승온 중 400℃에서 보라진(borazine, (BH=NH)3) 100mg을 흘려주면서 30분간 유지후 2시간 동안 승온하여 1000℃까지 열처리한 후 상기 온도에서 1시간 동안 유지하였다. 이후 열원을 제거하고, 1분당 20℃의 속도로 실온까지 냉각하여 기판의 면에 직접 결합된 62층의 제1 육방정계 질화붕소 시트 및 상기 니켈층 상에 44층의 제2 육방정계 질화붕소 시트를 형성하였다.
실험예 1: 육방정계 질화붕소 시트의 원자간력 현미경(Atomic Force Microscopy, AFM)사진
상기 실시예 2의 기판 구조체에 형성된 제1 육방정계 질화붕소 시트 및 제2 육방정계 질화붕소 시트에 대한 원자간력 현미경(Atomic Force Microscopy, AFM)사진을 도 1a~1b에 도시하였다.
도 1a~1b는 빈 공간 없이 전체 면적이 50 X 60um2인 제1 육방정계 질화붕소 시트 및 제2 육방정계 질화붕소 시트로 덮여 있는 광학 이미지이다.
상기 실시예 2에서 제조된 제1 육방정계 질화붕소 시트를 분석한 결과, 매우 균질한 표면의 제1 육방정계 질화붕소 시트가 형성되어 있음을 알 수 있다. 상기 제1 육방정계 질화붕소 시트의 경우에는 전체 기판 면적의 약 90% 이상의 영역에서 주름이 존재하지 않음을 확인할 수 있다. 반면, 제2 육방정계 질화붕소 시트의 경우에는 전체 기판 면적의 약 70% 이상의 영역에서 주름이 존재하지 않음을 확인할 수 있다.
또한 0.01mm2 면적 단위로 나누어 전체 면적을 분석한 결과, 1mm2 면적당 95%이상이 질화붕소로 덮여 있음을 확인할 수 있다.
실험예 2: 금속층의 표면 광학사진
상기 실시예 2의 4 인치(inch)의 기판 구조체에 형성된 전체 면적이 250 X 200um2인 니켈층의 표면 광학 사진을 도 2에 도시하였다.
도 2에 도시한 바와 같이, 상기 실시예 2의 기판 구조체에 형성된 니켈층은 약 150㎛의 결정립(grain)이 주로 분포하였음을 확인할 수 있다. 상기 실시예 2의 기판 구조체에 형성된 니켈층의 결정립이 약 70,650㎛2임을 확인할 수 있다.
실험예 3: TEM 사진
상기 실시예 2 내지 5의 기판 구조체에 형성된 제1 육방정계 질화붕소 시트 및 제2 육방정계 질화붕소 시트 단면을 측정한 TEM 화상을 도 3a, 도 3b, 도 4a, 도 4b, 도 5a, 도 5b, 도 6a, 및 도 6b에 각각 도시하였다.
도 3a, 도 3b, 도 4a, 도 4b, 도 5a, 도 5b, 도 6a, 및 도 6b에 도시한 바와 같이 상기 실시예 2 내지 5의 기판 구조체에 형성된 제1 육방정계 질화붕소 시트는 기판의 면에 직접 결합하여 형성되어 있고, 금속층 상에 제2 육방정계 질화붕소 시트가 형성되어 있음을 알 수 있다.
또한 상기 실시예 2 내지 5의 기판 구조체에 제1 육방정계 질화붕소 시트는 각각 47층, 67층, 60층, 및 62층으로 형성되어 있고 니켈층 상에 제2 육방정계 질화붕소 시트는 각각 8층, 10층, 29층, 및 44층으로 형성되어 있음을 알 수 있다.
실험예 4: 라만 스펙트럼
상기 실시예 2의 기판 구조체에 형성된 제1 육방정계 질화붕소 시트 및 제2 육방정계 질화붕소 시트에 대하여 514nm의 Ar+이온 레이저를 이용한 라만 스펙트럼을 측정하였다. 그 결과를 도 7a~7b에 도시하였다.
도 7a~7b에서 알 수 있는 바와 같이 1368cm-1 내지 1370 cm-1 부근의 피크 존재를 통해 육방정계 질화붕소 시트가 생성되었음을 확인할 수 있다. 이와 같은 1368cm-1 내지 1370 cm-1 부근의 피크는 상기 도 1a~도 1b의 원자간력 현미경(Atomic Force Microscopy, AFM)사진에서 보이는 어느 지점을 관찰하더라도 그 존재를 확인할 수 있었다.
실험예 5: XPS depth profile
실시예 2의 기판 구조체에 대하여 XPS(QUANTUM 2000, Physical electronics))를 이용하여 depth profile 분석을 하였다. 그 결과를 도 9에 도시하였다.
도 9에 도시한 바와 같이 기판의 면에 직접 결합하여 제1 육방정계 질화붕소 시트가 형성되어 있고, 니켈층 상에 제2 육방정계 질화붕소 시트가 형성되어 있음을 알 수 있다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
1, 10, 100: 기판, 2, 20, 200: 제1 육방정계 질화붕소 시트
3, 30, 300: 금속층, 4, 400: 제2 육방정계 질화붕소 시트
40, 500: 기판 구조체

Claims (26)

  1. 기판;
    상기 기판 상에 형성된 제1 육방정계 질화붕소 시트; 및
    상기 제1 육방정계 질화붕소 시트 상에 형성된 금속층;을 포함하고,
    상기 제1 육방정계 질화붕소 시트는 기판의 면에 직접 결합되고,
    상기 제1 육방정계 질화붕소 시트는 기판 면적의 90% 이상의 영역에서 주름이 존재하지 않고,
    상기 제1 육방정계 질화붕소 시트는 상기 금속층 외부의 기상 또는 고상의 질소 공급원, 붕소 공급원, 또는 질소 및 붕소 공급원이 복수의 결정립계(grain boundary)로 구성된 금속층의 내부를 통해 침투 및 확산되어 형성된 것인 기판 구조체.
  2. 삭제
  3. 제1항에 있어서, 상기 제1 육방정계 질화붕소 시트의 층수가 1층 내지 100층인 기판 구조체.
  4. 제1항에 있어서, 상기 제1 육방정계 질화붕소 시트는 상기 질화붕소 시트 1mm2 면적당 질화붕소가 95%이상의 범위로 존재범위를 갖는 기판 구조체.
  5. 삭제
  6. 제1항에 있어서, 상기 금속층은 니켈(Ni), 코발트(Co), 철(Fe), 백금(Pt), 팔라듐(Pd), 금(Au), 알루미늄(Al), 크롬(Cr), 구리(Cu), 마그네슘(Mg), 망간(Mn), 몰리브덴(Mo), 로듐(Rh), 실리콘(Si), 탈륨(Ta), 티타늄(Ti), 텅스텐(W), 우라늄(U), 바나듐(V) 및 지르코늄(Zr)으로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 이들 합금의 촉매층인 기판 구조체.
  7. 제1항에 있어서, 상기 금속층의 결정립(grain)은 1㎛2 내지 1000,000㎛2의 평균 면적을 갖는 기판 구조체.
  8. 제1항에 있어서, 상기 제1 육방정계 질화붕소 시트 상에 형성된 금속층 상에 제2 육방정계 질화붕소 시트를 더 포함하는 기판 구조체.
  9. 제1항에 있어서, 상기 기판이 금속 또는 반금속 산화물계, 실리카계, 질화붕소계 기판, 또는 실리콘계 기판 중 하나 이상인 기판 구조체.
  10. 챔버 내에 기판을 준비하는 단계;
    상기 기판 상에 고상의 질소 및 붕소 공급원을 결합시키는 단계;
    상기 고상의 질소 및 붕소 공급원이 결합된 표면 상에 금속층을 형성하는 단계; 및
    상기 고상의 질소 및 붕소 공급원이 결합되고 금속층이 형성된 기판을 열처리하여 상기 기판의 면에 직접 결합된 제1 육방정계 질화붕소 시트를 형성하는 단계;를 포함하는 기판 구조체를 형성하는 방법.
  11. 제10항에 있어서, 상기 고상의 질소 및 붕소 공급원은 암모니아 보란(H3NBH3), 보라진(borazine, (BH=NH)3), 및 폴리보라자일렌(polyborazylene)에서 선택된 하나 이상인 기판 구조체를 형성하는 방법.
  12. 제10항에 있어서, 상기 고상의 질소 및 붕소 공급원은 유기용매에 1mM 내지 10M로 용해시킨 용액을 사용한 기판 구조체를 형성하는 방법.
  13. 제10항에 있어서, 상기 열처리는 불활성 가스, 수소 가스, 또는 불활성 가스와 수소 가스의 혼합 가스의 존재 하에 수행되는 기판 구조체를 형성하는 방법.
  14. 제10항에 있어서, 상기 열처리는 100℃ 내지 2000℃에서 1시간 내지 20시간 동안 수행되는 기판 구조체를 형성하는 방법.
  15. 제10항에 있어서, 상기 열처리 이후 냉각하는 공정을 추가하는 기판 구조체를 형성하는 방법.
  16. 챔버 내에 기판을 준비하는 단계;
    기판 상에 금속층을 형성하는 단계; 및
    상기 금속층 외부에서 기상 또는 고상의 질소 공급원, 붕소 공급원, 또는 질소 및 붕소 공급원을 도입한 후 열처리하여 상기 기판과 금속층 사이에 상기 기판의 면에 직접 결합된 제1 육방정계 질화붕소 시트를 형성하는 단계;를 포함하는 기판 구조체를 형성하는 방법.
  17. 제16항에 있어서, 상기 제1 육방정계 질화붕소 시트는 상기 금속층 외부에서 도입된 기상 또는 고상의 질소 공급원, 붕소 공급원, 또는 질소 및 붕소 공급원이 복수의 결정립계(grain boundary)로 구성된 금속층의 내부를 통해 침투 및 확산되어 형성된 것인 기판 구조체를 형성하는 방법.
  18. 제16항에 있어서, 상기 제1 육방정계 질화붕소 시트를 형성하는 단계 이전에 또는 상기 제1 육방정계 질화붕소 시트를 형성하는 단계와 동시에 상기 금속층 상에 제2 육방정계 질화붕소 시트를 형성하는 단계를 더 포함하는 기판 구조체를 형성하는 방법.
  19. 제16항에 있어서, 상기 열처리는 불활성 가스, 수소 가스, 또는 불활성 가스와 수소 가스의 혼합 가스의 존재 하에 100℃ 내지 2000℃에서 1시간 내지 20시간 동안 수행되는 기판 구조체를 형성하는 방법.
  20. 제16항에 있어서, 상기 열처리 이후 냉각하는 공정을 추가하는 기판 구조체를 형성하는 방법.
  21. 제16항에 있어서, 상기 기상의 질소 공급원은 NH3 및 N2에서 선택된 하나 이상이고, 기상의 붕소 공급원은 BH3, BF3, BCl3, B2H6, (CH3CH2)3B, (CH3)3B, 및 디보란에서 선택된 하나 이상인 기판 구조체를 형성하는 방법.
  22. 제16항에 있어서, 상기 고상의 붕소 공급원은 B2O3를 포함하는 기판 구조체를 형성하는 방법.
  23. 제16항에 있어서, 상기 기상 또는 고상의 질소 및 붕소 공급원은 암모니아 보란(H3NBH3), 보라진(borazine, (BH=NH)3), 및 폴리보라자일렌(polyborazylene)에서 선택된 하나 이상인 기판 구조체를 형성하는 방법.
  24. 제16항에 있어서, 상기 고상의 질소 및 붕소 공급원은 유기용매에 1mM 내지 10M로 용해시킨 용액을 사용한 기판 구조체를 형성하는 방법.
  25. 제16항에 있어서, 상기 금속층은 니켈(Ni), 코발트(Co), 철(Fe), 백금(Pt), 팔라듐(Pd), 금(Au), 알루미늄(Al), 크롬(Cr), 구리(Cu), 마그네슘(Mg), 망간(Mn), 몰리브덴(Mo), 로듐(Rh), 실리콘(Si), 탈륨(Ta), 티타늄(Ti), 텅스텐(W), 우라늄(U), 바나듐(V) 및 지르코늄(Zr)으로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 이들 합금의 촉매층인 기판 구조체를 형성하는 방법.
  26. 제1항, 제3항, 제4항, 및 제6항 내지 제9항 중 어느 한 항에 따른 기판 구조체를 구비한 전기소자.
KR1020130030982A 2013-03-22 2013-03-22 기판 구조체, 상기 기판 구조체를 형성하는 방법, 및 이를 구비하는 전기소자 Active KR102100925B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130030982A KR102100925B1 (ko) 2013-03-22 2013-03-22 기판 구조체, 상기 기판 구조체를 형성하는 방법, 및 이를 구비하는 전기소자
US14/063,529 US9738057B2 (en) 2013-03-22 2013-10-25 Substrate assembly, method of forming the same, and electronic device including the same
US15/628,891 US10099449B2 (en) 2013-03-22 2017-06-21 Method of forming a substrate assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130030982A KR102100925B1 (ko) 2013-03-22 2013-03-22 기판 구조체, 상기 기판 구조체를 형성하는 방법, 및 이를 구비하는 전기소자

Publications (2)

Publication Number Publication Date
KR20140115814A KR20140115814A (ko) 2014-10-01
KR102100925B1 true KR102100925B1 (ko) 2020-04-14

Family

ID=51569351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130030982A Active KR102100925B1 (ko) 2013-03-22 2013-03-22 기판 구조체, 상기 기판 구조체를 형성하는 방법, 및 이를 구비하는 전기소자

Country Status (2)

Country Link
US (2) US9738057B2 (ko)
KR (1) KR102100925B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910724B (zh) * 2016-04-05 2020-06-05 苏州捷芯威半导体有限公司 一种半导体器件
CN105908152B (zh) * 2016-04-29 2018-09-25 杭州电子科技大学 一种六方氮化硼薄膜的转移方法
KR102317740B1 (ko) * 2016-05-12 2021-10-28 글로벌웨이퍼스 씨오., 엘티디. 실리콘 기반 유전체 상에서의 6각형 붕소 질화물의 직접적 형성
EP3279173B1 (en) * 2016-08-05 2021-05-26 3M Innovative Properties Company Formed hexagonal boron nitride body, heat-treated hexagonal boron nitride body and processes for producing the same
JP7136453B2 (ja) 2017-01-06 2022-09-13 国立研究開発法人科学技術振興機構 六方晶窒化ホウ素薄膜とその製造方法
KR102074560B1 (ko) * 2017-11-03 2020-02-06 한국세라믹기술원 양자점 박막의 배리어 랩핑방법
US11239466B2 (en) 2018-01-09 2022-02-01 Saudi Arabian Oil Company Nanocomposite cathode materials for use in batteries
US10424782B2 (en) 2018-01-09 2019-09-24 Saudi Arabian Oil Company Nanocomposite electrode materials for use in high temperature and high pressure rechargeable batteries
EP3997031A1 (en) 2019-07-09 2022-05-18 Saudi Arabian Oil Company Methods for the production of nanocomposites for high temperature electrochemical energy storage devices
CN111257286B (zh) * 2020-01-17 2021-06-04 武汉理工大学 基于MgTiV-PdCu复合薄膜的光纤氢气联网报警装置
US11519066B2 (en) * 2020-05-21 2022-12-06 Applied Materials, Inc. Nitride protective coatings on aerospace components and methods for making the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146795A (ja) 2002-10-24 2004-05-20 Bergquist Co:The 低融点金属と保持マトリックスとを用いた熱界面パッド

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4971779A (en) 1989-02-17 1990-11-20 University Of New Mexico Process for the pyrolytic conversion of a polymeric precursor composition to boron nitride
US5188757A (en) 1989-02-17 1993-02-23 University Of New Mexico Precursor compositions for conversion to boron nitride
US5204295A (en) 1989-02-17 1993-04-20 University Of New Mexico Precursors for boron nitride coatings
KR930008871B1 (ko) * 1990-11-09 1993-09-16 현대전자산업 주식회사 폴리실리콘층에 금속층 콘택 형성방법
JPH07121835B2 (ja) 1993-04-09 1995-12-25 東芝タンガロイ株式会社 立方晶窒化ホウ素被覆体
TW521386B (en) * 2000-06-28 2003-02-21 Mitsubishi Heavy Ind Ltd Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus
EP1634052A4 (en) 2003-06-06 2008-04-30 Univ Illinois SENSOR CHIP AND DEVICE FOR TOUCH AND / OR RIVER
KR100556265B1 (ko) 2004-05-28 2006-03-03 한국표준과학연구원 촉각센서 및 이의 제조방법
US7989361B2 (en) * 2006-09-30 2011-08-02 Samsung Electronics Co., Ltd. Composition for dielectric thin film, metal oxide dielectric thin film using the same and preparation method thereof
KR101206037B1 (ko) 2006-12-13 2012-11-28 삼성에스디아이 주식회사 리튬 전지용 캐소드 활물질, 이를 포함하는 캐소드 및 이를채용한 리튬 전지
US20090002328A1 (en) 2007-06-26 2009-01-01 Immersion Corporation, A Delaware Corporation Method and apparatus for multi-touch tactile touch panel actuator mechanisms
KR101622306B1 (ko) 2009-10-29 2016-05-19 삼성전자주식회사 그라펜 시트, 이를 포함하는 그라펜 기재 및 그의 제조방법
KR101443219B1 (ko) 2007-12-17 2014-09-19 삼성전자주식회사 그라펜 쉘의 제조방법 및 이로부터 제조된 그라펜 쉘
FR2925714B1 (fr) 2007-12-19 2010-01-15 Stantum Circuit electronique d'analyse a alternance de mesure capacitive/resistive pour capteur tactile multicontacts a matrice passive
KR101473322B1 (ko) 2008-02-28 2014-12-24 삼성에스디아이 주식회사 양극 활물질 및 이를 채용한 양극과 리튬 전지
JP4916486B2 (ja) 2008-06-11 2012-04-11 日本電信電話株式会社 六方晶窒化ホウ素構造および製造方法
US8686952B2 (en) 2008-12-23 2014-04-01 Apple Inc. Multi touch with multi haptics
KR101622304B1 (ko) 2009-08-05 2016-05-19 삼성전자주식회사 그라펜 기재 및 그의 제조방법
US8158200B2 (en) * 2009-08-18 2012-04-17 University Of North Texas Methods of forming graphene/(multilayer) boron nitride for electronic device applications
US20110163298A1 (en) * 2010-01-04 2011-07-07 Chien-Min Sung Graphene and Hexagonal Boron Nitride Devices
US8592291B2 (en) * 2010-04-07 2013-11-26 Massachusetts Institute Of Technology Fabrication of large-area hexagonal boron nitride thin films
KR101223934B1 (ko) 2010-06-08 2013-01-22 한국표준과학연구원 가변색상용 촉각센서와 그 제조방법
US9029228B2 (en) * 2011-10-19 2015-05-12 SunEdision Semiconductor Limited (UEN201334164H) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
KR101878746B1 (ko) * 2011-12-06 2018-07-17 삼성전자주식회사 육방정계 질화붕소 시트, 그의 제조방법 및 이를 구비하는 전기소자
KR101480817B1 (ko) * 2013-09-24 2015-01-13 한국과학기술연구원 보라진 다량체를 전구체로 활용하여 금속촉매 효과로 성장된 고품질의 질화 붕소막 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146795A (ja) 2002-10-24 2004-05-20 Bergquist Co:The 低融点金属と保持マトリックスとを用いた熱界面パッド

Also Published As

Publication number Publication date
KR20140115814A (ko) 2014-10-01
US9738057B2 (en) 2017-08-22
US20140287244A1 (en) 2014-09-25
US20170282502A1 (en) 2017-10-05
US10099449B2 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
KR102100925B1 (ko) 기판 구조체, 상기 기판 구조체를 형성하는 방법, 및 이를 구비하는 전기소자
KR101878746B1 (ko) 육방정계 질화붕소 시트, 그의 제조방법 및 이를 구비하는 전기소자
KR102026736B1 (ko) 이종 적층 구조의 절연시트, 그의 제조방법 및 이를 구비하는 전기소자
JP6488350B2 (ja) 基板上の窒化ホウ素およびグラフェンの直接および連続形成
EP2616390B1 (en) Process for growth of graphene
US9515143B2 (en) Heterogeneous layered structure, method of preparing the heterogeneous layered structure, and electronic device including the heterogeneous layered structure
CN103502507B (zh) 使用连续热处理化学气相沉积法制造高质量石墨烯的方法
CN101643196B (zh) 纳米线、纳米线的生产方法及电子装置
Kavitha et al. The effect of annealing on the structural, optical and electrical properties of Titanium Nitride (TiN) thin films prepared by DC magnetron sputtering with supported discharge
CN109824098A (zh) 一种过渡金属硫族化合物薄膜及其制备方法和用途
KR20130020351A (ko) 그래핀 박막의 형성방법 및 그 방법에 의해 제조된 그래핀
JP5578639B2 (ja) グラファイト膜製造方法
CN102181843A (zh) 多晶石墨烯薄膜制备工艺及透明电极和制备石墨烯基器件
WO2016149934A1 (zh) 石墨烯的生长方法
Umar et al. Substrate temperature effects on the structural, compositional, and electrical properties of VO2 thin films deposited by pulsed laser deposition
CN106145030A (zh) 一种垂直定向的核壳型氧化钨氧化铜异质结纳米线阵列及其制备方法
Panwar et al. Few layer graphene synthesized by filtered cathodic vacuum arc technique
JP2014170826A (ja) 配線構造、配線形成方法および電子デバイス
Kwon et al. Structural and surface properties of NiCr thin films prepared by DC magnetron sputtering under variation of annealing conditions
Maljusch et al. A quick method for the preparation of Pt (111)-like thin films
KR102732452B1 (ko) 금속 칼코게나이드 박막의 형성방법 및 이를 포함하는 전자 소자의 제조방법
CN103172059B (zh) 石墨烯的制备方法
KR20120001121A (ko) 물리적 기상 증착법을 이용한 그래핀 박막의 형성방법
CN103060907A (zh) 一种在绝缘材料上制备单晶石墨烯的方法
Yue et al. Large-scale Growth of Copper Oxide Nanowires on Various Copper Substrates

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130322

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180227

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130322

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190530

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20191122

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20190530

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20191122

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20190730

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20200108

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20191220

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20191122

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20190730

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200408

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200409

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230321

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240319

Start annual number: 5

End annual number: 5