[go: up one dir, main page]

KR102080482B1 - 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법 - Google Patents

산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR102080482B1
KR102080482B1 KR1020130086867A KR20130086867A KR102080482B1 KR 102080482 B1 KR102080482 B1 KR 102080482B1 KR 1020130086867 A KR1020130086867 A KR 1020130086867A KR 20130086867 A KR20130086867 A KR 20130086867A KR 102080482 B1 KR102080482 B1 KR 102080482B1
Authority
KR
South Korea
Prior art keywords
layer
igzo
electrode
igzo layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130086867A
Other languages
English (en)
Other versions
KR20150011650A (ko
Inventor
노소영
남경진
김용민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130086867A priority Critical patent/KR102080482B1/ko
Publication of KR20150011650A publication Critical patent/KR20150011650A/ko
Application granted granted Critical
Publication of KR102080482B1 publication Critical patent/KR102080482B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 기판과, 상기 기판의 일면에 형성되는 게이트 전극과, 상기 게이트 전극의 상부에 적층되는 게이트 절연막과, 상기 게이트 절연막의 상부에 형성되는 제 1 IGZO층과, 상기 제 1 IGZO층의 상부에 형성되며 도체 특성을 갖는 제 1 및 제 2 측부와 부도체 특성을 갖는 중앙부로 구분되는 제 2 IGZO층을 포함하는 IGZO층과, 상기 IGZO층의 상부에 형성되는 소스 전극 및 드레인 전극과, 상기 소스 및 드레인 전극이 형성된 상기 어레이 기판에 적층되는 보호층과, 상기 보호층 상부에 형성되며, 상기 드레인 전극을 노출하는 콘택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하는 산화물 박막 트랜지스터 어레이 기판을 제공한다.

Description

산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법{Oxide Thin Film Transistor Array Board And Method Manufacturing Of The Same}
본 발명은 인듐·갈륨·아연·산소를 포함하는 박막 트랜지스터가 형성된 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법에 관한 것이다.
박막 트랜지스터 어레이 기판(Thin-Film Transistor Array Board, 이하 TFT 기판)은 주로 디스플레이 장치에서 사용될 수 있는 것으로, 액정 디스플레이 장치(Liquid Crystal Display Device, 이하 LCD 장치) 또는 유기 발광 다이오드 디스플레이 장치(Organic Light Emitting Diode Diplay Device, 이하 OLED 장치)등에 사용된다.
기존에는 아모퍼스 실리콘(Amorphous Silicon)으로 형성되는 액티브층을 반도체로 사용하는 것이 일반적이였으나, 시간의 경과에 따라 특성이 변화하는 단점이 있어 높은 동작 안정성을 요구하는 OLED 장치에 적용하기 어려운 문제를 나타내고 있다.
이에 따라 IGZO(Indum Gallium Zinc Oxide, 이하 IGZO)를 반도체로 사용하여 OLED 장치 구동시에도 높은 동작 안정성을 제공할 수 있는 산화물 박막 트랜지스터 어레이 기판(Oxide Thin Film Transistor Array Board, 이하 산화물 TFT 기판)이 제안되었는데, 이는 도 1을 들어 설명하도록 한다.
도 1은 종래의 E/S가 형성된 산화물 박막 트랜지스터의 단면을 나타낸 도면이다.
도 1에 도시된 바와 같이, 종래의 디스플레이 장치에 사용되던 산화물 TFT 기판은 어레이 기판(11)과, 게이트 전극(13)과, 게이트 절연막(15)과, 상기 게이트 절연막(15) 상부에 형성되어 게이트 전극(13)의 신호를 받는 IGZO층(17)과, 상기 IGZO층(17)의 상부에 형성되는 E/S(19)와, 상기 E/S(19)의 상부에 형성되는 소스 전극(23) 및 드레인 전극(25)으로 형성된다.
여기서, E/S(19)는 소스 전극(23)과 드레인 전극(25)을 형성하기 위한 식각 공정시 IGZO층(17)이 손상되는 것을 방지하는 역할을 한다.
또한, E/S(19)는 소스 전극(23)과 게이트 전극(13)에 신호가 들어온 경우, 드레인 전극(25)으로 전하를 이동시키는 IGZO층(17)의 전하 이동도를 더욱 높이기 위하여 금속물질로 형성되며, 데이터 신호가 E/S(19)로 인가되어 드레인 전극(25)으로 이동하여 오작동하는 것을 방지하기 위해, 도면에는 도시되지 않았으나 소스 전극(23) 및 드레인 전극(25)과 상기 E/S(19) 사이에는 절연층이 형성된다.
전술한 바와 같이, E/S(19)가 형성된 박막 트랜지스터(1)는 소스 전극(23) 및 드레인 전극(25) 형성을 위한 식각 공정시 IGZO층(17)의 식각을 방지하여 산화물 TFT 기판(1)의 신뢰도를 높이는 장점이 있으나, 금속으로 형성되는 E/S(19) 및 게이트 전극(13)에 의한 기생 커패시터가 형성되어 정확한 화면을 표현하기 어려운 문제와, E/S(19)가 형성됨에 따라 면적이 증가하게 되는 박막 트랜지스터에 의해 산화물 TFT 기판의 개구율이 감소하는 문제가 발생한다.
본 발명은 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법은 박막 트랜지스터가 금속으로 형성된 식각 방지층을 포함함에 따라 기생 커패시터가 발생하는 문제와, 식각 방지층으로 인해 박막 트랜지스터의 면적이 증가하는 문제 및 이에 의해 감소하는 개구율에 대한 문제를 해결하고자 한다.
상기한 문제를 해결하기 위하여, 본 발명은, 기판과; 상기 기판의 일면에 형성되는 게이트 전극과; 상기 게이트 전극의 상부에 적층되는 게이트 절연막과; 상기 게이트 절연막의 상부에 형성되는 제 1 IGZO층과, 상기 제 1 IGZO층의 상부에 형성되며 도체 특성을 갖는 제 1 및 제 2 측부와 부도체 특성을 갖는 중앙부로 구분되는 제 2 IGZO층을 포함하는 IGZO층과; 상기 IGZO층의 상부에 형성되는 소스 전극 및 드레인 전극과; 상기 소스 및 드레인 전극이 형성된 상기 어레이 기판에 적층되는 보호층과; 상기 보호층 상부에 형성되며, 상기 드레인 전극을 노출하는 콘택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하는 산화물 박막 트랜지스터 어레이 기판을 제공한다.
그리고, 상기 제 1 IGZO층은 반도체로 형성되는 것을 특징으로 한다.
그리고, 상기 제 1 및 제 2 측부를 구성하는 산소의 비율은 상기 제 1 IGZO층을 구성하는 산소의 비율에 비해 10% 낮고, 중앙부를 구성하는 산소의 비율은 상기 제 1 IGZO층을 구성하는 산소의 비율에 비해 10% 높은 것을 포함한다.
그리고, 상기 소스 전극 및 드레인 전극과 상기 IGZO층 사이에 몰리브덴, 또는 티타늄으로 이루어지는 층을 더욱 포함한다.
한편, 본 발명은, 기판과, 상기 기판의 일면에 형성되는 게이트 전극과, 상기 게이트 전극의 상부에 적층되는 게이트 절연막과, 상기 게이트 절연막의 상부에 형성되는 제 1 IGZO층과, 상기 제 1 IGZO층의 상부에 형성되며 도체 특성을 갖는 제 1 및 제 2 측부와 부도체 특성을 갖는 중앙부로 구분되는 제 2 IGZO층을 포함하는 IGZO층과, 상기 IGZO층의 상부에 형성되는 소스 전극 및 드레인 전극과, 상기 소스 및 드레인 전극이 형성된 상기 어레이 기판에 적층되는 보호층과, 상기 보호층 상부에 형성되며, 상기 드레인 전극을 노출하는 콘택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법에 있어서, 상기 게이트 배선 및 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극이 형성된 상기 기판에 상기 게이트 절연막을 적층하는 단계와; 상기 게이트 절연막의 상부에 인듐:갈륨:아연:산소의 비율이 제 1 비율을 나타내도록 제 1 IGZO물질층을 적층하고, 상기 제 1 IGZO물질층의 상부에 산소의 비율이 상기 제 1 비율보다 높은 제 2 비율을 나타내도록 제 2 IGZO물질층을 적층하여 IGZO물질층을 형성하는 단계와; 상기 IGZO물질층을 패터닝하여 IGZO층을 형성하는 단계와; 상기 IGZO층 상부에 상기 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극이 형성된 상기 기판에 상기 보호층을 적층하는 단계와; 상기 드레인 전극과 중첩되는 위치의 상기 보호층에 콘택홀을 형성하는 단계와; 상기 콘택홀과 연결되어 화소 영역별 패터닝되는 상기 화소 전극을 형성하는 단계를 포함하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법을 제공한다.
그리고, 상기 제 2 IGZO층은 산소의 비율이 상기 제 1 IGZO층의 산소의 비율보다 적어도 10% 많은 것을 특징으로 한다.
그리고, 상기 IGZO층을 형성하는 단계는 상기 IGZO층 상부 중앙에 돌출된 형태의 포토 레지스트 패턴을 형성하는 단계와; 상기 IGZO층을 수소(H2), 헬륨(He), 아르곤(Ar), 질소(N2) 중 어느 하나를 포함하는 가스를 사용하여 플라즈마 처리를 하는 단계를 더욱 포함한다.
그리고, 상기 소스 전극 및 드레인 전극과 상기 IGZO층 사이에 몰리브덴, 또는 티타늄으로 이루어지는 층을 형성하는 단계를 더욱 포함한다.
그리고, 상기 제 1 비율은 1:1:1:3이고, 상기 제 2 비율은 1:1:1:3.3인 것을 포함한다.
본 발명에 따른 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법은, 반도체로 사용되는 제 1 IGZO층과, 도체 특성을 갖는 제 1 및 제 2 측면과 부도체 특성을 갖는 중앙부가 형성된 제 2 IGZO층이 순차적으로 적층된 박막 트랜지스터 및 이의 제조 방법을 제공함으로써, 전하 이동도가 높고, 박막 트랜지스터 내에서 형성되는 기생 커패시터가 감소하며, 박막 트랜지스터를 소형화하여 개구율을 향상시킬 수 있는 효과를 갖는다.
도 1은 종래의 E/S가 형성된 산화물 박막 트랜지스터 어레이 기판의 단면을 나타낸 도면이다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 산화물 박막 트랜지스터 어레이 기판의 박막 트랜지스터를 나타낸 도면이다.
도 3a 내지 도 3l은 본 발명의 실시예에 따른 산화물 박막 트랜지스터 어레이 기판을 제조하는 과정을 나타낸 흐름도이다.
이하, 도면을 참조하여 본 발명의 실시예에 따른 산화물 박막 트랜지스터 어레이 기판을 설명하도록 한다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 산화물 박막 트랜지스터 어레이 기판의 산화물 박막 트랜지스터를 나타낸 도면이다.
본 발명의 실시예에 따른 산화물 TFT 기판(100)은 게이트 배선(127)과 데이터 배선(128)으로 구분되는 단위 화소 영역(SP)이 정의된 어레이 기판(111)과, 게이트 전극(113)과, 게이트 절연막(115)과, 제 1 IGZO층(117a)과 제 2 IGZO층(117b)로 형성되는 IGZO층(117)과, 소스 전극(123)과, 드레인 전극(125)으로 형성되는 박막 트랜지스터(TR)가 게이트 배선(127)과 데이터 배선(128)의 교차점에서 형성된다.
이러한 산화물 TFT 기판(100)을 디스플레이 장치로 구성하기 위해, 게이트 절연막(115), IGZO층(117), 소스 전극(123), 드레인 전극(125)의 상부에 드레인 전극(125)과 중첩되는 위치에 콘택홀(129)이 형성된 보호막(130)과, 이의 상부에 적층되어 단위 화소 영역(SP)별로 패터닝되는 화소 전극(131)이 형성된다.
어레이 기판(111)은 절연성이 있는 것으로, 주로 빛이 통과할 수 있는 유리, 또는 석영이 사용될 수 있으며, 경우에 따라 플라스틱이 사용될 수도 있다.
게이트 전극(113)은 게이트 드라이버(미도시)와 연결되어 제어 신호를 인가받는다.
IGZO층(117)은 제 1 IGZO층(117a)과 제 2 IGZO층(117b)으로 형성되고, 이를 형성하는 제 1 IGZO층(117a)과 제 2 IGZO층(117b)는 각각 서로 다른 전도율을 나타낸다.
IGZO층(117)을 구성하는 제 1 IGZO층(117a)은 인듐, 갈륨, 아연, 산소가 1:1:1:3의 비율로 구성된 비정질 산화물 반도체인 IGZO로 형성되는 것으로, 게이트 전극(113)과 소스 전극(123)에서 동시에 전압을 인가할 때에 한하여 드레인 전극(125)으로 소스 전극(123)의 전압을 인가하는 특징이 있다.
제 2 IGZO층(117b)은 제 1 및 제 2 측부(A1, A2)와 중앙부(B)를 구비하는 것으로, 제 1 및 제 2 측부(A1, A2)는 IGZO층(117)의 양 측면 상부에 형성되는 소스 및 드레인 전극(123, 125)이 제 1 IGZO층(117a)과 전기적으로 연결되는 면적을 증가시키기 위해 높은 전도율을 갖는다.
반면, 중앙부(B)는 소스 및 드레인 전극(123, 125)이 연결된 제 1 및 제 2 측부(A1, A2)간에 전압 인가가 이루어지지 않도록 부도체 특성을 나타낸다.
한편, IGZO층(117)의 양 측면 상부에 형성되는 소스 전극(123)과 드레인 전극(125)은 불투명 금속으로 형성되는 것이 일반적인데, 이들을 증착하기 전에 상기 제 2 IGZO층(117b)는 다량의 O2를 포함하고 있어 소스 및 드레인 전극(123, 125)이 산화되는 것을 방지하기 위해 몰리브덴(Mo), 또는 티타늄(Ti) 등을 단일, 또는 다중 증착할 수 있다.
이러한 구조로 형성되는 산화물 TFT 기판(100)은 5개의 마스크 레이어를 사용하여 형성할 수 있는데, 이는 아래 도 3a 내지 도 3l을 들어 설명하도록 한다.
도 3a 내지 도 3k은 본 발명의 실시예에 따른 산화물 박막 트랜지스터 어레이 기판을 형성하는 과정을 나타낸 흐름도이다.
도 3a에 도시된 바와 같이, 본 발명의 실시예에 따른 TFT 기판을 형성하기 위하여, 어레이 기판(111) 상에 제 1 금속 물질(141)과 제 1 포토 레지스트층(미도시)을 적층한 후, 개구부(O)와 차단부(C)가 형성된 제 1 마스크 레이어(M1)를 사용하여 제 1 포토 레지스트 패턴(151)을 형성한다.
이후, 도 3b에 도시된 바와 같이, 상기 제 1 금속 물질(도 3a의 141)을 식각하여 게이트 전극(113)을 형성한 후, 제 1 포토 레지스트 패턴(도 3a의 151)을 제거하고, 게이트 절연막(115)을 적층한다.
이후, 도 3c에 도시된 바와 같이, 게이트 절연막(115)의 상부에 제 1 IGZO물질층(116a)과 제 2 IGZO물질층(116b)을 증착한다.
이때, 제 1 IGZO물질층(116a)을 형성하는 IGZO의 인듐, 갈륨, 아연, 산소의 비율이 1:1:1:3인 경우, 제 2 IGZO물질층(116b)을 형성하는 IGZO의 인듐, 갈륨, 아연, 산소의 비율은 적어도 1:1:1:3.3이 되어야 한다.
이는 산소의 비율이 높아질수록 전도율이 낮아지고, 산소의 비율이 낮아질수록 전도율이 높아지는 IGZO의 특성에 따른 비율로써, 전자의 이동률을 높이기 위해 제 1 IGZO물질층(116a)의 산소 비율을 낮출 경우에도 제 2 IGZO물질층(116b)의 산소 비율은 제 1 IGZO물질층(116a)의 산소 비율에 비해 적어도 10% 높게 구성되어야 하며, 부도체 수준의 전도율을 나타내도록 형성하는 것이 바람직하다.
이후, 도 3d에 도시된 바와 같이 제 2 포토 레지스트층(미도시)을 적층한 후, 하프톤(H)과 개구부(O)와 차단부(C)가 형성된 제 2 마스크 레이어(M2)를 사용하여 게이트 전극(113)의 중앙에 철부(158)가 형성되도록 노광하여 제 2 포토 레지스트 패턴(152)을 형성하고, 노출된 제 1 및 제 2 IGZO물질층(116a, 116b)을 습식 식각하여 제 1 및 제 2 IGZO층(117a, 117b)으로 형성한다.
이후, 도 3e에 도시된 바와 같이, 제 2 포토 레지스트 패턴(152)을 중앙의 철부(158)만 남도록 애싱(Ashing)한다.
이 경우, 부도체 상태의 제 2 IGZO층(117b)은 게이트 절연막(115)과 제 2 포토 레지스트 패턴(도 3d의 152)의 철부(158)에 맞닿는 면을 제외한 제 1 및 제 2 측부(A1, A2)가 노출된다.
이후, 도 3f와 같이 패터닝된 IGZO층(117)에 대해 플라즈마 처리를 통한 도체화 공정을 진행한다.
단, IGZO를 탈산소화 하기 위해 가스에 포함되는 구성물질(160)은 수소(H2), 헬륨(He), 아르곤(Ar), 질소(N2) 중 어느 하나를 포함한다.
상기와 같은 구성물질(160)로 플라즈마 처리를 진행하면, 제 2 IGZO층(117b)을 구성하는 IGZO의 산소가 IGZO로부터 분리되는 현상이 발생하면서 제 1 및 제 2 측부(A1, A2)의 IGZO 산소 비율이 감소하게 되고, 이에 따라 제 1 및 제 2 측부(A1, A2)는 도체 특성을 나타낸다.
이후, 도 3g에 도시된 바와 같이, 제 2 포토 레지스터 패턴(도 3d의 152)의 철부(도 3f의 158)를 제거한 후, 제 2 IGZO층(117b)의 상부에 제 2 금속 물질(142)과 제 3 포토 레지스트층(148)을 적층한다
한편, 제 2 IGZO층(117b)은 구조 내에 다량의 산소를 포함하고 있어 소스 및 드레인 전극(123, 125)을 산화시킬 수 있는데, 이를 방지하기 위하여 몰리브덴(Mo) 또는 티타늄(Ti)과 같은 금속층을 IGZO층(117)의 상부에 먼저 적층한 후, 제 2 금속 물질(142)을 적층할 수 있다.
이후, 도 3h와 같이 개구부(O)와 차단부(C)가 형성된 제 3 마스크 레이어(M3)를 이용하여 제 3 포토 레지스트층(148)을 노광하고, 제 2 금속 물질(142)을 식각한다.
이때, 제 2 금속 물질(142)은 식각 공정에 의해 도 3i와 같이 소스 전극(123)과 드레인 전극(125)을 형성하며, 이때, 제 2 IGZO층(117b)은 제 2 금속 물질(도 3h의 142)의 식각 공정시 손상될 수 있는 제 1 IGZO층(117a)을 보호하는 역할을 한다.
이후, 도 3j와 같이 보호층(130)과 제 4 포토 레지스트층(149)을 적층한 후, 보호층(130) 하부에 위치하는 드레인 전극(125)과 보호층(130) 상부에 형성되는 화소 전극(도 2b의 131)이 연결될 수 있도록 개구부(O)와 차단부(C)가 형성된 제 4 마스크 레이어(M4)를 이용하여 상기 제 4 포토 레지스트층(149)의 일부를 노광한 후, 보호층(130)을 식각하여 콘택홀(도 2a의 129)을 형성한다.
이후, 도 3k와 같이 콘택홀(129)이 형성된 어레이 기판(111)상에 전극 물질(미도시)과 제 5 포토 레지스트층(미도시)을 적층한 후, 개구부(O)와 차단부(C)가 된 제 5 마스크 레이어(M5)를 이용하여 상기 제 5 포토 레지스트층을 노광함으로써 제 5 포토 레지스트 패턴(150)을 형성한 후, 전극 물질을 식각하고, 도 3l과 같이제 5 포토 레지스트 패턴(150)을 제거하여 화소 전극(131)을 형성한다.
이때, 전극 물질은 가시 투과율이 높고, 전도성이 높은 도체인 것을 사용하는 것이 바람직하다.
이상, 전술한 바와 같이 5번의 마스크 레이어 공정을 통하여 형성되는 산화물 TFT 기판은 반도체로 형성된 제 1 IGZO층(117a)과, 소스 전극(123) 및 드레인 전극(125)을 식각할 때 제 1 IGZO층(117a)이 식각되는 것을 방지하며, 소스 전극(123) 및 드레인 전극(125)이 제 1 IGZO층(117a)과 전기적으로 연결되는 면적을 증가시키는 제 1 및 제 2 측부(A1, A2)와, 이들간에 전압 인가가 발생하지 않도록 높은 저항을 갖는 중앙부(B)로 구성된 제 2 IGZO층(117b)이 형성되는 것으로, 박막 트랜지스터 구조에서 발생하던 기생 커패시터 용량을 감소시키며, 이를 제조하는 공정의 복잡도가 감소할 뿐더러, 고온으로 진행되는 열처리 공정이 없어 어레이 기판(111)의 재료 선택 폭이 다양해지는 장점과 크기가 감소한 박막 트랜지스터에 의해 개구율이 증가하는 장점이 있다.
또한, 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 각 IGZO층의 특성 및 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 산화물 TFT 기판 111 : 어레이 기판
113 : 게이트 전극 115 : 게이트 절연막
117 : IGZO층 A1,A2,B : 제 1, 2측부, 중앙부
123 : 소스 전극 125 : 드레인 전극
130 : 보호층 131 : 화소 전극

Claims (9)

  1. 기판과;
    상기 기판의 일면에 형성되는 게이트 전극과;
    상기 게이트 전극의 상부에 적층되는 게이트 절연막과;
    상기 게이트 절연막의 상부에 형성되는 제 1 IGZO층과, 상기 제 1 IGZO층의 상부에 형성되며 도체 특성을 갖는 제 1 및 제 2 측부와 부도체 특성을 갖는 중앙부로 구분되는 제 2 IGZO층을 포함하는 IGZO층과;
    상기 IGZO층의 상부에 형성되는 소스 전극 및 드레인 전극과;
    상기 소스 및 드레인 전극이 형성된 상기 기판에 적층되는 보호층과;
    상기 보호층 상부에 형성되며, 상기 드레인 전극을 노출하는 콘택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하며,
    상기 소스 전극 및 드레인 전극과 상기 제 2 IGZO층 사이에 적층되는 금속층을 포함하는 산화물 박막 트랜지스터 어레이 기판.
  2. 제 1 항에 있어서,
    상기 제 1 IGZO층은 반도체로 형성되는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이 기판.
  3. 제 1 항에 있어서,
    상기 제 2 IGZO층은 산소의 비율이 상기 제 1 IGZO층의 산소의 비율보다 적어도 10% 많은 산화물 박막 트랜지스터 어레이 기판.
  4. 삭제
  5. 기판과, 상기 기판의 일면에 형성되는 게이트 전극과, 상기 게이트 전극의 상부에 적층되는 게이트 절연막과, 상기 게이트 절연막의 상부에 형성되는 제 1 IGZO층과, 상기 제 1 IGZO층의 상부에 형성되며 도체 특성을 갖는 제 1 및 제 2 측부와 부도체 특성을 갖는 중앙부로 구분되는 제 2 IGZO층을 포함하는 IGZO층과, 상기 IGZO층의 상부에 형성되는 소스 전극 및 드레인 전극과, 상기 소스 및 드레인 전극이 형성된 상기 기판에 적층되는 보호층과, 상기 보호층 상부에 형성되며, 상기 드레인 전극을 노출하는 콘택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하며, 상기 소스 전극 및 드레인 전극과 상기 제2 IGZO층 사이에 적층되는 금속층을 포함하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법에 있어서,
    상기 게이트 전극을 형성하는 단계와;
    상기 게이트 전극이 형성된 상기 기판에 상기 게이트 절연막을 적층하는 단계와;
    상기 게이트 절연막의 상부에 인듐:갈륨:아연:산소의 비율이 제 1 비율을 나타내도록 제 1 IGZO물질층을 적층하고, 상기 제 1 IGZO물질층의 상부에 산소의 비율이 상기 제 1 비율보다 높은 제 2 비율을 나타내도록 제 2 IGZO물질층을 적층하여 IGZO물질층을 형성하는 단계와;
    상기 IGZO물질층을 패터닝하여 IGZO층을 형성하는 단계와;
    상기 제 2 IGZO층 상부에 금속층을 적층하는 단계와;
    상기 금속층 상부에 상기 소스 및 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극이 형성된 상기 기판에 상기 보호층을 적층하는 단계와;
    상기 드레인 전극과 중첩되는 위치의 상기 보호층에 콘택홀을 형성하는 단계와;
    상기 콘택홀과 연결되어 화소 영역별 패터닝되는 상기 화소 전극을 형성하는 단계
    를 포함하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제 2 IGZO층은 산소의 비율이 상기 제 1 IGZO층의 산소의 비율보다 적어도 10% 많은 것을 특징으로 하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.
  7. 제 5 항에 있어서,
    상기 IGZO층을 형성하는 단계는
    상기 IGZO층 상부 중앙에 돌출된 형태의 포토 레지스트 패턴을 형성하는 단계와;
    상기 IGZO층을 수소(H2), 헬륨(He), 아르곤(Ar), 질소(N2) 중 어느 하나를 포함하는 가스를 사용하여 플라즈마 처리를 하는 단계
    를 더욱 포함하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.
  8. 삭제
  9. 제 5 항에 있어서,
    상기 제 1 비율은 1:1:1:3이고, 상기 제 2 비율은 1:1:1:3.3인 것을 포함하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.
KR1020130086867A 2013-07-23 2013-07-23 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법 Active KR102080482B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130086867A KR102080482B1 (ko) 2013-07-23 2013-07-23 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130086867A KR102080482B1 (ko) 2013-07-23 2013-07-23 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150011650A KR20150011650A (ko) 2015-02-02
KR102080482B1 true KR102080482B1 (ko) 2020-02-24

Family

ID=52488007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130086867A Active KR102080482B1 (ko) 2013-07-23 2013-07-23 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102080482B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220013710A (ko) 2020-07-27 2022-02-04 한양대학교 산학협력단 이종 접합 구조의 금속 산화물 반도체층을 갖는 박막 트랜지스터, 이를 포함하는 디스플레이 장치 및 이의 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102563778B1 (ko) * 2015-12-30 2023-08-04 엘지디스플레이 주식회사 박막트랜지스터 및 이를 구비한 표시장치
CN107275412A (zh) * 2017-06-22 2017-10-20 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制作方法、显示面板
CN109037240B (zh) * 2018-07-27 2020-11-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220013710A (ko) 2020-07-27 2022-02-04 한양대학교 산학협력단 이종 접합 구조의 금속 산화물 반도체층을 갖는 박막 트랜지스터, 이를 포함하는 디스플레이 장치 및 이의 제조방법

Also Published As

Publication number Publication date
KR20150011650A (ko) 2015-02-02

Similar Documents

Publication Publication Date Title
US9685469B2 (en) Display with semiconducting oxide and polysilicon transistors
KR102080065B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101233348B1 (ko) 표시 장치 및 그 제조 방법
CN100444005C (zh) 薄膜晶体管阵列面板及其制造方法
KR102127781B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR102075530B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
KR101948171B1 (ko) 유기발광소자표시장치 및 그 제조방법
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
KR101922937B1 (ko) 박막트랜지스터 기판 및 이의 제조 방법
CN108878449A (zh) 阵列基板的制作方法、阵列基板及显示装置
WO2011151970A1 (ja) 薄膜トランジスタ、コンタクト構造、基板、表示装置及びこれらの製造方法
KR102050401B1 (ko) 디스플레이 장치 및 그 제조방법
KR20110113040A (ko) 어레이 기판
KR101134989B1 (ko) 어레이 기판의 제조방법
US9741861B2 (en) Display device and method for manufacturing the same
KR102080482B1 (ko) 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR20120043404A (ko) 표시장치 및 이의 제조방법
KR102449066B1 (ko) 표시장치용 어레이기판 및 그 제조방법
KR102223145B1 (ko) 박막 트랜지스터 기판, 이를 갖는 액정 표시 패널 및 이의 제조방법
US20160254290A1 (en) Low-Temperature Polysilicon Thin Film Transistor Array Substrate and Method of Fabricating the Same, and Display Device
KR20100123535A (ko) 어레이 기판의 제조방법
KR102444782B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN106997903A (zh) 薄膜晶体管及其制作方法
KR20110113042A (ko) 어레이 기판 및 이의 제조방법
CN101582431B (zh) 薄膜晶体管阵列基板及其制造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130723

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180404

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130723

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190620

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20191204

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200218

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200218

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230116

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240115

Start annual number: 5

End annual number: 5