[go: up one dir, main page]

KR102051357B1 - 전기 광학 장치 및 전자 기기 - Google Patents

전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR102051357B1
KR102051357B1 KR1020130053170A KR20130053170A KR102051357B1 KR 102051357 B1 KR102051357 B1 KR 102051357B1 KR 1020130053170 A KR1020130053170 A KR 1020130053170A KR 20130053170 A KR20130053170 A KR 20130053170A KR 102051357 B1 KR102051357 B1 KR 102051357B1
Authority
KR
South Korea
Prior art keywords
power supply
transistor
potential
pixel circuit
relay electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130053170A
Other languages
English (en)
Other versions
KR20130127927A (ko
Inventor
타카유키 기타자와
타케시 노무라
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20130127927A publication Critical patent/KR20130127927A/ko
Application granted granted Critical
Publication of KR102051357B1 publication Critical patent/KR102051357B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/062—Light-emitting semiconductor devices having field effect type light-emitting regions, e.g. light-emitting High-Electron Mobility Transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

전기 광학 장치는, 서로 교차하는 주사선 및 데이터선과, 상기 주사선과 상기 데이터선과의 교차에 대응하여 형성된 화소 회로와, 소정의 전위를 공급하는 전원 배선을 갖는다. 상기 화소 회로는, 발광 소자와, 상기 발광 소자에 흐르는 전류를 제어하는 구동 트랜지스터를 구비하고, 상기 구동 트랜지스터의 게이트 전극은, 제1 중계 전극을 통하여 소정의 노드에 전기적으로 접속되어 있다. 상기 제1 중계 전극은, 상기 전원 배선 및 상기 데이터선과 동일한 층에 형성되어 있으며, 적어도 세 측이, 상기 전원 배선에 의해 둘러싸여 있다.

Description

전기 광학 장치 및 전자 기기{ELECTRO-OPTICAL DEVICE AND ELECTRONIC APPARATUS}
본 발명은, 예를 들면 데이터선의 전위 변동에 수반되는 화질 열화(degradation)를 저감 가능한 전기 광학 장치 및 전자 기기에 관한 것이다.
최근, 유기 발광 다이오드(Organic Light Emitting Diode, 이하 「OLED」라고 함) 소자 등의 발광 소자를 이용한 전기 광학 장치가 각종 제안되고 있다. 이 전기 광학 장치에서는, 주사선과 데이터선과의 교차에 대응하여, 상기 발광 소자나 트랜지스터 등을 포함하는 화소 회로가, 표시해야 할 화상의 화소에 대응하여 형성되는 구성이 일반적이다. OLED를 이용한 화소 회로는, 일반적으로, 데이터선을 통하여 공급되는 데이터 신호의 입력 가부(可否)를 결정하는 기입 트랜지스터와, 데이터 신호에 기초하여 OLED에 공급되는 전류량을 결정하는 구동 트랜지스터와, 데이터선으로부터 공급된 데이터 신호를 보존유지(保持)하는 보존유지 용량을 구비하고 있다. 또한, 고화질화를 목적으로, 보다 많은 소자를 이용한 기술이 있다(예를 들면 특허문헌 1 참조).
일본공개특허공보 2002-341790호
그러나, 상기와 같은 화소 회로의 구성으로 실제 구동을 행하면, 데이터선의 전위 변동에 의해, 노이즈가 발생한다. OLED에 공급되는 전류는 구동 트랜지스터의 게이트·소스 간의 전압으로 정해지기 때문에, 이 노이즈가 구동 트랜지스터의 게이트 노드에 영향을 주면, 정확한 휘도가 표시되지 않고 불균일(unevenness) 등이 발생하고 있었다. 특히, 게이트 노드에 접속된 보존유지 용량을 크게 할 수 없는 경우에 큰 문제가 된다.
종래의 구조에서는, 기생(寄生) 용량을 통하여, 데이터선의 노이즈가 구동 트랜지스터의 게이트 노드에 침입한다. 이에 따라, 보존유지 용량에 축적된 데이터 신호가 변화하고, 구동 트랜지스터를 통하여 OLED 소자에 공급되는 전류도 동일하게 변화한다. 이 변화량이 휘도 불균일(luminance unevenness)로서 시인(視認)되고, 표시 품위 저하를 초래한다.
본 발명은, 전술한 사정을 감안하여 이루어진 것으로, 데이터선의 전위 변동에 수반되는 화질 열화를 저감하는 것을 해결 과제의 하나로 한다.
상기 과제를 해결하기 위해 본 발명에 따른 전기 광학 장치에 있어서는, 서로 교차하는 주사선 및 데이터선과, 상기 주사선과 상기 데이터선과의 교차에 대응하여 형성된 화소 회로와, 소정의 전위를 공급하는 전원 배선을 갖고, 상기 화소 회로는, 발광 소자와, 상기 발광 소자에 흐르는 전류를 제어하는 구동 트랜지스터를 구비하고, 상기 구동 트랜지스터의 게이트 전극은, 제1 중계 전극을 통하여 소정의 노드에 전기적으로 접속되어 있으며, 상기 제1 중계 전극은, 상기 전원 배선 및 상기 데이터선과 동일한 층에 형성되어 있으며, 적어도 세 측(side)이, 상기 전원 배선에 의해 둘러싸여 있는 것을 특징으로 한다.
상기 과제를 해결하기 위해 본 발명에 따른 전기 광학 장치에 있어서는, 서로 교차하는 복수의 주사선 및 복수의 데이터선과, 상기 주사선과 상기 데이터선과의 교차에 대응하여 형성된 복수의 화소 회로와, 상기 복수의 화소 회로의 각각에 대응하여 형성되고, 소정의 전위를 공급하는 전원 배선을 갖고, 상기 복수의 화소 회로의 각각은, 발광 소자와, 상기 발광 소자에 흐르는 전류를 제어하는 구동 트랜지스터를 구비하고, 상기 구동 트랜지스터의 게이트 전극은, 제1 중계 전극을 통하여 소정의 노드에 전기적으로 접속되어 있으며, 상기 제1 중계 전극은, 상기 전원선 및 상기 데이터선과 동일한 층에 형성되어 있으며, 적어도 세 측이, 상기 전원 배선에 의해 둘러싸여 있는 것을 특징으로 한다.
본 발명에 의하면, 구동 트랜지스터의 게이트 전극을 소정의 노드에 전기적으로 접속하는 복수의 중계 전극 중, 데이터선과 동일한 층에 형성되어 있는 제1 중계 전극은, 적어도 세 측이, 전원 배선에 의해 둘러싸여 있기 때문에, 구동 트랜지스터의 게이트 전극의 접속부로의 데이터선으로부터의 노이즈의 침입이 저감된다. 그 결과, 구동 트랜지스터의 게이트 전극의 전위 변동이 억제되고, 구동 트랜지스터를 통하여 발광 소자에 공급되는 전류도 변화하는 일 없이, 정확한 휘도에 의한 표시가 행해지게 된다.
전술한 전기 광학 장치에 있어서, 상기 전원 배선은, 초기화용의 전원 배선, 또는, 전원의 저(低)전위측의 전원 배선을 이용해도 좋다. 이들 전원 배선은, 주사선 구동 회로 또는 데이터선 구동 회로 등에서 사용하는 전원 배선과 비교하여 저임피던스(lower impedance)이기 때문에, 실드 효과(shield effect)가 보다 향상된다.
전술한 전기 광학 장치에 있어서, 상기 제1 중계 전극과 상기 데이터선과의 사이에 상기 전원 배선이 위치하도록 형성하고, 이 전원 배선에 의해 상기 제1 중계 전극을 둘러싸도록 하는 것이 바람직하다. 상기 제1 중계 전극과 상기 데이터선과의 사이에, 상기 제1 중계 전극을 둘러싸는 상기 전원 배선이 위치하고 있기 때문에, 데이터선으로부터 방사되는 노이즈는 전원 배선에 의해 실드된다. 이에 따라, 구동 트랜지스터의 게이트 전극의 접속부로의 데이터선으로부터의 노이즈의 침입을 억제하고, 표시 품질을 향상시킬 수 있다.
전술한 전기 광학 장치에 있어서, 상기 제1 중계 전극은, 상기 전원 배선에 형성된 개구부에 의해, 그 네 측이 둘러싸여 있는 것이 바람직하다. 제1 중계 전극은, 개구부에 형성되고, 그 네 측이 둘러싸여 있기 때문에, 보다 실드 효과가 향상된다.
전술한 전기 광학 장치에 있어서, 상기 제1 중계 전극과는 상이한 층에 형성되고, 상기 구동 트랜지스터의 게이트 전극과 상기 소정의 노드를 전기적으로 접속하는 제2 중계 전극을 갖고, 상기 제2 중계 전극은, 적어도 세 측이, 상기 제2 중계 전극과 동일한 층에 형성된 전원의 고전위측의 전원 배선에 의해 둘러싸여 있는 것이 바람직하다. 이 발명에 의하면, 제2 중계 전극은 고전위측의 전원 배선에 의해 세 측이 둘러싸이기 때문에, 높은 실드 효과가 얻어진다.
또한, 본 발명은, 전기 광학 장치 외에, 전기 광학 장치의 구동 방법이나, 당해 전기 광학 장치를 갖는 전자 기기로서 생각하는 것도 가능하다. 전자 기기로서는, 전형적으로는 헤드 마운트 디스플레이(HMD)나 전자 뷰파인더 등의 표시 장치를 들 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 전기 광학 장치의 구성을 나타내는 사시도이다.
도 2는 도 1의 전기 광학 장치의 구성을 나타내는 블록도이다.
도 3은 도 1의 전기 광학 장치에 있어서의 화소 회로를 나타내는 도면이다.
도 4는 도 1의 전기 광학 장치의 동작을 나타내는 타이밍 차트이다.
도 5는 도 1의 전기 광학 장치의 화소 회로의 구성을 나타내는 평면도이다.
도 6은 도 1의 전기 광학 장치의 화소 회로의 구성을 나타내는 평면도이다.
도 7은 도 1의 전기 광학 장치의 화소 회로의 구성을 나타내는 평면도이다.
도 8은 도 5∼도 7에 있어서의 A-A'선으로 파단한 구성을 나타내는 부분 단면도이다.
도 9는 도 5∼도 7에 있어서의 B-B'선으로 파단한 구성을 나타내는 부분 단면도이다.
도 10은 실시 형태 등에 따른 전기 광학 장치를 이용한 HMD를 나타내는 사시도이다.
도 11은 HMD의 광학 구성을 나타내는 도면이다.
(발명을 실시하기 위한 형태)
이하, 본 발명을 실시하기 위한 형태에 대해서 도면을 참조하여 설명한다.
<실시 형태>
도 1은, 본 발명의 실시 형태에 따른 전기 광학 장치(10)의 구성을 나타내는 사시도이다.
전기 광학 장치(10)는, 예를 들면 헤드 마운트·디스플레이에 있어서 화상을 표시하는 마이크로·디스플레이이다. 전기 광학 장치(10)의 상세에 대해서는 후술하지만, 복수의 화소 회로나 당해 화소 회로를 구동하는 구동 회로 등이 예를 들면 실리콘 기판에 형성된 유기 EL 장치이며, 화소 회로에는, 발광 소자의 일 예인 OLED가 이용되고 있다.
전기 광학 장치(10)는, 표시부에서 개구되는 틀 형상의 케이스(72)에 수납됨과 함께, FPC(Flexible Printed Circuits) 기판(74)의 일단이 접속되어 있다. FPC 기판(74)에는, 반도체 칩의 제어 회로(5)가, COF(Chip On Film) 기술에 의해 실장됨과 함께, 복수의 단자(76)가 설치되어, 도시 생략된 상위(上位) 회로에 접속된다. 당해 상위 회로로부터 복수의 단자(76)를 통하여 화상 데이터가 동기 신호에 동기하여 공급된다. 동기 신호에는, 수직 동기 신호나, 수평 동기 신호, 도트 클록 신호(dot clock signal)가 포함된다. 또한, 화상 데이터는, 표시해야 할 화상의 화소의 계조 레벨(gray scale level)을 예를 들면 8비트로 규정한다.
제어 회로(5)는, 전기 광학 장치(10)의 전원 회로와 데이터 신호 출력 회로의 기능을 겸용하는 것이다. 즉, 제어 회로(5)는, 동기 신호에 따라서 생성된 각종의 제어 신호나 각종 전위를 전기 광학 장치(10)에 공급하는 것 외에, 디지털의 화상 데이터를 아날로그의 데이터 신호로 변환하여, 전기 광학 장치(10)에 공급한다.
도 2는, 실시 형태에 따른 전기 광학 장치(10)의 구성을 나타내는 도면이다. 이 도면에 나타나는 바와 같이, 전기 광학 장치(10)는, 주사선 구동 회로(20)와, 데이터선 구동 회로(30)와, 표시부(100)로 대별된다.
이 중, 표시부(100)에는, 표시해야 할 화상의 화소에 대응한 화소 회로(110)가 매트릭스 형상으로 배열되어 있다. 상세하게는, 표시부(100)에 있어서, m행의 주사선(12)이 도면에 있어서 가로 방향으로 연재(extend)하여 형성되고, 또한, n열의 데이터선(14)이 도면에 있어서 세로 방향으로 연재되고, 그리고, 각 주사선(12)과 서로 전기적인 절연을 유지하여 형성되어 있다. 그리고, m행의 주사선(12)과 n열의 데이터선(14)과의 교차부에 대응하여 화소 회로(110)가 형성되어 있다. 이 때문에, 본 실시 형태에 있어서 화소 회로(110)는, 세로 m행×가로 n열로 매트릭스 형상으로 배열되어 있다.
여기에서, m, n은, 모두 자연수이다. 주사선(12) 및 화소 회로(110)의 매트릭스 중, 행(로우(row))을 구별하기 위해, 도면에 있어서 위로부터 순서대로 1, 2, 3, …, (m-1), m행이라고 부르는 경우가 있다. 마찬가지로 데이터선(14) 및 화소 회로(110)의 매트릭스의 열(컬럼(column))을 구별하기 위해, 도면에 있어서 왼쪽으로부터 순서대로 1, 2, 3, …, n-1, n열이라고 부르는 경우가 있다.
본 실시 형태에서는, 열마다 초기화용의 전원선(16)이 데이터선(14)을 따라 각각 형성되어 있다. 각 전원선(16)에는 초기화용의 리셋 전위로서의 전위 Vorst가 공통으로 급전되어 있다.
그런데, 전기 광학 장치(10)에는, 다음과 같은 제어 신호가 제어 회로(5)에 의해 공급된다. 상세하게는, 전기 광학 장치(10)에는, 주사선 구동 회로(20)를 제어하기 위한 제어 신호 Ctr1과, 데이터선 구동 회로(30)를 제어하기 위한 제어 신호 Ctr2가 공급된다.
주사선 구동 회로(20)는, 프레임의 기간에 걸쳐 주사선(12)을 1행마다 순서대로 주사하기 위한 주사 신호를, 제어 신호 Ctr1에 따라 생성하는 것이다. 여기에서, 1, 2, 3, …, (m-1), m행째의 주사선(12)에 공급되는 주사 신호를, 각각 Gwr(1), Gwr(2), Gwr(3), …, Gwr(m-1), Gwr(m)이라고 표기하고 있다.
또한, 주사선 구동 회로(20)는, 주사 신호 Gwr(1)∼Gwr(m) 외에도, 당해 주사 신호에 동기한 각종의 제어 신호를 행마다 생성하여 표시부(100)에 공급하지만, 도 2에 있어서는 도시를 생략하고 있다. 또한, 프레임의 기간이란, 전기 광학 장치(10)가 1컷(화면)분의 화상을 표시하는 데에 필요로 하는 기간을 말하고, 예를 들면 동기 신호에 포함되는 수직 동기 신호의 주파수가 120㎐이면, 그 1주기분의 8.3밀리초의 기간이다.
또한, 데이터선 구동 회로(30)는, 주사선 구동 회로(20)에 의해 선택된 행에 위치하는 화소 회로(110)에 대하여, 당해 화소 회로(110)의 계조 데이터에 따른 전위의 데이터 신호 Vd(1), Vd(2), …, Vd(n)이, 1, 2, …, n열째의 데이터선(14)에 제어 회로(5)에 의해 공급된다.
도 3을 참조하여 화소 회로(110)에 대해서 설명한다. 또한, 도 3에는, i행째의 주사선(12)과, j열째의 데이터선(14)과의 교차에 대응하는 1화소분의 화소 회로(110)가 나타나 있다. 여기에서, i는, 화소 회로(110)가 배열되는 행을 일반적으로 나타내는 경우의 기호로서, 1 이상 m 이하의 정수이다. 마찬가지로, j는, 화소 회로(110)가 배열되는 열을 일반적으로 나타내는 경우의 기호로서, 1 이상 n 이하의 정수이다.
도 3에 나타나는 바와 같이, 화소 회로(110)는, P채널형의 트랜지스터(121∼125)와, OLED(130)와, 보존유지 용량(132)을 포함한다. 각 화소 회로(110)에 대해서는 서로 동일 구성이기 때문에, i행 j열에 위치하는 것으로 대표하여 설명한다.
i행 j열의 화소 회로(110)에 있어서, 트랜지스터(122)는, 기입 트랜지스터로서 기능하는 것이며, 그 게이트 노드는 i행째의 주사선(12)에 접속되고, 그 드레인 또는 소스 노드의 한쪽이 j열째의 데이터선(14)에 접속되고, 다른 한쪽이 트랜지스터(121)에 있어서의 게이트 노드 g와, 보존유지 용량(132)의 일단과, 트랜지스터(123)의 드레인 노드에 각각 접속되어 있다. 여기에서, 트랜지스터(121)의 게이트 노드에 대해서는, 다른 노드와 구별하기 위해 g라고 표기한다.
i행째의 주사선(12), 즉, 트랜지스터(122)의 게이트 노드에는, 주사 신호 Gwr(i)가 공급된다.
트랜지스터(121)는, 구동 트랜지스터로서 기능하는 것이며, 그 소스 노드는 고위측 전원선(160)에 접속되고, 그 드레인 노드가 트랜지스터(123)의 소스 노드와, 트랜지스터(124)의 소스 노드에 각각 접속되어 있다. 여기에서, 고위측 전원선(160)에는, 화소 회로(110)에 있어서 전원의 고위측이 되는 기판 전위 Vel이 급전된다.
트랜지스터(123)는, 보상용 트랜지스터로서 기능하는 것이며, 그 게이트 노드에는 제어 신호 Gcmp(i)가 공급된다.
트랜지스터(124)는, 발광 제어 트랜지스터로서 기능하는 것이며, 그 게이트 노드에는 제어 신호 Gel(i)이 공급되고, 그 드레인 노드는 트랜지스터(125)의 소스 노드와 OLED(130)의 애노드에 각각 접속되어 있다.
트랜지스터(125)는, 초기화용 트랜지스터로서 기능하는 것이며, 그 게이트 노드에는 제어 신호 Gorst(i)가 공급되고, 그 드레인 노드는 j열째에 대응한 초기화용의 전원선(16)에 접속되어 전위 Vorst로 유지되어 있다.
보존유지 용량(132)의 타단은, 고위측 전원(160)에 접속된다. 이 때문에, 보존유지 용량(132)은, 트랜지스터(121)의 소스·드레인 간의 전압을 보존유지하게 된다. 또한, 보존유지 용량(132)으로서는, 트랜지스터(121)의 게이트 노드 g에 기생하는 용량을 이용해도 좋고, 서로 상이한 도전층에서 절연층을 협지함으로써 형성되는 용량을 이용해도 좋다.
본 실시 형태에 있어서 전기 광학 장치(10)는 실리콘 기판에 형성되기 때문에, 트랜지스터(121∼125)의 기판 전위에 대해서는 전위 Vel로 하고 있다.
OLED(130)의 애노드는, 화소 회로(110)마다 개별적으로 형성되는 화소 전극이다. 이에 대하여, OLED(130)의 캐소드는, 화소 회로(110)의 전체에 걸쳐 공통으로 형성되는 공통 전극(118)이며, 화소 회로(110)에 있어서 전원의 저위측이 되는 전위 Vct로 유지되어 있다.
OLED(130)는, 상기 실리콘 기판에 있어서, 애노드와 광투과성을 갖는 캐소드로 백색광을 발하는 유기 EL층을 협지한 소자이다. 그리고, OLED(130)의 출사(出射)측(캐소드측)에는 RGB의 어느 하나에 대응한 컬러 필터가 겹쳐진다.
이러한 OLED(130)에 있어서, 애노드로부터 캐소드에 전류가 흐르면, 애노드로부터 주입된 정공(正孔)과 캐소드로부터 주입된 전자가 유기 EL층에서 재결합하여 여기자(勵起子)가 생성되고, 백색광이 발생한다. 이때에 발생한 백색광은, 실리콘 기판측(애노드)과는 반대측의 캐소드를 투과하고, 컬러 필터에 의한 착색을 거쳐, 관찰자측에 시인되는 구성으로 되어 있다.
<전기 광학 장치의 동작>
다음으로, 도 4를 참조하여 전기 광학 장치(10)의 동작에 대해서 설명한다. 도 4는, 전기 광학 장치(10)에 있어서의 각 부(各部)의 동작을 설명하기 위한 타이밍 차트이다.
이 도면에 나타나는 바와 같이, 주사 신호 Gwr(1)∼Gwr(m)이 순차 L레벨로 전환되어, 1프레임의 기간에 있어서 1∼m행째의 주사선(12)이 1수평 주사 기간(H)마다 순서대로 주사된다.
1수평 주사 기간(H)에서의 동작은, 각 행의 화소 회로(110)에 걸쳐 공통이다. 그래서 이하에 대해서는, i행째가 수평 주사되는 주사 기간에 있어서, 특히 i행 j열의 화소 회로(110)에 대해서 주목하여 동작을 설명한다.
본 실시 형태에서는 i행째의 주사 기간은, 크게 나누면, 도 4에 있어서 (b)로 나타나는 초기화 기간과 (c)로 나타나는 보상 기간과 (d)로 나타나는 기입 기간으로 나누어진다. 그리고, (d)의 기입 기간의 후, 사이를 두고 (a)로 나타나는 발광 기간이 되고, 1프레임의 기간 경과 후에 재차 i행째의 주사 기간에 이른다. 이 때문에, 시간의 순서로 말하면, (발광 기간)→초기화 기간→보상 기간→기입 기간→(발광 기간)이라는 사이클의 반복이 된다.
<발광 기간>
설명의 편의상, 초기화 기간의 전제가 되는 발광 기간부터 설명한다. 도 4에 나타내는 바와 같이, i행째의 발광 기간에서는, 주사 신호 Gwr(i)이 H레벨이며, 제어 신호 Gel(i)은 L레벨이다. 또한, 논리 신호인 제어 신호 Gel(i), Gcmp(i), Gorst(i) 중, 제어 신호 Gel(i)이 L레벨이며, 제어 신호 Gcmp(i), Gorst(i)가 H레벨이다.
이 때문에, 도 3에 나타내는 i행 j열의 화소 회로(110)에 있어서는, 트랜지스터(124)가 온(on)되는 한편, 트랜지스터(122, 123, 125)가 오프(off)한다. 따라서, 트랜지스터(121)는, 게이트·소스 간의 전압 Vgs에 따른 전류 Ids를 OLED(130)에 공급한다. 후술하는 바와 같이, 본 실시 형태에 있어서 발광 기간에서의 전압 Vgs는, 트랜지스터(121)의 문턱값 전압으로부터, 데이터 신호의 전위에 따라서 레벨 시프트한 값이다. 이 때문에, OLED(130)에는, 계조 레벨에 따른 전류가 트랜지스터(121)의 문턱값 전압을 보상한 상태로 공급되게 된다.
또한, i행째의 발광 기간은, i행째 이외가 수평 주사되는 기간이기 때문에, 데이터선(14)의 전위는 적절하게 변동한다. 단, i행째의 화소 회로(110)에 있어서는, 트랜지스터(122)가 오프되어 있기 때문에, 여기에서는, 데이터선(14)의 전위 변동을 고려하고 있지 않다.
<초기화 기간>
다음으로 i행째의 주사 기간에 이르면, 우선, 제1 기간으로서 (b)의 초기화 기간이 개시된다. 초기화 기간에서는, 발광 기간과 비교하여, 제어 신호 Gel(i)이 H레벨로, 제어 신호 Gorst(i)가 L레벨로, 각각 변화한다.
이 때문에, 도 3에 나타내는 i행 j열의 화소 회로(110)에 있어서는 트랜지스터(124)가 오프하고, 트랜지스터(125)가 온된다. 이에 따라 OLED(130)에 공급되는 전류의 경로가 차단됨과 함께, OLED(130)의 애노드가 전위 Vorst에 리셋된다.
OLED(130)는, 전술한 바와 같이 애노드와 캐소드로 유기 EL층을 협지한 구성이기 때문에, 애노드·캐소드의 사이에는, 용량이 병렬로 기생한다. 발광 기간에 있어서 OLED(130)에 전류가 흐르고 있었을 때에, 당해 OLED(130)의 애노드·캐소드 간의 양단 전압이 당해 용량에 의해 보존유지되지만, 이 보존유지 전압은, 트랜지스터(125)의 온에 의해 리셋된다. 이 때문에, 본 실시 형태에서는, 후속하는 발광 기간에 있어서 OLED(130)에 재차 전류가 흐를 때에, 당해 용량으로 보존유지되어 있는 전압의 영향을 받기 어려워진다.
상세하게는, 예를 들면 고휘도의 표시 상태로부터 저휘도의 표시 상태로 바뀔 때, 리셋하지 않는 구성이면, 휘도가 높은(대전류가 흘렀을) 때의 고전압이 보존유지되어 버리기 때문에, 다음으로, 소전류를 흘리려 해도, 과잉한 전류가 흘러 버려, 저휘도의 표시 상태로 만들 수 없게 된다. 이에 대하여, 본 실시 형태에서는, 트랜지스터(125)의 온에 의해 OLED(130)의 애노드의 전위가 리셋되기 때문에, 저휘도측의 재현성을 높일 수 있게 된다.
또한, 본 실시 형태에 있어서, 전위 Vorst에 대해서는, 당해 전위 Vorst와 공통 전극(118)의 전위 Vct와의 차가 OLED(130)의 발광 문턱값 전압을 하회하도록 설정된다. 이 때문에, 초기화 기간(다음에 설명하는 보상 기간 및 기입 기간)에 있어서, OLED(130)는 오프(비(非)발광) 상태이다.
<보상 기간>
i행째의 주사 기간에서는, 다음으로 제2 기간으로서 (c)의 보상 기간이 된다. 보상 기간에서는 초기화 기간과 비교하여, 주사 신호 Gwr(i) 및 제어 신호 Gcmp(i)가 L레벨이 된다. 한편, 보상 기간에서는, 제어 신호 Gref가 H레벨로 유지된 상태에서 제어 신호/Gini가 H레벨이 된다.
보상 기간에 있어서 트랜지스터(123)가 온되기 때문에, 트랜지스터(121)는 다이오드 접속이 된다. 이 때문에, 트랜지스터(121)에는 드레인 전류가 흘러, 게이트 노드 g 및 데이터선(14)을 충전(充電)한다. 상세하게는, 전류가, 고위측 전원선(160)→트랜지스터(121)→트랜지스터(123)→트랜지스터(122)→j열째의 데이터선(14)이라는 경로로 흐른다. 이 때문에, 트랜지스터(121)의 온에 의해 서로 접속 상태에 있는 데이터선(14) 및 게이트 노드 g의 전위는 상승한다.
단, 상기 경로에 흐르는 전류는, 트랜지스터(121)의 문턱값 전압을 ｜Vth｜로 하면, 게이트 노드 g가 전위(Vel-｜Vth｜)에 가까워짐에 따라 흐르기 어려워지기 때문에, 보상 기간의 종료에 이르기까지, 데이터선(14) 및 게이트 노드 g는 전위(Vel-｜Vth｜)에서 포화된다. 따라서, 보존유지 용량(132)은, 보상 기간의 종료에 이르기까지 트랜지스터(121)의 문턱값 전압 ｜Vth｜를 보존유지하게 된다.
<기입 기간>
보상 기간 후, 제3 기간으로서 (d)의 기입 기간에 이른다. 기입 기간에서는, 제어 신호 Gcmp(i)가 H레벨이 되기 때문에, 트랜지스터(121)의 다이오드 접속이 해제된다. j열째의 데이터선(14)으로부터 i행 j열의 화소 회로(110)에 있어서의 게이트 노드 g에 이르기까지의 경로에 있어서의 전위는, 보존유지 용량(132)에 의해 (Vel-｜Vth｜)로 유지된다.
<발광 기간>
i행째의 기입 기간이 종료된 후, 1수평 주사 기간의 사이를 두고 발광 기간에 이른다. 이 발광 기간에서는, 전술한 바와 같이 제어 신호 Gel(i)이 L레벨이 되기 때문에, i행 j열의 화소 회로(110)에 있어서는, 트랜지스터(124)가 온된다. OLED(130)에는, 계조 레벨에 따른 전류가 트랜지스터(121)의 문턱값 전압을 보상한 상태에서 공급된다.
이러한 동작은, i행째의 주사 기간에 있어서, j열째의 화소 회로(110) 이외의 i행째의 다른 화소 회로(110)에 있어서도 시간적으로 병렬하여 실행된다. 또한, 이러한 i행째의 동작은, 실제로는, 1프레임의 기간에 있어서 1, 2, 3, …, (m-1), m행째의 순번으로 실행됨과 함께, 프레임마다 반복된다.
이상과 같은 화소 회로(110)에 있어서는, 데이터선(14)과 화소 회로(110)에 있어서의 게이트 노드 g와의 사이에는 기생 용량이 실제로는 기생한다. 이 때문에, 데이터선(14)의 전위 변화폭이 크면 당해 기생 용량을 통하여 게이트 노드 g에 전파되고, 소위 크로스 토크나 불균일 등이 발생하여 표시 품위를 저하시킨다. 당해 기생 용량의 영향은, 화소 회로(110)가 미세화되었을 때에 현저하게 나타난다.
그러나, 본 실시 형태에 있어서는, 후술하는 바와 같이, 트랜지스터(121)의 게이트 전극과, 다른 트랜지스터 혹은 보존유지 용량과의 접속부가, 그 네 측을 초기화용의 전원선(16)에 의해 둘러싸여 있기 때문에, 데이터선(14)의 전위 변동 등에 의해 노이즈가 발생했다고 해도, 트랜지스터(121)의 게이트 전극과, 다른 트랜지스터 혹은 보존유지 용량과의 접속부가 노이즈의 영향을 받는 일이 없고, 트랜지스터(121)의 게이트 전극의 전위 변동이 억제된다. 그 결과, 양호한 표시 품위가 실현된다. 상세하게는 후술한다.
본 실시 형태에 의하면, 트랜지스터(125)를 온시키는 기간, 즉 OLED(130)의 리셋 기간으로서, 주사 기간보다 긴 기간, 예를 들면 2수평 주사 기간을 확보할 수 있기 때문에, 발광 기간에 있어서 OLED(130)의 기생 용량에 보존유지된 전압을 충분히 초기화할 수 있다.
또한, 본 실시 형태에 의하면, 트랜지스터(121)에 의해 OLED(130)에 공급되는 전류 Ids는, 문턱값 전압의 영향이 상쇄된다. 이 때문에, 본 실시 형태에 의하면, 트랜지스터(121)의 문턱값 전압이 화소 회로(110)마다 불균일해도, 그 불균일이 보상되어, 계조 레벨에 따른 전류가 OLED(130)에 공급되기 때문에, 표시 화면의 일양성(uniformity)을 손상시키는 바와 같은 표시 불균일의 발생이 억제되는 결과, 고품위의 표시가 가능해진다.
또한, 본 실시 형태에 의하면, 트랜지스터(121)의 게이트 전극과, 다른 트랜지스터 혹은 보존유지 용량과의 접속부가, 그 네 측을 초기화용의 전원선(16)에 의해 둘러싸여 있기 때문에, 데이터선(14)의 전위 변동 등에 의해 노이즈가 발생했다고 해도, 트랜지스터(121)의 게이트 전극과, 다른 트랜지스터 혹은 보존유지 용량과의 접속부가 노이즈의 영향을 받는 일이 없어, 트랜지스터(121)의 게이트 전극의 전위 변동이 억제된다. 그 결과, 표시 불균일 등의 표시 불량을 저감할 수 있다.
<화소 회로의 구조>
다음으로, 이 화소 회로(110)의 구조에 대해서, 도 5 내지 도 9를 참조하여 설명한다.
도 5는, 1개의 화소 회로(110)의 기판으로부터 제2 층간 절연막까지의 구성을 나타내는 평면도이고, 도 6은, 1개의 화소 회로(110)의 기판으로부터 제3 층간 절연막까지의 구성을 나타내는 평면도이다. 또한, 도 7은, 도 6의 제3 층간 절연막 상에 전원선을 형성한 상태의 구성을 나타내는 평면도이다. 도 8은, 도 5∼도 7에 있어서의 A-A'선으로 파단한 부분 단면도, 도 9는, 도 5∼도 7에 있어서의 B-B'선으로 파단한 부분 단면도이다.
또한, 도 5는, 톱 이미션(top emission)의 화소 회로(110)를 관찰측으로부터 평면에서 본 경우의 배선 구조를 나타내고 있지만, 간략화를 위해, 기판 전위 Vel을 공급하는 전원선보다도 상층에 형성되는 구조체를 생략하고 있다. 또한, 이하의 각 도면에 있어서는, 각 층, 각 부재, 각 영역 등을 인식 가능한 크기로 하기 위해, 축척을 상이하게 하고 있다.
우선, 도 5에 나타나는 바와 같이, 기초가 되는 기판(2)이 설치되어 있다. 기판(2)은, 평판 형상으로 설치되지만, 도 5에 있어서는, 각 트랜지스터의 위치가 용이하게 이해되도록, 섬 형상으로 나타내고 있다.
기판(2)에는, 트랜지스터를 형성하기 위한 능동 영역(143)이 형성되어 있다. 여기에서, 능동 영역이란 MOS형 트랜지스터가 형성되기 위한 영역이며, 소스/드레인 영역에 해당된다. 능동 영역(143)은, 트랜지스터(124)를 구성하는 것이다. 또한, 이 능동 영역(143)과 동일하게, 기판(2)에는, 도 5에 나타내는 바와 같이, 능동 영역(140, 141, 142)이 형성되어 있다. 능동 영역(140)은 트랜지스터(122) 및 트랜지스터(123)를 구성하고, 능동 영역(141)은 트랜지스터(121)를 구성하고, 능동 영역(142)은 트랜지스터(125)를 구성하는 것이다.
도 8에 나타나는 바와 같이, 능동 영역(140)의 전면(全面)을 덮도록, 게이트 절연막(17)이 형성되어 있다. 이 능동 영역(140)은, 도 5에 나타내는 바와 같이, 트랜지스터(122) 및 트랜지스터(123)의 소스 또는 드레인이며, 이 능동 영역(140)과 동일한 층에는, 트랜지스터(121)의 소스 또는 드레인인 능동 영역(141), 트랜지스터(124)의 소스 또는 드레인인 능동 영역(143) 및, 트랜지스터(125)의 소스 또는 드레인인 능동 영역(142)이 형성되어 있다. 그리고, 도 8에 나타내는 게이트 절연막(17)은, 능동 영역(141∼143)의 거의 전면을 덮도록 형성되어 있다. 게이트 절연막(17)의 표면에는, 알루미늄이나 폴리실리콘 등의 게이트 배선층이 형성됨과 함께, 당해 게이트 배선층을 패터닝함으로써, 예를 들면 도 8에 나타내는 바와 같이, 게이트 전극(144)이 형성되어 있다. 게이트 전극(144)은 트랜지스터(121)의 게이트 전극이며, 이 게이트 전극(144)과 동일한 계층에는, 도 5에 나타내는 바와 같이, 트랜지스터(122)의 게이트 전극(145), 트랜지스터(123)의 게이트 전극(146), 트랜지스터(124)의 게이트 전극(148), 트랜지스터(125)의 게이트 전극(147)이 형성되어 있다.
도 8에 있어서, 게이트 전극(144) 또는 게이트 절연막(17)을 덮도록 제1 층간 절연막(18)이 형성되어 있다. 제1 층간 절연막(18)의 표면에는 도전성의 배선층이 성막됨과 함께, 당해 배선층의 패터닝에 의해 중계 전극(41)이 형성되어 있다. 이 중계 전극(41)과 동일한 층에는, 도 5에 나타내는 바와 같이, 중계 전극(42, 43, 44, 45, 46)이 각각 형성되어 있다.
이 중, 중계 전극(41)은, 제1 층간 절연막(18)을 개공(開孔)하는 콘택트홀(31)을 통하여 트랜지스터(121)의 게이트 전극(144)에 접속되어 있다. 또한, 중계 전극(41)은, 제1 층간 절연막(18) 및 게이트 절연막(17)을 각각 개공하는 콘택트홀(32)을 통하여 트랜지스터(122) 및 트랜지스터(123)의 능동 영역(140)에 접속되어 있다.
또한, 도 5에 있어서 이종(異種)의 배선층끼리가 겹치는 부분에 있어서 「□」표시에 「×」표시를 붙인 부분이 콘택트홀이다.
도 5에 있어서, 중계 전극(42)의 일단은, 제1 층간 절연막(18)을 개공하는 콘택트홀(33)을 통하여 트랜지스터(122)의 능동 영역(140)에 접속되는 한편, 중계 전극(42)의 타단은, 후술하는 제2 층간 절연막(19)을 개공하는 콘택트홀(34)을 통하여 데이터선(14)에 접속된다.
중계 전극(43)의 일단은, 제1 층간 절연막(18) 및 게이트 절연막(17)을 각각 개공하는 콘택트홀(36)을 통하여 트랜지스터(123)의 능동 영역(140)에 접속되는 한편, 중계 전극(43)의 타단은, 제1 층간 절연막(18) 및 게이트 절연막(17)을 개공하는 콘택트홀(35)을 통하여 트랜지스터(121)의 능동 영역(141)에 접속된다.
중계 전극(44)의 일단은, 제1 층간 절연막(18) 및 게이트 절연막(17)을 각각 개공하는 콘택트홀(37)을 통하여 트랜지스터(125)의 능동 영역(142)에 접속되는 한편, 중계 전극(44)의 타단은 후술하는 제2 층간 절연막(19)을 개공하는 콘택트홀(38)을 통하여, 초기화용의 전원선(16)에 접속되어 있다.
중계 전극(45)의 일단은, 제1 층간 절연막(18) 및 게이트 절연막(17)을 각각 개공하는 콘택트홀(39)을 통하여 트랜지스터(124)의 능동 영역(143)에 접속되는 한편, 중계 전극(45)의 타단은, 제1 층간 절연막(18) 및 게이트 절연막(17)을 각각 개공하는 콘택트홀(50)을 통하여 트랜지스터(125)의 능동 영역(142)에 접속되어 있다.
중계 전극(46)의 일단은, 제1 층간 절연막(18) 및 게이트 절연막(17)을 각각 개공하는 콘택트홀(40)을 통하여 트랜지스터(124)의 능동 영역(143)에 접속되는 한편, 중계 전극(46)의 타단은, 제1 층간 절연막(18) 및 게이트 절연막(17)을 각각 개공하는 콘택트홀(35)을 통하여 트랜지스터(121)의 능동 영역(141)에 접속되어 있다.
또한, 전술한 중계 전극(41, 42, 43, 44, 45, 46)과 동일한 계층에는, 도 5에 나타내는 바와 같이, 주사선(12), 제어선(114, 115, 118), 중계 전극(116) 및, 실드 배선(117)이 형성되어 있다.
주사선(12)은, 제1 층간 절연막(18)을 개공하는 콘택트홀(51)을 통하여 트랜지스터(122)의 게이트 전극(145)에 접속되어 있다.
제어선(118)은, 제1 층간 절연막(18)을 개공하는 콘택트홀(52)을 통하여 트랜지스터(123)의 게이트 전극(146)에 접속되어 있다.
제어선(114)은, 제1 층간 절연막(18)을 개공하는 콘택트홀(54)을 통하여 트랜지스터(125)의 게이트 전극(147)에 접속되어 있다.
제어선(115)은, 제1 층간 절연막(18)을 개공하는 콘택트홀(53)을 통하여 트랜지스터(124)의 게이트 전극(148)에 접속되어 있다.
중계 전극(116)은, 후술하는 제2 층간 절연막(19) 및 제3 층간 절연막(15)을 개공하는 콘택트홀(57)을 통하여 후술하는 고위측 전원선(160)에 접속된다.
또한, 실드 배선(117)은, 평면적으로 보아, 도 5에 나타내는 화소의 오른쪽 옆의 화소에 있어서의 초기화용의 전원선(16)의 하방(下方)으로부터, 도 5에 나타내는 화소의 데이터선(14)(데이터선(14)은 도 6에 나타남)의 하방에 이르는 위치까지 연장 형성되어 있고, 도 5에 나타내는 바와 같이, 데이터선(14)의 길이 방향의 폭도 넓어지도록 형성되어 있다.
도 5에 나타내는 트랜지스터(121)의 게이트 전극(144) 상에 나타나 있는 실드 배선(117)은, 도 5에 나타내는 화소의 왼쪽 옆의 화소의 데이터선(14)까지 연장 형성되어 있다.
실드 배선(117)은, 도 8에 나타내는 바와 같이, 후술하는 제2 층간 절연막(19)을 개공하는 콘택트홀(55)을 통하여 초기화용의 전원선(16)에 접속된다.
도 8에 나타내는 바와 같이, 중계 전극(41, 42, 43, 44, 45, 46) 및, 주사선(12), 제어선(118, 114, 115), 중계 전극(116), 실드 배선(117) 또는 제1 층간 절연막(18)을 덮도록 제2 층간 절연막(19)이 형성되어 있다. 제2 층간 절연막(19)의 표면에는 도전성의 배선층이 성막됨과 함께, 당해 배선층의 패터닝에 의해 데이터선(14) 및 초기화용의 전원선(16)이 각각 형성되어 있다.
도 6은, 제2 층간 절연막(19)의 표면에, 데이터선(14) 및 초기화용의 전원선(16)을 형성한 상태를 평면적으로 본 도면이다.
도 6에 나타내는 바와 같이, 초기화용의 전원선(16)은, 트랜지스터(121) 및 트랜지스터(124)의 전면을 덮도록 형성되지만, 초기화용의 전원선(16)에는 개구부(170)가 형성되어 있어, 트랜지스터(121)의 게이트 전극(144)으로부터 콘택트홀(31) 및 중계 전극(41)에 이르는 접속부의 네 측을 둘러싸도록 구성되어 있다.
또한, 도 6에는 도시를 생략하고 있지만, 도 8 및 도 9에 나타내는 바와 같이, 트랜지스터(121)의 게이트 전극(144)으로부터 콘택트홀(31) 및 중계 전극(41)에 이르는 접속부의 상층 위치에는, 제2 층간 절연막(19)을 개공하는 콘택트홀(60)을 통하여, 중계 전극(61)이 형성되어 있다.
초기화용의 전원선(16)은, 제2 층간 절연막(19)을 개공하는 콘택트홀(38)을 통하여 중계 전극(44)에 접속되고, 중계 전극(44)을 통하여 트랜지스터(124)의 능동 영역(142)에 접속되어 있다.
또한, 도 8에 나타내는 바와 같이, 초기화용의 전원선(16)은, 제2 층간 절연막(19)을 개공하는 콘택트홀(55)을 통하여 실드 배선(117)에 접속되어 있다.
또한, 본 실시 형태에 있어서는, 초기화용의 전원선(16)에는, 개구부(171)가 형성되어 있으며, 트랜지스터(124)의 능동 영역(143)으로부터 상층에 접속되는 접속부의 주위를 둘러싸도록 구성되어 있다. 이 접속부에는, 상층에 있어서, OLED(130)의 양(陽)극이 접속된다.
초기화용의 전원선(16)과 동일한 층에는, 데이터선(14)이 형성되어 있으며, 데이터선(14)은, 제2 층간 절연막(19)을 개공하는 콘택트홀(34)을 통하여 중계 전극(42)에 접속되어 있다.
화소 피치를 세밀하게 한 경우에는, 도 6에 나타내는 바와 같이, 데이터선(14)과, 트랜지스터(121)의 게이트 전극(144)의 상층(上層)으로의 접속부가 가까워지지만, 전술한 바와 같이, 이 접속부의 네 측은, 초기화용의 전원선(16)에 의해 둘러싸여 있기 때문에, 게이트 전극(144)의 상층으로의 접속부가, 데이터선(14)의 전위 변동에 기인하는 노이즈의 영향을 받는 일이 없어진다.
도 8 및 도 9에 나타내는 바와 같이, 초기화용의 전원선(16), 데이터선(14) 및, 중계 전극(61)의 전면을 덮도록, 제3 층간 절연층(15)이 형성된다.
제3 층간 절연층(15)의 표면에는, 도 8 및 도 9에 나타내는 바와 같이, 고전위 전원선(160)이 형성된다.
도 7은, 제3 층간 절연막(15)의 표면에, 고전위 전원선(160)을 형성한 상태를 평면적으로 본 도면이다.
도 7에 나타내는 바와 같이, 고전위 전원선(160)은, 화소의 전체를 덮도록 형성되지만, 고전위 전원선(160)에는 개구부(172)가 형성되어 있어, 트랜지스터(121)의 게이트 전극(144)으로부터 콘택트홀(31) 및 중계 전극(41), 나아가서는, 콘택트홀(60) 및 중계 전극(61)에 이르는 접속부의 네 측을 둘러싸도록 구성되어 있다.
또한, 도 7에는 도시되어 있지 않지만, 도 8 및 도 9에 나타내는 바와 같이, 트랜지스터(121)의 게이트 전극(144)으로부터 콘택트홀(31) 및 중계 전극(41), 나아가서는, 콘택트홀(60) 및 중계 전극(61)에 이르는 접속부의 상층 위치에는, 제3 층간 절연막(15)을 개공하는 콘택트홀(62)을 통하여, 중계 전극(63)이 형성되어 있다.
또한, 본 실시 형태에 있어서는, 고전위 전원선(160)에는, 개구부(173)가 형성되어 있으며, 트랜지스터(124)의 능동 영역(143)으로부터 상층에 접속되는 접속부의 주위를 둘러싸도록 구성되어 있다. 이 접속부에는, 상층에 있어서, OLED(130)의 양극이 접속된다.
또한, 고전위 전원선(160)은, 제2 층간 절연막(19) 및 제3 층간 절연막(15)을 개공하는 콘택트홀(57)을 통하여, 중계 전극(116)에 접속된다. 이 접속 라인에 의해, 트랜지스터(121)의 소스 노드 또는 드레인 노드에 기판 전위 Vel이 공급된다.
또한, 전기 광학 장치(10)로서의 이후의 구조에 대해서는 도시 생략하지만, 초기화용의 전원선(16)의 개구부(171) 및 고전위 전원선(160)의 개구부(173)에 의해, 초기화용의 전원선(16)과 고전위 전원선(160)에 둘러싸이는, 트랜지스터(124)의 능동 영역(143)으로부터 상층에 접속되는 접속부에는, OLED(130)의 양극이 접속되고, 이 양극에 화소 회로(110)마다 유기 EL 재료로 이루어지는 발광층이 적층됨과 함께, 각 화소 회로(110)에 걸쳐 공통의 투명 전극이, 음극을 겸하는 공통 전극(118)으로서 형성된다. 이에 따라, 발광 소자(150)는, 서로 대향하는 양극과 음극으로 발광층을 협지한 OLED가 되고, 양극으로부터 음극을 향해 흐르는 전류에 따른 휘도로 발광하여, 기판(2)과는 반대 방향을 향해 관찰되게 된다(톱 이미션 구조). 이 밖에도, 발광층을 대기로부터 차단하기 위한 밀봉 유리 등이 설치되지만, 설명은 생략한다.
또한, 트랜지스터(121)의 게이트 전극(144)으로부터 콘택트홀(31) 및 중계 전극(41), 콘택트홀(60) 및 중계 전극(61), 나아가서는, 콘택트홀(62) 및 중계 전극(63)에 이르는 접속부의 상층에는, 게이트 노드 전극이 형성되고, 이 게이트 노드 전극의 하층과 고전위 전원선(160) 사이에, 도 3에 나타내는 보존유지 용량(132)이 형성된다. 단, 간략화를 위해 도 8 및 도 9에 있어서의 도시는 생략한다.
이상과 같이, 트랜지스터(121)의 게이트 전극(144)으로부터, 상층부의 게이트 노드 전극에 이르는 접속부 중, 데이터선(14)과 동일한 층에 형성된 중계 전극(61)은, 초기화용의 전원선(16)의 개구부(170)에 의해, 네 측이 둘러싸여 있다. 또한, 상기 접속부 중, 중계 전극(61)의 상층에 형성되는 중계 전극(63)은, 고전위 전원선(160)의 개구부(172)에 의해, 네 측이 둘러싸여 있다.
따라서, 데이터선(14)의 전위 변동에 의해 노이즈가 발생해도, 초기화용의 전원선(16) 및 고전위 전원선(160)에 의해, 구동 트랜지스터로서 기능하는 트랜지스터(121)의 게이트 전극의 접속부로의 데이터선(14)의 노이즈의 침입이 방지된다. 그 결과, 보존유지 용량에 축적한 데이터 신호가 변화하는 일이 없고, 구동 트랜지스터로서 기능하는 트랜지스터(121)를 통하여 OLED(130)에 공급되는 전류도 변화하는 일이 없어, 정확한 휘도에 의한 표시가 행해지게 된다.
또한, 본 실시 형태에 있어서는, OLED(130)의 양극과의 접속부에 대해서도, 초기화용의 전원선(16) 및 고전위 전원선(160)에 의해 네 측이 둘러싸여 있기 때문에, 데이터선(14)의 전위 변동에 의한 노이즈가, OLED(130)의 양극에 침입하는 일이 없어, 정확한 휘도에 의한 표시가 보다 한층 확실하게 행해지게 된다.
게다가, 본 실시 형태에 있어서는, 옆의 화소에 있어서의 초기화용의 전원선(16)에 접속된 실드 배선(117)이, 당해 화소의 데이터선(14)과 교차하는 위치까지 연장 형성되어 있어, 이 교차부에 있어서 병행 평판 용량이 형성되어 있다. 이 병행 평판 용량에 의해, 데이터선(14)으로부터 트랜지스터(121)의 게이트 배선으로의 전계 강도가 약해지고, 기생 용량이 큰 폭으로 삭감되게 된다. 그 결과, 데이터선(14)의 노이즈가 트랜지스터(121)의 게이트 배선에 주는 영향을 보다 한층 억제할 수 있다.
또한, 실드 배선(117) 자체로의 노이즈 인가가 발생하지만, 다음으로 영상 신호를 기입하는 옆의 화소로부터 실드 패턴(117)을 연장 형성하고 있기 때문에, 자기 자신의 화소의 표시 품위의 영향은 없다. 또한, 옆의 화소가 노이즈에 의한 변동을 받아도, 정규의 영상 신호가 다음의 타이밍에서 기입되기 때문에, 표시 품위에 영향을 주지 않는다.
<응용·변형예>
본 발명은, 전술한 실시 형태나 응용예 등의 실시 형태 등으로 한정되는 것이 아니고, 예를 들면 다음에 서술하는 바와 같은 각종의 변형이 가능하다. 또한, 다음에 서술하는 변형의 실시 형태는, 임의로 선택된 1 또는 복수를 적절하게 조합할 수도 있다.
<제어 회로>
실시 형태에 있어서, 데이터 신호를 공급하는 제어 회로(5)에 대해서는 전기 광학 장치(10)와는 별체(別體)로 했지만, 제어 회로(5)에 대해서도, 주사선 구동 회로(20)나 디멀티플렉서(demultiplexer; 30), 레벨 시프트 회로(level shift circuit; 40)와 함께, 실리콘 기판에 집적화 해도 좋다.
<기판>
실시 형태에 있어서는, 전기 광학 장치(10)를 실리콘 기판에 집적한 구성으로 했지만, 다른 반도체 기판에 집적한 구성으로 해도 좋다. 또한, 폴리실리콘 프로세스를 적용하여 유리 기판 등에 형성해도 좋다. 어떻게 해도 결과적으로, 화소 회로(110)가 미세화되고, 트랜지스터(121)에 있어서, 게이트 전압 Vgs의 변화에 대하여 드레인 전류가 지수 함수적으로 크게 변화하는 구성에 유효하다.
<제어 신호 Gcmp(i)>
실시 형태 등에 있어서, i행째로 말하자면, 기입 기간에 있어서 제어 신호 Gcmp(i)를 H레벨로 했지만, L레벨로 해도 좋다. 즉, 트랜지스터(123)를 온시키는 것에 의한 문턱값 보상과 노드 게이트 g로의 기입을 병행하여 실행하는 구성으로 해도 좋다.
<트랜지스터의 채널형>
전술한 실시 형태 등에서는, 화소 회로(110)에 있어서의 트랜지스터(121∼125)를 P채널형으로 통일했지만, N채널형으로 통일해도 좋다. 또한, P채널형 및 N채널형을 적절하게 조합해도 좋다.
<구동 트랜지스터의 게이트 전극의 접속부에 있어서의 실드>
전술한 실시 형태에서는, 데이터선(14)과 동일한 계층에 있는 중계 전극(61), 즉, 구동 트랜지스터로서 기능하는 트랜지스터(121)의 게이트 전극(144)으로부터 상층으로의 접속부 중, 데이터선(14)과 동일한 계층에 있는 접속부의 네 측을, 초기화용의 전원선(16)으로 둘러싸도록 구성하는 예에 대해서 설명했지만, 본 발명은 이러한 구성에 한정되는 것은 아니다. 접속부를 둘러싸는 배선은, 전원의 저위측이 되는 전위 Vct로 유지되는 배선이라도 좋다.
이들 배선은, 모두, 주사선 구동 회로(20) 또는 데이터선 구동 회로(30) 등에서 사용하는 전원 배선과 비교하여 저임피던스이며, 실드선으로서 이용한 경우에는, 보다 실드 효과가 향상된다.
또한, 전술한 실시 형태에서는, 데이터선(14)과 동일한 계층에 있는 접속부의 네 측을, 초기화용의 전원선(16)으로 둘러쌀 뿐만 아니라, 트랜지스터(121)의 게이트 전극(144)으로부터 상층으로의 접속부 중, 고위측 전원선(160)과 동일한 계층에 있는 중계 전극(63)의 네 측도 고위측 전원선(160)으로 둘러싸도록 구성했지만, 초기화용의 전원선(16) 또는 고위측 전원선(160)의 어느 하나로 접속부를 둘러싸도록 해도 좋다.
또한, 전술한 실시 형태에서는, 트랜지스터(121)의 게이트 전극(144)으로부터 상층으로의 접속부의 네 측을 전원 배선으로 둘러싸는 예에 대해서 설명했지만, 본 발명은 이러한 구성에 한정되는 것이 아니고, 적어도 세 측이 둘러싸여 있으면 좋다. 예를 들면, 도 6에 나타내는 개구부(170) 또는 개구부(171), 또는, 도 7에 나타내는 개구부(172) 또는 개구부(173)와 연속하는 슬릿(slit)이, 초기화용의 전원선(16) 또는 고위측 전원선(160)에 형성되어 있어도, 트랜지스터(121)의 게이트 전극(144)으로부터 상층으로의 접속부의 대부분이 초기화용의 전원선(16) 또는 고위측 전원선(160)에 의해 둘러싸여 있으면, 소망하는 실드 효과가 얻어진다.
<그 외>
실시 형태 등에서는, 전기 광학 소자로서 발광 소자인 OLED를 예시했지만, 예를 들면 무기 발광 다이오드나 LED(Light Emitting Diode) 등, 전류에 따른 휘도로 발광하는 것이면 좋다.
<전자 기기>
다음으로, 실시 형태 등이나 응용예에 따른 전기 광학 장치(10)를 적용한 전자 기기에 대해서 설명한다. 전기 광학 장치(10)는, 화소가 작은 사이즈로 고정세(高精細)한 표시의 용도에 적합하다. 그래서, 전자 기기로서, 헤드 마운트·디스플레이를 예로 들어 설명한다.　
도 10은, 헤드 마운트·디스플레이의 외관을 나타내는 도면이며, 도 11은, 그 광학적인 구성을 나타내는 도면이다.
우선, 도 10에 나타나는 바와 같이, 헤드 마운트 디스플레이(300)는, 외관적으로는, 일반적인 안경과 동일하게 템플(templ; 310)이나, 브리지(bridge; 320), 렌즈(301L, 301R)를 갖는다. 또한, 헤드 마운트 디스플레이(300)는, 도 11에 나타나는 바와 같이, 브리지(320) 근방에 있어서 렌즈(301L, 301R)의 안쪽측(도면에 있어서 아래측)에는, 좌안용의 전기 광학 장치(10L)와 우안용의 전기 광학 장치(10R)가 설치된다.
전기 광학 장치(10L)의 화상 표시면은, 도 11에 있어서 좌측이 되도록 배치되어 있다. 이에 따라 전기 광학 장치(10L)에 의한 표시 화상은, 광학 렌즈(302L)를 통하여 도면에 있어서 9시 방향으로 출사된다. 하프미러(303L)는, 전기 광학 장치(10L)에 의한 표시 화상을 6시 방향으로 반사시키는 한편으로, 12시 방향으로부터 입사한 광을 투과시킨다.
전기 광학 장치(10R)의 화상 표시면은, 전기 광학 장치(10L)와는 반대의 우측이 되도록 배치되어 있다. 이에 따라 전기 광학 장치(10R)에 의한 표시 화상은, 광학 렌즈(302R)를 통하여 도면에 있어서 3시 방향으로 출사된다. 하프미러(303R)는, 전기 광학 장치(10R)에 의한 표시 화상을 6시 방향으로 반사시키는 한편으로, 12시 방향으로부터 입사한 광을 투과시킨다.
이 구성에 있어서, 헤드 마운트 디스플레이(300)의 장착자는, 전기 광학 장치(10L, 10R)에 의한 표시 화상을, 밖의 모습과 서로 겹친 시스루 상태(see-through state)에서 관찰할 수 있다.
또한, 이 헤드 마운트 디스플레이(300)에 있어서, 시차(視差)를 수반하는 양안 화상 중, 좌안용 화상을 전기 광학 장치(10L)에 표시시키고, 우안용 화상을 전기 광학 장치(10R)에 표시시키면, 장착자에 대하여, 표시된 화상이 마치 깊이나 입체감을 갖는 것과 같이 지각시킬 수 있다(3D 표시).
또한, 전기 광학 장치(10)에 대해서는, 헤드 마운트 디스플레이(300) 외에도, 비디오 카메라나 렌즈 교환식의 디지털 카메라 등에 있어서의 전자식 뷰파인더에도 적용 가능하다.
10 : 전기 광학 장치
12 : 주사선
14 : 데이터선
16 : 초기화용의 전원선
20 : 주사선 구동 회로
30 : 데이터선 구동 회로
30∼39 : 콘택트홀
41∼46 : 중계 전극
50∼56 : 콘택트홀
60, 62 : 콘택트홀
62, 63 : 중계 전극
100 : 표시부
110 : 화소 회로
114, 115 : 제어선 급전선
116 : 급전선
117 : 실드 배선
118 : 제어선
121∼125 : 트랜지스터
130 : OLED
132 : 보존유지 용량
140∼143 : 능동 영역
144∼148 : 게이트 전극
160 : 고위측 전원선
170∼173 : 개구부
300 : 헤드 마운트 디스플레이

Claims (8)

  1. 서로 교차하는 주사선 및 데이터선과,
    상기 주사선과 상기 데이터선과의 교차에 대응하여 형성된 화소 회로와,
    소정의 전위를 공급하는 전원 배선을 갖고,
    상기 화소 회로는, 발광 소자와, 상기 발광 소자에 흐르는 전류를 제어하는 구동 트랜지스터를 구비하고,
    상기 구동 트랜지스터의 게이트 전극은, 제1 중계 전극(relay electrode)을 통하여 소정의 노드(node)에 전기적으로 접속되어 있으며,
    상기 제1 중계 전극은, 상기 전원 배선 및 상기 데이터선과 동(同) 층에 형성되어 있으며, 적어도 세 측(side)이, 상기 전원 배선에 의해 둘러싸여 있으며,
    상기 전원 배선은, 상기 제1 중계 전극과 상기 데이터선 사이에 상기 전원 배선이 위치하도록, 상기 제1 중계 전극을 둘러싸는 것을 특징으로 하는 전기 광학 장치.
  2. 제1항에 있어서,
    상기 화소 회로에는, 저위측(lower-potential-side)의 전원 전위가 공급되어 있으며,
    상기 전원 배선에는, 상기 화소 회로를 초기화하는 리셋 전위, 또는, 상기 저위측의 전원 전위가 공급되는 것을 특징으로 하는 전기 광학 장치.
  3. 삭제
  4. 제1항 또는 제2항에 있어서,
    상기 제1 중계 전극은, 상기 전원 배선에 형성된 개구부에 의해, 그 네 측이 둘러싸여 있는 것을 특징으로 하는 전기 광학 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 화소 회로는, 보존유지(保持) 용량을 추가로 갖고,
    상기 보존유지 용량의 한쪽의 전극은, 상기 제1 중계 전극에 전기적으로 접속되어 이루어지는 것을 특징으로 하는 전기 광학 장치.
  6. 제5항에 있어서,
    상기 화소 회로에는, 고위측(high-potential-side)의 전원 전위가 고전위 전원선을 통하여 공급되어 있으며,
    상기 보존유지 용량의 다른 한쪽의 전극은, 상기 고전위 전원선에 전기적으로 접속되어 이루어지는 것을 특징으로 하는 전기 광학 장치.
  7. 제1항 또는 제2항에 있어서,
    상기 제1 중계 전극과는 상이한 층에 형성되고, 상기 구동 트랜지스터의 게이트 전극과 상기 소정의 노드를 전기적으로 접속하는 제2 중계 전극을 갖고,
    상기 화소 회로에는, 고위측의 전원 전위가 공급되어 있으며,
    상기 제2 중계 전극은, 적어도 세 측이, 상기 제2 중계 전극과 동일한 층에 형성된 제2 전원 배선에 의해 둘러싸여 있으며,
    상기 제2 전원 배선에는, 상기 고위측의 전원 전위가 공급되는 것을 특징으로 하는 전기 광학 장치.
  8. 제1항 또는 제2항에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 기기.
KR1020130053170A 2012-05-15 2013-05-10 전기 광학 장치 및 전자 기기 Active KR102051357B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-111567 2012-05-15
JP2012111567A JP5953923B2 (ja) 2012-05-15 2012-05-15 電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
KR20130127927A KR20130127927A (ko) 2013-11-25
KR102051357B1 true KR102051357B1 (ko) 2019-12-03

Family

ID=49580594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130053170A Active KR102051357B1 (ko) 2012-05-15 2013-05-10 전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (2) US9224908B2 (ko)
JP (1) JP5953923B2 (ko)
KR (1) KR102051357B1 (ko)
CN (2) CN107134255B (ko)
TW (2) TWI612513B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5953923B2 (ja) * 2012-05-15 2016-07-20 セイコーエプソン株式会社 電気光学装置および電子機器
KR102083432B1 (ko) * 2013-05-30 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6432222B2 (ja) * 2014-09-03 2018-12-05 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
JP6459316B2 (ja) * 2014-09-03 2019-01-30 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
JP6459318B2 (ja) * 2014-09-03 2019-01-30 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
KR102272230B1 (ko) * 2014-10-29 2021-07-05 삼성디스플레이 주식회사 음의 전원 전압을 보상하기 위한 디스플레이 패널, 이를 포함하는 디스플레이 모듈 및 모바일 장치
US9472605B2 (en) * 2014-11-17 2016-10-18 Apple Inc. Organic light-emitting diode display with enhanced aperture ratio
KR102391421B1 (ko) * 2016-01-28 2022-04-28 삼성디스플레이 주식회사 표시 장치
CN115346468A (zh) * 2017-09-22 2022-11-15 索尼公司 显示元件、显示装置和电子设备
KR102434199B1 (ko) * 2017-10-13 2022-08-19 삼성디스플레이 주식회사 표시장치
US10714020B1 (en) * 2017-10-17 2020-07-14 Facebook Technologies, Llc Organic light emitting diode display pixel crosstalk compensation
CN109727531A (zh) * 2017-10-31 2019-05-07 云谷（固安）科技有限公司 一种显示面板以及终端
JP6687099B2 (ja) * 2018-12-27 2020-04-22 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
US10916198B2 (en) 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
WO2021118911A1 (en) * 2019-12-13 2021-06-17 Akalana Management Llc Display systems having monolithic arrays of light-emitting diodes
US20210193049A1 (en) 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
CN110956928B (zh) * 2019-12-25 2021-04-30 厦门天马微电子有限公司 一种有机发光显示装置及其驱动方法
CN111326563B (zh) * 2020-03-05 2022-08-05 武汉华星光电半导体显示技术有限公司 一种显示面板
CN112071882B (zh) * 2020-09-16 2023-07-28 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置
WO2022123776A1 (ja) * 2020-12-11 2022-06-16 シャープ株式会社 表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005031651A (ja) * 2003-06-17 2005-02-03 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610403A (en) * 1995-09-05 1997-03-11 General Electric Company Solid state radiation imager with gate electrode plane shield wires
JPH10270562A (ja) * 1997-03-27 1998-10-09 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
JP2002341790A (ja) 2001-05-17 2002-11-29 Toshiba Corp 表示画素回路
JP2003108036A (ja) 2001-09-29 2003-04-11 Toshiba Corp 表示装置
JP4003471B2 (ja) * 2002-02-12 2007-11-07 セイコーエプソン株式会社 電気光学装置、電子機器、および電気光学装置の製造方法
JP3835403B2 (ja) * 2002-11-26 2006-10-18 セイコーエプソン株式会社 電気光学装置及び電子機器
US7224118B2 (en) * 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
JP4147203B2 (ja) * 2004-05-24 2008-09-10 シャープ株式会社 半導体装置
JP4661557B2 (ja) * 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
JP2007148215A (ja) 2005-11-30 2007-06-14 Seiko Epson Corp 発光装置および電子機器
JP4939045B2 (ja) * 2005-11-30 2012-05-23 セイコーエプソン株式会社 発光装置および電子機器
JP5250960B2 (ja) * 2006-01-24 2013-07-31 セイコーエプソン株式会社 発光装置および電子機器
CN101154004A (zh) * 2006-09-28 2008-04-02 爱普生映像元器件有限公司 液晶装置的驱动电路、驱动方法、液晶装置及电子设备
JP2008107785A (ja) * 2006-09-29 2008-05-08 Seiko Epson Corp 電気光学装置および電子機器
CN101154348B (zh) * 2006-09-29 2012-09-05 精工爱普生株式会社 电光学装置和电子设备
JP4306737B2 (ja) * 2007-02-08 2009-08-05 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2009181014A (ja) * 2008-01-31 2009-08-13 Toshiba Mobile Display Co Ltd アクティブマトリクス型表示装置
JP2009198981A (ja) 2008-02-25 2009-09-03 Seiko Epson Corp 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置および電子機器
JP2010019950A (ja) * 2008-07-09 2010-01-28 Seiko Epson Corp 電気光学装置および電子機器
KR101378439B1 (ko) * 2008-08-20 2014-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20100023559A (ko) * 2008-08-22 2010-03-04 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2010085695A (ja) * 2008-09-30 2010-04-15 Toshiba Mobile Display Co Ltd アクティブマトリクス型表示装置
KR101146980B1 (ko) * 2009-02-17 2012-05-22 삼성모바일디스플레이주식회사 유기 발광 소자 및 그 제조방법
JP5397175B2 (ja) * 2009-11-13 2014-01-22 セイコーエプソン株式会社 半導体装置用基板及びその製造方法、半導体装置並びに電子機器
JP2011164302A (ja) * 2010-02-08 2011-08-25 Seiko Epson Corp 電気泳動表示装置、電子機器
KR101462539B1 (ko) * 2010-12-20 2014-11-18 삼성디스플레이 주식회사 그라펜을 이용한 유기발광표시장치
JP5558446B2 (ja) * 2011-09-26 2014-07-23 株式会社東芝 光電変換装置及びその製造方法
JP6015095B2 (ja) * 2012-04-25 2016-10-26 セイコーエプソン株式会社 電気光学装置および電子機器
JP5953923B2 (ja) * 2012-05-15 2016-07-20 セイコーエプソン株式会社 電気光学装置および電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005031651A (ja) * 2003-06-17 2005-02-03 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器

Also Published As

Publication number Publication date
US9530832B2 (en) 2016-12-27
CN103426399B (zh) 2017-04-19
US20160064469A1 (en) 2016-03-03
TWI590218B (zh) 2017-07-01
TWI612513B (zh) 2018-01-21
CN107134255B (zh) 2019-07-09
TW201346871A (zh) 2013-11-16
JP5953923B2 (ja) 2016-07-20
TW201732771A (zh) 2017-09-16
JP2013238724A (ja) 2013-11-28
US9224908B2 (en) 2015-12-29
KR20130127927A (ko) 2013-11-25
CN103426399A (zh) 2013-12-04
US20130306996A1 (en) 2013-11-21
CN107134255A (zh) 2017-09-05

Similar Documents

Publication Publication Date Title
KR102051357B1 (ko) 전기 광학 장치 및 전자 기기
KR101970202B1 (ko) 전기 광학 장치 및 전자 기기
KR102048253B1 (ko) 전기 광학 장치 및 전자 기기
KR102039479B1 (ko) 전기 광학 장치 및 전자 기기
JP5879944B2 (ja) 電気光学装置、および電子機器
JP5929121B2 (ja) 電気光学装置および電子機器
JP6213644B2 (ja) 電気光学装置および電子機器
JP6152902B2 (ja) 電気光学装置、および電子機器
JP6015115B2 (ja) 電気光学装置および電子機器
JP6376258B2 (ja) 電気光学装置および電子機器
JP6673406B2 (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130510

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180424

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130510

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190320

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190925

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191127

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191127

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221019

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20231017

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20241017

Start annual number: 6

End annual number: 6