KR102024876B1 - Sot 반도체 소자 및 sot 반도체 소자의 기록 방법 - Google Patents
Sot 반도체 소자 및 sot 반도체 소자의 기록 방법 Download PDFInfo
- Publication number
- KR102024876B1 KR102024876B1 KR1020170117642A KR20170117642A KR102024876B1 KR 102024876 B1 KR102024876 B1 KR 102024876B1 KR 1020170117642 A KR1020170117642 A KR 1020170117642A KR 20170117642 A KR20170117642 A KR 20170117642A KR 102024876 B1 KR102024876 B1 KR 102024876B1
- Authority
- KR
- South Korea
- Prior art keywords
- magnetic layer
- cell
- free magnetic
- electrode
- voltage
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 154
- 238000000034 method Methods 0.000 title claims abstract description 54
- 230000005291 magnetic effect Effects 0.000 claims abstract description 540
- 230000005415 magnetization Effects 0.000 claims abstract description 99
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 37
- 229910052721 tungsten Inorganic materials 0.000 claims description 37
- 239000010937 tungsten Substances 0.000 claims description 37
- 229910052715 tantalum Inorganic materials 0.000 claims description 33
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 33
- UYKQQBUWKSHMIM-UHFFFAOYSA-N silver tungsten Chemical compound [Ag][W][W] UYKQQBUWKSHMIM-UHFFFAOYSA-N 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000005355 Hall effect Effects 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000002547 anomalous effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910001385 heavy metal Inorganic materials 0.000 description 5
- 229910019236 CoFeB Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000696 magnetic material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 238000001552 radio frequency sputter deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 description 4
- 229910017107 AlOx Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H01L43/02—
-
- H01L43/08—
-
- H01L43/10—
-
- H01L43/12—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Materials of the active region
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
본 발명은 SOT 반도체 소자 및 SOT 반도체 소자의 기록 방법에 관한 것이고, 본 발명의 실시 예를 따르는 SOT 반도체 소자는 전극; 상기 전극상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층, 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 셀; 및 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 전압게이트;를 포함하고, 상기 전극 상에 인가된 면내 쓰기 전류에 의해 발생하는 스핀 오빗 토크에 의해 상기 자유자성층의 자화방향이 변경되고, 상기 전극은 텅스텐(W)을 포함한다.
Description
본 발명은 반도체 소자 및 SOT 반도체 소자의 기록 방법에 관한 것이다.
최근 연구되고 있는 반도체 소자에는 자기 메모리 소자, 상변환 소자 등이 있으며, 그 중 하나인 자기 메모리 소자는 속도가 빠르고 작동전압이 낮은 데다 비휘발성 성질을 갖기 때문에 메모리 소자로서 이상적인 조건을 갖추고 있다. 일반적으로 자기 메모리 소자는 미국특허 제 5,699,293호에 개시되어 있는 바와 같이 1개의 자기저항 센서와 1개의 트랜지스터로 단위셀이 구성될 수 있다.
자기 메모리 소자의 기본 구조는 두 강자성 물질이 절연층에 의해서 분리되어 있는 자기터널접합 구조(제1 자성전극/절연체/제 2 자성전극)를 포함한다. 이 소자의 저항이 두 자성체의 상대적인 자화 방향에 따라서 달라지는 자기 저항으로 정보를 저장한다. 두 자성층의 자화 방향 제어는 스핀 분극 전류로 제어가 가능하고, 이는 전자가 가지고 있는 각운동량이 자기 모멘트에 전달되어 토크를 발생시키는 스핀전달토크 (Spin transfer torque)라고 한다.
스핀전달토크로 자화 방향을 제어하기 위해서는 스핀 분극 전류가 자성물질 내로 통과를 해야 하지만, 최근 스핀전류를 발생시키는 중금속을 자성체와 인접하게 하여 수평 전류 인가로 자성체의 자화반전을 이루는 기술, 즉 스핀오빗토크(Spin orbit torque) 기술이 제안되었다 [US 8416618, Writable magnetic memory element, US 2014-0169088, Spin Hall magnetic apparatus, method and application, KR1266791, 면내전류와 전기장을 이용한 자기메모리 소자].
본 발명은 정보의 저장, 인식 및 전달 속도가 빠르고, 전력 소모가 낮은 반도체 소자의 제공을 목적으로 한다.
또한, 고도의 집적화가 가능하여 반도체 소자의 성능 향상 및 제조 비용 감소한다.
또한, 각 셀의 자화 특성을 제조 후 변경함으로써 다양한 분야에 적용 가능하다.
또한, 멀티 레벨 메모리를 구현할 수 있다.
본 발명의 실시 예를 따르는 SOT 반도체 소자는 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하는 전극; 상기 전극상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층, 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 셀; 및 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 전압게이트;를 포함하고,
상기 전극 상에 인가된 면내 쓰기 전류에 의해 발생하는 스핀 오빗 토크에 의해 상기 자유자성층의 자화방향이 변경되고, 상기 전극은 텅스텐(W)을 포함하고, 상기 전압게이트에 의해 상기 자유자성층 및 고정자성층 사이 전압을 인가하는 경우 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 변경하고, 상기 전압게이트에 의해 상기 자유자성층 및 고정자성층 사이 전압을 인가하지 않는 경우 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 회복한다.
또한, 상기 전극은 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치될 수 있다.
또한, 상기 제1전극부 및 제2전극부 상에 각각 제1셀 및 제2셀이 배치될 수 있다.
또한, 상기 전압게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 셀의 임계전류값을 제어할 수 있는 제어층을 더 포함할 수 있다.
또한, 상기 전극은 텅스텐을 포함하는 제1전극층 및 탄탈륨을 포함하는 제2전극층이 적층하여 배치될 수 있다.
본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법은 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하는 전극; 상기 전극상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 셀; 및 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 전압게이트;를 포함하고, 상기 전극은 텅스텐(W)을 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,
상기 전극에 쓰기 전류를 인가하여 상기 전극에 면내 쓰기 전류를 형성하는 단계; 상기 전압게이트를 이용하여 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 단계; 및 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하는 단계;를 포함한다.
본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법은 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 각각 전압을 인가하는 제1전압게이트 및 제2전압게이트;를 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,
상기 제1전압게이트를 이용하여 상기 제1셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값을 변경하는 단계; 및 상기 전극에 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값 이상의 값을 갖는 쓰기 전류를 인가하여 상기 제1셀의 자유자성층의 자화방향을 변경하는 단계를 포함한다.
본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법은 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 각각 전압을 인가하는 제1전압게이트 및 제2전압게이트;를 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,
상기 제2전압게이트를 이용하여 상기 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값을 감소하는 단계; 상기 제2셀의 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하는 단계; 및 상기 전극에 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값 이상의 값을 갖는 쓰기 전류를 인가하여 상기 제2셀의 자유자성층의 자화방향을 변경하는 단계;를 포함한다.
본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법은 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하는 커먼(common) 전압게이트;를 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,
상기 커먼 전압게이트를 이용하여 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제1셀 및 제2셀의 자유자성층의 자화방향 변경의 임계전류 값을 변경하는 단계; 상기 제1셀 및 제2셀의 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하는 단계; 및 상기 전극에 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값 및 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값 사이의 값을 갖는 쓰기 전류를 인가하여 상기 전극에 면내 쓰기 전류를 형성하여 상기 제1셀 또는 제2셀의 자유자성층의 자화방향을 변경하는 단계;를 포함한다.
본 발명의 실시 예를 따르는 반도체 소자는 정보의 저장, 인식 및 전달 속도가 빠르고, 전력 소모가 낮다.
또한, 고도의 집적화가 가능하여 반도체 소자의 성능 향상 및 제조 비용 감소의 효과가 있다.
또한, 각 셀의 자화 특성을 제조 후 변경함으로써 다양한 분야에 적용 가능하다.
또한, 멀티 레벨 메모리를 구현할 수 있다.
도 1은 본 발명의 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 2는 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 3은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 4는 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 5는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다.
도 6은 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.
도 7은 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다.
도 8은 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.
도 9는 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다.
도 10은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 11은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 12는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다.
도 13는 도 12의 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.
도 14는 도 12의 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다.
도 15는 본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다.
도 16은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다.
도 17은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다.
도 18은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다.
도 2는 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 3은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 4는 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 5는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다.
도 6은 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.
도 7은 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다.
도 8은 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.
도 9는 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다.
도 10은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 11은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 12는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다.
도 13는 도 12의 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.
도 14는 도 12의 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다.
도 15는 본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다.
도 16은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다.
도 17은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다.
도 18은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다. 그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다. 덧붙여, 명세서 전체에서 어떤 구성요소를 "포함"한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
SOT 반도체 소자
도 1은 본 발명의 실시 예를 따르는 SOT 반도체 소자(1000)의 측단면도이다.
도 1을 참조하면, 본 발명의 실시 예를 따르는 SOT 반도체 소자는 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하는 전극(1100); 상기 전극상에 배치된 자유자성층(1211), 상기 자유자성층 상에 배치된 절연층(1212), 및 상기 절연층 상에 배치된 고정자성층(1213),을 포함하는 셀(1210); 및 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 전압게이트(1300);를 포함하고,
상기 전극 상에 인가된 면내 쓰기 전류에 의해 발생하는 스핀 오빗 토크에 의해 상기 자유자성층의 자화방향이 변경되고, 상기 전극은 텅스텐(W)을 포함하고,상기 전압게이트에 의해 상기 자유자성층 및 고정자성층 사이 전압을 인가하는 경우 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 변경하고, 상기 전압게이트에 의해 상기 자유자성층 및 고정자성층 사이 전압을 인가하지 않는 경우 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 회복한다.
상기 전극(1100)은 상기 셀(1210)에 전류를 공급할 수 있으며, 구체적으로 상기 전류는 자성체의 자화 방향을 제어하는 스핀 분극 전류일 수 있다. 상기 전극(1100) 상에 흐르는 전류에 의해 상기 셀(1210)의 전기적 또는 자기적 특성이 변경될 수 있다. 상기 전극(1100)은 각 셀(1210)의 특성을 변화 시키므로, 반도체 소자에 있어서, 쓰기 선(write line)의 역할을 할 수 있다. 또한, 상기 전극에 인가되는 전류를 제어하는 전류제어 스위치를 더 포함할 수 있다.
이 때, 상기 자유 자성층(1211)은 자화 방향이 적층 방향에 수직 방향으로 정렬되어 수직 이방성 특성을 가질 수 있다. 또한, 상기 자유 자성층은 전기적 또는 자기적 특성, 특히 자화 방향이 상기 전극(1100) 상에 흐르는 수평 전류에 의해 변할 수 있고, 상기 수평 전류는 상기 제1 전극에서 상기 셀(1210)을 사이에 두고 배치된 제1 위치 및 제2 위치 사이에 전류가 인가되는 입력 회로에 의해 제어될 수 있다.
상기 전극(1100)은 전도성 물질을 포함할 수 있다. 보다 바람직하게, 상기 전극은 중금속을 포함할 수 있다. 상기 전극이 중금속을 포함함으로써 상기 셀의 자유 자성층의 자화 방향 등의 자기적 특성을 변화시킬 수 있다. 이와 같이 스핀오빗토크를 이용하기 때문에 본 발명의 실시 예를 따르는 반도체 소자는 정보의 저장, 인식 및 전달 속도가 빠르고, 전력 소모가 낮다.
자유 자성층(1211)은 자화 방향 등의 자기적 특성의 변화가 가능한 자유 자성층으로, 상기 자유 자성층의 자기적 특성은 주위의 전기 및 자기 특성에 의해 변경될 수 있다. 또한, 전극-자유 자성층의 적층면에 대하여 수직이방성을 가질 수 있다.
상기 자유 자성층(1211)은 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 규소(Si), 백금(Pt), 팔라듐(Pd) 및 그 합금 중 적어도 하나를 포함할 수 있다.
상기 전극에 전류가 흐르는 경우라도 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흐르지 않는 때에는, 상기 자유 자성층의 자기적 특성은 변하지 않는다. 상기 전극에 상기 자유 자성층 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흘러야 상기 자유 자성층의 자기적 특성이 변하게 되며, 이 때의 전류 값을 자유 자성층의 임계전류라고 할 수 있다. 즉, 상기 전극에 임계전류 이상의 전류를 흐름으로써 상기 자유 자성층의 전기적 또는 자기적 특성을 변화시킬 수 있다.
도 2는 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(2000)의 측단면도이다.
도 2를 참조하면, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(2000)는 상기 전압게이트(2300)에 인가되는 전압에 의해 상기 자유 자성층(2211) 및 절연층(2212) 계면의 전기 레벨을 제어하고, 상기 셀(2210)의 임계전류값을 제어할 수 있는 제어층(2213)을 더 포함할 수 있다.
상기 제어 전압 게이트(2300)는 상기 자유 자성층(2211) 및 고정 자성층(2214) 사이에 전압을 인가할 수 있고, 상기 제어층(2213)은 상기 제어 전압 게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 제어층이 상기 전기 레벨을 제어함에 따라 상기 셀의 임계 전류값이 제어될 수 있다.
이때, 상기 제어 전압 게이트(2300)에 인가되는 전압을 조절하는 제어 전압 게이트 스위치를 더 포함할 수 있다. 상기 제어 전압 게이트 스위치는 반도체에서 일반적으로 전압의 흐름을 제어하기 위해 사용되는 스위치 구성을 포함할 수 있다
상기 전압 게이트는 상기 자유 자성층 및 고정 자성층 사이에 전압을 인가하기 위한 구성으로써, 상기 고정자성층일 수 있으며, 상기 고정자성층에 연결된 제2 전극일 수 있다.
상기 전압 게이트에 의해 인가되는 전압이 일정한 값을 넘는 경우 상기 자기터널접합을 포함하는 셀의 전기적 또는 자기적 특성이 변화될 수 있다.
상기 자기터널접합을 포함하는 셀은 제어 전압 게이트에 의해 인가되는 전압에 의해 전기적 또는 자기적 특성이 변화될 수 있는 물질 및 구성을 포함한다. 상기 전기적 또는 자기적 특성은 상기 자기터널접합을 포함하는 셀의 자화 방향 변경에 대한 임계전류의 크기일 수 있다.
상기 자기터널접합을 포함하는 셀에 전압을 인가하여 상기 자기터널접합을 포함하는 셀의 자화 방향 변경에 대한 임계전류 값을 변경할 수 있다.
일 예로, 상기 제어 전압 게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어할 수 있다. 이 때, 상기 제어층은 상기 제어 전압 게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 제어층이 상기 전기 레벨을 제어함에 따라 상기 셀의 임계전류값이 제어될 수 있다.
본 발명의 실시 예를 따르는 SOT 반도체 소자의 상기 전극은 텅스텐(W)을 포함하고, 상기 전압게이트에 의해 상기 자유자성층 및 고정자성층 사이 전압을 인가하는 경우 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 변경하고, 상기 전압게이트에 의해 상기 자유자성층 및 고정자성층 사이 전압을 인가하지 않는 경우 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 회복할 수 있다.
따라서, 본 발명의 실시 예를 따르는 SOT 반도체 소자를 메모리 소자 응용으로 활용할 경우, 쓰기 작동 시에 임계전류를 감소시켜 빠른 속도로 쓰기 작동이 가능할 수 있고, 저장 작동 시에는 임계전류를 높은 상태로 유지시켜 정보의 보존력을 증가시킬 수 있다.
도 3은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 3을 참조하면, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 상기 전극(3100)은 텅스텐을 포함하는 제1전극부(3110) 및 탄탈륨을 포함하는 제2전극부(3120)가 적어도 한 번 교변하여 배치될 수 있다.
또한, 상기 제1전극부 및 제2전극부 상에 각각 제1셀(3210) 및 제2셀(3220)이 배치될 수 있다.
또한, 상기 텅스텐을 포함하는 제1전극부(3110) 및 상기 제1전극부 상에 배치된 제1셀(3210)을 포함하는 SOT 반도체 소자 및 상기 탄탈륨을 포함하는 제2전극부(3120) 및 상기 제2전극부 상에 배치된 제2셀(3220)을 포함하는 SOT 반도체 소자는 배치의 위치 및 소자의 숫자에 구애받지 않고 다양한 조합으로 구성될 수 있다.
예를 들어, 상기 텅스텐을 포함하는 제1전극부 및 상기 제1전극부 상에 배치된 제1셀을 포함하는 SOT 반도체 소자 및 상기 탄탈륨을 포함하는 제2전극부 및 상기 제2전극부 상에 배치된 제2셀을 포함하는 SOT 반도체 소자가 순차적으로 교변되어 6개의 SOT 셀을 포함하도록 구성될 수 있고, 연속으로 일렬 배치된 3개의 텅스텐을 포함하는 제1전극부 및 상기 제1전극부 상에 배치된 제1셀을 포함하는 SOT 반도체 소자 및 연속으로 일렬 배치된 3개의 탄탈륨을 포함하는 제2전극부 및 상기 제2전극부 상에 배치된 제2셀을 포함하는 SOT 반도체 소자가 배치될 수 있다.
상기 텅스텐을 포함하는 제1전극부(3300) 및 상기 제1전극부 상에 배치된 제1셀(3210)을 포함하는 SOT 반도체 소자는 상기 전압게이트(3300)에 의해 상기 자유자성층(3211) 및 고정자성층(3213) 사이 전압을 인가하는 경우 상기 자유자성층(3211)의 자화방향 변경에 대한 임계전류 값이 변경하고, 상기 전압게이트(3300)에 의해 상기 자유자성층(3211) 및 고정자성층(3213) 사이 전압을 인가하지 않는 경우 상기 자유자성층(3211)의 자화방향 변경에 대한 임계전류 값이 회복되고, 임계전류는 초기 상태로 변화한다.
반면, 상기 탄탈륨을 포함하는 제2전극부(3120) 및 상기 제2전극부 상에 배치된 제2셀(3220)을 포함하는 SOT 반도체 소자는 상기 전압게이트(3400)에 의해 상기 자유자성층(3221) 및 고정자성층(3223) 사이 전압을 인가하는 경우 상기 자유자성층(3221)의 자화방향 변경에 대한 임계전류 값이 변경하고, 상기 전압게이트(3400)에 의해 상기 자유자성층(3221) 및 고정자성층(3223) 사이 전압을 인가하지 않는 경우 상기 자유자성층(3221)의 자화방향 변경에 대한 임계전류 값이 회복되지 않고, 임계전류는 마지막 상태를 유지한다.
반면, 상기 탄탈륨을 포함하는 제2전극부(3120) 및 제2셀(3220)을 포함하는 SOT 반도체 소자는 전압게이트(3400)에 의해 인가된 외부 전압을 제거해도, 앞서 전압게이트에 의해 인가된 전압에 의해 변동된 임계전류는 마지막 상태를 유지할 수 있다.
도 4는 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 4를 참조하면, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자는 상기 전압게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 제1셀 및 제2셀의 임계전류값을 제어할 수 있는 제어층(4213, 4223)을 더 포함할 수 있다.
상기 제어층(4213, 4223)은 알루미늄 산화층일 수 있고, 산화시간에 의해 두께 및 상기 제어층의 산화 상태가 제어될 수 있다.
도 5는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다.
도 5에서 기판(산화된 실리콘)-제1전극부(W, 5nm), 제2 전극부(Ta, 5nm)/자유자성층(Co32Fe48B20(CoFeB, 1 nm)/절연층(MgO, 1.6 nm)/제어층(AlOx(1.8nm))의 구조로 반도체 소자를 제작하였고, 상기 제어층 상에 제2 전극(게이트 옥사이드)으로 지르코늄 산화물(ZrO2)/Ru(50nm)을 증착하여 형성하였다.
상기 제1전극부 및 제2전극부는 작동 압력 0.4 Pa (3 mTorr)에서 d.c. 스퍼터링 방법으로 성장되었고, MgO 층은 RF 스퍼터링(150 W) 방법으로 MgO 타켓을 이용하여 1.33 Pa (10 mTorr)에서 증착되었다. AlOx는 1.5nm의 금속 Al 층을 증착하여 형성한 후, 4 Pa (30 mTorr)의 압력에서 30w의 파워로 다양한 산화 시간(tox)에 걸쳐서 O2 플라즈마에 노출시켰다. 또한, 수직 자기 이방성을 증진시키기 위해서, 250℃ 진공 조건에서 약 40분간 열처리를 수행하였다.
도 6은 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.
도 7은 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다.
도 6 및 도 7을 참조하면, 전압 게이트로 상기 자유자성층 및 고정자성층 사이에 전압을 인가하면 플러스(+) 전압을 인가하면 보자력(HC) 및 임계전류(JC)가 감소하고, 반대로 마이너스(-)전압을 인가하면 보자력(HC) 및 임계전류(JC)가 증가할 수 있다. 상기와 같이, 전압 게이트에 의해 변화된 보자력(HC) 및 임계전류(JC)는 전압게이트에 의해 인가된 전압을 제거하여도 임계전류가 유지되는 비휘발성 특성을 갖는다. 이를 통하여, 각각의 셀의 자기적 또는 전기적 성질이 셀 제어 전극에 가해지는 전압에 의해 조절될 수 있음을 알 수 있다.
도 8은 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.
도 9는 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다.
도 8 및 도 9를 참조하면, 전압 게이트로 상기 자유자성층 및 고정자성층 사이에 전압을 인가하면 플러스(+) 전압을 인가하면 보자력(HC) 및 임계전류(JC)가 감소하고, 반대로 마이너스(-)전압을 인가하면 보자력(HC) 및 임계전류(JC)가 증가할 수 있다. 상기와 같이, 전압 게이트에 의해 변화된 보자력(HC) 및 임계전류(JC)는 전압게이트에 의해 인가된 전압을 제거하면 임계전류가 초기상태로 복원되는 특성을 갖는다.
상기한 특성을 이용하여, 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자 및 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 조합하면, 전압게이트에 동일 전압을 인가하여 쓰기 작동을 수행하고, 이후 전압게이트에 인가된 전압을 제거하면 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 임계전류는 변화된 상태를 유지하고, 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자는 임계전류가 초기값으로 복원될 수 있다.
도 10은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(6000)의 측단면도이다.
도 10을 참조하면, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 전극(6100)은 텅스텐을 포함하는 제1전극층(6130) 및 탄탈륨을 포함하는 제2전극층(6140)이 적층하여 배치될 수 있다.
상기 전압게이트에 가해지는 전압의 크기에 따라 자유자성층의 Hc 또는 임계전류의 크기를 제어할 수 있고, 이를 이용하여 자유자성층의 자화방향을 제어하는 임계전류를 전압게이트에 가해지는 전압에 의해서 임의의 값을 갖게 할 수 있다. 즉 단일 소자에서 다양한 임계전류를 갖는 멀티레벨 소자의 구성이 가능하다.
도 11은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(7000)의 측단면도이다.
도 11을 참조하면, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(7000)는 상기 전압게이트(7300, 7400)에 인가되는 전압에 의해 상기 자유 자성층(7211, 7221) 및 절연층(7212, 7222) 계면의 전기 레벨을 제어하고, 상기 셀의 임계전류값을 제어할 수 있는 제어층(7213, 7223)을 더 포함할 수 있다.
도 12는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다.
도 12에서 기판(산화된 실리콘)-제1전극층(Ta, 5nm), 제2전극층(W, 0.2 내지 1.2nm)/자유자성층(Co32Fe48B20(CoFeB, 1 nm)/절연층(MgO, 1.6 nm)/제어층(AlOx(1.8nm))의 구조로 반도체 소자를 제작하였고, 상기 제어층 상에 제2 전극으로 지르코늄 산화물(ZrO2)/Ru (50 nm)을 증착하여 형성하였다.
상기 전극층은 작동 압력 0.4 Pa (3 mTorr)에서 d.c. 스퍼터링 방법으로 성장되었고, MgO 층은 RF 스퍼터링(150 W) 방법으로 MgO 타켓을 이용하여 1.33 Pa (10 mTorr)에서 증착되었다. AlOx는 1.5nm의 금속 Al 층을 증착하여 형성한 후, 4 Pa (30 mTorr)의 압력에서 30w의 파워로 다양한 산화 시간(tox)에 걸쳐서 O2 플라즈마에 노출시켰다. 또한, 수직 자기 이방성을 증진시키기 위해서, 250℃ 진공 조건에서 약 40분간 열처리를 수행하였다.
도 13는 도 12의 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.
도 14은 도 12의 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다.
도 13 및 도 14를 참조하면, 전극을 탄탈륨 및 텅스텐의 적층 구조로 형성함으로써, 전극을 탄탈륨 또는 텅스텐으로 형성한 것과 다른 거동을 보임을 알 수 있다. 상기 전압게이트에 가해지는 전압의 크기에 따라 자유자성층의 Hc 또는 임계전류의 크기를 제어할 수 있고, 이를 이용하여 자유자성층의 자화방향을 제어하는 임계전류를 전압게이트에 가해지는 전압에 의해서 임의의 값을 갖게 할 수 있다. 즉 단일 소자에서 다양한 임계전류를 갖는 멀티레벨 소자의 구성이 가능하다.
SOT 반도체 소자의 정보 기록 방법
도 15는 본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다.
도 15를 참조하면, 본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법은 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하는 전극; 상기 전극상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 셀; 및 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 전압게이트;를 포함하고, 상기 전극은 텅스텐(W)을 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,
상기 전극에 쓰기 전류를 인가하여 상기 전극에 면내 쓰기 전류를 형성하는 단계; 상기 전압게이트를 이용하여 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 단계; 및 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하는 단계;를 포함한다.
상기의 전극, 자유자성층, 절연층, 고정자성층, 전압게이트는 앞서 설명한 전극, 자유자성층, 절연층, 고정자성층, 전압게이트와 동일할 수 있다.
본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 첫 번째 단계는, 상기 전극에 쓰기 전류를 인가하여 상기 전극에 면내 쓰기 전류를 형성하는 단계이다.
상기 면내 쓰기 전류가 상기 셀의 임계전류값을 초과하는 경우 각각의 상기 자유 자성층의 자화 방향이 변경될 수 있다.
다음으로, 본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 두 번째 단계는, 상기 전압게이트를 이용하여 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 단계이다.
상기 전압게이트를 이용하여 상기 자유자성층 및 고정자성층 사이에 전압을 인가함으로써, 상기 전극상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 셀의 전기적 또는 자기적 특성이 변화할 수 있고, 이에 의하여 상기 셀의 임계전류값이 변경될 수 있고, 상기 셀의 임계전류값이 증가 또는 감소할 수 있다.
다음으로, 본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 세 번째 단계는, 상기 자유자성층 및 고정자성층 사이에 전압을 제거하는 단계이다.
상기 전압게이트를 이용하여 상기 자유자성층 및 고정자성층 사이에 전압을 인가함으로써, 상기 전극상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 셀의 전기적 또는 자기적 특성이 초기값으로 회복할 수 있고, 이에 의하여 상기 셀의 임계전류값이 초기값으로 복원될 수 있다.
도 16은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다.
도 16을 참조하면, 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 각각 전압을 인가하는 제1전압게이트 및 제2전압게이트;를 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,
상기 제1전압게이트를 이용하여 상기 제1셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값을 변경하는 단계; 및 상기 전극에 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값 이상의 값을 갖는 쓰기 전류를 인가하여 상기 제1셀의 자유자성층의 자화방향을 변경하는 단계를 포함한다.
상기의 전극, 자유자성층, 절연층, 고정자성층, 전압게이트는 앞서 설명한 전극, 자유자성층, 절연층, 고정자성층, 전압게이트와 동일할 수 있다.
본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 첫 번째 단계는, 상기 전극에 쓰기 전류를 인가하여 상기 전극에 면내 쓰기 전류를 형성하는 단계이다.
다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 두 번째 단계는, 상기 제2전압게이트를 이용하여 상기 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하는 단계이다.
다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 세 번째 단계는, 상기 제2셀의 상기 자유자성층 및 고정자성층 사이에 전압을 제거하는 단계이다.
도 17은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다.
도 17을 참조하면, 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 각각 전압을 인가하는 제1전압게이트 및 제2전압게이트;를 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,
상기 제2전압게이트를 이용하여 상기 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값을 감소하는 단계; 상기 제2셀의 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하는 단계; 및 상기 전극에 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값 이상의 값을 갖는 쓰기 전류를 인가하여 상기 제2셀의 자유자성층의 자화방향을 변경하는 단계;를 포함한다.
상기의 전극, 자유자성층, 절연층, 고정자성층, 전압게이트는 앞서 설명한 전극, 자유자성층, 절연층, 고정자성층, 전압게이트와 동일할 수 있다.
본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 첫 번째 단계는, 상기 제2전압게이트를 이용하여 상기 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값을 감소하는 단계이다.
다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 두 번째 단계는, 상기 제2셀의 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하는 단계이다.
다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 세 번째 단계는, 상기 전극에 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값 이상의 값을 갖는 쓰기 전류를 인가하여 상기 제2셀의 자유자성층의 자화방향을 변경하는 단계이다.
도 18은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다.
도 18을 참조하면, 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하는 커먼(common) 전압게이트;를 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,
상기 커먼 전압게이트를 이용하여 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제1셀 및 제2셀의 자유자성층의 자화방향 변경의 임계전류 값을 변경하는 단계도 1 을 참조하면, 본 발명의 실시 예를 따르는 SOT 반도체 소자는 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하는 전극(1100); 상기 전극상에 배치된 자유자성층(1211), 상기 자유자성층 상에 배치된 절연층(1212), 및 상기 절연층 상에 배치된 고정자성층(1213),을 포함하는 셀(1210); 및 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 전압게이트(1300);를 포함하고,
상기 전극 상에 인가된 면내 쓰기 전류에 의해 발생하는 스핀 오빗 토크에 의해 상기 자유자성층의 자화방향이 변경되고, 상기 전극은 텅스텐(W)을 포함하고, 상기 전압게이트에 의해 상기 자유자성층 및 고정자성층 사이 전압을 인가하는 경우 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 변경하고, 상기 전압게이트에 의해 상기 자유자성층 및 고정자성층 사이 전압을 인가하지 않는 경우 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 회복한다.
상기 전극(1100)은 상기 셀(1210)에 전류를 공급할 수 있으며, 구체적으로 상기 전류는 자성체의 자화 방향을 제어하는 스핀 분극 전류일 수 있다. 상기 전극(1100) 상에 흐르는 전류에 의해 상기 셀(1210)의 전기적 또는 자기적 특성이 변경될 수 있다. 상기 전극(1100)은 각 셀(1210)의 특성을 변화 시키므로, 반도체 소자에 있어서, 쓰기 선(write line)의 역할을 할 수 있다. 또한, 상기 전극에 인가되는 전류를 제어하는 전류제어 스위치를 더 포함할 수 있다.
이 때, 상기 자유 자성층(1211)은 자화 방향이 적층 방향에 수직 방향으로 정렬되어 수직 이방성 특성을 가질 수 있다. 또한, 상기 자유 자성층은 전기적 또는 자기적 특성, 특히 자화 방향이 상기 전극(1100) 상에 흐르는 수평 전류에 의해 변할 수 있고, 상기 수평 전류는 상기 제1 전극에서 상기 셀(1210)을 사이에 두고 배치된 제1 위치 및 제2 위치 사이에 전류가 인가되는 입력 회로에 의해 제어될 수 있다.
상기 전극(1100)은 전도성 물질을 포함할 수 있다. 보다 바람직하게, 상기 전극은 중금속을 포함할 수 있다. 상기 전극이 중금속을 포함함으로써 상기 셀의 자유 자성층의 자화 방향 등의 자기적 특성을 변화시킬 수 있다. 이와 같이 스핀오빗토크를 이용하기 때문에 본 발명의 실시 예를 따르는 반도체 소자는 정보의 저장, 인식 및 전달 속도가 빠르고, 전력 소모가 낮다.
자유 자성층(1211)은 자화 방향 등의 자기적 특성의 변화가 가능한 자유 자성층으로, 상기 자유 자성층의 자기적 특성은 주위의 전기 및 자기 특성에 의해 변경될 수 있다. 또한, 전극-자유 자성층의 적층면에 대하여 수직이방성을 가질 수 있다.
상기 자유 자성층(1211)은 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 규소(Si), 백금(Pt), 팔라듐(Pd) 및 그 합금 중 적어도 하나를 포함할 수 있다.
상기 전극에 전류가 흐르는 경우라도 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흐르지 않는 때에는, 상기 자유 자성층의 자기적 특성은 변하지 않는다. 상기 전극에 상기 자유 자성층 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흘러야 상기 자유 자성층의 자기적 특성이 변하게 되며, 이 때의 전류 값을 자유 자성층의 임계전류라고 할 수 있다. 즉, 상기 전극에 임계전류 이상의 전류를 흐름으로써 상기 자유 자성층의 전기적 또는 자기적 특성을 변화시킬 수 있다.
도 2는 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(2000)의 측단면도이다.
도 2를 참조하면, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(2000)는 상기 전압게이트(2300)에 인가되는 전압에 의해 상기 자유 자성층(2211) 및 절연층(2212) 계면의 전기 레벨을 제어하고, 상기 셀(2210)의 임계전류값을 제어할 수 있는 제어층(2213)을 더 포함할 수 있다.
상기 제어 전압 게이트(2300)는 상기 자유 자성층(2211) 및 고정 자성층(2214) 사이에 전압을 인가할 수 있고, 상기 제어층(2213)은 상기 제어 전압 게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 제어층이 상기 전기 레벨을 제어함에 따라 상기 셀의 임계 전류값이 제어될 수 있다.
이때, 상기 제어 전압 게이트(2300)에 인가되는 전압을 조절하는 제어 전압 게이트 스위치를 더 포함할 수 있다. 상기 제어 전압 게이트 스위치는 반도체에서 일반적으로 전압의 흐름을 제어하기 위해 사용되는 스위치 구성을 포함할 수 있다
상기 전압 게이트(2300)는 상기 자유 자성층 및 고정 자성층 사이에 전압을 인가하기 위한 구성으로써, 상기 고정자성층일 수 있으며, 상기 고정자성층에 연결된 제2 전극일 수 있다.
상기 전압 게이트(2300)에 의해 인가되는 전압이 일정한 값을 넘는 경우 상기 자기터널접합을 포함하는 셀의 전기적 또는 자기적 특성이 변화될 수 있다.
상기 자기터널접합을 포함하는 셀은 제어 전압 게이트(2300)에 의해 인가되는 전압에 의해 전기적 또는 자기적 특성이 변화될 수 있는 물질 및 구성을 포함한다. 상기 전기적 또는 자기적 특성은 상기 자기터널접합을 포함하는 셀의 자화 방향 변경에 대한 임계전류의 크기일 수 있다.
상기 자기터널접합을 포함하는 셀에 전압을 인가하여 상기 자기터널접합을 포함하는 셀의 자화 방향 변경에 대한 임계전류 값을 변경할 수 있다.
일 예로, 상기 제어 전압 게이트(2300)에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어할 수 있다. 이 때, 상기 제어층은 상기 제어 전압 게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 제어층이 상기 전기 레벨을 제어함에 따라 상기 셀의 임계전류값이 제어될 수 있다.
본 발명의 실시 예를 따르는 SOT 반도체 소자의 상기 전극은 텅스텐(W)을 포함하고, 상기 전압게이트에 의해 상기 자유자성층 및 고정자성층 사이 전압을 인가하는 경우 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 변경하고, 상기 전압게이트에 의해 상기 자유자성층 및 고정자성층 사이 전압을 인가하지 않는 경우 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 회복할 수 있다.
따라서, 본 발명의 실시 예를 따르는 SOT 반도체 소자를 메모리 소자 응용으로 활용할 경우, 쓰기 작동 시에 임계전류를 감소시켜 빠른 속도로 쓰기 작동이 가능할 수 있고, 저장 작동 시에는 임계전류를 높은 상태로 유지시켜 정보의 보존력을 증가시킬 수 있다.
도 3은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(3000)의 측단면도이다.
도 3을 참조하면, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 상기 전극(3100)은 텅스텐을 포함하는 제1전극부(3110) 및 탄탈륨을 포함하는 제2전극부(3120)가 적어도 한 번 교변하여 배치될 수 있다.
또한, 상기 제1전극부 및 제2전극부 상에 각각 제1셀(3210) 및 제2셀(3220)이 배치될 수 있다.
또한, 상기 텅스텐을 포함하는 제1전극부(3110) 및 상기 제1전극부 상에 배치된 제1셀(3210)을 포함하는 SOT 반도체 소자 및 상기 탄탈륨을 포함하는 제2전극부(3120) 및 상기 제2전극부 상에 배치된 제2셀(3220)을 포함하는 SOT 반도체 소자는 배치의 위치 및 소자의 숫자에 구애받지 않고 다양한 조합으로 구성될 수 있다.
예를 들어, 상기 텅스텐을 포함하는 제1전극부 및 상기 제1전극부 상에 배치된 제1셀을 포함하는 SOT 반도체 소자 및 상기 탄탈륨을 포함하는 제2전극부 및 상기 제2전극부 상에 배치된 제2셀을 포함하는 SOT 반도체 소자가 순차적으로 교변되어 6개의 SOT 셀을 포함하도록 구성될 수 있고, 연속으로 일렬 배치된 3개의 텅스텐을 포함하는 제1전극부 및 상기 제1전극부 상에 배치된 제1셀을 포함하는 SOT 반도체 소자 및 연속으로 일렬 배치된 3개의 탄탈륨을 포함하는 제2전극부 및 상기 제2전극부 상에 배치된 제2셀을 포함하는 SOT 반도체 소자가 배치될 수 있다.
상기 텅스텐을 포함하는 제1전극부(3300) 및 상기 제1전극부 상에 배치된 제1셀(3210)을 포함하는 SOT 반도체 소자는 상기 전압게이트(3300)에 의해 상기 자유자성층(3211) 및 고정자성층(3213) 사이 전압을 인가하는 경우 상기 자유자성층(3211)의 자화방향 변경에 대한 임계전류 값이 변경하고, 상기 전압게이트(3300)에 의해 상기 자유자성층(3211) 및 고정자성층(3213) 사이 전압을 인가하지 않는 경우 상기 자유자성층(3211)의 자화방향 변경에 대한 임계전류 값이 회복되고, 임계전류는 초기 상태로 변화한다.
반면, 상기 탄탈륨을 포함하는 제2전극부(3120) 및 상기 제2전극부 상에 배치된 제2셀(3220)을 포함하는 SOT 반도체 소자는 상기 전압게이트(3400)에 의해 상기 자유자성층(3221) 및 고정자성층(3223) 사이 전압을 인가하는 경우 상기 자유자성층(3221)의 자화방향 변경에 대한 임계전류 값이 변경하고, 상기 전압게이트(3400)에 의해 상기 자유자성층(3221) 및 고정자성층(3223) 사이 전압을 인가하지 않는 경우 상기 자유자성층(3221)의 자화방향 변경에 대한 임계전류 값이 회복되지 않고, 임계전류는 마지막 상태를 유지한다.
반면, 상기 탄탈륨을 포함하는 제2전극부(3120) 및 제2셀(3220)을 포함하는 SOT 반도체 소자는 전압게이트(3400)에 의해 인가된 외부 전압을 제거해도, 앞서 전압게이트에 의해 인가된 전압에 의해 변동된 임계전류는 마지막 상태를 유지할 수 있다.
도 4는 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(4000)의 측단면도이다.
도 4를 참조하면, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자는 상기 전압게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 제1셀 및 제2셀의 임계전류값을 제어할 수 있는 제어층(4213, 4223)을 더 포함할 수 있다.
상기 제어층(4213, 4223)은 알루미늄 산화층일 수 있고, 산화시간에 의해 두께 및 상기 제어층의 산화 상태가 제어될 수 있다.
도 5는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다.
도 5에서 기판(산화된 실리콘)-제1전극부(W, 5nm), 제2 전극부(Ta, 5nm)/자유자성층(Co32Fe48B20(CoFeB, 1 nm)/절연층(MgO, 1.6 nm)/제어층(AlOx(1.8nm))의 구조로 반도체 소자를 제작하였고, 상기 제어층 상에 제2 전극으로 지르코늄 산화물(ZrO2)/ Ru (50 nm)을 증착하여 형성하였다.
상기 제1전극부 및 제2전극부는 작동 압력 0.4 Pa (3 mTorr)에서 d.c. 스퍼터링 방법으로 성장되었고, MgO 층은 RF 스퍼터링(150 W) 방법으로 MgO 타켓을 이용하여 1.33 Pa (10 mTorr)에서 증착되었다. AlOx는 1.5nm의 금속 Al 층을 증착하여 형성한 후, 4 Pa (30 mTorr)의 압력에서 30w의 파워로 다양한 산화 시간(tox)에 걸쳐서 O2 플라즈마에 노출시켰다. 또한, 수직 자기 이방성을 증진시키기 위해서, 250℃ 진공 조건에서 약 40분간 열처리를 수행하였다.
도 6은 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.
도 7은 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다.
도 6 및 도 7을 참조하면, 전압 게이트로 상기 자유자성층 및 고정자성층 사이에 전압을 인가하면 플러스(+) 전압을 인가하면 보자력(HC) 및 임계전류(JC)가 감소하고, 반대로 마이너스(-)전압을 인가하면 보자력(HC) 및 임계전류(JC)가 증가할 수 있다. 상기와 같이, 전압 게이트에 의해 변화된 보자력(HC) 및 임계전류(JC)는 전압게이트에 의해 인가된 전압을 제거하여도 임계전류가 유지되는 비휘발성 특성을 갖는다. 이를 통하여, 각각의 셀의 자기적 또는 전기적 성질이 셀 제어 전극에 가해지는 전압에 의해 조절될 수 있음을 알 수 있다.
도 8은 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.
도 9는 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다.
도 8 및 도 9를 참조하면, 전압 게이트로 상기 자유자성층 및 고정자성층 사이에 전압을 인가하면 플러스(+) 전압을 인가하면 보자력(HC) 및 임계전류(JC)가 감소하고, 반대로 마이너스(-)전압을 인가하면 보자력(HC) 및 임계전류(JC)가 증가할 수 있다. 상기와 같이, 전압 게이트에 의해 변화된 보자력(HC) 및 임계전류(JC)는 전압게이트에 의해 인가된 전압을 제거하면 임계전류가 초기상태로 복원되는 특성을 갖는다.
상기한 특성을 이용하여, 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자 및 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 조합하면, 전압게이트에 동일 전압을 인가하여 쓰기 작동을 수행하고, 이후 전압게이트에 인가된 전압을 제거하면 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 임계전류는 변화된 상태를 유지하고, 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자는 임계전류가 초기값으로 복원될 수 있다.
도 10은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(6000)의 측단면도이다.
도 10을 참조하면, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 전극(6100)은 텅스텐을 포함하는 제1전극층(6130) 및 탄탈륨을 포함하는 제2전극층(6140)이 적층하여 배치될 수 있다.
상기 전압게이트에 가해지는 전압의 크기에 따라 자유자성층의 Hc 또는 임계전류의 크기를 제어할 수 있고, 이를 이용하여 자유자성층의 자화방향을 제어하는 임계전류를 전압게이트에 가해지는 전압에 의해서 임의의 값을 갖게 할 수 있다. 즉 단일 소자에서 다양한 임계전류를 갖는 멀티레벨 소자의 구성이 가능하다.
도 11은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(7000)의 측단면도이다.
도 11을 참조하면, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(7000)는 상기 전압게이트(7300, 7400)에 인가되는 전압에 의해 상기 자유 자성층(7211, 7221) 및 절연층(7212, 7222) 계면의 전기 레벨을 제어하고, 상기 셀의 임계전류값을 제어할 수 있는 제어층(7213, 7223)을 더 포함할 수 있다.
도 12는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다.
도 12에서 기판(산화된 실리콘)-제1전극층(W, 0.2 내지 1.2nm)/ 제2전극층(Ta, 5nm)/자유자성층(Co32Fe48B20(CoFeB, 1 nm)/절연층(MgO, 1.6 nm)/제어층(AlOx(1.8nm))의 구조로 반도체 소자를 제작하였고, 상기 제어층 상에 제2 전극으로 지르코늄 산화물(ZrO2)/Ru (50 nm)을 증착하여 형성하였다.
상기 전극층은 작동 압력 0.4 Pa (3 mTorr)에서 d.c. 스퍼터링 방법으로 성장되었고, MgO 층은 RF 스퍼터링(150 W) 방법으로 MgO 타켓을 이용하여 1.33 Pa (10 mTorr)에서 증착되었다. AlOx는 1.5nm의 금속 Al 층을 증착하여 형성한 후, 4 Pa (30 mTorr)의 압력에서 30w의 파워로 다양한 산화 시간(tox)에 걸쳐서 O2 플라즈마에 노출시켰다. 또한, 수직 자기 이방성을 증진시키기 위해서, 250℃ 진공 조건에서 약 40분간 열처리를 수행하였다.
도 13은 도 12의 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.
도 14은 도 12의 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다.
도 13 및 도 14를 참조하면, 상기 전극을 탄탈륨 및 텅스텐의 적층 구조로 형성함으로써, 전극을 탄탈륨 또는 텅스텐으로 형성한 것과 다른 거동을 보임을 알 수 있다. 상기 전압게이트에 가해지는 전압의 크기에 따라 자유자성층의 Hc 또는 임계전류의 크기를 제어할 수 있고, 이를 이용하여 자유자성층의 자화방향을 제어하는 임계전류를 전압게이트에 가해지는 전압에 의해서 임의의 값을 갖게 할 수 있다. 즉 단일 소자에서 다양한 임계전류를 갖는 멀티레벨 소자의 구성이 가능하다.
SOT 반도체 소자의 정보 기록 방법
도 15는 본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법(S1000)의 순서도를 도시한 것이다.
도 15를 참조하면, 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하는 전극; 상기 전극상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 셀; 및 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 전압게이트;를 포함하고, 상기 전극은 텅스텐(W)을 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,
상기 전극에 쓰기 전류를 인가하여 상기 전극에 면내 쓰기 전류를 형성하는 단계; 상기 전압게이트를 이용하여 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 단계; 및 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하는 단계;를 포함한다.
상기의 전극, 자유자성층, 절연층, 고정자성층, 전압게이트는 앞서 설명한 전극, 자유자성층, 절연층, 고정자성층, 전압게이트와 동일할 수 있다.
본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 첫 번째 단계는, 상기 전극에 쓰기 전류를 인가하여 상기 전극에 면내 쓰기 전류를 형성하는 단계(S1100)이다.
상기 면내 쓰기 전류가 상기 셀의 임계전류값을 초과하는 경우 각각의 상기 자유 자성층의 자화 방향이 변경될 수 있다.
다음으로, 본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 두 번째 단계는, 상기 전압게이트를 이용하여 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 단계(S1200)이다.
상기 전압게이트를 이용하여 상기 자유자성층 및 고정자성층 사이에 전압을 인가함으로써, 상기 전극상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층을 포함하는 셀의 전기적 또는 자기적 특성이 변화할 수 있고, 이에 의하여 상기 셀의 임계전류값이 변경될 수 있고, 상기 셀의 임계전류값이 증가 또는 감소할 수 있다.
다음으로, 본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 세 번째 단계는, 상기 자유자성층 및 고정자성층 사이에 전압을 제거하는 단계(S1300)이다.
상기 전압게이트를 이용하여 상기 자유자성층 및 고정자성층 사이에 전압을 인가함으로써, 상기 전극상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 셀의 전기적 또는 자기적 특성이 초기값으로 회복할 수 있고, 이에 의하여 상기 셀의 임계전류값이 초기값으로 복원될 수 있다.
도 16은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법(S2000)의 순서도를 도시한 것이다.
도 16을 참조하면, 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 각각 전압을 인가하는 제1전압게이트 및 제2전압게이트;를 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,
상기 제1전압게이트를 이용하여 상기 제1셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값을 변경하는 단계; 및
상기 전극에 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값 이상의 값을 갖는 쓰기 전류를 인가하여 상기 제1셀의 자유자성층의 자화방향을 변경하는 단계를 포함한다.
상기의 전극, 자유자성층, 절연층, 고정자성층, 전압게이트는 앞서 설명한 전극, 자유자성층, 절연층, 고정자성층, 전압게이트와 동일할 수 있다.
본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 첫 번째 단계는, 상기 제1전압게이트를 이용하여 상기 제1셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값을 변경하는 단계 (S2100)이다.
다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 두 번째 단계는, 상기 전극에 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값 이상의 값을갖는 쓰기 전류를 인가하여 상기 제1셀의 자유자성층의 자화방향을 변경하는 단계(S2200)이다.
도 17은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법(S3000)의 순서도를 도시한 것이다.
도 17을 참조하면, 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 각각 전압을 인가하는 제1전압게이트 및 제2전압게이트;를 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,
상기 제2전압게이트를 이용하여 상기 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값을 감소하는 단계; 상기 제2셀의 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하는 단계; 및 상기 전극에 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값 이상의 값을 갖는 쓰기 전류를 인가하여 상기 제2셀의 자유자성층의 자화방향을 변경하는 단계;를 포함한다.
상기의 전극, 자유자성층, 절연층, 고정자성층, 전압게이트는 앞서 설명한 전극, 자유자성층, 절연층, 고정자성층, 전압게이트와 동일할 수 있다.
본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 첫 번째 단계는, 상기 제2전압게이트를 이용하여 상기 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값을 감소하는 단계(S3100)이다.
다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 두 번째 단계는, 상기 제2셀의 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하는 단계(S3200)이다.
다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 세 번째 단계는, 상기 전극에 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값 이상의 값을 갖는 쓰기 전류를 인가하여 상기 제2셀의 자유자성층의 자화방향을 변경하는 단계(S3300)이다.
도 18은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법(S4000)의 순서도를 도시한 것이다.
도 18을 참조하면, 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하는 커먼(common) 전압게이트;를 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,
상기 커먼 전압게이트를 이용하여 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제1셀 및 제2셀의 자유자성층의 자화방향 변경의 임계전류 값을 변경하는 단계; 상기 제1셀 및 제2셀의 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하는 단계; 및 상기 전극에 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값 및 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값 사이의 값을 갖는 쓰기 전류를 인가하여 상기 전극에 면내 쓰기 전류를 형성하여 상기 제1셀 또는 제2셀의 자유자성층의 자화방향을 변경하는 단계;를 포함한다.
상기의 전극, 자유자성층, 절연층, 고정자성층, 전압게이트는 앞서 설명한 전극, 자유자성층, 절연층, 고정자성층, 전압게이트와 동일할 수 있다.
본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 첫 번째 단계는, 상기 커먼 전압게이트를 이용하여 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제1셀 및 제2셀의 자유자성층의 자화방향 변경의 임계전류 값을 변경하는 단계(S4100)이다.
다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 두 번째 단계는, 상기 제1셀 및 제2셀의 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하는 단계(S4200)이다.
다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 세 번째 단계는, 상기 전극에 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값 및 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값 사이의 값을 갖는 쓰기 전류를 인가하여 상기 전극에 면내 쓰기 전류를 형성하여 상기 제1셀 또는 제2셀의 자유자성층의 자화방향을 변경하는 단계(S4300)이다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1000, 2000, 3000, 4000, 5000, 6000, 7000, 8000: 반도체 소자
1100, 2100, 3100, 4100, 5100, 6100, 7100, 8100: 제1 전극
3110, 4110, 5110: 제1전극부
3120, 4120, 5120: 제2전극부
6130, 7130, 8130: 제1전극층
6140, 7140, 8140: 제2전극층
1210, 2210: 셀
3210, 4210, 5210, 6210, 7210, 8210: 제1 셀
3220, 4220, 5220, 6220, 7220, 8220: 제2 셀
1211, 2211, 3211, 3221, 4211, 4221, 5211, 5221, 6211, 6221, 7211, 7221, 8211, 8221: 자유 자성층
1212, 2212, 3212, 3222, 4212, 4222, 5212, 5222, 6212, 6222, 7212, 7222, 8212, 8222: 절연층
1213, 2214, 3214, 3223, 4214, 4224, 5214, 5224, 6213, 6223, 7214, 7224, 8214, 8224: 고정자성층
2213, 4213, 4223, 5213, 5223, 7213, 7223, 8213, 8223: 제어층
1300, 2300: 전압게이트
3300, 4300, 5300, 6300, 7300, 8300: 제1전압게이트
3400, 4400, 5400, 6400, 7400, 8400: 제2전압게이트
1100, 2100, 3100, 4100, 5100, 6100, 7100, 8100: 제1 전극
3110, 4110, 5110: 제1전극부
3120, 4120, 5120: 제2전극부
6130, 7130, 8130: 제1전극층
6140, 7140, 8140: 제2전극층
1210, 2210: 셀
3210, 4210, 5210, 6210, 7210, 8210: 제1 셀
3220, 4220, 5220, 6220, 7220, 8220: 제2 셀
1211, 2211, 3211, 3221, 4211, 4221, 5211, 5221, 6211, 6221, 7211, 7221, 8211, 8221: 자유 자성층
1212, 2212, 3212, 3222, 4212, 4222, 5212, 5222, 6212, 6222, 7212, 7222, 8212, 8222: 절연층
1213, 2214, 3214, 3223, 4214, 4224, 5214, 5224, 6213, 6223, 7214, 7224, 8214, 8224: 고정자성층
2213, 4213, 4223, 5213, 5223, 7213, 7223, 8213, 8223: 제어층
1300, 2300: 전압게이트
3300, 4300, 5300, 6300, 7300, 8300: 제1전압게이트
3400, 4400, 5400, 6400, 7400, 8400: 제2전압게이트
Claims (9)
- 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 유입된 쓰기 전류가 유출되는 제2단을 포함하고, 텅스텐을 포함하는 제1 전극부 및 탄탈륨을 포함하는 제2 전극부가 적어도 한 번 교변하여 배치되는 전극;
상기 제1 전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층, 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1 셀;
상기 제2 전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층, 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2 셀; 및
상기 제1 셀 및 제2 셀의 자유자성층 및 고정자성층 사이에 각각 전압을 인가하는 제1 전압게이트 및 제2 전압게이트;를 포함하는 것으로,
상기 제1 전극부 및 제2 전극부 상에는 각각 제1 셀 및 제2 셀이 배치되고,
상기 전극 상에 인가된 면내 쓰기 전류에 의해 발생하는 스핀 오빗 토크에 의해 상기 제1 셀 및 제2 셀의 자유자성층의 자화방향이 변경되며,
상기 제1 전압게이트 및 제2 전압게이트에 의해 상기 제1 셀 및 제2 셀의 상기 자유자성층 및 고정자성층 사이 전압을 인가하는 경우 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 변경하고,
상기 제1 전압게이트 및 제2 전압게이트에 의해 상기 제1 셀 및 제2 셀의 상기 자유자성층 및 고정자성층 사이 전압을 인가하지 않는 경우 상기 제1 셀의 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 회복하고, 상기 제2 셀의 상기 자유자성층의 자화방향 변경에 대한 임계전류 값은 마지막 상태로 유지하는 SOT 반도체 소자.
- 삭제
- 삭제
- 제1항에 있어서,
상기 전압게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 제1 셀 및 제2 셀의 임계전류값을 제어할 수 있는 제어층을 더 포함하는 SOT 반도체 소자.
- 제1항에 있어서,
상기 전극은 텅스텐을 포함하는 제1전극층 및 탄탈륨을 포함하는 제2전극층이 적층하여 배치된 SOT 반도체 소자.
- 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 유입된 쓰기 전류가 유출되는 제2단을 포함하고, 텅스텐을 포함하는 제1 전극부 및 탄탈륨을 포함하는 제2 전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1 전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1 셀; 상기 제2 전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2 셀; 및 상기 제1 셀 및 제2 셀의 자유자성층 및 고정자성층 사이에 각각 전압을 인가하는 제1 전압게이트 및 제2 전압게이트;를 포함하고, 상기 제1 전극부에는 제1 셀이 배치되고, 상기 제2 전극부에는 제2 셀이 배치되는 SOT 반도체 소자의 정보 기록 방법에 있어서,
상기 전극에 쓰기 전류를 인가하여 상기 전극에 면내 쓰기 전류를 형성하는 단계;
상기 제1 전압게이트 또는 제2 전압게이트를 이용하여 상기 제1 셀 또는 제2 셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여, 상기 제1 셀 또는 제2 셀의 자유자성층의 자화방향 변경에 대한 임계전류값을 변경하는 단계; 및
상기 제1 셀 또는 제2 셀의 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하여, 상기 제1 셀의 임계전류 값을 초기 상태로 회복시키거나, 상기 제2 셀의 임계전류 값을 상기 변경된 상태로 유지하는 단계;를 포함하는 SOT 반도체 소자의 정보 기록 방법.
- 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 유입된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 각각 전압을 인가하는 제1전압게이트 및 제2전압게이트;를 포함하고, 상기 제1 전극부에는 제1 셀이 배치되고, 상기 제2 전극부에는 제2 셀이 배치되는 SOT 반도체 소자의 정보 기록 방법에 있어서,
상기 제1전압게이트를 이용하여 상기 제1셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값을 변경하는 단계; 및
상기 제1 전압게이트의 전압을 유지하면서, 상기 전극에 변경된 임계전류 값 이상의 값을 갖는 쓰기 전류를 인가하여 상기 제1셀의 자유자성층의 자화방향을 변경하는 단계를 포함하는 SOT 반도체 소자의 정보 기록 방법.
- 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 유입된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 각각 전압을 인가하는 제1전압게이트 및 제2전압게이트;를 포함하고, 상기 제1 전극부에는 제1 셀이 배치되고, 상기 제2 전극부에는 제2 셀이 배치되는 SOT 반도체 소자의 정보 기록 방법에 있어서,
상기 제2전압게이트를 이용하여 상기 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값을 감소시키는 단계;
상기 제2셀의 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하여, 상기 제2 셀의 임계전류값을 상기 감소된 상태로 유지하는 단계; 및
상기 전극에 상기 감소된 임계전류 값 이상의 값을 갖는 쓰기 전류를 인가하여 상기 제2셀의 자유자성층의 자화방향을 변경하는 단계;를 포함하는 SOT 반도체 소자의 정보 기록 방법.
- 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 유입된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하는 커먼(common) 전압게이트;를 포함하고, 상기 제1 전극부에는 제1 셀이 배치되고, 상기 제2 전극부에는 제2 셀이 배치되는 SOT 반도체 소자의 정보 기록 방법에 있어서,
상기 커먼 전압게이트를 이용하여 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제1셀 및 제2셀의 자유자성층의 자화방향 변경의 임계전류 값을 변경하는 단계;
상기 제1셀 및 제2셀의 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하여, 상기 제1 셀의 임계전류 값을 초기 상태로 회복시키고, 상기 제2 셀의 임계전류 값을 상기 변경된 상태로 유지하는 단계; 및
상기 전극에 상기 제1셀의 초기 상태로 회복된 임계전류 값과 상기 제2셀의 변경된 임계전류 값 사이의 값을 갖는 쓰기 전류를 인가하고, 상기 전극에 면내 쓰기 전류를 형성하여 상기 제1셀 또는 제2셀의 자유자성층의 자화방향을 변경하는 단계;를 포함하는 SOT 반도체 소자의 정보 기록 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170117642A KR102024876B1 (ko) | 2017-09-14 | 2017-09-14 | Sot 반도체 소자 및 sot 반도체 소자의 기록 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170117642A KR102024876B1 (ko) | 2017-09-14 | 2017-09-14 | Sot 반도체 소자 및 sot 반도체 소자의 기록 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190030795A KR20190030795A (ko) | 2019-03-25 |
| KR102024876B1 true KR102024876B1 (ko) | 2019-11-05 |
Family
ID=65907698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170117642A KR102024876B1 (ko) | 2017-09-14 | 2017-09-14 | Sot 반도체 소자 및 sot 반도체 소자의 기록 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102024876B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020242213A1 (ko) * | 2019-05-28 | 2020-12-03 | 서울대학교산학협력단 | 자기 메모리 장치 및 그것의 동작 방법 |
| KR102684718B1 (ko) | 2019-08-14 | 2024-07-12 | 삼성전자주식회사 | 자기 메모리 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101266791B1 (ko) * | 2012-09-21 | 2013-05-27 | 고려대학교 산학협력단 | 면내 전류와 전기장을 이용한 자기메모리 소자 |
| WO2016148392A1 (ko) * | 2015-03-18 | 2016-09-22 | 한양대학교 산학협력단 | 메모리 소자 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5699293A (en) | 1996-10-09 | 1997-12-16 | Motorola | Method of operating a random access memory device having a plurality of pairs of memory cells as the memory device |
| US5986925A (en) | 1998-04-07 | 1999-11-16 | Motorola, Inc. | Magnetoresistive random access memory device providing simultaneous reading of two cells and operating method |
| FR2963152B1 (fr) | 2010-07-26 | 2013-03-29 | Centre Nat Rech Scient | Element de memoire magnetique |
| CN103890855B (zh) | 2011-08-18 | 2016-09-21 | 康奈尔大学 | 自旋霍尔效应磁性设备、方法及应用 |
-
2017
- 2017-09-14 KR KR1020170117642A patent/KR102024876B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101266791B1 (ko) * | 2012-09-21 | 2013-05-27 | 고려대학교 산학협력단 | 면내 전류와 전기장을 이용한 자기메모리 소자 |
| WO2016148392A1 (ko) * | 2015-03-18 | 2016-09-22 | 한양대학교 산학협력단 | 메모리 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190030795A (ko) | 2019-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11205466B2 (en) | Semiconductor device and semiconductor logic device | |
| KR101414485B1 (ko) | 개선된 고용량 저비용 다중-상태 자기 메모리 | |
| US8963222B2 (en) | Spin hall effect magnetic-RAM | |
| US10953319B2 (en) | Spin transfer MRAM element having a voltage bias control | |
| JP5648940B2 (ja) | 磁気トンネル接合において磁界を制御するための装置、方法、メモリ・セル | |
| US10262711B2 (en) | Magnetic memory | |
| US9461243B2 (en) | STT-MRAM and method of manufacturing the same | |
| TWI361432B (en) | Magnetic random access memory, manufacturing method and programming method thereof | |
| US10483459B2 (en) | Magnetic memory | |
| US9236560B1 (en) | Spin transfer torque tunneling magnetoresistive device having a laminated free layer with perpendicular magnetic anisotropy | |
| US10439133B2 (en) | Method and system for providing a magnetic junction having a low damping hybrid free layer | |
| JP2016225633A (ja) | 外部強磁性バイアス膜を用いる電圧制御磁気異方性スイッチング装置 | |
| US10460778B2 (en) | Perpendicular magnetic tunnel junction memory cells having shared source contacts | |
| CN109891613B (zh) | 半导体器件和半导体逻辑器件 | |
| US8406045B1 (en) | Three terminal magnetic element | |
| KR102024876B1 (ko) | Sot 반도체 소자 및 sot 반도체 소자의 기록 방법 | |
| JP6203312B2 (ja) | 磁気メモリ | |
| KR102108399B1 (ko) | 반도체 소자 | |
| KR102458889B1 (ko) | 반도체 소자 및 반도체 로직 소자 | |
| US12106879B2 (en) | Nano spintronic device using spin current of ferromagnetic material and heavy metal channel | |
| Shimomura et al. | High-Speed Voltage Control Spintronics Memory (VoCSM) Having Broad Design Windows | |
| JP2008300622A (ja) | 磁気抵抗効果素子および磁気メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20170914 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20181005 Patent event code: PE09021S01D |
|
| AMND | Amendment | ||
| PG1501 | Laying open of application | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20190415 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20181005 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| AMND | Amendment | ||
| PX0901 | Re-examination |
Patent event code: PX09011S01I Patent event date: 20190415 Comment text: Decision to Refuse Application Patent event code: PX09012R01I Patent event date: 20181204 Comment text: Amendment to Specification, etc. |
|
| PX0701 | Decision of registration after re-examination |
Patent event date: 20190617 Comment text: Decision to Grant Registration Patent event code: PX07013S01D Patent event date: 20190517 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I Patent event date: 20190415 Comment text: Decision to Refuse Application Patent event code: PX07011S01I Patent event date: 20181204 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I |
|
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20190918 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20190919 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20220825 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20231010 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |