KR102017643B1 - Flexible printed circuit boards and fabricating method of the same - Google Patents
Flexible printed circuit boards and fabricating method of the same Download PDFInfo
- Publication number
- KR102017643B1 KR102017643B1 KR1020170051192A KR20170051192A KR102017643B1 KR 102017643 B1 KR102017643 B1 KR 102017643B1 KR 1020170051192 A KR1020170051192 A KR 1020170051192A KR 20170051192 A KR20170051192 A KR 20170051192A KR 102017643 B1 KR102017643 B1 KR 102017643B1
- Authority
- KR
- South Korea
- Prior art keywords
- protective layer
- device mounting
- mounting portion
- wiring pattern
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 23
- 239000011241 protective layer Substances 0.000 claims abstract description 143
- 239000010410 layer Substances 0.000 claims abstract description 50
- 238000002161 passivation Methods 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims description 17
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 239000000919 ceramic Substances 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 239000010408 film Substances 0.000 description 36
- 230000004907 flux Effects 0.000 description 20
- 238000005452 bending Methods 0.000 description 10
- 238000004140 cleaning Methods 0.000 description 6
- 238000007639 printing Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013039 cover film Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000011344 liquid material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007779 soft material Substances 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920006289 polycarbonate film Polymers 0.000 description 1
- 229920006290 polyethylene naphthalate film Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/028—Bending or folding regions of flexible printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
연성 회로 기판 및 그 제조 방법이 제공된다. 상기 연성 회로 기판은, 소자 실장부가 정의된 베이스 필름, 상기 소자 실장부 내로 연장되는 적어도 하나 이상의 도전 배선을 포함하는 배선 패턴, 상기 소자 실장부를 노출시키고, 상기 복수의 도전 배선을 덮는 제1 보호층, 상기 소자 실장부의 경계의 외측을 둘러싸도록 상기 제1 보호층 상에 형성되는 제2 보호층을 포함한다.Provided are a flexible circuit board and a method of manufacturing the same. The flexible circuit board may include a base film having a device mounting portion defined therein, a wiring pattern including at least one conductive wiring extending into the device mounting portion, and a first protective layer exposing the device mounting portion and covering the plurality of conductive wirings. And a second passivation layer formed on the first passivation layer to surround the outside of the boundary of the device mounting portion.
Description
본 발명은 연성 회로 기판 및 그 제조 방법에 관한 것으로, 더욱 구체적으로는 두 종류의 보호층을 포함하는 연성 회로 기판 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flexible circuit board and a method of manufacturing the same, and more particularly to a flexible circuit board including two kinds of protective layers and a method of manufacturing the same.
최근 전자 기기의 소형화 추세에 따라 연성 회로 기판을 이용한 칩 온 필름(Chip On Film: COF) 패키지 기술이 사용되고 있다. 연성 회로 기판 및 이를 이용한 COF 패키지 기술은 예를 들어, 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode) 디스플레이 장치 등과 같은 평판 표시 장치(Flat Panel Display; FPD)에 이용된다.Recently, according to the trend of miniaturization of electronic devices, chip on film (COF) packaging technology using a flexible circuit board is being used. Flexible circuit boards and COF package technology using the same are used in flat panel displays (FPDs), such as liquid crystal displays (LCDs), organic light emitting diode (OLED) display devices, and the like. do.
이러한 연성 회로 기판의 경우, 소자 실장 시 사용하는 솔더 페이스트로부터 비산되는 플럭스(flux)가 비산하여 소자 실장부 주위를 오염시킬 수 있다. 비산된 플럭스는 회로 패턴을 보호하도록 형성된 보호층의 표면 개질의 원인이 되고, 플럭스 세정 후 손상된 보호층의 표면이 외부로 노출되면 제품의 신뢰성을 저하시키는 원인이 된다.In the case of such a flexible circuit board, flux that is scattered from the solder paste used in device mounting may scatter and contaminate the surroundings of the device mounting part. The scattered flux causes the surface modification of the protective layer formed to protect the circuit pattern, and if the surface of the damaged protective layer is exposed to the outside after the flux cleaning, it causes the reliability of the product.
본 발명이 해결하고자 하는 기술적 과제는 두 종류의 보호층을 포함하는 연성 회로 기판을 제공하는 것이다.The technical problem to be solved by the present invention is to provide a flexible circuit board comprising two types of protective layers.
본 발명이 해결하고자 하는 다른 기술적 과제는 두 종류의 보호층을 포함하는 연성 회로 기판의 제조 방법을 제공하는 것이다.Another technical problem to be solved by the present invention is to provide a method for manufacturing a flexible circuit board comprising two types of protective layers.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판은 소자 실장부가 정의된 베이스 필름, 상기 소자 실장부 내로 연장되는 적어도 하나 이상의 도전 배선을 포함하는 배선 패턴, 상기 소자 실장부를 노출시키고, 상기 복수의 도전 배선을 덮는 제1 보호층, 상기 소자 실장부의 경계의 외측을 둘러싸도록 상기 제1 보호층 상에 형성되는 제2 보호층을 포함한다.According to an aspect of the present disclosure, a flexible circuit board may include a base film having a device mounting portion defined therein, a wiring pattern including at least one conductive wire extending into the device mounting portion, and exposing the device mounting portion. And a first protective layer covering the plurality of conductive wires, and a second protective layer formed on the first protective layer so as to surround an outer side of a boundary of the element mounting portion.
본 발명의 몇몇 실시예에서, 상기 제2 보호층은, 상기 제1 보호층과 서로 다른 물질을 포함할 수 있다.In some embodiments of the present invention, the second protective layer may include a material different from the first protective layer.
본 발명의 몇몇 실시예에서, 상기 제1 보호층은, 연성 물질을 포함하고, 상기 제2 보호층은 경성 물질을 포함할 수 있다.In some embodiments of the present invention, the first protective layer may include a soft material, and the second protective layer may include a hard material.
본 발명의 몇몇 실시예에서, 상기 제1 보호층은 솔더 레지스트를 포함할 수 있다.In some embodiments of the present invention, the first protective layer may include a solder resist.
본 발명의 몇몇 실시예에서, 상기 제2 보호층은 폴리머, 세라믹 중 적어도 어느 하나의 물질을 포함할 수 있다.In some embodiments of the present invention, the second protective layer may include at least one material of a polymer and a ceramic.
본 발명의 몇몇 실시예에서, 상기 제2 보호층은, 상기 소자 실장부와 제1 보호층의 사이에 형성되어 상기 소자 실장부를 둘러쌀 수 있다.In some embodiments of the present disclosure, the second protective layer may be formed between the device mounting portion and the first protective layer to surround the device mounting portion.
본 발명의 몇몇 실시예에서, 상기 제2 보호층은, 상기 제1 보호층의 상면 상으로 연장되어 형성될 수 있다.In some embodiments of the present disclosure, the second protective layer may be formed to extend on the top surface of the first protective layer.
본 발명의 몇몇 실시예에서, 상기 제2 보호층은 상기 제1 보호층의 상면 상에 형성되고, 상기 제1 보호층과 상기 소자 실장부 사이의 경계와, 상기 제2 보호층과 상기 소자 실장부 사이의 경계는 동일할 수 있다.In some embodiments, the second passivation layer is formed on an upper surface of the first passivation layer, the boundary between the first passivation layer and the device mounting portion, the second passivation layer and the device mounting The boundaries between the parts can be the same.
본 발명의 몇몇 실시예에서, 상기 제1 보호층은 상기 소자 실장부로부터 그 외측 방향으로 0.01mm 내지 1mm의 폭으로 이격되어 형성될 수 있다.In some embodiments of the present invention, the first protective layer may be formed to be spaced apart from the device mounting part by a width of 0.01 mm to 1 mm in an outward direction thereof.
본 발명의 몇몇 실시예에서, 상기 제2 보호층은 상기 소자 실장부의 외측 방향으로 0.01 내지 2mm의 폭을 갖도록 형성될 수 있다.In some embodiments of the present invention, the second protective layer may be formed to have a width of 0.01 to 2 mm in the outward direction of the device mounting portion.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 방법은 소자 실장부가 정의된 베이스 필름을 제공하고, 상기 베이스 필름 상에 상기 소자 실장부 내로 연장되는 배선 패턴을 형성하고, 상기 배선 패턴을 덮고 상기 소자 실장부를 노출시키는 제1 보호층을 형성하고, 상기 제1 보호층 상에, 상기 소자 실장부의 경계의 외측을 둘러싸도록 제2 보호층을 형성하는 것을 포함한다.According to another aspect of the present invention, there is provided a method for manufacturing a flexible circuit board, and providing a base film in which device mounting portions are defined, and forming a wiring pattern extending into the device mounting portion on the base film. And forming a first passivation layer covering the wiring pattern and exposing the device mounting portion, and forming a second passivation layer on the first passivation layer to surround an outer side of a boundary of the device mounting portion.
본 발명의 몇몇 실시예에서, 상기 제2 보호층은, 상기 소자 실장부와 제1 보호층의 사이에 형성되어 상기 소자 실장부를 둘러쌀 수 있다.In some embodiments of the present disclosure, the second protective layer may be formed between the device mounting portion and the first protective layer to surround the device mounting portion.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 연성 회로 기판의 제조 방법은, 소자 실장부가 정의된 베이스 필름을 제공하고, 상기 베이스 필름 상에 상기 소자 실장부 내로 연장되는 배선 패턴을 형성하고, 상기 소자 실장부의 경계의 외측을 둘러싸도록 제2 보호층을 형성하고, 상기 제2 보호층의 외측 상에 상기 배선 패턴을 덮도록 제1 보호층을 형성하는 것을 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a flexible circuit board, which provides a base film in which device mounting portions are defined, and forms a wiring pattern extending into the device mounting portion on the base film. And forming a second protective layer so as to surround the outer side of the boundary of the device mounting portion, and forming a first protective layer on the outer side of the second protective layer to cover the wiring pattern.
본 발명의 몇몇 실시예에서, 상기 제1 보호층 또는 제2 보호층 중 적어도 어느 하나가 제1 보호층과 제2 보호층의 측벽 사이의 경계에 중첩되어 형성될 수 있다.In some embodiments of the present invention, at least one of the first protective layer or the second protective layer may be formed to overlap the boundary between the sidewalls of the first protective layer and the second protective layer.
본 발명의 실시예들에 따른 연성 회로 기판은, 회로 패턴 상에 두 가지 종류의 보호층이 형성되어, 소자 실장부 주위로 비산된 플럭스를 세척하는 공정 도중에 보호층의 손상 및 이로 인하여 발생할 수 있는 불량을 방지할 수 있다.In the flexible circuit board according to the embodiments of the present invention, two kinds of protective layers are formed on the circuit pattern, and the protective layer may be damaged during the process of cleaning the flux scattered around the device mounting portion. Defects can be prevented.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the above-mentioned effects, and other effects not mentioned will be clearly understood by those skilled in the art from the description of the claims.
도 1은 본 발명의 몇몇 실시예에 따른 연성 회로 기판의 상면도이다.
도 2는 도 1의 A-A'를 따라 절단하여 도시한 본 발명의 몇몇 실시예에 따른 연성 회로 기판의 단면도이다.
도 2a은 도 1의 I를 확대하여 도시한 확대도이다.
도 2b는 도 3a의 A-A'를 절단하여 도시한 단면도이다.
도 3 및 도 4는 도 1의 A-A'를 따라 절단하여 도시한 본 발명의 다른 몇몇 실시예에 따른 연성 회로 기판의 단면도이다.
도 5 내지 도 6은 본 발명의 몇몇 실시예에 따른 연성 회로 기판의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 7 내지 도 8은 본 발명의 몇몇 실시예에 따른 연성 회로 기판에 소자가 실장된 경우의 효과를 설명하기 위한 도면들이다.
도 9는 본 발명의 몇몇 실시예에 따른 연성 회로 기판이 포함될 수 있는 전자 장치의 도면이다.1 is a top view of a flexible circuit board in accordance with some embodiments of the present invention.
2 is a cross-sectional view of a flexible circuit board in accordance with some embodiments of the present disclosure, taken along the line AA ′ of FIG. 1.
FIG. 2A is an enlarged view of a portion I of FIG. 1.
FIG. 2B is a cross-sectional view taken along line AA ′ of FIG. 3A.
3 and 4 are cross-sectional views of a flexible circuit board in accordance with some other embodiments of the present invention, taken along the line AA ′ of FIG. 1.
5 to 6 are intermediate step views for explaining a method of manufacturing a flexible circuit board according to some embodiments of the present invention.
7 to 8 are views for explaining the effect of the device mounted on the flexible circuit board according to some embodiments of the present invention.
9 is a diagram of an electronic device that may include a flexible circuit board according to some embodiments of the present disclosure.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and the general knowledge in the art to which the present invention pertains. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims. The size and relative size of the components shown in the drawings may be exaggerated for clarity of explanation. Like reference numerals refer to like elements throughout the specification, and "and / or" includes each and every combination of one or more of the mentioned items.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.When elements or layers are referred to as "on" or "on" of another element or layer, intervening other elements or layers as well as intervening another layer or element in between. It includes everything. On the other hand, when a device is referred to as "directly on" or "directly on" indicates that no device or layer is intervened in the middle.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.The spatially relative terms " below ", " beneath ", " lower ", " above ", " upper " It may be used to easily describe the correlation of a device or components with other devices or components. Spatially relative terms are to be understood as including terms in different directions of the device in use or operation in addition to the directions shown in the figures. For example, when flipping a device shown in the figure, a device described as "below" or "beneath" of another device may be placed "above" of another device. Thus, the exemplary term "below" can encompass both an orientation of above and below. The device can also be oriented in other directions, so that spatially relative terms can be interpreted according to orientation.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, "comprises" and / or "comprising" does not exclude the presence or addition of one or more other components in addition to the mentioned components.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various elements or components, these elements or components are of course not limited by these terms. These terms are only used to distinguish one element or component from another element or component. Therefore, the first device or component mentioned below may be a second device or component within the technical idea of the present invention.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in the present specification may be used in a sense that can be commonly understood by those skilled in the art. In addition, the terms defined in the commonly used dictionaries are not ideally or excessively interpreted unless they are specifically defined clearly.
이하 도 1 내지 도 9를 참조하여, 본 발명의 실시예에 따른 연성 회로 기판을 설명한다.Hereinafter, a flexible circuit board according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 to 9.
도 1은 본 발명의 몇몇 실시예에 따른 연성 회로 기판의 상면도이고, 도 2는 도 1의 A-A'를 따라 절단하여 도시한 본 발명의 몇몇 실시예에 따른 연성 회로 기판의 단면도이다.1 is a top view of a flexible circuit board in accordance with some embodiments of the present invention, and FIG. 2 is a cross-sectional view of the flexible circuit board in accordance with some embodiments of the present invention, taken along the line AA ′ of FIG. 1.
도 1 및 도 2를 참조하면, 본 발명의 몇몇 실시예에 따른 연성 회로 기판은 베이스 필름(10), 배선 패턴(20), 제1 보호층(30) 및 제2 보호층(40)을 포함할 수 있다.1 and 2, a flexible circuit board according to some embodiments of the present invention includes a
베이스 필름(10)은 유연성이 있는 재질로 형성될 수 있으며, 연성 회로 기판에 기재로서 포함되어 연성 회로 기판이 벤딩되거나 접히도록 할 수 있다. 베이스 필름(10)은 예를 들어, 폴리이미드 필름일 수 있다. 이와 달리, 베이스 필름(10)은 PET(Polyethylene Terephthalate) 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 등의 절연 필름 또는 산화 알루미늄박 등의 금속 호일일 수도 있다. 본 발명의 실시예에 따른 연성 회로 기판에서, 베이스 필름(10)은 폴리이미드 필름인 것으로 설명한다.The
베이스 필름(10)은 소자 실장부(100)가 정의될 수 있다. 소자 실장부(100)는 본 발명의 몇몇 실시예에 따른 연성 회로 기판에 실장되는 반도체 소자 및 수동 소자를 포함하는 전자 부품 소자가 배치되는 영역일 수 있다.In the
즉, 베이스 필름(10) 상에 소자가 실장되는 경우, 소자 실장부(100)는 소자와 수직으로 중첩(overlap)되는 베이스 필름(10) 상의 영역일 수 있다.That is, when the device is mounted on the
여기서, 상기 소자 실장부(100)는 베이스 필름(10) 상에 복수로 형성될 수 있으며, 반도체 소자 실장부와 수동 소자 실장부를 분리하여 형성할 수도 있다.Here, the
베이스 필름(10) 상에, 배선 패턴(20)이 형성될 수 있다. 배선 패턴(20)은, 베이스 필름(10) 상에 형성되어 소자 실장부(100) 내로 연장되는 적어도 하나 이상의 도전 배선을 포함할 수 있다.The
소자 실장부(100) 내로 연장된 배선 패턴(20)은 소자 실장부(100) 상에 실장되는 소자와 전기적으로 접촉하는 단자로서 기능할 수 있다. 즉, 소자 실장부(100) 내의 배선 패턴(20) 상에 솔더를 형성하고, 상기 솔더와 접촉하도록 소자를 실장하여 연성 회로 기판과 소자를 전기적으로 접속시킬 수 있다.The
배선 패턴(20)은 예를 들어 구리와 같은 도전성 물질을 포함할 수 있으나 본 발명은 이에 제한되는 것은 아니다. 구체적으로, 배선 패턴(20)은 금, 알루미늄 등의 전기 전도성을 가진 물질을 포함할 수도 있다.The
배선 패턴(20)에 포함된 복수의 도전 배선은 소자 실장부(100)의 폭 방향(도 1의 좌우 방향)으로 서로 이격되어 배치될 수 있다. 또한, 도 1에 도시된 것과는 달리 복수의 도전 배선은 소자 실장부(100)의 길이 방향(도 1의 상하 방향) 이외의 방향으로 연장될 수 있다.The plurality of conductive wires included in the
도 1에서 예시적으로 소자 실장부(100)의 일측에 배선 패턴(20)이 각각 6개씩 배치된 것이 도시되었으나 본 발명이 이에 제한되는 것은 아니다. 배선 패턴(20)의 개수는 연성 회로 기판 및 이와 접속되는 소자의 설계에 따라 얼마든지 변경될 수 있는 것은 자명하다.In FIG. 1, six
또한, 도 1에서 예시적으로 소자 실장부(100)의 양측에 배선 패턴(20)이 각각 배치된 것이 도시되었으나 본 발명이 이에 제한되는 것은 아니다. 배선 패턴(20)은 소자 실장부(100)의 일측에만 배치되거나 복수의 배열로 배치될 수도 있다.In addition, although the
도 1 또는 도 2에 구체적으로 도시되지는 않았지만, 배선 패턴(20) 상에 추가적인 도금층이 형성될 수 있다. 상기 도금층은 예를 들어 주석 또는 금을 포함하여, 배선 패턴(20)의 표면을 덮어 배선 패턴(20)을 보호하고, 배선 패턴(20) 상에 접속되는 소자와의 접합성을 향상시킬 수 있다.Although not specifically illustrated in FIG. 1 or FIG. 2, an additional plating layer may be formed on the
제1 보호층(30)은, 배선 패턴(20)의 표면을 덮을 수 있다. 구체적으로, 제1 보호층(30)은 배선 패턴(20)의 상면 및 측면을 덮을 수 있다. 제1 보호층(30)은 베이스 필름(10) 및 배선 패턴(20)의 표면을 덮도록 형성되고, 베이스 필름(10)의 소자 실장부(100) 및 소자 실장부(100) 내로 연장된 배선 패턴(20)을 노출시킬 수 있다. The first
다만 제1 보호층(30)이 베이스 필름(10)의 표면을 덮는 영역은, 베이스 필름(10)의 소자 실장부(100)로 정의되지 않은 영역과 정확하게 일치하지 않을 수 있다. 구체적으로, 제1 보호층(30)은 베이스 필름(10)의 소자 실장부(100)로부터 그 외측 방향으로 적어도 제1 거리(D1)만큼 이격되어 형성될 수 있다. 따라서 제1 보호층(30)은 소자 실장부(100)와, 소자 실장부(100)의 외주를 둘러싸는 가상의 영역을 함께 노출시킬 수 있다. 제1 거리(D1)는 예를 들어, 0.01mm 내지 1mm일 수 있다.However, an area in which the first
제1 보호층(30)은 예를 들어, 연성의 비전도체 재질을 포함할 수 있으며, 예를 들어 솔더 레지스트를 포함할 수 있다.The first
제2 보호층(40)은 제1 보호층(30) 상에 형성될 수 있다. 구체적으로, 제2 보호층(40)은 소자 실장부(100)의 경계의 외측을 둘러싸도록 제1 보호층(30) 상에 형성될 수 있다.The second
여기서 제2 보호층(40)이 제1 보호층(30) 상에 형성된다는 것은, 제1 보호층(30)의 측면 및/또는 상면 상에 형성되는 것을 의미할 수 있다. 다만 본 발명의 몇몇 실시예에서, 제2 보호층(40)은 소자 실장부(100)의 경계와 오버랩되지 않을 수 있다. 즉, 제2 보호층(40)은 소자 실장부(100)의 경계와 그 외측 방향으로 적어도 제1 거리(D1)만큼 이격되어 형성될 수 있다. 상술한 것과 같이, 제1 거리(D1)는 예를 들어, 0.01mm 내지 2mm일 수 있다.Herein, the second
제2 보호층(40)은 소자 실장부(100)의 외측 방향으로의 제1 폭(W1)으로 형성될 수 있다. 제1 폭(W1)은 예를 들어, 0.01mm 내지 1mm내일 수 있다.The second
도 2 내지 도 4에는, 제2 보호층(40)이 형상을 달리하여 형성되는 것이 도시되어있다.2 to 4, it is shown that the second
먼저 도 2에서, 제2 보호층(40)은 소자 실장부(100)의 양측의 제1 보호층(30)의 측벽 상에 형성될 수 있다. 이 경우, 제2 보호층(40)은 제1 보호층(30)의 측벽과, 소자 실장부(100)의 경계 사이에 개재될 수 있다. 따라서 제2 보호층(40)은 소자 실장부(100)의 경계의 외측을 둘러쌀 수 있다. 도 2에 도시된 연성 회로 기판에서, 제2 보호층(40)은 제1 보호층(30)의 상면을 덮지 않을 수도 있다. 제2 보호층(40)의 측면, 베이스 필름(10) 및 배선 패턴(20)의 상면에 의해 트렌치(110)가 정의되고, 상기 트렌치(110) 내부에 소자가 실장될 수 있다.First, in FIG. 2, the second
본 발명의 몇몇 실시예에서, 상기 제1 보호층(30)과 제2 보호층(40)의 측벽의 경계부(35)에서 제1 보호층(30)과 제2 보호층(40)이 일부 중첩되어 형성될 수도 있다. 특히, 인쇄 방법을 통해 제1 보호층(30)과 제2 보호층(40)을 형성하는 경우, 보호층(30, 40)의 경계부에서 솔더 레지스트의 잉크가 번지는 현상이 발생할 수 있고, 따라서 제1 보호층(30) 및/또는 제2 보호층(40)이 경계부(35)를 덮도록 형성될 수 있다. 이를 통해 제1 및 제2 보호층(30, 40)이 중첩되도록 하여 원하는 두께로 보호층을 형성할 수도 있다.In some embodiments of the present invention, the first
도 3 및 도 4는 도 1의 A-A'를 따라 절단하여 도시한 본 발명의 다른 몇몇 실시예에 따른 연성 회로 기판의 단면도이다.3 and 4 are cross-sectional views of a flexible circuit board in accordance with some other embodiments of the present invention, taken along the line AA ′ of FIG. 1.
도 3을 참조하면, 제2 보호층(140)은 제1 보호층(30)의 측면을 덮고, 제1 보호층(30)의 상면 상으로 연장되도록 형성될 수 있다. 따라서 제2 보호층(140)은 제1 보호층(30)의 측면 및 상면의 프로파일을 따라서 컨포말하게(conformally) 형성될 수 있다.Referring to FIG. 3, the
제2 보호층(140)은 소자 실장부(100)의 외측 방향으로 제1 폭(W1)을 갖도록 형성될 수 있다. 따라서 제1 보호층(30)과 소자 실장부(100)의 사이에 제2 보호층(140)의 적어도 일부가 개재될 수 있다.The second
도 4를 참조하면, 제2 보호층(240)은 제1 보호층(30)의 상면 만을 덮을 수 있다. 제2 보호층(240)은 제1 보호층(30)의 상면 상에서 소자 실장부(100)의 외측 방향으로 제1 폭(W1)을 갖도록 형성될 수 있다.Referring to FIG. 4, the second
본 발명의 몇몇 실시예에서, 제1 보호층(30)의 측면으로 정의되는 경계와, 제2 보호층(240)의 측면으로 정의되는 경계는 동일할 수 있다.In some embodiments of the present invention, the boundary defined by the side of the
제2 보호층(240) 및 제1 보호층(30)의 측면, 베이스 필름(10) 및 배선 패턴(20)의 상면에 의해 트렌치(110)가 정의되고, 상기 트렌치(110) 내부에 소자가 실장될 수 있다.The
다시 도 2를 참조하면, 제2 보호층(40)은, 예를 들어, 제1 보호층(30)과 서로 다른 물질을 포함할 수 있다. 제2 보호층(40)은 베이스 필름(10) 상에 비산된 플럭스 물질에 내성이 있는 물질을 포함할 수 있으며, 구체적으로 제2 보호층(40)은 폴리머, 세라믹 중 적어도 하나의 물질을 포함할 수 있다.Referring back to FIG. 2, the
본 발명의 몇몇 실시예에서, 제2 보호층(40)과 제1 보호층(30)이 서로 동일한 물질을 포함할 수도 있고, 따라서 제2 보호층(40)은 솔더 레지스트를 포함할 수도 있으며, 구체적으로 경성 솔더 레지스트일 수 있다.In some embodiments of the present invention, the second
도 5 내지 도 6은 본 발명의 몇몇 실시예에 따른 연성 회로 기판의 제조 방법을 설명하기 위한 중간 단계 도면들이다.5 to 6 are intermediate step views for explaining a method of manufacturing a flexible circuit board according to some embodiments of the present invention.
먼저 도 5를 참조하면, 소자 실장부(100)가 정의된 베이스 필름(10)을 제공하고, 베이스 필름(10) 소자 실장부(100) 내로 연장되는 배선 패턴(20)을 형성한다. 배선 패턴(20)은 예를 들어, 구리, 금 또는 알루미늄 중 적어도 하나의 도전성 물질을 포함할 수 있다.First, referring to FIG. 5, the
배선 패턴(20)을 형성하는 것은, 베이스 필름(10)의 일면에 금속박층을 형성한 수 식각하여 패터닝하는 포토에칭법 또는, 하지층이 형성된 베이스 필름(10) 상에 레지스트 패턴을 형성하고, 레지스트 패턴 사이에 도전 물질을 전해 도금한 후 레지스트 패턴과 하지층을 제거하여 배선 패턴(20)을 형성하는 세미 어디티브(semi additive) 방식, 또는 도전 페이스트를 인쇄하여 배선 패턴(20)을 인쇄하는 방식 등으로 형성될 수 있다.Forming the
도 6을 참조하면, 베이스 필름(10) 및 배선 패턴(20)을 덮도록, 제1 보호층(30)을 형성한다. 제1 보호층(30)은 베이스 필름(10)에 정의된 소자 실장부(100)의 경계를 둘러싸도록 형성될 수 있다. 제1 보호층(30)은 소자 실장부(100)의 경계와 소정의 간격으로 이격되어 형성될 수 있다.Referring to FIG. 6, the first
제1 보호층(30)을 형성하는 것은, 솔더 레지스트와 같은 액상재를 인쇄법 또는 코팅법에 의하여 형성하거나, 커버 필름을 라미네이트법에 의하여 형성하는 것일 수 있다.The first
이어서 도 2를 참조하면, 제1 보호층(30)의 측면 상에, 제2 보호층(40)을 형성한다. 제2 보호층(40)은 제1 보호층(30)의 측면과 소자 실장부(100) 사이에 개재되어 형성될 수 있다.2, a second
제2 보호층(40)을 형성하는 것 또한 제1 보호층(30)과 마찬가지로 솔더 레지스트와 같은 액상재를 인쇄법 또는 코팅법에 의하여 형성하거나, 커버 필름을 라미네이트법에 의하여 형성하는 것일 수 있다.Forming the second
또는, 제1 보호층(30) 또는 제2 보호층(40)이 감광성 솔더 레지스트를 포함하는 경우, 감광재를 베이스 필름(10) 및 배선 패턴(20) 상에 도포한 후, 제1 보호층(30) 또는 제2 보호층(40)의 형상대로 노광 및 현상시켜 제1 보호층(30) 또는 제2 보호층(40)을 형성하는 것을 포함할 수 있다.Alternatively, when the first
한편, 제조 방법에 따라 제2 보호층(40)을 먼저 형성한 후, 제1 보호층(30)을 형성할 수 있음은 자명하다. 즉, 소자 실장부(100)의 경계의 외측을 둘러싸도록 제2 보호층(40)을 형성하고, 제2 보호층(40)의 외측에 배선 패턴(20)을 덮도록 제1 보호층(30)을 형성할 수도 있다. 여기서 제2 보호층(40)의 외측은, 제2 보호층(40)과 소자 실장부(100)의 대향면을 내측으로 할 때 내측의 반대측을 의미할 수 있다.On the other hand, it is apparent that the first
도 5 내지 도 6을 이용하여, 도 2의 연성 회로 기판의 제조 방법을 설명하였으나 본 발명이 이에 제한되는 것은 아니다. 즉, 도 3의 연성 회로 기판의 경우, 제1 거리(D1)로 이격되어 소자 실장부(100)를 둘러싸도록 제1 보호층(30)을 형성하고, 제1 보호층(30)의 측면 및 상면 상에 소자 실장부(100)의 외측 방향으로 제1 폭(W1)을 갖도록 제2 보호층(140)을 형성할 수 있다.5 to 6, the method of manufacturing the flexible circuit board of FIG. 2 has been described, but the present invention is not limited thereto. That is, in the flexible circuit board of FIG. 3, the first
또는, 도 4의 연성 회로 기판의 경우, 제1 거리(D1)로 이격되어 소자 실장부(100)를 둘러싸도록 제1 보호층(30)을 형성하고, 제1 보호층(30)의 상면 만을 덮도록 제2 보호층(240)을 형성할 수 있다.Alternatively, in the flexible circuit board of FIG. 4, the first
본 발명의 몇몇 실시예에서, 상기 도 2에서 설명한 제2 보호층(40)과 상기 도 3 또는 도 4에서 설명한 제2 보호층(140, 240)이 일체로 되도록 형성할 수도 있다.In some embodiments of the present invention, the second
도 7 내지 도 8은 본 발명의 몇몇 실시예에 따른 연성 회로 기판에 소자가 실장된 경우의 효과를 설명하기 위한 도면들이다.7 to 8 are views for explaining the effect of the device mounted on the flexible circuit board according to some embodiments of the present invention.
먼저 플럭스와 제1 보호층의 관계에 관하여 설명한다. 제2 보호층(40)이 형성되지 않은 제1 보호층(30)이 소자 실장부(100) 부근까지 형성되어 있다고 가정한다. 소자 실장부(100) 상의 배선 패턴(20) 상에 인쇄 또는 디스펜싱을 통해 솔더(410)를 배치하고, 소자(400)의 단자와 솔더(410)의 배치가 일치하도록 소자(400)를 실장한 후, 소자(400)의 위치 고정을 위해 예를 들어 리플로우(reflow)를 통한 경화 과정이 수행된다. First, the relationship between the flux and the first protective layer will be described. It is assumed that the first
솔더(410)에 포함된 플럭스(500)가 솔더(410)로부터 비산되어 주변 영역으로 확산되면, 소자 실장부(100) 부근의 상기 제1 보호층(30)에 부착될 수 있다. 플럭스(500)는 제1 보호층(30)과 반응하여 제1 보호층(30) 표면의 개질을 발생시키고, 이후 플럭스(500)를 제거하는 세정 단계에서 세척액으로 플럭스(500)가 제거될 때, 플럭스로(500)로 인하여 표면에 변형이 발생한 제1 보호층(30)이 노출될 수 있다. 이와 같이 제1 보호층(30)의 변형은 제품 신뢰성을 저하시키는 요인이 될 수 있다.When the
도 7을 참조하면, 본 발명의 몇몇 실시예에 따른 연성 회로 기판에서, 리플로우를 통한 경화 과정이 수행되고, 솔더(410)로부터 비산된 플럭스(500)는 소자 실장부(500)의 경계의 외측을 둘러싸는 제2 보호층(40)의 표면에 부착될 수 있다.Referring to FIG. 7, in a flexible circuit board according to some embodiments of the present disclosure, a hardening process through reflow is performed, and the
도 8을 참조하면, 플럭스(500)를 제거하기 위해 세척액(C)을 이용하여 공정이 수행되더라도 플럭스가 제2 보호층(40)에만 형성되어 있기 때문에 제1 보호층(30)에 영향을 주지 않고 플럭스가 제거될 수 있다. 세척액(C)은, 알코올계 용액 또는 에틸계 용액을 포함할 수 있다.Referring to FIG. 8, even if the process is performed using the cleaning liquid C to remove the
본 발명의 몇몇 실시예에 따른 연성 회로 기판에서, 제2 보호층(40)이 제1 보호층(30) 상에 형성될 수 있다. 즉, 제2 보호층(40)은 플럭스(500)로부터 제1 보호층(30)의 표면을 보호할 수 있다. 본 발명의 몇몇 실시예에 따른 연성 회로 기판에서, 제2 보호층(40)은 소자 실장부(100)의 경계의 외측을 둘러싸도록 제1 보호층 상에 형성되어, 소자 실장부(100) 주위의 제1 보호층(30)을 플럭스(500)로부터 보호할 수 있다.In the flexible circuit board according to some embodiments of the present invention, the second
또한, 소자 실장부(100)와 제1 보호층(30), 또는 소자 실장부(100)와 제2 보호층(40)은 제1 거리(D1)만큼 이격되어 형성될 수 있다. 상기 제1 거리(D1)의 틈으로 세척액(C)이 유입되고, 소자(400)와 베이스 필름(10) 사이의 플럭스(500)를 효과적으로 제거할 수 있다.In addition, the
도 9는 본 발명의 몇몇 실시예에 따른 연성 회로 기판이 포함될 수 있는 전자 장치의 도면이다. 9 is a diagram of an electronic device that may include a flexible circuit board according to some embodiments of the present disclosure.
도 9를 참조하면, 본 발명의 일 실시예에 따른 전자 장치는 연성 회로 기판(1000), 제1 외부 장치(1100), 제2 외부 장치(1200) 및 소자(400)를 포함할 수 있다.Referring to FIG. 9, an electronic device according to an embodiment of the present invention may include a
연성 회로 기판(1000)은, 앞서 도 1 내지 도 8을 이용하여 설명한 본 발명의 몇몇 실시예에 따른 연성 회로 기판일 수 있다. 연성 회로 기판(1000) 상에 소자(400)가 실장될 수 있다.The
연성 회로 기판(1000)은 비벤딩 영역(NB1, NB2)과, 비벤딩 영역(NB1, NB2) 사이에 배치되는 벤딩 영역(B)을 포함할 수 잇다. 도 9에 도시된 것과 같이, 벤딩 영역(B)은 연성 회로 기판(1000)이 전자 장치에 포함될 때 구부러져 장착되는 부분일 수 있다.The
도 1 내지 도 4를 이용하여 설명한 본 발명의 몇몇 실시예에 따른 연성 회로 기판 또한 벤딩 영역(B)을 포함할 수 있다. 본 발명의 몇몇 실시예에서, 제1 보호층(30)은 벤딩 영역(B) 상에 형성될 수 있다. 이와는 반대로, 제2 보호층(40)은 벤딩 영역(B) 상에는 형성되지 않을 수 있다. 또한, 소자 실장부(100) 또한 벤딩 영역(B) 상에는 정의되지 않을 수 있다.The flexible circuit board according to some embodiments of the present invention described with reference to FIGS. 1 to 4 may also include a bending area B. FIG. In some embodiments of the present invention, the first
즉, 벤딩성이 필요한 부분에 형성되는 제1 보호층(30)은 연성 재질로 형성될 수 있고, 벤딩성이 필요하지 않은 부분에 형성되는 제2 보호층(40)은 경성 재질로 형성될 수 있다.That is, the
제1 외부 장치(1100)와 제2 외부 장치(1200)는, 연성 회로 기판(1000)에 의하여 전기적으로 연결될 수 있다. 제1 외부 장치(1100)는 예를 들어, 화상을 표시하는 디스플레이 패널일 수 있고, 제2 외부 장치(1200)는 이러한 디스플레이 패널로 출력 신호를 제공하는 전자 기기일 수 있으나 본 발명이 이에 제한되는 것은 아니다. The first
본 실시예에서는 제1 외부 장치(1100)와 제2 외부 장치(1200)가 연성 회로 기판(1000)의 동일한 면에 연결된 것으로 설명하였으나, 제1 외부 장치(1100)와 제2 외부 장치(1200)는 연성 회로 기판(1000)의 서로 다른 면과 연결될 수도 있다.In the present exemplary embodiment, the first
제1 외부 장치(200)가 디스플레이 패널인 경우, 소자(400)는 예를 들어, 디스플레이 패널을 구동하는 DDIC(Display Driver IC)일 수 있다.When the first external device 200 is a display panel, the
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, the present invention is not limited to the above embodiments but may be manufactured in various forms, and having ordinary skill in the art to which the present invention pertains. It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without changing the technical spirit or essential features of the present invention. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.
10: 베이스 필름 20: 배선 패턴
30: 제1 보호층 40, 140, 240: 제2 제2 보호층
100: 소자 실장부 400: 소자
500: 플럭스 1000: 연성 회로 기판
1100: 1200: 외부 장치10: base film 20: wiring pattern
30: first
100: device mounting unit 400: device
500: flux 1000: flexible circuit board
1100: 1200: external device
Claims (14)
상기 소자 실장부 내로 연장되는 적어도 하나 이상의 도전 배선을 포함하는 배선 패턴;
상기 소자 실장부를 노출시키고, 상기 배선 패턴을 덮는 제1 보호층; 및
상기 소자 실장부의 경계의 외측을 둘러싸도록 상기 제1 보호층의 측면과 상면 일부에 형성되는 제2 보호층을 포함하는 연성 회로 기판.A base film in which device mounting portions are defined;
A wiring pattern including at least one conductive wiring extending into the device mounting portion;
A first protective layer exposing the device mounting portion and covering the wiring pattern; And
And a second protective layer formed on a portion of the side surface and the upper surface of the first protective layer so as to surround the outside of the boundary of the device mounting portion.
상기 제2 보호층은, 상기 제1 보호층과 서로 다른 물질을 포함하는 연성 회로 기판.The method of claim 1,
The second protective layer includes a material different from the first protective layer.
상기 제1 보호층은, 연성 물질을 포함하고, 상기 제2 보호층은 경성 물질을 포함하는 연성 회로 기판.The method of claim 2,
The first protective layer includes a flexible material, and the second protective layer includes a rigid material.
상기 제1 보호층은 솔더 레지스트를 포함하는 연성 회로 기판.The method of claim 3, wherein
The first protective layer includes a solder resist.
상기 제2 보호층은 폴리머, 세라믹 중 적어도 어느 하나의 물질을 포함하는 연성 회로 기판.The method of claim 4, wherein
The second protective layer includes at least one material of a polymer and a ceramic.
상기 제2 보호층은, 상기 소자 실장부와 제1 보호층의 사이에 형성되어 상기 소자 실장부를 둘러싸는 연성 회로 기판.The method of claim 1,
The second protective layer is formed between the element mounting portion and the first protective layer to surround the element mounting portion.
상기 제1 보호층은 상기 소자 실장부로부터 그 외측 방향으로 0.01mm 내지 1mm의 폭으로 이격되어 형성되는 연성 회로 기판.The method of claim 1,
The first protective layer is formed to be spaced apart from the device mounting portion in a width of 0.01mm to 1mm in the outward direction.
상기 제2 보호층은 상기 소자 실장부의 외측 방향으로 0.01mm 내지 2mm의 폭을 갖도록 형성되는 연성 회로 기판.The method of claim 1,
The second protective layer is formed to have a width of 0.01mm to 2mm in the outer direction of the device mounting portion.
상기 베이스 필름 상에 상기 소자 실장부 내로 연장되는 배선 패턴을 형성하고,
상기 배선 패턴을 덮고 상기 소자 실장부를 노출시키는 제1 보호층을 형성하고,
상기 제1 보호층의 측면과 상면 일부에, 상기 소자 실장부의 경계의 외측을 둘러싸도록 제2 보호층을 형성하는 것을 포함하는 연성 회로 기판의 제조 방법.Providing a base film with a defined device mount,
Forming a wiring pattern extending on the base film into the device mounting portion,
Forming a first protective layer covering the wiring pattern and exposing the device mounting portion;
A method of manufacturing a flexible circuit board comprising forming a second protective layer on a side of the first protective layer and a part of an upper surface thereof so as to surround an outer side of a boundary of the element mounting portion.
상기 제2 보호층은, 상기 소자 실장부와 제1 보호층의 사이에 형성되어 상기 소자 실장부를 둘러싸는 연성 회로 기판의 제조 방법.The method of claim 11,
And the second protective layer is formed between the element mounting portion and the first protective layer to surround the element mounting portion.
상기 소자 실장부 내로 연장되는 적어도 하나 이상의 도전 배선을 포함하는 배선 패턴;
상기 소자 실장부를 노출시키고, 상기 배선 패턴을 덮는 제1 보호층; 및
상기 소자 실장부의 경계의 외측을 둘러싸도록 상기 제1 보호층의 상면 일부에 형성되는 제2 보호층을 포함하는 연성 회로 기판.A base film in which device mounting portions are defined;
A wiring pattern including at least one conductive wiring extending into the device mounting portion;
A first protective layer exposing the device mounting portion and covering the wiring pattern; And
And a second passivation layer formed on a portion of the upper surface of the first passivation layer so as to surround the outside of the boundary of the device mounting portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170051192A KR102017643B1 (en) | 2017-04-20 | 2017-04-20 | Flexible printed circuit boards and fabricating method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170051192A KR102017643B1 (en) | 2017-04-20 | 2017-04-20 | Flexible printed circuit boards and fabricating method of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180117959A KR20180117959A (en) | 2018-10-30 |
KR102017643B1 true KR102017643B1 (en) | 2019-09-03 |
Family
ID=64101004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170051192A Active KR102017643B1 (en) | 2017-04-20 | 2017-04-20 | Flexible printed circuit boards and fabricating method of the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102017643B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118127A (en) * | 2000-10-06 | 2002-04-19 | Hitachi Ltd | Method for manufacturing semiconductor integrated circuit device |
CN105228364A (en) * | 2015-10-30 | 2016-01-06 | 广州兴森快捷电路科技有限公司 | Base plate for packaging resistance welding processing method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283493A (en) * | 1994-04-14 | 1995-10-27 | Nippon Chemicon Corp | Circuit board with function for preventing flux residue sticking |
KR20080026671A (en) * | 2006-09-20 | 2008-03-26 | 삼성전자주식회사 | Circuit board manufacturing method and semiconductor package manufacturing method having same |
KR20120127852A (en) * | 2011-05-16 | 2012-11-26 | 엘지이노텍 주식회사 | Light emitting diode package |
KR101311707B1 (en) * | 2013-03-26 | 2013-09-25 | 주식회사 심텍 | Die stack package and method for fabricating the same |
-
2017
- 2017-04-20 KR KR1020170051192A patent/KR102017643B1/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118127A (en) * | 2000-10-06 | 2002-04-19 | Hitachi Ltd | Method for manufacturing semiconductor integrated circuit device |
CN105228364A (en) * | 2015-10-30 | 2016-01-06 | 广州兴森快捷电路科技有限公司 | Base plate for packaging resistance welding processing method |
Also Published As
Publication number | Publication date |
---|---|
KR20180117959A (en) | 2018-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101951956B1 (en) | Flexible printed circuit board for packaging semiconductor device | |
US6956288B2 (en) | Semiconductor device with folded film substrate and display device using the same | |
KR20190050171A (en) | Flexible circuit board and chip pakage comprising the same, and electronic device comprising the same | |
KR101566593B1 (en) | Semiconductor package | |
KR102653827B1 (en) | Flexible printed circuit board, cof module and electronic device comprising the same | |
KR101896224B1 (en) | Flexible printed circuit boards | |
KR102059478B1 (en) | Printed circuit boards and fabricating method of the same | |
KR101396433B1 (en) | Flexible circuit board, semiconductor package and display apparatus compring thereof | |
KR101223701B1 (en) | Flexible circuit board, display device comprising the same, and fabricating method of the flexible circuit board | |
WO2024120485A1 (en) | Flexible circuit board, chip-on-film packaging structure, and display apparatus | |
KR20130051120A (en) | Signal transfer film, method of manufacturing the same, and display device including the same | |
KR101369300B1 (en) | Cof package having improved heat dissipation | |
KR101040737B1 (en) | Flexible Circuit Boards, Packages, and Flat Panel Displays | |
KR102017643B1 (en) | Flexible printed circuit boards and fabricating method of the same | |
KR101751390B1 (en) | Flexible printed circuit boards and method for manufacturing the same | |
KR102059477B1 (en) | Flexible printed circuit boards | |
KR20120063202A (en) | Semiconductor package and display panel assembly including the same | |
CN110137224B (en) | Display screen and display device | |
KR101279469B1 (en) | Cof package having improved heat dissipation | |
KR102378493B1 (en) | Film for package substrate, semiconductor package, display device and methods of fabricating the same | |
KR101753685B1 (en) | Flexible printed circuit boards | |
TWI659511B (en) | Substrate for package and manufacturing method thereof and package | |
JP4973513B2 (en) | Tape carrier for semiconductor device, method for manufacturing tape carrier for semiconductor device, and semiconductor device | |
JP2005085807A (en) | WIRING BOARD AND MANUFACTURING METHOD THEREOF, ELECTRO-OPTICAL DEVICE, ELECTRONIC DEVICE | |
KR102096763B1 (en) | A method of fabricating flexible printed circuit boards |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20170420 |
|
PA0201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20180801 Patent event code: PE09021S01D |
|
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20190207 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20190704 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20190828 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20190829 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20220829 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20240828 Start annual number: 6 End annual number: 6 |