KR101751390B1

KR101751390B1 - Flexible printed circuit boards and method for manufacturing the same

Info

Publication number: KR101751390B1
Application number: KR1020160007954A
Authority: KR
Inventors: 시게히사 토마베치
Original assignee: 스템코 주식회사
Priority date: 2016-01-22
Filing date: 2016-01-22
Publication date: 2017-07-11
Anticipated expiration: 2036-01-22

Abstract

연성 회로 기판 및 그 제조 방법이 제공된다. 연성 회로 기판은 벤딩 영역, 제1 영역 및 제2 영역을 포함하는 베이스 필름으로, 상기 벤딩 영역은 상기 제1 영역 및 상기 제2 영역 사이에 배치되는 베이스 필름, 상기 베이스 필름의 일면 상에 형성되는 복수의 제1 배선 패턴, 상기 벤딩 영역 상의 상기 복수의 배선 패턴을 덮되, 상기 복수의 배선 패턴 표면의 프로파일을 따라 형성되는 제1 보호층, 상기 제1 보호층이 형성되지 않은 상기 복수의 배선 패턴 상에 형성되는 제1 도금층 및 상기 제1 보호층 및 상기 제1 보호층과 인접한 상기 제1 도금층의 일부를 덮도록 형성되는 제2 보호층을 포함한다.A flexible circuit board and a method of manufacturing the same are provided. The flexible circuit board includes a base film including a bending region, a first region, and a second region, the bending region including a base film disposed between the first region and the second region, A first protection layer covering the plurality of wiring patterns on the bending region, the first protection layer being formed along a profile of the plurality of wiring pattern surfaces, the plurality of wiring patterns not having the first protection layer formed thereon And a second protective layer formed to cover a portion of the first plating layer adjacent to the first protective layer and the first protective layer.

Description

[0001] FLEXIBLE PRINTED CIRCUIT BOARDS AND METHOD FOR MANUFACTURING THE SAME [0002]

본 발명은 연성 회로 기판 및 그 제조 방법에 관한 것이다.The present invention relates to a flexible circuit board and a manufacturing method thereof.

최근 전자 기기에 소형화 추세에 따라 연성 회로 기판을 이용한 칩 온 필름(Chip On Film: COF) 패키지 기술이 사용되고 있다. 연성 회로 기판 및 이를 이용한 COF 패키지 기술은 예를 들어, 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode) 디스플레이 장치 등과 같은 평판 표시 장치(Flat Panel Display; FPD)에 이용된다.BACKGROUND ART [0002] In recent years, a chip on film (COF) package technology using a flexible circuit board has been used in electronic devices in accordance with the miniaturization trend. The flexible circuit board and the COF package technology using the flexible circuit board are used for a flat panel display (FPD) such as a liquid crystal display (LCD), an organic light emitting diode do.

연성 회로 기판은 굴곡성이 있으므로, 전자기기에 사용될 때 접히거나 구부러져 사용되는데, 연성 회로 기판이 접혀서 사용되는 경우 벤딩된 부분에서 연성 회로 기판의 내구성이 하락하는 문제가 발생할 수 있다.Since the flexible circuit board is flexible, it is folded or bent when it is used in electronic equipment. If the flexible circuit board is used folded, the durability of the flexible circuit board may be deteriorated in the bent portion.

본 발명이 해결하고자 하는 기술적 과제는 벤딩 영역에서 박막으로 형성된 보호층을 포함하여 제품 신뢰성이 향상된 연성 회로 기판을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a flexible circuit board including a protective layer formed of a thin film in a bending region, thereby improving product reliability.

본 발명이 해결하고자 하는 다른 기술적 과제는 벤딩 영역에서 박막으로 형성된 보호층을 포함하여 제품 신뢰성이 향상된 연성 회로 기판의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a manufacturing method of a flexible circuit board including a protective layer formed of a thin film in a bending region, thereby improving the reliability of the product.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical objects of the present invention are not limited to the technical matters mentioned above, and other technical subjects not mentioned can be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판은 벤딩 영역, 제1 영역 및 제2 영역을 포함하는 베이스 필름으로, 상기 벤딩 영역은 상기 제1 영역 및 상기 제2 영역 사이에 배치되는 베이스 필름, 상기 베이스 필름의 일면 상에 형성되는 복수의 제1 배선 패턴, 상기 벤딩 영역 상의 상기 복수의 배선 패턴을 덮되, 상기 복수의 배선 패턴 표면의 프로파일을 따라 형성되는 제1 보호층, 상기 제1 보호층이 형성되지 않은 상기 복수의 배선 패턴 상에 형성되는 제1 도금층 및 상기 제1 보호층 및 상기 제1 도금층의 일부를 덮도록 형성되는 제2 보호층을 포함한다.According to an aspect of the present invention, there is provided a flexible printed circuit board comprising a base film including a bending region, a first region and a second region, the bending region including a first region and a second region, A plurality of first wiring patterns formed on one surface of the base film, and a plurality of first wiring patterns covering the plurality of wiring patterns on the bending region, the first protection layers being formed along a profile of the plurality of wiring pattern surfaces, A first plating layer formed on the plurality of wiring patterns on which the first protective layer is not formed, and a second protective layer formed to cover a part of the first protective layer and the first plating layer.

본 발명의 몇몇 실시예에서, 상기 제1 보호층은, 상기 제1 배선 패턴을 덮는 제1 레지스트 패턴과, 상기 제1 배선 패턴 사이에서 노출된 상기 베이스 필름의 상면을 덮는 제2 레지스트 패턴을 포함하고, 상기 제1 레지스트 패턴의 상면의 높이는 상기 제2 레지스트 패턴의 상면의 높이보다 높을 수 있다.In some embodiments of the present invention, the first protective layer includes a first resist pattern covering the first wiring pattern and a second resist pattern covering the top surface of the base film exposed between the first wiring pattern And the height of the upper surface of the first resist pattern may be higher than the height of the upper surface of the second resist pattern.

본 발명의 몇몇 실시예에서, 상기 제2 보호층은, 상기 제1 레지스트 패턴을 덮는 제3 레지스트 패턴과, 상기 제2 레지스트 패턴을 덮는 제4 레지스트 패턴을 포함하되, 상기 제3 레지스트 패턴의 상면과, 상기 제4 레지스트 패턴의 상면의 높이는 동일할 수 있다.In some embodiments of the present invention, the second protective layer includes a third resist pattern covering the first resist pattern, and a fourth resist pattern covering the second resist pattern, wherein the upper surface of the third resist pattern And the height of the top surface of the fourth resist pattern may be the same.

본 발명의 몇몇 실시예에서, 상기 제1 도금층 상에 형성되는 제2 도금층을 더 포함하되, 상기 제2 도금층은 상기 제2 보호층이 형성되지 않는 상기 제1 도금층 상에 형성될 수 있다.In some embodiments of the present invention, a second plating layer is formed on the first plating layer, and the second plating layer may be formed on the first plating layer on which the second protective layer is not formed.

본 발명의 몇몇 실시예에서, 상기 제2 보호층은 상기 제1 도금층과 상기 제1 보호층의 경계를 덮을 수 있다.In some embodiments of the present invention, the second protective layer may cover the boundary between the first plating layer and the first protective layer.

본 발명의 몇몇 실시예에서, 상기 제2 보호층은, 상기 제1 도금층을 덮는 제1 부분과, 상기 제1 보호층을 덮는 제2 부분을 포함하되, 상기 제1 부분의 상면의 높이와 상기 제2 부분의 상면의 높이는 동일할 수 있다.In some embodiments of the present invention, the second protective layer includes a first portion covering the first plating layer and a second portion covering the first protective layer, wherein the height of the upper surface of the first portion and the height The height of the top surface of the second portion may be the same.

본 발명의 몇몇 실시예에서, 상기 베이스 필름 상에, 상기 제1 배선 패턴과 연결되는 소자 접속부를 더 포함하되, 상기 제1 보호층 및 상기 제2 보호층은 상기 소자 접속부 상에는 형성되지 않을 수 있다.In some embodiments of the present invention, the base film may further include an element connection portion connected to the first wiring pattern, wherein the first protection layer and the second protection layer may not be formed on the element connection portion .

본 발명의 몇몇 실시예에서, 상기 베이스 필름의 상기 일면의 반대면인 타면 상에 형성된 복수의 제2 배선 패턴과, 상기 복수의 제2 배선 패턴 상에 형성되되, 상기 베이스 필름의 상기 벤딩 영역 상에 형성되는 제3 보호층을 더 포함할 수 있다.In some embodiments of the present invention, a plurality of second wiring patterns formed on the other surface of the base film opposite to the one surface, and a plurality of second wiring patterns formed on the plurality of second wiring patterns, And a second protective layer formed on the second protective layer.

본 발명의 몇몇 실시예에서, 상기 제2 도전 배선 상에 형성되되, 상기 베이스 필름의 상기 제1 및 제2 영역 상에 형성되는 제2 도금층과, 상기 제2 도금층 및 상기 제3 보호층 상에 형성된 제4 보호층을 더 포함할 수 있다.In some embodiments of the present invention, a second plating layer formed on the second conductive wiring and formed on the first and second regions of the base film, and a second plating layer formed on the second plating layer and the third protective layer And a fourth protective layer formed thereon.

본 발명의 몇몇 실시예에서, 상기 제1 보호층은 약 0.1㎛ 내지 2㎛ 두께로 형성될 수 있다.In some embodiments of the present invention, the first passivation layer may be formed to a thickness of about 0.1 탆 to 2 탆.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 방법은 벤딩 영역, 제1 및 제2 영역을 포함하는 베이스 필름을 제공하되, 상기 벤딩 영역은 상기 제1 영역 및 상기 제2 영역 사이에 배치되고, 상기 베이스 필름의 일면 상에 복수의 제1 배선 패턴을 형성하고, 상기 벤딩 영역 상의 상기 복수의 배선 패턴을 덮도록 제1 보호층을 형성하되, 상기 제1 보호층은 상기 복수의 배선 패턴의 표면 프로파일을 따라 형성되고, 상기 제1 보호층이 형성되지 않은 상기 복수의 배선 패턴 상에 제1 도금층을 형성하고, 상기 제1 보호층 및 상기 제1 보호층과 인접한 상기 제1 도금층의 일부를 덮도록 제2 보호층을 형성하는 것을 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a flexible circuit board, the method comprising: providing a base film including a bending region, a first region and a second region, Forming a plurality of first wiring patterns on one surface of the base film and forming a first protection layer so as to cover the plurality of wiring patterns on the bending region, Is formed along the surface profile of the plurality of wiring patterns, a first plating layer is formed on the plurality of wiring patterns on which the first protective layer is not formed, and the first plating layer is formed adjacent to the first protective layer and the first protective layer And forming a second protective layer to cover a part of the first plating layer.

본 발명의 몇몇 실시예에서, 상기 제1 도금층 상에 제2 도금층을 형성하는 것을 더 포함하되, 상기 제2 도금층은 상기 제2 보호층이 형성되지 않은 영역에 형성될 수 있다.In some embodiments of the present invention, the method further comprises forming a second plating layer on the first plating layer, wherein the second plating layer may be formed in an area where the second protective layer is not formed.

본 발명의 몇몇 실시예에서, 상기 베이스 필름의 상기 일면의 반대면인 타면 상에 복수의 제2 배선 패턴을 형성하고, 상기 복수의 제2 배선 패턴의 표면 프로파일을 따라 제3 보호층을 형성하되, 상기 제3 보호층은 상기 베이스 필름의 상기 벤딩 영역 상에 형성되고, 상기 제1 및 제2 영역의 상기 제2 배선 패턴 상에, 상기 제3 보호층과 인접하여 제3 도금층을 형성하고, 상기 제3 보호층 및 제3 도금층을 덮도록 제4 보호층을 형성하되, 상기 제4 보호층은 상기 제3 보호층의 상면과 상기 제3 도금층의 상면 일부를 덮고, 상기 제3 도금층 상에 제4 도금층을 형성하되, 상기 제4 도금층은 상기 제4 보호층이 형성되지 않은 영역에 형성되는 것을 더 포함할 수 있다.In some embodiments of the present invention, a plurality of second wiring patterns are formed on the other surface opposite to the one surface of the base film, a third protection layer is formed along the surface profile of the plurality of second wiring patterns, , The third protective layer is formed on the bending area of the base film, a third plating layer is formed on the second wiring pattern in the first and second areas, adjacent to the third protective layer, A fourth protective layer covering the upper surface of the third protective layer and a part of the upper surface of the third plating layer, and the fourth protective layer covering the third protective layer and the third plating layer, The fourth plating layer may be formed in a region where the fourth protective layer is not formed.

본 발명의 실시예들에 따른 연성 회로 기판 및 그 제조 방법에 의하면, 연성 회로 기판의 벤딩 영역 내의 배선 패턴 상에 도금층 대신 제1 보호층을 형성하여, 연성 회로 기판의 벤딩 시 도금층과 배선 패턴 간에 발생하는 크랙 등을 예방할 수 있다.According to the flexible circuit board and the manufacturing method thereof according to the embodiments of the present invention, the first protective layer is formed on the wiring pattern in the bending area of the flexible circuit board instead of the plating layer, Cracks and the like which are generated can be prevented.

또한, 제1 보호층을 배선 패턴의 프로파일을 따라 박막으로 형성함으로써, 연성 회로 기판 전체의 두께의 증가를 효과적으로 억제할 수 있다.Further, by forming the first protective layer as a thin film along the profile of the wiring pattern, the increase in the thickness of the entire flexible circuit board can be effectively suppressed.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the description of the claims.

도 1은 본 발명의 일 실시예에 따른 연성 회로 기판을 설명하기 위한 상면도이다.
도 2는 도 1의 A-A'를 따라 절단한 단면도이다.
도 3a는 도 1의 B-B'를 따라 절단한 단면도이다.
도 3b는 도 1의 C-C'를 따라 절단한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 연성 회로 기판의 단면도이다.
도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 연성 회로 기판의 단면도이다.
도 6 내지 도 9는 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 방법을 설명하기 위한 중간 단계 도면들이다.1 is a top view for explaining a flexible circuit board according to an embodiment of the present invention.
2 is a cross-sectional view taken along the line A-A 'in Fig.
FIG. 3A is a cross-sectional view taken along line B-B 'in FIG. 1; FIG.
3B is a cross-sectional view taken along line C-C 'of FIG.
4 is a cross-sectional view of a flexible circuit board according to another embodiment of the present invention.
5A and 5B are sectional views of a flexible circuit board according to another embodiment of the present invention.
6 to 9 are intermediate steps for explaining a method of manufacturing a flexible circuit board according to an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. The dimensions and relative sizes of the components shown in the figures may be exaggerated for clarity of description. Like reference numerals refer to like elements throughout the specification and "and / or" include each and every combination of one or more of the mentioned items.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.It is to be understood that when an element or layer is referred to as being "on" or " on "of another element or layer, All included. On the other hand, a device being referred to as "directly on" or "directly above" indicates that no other device or layer is interposed in between.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.The terms spatially relative, "below", "beneath", "lower", "above", "upper" May be used to readily describe a device or a relationship of components to other devices or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. For example, when inverting an element shown in the figures, an element described as "below" or "beneath" of another element may be placed "above" another element. Thus, the exemplary term "below" can include both downward and upward directions. The elements can also be oriented in different directions, so that spatially relative terms can be interpreted according to orientation.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. The terms " comprises "and / or" comprising "used in the specification do not exclude the presence or addition of one or more other elements in addition to the stated element.

비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various elements or components, it is needless to say that these elements or components are not limited by these terms. These terms are used only to distinguish one element or component from another. Therefore, it is needless to say that the first element or the constituent element mentioned below may be the second element or constituent element within the technical spirit of the present invention.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless defined otherwise, all terms (including technical and scientific terms) used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.

도 1은 본 발명의 일 실시예에 따른 연성 회로 기판을 설명하기 위한 상면도이고, 도 2, 도 3a 및 도 3b는 각각 도 1의 A-A', B-B', C-C'를 따라 절단한 단면도이다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a top view for explaining a flexible circuit board according to an embodiment of the present invention, and FIGS. 2, 3A and 3B are cross-sectional views taken along line A-A ', B- Fig.

도 1 내지 도 3b를 참조하면, 본 발명의 일 실시예에 따른 연성 회로 기판(1)은 베이스 필름(10), 제1 배선 패턴(20), 제1 보호층(30), 제2 보호층(40), 제1 도금층(50) 및 제2 도금층(60)을 포함할 수 있다.1 to 3B, a flexible circuit board 1 according to an embodiment of the present invention includes a base film 10, a first wiring pattern 20, a first protection layer 30, A second plating layer 40, a first plating layer 50, and a second plating layer 60.

베이스 필름(10)은 유연성이 있는 재질로 형성될 수 있으며, 연성 회로 기판(1)에 기재로서 포함되어 연성 회로 기판(1)이 벤딩되거나 접히도록 할 수 있다.The base film 10 may be formed of a flexible material and may be included as a base material on the flexible circuit board 1 so that the flexible circuit board 1 may be bent or folded.

베이스 필름(10)은 벤딩 영역(100), 제1 영역(101) 및 제2 영역(102)을 포함할 수 있다. 벤딩 영역(100)은 제1 영역(101)과 제2 영역(102) 사이에 배치될 수 있다. 연성 회로 기판(1)이 전자 기기에 장착되는 경우, 벤딩 영역(100)은 구부러진 채로 장착되는 영역일 수 있다. 반면, 제1 영역(101) 및 제2 영역(102)은 연성 회로 기판(1)이 전자 기기에 장착되는 경우 벤딩되지 않을 수 있다.The base film 10 may include a bending region 100, a first region 101, and a second region 102. The bending region 100 may be disposed between the first region 101 and the second region 102. When the flexible circuit board 1 is mounted to an electronic apparatus, the bending region 100 may be a region to be mounted with being bent. On the other hand, the first region 101 and the second region 102 may not be bent when the flexible circuit board 1 is mounted on an electronic apparatus.

베이스 필름은(10)은 예를 들어, 폴리이미드 필름일 수 있다. 이와 달리, 베이스 필름(10)은 PET(Polyethylene Terephthalate) 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 등의 절연 필름 또는 산화 알루미늄박 등의 금속 호일일 수도 있다. 본 발명의 일 실시예에 따른 연성 회로 기판(1)에서, 베이스 필름(10)은 폴리이미드 필름인 것으로 설명한다.The base film 10 may be, for example, a polyimide film. Alternatively, the base film 10 may be an insulating film such as a PET (polyethylene terephthalate) film, a polyethylene naphthalate film, or a polycarbonate film, or a metal foil such as an aluminum oxide foil. In the flexible circuit board 1 according to the embodiment of the present invention, the base film 10 is described as a polyimide film.

베이스 필름(10)은 절연성을 가질 수 있다. 즉, 후술하는 것과 같이 본 발명의 다른 실시예에 따른 연성 회로 기판(도 4의 2)의 양면에 배선 패턴(20, 120)이 형성되는 경우에 배선 패턴(20, 120)끼리 전기적으로 연결되지 않도록 절연할 수 있으며, 필요에 따라 상기 베이스 필름(10)에 도전홀을 형성하여 배선 패턴들(20, 120)을 전기적으로 연결시킬 수 있다.The base film 10 may have insulating properties. That is, when the wiring patterns 20 and 120 are formed on both sides of the flexible circuit board (2 in FIG. 4) according to another embodiment of the present invention, the wiring patterns 20 and 120 are electrically connected to each other And a conductive hole may be formed in the base film 10 to electrically connect the wiring patterns 20 and 120, if necessary.

복수의 제1 배선 패턴(20)은 베이스 필름(10) 상에 형성될 수 있다. 제1 배선 패턴(20)은 예를 들어, 일정한 폭을 갖는 띠 형상으로 형성되는 배선 패턴일 수 있다. 복수의 제1 배선 패턴(20)은 베이스 필름(10)의 일면 상에 소정의 간격으로 연속하여 형성될 수 있다.A plurality of first wiring patterns 20 may be formed on the base film 10. The first wiring pattern 20 may be, for example, a wiring pattern formed in a strip shape having a constant width. The plurality of first wiring patterns 20 may be continuously formed on one surface of the base film 10 at predetermined intervals.

제1 배선 패턴(20)은 금속 등의 도전성 재료를 포함할 수 있다. 구체적으로, 제1 배선 패턴(20)은 전기 신호를 전달하기 위한 도전성 배선 또는 터치에 따른 정전 용량을 전달하기 위한 투명 도전성 배선일 수 있다. 더욱 구체적으로, 제1 배선 패턴(20)은 구리와 같은 도전성 물질을 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니며, 제1 배선 패턴(20)은 금, 알루미늄 등의 물질을 포함할 수도 있다.The first wiring pattern 20 may include a conductive material such as a metal. Specifically, the first wiring pattern 20 may be a conductive wiring for transmitting an electric signal or a transparent conductive wiring for transmitting a capacitance according to a touch. The first wiring pattern 20 may include a conductive material such as copper, but the present invention is not limited thereto. The first wiring pattern 20 may include a material such as gold, aluminum, or the like .

도 2 내지 도 3b에 도시된 것과 같이, 본 발명의 일 실시예에 따른 연성 회로 기판의 제1 배선 패턴(20)은 1층으로 형성될 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 연성 회로 기판(1)은 2층 이상의 다층 프린트 배선을 포함할 수 있다.As shown in FIGS. 2 to 3B, the first wiring pattern 20 of the flexible circuit board according to an embodiment of the present invention may be formed as a single layer, but the present invention is not limited thereto. The flexible circuit board 1 may include multilayer printed wiring of two or more layers.

베이스 필름(10)은 소자 배치 영역(12)을 포함할 수 있다. 소자 배치 영역(12)은 연성 회로 기판(1)과 전기적으로 연결되는 회로 소자가 배치되는 영역일 수 있다.The base film 10 may include an element placement region 12. The element placement region 12 may be a region where circuit elements electrically connected to the flexible circuit board 1 are disposed.

제1 배선 패턴(20)은 소자 접속부(15)를 포함할 수 있다. 소자 접속부(15)는 베이스 필름(10)의 소자 배치 영역(12)과 중첩될 수 있다.The first wiring pattern 20 may include an element connecting portion 15. The element connecting portion 15 can overlap with the element placement region 12 of the base film 10. [

소자 접속부(15)는 제1 배선 패턴(20)과 연결되는 회로 소자가 전기적으로 연결되는 단자를 포함할 수 있다. 즉, 소자 접속부(15)는 칩 온 필름(COF) 또는 필름 온 글래스(Film On Glass; FOG) 방식으로 회로 소자를 실장하는 경우 제1 배선 패턴(20) 상에 형성되는 단자일 수 있다. 이러한 회로 소자는 예를 들어, 반도체 칩(IC), 센서(Sensor), 발광 다이오드(LED) 등을 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다.The element connecting portion 15 may include a terminal to which a circuit element connected to the first wiring pattern 20 is electrically connected. That is, the element connecting portion 15 may be a terminal formed on the first wiring pattern 20 when a circuit element is mounted by a chip on film (COF) method or a film on glass (FOG) method. Such a circuit element may include, for example, a semiconductor chip (IC), a sensor, a light emitting diode (LED), and the like, but the present invention is not limited thereto.

복수의 제1 배선 패턴(20) 상에, 제1 보호층(30)이 형성될 수 있다. 구체적으로, 베이스 필름(10)의 벤딩 영역(100) 내의 복수의 제1 배선 패턴(20) 상에, 제1 보호층(30)이 형성될 수 있다. 제1 보호층(30)은 벤딩 영역(100)에서 제1 영역(101) 또는 제2 영역(102)의 경계까지 형성될 수 있으나, 제1 영역(101) 또는 제2 영역(102)의 내측으로 일부 확장되어 형성될 수도 있다. 한편, 제1 보호층(30)은 배선 패턴(20)의 소자 접속부(15) 상에는 형성되지 않을 수 있다.The first passivation layer 30 may be formed on the plurality of first wiring patterns 20. Specifically, the first protective layer 30 may be formed on the plurality of first wiring patterns 20 in the bending region 100 of the base film 10. [ The first protective layer 30 may be formed from the bending region 100 to the boundary of the first region 101 or the second region 102. The first protective layer 30 may be formed on the inner side of the first region 101 or the second region 102 As shown in FIG. On the other hand, the first protective layer 30 may not be formed on the element connecting portion 15 of the wiring pattern 20. [

제1 보호층(30)은 예를 들어, 레지스트 잉크를 포함할 수 있으나 이에 제한되는 것은 아니며, 제1 보호층(30)은 커버레이 필름을 포함할 수도 있다.The first passivation layer 30 may include, but is not limited to, a resist ink, and the first passivation layer 30 may include a coverlay film.

제1 보호층(30)은 외부 충격이나 부식 물질로부터 제1 배선 패턴(20)을 보호할 수 있다.The first protection layer 30 can protect the first wiring pattern 20 from external shocks or corrosive substances.

제1 보호층(30)은 복수의 제1 배선 패턴(20) 표면의 프로파일을 따라 형성될 수 있다. 즉, 제1 보호층(30)은 복수의 제1 배선 패턴(20)의 측면 및 상면의 형상을 따라 형성될 수 있다. 제1 보호층(30)은 그 두께가 일정할 수 있다. 더욱 구체적으로, 제1 보호층(30)의 두께는 0.1㎛ 내지 2㎛로 일정하게 형성될 수 있다. 제1 보호층(30)은 제1 도금층(50) 보다 두껍게 형성될 수도 있다.The first passivation layer 30 may be formed along the profile of the surface of the plurality of first wiring patterns 20. That is, the first passivation layer 30 may be formed along the shape of the side surfaces and the top surface of the plurality of first wiring patterns 20. The thickness of the first protective layer 30 may be constant. More specifically, the thickness of the first protective layer 30 may be uniformly set to 0.1 to 2 占 퐉. The first protective layer 30 may be formed thicker than the first plating layer 50.

제1 보호층(30)은 제1 배선 패턴(20)을 덮는 제1 레지스트 패턴(25)과, 제1 배선 패턴(20) 사이에서 노출된 베이스 필름(10)의 상면을 덮는 제2 레지스트 패턴(26)을 포함할 수 있다. 제1 보호층(30)이 제1 배선 패턴(20)의 프로파일을 따라 박막 형태로 형성되므로, 복수의 제1 배선 패턴(20)과 그 사이의 베이스 필름(10)의 상면이 이루는 형상을 그대로 포함할 수 있다. 따라서 제1 보호층(30)의 제1 레지스트 패턴(25)의 상면의 높이는, 제2 레지스트 패턴(26)의 상면의 높이보다 높을 수 있다. 즉, 제1 보호층(30)은 복수의 제1 배선 패턴(20)의 측면과 베이스 필름(10)의 상면이 이루는 공간을 완전히 채우지 않을 수 있다. 여기서, 레지스트 잉크를 도포하여 제1 보호층(30)을 형성하는 경우에는, 제1 레지스트 패턴(25) 보다 제2 레지스트 패턴(26)의 두께가 더 두껍게 형성될 수도 있다.The first protection layer 30 includes a first resist pattern 25 covering the first wiring pattern 20 and a second resist pattern 25 covering the upper surface of the base film 10 exposed between the first wiring pattern 20, (26). The first protection layer 30 is formed in the shape of a thin film along the profile of the first wiring pattern 20 so that the shape formed by the plurality of first wiring patterns 20 and the upper surface of the base film 10 therebetween is maintained as it is . The height of the upper surface of the first resist pattern 25 of the first passivation layer 30 may be higher than the height of the upper surface of the second resist pattern 26. [ That is, the first protection layer 30 may not completely fill the space formed by the side surfaces of the plurality of first wiring patterns 20 and the upper surface of the base film 10. Here, when the first passivation layer 30 is formed by applying the resist ink, the thickness of the second resist pattern 26 may be thicker than the first resist pattern 25.

한편, 제1 보호층(30)이 벤딩 영역(100) 내의 제1 배선 패턴(20)을 덮도록 형성됨에 따라, 연성 회로 기판(1)의 벤딩 영역(100)에서의 두께는 제1 보호층(30)이 형성되지 않는 제1 영역(101) 및 제2 영역(102)의 두께보다 두꺼워질 수 있다.The first protective layer 30 is formed to cover the first wiring pattern 20 in the bending region 100 so that the thickness of the flexible circuit board 1 in the bending region 100 is smaller than the thickness of the first protective layer 30. [ The thickness of the first region 101 and the second region 102 in which the first region 30 is not formed.

그러나, 제1 보호층(30)이 박막 형태로 제1 배선 패턴(20)을 덮도록 형성됨에 따라, 베이스 필름(10)의 벤딩 영역(100)의 두께가 제1 영역(101) 및 제2 영역(102)에 비해 두꺼워지는 것을 최소화할 수 있다.However, since the first protective layer 30 is formed so as to cover the first wiring pattern 20 in the form of a thin film, the thickness of the bending region 100 of the base film 10 is less than the thickness of the first region 101 and the second region It is possible to minimize the thickness of the region 102 compared with the region 102.

복수의 제1 배선 패턴(20) 상에 제1 도금층(50)이 형성될 수 있다. 구체적으로, 제1 보호층(30)이 형성되지 않는 복수의 제1 배선 패턴(20) 상에 제1 도금층(50)이 형성될 수 있다. 따라서 제1 도금층(50)은 베이스 필름(10)의 제1 영역(101) 및 제2 영역(102) 내에 위치한 복수의 제1 배선 패턴(20) 상에 형성될 수 있다. 또한 위에서 서술한 것과 같이, 제1 도금층(50)은 베이스 필름(10)의 벤딩 영역(100) 내의 복수의 제1 배선 패턴(20) 상에는 형성되지 않을 수 있다.The first plating layer 50 may be formed on the plurality of first wiring patterns 20. Specifically, the first plating layer 50 may be formed on the plurality of first wiring patterns 20 on which the first protection layer 30 is not formed. The first plating layer 50 may be formed on the plurality of first wiring patterns 20 located in the first region 101 and the second region 102 of the base film 10. Also, as described above, the first plating layer 50 may not be formed on the plurality of first wiring patterns 20 in the bending region 100 of the base film 10.

제1 도금층(50)은 복수의 제1 배선 패턴(20)이 부식되는 것을 예방할 수 있고, 소자 접속부(15)와 이에 연결되는 회로 소자와의 접합성을 향상시킬 수 있다. 제1 도금층(50)은 예를 들어, 주석(Sn), 니켈(Ni), 금(Au), 팔라듐(Pd), 알루미늄(Al) 등의 금속을 포함할 수 있다.The first plating layer 50 can prevent the plurality of first wiring patterns 20 from being corroded and improve the bonding property between the element connecting portions 15 and the circuit elements connected thereto. The first plating layer 50 may include a metal such as tin (Sn), nickel (Ni), gold (Au), palladium (Pd), aluminum (Al)

제1 도금층(50)과 같은 도금층이 베이스 필름(10)의 상면의 전면에 걸쳐 형성된 경우, 연성 회로 기판 중 벤딩 영역(100) 상에 형성된 도금층에 의해 제1 배선 패턴(20)이 원하는 형상으로 변형되는 것이 저해되는 문제가 발생할 수 있다. 즉, 연성 회로 기판(1)의 변형 시 벤딩 영역(100) 내의 제1 배선 패턴(20) 상에 가해지는 인장력 스트레스로 인해 배선 패턴 또는 도금층 상에 크랙이 발생할 가능성이 높아진다.When the plating layer such as the first plating layer 50 is formed over the entire upper surface of the base film 10, the plating layer formed on the bending region 100 in the flexible circuit board allows the first wiring pattern 20 to have a desired shape A problem that distortion is prevented may occur. That is, there is a high possibility that cracks are generated on the wiring pattern or the plating layer due to tensile stress applied on the first wiring pattern 20 in the bending area 100 when the flexible circuit board 1 is deformed.

그러나 본 발명의 기술적 사상에 따른 연성 회로 기판(1)에서, 제1 도금층(50)은 베이스 필름 중 구부러지지 않는 영역, 즉 제1 및 제2 영역(101, 102) 상에 형성되어, 제1 배선 패턴(20)의 변형을 제한하지 않을 수 있다. 따라서 연성 회로 기판(1)의 동작 신뢰성이 향상될 수 있다.However, in the flexible circuit board 1 according to the technical idea of the present invention, the first plating layer 50 is formed on the regions of the base film which are not bent, that is, on the first and second regions 101 and 102, The deformation of the wiring pattern 20 may not be limited. Therefore, the operational reliability of the flexible circuit board 1 can be improved.

도 1 및 3a에 도시된 것과 같이, 복수의 제1 배선 패턴(20) 상에, 베이스 필름(10)의 벤딩 영역(100)에는 제1 보호층(30)이 형성되고, 제1 영역(101) 및 제2 영역(102)에는 제1 도금층(50)이 형성된다.1 and 3, the first protective layer 30 is formed on the plurality of first wiring patterns 20 in the bending region 100 of the base film 10 and the first protective film 30 is formed on the first region 101 And the second region 102 are formed with a first plating layer 50. [

제1 도금층(50)을 제1 배선 패턴(20) 상에 형성하는 경우 배선 패턴과 도금층 간에 합금층(미도시)이 형성되는 경우가 있다. 이러한 합금층은 제1 배선 패턴(20)과 비교하여 상대적으로 강도가 약하다. 특히 벤딩되어 장착되는 연성 회로 기판에 있어, 벤딩 영역 내의 합금층의 존재는 기판 신뢰성 저하의 원인이 된다.When the first plating layer 50 is formed on the first wiring pattern 20, an alloy layer (not shown) may be formed between the wiring pattern and the plating layer. Such an alloy layer is relatively weak in strength as compared with the first wiring pattern 20. Especially in a flexible circuit board that is mounted in a bend, the presence of an alloy layer in the bending region causes a decrease in substrate reliability.

본 발명의 몇몇 실시예에 의한 연성 회로 기판(1)은, 벤딩 영역(100) 내의 복수의 제1 배선 패턴(20) 상에 제1 도금층(50) 대신 제1 보호층(30)을 형성함으로써, 벤딩 영역(100) 내에 합금층의 형성을 방지할 수 있다.The flexible circuit board 1 according to some embodiments of the present invention can be manufactured by forming the first protective layer 30 in place of the first plating layer 50 on the plurality of first wiring patterns 20 in the bending region 100 , Formation of an alloy layer in the bending region 100 can be prevented.

제1 보호층(30)과, 제1 도금층(50) 상에 제2 보호층(40)이 형성될 수 있다. 구체적으로, 제1 보호층(30) 및 제1 보호층(30)과 인접한 제1 도금층(50)의 일부를 덮도록 제2 보호층(40)이 형성될 수 있다. 제2 보호층(50)은 베이스 필름(10)의 벤딩 영역(100)과, 제1 영역(101) 및 제2 영역(102)의 일부 상에 형성될 수 있다. 제2 보호층(50)은 제1 배선 패턴(20)의 소자 접속부(15) 상에는 형성되지 않을 수 있다. 제2 보호층(40)은 제1 보호층(30)과 제1 도금층(50)의 경계를 덮을 수 있다.The first passivation layer 30 and the second passivation layer 40 may be formed on the first plating layer 50. Specifically, the second passivation layer 40 may be formed to cover a portion of the first plating layer 50 adjacent to the first passivation layer 30 and the first passivation layer 30. The second protective layer 50 may be formed on the bending region 100 of the base film 10 and a portion of the first region 101 and the second region 102. The second protective layer 50 may not be formed on the element connecting portion 15 of the first wiring pattern 20. The second protective layer 40 may cover the boundary between the first protective layer 30 and the first plating layer 50.

본 발명의 몇몇 실시예에서, 제1 보호층(30)과 제2 보호층(40)은 동일한 물질을 포함할 수 있다. 즉, 제1 보호층(30)이 레지스트 잉크를 포함하는 경우, 제2 보호층(40) 또한 레지스트 잉크를 포함할 수 있으며, 반면에 제1 보호층(30)이 커버레이 필름을 포함하는 경우 제2 보호층(40)도 커버레이 필름을 포함할 수 있다. 이와 같이 제1 보호층(30)과 제2 보호층(40)이 동일한 물질을 포함함에 따라, 제1 보호층(30)과 제2 보호층(40) 간의 접착력 또는 밀착력이 강화될 수 있다. 다만 본 발명의 기술적 사상이 이러한 예에 의하여 제한되는 것은 아니다.In some embodiments of the present invention, the first passivation layer 30 and the second passivation layer 40 may comprise the same material. That is, when the first protective layer 30 includes a resist ink, the second protective layer 40 may also include a resist ink, whereas when the first protective layer 30 includes a coverlay film The second protective layer 40 may also include a coverlay film. As described above, since the first and second protective layers 30 and 40 include the same material, adhesion or adhesion between the first protective layer 30 and the second protective layer 40 can be enhanced. However, the technical idea of the present invention is not limited by these examples.

제2 보호층(40)은 제1 레지스트 패턴(25) 상의 제3 레지스트 패턴(45) 및 제2 레지스트 패턴(26) 상의 제4 레지스트 패턴(46)을 포함할 수 있다. 제3 레지스트 패턴(45)의 상면의 높이와 제4 레지스트 패턴(46)의 상면의 높이는 실질적으로 동일할 수 있다. 즉, 도 1의 A-A'를 따라 연장된 제2 보호층(40)의 상면의 높이는 실질적으로 일정할 수 있다.The second passivation layer 40 may include a third resist pattern 45 on the first resist pattern 25 and a fourth resist pattern 46 on the second resist pattern 26. [ The height of the upper surface of the third resist pattern 45 and the height of the upper surface of the fourth resist pattern 46 may be substantially equal to each other. That is, the height of the top surface of the second protective layer 40 extending along the line A-A 'in FIG. 1 may be substantially constant.

여기서, 제3 레지스트 패턴(45)과 제4 레지스트 패턴(46)의 상면의 높이가 '실질적으로 동일'하다는 것은, 연성 회로 기판(1)의 제조 과정에서, 제3 레지스트 패턴(45)과 제4 레지스트 패턴(46)의 상면의 높이가 물리적으로 동일한 경우뿐만 아니라 공정에 따른 마진 또는 수율에 따라 다소 차이가 있는 경우를 포함할 수 있다. 다만 제2 보호층(40)의 두께에 비하여 제3 레지스트 패턴(45)과 제4 레지스트 패턴(46)의 상면의 높이 차이는 미세하기 때문에 무시될 수 있으며, 이 경우 각 상면의 높이는 '실질적으로 동일한' 것으로 간주될 수 있다. 이러한 관점에서 도 1의 A-A'를 따라 연장된 제2 보호층(40)의 상면의 높이는 '실질적으로 일정'할 수 있다.The fact that the height of the upper surface of the third resist pattern 45 and the height of the upper surface of the fourth resist pattern 46 are substantially the same means that the third resist pattern 45 and the fourth resist pattern 46 (4) the height of the top surface of the resist pattern 46 is physically the same, as well as the case where there is a slight difference depending on the margin or the yield depending on the process. However, the difference in height between the upper surface of the third resist pattern 45 and the upper surface of the fourth resist pattern 46 may be negligible compared to the thickness of the second protective layer 40. In this case, Quot; the same ". From this point of view, the height of the top surface of the second protective layer 40 extending along the line A-A 'in FIG. 1 may be substantially constant.

한편, 제2 보호층(40)은 제1 도금층(50)을 덮는 제1 부분(47)과, 제1 보호층(30)을 덮는 제6 레지스트 패턴(48)을 포함할 수 있다. 제1 부분(47) 및 제2 부분(48)의 상면의 높이는 실질적으로 동일할 수 있다. 즉, 복수의 제1 배선 패턴(20)이 연장된 길이 방향에서의 제2 보호층(40)의 상면의 높이는 실질적으로 일정할 수 있다.The second protective layer 40 may include a first portion 47 covering the first plating layer 50 and a sixth resist pattern 48 covering the first protective layer 30. The height of the top surface of the first portion 47 and the second portion 48 may be substantially the same. That is, the height of the upper surface of the second passivation layer 40 in the longitudinal direction in which the plurality of first wiring patterns 20 extend may be substantially constant.

앞서와 마찬가지로, 제1 부분(47) 및 제2 부분(48)의 상면의 높이가 실질적으로 동일하다는 것은, 각 상면의 높이가 물리적으로 동일한 경우뿐만 아니라 공정에 따른 마진 또는 수율에 따라 다소 차이가 있는 경우를 포함하는 것은 물론이다. 그러므로 복수의 제1 배선 패턴(20)이 연장된 길이 방향에서의 제2 보호층(40)의 상면의 높이는 실질적으로 일정할 수 있다.The height of the upper surface of the first portion 47 and the height of the upper surface of the second portion 48 are substantially equal to each other as well as the case where the heights of the upper surfaces are physically the same, Of course. Therefore, the height of the upper surface of the second protective layer 40 in the longitudinal direction in which the plurality of first wiring patterns 20 extend can be substantially constant.

즉, 베이스 필름(10)의 벤딩 영역(100) 상에는, 제1 보호층(30)이 형성된다. 제1 보호층(30)의 두께가 제2 보호층(40)의 두께와 동일 또는 유사하도록 형성된다면, 제1 보호층(30)을 덮는 제2 보호층(40)의 제2 부분(48)의 상면의 높이가, 제1 도금층(50)을 덮는 제1 부분(47)의 상면의 높이보다 높을 수 있다. 따라서 베이스 필름(10)의 벤딩 영역(100)의 두께가 제1 영역(101) 및 제2 영역(102)의 두께보다 두꺼워질 수 있다. 이 경우 연성 회로 기판(1)의 경박 단소화에 불리할 수 있다.That is, the first protective layer 30 is formed on the bending region 100 of the base film 10. The second portion 48 of the second passivation layer 40 covering the first passivation layer 30 may be formed so as to have a thickness equal to or greater than the thickness of the second passivation layer 40. [ The height of the upper surface of the first plating layer 50 may be higher than the height of the upper surface of the first portion 47 covering the first plating layer 50. Thus, the thickness of the bending region 100 of the base film 10 may be greater than the thickness of the first region 101 and the second region 102. [ In this case, it may be detrimental to the light and short cut of the flexible circuit board 1. [

반면, 본 발명의 실시예에 따른 연성 회로 기판(1)의 경우, 제1 보호층(30)이 복수의 제1 배선 패턴(20)의 프로파일을 따라 박막으로 형성됨으로써, 제1 보호층(30)을 덮는 제2 보호층(40)의 두께 또한 얇게 유지될 수 있다. In contrast, in the case of the flexible circuit board 1 according to the embodiment of the present invention, the first protection layer 30 is formed as a thin film along the profile of the plurality of first wiring patterns 20, The thickness of the second protective layer 40 covering the first protective layer 40 can also be kept thin.

도 1의 C-C'를 따라 절단하여 도시한 도 3b에서, 제1 보호층(30)이 형성되지 않은 복수의 제1 배선 패턴(21) 및 제1 배선 패턴(21) 상에 형성된 제1 도금층(51), 제2 보호층(41) 및 제2 도금층(61)이 도시되었다. 제1 보호층(30)이 형성되고 그 위를 덮은 제2 보호층(40)의 경우와, 제1 보호층(30)이 형성되지 않은 배선 패턴(21)을 덮은 제2 보호층(41)의 경우, 각각의 제2 보호층(40, 41)을 포함하는 연성 회로 기판(1)의 두께는 실질적으로 동일할 수 있다. 이는 제1 보호층(30)이 제1 배선 패턴(20)의 프로파일을 따라 박막으로 형성되므로 제2 영역(102) 내의 연성 회로 기판(1)의 두께에 실질적인 영향을 끼치지 않을 수 있기 때문이다. 따라서 연성 회로 기판(1)의 경박 단소화가 달성될 수 있다.A plurality of first wiring patterns 21 on which the first protection layer 30 is not formed and a plurality of first wiring patterns 21 formed on the first wiring patterns 21 in FIG. A plating layer 51, a second protective layer 41 and a second plating layer 61 are shown. The second protective layer 40 covering and covering the first protective layer 30 and the second protective layer 41 covering the wiring pattern 21 not having the first protective layer 30 are formed. The thickness of the flexible circuit board 1 including the second protective layers 40 and 41 may be substantially the same. This is because the first protective layer 30 is formed as a thin film along the profile of the first wiring pattern 20 so that it does not substantially affect the thickness of the flexible circuit board 1 in the second region 102 . Therefore, the lightweight and thinning of the flexible circuit board 1 can be achieved.

복수의 제1 배선 패턴(20) 상에, 제1 보호층(30)과 제1 도금층(50)을 형성하는 경우, 제1 배선 패턴(20)과 제1 도금층(50)의 전위차에 의하여 제1 보호층(30)과 제1 도금층(50)의 경계에 국부전지 현상이 발생할 수 있다. 국부전지 현상이 발생하면 금속의 일부가 이온화 되면서 용출하여 제1 보호층(30)과 제1 도금층(50)의 경계부에 공동부가 생길 수 있다. When the first protective layer 30 and the first plating layer 50 are formed on the plurality of first wiring patterns 20, the potential difference between the first wiring pattern 20 and the first plating layer 50 1 local cell development may occur at the boundary between the first protective layer 30 and the first plating layer 50. If a local cell phenomenon occurs, a part of the metal is ionized and eluted, so that a cavity may be formed at the boundary between the first protective layer 30 and the first plating layer 50.

그러나 본 발명의 실시예에 따른 연성 회로 기판은, 제2 보호층(40)이 제1 보호층(30)과 제1 도금층(50)의 경계부를 덮도록 형성된다. 따라서 제1 보호층(30)과 제1 도금층(50)의 경계부에 공동부가 생성되어도, 공동부가 노출되어 발생하는 부식에 의한 제품 불량을 방지할 수 있다.However, in the flexible circuit board according to the embodiment of the present invention, the second protective layer 40 is formed so as to cover the boundary portion between the first protective layer 30 and the first plating layer 50. Therefore, even if cavities are formed in the boundary portion between the first protective layer 30 and the first plating layer 50, defective product due to corrosion caused by exposure of the cavities can be prevented.

제1 도금층(50) 상에 제2 도금층(60)이 형성될 수 있다. 특히, 제1 도금층(50) 중 제2 보호층(40)이 형성되지 않은 영역 상에 제2 도금층(60)이 형성될 수 있다.A second plating layer 60 may be formed on the first plating layer 50. In particular, the second plating layer 60 may be formed on a region of the first plating layer 50 where the second protective layer 40 is not formed.

제2 도금층(60)의 형성에 의하여 소자 접속부(15)에서 연성 회로 기판(1)과 회로소자 또는 전자 기기 사이의 접합력을 위해 충분한 도금 두께를 확보할 수 있다. 제2 도금층(60)은 주석 도금층을 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니며, 니켈 또는 금 도금층을 포함할 수도 있다.By forming the second plating layer 60, it is possible to secure a plating thickness sufficient for the bonding force between the flexible circuit board 1 and the circuit element or the electronic device at the element connecting portion 15. The second plating layer 60 may include a tin plating layer, but the present invention is not limited thereto and may include a nickel or gold plating layer.

도 4 내지 도 5b는 본 발명의 다른 실시예에 따른 연성 회로 기판의 단면도이다.4 to 5B are sectional views of a flexible circuit board according to another embodiment of the present invention.

도 4 내지 도 5b를 참조하면, 본 발명의 다른 실시예에 따른 연성 회로 기판(2)은 제1 보호층(30)이 형성된 베이스 필름(10)의 타면 상에 형성된 제2 배선 패턴(120), 제3 도금층(150), 제4 도금층(160), 제3 보호층(130) 및 제4 보호층(140)을 포함한다.4 to 5B, the flexible circuit board 2 according to another embodiment of the present invention includes a second wiring pattern 120 formed on the other surface of the base film 10 on which the first protection layer 30 is formed, A third plating layer 150, a fourth plating layer 160, a third protective layer 130, and a fourth protective layer 140.

복수의 제2 배선 패턴(120)은 제1 배선 패턴(20)이 형성된 베이스 필름(10)의 일면의 반대면 상에 형성될 수 있다. 도 4에서 도시된 것과 같이, 복수의 제2 배선 패턴(120)은 복수의 제1 배선 패턴(20)과 대응되는 위치에 형성될 수도 있다. 그러나 본 발명이 이에 제한되는 것은 아니며, 회로 설계에 따라 복수의 제2 배선 패턴(120)이 복수의 제1 배선 패턴(20)과 상이한 형상으로 배치되는 것 또한 얼마든지 가능하다.The plurality of second wiring patterns 120 may be formed on the opposite side of one surface of the base film 10 on which the first wiring patterns 20 are formed. As shown in FIG. 4, the plurality of second wiring patterns 120 may be formed at positions corresponding to the plurality of first wiring patterns 20. However, the present invention is not limited thereto, and it is also possible to arrange a plurality of second wiring patterns 120 in a different shape from the plurality of first wiring patterns 20 according to a circuit design.

복수의 제2 배선 패턴(120)은 베이스 필름(10)의 타면 상에 소정의 간격으로 연속하여 형성될 수 있으며, 제1 배선 패턴(20)과 마찬가지로, 구리와 같은 도전성 물질을 포함할 수 있다.The plurality of second wiring patterns 120 may be continuously formed on the other surface of the base film 10 at predetermined intervals and may include a conductive material such as copper as in the first wiring pattern 20 .

제1 배선 패턴(20)과 제2 배선 패턴(120)은 베이스 필름(10)에 의하여 전기적으로 절연될 수 있다. 도시되지는 않았지만, 필요에 따라 베이스 필름(10) 내에 제1 배선 패턴(20)과 제2 배선 패턴(120)을 전기적으로 연결하는 콘택홀이 형성될 수도 있다.The first wiring pattern 20 and the second wiring pattern 120 can be electrically insulated by the base film 10. [ Although not shown, a contact hole may be formed in the base film 10 to electrically connect the first wiring pattern 20 and the second wiring pattern 120, if necessary.

제2 배선 패턴(120) 상에, 제3 보호층(130)이 형성될 수 있다. 제3 보호층(130)은 제1 보호층(30)과 실질적으로 동일하게 형성될 수 있다. 즉, 제3 보호층은 제2 배선 패턴(120)의 표면 프로파일을 따라 박막으로 형성될 수 있으며, 제2 배선 패턴(120)을 덮는 제5 레지스트 패턴(125)의 상면이 베이스 필름(10)의 상면을 덮는 제6 레지스트 패턴(126)의 상면보다 높을 수 있다.On the second wiring pattern 120, a third passivation layer 130 may be formed. The third protective layer 130 may be formed to be substantially the same as the first protective layer 30. That is, the third protective layer may be formed as a thin film along the surface profile of the second wiring pattern 120, and the upper surface of the fifth resist pattern 125 covering the second wiring pattern 120 may be formed on the base film 10, May be higher than the upper surface of the sixth resist pattern 126 covering the upper surface of the sixth resist pattern 126.

제3 보호층(130)이 형성되지 않은 제2 배선 패턴(120) 상에, 제3 도금층(150)이 형성될 수 있다. 제3 보호층(130)과 제3 도금층(150)은, 제1 보호층(30) 및 제1 도금층(50)과 실질적으로 동일하게 형성될 수 있다. 즉, 베이스 필름(10)의 벤딩 영역(100) 내에는 제2 배선 패턴(120) 상에 제3 보호층(130)이 형성되고, 제1 및 제2 영역(101, 102) 내의 제2 배선 패턴(120) 상에는 제3 도금층(150)이 형성되어, 벤딩 영역(100) 내에 합금층의 형성을 방지할 수 있다.The third plating layer 150 may be formed on the second wiring pattern 120 on which the third protective layer 130 is not formed. The third protective layer 130 and the third plating layer 150 may be formed substantially the same as the first protective layer 30 and the first plating layer 50. That is, the third protective layer 130 is formed on the second wiring pattern 120 in the bending region 100 of the base film 10, and the second wiring layer 120 is formed in the first and second regions 101 and 102, A third plating layer 150 is formed on the pattern 120 to prevent the formation of an alloy layer in the bending region 100.

제3 보호층(130)의 상면과, 제3 도금층(150)의 상면의 일부를 덮도록 제4 보호층(140)이 형성될 수 있다. 제4 보호층(140)은 베이스 필름(10)의 벤딩 영역(100)과, 제1 영역(101) 및 제2 영역(102)의 일부 내에 형성될 수 있다. 제4 보호층(140)은 제3 보호층(130)과 제3 도금층(150)의 경계를 덮을 수 있다.The fourth passivation layer 140 may be formed to cover the upper surface of the third passivation layer 130 and a portion of the upper surface of the third plating layer 150. The fourth protective layer 140 may be formed within the bending region 100 of the base film 10 and a portion of the first region 101 and the second region 102. [ The fourth protective layer 140 may cover the boundary between the third protective layer 130 and the third plating layer 150.

제4 보호층(140)이 형성되지 않은 제3 도금층(150) 상에, 제4 도금층(160)이 형성될 수 있다. 제4 도금층(160)은 제2 도금층(60)과 실질적으로 동일한 기능을 수행할 수 있다.The fourth plating layer 160 may be formed on the third plating layer 150 where the fourth protective layer 140 is not formed. The fourth plating layer 160 may perform substantially the same function as the second plating layer 60.

도 6 내지 도 9는 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 방법을 설명하기 위한 중간 단계 도면들이다.6 to 9 are intermediate steps for explaining a method of manufacturing a flexible circuit board according to an embodiment of the present invention.

먼저 도 6을 참조하면, 베이스 필름(10) 상에 복수의 제1 배선 패턴(20)을 형성한다. 복수의 제1 배선 패턴(20)을 형성하는 것은, 예를 들어 도전성 물질을 스퍼터링법 또는 라미네이팅법에 의해 베이스 필름(10)의 일면 상에 형성한 후 패터닝 공정을 수행하거나, 도전성 물질을 베이스 필름(10) 상에 인쇄하여 형성할 수 있다.First, referring to FIG. 6, a plurality of first wiring patterns 20 are formed on a base film 10. The plurality of first wiring patterns 20 may be formed by, for example, forming a conductive material on one surface of the base film 10 by a sputtering method or a laminating method and then performing a patterning process, (Not shown).

도 6에서는 베이스 필름(10)의 일면 상에만 복수의 제1 배선 패턴(20)이 형성되는 실시예를 도시하였으나 본 발명이 이에 제한되는 것은 아니다. 앞서 설명한 본 발명의 다른 실시예에 따른 연성 회로 기판(2)과 같이 베이스 필름(10)의 양면 상에 제1 및 제2 도전 배선(20, 120)을 형성할 수도 있다.In FIG. 6, a plurality of first wiring patterns 20 are formed on only one side of the base film 10, but the present invention is not limited thereto. The first and second conductive wirings 20 and 120 may be formed on both sides of the base film 10 like the flexible circuit board 2 according to another embodiment of the present invention described above.

도 7a 및 도 7b를 참조하면, 베이스 필름(10)의 벤딩 영역(100) 내의 복수의 제1 배선 패턴(20) 상에, 제1 배선 패턴(20)의 표면 프로파일을 따라 제1 보호층(30)을 형성한다. 제1 보호층(30)은 제1 배선 패턴(20) 및 베이스 필름(10) 상에 레지스트 잉크를 분사하여 도포할 수 있다. 제1 보호층(30)은 일정한 두께로 도포되어 형성될 수 있으나 본 발명이 이에 제한되는 것은 아니다.7A and 7B, a plurality of first wiring patterns 20 in the bending region 100 of the base film 10 are formed on the first protection layer 20 along the surface profile of the first wiring pattern 20 30). The first protective layer 30 can be applied by spraying resist ink onto the first wiring pattern 20 and the base film 10. [ The first protective layer 30 may be formed by applying a predetermined thickness, but the present invention is not limited thereto.

도 8을 참조하면, 제1 보호층(30)이 형성되지 않은 복수의 제1 배선 패턴(20) 상에 제1 도금층(50)을 형성한다. 제1 도금층(50)을 형성하는 것은 예를 들어 주석, 니켈, 금, 팔라듐 및 알루미늄 등을 제1 도전 패턴(20) 상에 전해 도금 또는 무전해 도금 방식을 이용하여 형성하는 것일 수 있다.Referring to FIG. 8, a first plating layer 50 is formed on a plurality of first wiring patterns 20 on which the first protection layer 30 is not formed. The first plating layer 50 may be formed by, for example, forming a first conductive pattern 20 using tin, nickel, gold, palladium, or aluminum on the first conductive pattern 20 by electroplating or electroless plating.

도 9를 참조하면, 제1 보호층(30)과 제1 도금층(50) 상에 제2 보호층(40)을 형성한다. 제2 보호층(40)이 형성되는 것은 소자 접속부(15)를 제외한 제1 배선 패턴(20) 상의 영역일 수 있다. 제2 보호층(40)은 제1 보호층(30)과 마찬가지로 레지스트 잉크를 도포하여 형성될 수도 있으나 본 발명이 이에 제한되는 것은 아니며, 솔더 레지스트 또는 커퍼레이 필름을 라미네이팅하여 형성될 수도 있다.Referring to FIG. 9, a second passivation layer 40 is formed on the first passivation layer 30 and the first plating layer 50. The second protective layer 40 may be formed on the first wiring pattern 20 except for the element connecting portion 15. [ The second passivation layer 40 may be formed by applying a resist ink in the same manner as the first passivation layer 30, but the present invention is not limited thereto. The second passivation layer 40 may be formed by laminating a solder resist or a capillary film.

도 3a를 다시 참조하면, 제2 보호층(40)이 형성되어 있지 않은 제1 도금층(50) 상에, 제2 도금층(60)을 형성한다. 제2 도금층(60)은 제1 도금층(50)보다 두껍게 형성될 수 있다.Referring again to FIG. 3A, a second plating layer 60 is formed on the first plating layer 50 on which the second protective layer 40 is not formed. The second plating layer 60 may be formed thicker than the first plating layer 50.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It is to be understood that the invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.

1, 2: 연성 회로 기판 10: 베이스 필름
20, 120: 배선 패턴 30: 제1 보호층
40: 제2 보호층1, 2: Flexible circuit board 10: Base film
20, 120: wiring pattern 30: first protective layer
40: second protective layer

Claims

A base film comprising a bending region, a first region and a second region, the bending region comprising a base film disposed between the first region and the second region;
A plurality of first wiring patterns formed on one surface of the base film;
A first wiring pattern formed on a surface of the first wiring pattern so as to cover the plurality of first wiring patterns in the bending area and formed along a profile of the plurality of first wiring pattern surfaces, ;
A first plating layer formed on the plurality of first wiring patterns on which the first protective layer is not formed; And
And a second protective layer formed to cover a portion of the first protective layer and the first plating layer.

The method according to claim 1,
Wherein the first protective layer includes a first resist pattern covering the first wiring pattern and a second resist pattern covering an upper surface of the base film exposed between the first wiring pattern,
Wherein the height of the upper surface of the first resist pattern from one surface of the base film is higher than the height of the upper surface of the second resist pattern.

3. The method of claim 2,
Wherein the second protective layer includes a third resist pattern covering the first resist pattern and a fourth resist pattern covering the second resist pattern,
Wherein an upper surface of the third resist pattern and a top surface of the fourth resist pattern are the same in height from one surface of the base film.

The method according to claim 1,
And a second plating layer formed on the first plating layer, wherein the second plating layer is formed on the first plating layer on which the second protective layer is not formed.

The method according to claim 1,
And the second protective layer covers a boundary between the first plating layer and the first protective layer.

A base film comprising a bending region, a first region and a second region, the bending region comprising a base film disposed between the first region and the second region;
A plurality of first wiring patterns formed on one surface of the base film;
A first protection layer covering the plurality of first wiring patterns in the bending area, the first protection layer being formed along a profile of the plurality of first wiring pattern surfaces;
A first plating layer formed on the plurality of first wiring patterns on which the first protective layer is not formed; And
And a second protective layer formed to cover a part of the first protective layer and the first plating layer,
Wherein the second protective layer includes a first portion covering the first plating layer and a second portion covering the first protective layer,
Wherein the height of the top surface of the first portion is the same as the height of the top surface of the second portion.

The method according to claim 1,
The first wiring pattern may further include an element connection portion,
Wherein the first protective layer and the second protective layer are not formed on the device connection portion.

The method according to claim 1,
A plurality of second wiring patterns formed on a second surface opposite to the one surface of the base film,
And a third protective layer formed on the plurality of second wiring patterns and formed along the profile of the second wiring pattern surface on the bending region of the base film.

9. The method of claim 8,
A third plating layer formed on the second wiring pattern and formed on the first and second regions of the base film,
And a fourth protective layer formed on the third plating layer and the third protective layer.

The method according to claim 1,
Wherein the first protective layer is formed to a thickness of 0.1 탆 to 2 탆.

Providing a base film comprising a bending region, a first and a second region, wherein the bending region is disposed between the first region and the second region,
Forming a plurality of first wiring patterns on one surface of the base film,
Wherein the first protection layer is formed along the surface profile of the plurality of first wiring patterns, and the first protection layer is formed in a shape corresponding to the first wiring pattern on the bending area, The first wiring pattern and the surface of the base film,
A first plating layer is formed on the plurality of first wiring patterns on which the first protective layer is not formed,
And forming a second protective layer to cover a portion of the first plating layer adjacent to the first protective layer and the first protective layer.

12. The method of claim 11,
Further comprising forming a second plating layer on the first plating layer, wherein the second plating layer is formed in a region where the second protective layer is not formed.

12. The method of claim 11,
A plurality of second wiring patterns are formed on the other surface of the base film opposite to the one surface,
Forming a third protective layer along a surface profile of the plurality of second wiring patterns, wherein the third protective layer is formed on the bending region of the base film,
A third plating layer is formed on the plurality of second wiring patterns on which the third protective layer is not formed,
A fourth protective layer covering the upper surface of the third protective layer and a part of the upper surface of the third plating layer,
Further comprising forming a fourth plating layer on the third plating layer, wherein the fourth plating layer is formed in a region where the fourth protective layer is not formed.