KR102008157B1 - 볼티지 레귤레이터 - Google Patents
볼티지 레귤레이터 Download PDFInfo
- Publication number
- KR102008157B1 KR102008157B1 KR1020130020519A KR20130020519A KR102008157B1 KR 102008157 B1 KR102008157 B1 KR 102008157B1 KR 1020130020519 A KR1020130020519 A KR 1020130020519A KR 20130020519 A KR20130020519 A KR 20130020519A KR 102008157 B1 KR102008157 B1 KR 102008157B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- power supply
- transistor
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 1
- 230000002265 prevention Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000007493 shaping process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(과제) 전원 전압의 급준한 변동에 대해 출력 단자에 큰 오버 슛을 발생시키지 않고, 안전한 동작이 가능한 역류 전류 방지 기능을 구비한 볼티지 레귤레이터를 제공하는 것.
(해결 수단) 전원 전압과 출력 전압을 비교하는 비교 회로에 전원 전압의 변동을 검출하는 전원 전압 변동 검출 회로를 구비하고, 전원 전압이 급격하게 상승한 경우에, 비교 회로의 소비 전류를 제한하는 정전류 회로의 전류를 증가시켜, 응답 특성을 양호하게 하는 구성으로 하였다.
(해결 수단) 전원 전압과 출력 전압을 비교하는 비교 회로에 전원 전압의 변동을 검출하는 전원 전압 변동 검출 회로를 구비하고, 전원 전압이 급격하게 상승한 경우에, 비교 회로의 소비 전류를 제한하는 정전류 회로의 전류를 증가시켜, 응답 특성을 양호하게 하는 구성으로 하였다.
Description
본 발명은, 볼티지 레귤레이터에 관한 것으로, 보다 상세하게는, 출력 단자에 접속된 백업 전지 등의 외부 전원으로부터의 역류 전류를 방지하는 역류 전류 방지 기능을 구비한 볼티지 레귤레이터에 관한 것이다.
도 3 은, 역류 전류 방지 기능을 구비한 볼티지 레귤레이터의 회로도이다.
역류 전류 방지 기능을 구비한 볼티지 레귤레이터는, 기준 전압 회로 (401) 와, 에러·앰프 (402) 와, Nch 트랜지스터 (400) 와, Pch 트랜지스터 (403, 404, 405, 406) 와, 분압 저항 (407, 408) 과, 비교 회로 (430) 를 구비하고 있다.
전원 전압 (VBAT1) 은, VDD 단자와 VSS 단자 사이에 인가된다. 출력 단자 (OUT) 에 백업 전지 (412) 와 부하 (413) (예를 들어, 반도체 기억 장치) 가 접속되어 있다.
먼저, VDD 단자와 VSS 단자 사이에 전원 전압이 공급되고 있을 때의 볼티지 레귤레이터의 동작을 설명한다. 전원 전압과 백업 전지 (412) 의 전압 (VBAT2) 의 관계는, 일반적으로는, VBAT1>VBAT2 이다.
에러·앰프 (402) 는, 출력 단자 (OUT) 의 출력 전압 (VOUT) 을 저항 (407) 과 저항 (408) 으로 분압한 귀환 전압 (VFB) 과, 기준 전압 회로 (401) 가 출력하는 기준 전압 (Vref) 의 차 (差) 전압을 증폭시켜, Pch 트랜지스터 (403) 의 게이트를 제어한다. 출력 단자 (OUT) 의 출력 전압 (VOUT) 은 일정하게 유지된다. 비교 회로 (430) 는, 입력 단자 (121) 에 입력되는 전원 전압과 입력 단자 (122) 에 입력되는 출력 전압 (VOUT) 을 비교하여, CONTX 단자 (110) 와 CONT 단자 (111) 에 신호를 출력한다.
도 4 에 종래의 비교 회로 (430) 를 나타낸다. 비교 회로 (430) 는, 정전류 회로 (103) 와, 정전류 회로 (104) 와, Pch 트랜지스터 (101) 와, Pch 트랜지스터 (102) 와, 인버터 (105) 와, 인버터 (106) 와 인버터 (108) 와, 레벨 시프터 (107) 로 구성되어 있다.
전원 전압은 출력 전압 (VOUT) 보다 높기 때문에, Pch 트랜지스터 (101) 의 게이트-소스 간 전압은 Pch 트랜지스터 (102) 의 게이트-소스 간 전압보다 높다. 따라서, Pch 트랜지스터 (102) 의 드레인의 전압은, "L" 레벨 (VSS 단자의 전압) 이 된다. 파형 정형용의 인버터 (105 및 106) 에 의해, 인버터 (106) 의 출력이 접속되는 CONT 단자 (111) 의 전압은 "L" 레벨이 된다. CONTX 단자 (110) 의 전압은, 레벨 시프터 (107) 와 인버터 (108) 를 통하므로, "H" 레벨 (전원 전압) 이 된다. 따라서, Pch 트랜지스터 (405) 가 ON 되고, Pch 트랜지스터 (406) 가 OFF 되므로, Pch 트랜지스터 (403) 의 기판의 전압은 전원 전압이 된다.
다음으로, 전원 전압의 공급이 감소되었을 때의 볼티지 레귤레이터의 동작을 설명한다. 전원 전압과 백업 전지 (412) 의 전압의 관계는, VBAT1＜VBAT2 이다.
전원 전압이 출력 전압 (VOUT) 보다 내려가면, Pch 트랜지스터 (101) 의 게이트-소스 간 전압이 Pch 트랜지스터 (102) 의 게이트-소스 간 전압보다 낮다. 따라서, Pch 트랜지스터 (102) 의 드레인의 전위는, "H" 레벨 (출력 전압 (VOUT)) 이 된다. 파형 정형용의 인버터 (105 및 106) 에 의해, 인버터 (106) 의 출력인 CONT 단자 (111) 의 전압은 "H" 레벨 (출력 전압 (VOUT)) 이 된다. CONTX 단자 (110) 의 전압은, 레벨 시프터 (107) 와 인버터 (108) 를 통하므로, "L" 레벨이 된다. 따라서, Pch 트랜지스터 (405) 가 OFF 되고, Pch 트랜지스터 (406) 가 ON 되므로, Pch 트랜지스터 (403) 의 기판의 전압은 출력 전압 (VOUT) 이 된다.
즉, Pch 트랜지스터 (403) 의 기판 (NWELL) 전위를, 전원 전압이나 출력 전압의 어느 높은 측으로 전환함으로써, 전원 전압이 입력 단자 (122) 의 전압보다 내려가도, 출력 단자 (OUT) 로부터 Pch 트랜지스터 (403) 의 기판 간의 기생 다이오드를 통하여 전류가 흐르는 것을 방지한다 (예를 들어, 특허문헌 1 참조).
그러나, 종래의 비교 회로 (430) 에서는, 입력 단자 (122) 로부터 유입되는 역류 전류를 최대한 작게 억제하고 있기 때문에, 회로의 응답 속도는 느리다. 그 때문에, 급준한 전압 변동에 대해 Pch 트랜지스터 (403) 의 기판 전압을 전환하는 신호가 늦다는 과제가 있었다. 예를 들어, 전원 전압이 급격하게 높아진 경우, 전환하는 신호가 늦어지고 있는 동안에, Pch 트랜지스터 (103) 의 기판 간의 기생 다이오드를 통하여, VDD 단자로부터 출력 단자 (OUT) 에 전류가 흘러 출력 단자 (OUT) 에 오버 슛이 발생한다.
그래서, 본 발명은 상기 과제를 해결하여, 전원 전압의 급준한 변동에 대해 출력 단자 (OUT) 에 큰 오버 슛을 발생하지 않고, 안전한 동작이 가능한 역류 전류 방지 기능을 구비한 볼티지 레귤레이터를 제공하는 것을 목적으로 하고 있다.
본 발명의 역류 전류 방지 기능을 구비한 볼티지 레귤레이터는, 전원 전압과 출력 전압을 비교하는 비교 회로에 전원 전압의 상승을 검출하는 전원 전압 변동 검출 회로를 구비하고, 전원 전압이 급격하게 상승한 경우에, 비교 회로의 소비 전류를 제한하는 정전류 회로의 전류를 증가시켜, 응답 특성을 양호하게 하는 구성으로 했다.
본 발명의 역류 전류 방지 기능을 구비한 볼티지 레귤레이터에 의하면, 전원 전압과 출력 전압을 비교하는 비교 회로에, 전원 전압의 상승을 검출하는 회로를 구비하고, 소비 전류를 제한하는 정전류 회로를 제어하도록 했으므로, 출력 단자에 유입되는 역류 전류를 정상적으로 증대시키지 않고, 전원 전압의 변동에 대해 충분한 응답 속도를 가지고 출력 트랜지스터의 기판 전위를 전환할 수 있다는 효과가 있다.
도 1 은, 본 발명의 볼티지 레귤레이터의 비교 회로의 회로도이다.
도 2 는, 본 발명의 볼티지 레귤레이터의 비교 회로의 전원 전압 변동 검출 회로의 일례를 나타내는 회로도이다.
도 3 은, 본 발명의 볼티지 레귤레이터의 회로도이다.
도 4 는, 종래의 비교 회로의 회로도이다.
도 2 는, 본 발명의 볼티지 레귤레이터의 비교 회로의 전원 전압 변동 검출 회로의 일례를 나타내는 회로도이다.
도 3 은, 본 발명의 볼티지 레귤레이터의 회로도이다.
도 4 는, 종래의 비교 회로의 회로도이다.
본 발명을 실시하기 위한 형태에 대해, 도면을 참조하여 설명한다.
본 발명의 역류 전류 방지 기능을 구비한 볼티지 레귤레이터는, 도 3 에 나타내는 바와 같이, 기준 전압 회로 (401) 와, 에러·앰프 (402) 와, Nch 트랜지스터 (400) 와, Pch 트랜지스터 (403, 404, 405, 406) 와, 분압 저항 (407, 408) 과, 비교 회로 (430) 를 구비하고 있다.
출력 트랜지스터인 Pch 트랜지스터 (403) 는, VDD 단자와 출력 단자 (OUT) 사이에 접속되어 있다. 출력 단자 (OUT) 와 VSS 단자 사이에, 분압 저항 (407, 408) 과 Nch 트랜지스터 (400) 가 직렬로 접속되어 있다. 에러·앰프 (402) 는, 반전 입력 단자에 기준 전압 회로 (401) 의 출력 단자가 접속되고, 비반전 입력 단자에 분압 저항 (407, 408) 의 접속점이 접속되고, 출력 단자는 Pch 트랜지스터 (403) 의 게이트에 접속되어 있다. 비교 회로 (430) 는, 입력 단자 (121) 에 VDD 단자가 접속되고, 입력 단자 (122) 에 출력 단자 (OUT) 가 접속되고, 입력 단자 (123) 에 VSS 단자가 접속되고, 출력 단자 (110) 가 Nch 트랜지스터 (400) 와 Pch 트랜지스터 (404, 406) 의 게이트에 접속되고, 출력 단자 (111) 가 Pch 트랜지스터 (405) 의 게이트에 접속된다. Pch 트랜지스터 (405) 의 소스와 드레인은, VDD 단자와 Pch 트랜지스터 (403) 의 기판에 접속된다. Pch 트랜지스터 (406) 의 소스와 드레인은, 출력 단자 (OUT) 와 Pch 트랜지스터 (403) 의 기판에 접속된다. Pch 트랜지스터 (404) 의 소스와 드레인은, 출력 단자 (OUT) 와 Pch 트랜지스터 (403) 의 게이트에 접속된다.
전원 전압 (VBAT1) 은, VDD 단자와 VSS 단자 사이에 인가된다. 출력 단자 (OUT) 에 백업 전지 (412) 와 부하 (413) (예를 들어, 반도체 기억 장치) 가 접속되어 있다.
도 1 은, 본 발명에 관련된 볼티지 레귤레이터의 비교 회로의 회로도이다. 비교 회로 (430) 는, Pch 트랜지스터 (101) 와, Pch 트랜지스터 (102) 와, 정전류 회로 (103) 와, 정전류 회로 (104) 와, 인버터 (105) 와, 인버터 (106) 와, 인버터 (108) 와, 레벨 시프터 (107) 와, 전원 전압 변동 검출 회로 (109) 를 구비하고 있다.
Pch 트랜지스터 (101) 는, 게이트가 드레인과, Pch 트랜지스터 (102) 의 게이트와, 정전류 회로 (103) 에 접속되고, 소스가 VDD 단자에 접속된다. Pch 트랜지스터 (102) 는, 드레인이 인버터 (105) 와, 정전류 회로 (104) 에 접속되고, 소스와 백 게이트가 입력 단자 (122) 에 접속된다. 전원 전압 변동 검출 회로 (109) 는 VDD 단자 (121) 와 VSS 단자 (123) 사이에 접속되고, 출력 단자는 정전류 회로 (103) 와 정전류 회로 (104) 에 접속된다. 인버터 (105) 와 인버터 (106) 는 직렬로 접속되고, 전원은 입력 단자 (122) 로부터 공급된다. 인버터 (106) 의 출력은, 레벨 시프터 (107) 와 CONT 단자 (111) 에 접속된다. 레벨 시프터 (107) 의 출력은, 인버터 (108) 를 통하여 CONTX 단자 (110) 에 접속된다. 레벨 시프터 (107) 와 인버터 (108) 의 전원은, VDD 단자로부터 공급된다.
다음으로, 역류 전류 방지 기능을 구비한 볼티지 레귤레이터의 동작에 대해 설명한다.
먼저, VDD 단자와 VSS 단자 사이에 전원 전압이 공급되고 있을 때의 볼티지 레귤레이터의 동작을 설명한다. 전원 전압과 백업 전지 (412) 의 전압 (VBAT2) 의 관계는, VBAT1>VBAT2 이다.
에러·앰프 (402) 는, 출력 단자 (OUT) 의 출력 전압 (VOUT) 을 저항 (407) 과 저항 (408) 으로 분압한 귀환 전압 (VFB) 과, 기준 전압 회로 (401) 가 출력하는 기준 전압 (Vref) 의 차 전압을 증폭시켜, Pch 트랜지스터 (403) 의 게이트를 제어한다. 출력 단자 (OUT) 의 출력 전압 (VOUT) 은 일정하게 유지된다. 비교 회로 (430) 는, 입력 단자 (121) 에 입력되는 전원 전압과 입력 단자 (122) 에 입력되는 출력 전압 (VOUT) 을 비교하여, CONTX 단자 (110) 와 CONT 단자 (111) 에 신호를 출력한다.
전원 전압은 출력 전압 (VOUT) 보다 높기 때문에, Pch 트랜지스터 (101) 의 게이트-소스 간 전압은 Pch 트랜지스터 (102) 의 게이트-소스 간 전압보다 높다. 따라서, Pch 트랜지스터 (102) 의 드레인의 전압은, "L" 레벨 (VSS 단자의 전압) 이 된다. 파형 정형용의 인버터 (105 및 106) 에 의해, 인버터 (106) 의 출력이 접속하는 CONT 단자 (111) 의 전압은 "L" 레벨이 된다. CONTX 단자 (110) 의 전압은, 레벨 시프터 (107) 와 인버터 (108) 를 통하므로, "H" 레벨 (전원 전압) 이 된다. 따라서, Nch 트랜지스터 (400) 는 ON 되고, Pch 트랜지스터 (404) 는 OFF 된다. 즉, 볼티지 레귤레이터는 통상적으로 동작한다.
또, Pch 트랜지스터 (405) 가 ON 되고, Pch 트랜지스터 (406) 가 OFF 되므로, Pch 트랜지스터 (403) 의 기판의 전압은 전원 전압이 된다.
다음으로, 전원 전압의 공급이 감소되었을 때의 볼티지 레귤레이터의 동작을 설명한다. 전원 전압과 백업 전지 (412) 의 전압의 관계는, VBAT1＜VBAT2 이다.
전원 전압이 출력 전압 (VOUT) 보다 내려가면, Pch 트랜지스터 (101) 의 게이트-소스 간 전압이 Pch 트랜지스터 (102) 의 게이트-소스 간 전압보다 낮다. 따라서, Pch 트랜지스터 (102) 의 드레인의 전위는, "H" 레벨 (출력 전압 (VOUT)) 이 된다. 파형 정형용의 인버터 (105 및 106) 에 의해, 인버터 (106) 의 출력인 CONT 단자 (111) 의 전압은 "H" 레벨 (출력 전압 (VOUT)) 이 된다. CONTX 단자 (110) 의 전압은, 레벨 시프터 (107) 와 인버터 (108) 를 통하므로 "L" 레벨이 된다. 따라서, Nch 트랜지스터 (400) 는 OFF 되고, Pch 트랜지스터 (404) 는 ON 된다. 전원 전압이 저하되어, 에러·앰프 (402) 의 출력이 부정이 되었다고 해도, Pch 트랜지스터 (403) 는, Pch 트랜지스터 (404) 에 의해 게이트에 "H" 레벨의 전압이 인가되므로, OFF 되어 있을 수 있다.
또, Pch 트랜지스터 (405) 가 OFF 되고, Pch 트랜지스터 (406) 가 ON 되므로, Pch 트랜지스터 (403) 의 기판의 전압은 출력 전압 (VOUT) 이 된다. 즉, Pch 트랜지스터 (403) 의 기판 (NWELL) 전위를, 전원 전압이나 출력 전압의 어느 높은 측으로 전환함으로써, 전원 전압이 출력 전압 (VOUT) 보다 내려가도, 출력 단자 (OUT) 로부터 Pch 트랜지스터 (103) 의 기판 간의 기생 다이오드를 통하여 전류가 흐르는 것을 방지한다.
다음으로, 이 상태에서 전원 전압이 급준하게 높아진 경우의 볼티지 레귤레이터의 동작을 설명한다.
Pch 트랜지스터 (102) 의 드레인의 전위는 "L" 레벨 (VSS 단자의 전위) 이 되지만, 그 교체에 필요로 하는 시간은 정전류 회로 (104) 에 의해 제한된다. 전원 전압 변동 검출 회로 (109) 는, 전원 전압의 변동을 검출하고, 그 변동에 따라 정전류 회로 (103) 와 정전류 회로 (104) 에 흐르는 전류를 제어한다. 즉, VDD 단자의 전압이 급준하게 높아진 경우, 정전류 회로 (103) 와 정전류 회로 (104) 에 흐르는 전류를 일시적으로 증가시켜, Pch 트랜지스터 (102) 의 드레인의 전위가 "L" 레벨로 전환되는 시간을 단축한다.
이상 설명한 바와 같이, 본 발명의 볼티지 레귤레이터의 비교 회로에 의하면, 전원 전압 변동 검출 회로 (109) 가 전원 전압의 급준한 변동을 검출하여, 정전류 회로 (103) 와 정전류 회로 (104) 에 흐르는 전류를 일시적으로 증가시킴으로써, CONT 단자 (111) 와 CONTX 단자 (110) 의 신호의 교체 시간을 단축시켜, 신속하게 역류 전류 방지 기능을 작용시킬 수 있다. 따라서, 백업 전지 (412) 의 동작 시간에 영향을 주지 않고, 출력 단자 (OUT) 의 오버 슛의 발생을 방지하는 것이 가능해진다.
도 2 는, 본 발명의 볼티지 레귤레이터의 비교 회로의 전원 전압 변동 검출 회로의 일례를 나타내는 회로도이다.
전원 전압 변동 검출 회로 (109) 는, VDD 단자와 VSS 단자 사이에 직렬로 접속된 용량 (201) 과, 저항 소자인 디프레션형 Nch 트랜지스터 (301) 와, Nch 트랜지스터 (203 및 204) 로 구성되어 있다. 정전류 회로 (103) 와 정전류 회로 (104) 는, 각각 디프레션형 Nch 트랜지스터 (302 및 303) 와, 디프레션형 Nch 트랜지스터 (304 및 305) 로 구성되어 있다.
용량 (201) 과 디프레션형 Nch 트랜지스터 (301) 는 미분 회로로서 기능하고, VDD 단자의 변동에 따라 Nch 트랜지스터 (203 및 204) 의 게이트를 제어한다. 즉, 전원 전압이 급준하게 높아진 경우, 디프레션형 Nch 트랜지스터 (301) 의 드레인의 전압은 높아지고, Nch 트랜지스터 (203 및 204) 의 게이트의 전압이 높아져서 온되므로, 정전류 회로 (103) 와 정전류 회로 (104) 의 전류는 증가한다. 따라서, CONT 단자 (111) 와 CONTX 단자 (110) 의 신호의 교체 시간을 단축시켜, 신속하게 역류 전류 방지 기능을 작용시킬 수 있다.
또한, 인버터 (105) 이후의 회로에 대해서는, 파형 정형 및 레벨 변환된 신호를 출력할 수 있으면, 이 회로에 한정되는 것은 아니다.
또, 미분 회로의 저항 소자로서 기능하는 디프레션형 Nch 트랜지스터 (301) 와, 정전류 회로를 구성하는 디프레션형 Nch 트랜지스터 (302∼305) 는 동일한 디프레션형 Nch 이기 때문에, 제조 공정에 있어서의 편차에 상관이 있다. 예를 들어, 디프레션형 Nch 트랜지스터의 임계값 전압이 낮아지면, 비교 회로 (430) 의 응답 속도는 정상적으로는 느려지지만, 전원 전압의 변동에 대해서는 빨라진다. 따라서, 제조 공정에 있어서의 편차에 대해, 비교 회로 (430) 의 응답성은 비교적 작은 상관을 갖는 것이 가능해진다. 따라서, 미분 회로의 저항 소자와 정전류 회로를 구성하는 트랜지스터는, 제조 공정에 있어서의 편차에 상관이 있으면, 이것에 한정되지 않는다.
103, 104 : 정전류 회로
107 : 레벨 시프터
109 : 전원 전압 변동 검출 회로
401 : 기준 전압 회로
402 : 에러·앰프
413 : 부하
430 : 비교 회로
107 : 레벨 시프터
109 : 전원 전압 변동 검출 회로
401 : 기준 전압 회로
402 : 에러·앰프
413 : 부하
430 : 비교 회로
Claims (3)
- 전원 단자와 출력 단자 사이에 형성된 출력 트랜지스터와,
기준 전압과 상기 출력 단자의 전압에 기초하는 전압을 비교하여, 상기 출력 단자의 전압이 일정해지도록 상기 출력 트랜지스터의 게이트 전압을 제어하는 에러·앰프와,
상기 출력 트랜지스터의 기판을 상기 전원 단자에 접속하기 위한 제 1 트랜지스터와,
상기 출력 트랜지스터의 기판을 상기 출력 단자에 접속하기 위한 제 2 트랜지스터와,
상기 전원 단자와 상기 출력 단자의 전압을 비교한 결과에 따라, 상기 제 1트랜지스터와 상기 제 2 트랜지스터를 전환 제어하는 비교 회로를 구비한 볼티지 레귤레이터로서,
상기 비교 회로는,
소스가 상기 전원 단자에 접속되고, 게이트가 드레인에 접속되고, 드레인이 제 1 정전류 회로에 접속된 제 3 트랜지스터와,
소스가 상기 출력 단자에 접속되고, 게이트가 상기 제 3 트랜지스터의 게이트에 접속되고, 드레인이 제 2 정전류 회로와 접속된 제 4 트랜지스터와,
입력 단자가 상기 전원 단자에 접속되고, 상기 전원 단자의 전압을 검출한 결과에 따라, 상기 제 1 정전류 회로와 상기 제 2 정전류 회로의 전류를 제어하는 전원 전압 변동 검출 회로를 구비하고,
상기 제 4 트랜지스터와 상기 제 2 정전류 회로의 접속점의 전압에 의해, 상기 제 1 트랜지스터와 상기 제 2 트랜지스터의 게이트를 제어하고, 상기 출력 트랜지스터의 기판의 전압을 상기 전원 단자와 상기 출력 단자의 전압의 어느 높은 측으로 전환하고,
상기 전원 전압 변동 검출 회로는, 상기 전원 단자와 접지 단자 사이에 직렬로 접속된 용량 소자와 저항 소자와,
상기 저항 소자의 전압으로 게이트가 제어되고, 상기 제 1 정전류 회로와 상기 제 2 정전류 회로의 전류를 제어하는 제 5 트랜지스터와 제 6 트랜지스터를 구비한 것을 특징으로 하는 볼티지 레귤레이터. - 삭제
- 제 1 항에 있어서,
상기 저항 소자는, 상기 제 1 정전류 회로와 상기 제 2 정전류 회로를 구성하는 소자와 동일한 소자로 구성된 것을 특징으로 하는 볼티지 레귤레이터.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012043224A JP5969221B2 (ja) | 2012-02-29 | 2012-02-29 | ボルテージレギュレータ |
| JPJP-P-2012-043224 | 2012-02-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130099855A KR20130099855A (ko) | 2013-09-06 |
| KR102008157B1 true KR102008157B1 (ko) | 2019-08-07 |
Family
ID=49002131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130020519A Active KR102008157B1 (ko) | 2012-02-29 | 2013-02-26 | 볼티지 레귤레이터 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9098100B2 (ko) |
| JP (1) | JP5969221B2 (ko) |
| KR (1) | KR102008157B1 (ko) |
| CN (1) | CN103294098B (ko) |
| TW (1) | TWI553438B (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3040329B1 (en) | 2013-08-29 | 2018-10-10 | Kyoto Pharmaceutical Industries, Ltd. | Aromatic compound and use thereof in the treatment of disorders associated with bone metabolism |
| JP6257323B2 (ja) * | 2013-12-27 | 2018-01-10 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
| US20170331363A1 (en) * | 2016-05-13 | 2017-11-16 | Altera Corporation | Current Limited Power Converter Circuits And Methods |
| JP6665717B2 (ja) * | 2016-06-30 | 2020-03-13 | 富士通セミコンダクター株式会社 | レギュレータ回路および半導体集積回路装置 |
| CN106533142B (zh) * | 2016-10-18 | 2023-05-26 | 成都前锋电子仪器有限责任公司 | 一种防倒灌电路 |
| KR102757507B1 (ko) | 2017-02-13 | 2025-01-20 | 삼성전자주식회사 | 전력 소모를 감소한 역전압 모니터링 회로 및 이를 포함하는 반도체 장치 |
| JP6993243B2 (ja) * | 2018-01-15 | 2022-01-13 | エイブリック株式会社 | 逆流防止回路及び電源回路 |
| JP7043139B2 (ja) * | 2018-06-25 | 2022-03-29 | エイブリック株式会社 | 逆流防止回路及び電源回路 |
| CN113014094B (zh) * | 2019-12-20 | 2022-07-12 | 圣邦微电子（北京）股份有限公司 | 一种升压转换器 |
| CN111682869B (zh) * | 2020-07-03 | 2024-02-09 | 上海艾为电子技术股份有限公司 | 一种防倒灌电流的负载开关及电子设备 |
| CN112711291B (zh) * | 2021-01-26 | 2024-09-13 | 灿芯半导体(上海)股份有限公司 | 一种ldo防倒灌电流电路 |
| CN113157035A (zh) * | 2021-03-12 | 2021-07-23 | 北京中电华大电子设计有限责任公司 | 一种静态功耗与驱动能力自适应的稳压源装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009003764A (ja) * | 2007-06-22 | 2009-01-08 | Seiko Epson Corp | 半導体集積回路装置及び電子機器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5573114A (en) * | 1978-11-28 | 1980-06-02 | Nippon Gakki Seizo Kk | Output offset control circuit for full step direct-coupled amplifier |
| DE3476476D1 (en) * | 1983-08-31 | 1989-03-02 | Toshiba Kk | A constant current source circuit |
| WO2005066733A1 (ja) * | 2003-12-26 | 2005-07-21 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
| CN100514245C (zh) * | 2006-08-28 | 2009-07-15 | 联詠科技股份有限公司 | 电压调节器 |
| JP2009176008A (ja) * | 2008-01-24 | 2009-08-06 | Seiko Instruments Inc | ボルテージレギュレータ |
| KR101645041B1 (ko) * | 2009-09-15 | 2016-08-02 | 에스아이아이 세미컨덕터 가부시키가이샤 | 볼티지·레귤레이터 |
| US8198875B2 (en) * | 2009-09-15 | 2012-06-12 | Seiko Instruments Inc. | Voltage regulator |
| TWI395082B (zh) * | 2009-11-11 | 2013-05-01 | Richtek Technology Corp | 用於變頻式電壓調節器的頻率控制電路及方法 |
-
2012
- 2012-02-29 JP JP2012043224A patent/JP5969221B2/ja active Active
-
2013
- 2013-02-04 TW TW102104200A patent/TWI553438B/zh active
- 2013-02-20 US US13/772,095 patent/US9098100B2/en active Active
- 2013-02-21 CN CN201310055288.8A patent/CN103294098B/zh active Active
- 2013-02-26 KR KR1020130020519A patent/KR102008157B1/ko active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009003764A (ja) * | 2007-06-22 | 2009-01-08 | Seiko Epson Corp | 半導体集積回路装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103294098A (zh) | 2013-09-11 |
| JP5969221B2 (ja) | 2016-08-17 |
| TW201339786A (zh) | 2013-10-01 |
| CN103294098B (zh) | 2016-03-02 |
| US20130221939A1 (en) | 2013-08-29 |
| TWI553438B (zh) | 2016-10-11 |
| JP2013178712A (ja) | 2013-09-09 |
| US9098100B2 (en) | 2015-08-04 |
| KR20130099855A (ko) | 2013-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102008157B1 (ko) | 볼티지 레귤레이터 | |
| KR102019812B1 (ko) | 전압 레귤레이터 | |
| KR102252365B1 (ko) | 과열 보호 회로 및 전압 레귤레이터 | |
| US8847569B2 (en) | Semiconductor integrated circuit for regulator | |
| KR102255543B1 (ko) | 볼티지 레귤레이터 | |
| KR20160090251A (ko) | 볼티지 레귤레이터 | |
| JP6292859B2 (ja) | ボルテージレギュレータ | |
| US9740222B2 (en) | Overcurrent protection circuit for controlling a gate of an output transistor based on an output current | |
| KR102483022B1 (ko) | 역류 방지 회로 및 전원 회로 | |
| TWI672572B (zh) | 電壓調節器 | |
| KR20140104352A (ko) | 레벨 시프트 회로 | |
| US20130241508A1 (en) | Voltage regulator | |
| JP5687091B2 (ja) | 電源電圧検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20130226 |
|
| PG1501 | Laying open of application | ||
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20160218 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20171018 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20130226 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20181219 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20190624 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20190801 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20190801 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20220721 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230720 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240718 Start annual number: 6 End annual number: 6 |