[go: up one dir, main page]

KR101977699B1 - 멀티 칩 반도체 장치 및 그것의 테스트 방법 - Google Patents

멀티 칩 반도체 장치 및 그것의 테스트 방법 Download PDF

Info

Publication number
KR101977699B1
KR101977699B1 KR1020120090719A KR20120090719A KR101977699B1 KR 101977699 B1 KR101977699 B1 KR 101977699B1 KR 1020120090719 A KR1020120090719 A KR 1020120090719A KR 20120090719 A KR20120090719 A KR 20120090719A KR 101977699 B1 KR101977699 B1 KR 101977699B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip
semiconductor
pad
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020120090719A
Other languages
English (en)
Other versions
KR20140024594A (ko
Inventor
김연옥
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120090719A priority Critical patent/KR101977699B1/ko
Priority to US13/720,497 priority patent/US9165860B2/en
Publication of KR20140024594A publication Critical patent/KR20140024594A/ko
Priority to US14/887,233 priority patent/US10056354B2/en
Priority to US16/105,385 priority patent/US20180358332A1/en
Application granted granted Critical
Publication of KR101977699B1 publication Critical patent/KR101977699B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로, 더 상세하게는 실리콘 관통 라인으로 적층되는 멀티칩 반도체 장치에 관한 것이다. 본 발명의 일 실시예는 복수의 반도체 칩이 적층되어 패키징된 상기 멀티칩 반도체 장치로서, 각각의 상기 반도체 칩은, 칩 내부를 관통하여 형성된 관통 전극; 프로빙(probing)을 위해 칩 외부로 노출된 프로브 패드; 상기 칩 외부로 노출되고, 상기 관통 전극과 전기적으로 연결되는 범프 패드; 및 상기 칩 내부에 상기 프로브 패드와 상기 범프 패드를 전기적으로 연결하는 도전 층을 포함한다.

Description

멀티 칩 반도체 장치 및 그것의 테스트 방법{MULTI CHIP SEMICONDUCTOR APPARATUS AND METHOD OF TESTING THE SAME}
본 발명은 반도체 장치에 관한 것으로, 더 상세하게는 실리콘 관통 라인으로 적층되는 멀티칩 반도체 장치 및 그것의 테스트 방법에 관한 것이다.
반도체 장치에 대한 패키징 기술은 소형화 및 실장 신뢰성 만족을 위하여 지속적으로 발전되고 있다. 예컨대, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장 작업의 효율성 및 실장 후의 기계적/전기적 신뢰성을 향상 시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
또한, 전기 전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 모듈을 제공하기 위한 방법으로서는 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 집적해 넣는 것으로 실현될 수 있다.
그러나, 이와 같은 메모리 칩의 고집적화는 정밀한 미세 선폭을 요구하는 등, 고난도의 기술과 많은 개발 시간을 필요로 한다. 따라서, 고용량의 반도체 모듈을 제공하기 위한 다른 방법으로 적층(stack) 기술이 제안되었다.
적층 멀티칩 반도체 장치는 하나의 패키지에 2개 이상의 반도체 칩을 적층구조로 탑재 시키는 방식으로 패키징을 수행한 것이다. 이때, 반도체 칩을 적층 구조로 쌓아 올려 패키징하는 방법의 한 예로 관통 실리콘 비아(Through Silicon Via, 이하 TSV)를 이용한 구조가 도입되었다. TSV를 이용한 패키지는 반도체 칩 내에 상기 반도체 칩을 관통하는 홀을 형성하고, 상기 관통된 홀 내에 전도성 물질을 채움으로써 TSV를 형성한다. 상기 TSV를 매개로 상부와 하부 반도체 칩을 전기적으로 연결한다.
도 1은 종래의 관통 실리콘 비아를 이용하여 적층되는 멀티칩 반도체 장치를 도시한 단면도이다.
도 1에 도시된 멀티칩 반도체 장치(1)는 기판 상에 적층된 복수의 반도체 칩(10, 20)을 포함한다.
각 반도체 칩(10, 20)은 내부에 TSV를 매립하여 형성된 관통 전극을 포함한다. 제 1 반도체 칩(10)을 예로 설명하면, 제 1 반도체 칩(10)은 칩 내부에 관통 전극(11)을 포함하고 상기 관통 전극(11)의 양 끝단에는 칩 외부로 노출되는 범프 패드(12, 13)가 각각 전기적으로 연결된다. 이때, 각 반도체 칩(10, 20)의 마주보는 범프 패드를 범프(18)를 통해 연결함으로써, 각 반도체 칩(10, 20)의 관통 전극들이 전기적으로 상호 연결될 수 있다.
제 1 반도체 칩(10)의 상기 관통 전극(11)은 도전성 경로(16)를 통하여 내부 회로(15)와 연결된다. 즉, 각 반도체 칩(10, 20)의 내부 회로에서 사용되는 다양한 전압/신호는 관통 전극을 통하여 각 반도체 칩으로 전송되고, 칩 내부에서는 도전성 경로를 통해 관통 전극에서 내부 회로로 전송된다.
또한, 적층된 반도체 칩(10, 20) 각각은, 적층되어 패키징되기 이전에 각 반도체 칩에 대한 프로빙 테스트(Probing Test)를 수행하기 위하여, 칩 상에 형성된 프로브 패드를 구비한다. 상기 프로브 패드는 전원 전압, 다양한 신호 및 데이터 등을 송수신하여 다양한 테스트를 수행할 수 있도록 여러 종류의 패드로 구성될 수 있다. 구체적으로 제 1 반도체 칩(10)을 예로 설명하면, 프로브 패드(14)는 상기 내부 회로(15)와 도전성 경로(17)를 통하여 전기적으로 연결된다.
이때, 상기 관통 전극(11)과 상기 내부 회로(15)를 연결하는 도전성 경로(16) 및 상기 프로브 패드(14)와 상기 내부 회로(15)를 연결하는 도전성 경로(17)는 각각 복수의 도전 층 및 그 사이의 도전성 콘택들로 구성될 수 있다. 상기 프로브 패드(14)는 상기 복수의 도전 층 중에서 최상위에 위치한 도전 층을 오픈(open)하여 형성될 수 있다. 이때, 상기 도전 층은 메탈 층일 수 있고, 상기 도전성 콘택은 메탈 콘택일 수 있다.
한편, 멀티칩 반도체 장치(1)에 대한 프로빙 테스트는 각 칩이 적층되어 패키징되기 전의 모노 칩(mono chip) 상태에서만 수행될 수 있었다. 각 칩의 프로브 패드들은 관통 실리콘 비아를 통해 연결되지 않기 때문에, 패키징이 완료되고 나면 외부에서 각 칩의 프로브 패드로의 접근이 어렵기 때문이다. 현재, 패키징이 완료된 칩 적층 구조의 멀티칩 반도체 장치에서도 프로빙 테스트를 수행할 수 있는 방법이 요구되고 있다.
본 발명은 멀티 칩 패키지 및 그에 대한 프로빙 테스트를 수행할 수 있는 방법을 제공한다.
본 발명의 일 실시예에 따른 멀티칩 반도체 장치는, 복수의 반도체 칩이 적층되어 패키징된 멀티칩 반도체 장치로서, 각각의 상기 반도체 칩은, 칩 내부를 관통하여 형성된 관통 전극; 프로빙(probing)을 위해 칩 외부로 노출된 프로브 패드; 상기 칩 외부로 노출되고, 상기 관통 전극과 전기적으로 연결되는 범프 패드; 및 상기 칩 내부에 상기 프로브 패드와 상기 범프 패드를 전기적으로 연결하는 도전 층을 포함한다.
본 발명의 일 실시예에 따른 멀티 칩 반도체 장치는 복수의 반도체 칩이 적층되어 패키징된 멀티칩 반도체 장치로서, 각각의 상기 반도체 칩은, 칩 내부를 관통하여 형성된 복수의 관통 전극; 프로빙을 위해 칩 외부로 노출된 프로브 패드; 상기 칩 외부로 노출되고, 상기 복수의 관통 전극과 각각 전기적으로 연결되는 복수의 범프 패드; 및 상기 칩 내부에 상기 프로브 패드와 상기 복수의 범프 패드를 각각 전기적으로 연결하는 도전 층을 포함한다.
본 발명의 일 실시예에 따른 멀티칩 반도체 장치는 복수의 반도체 칩이 적층되어 패키징된 멀티칩 반도체 장치로서, 각각의 상기 반도체 칩은, 칩 내부를 관통하여 형성된 관통 전극; 칩 외부로 노출되고, 상기 관통 전극과 제 1 도전성 경로를 통해 전기적으로 연결되는 범프 패드; 상기 칩 내부에 형성되고, 상기 관통 전극과 제 2 도전성 경로를 통해 전기적으로 연결되는 내부 회로; 및 프로빙을 위해 상기 칩 외부로 노출되고, 상기 내부 회로와 제 3 도전성 경로를 통해 전기적으로 연결되는 프로브 패드를 포함하고, 상기 제 1 내지 제 3 도전성 경로는 각각 복수의 도전 층 및 그 사이에 연결된 도전성 콘택을 포함하고, 상기 제 1 및 제 3 도전성 경로의 특정 도전 층이 전기적으로 연결된다.
본 발명의 일 실시예에 따른 멀티칩 반도체 장치는 복수의 반도체 칩이 관통전극으로 전기적으로 연결되어 적층된 멀티칩 반도체 장치로서, 각각의 상기 반도체 칩은, 메모리 셀 블록; 상기 관통 전극과 전기적으로 연결되고, 상기 메모리 셀 블록으로 정보를 송수신하는 범프 패드; 및 상기 메모리 셀 블록으로 테스트 정보를 송수신하는 프로브 패드를 포함하고, 패키징 이후 프로브 테스트 시, 상기 각각의 반도체 칩의 상기 프로브 패드는 각각의 상기 범프 패드와 전기적으로 연결되고, 상기 복수의 반도체 칩 중 최상위에 위치한 반도체 칩의 프로브 패드를 통해 외부로부터 상기 각각의 반도체 칩에 대한 상기 테스트 정보를 송수신한다.
본 기술에 의하면 패키징이 완료된 적층 구조의 멀티칩 반도체 장치에 대한 프로빙 테스트가 가능하다.
도 1은 종래의 관통 실리콘 비아를 이용하여 적층되는 멀티칩 반도체 장치를 도시한 단면도,
도 2는 본 발명의 일 실시예에 따른 반도체 칩의 구조를 도시한 도면,
도 3은 도 2의 구조에 따른 반도체 칩을 적층한 멀티칩 반도체 장치를 도시한 단면도,
도 4는 본 발명의 일 실시예에 따른 반도체 칩의 구조를 도시한 도면,
도 5는 본 발명의 일 실시예에 따른 멀티칩 반도체 장치의 블록도를 나타낸다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 반도체 칩(110)의 구조를 도시한 도면이다.
도 2에 도시된 반도체 칩(110)은 칩 외부로 노출된 범프 패드(114)와 프로브 패드(115)를 포함하고, 상기 범프 패드(114)와 상기 프로브 패드(115)는 칩 내부의 특정 도전 층(M1)을 통해 전기적으로 연결된다.
더 상세하게 설명하면, 상기 반도체 칩(110)은 내부에 TSV를 매립하여 형성된 관통 전극(미도시)을 포함하고, 칩 외부로 노출된 범프 패드(114)는 상기 관통 전극과 전기적으로 연결된다. 반도체 칩(110)은 프로빙 테스트를 위해 칩 외부로 노출된 프로브 패드(115)를 포함하고, 상기 프로브 패드(115)와 상기 범프 패드(114)는 칩 내부의 특정 층(M1)을 통해 전기적으로 연결된다.
따라서, 본 발명의 실시예에 따른 반도체 칩(110)은 프로브 패드(115)가 도전층(M1)을 통하여 범프 패드(114)와 전기적으로 연결될 수 있고, 상기 범프 패드(114)를 통하여 관통 전극과 전기적으로 연결될 수 있다.
도 3은 도 2의 구조에 따른 반도체 칩을 적층한 멀티칩 반도체 장치(100)를 도시한 단면도이다.
도 3에 도시된 멀티칩 반도체 장치(100)는 기판 상에 적층된 복수의 반도체 칩을 포함한다. 일 실시예로써, 도 3에는 제 1 및 제 2 반도체 칩(110, 120)이 적층된 멀티칩 반도체 장치(100)를 도시하였다.
제 1 및 제 2 반도체 칩(110, 120)은 각각 내부에 TSV를 매립하여 형성된 관통 전극을 포함한다. 상기 제 2 반도체 칩(120)은 제 1 반도체 칩(110)과 동일한 구성을 가지므로, 이하 제 1 반도체 칩(110)을 대표로 각 반도체 칩의 구성을 설명하도록 한다.
제 1 반도체 칩(110)은 관통 전극(111), 제 1 및 제 2 범프 패드(112, 114), 프로브 패드(115), 내부 회로(116)를 포함한다.
상기 관통 전극(111)은 제 1 반도체 칩(110) 내부에 형성된다.
상기 관통 전극(111)의 양 끝단에는 칩 외부로 노출되는 제 1 및 제 2 범프 패드(112, 114)가 각각 전기적으로 연결된다. 이때, 프로브 패드(115)가 형성되는 면과 동일한 면에 형성되는 제 2 범프 패드(114)와 상기 관통 전극(111)이 제 1 도전성 경로(113)를 통해 전기적으로 연결된다. 상기 제 1 도전성 경로(113)는 복수의 도전 층 및 그 사이의 도전성 콘택들을 포함한다. 본 발명에서 언급되는 도전 층 및 도전성 콘택은 전기를 도통시키는 물질로 형성될 수 있고, 예컨대 메탈 물질로 형성될 수 있다.
상기 내부 회로(116)는 상기 관통 전극(111)과 제 2 도전성 경로(117)를 통하여 연결된다. 즉, 내부 회로(116)에서 사용되는 다양한 전압/신호는 관통 전극(111)을 통하여 외부에서 제 1 반도체 칩(110)으로 전송되고, 칩 내부에서는 제 2 도전성 경로(117)를 통해 관통 전극(111)에서 내부 회로(116)로 전송된다. 상기 제 2 도전성 경로(117)도 또한 복수의 도전 층 및 그 사이의 도전성 콘택들을 포함한다.
상기 프로브 패드(115)는 프로빙 동작을 수행할 수 있도록 칩 외부로 노출된다. 프로브 패드(115)는 전원 패드, 신호 입출력 패드 및 데이터 입출력 패드 등 반도체 장치에 대해 다양한 테스트를 수행할 수 있도록 여러 종류의 패드로 구성될 수 있다. 프로브 패드(115)는 상기 내부 회로(116)와 제 3 도전성 경로(118)를 통하여 전기적으로 연결된다. 상기 제 3 도전성 경로(118)도 또한 복수의 도전 층 및 그 사이의 도전성 콘택들을 포함한다. 상기 프로브 패드(115)는 상기 제 3 도전성 경로(118)를 이루는 복수의 도전 층 중에서 최상위에 위치한 도전층을 오픈(open)하여 형성될 수 있다.
이때, 상기 제 1 도전성 경로(113)및 제 3 도전성 경로(118)의 특정 도전 층(M1)이 전기적으로 연결된다. 상기 도전 층(M1)으로 인해 프로브 패드(115)는 제 2 범프 패드(114)와 전기적으로 연결되고, 뿐만 아니라 이로써 관통 전극(111)과도 전기적으로 연결된다.
상기 특정 도전 층(M1)은, 상기 제 1 도전성 경로(113)및 제 3 도전성 경로(118)의 복수의 도전 층 중에서 상기 제 2 범프 패드(114) 및 상기 프로브 패드(115)가 형성된 최상위 도전 층을 제외한 것 중 어느 하나의 도전 층에 형성될 수 있다. 이렇게 함으로써, 패드 주변에 배치되는 신호 배선 및 파워 배선에 영향을 주지 않고, 제 2 범프 패드(114) 및 프로브 패드(115)를 전기적으로 연결할 수 있다.
한편, 제 1 및 제 2 반도체 칩(110, 120)의 마주보는 범프 패드를 범프(119)를 통해 연결함으로써, 각 반도체 칩(110, 120)의 관통 전극들이 전기적으로 상호 연결될 수 있다.
즉, 본 발명의 실시예에 따른 멀티 칩 반도체 장치는 적층된 각 반도체 칩에 형성된 프로브 패드가 관통 전극과 전기적으로 연결된다. 이로써, 칩을 적층하여 패키징이 완료되더라도, 외부로 노출되는 프로브 패드를 프로빙함으로써 전체 반도체 칩에 대한 프로빙 테스트를 수행할 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 칩(110_1)의 구조를 도시한 도면이다.
도 4에 도시된 반도체 칩(110_1)은 칩 외부로 노출된 복수의 범프 패드(114_1A, 114_1B)와 프로브 패드(115_1)를 포함하고, 상기 복수의 범프 패드(114_1A, 114_1B)와 상기 프로브 패드(115_1)는 각각 칩 내부의 특정 도전 층 (M1_1A, M1_1B)을 통해 전기적으로 연결된다. 상기 복수의 범프 패드(114_1A, 114_1B)와 상기 프로브 패드(115_1)를 각각 연결시키는 도전 층 (M1_1A, M1_1B)은 동일한 도전 층에 형성될 수도 있고, 각각 다른 층의 도전 층에 형성될 수도 있다. 상기 도 4에서는 예시적으로 제 2_1 범프 패드(114_1A) 및 제 2_2 범프 패드(114_1B)를 도시하였으나 이에 한정되는 것은 아니고, 본 발명의 실시예는 하나의 프로브 패드(115_1)가 복수 개의 범프 패드와 연결될 수 있는 구조를 모두 포함한다.
더 상세하게 설명하면, 상기 반도체 칩(110_1)은 내부에 TSV를 매립하여 형성된 복수의 관통 전극(미도시)을 포함하고, 칩 외부로 노출된 제 2_1 범프 패드(114_1A) 및 제 2_2 범프 패드(114_1B)는 상기 복수의 관통 전극 중 대응하는 관통 전극과 각각 전기적으로 연결된다. 반도체 칩(110_1)은 프로빙 테스트를 위해 칩 외부로 노출된 프로브 패드(115_1)를 포함하고, 상기 프로브 패드(115_1)와 상기 제 2_1 범프 패드(114_1A) 및 제 2_2 범프 패드(114_1B)는 각각 칩 내부의 특정 도전 층(M1_1A, M1_1B)을 통해 전기적으로 연결된다.
도 4의 구조에 따른 반도체 칩을 적층한 멀티칩 반도체 장치는, 검토한 바와 같이 하나의 프로브 패드가 복수의 범프 패드와 전기적으로 연결될 수 있다는 것만 제외하고는 도 3에 도시된 구조와 동일하다.
이와 같이, 도 4의 구조에 따른 반도체 칩을 적층한 멀티칩 반도체 장치는 프로브 패드와 연결되는 범프 패드의 수에 여유를 둠으로써 공정 시 발생할 수 있는 여러 가지 불량에 대비할 수 있고, 프로브 테스트 시 관통 전극을 통한 칩 간 연결을 강화 시킬 수 있다.
도 5는 본 발명의 일 실시예에 따른 멀티칩 반도체 장치의 블록도이다.
도 5에 도시된 멀티칩 반도체 장치(1000)는 복수의 반도체 칩이 관통전극을 통해 전기적으로 연결되어 적층되는 구조이다. 예시적으로, 도 5는 제 1 및 제 2 반도체 칩(1100, 1200) 및 이를 전기적으로 연결하는 관통 전극(TSV, 1200)을 도시하고 있으나, 이에 한정되는 것은 아니고 더 많은 수의 반도체 칩을 관통 전극을 통해 전기적으로 연결하여 적층할 수 있다. 본 실시예에서는 제 1 반도체 칩(1100)이 외부 기판과 전기적으로 연결되는 최상위에 위치한 칩이다.
상기 제 1 반도체 칩(1100)은 메모리 셀 블록(1110), 범프 패드(1130) 및 프로브 패드(1150)를 포함한다.
상기 메모리 셀 블록(1110)은 해당 반도체 칩에 대응하는 칩 선택 신호(CSB0)가 활성화되는 경우 인에이블된다. 제 1 반도체 칩(1100)은 제 1 칩 선택 신호(CSB0)에 응답하여 인에이블된다. 메모리 셀 블록(1110)은 노멀 동작 시 인가되는 명령에 따라 데이터 정보를 입출력하고, 프로브 테스트 동작 시 인가되는 명령에 따라 테스트 정보를 입출력한다.
상기 범프 패드(1130)는 관통 전극(1200)과 전기적으로 연결되어, 각 칩의 신호를 칩의 외부로 송수신하는 역할을 한다. 즉, 상기 범프 패드(1130)는 제 1 칩 선택 신호(CSB0)가 활성화된 경우, 외부로부터 정보를 수신하여 상기 메모리 셀 블록(1110)에 인가하거나 상기 메모리 셀 블록(1110)으로부터 정보를 수신하여 외부로 출력하는 역할을 한다.
상기 프로브 패드(1150)는 프로브 테스트 시 각 칩의 신호를 외부로 송수신하는 역할을 한다. 즉, 상기 프로브 패드(1150)는 프로브 테스트 모드 시 제 1 칩 선택 신호(CSB0)가 활성화된 경우, 외부로부터 테스트 정보를 수신하여 상기 메모리 셀 블록(1110)으로 인가하거나 상기 메모리 셀 블록(1110)으로부터 정보를 수신하여 외부로 출력하는 역할을 한다.
상기 제 2 반도체 칩(1300)도 또한, 메모리 셀 블록(1310), 범프 패드(1330) 및 프로브 패드(1350)을 포함한다.
상기 메모리 셀 블록(1310)은 제 1 반도체 칩(1100)의 그 것과 같이, 해당 반도체 칩에 대응하는 칩 선택 신호(CSB1)가 활성화되는 경우 인에이블된다. 제 2 반도체 칩(1300)은 제 2 칩 선택 신호(CSB1)에 응답하여 인에이블된다. 메모리 셀 블록(1310)은 노멀 동작 시 인가되는 명령에 따라 데이터 정보를 입출력하고, 프로브 테스트 동작 시 인가되는 명령에 따라 테스트 정보를 입출력한다.
상기 범프 패드(1330)는 관통 전극(1200)과 전기적으로 연결되어, 각 칩의 신호를 칩의 외부로 송수신하는 역할을 한다. 이때, 제 2 반도체 칩(1300)의 범프 패드(1330)는 상위에 위치한 제 1 반도체 칩(1100)의 범프 패드(1130)와 관통 전극(1200)으로 전기적으로 연결되어, 상기 제 1 반도체 칩(1100)의 범프 패드(1130)를 통하여 외부로부터 신호를 송수신할 수 있다. 즉, 상기 범프 패드(1330)는 제 2 칩 선택 신호(CSB1)가 활성화된 경우, 외부로부터 정보를 수신하여 상기 메모리 셀 블록(1310)에 인가하거나 상기 메모리 셀 블록(1310)으로부터 정보를 수신하여 외부로 출력하는 역할을 한다.
상기 프로브 패드(1350)는 프로브 테스트 시 각 칩의 신호를 외부로 송수신하는 역할을 한다. 패키지가 된 상태에서는 최상위에 프로브 패드를 노출시키는 반도체 칩을 제외하고는, 직접적으로 프로브 패드를 프로빙하여 테스트를 수행하는 것이 불가능하다. 그러나, 본 발명의 실시예에 따르면, 프로브 패드(1350)가 범프 패드(1300)와 전기적으로 연결되기 때문에, 관통 전극(1200)을 통하여 내부에 위치한 제 2 반도체 칩(1300)의 프로브 테스트를 수행할 수 있게 된다. 즉, 최상위에 위치한 제 1 반도체 칩(1100)의 프로브 패드(1150)를 프로빙함으로써, 내부에 위치한 다른 반도체 칩, 예컨대 제 2 반도체 칩(1300)에 대한 프로브 테스트를 수행할 수 있다. 구체적으로, 프로브 테스트 모드 시 제 2 칩 선택 신호(CSB1)가 활성화되면 프로브 패드(1340)로 테스트 정보가 교류되고, 상기 테스트 정보는 관통 전극(1200)을 통하여 최상위에 위치한 제 1 반도체 칩(1100)의 프로브 패드(1150)를 통해 외부와 교류된다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 멀티 칩 반도체 장치 110 : 제 1 반도체 칩
120 : 제 2 반도체 칩 111 : 관통 전극
112 : 제 1 범프 패드 113 : 제 1 도전성 경로
114 : 제 2 범프 패드 115 : 프로브 패드
116 : 내부 회로 117 : 제 2 도전성 경로
118 : 제 3 도전성 경로 119 : 범프
1000 : 멀티 칩 반도체 장치 1100 : 제 1 반도체 칩
1200 : 관통 전극 1300 : 제 2 반도체 칩
1110, 1310 : 메모리 셀 블록 1130, 1330 : 범프 패드
1150. 1350 : 프로브 패드

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 복수의 반도체 칩이 적층되어 패키징된 멀티칩 반도체 장치로서,
    각각의 상기 반도체 칩은,
    제 1 표면 및 제 2 표면을 갖는 상기 반도체 칩 내부를 관통하여 형성된 복수의 관통 전극;
    프로빙을 위해 상기 반도체 칩의 상기 제 1 및 제 2 표면 중 적어도 하나에 위치된 프로브 패드;
    상기 반도체 칩의 상기 제 1 표면에 위치되고, 각각의 상기 관통 전극과 전기적으로 연결되는 적어도 하나의 제 1 범프 패드;
    상기 반도체 칩의 상기 제 2 표면에 위치되고, 상기 각각의 관통 전극 및 상기 프로브 패드와 전기적으로 연결되도록 구성된 복수의 제 2 범프 패드; 및
    상기 반도체 칩 내부에 위치되며, 상기 제 2 범프 패드와 상기 프로브 패드를 전기적으로 연결되도록 구성되는 도전층을 포함하며
    상기 반도체 칩은 제 2 반도체 칩 상에 배치되는 제 1 반도체 칩을 포함하고,
    상기 제 1 반도체 칩의 상기 관통 전극들은 상기 제 2 반도체 칩의 상기 관통 전극들과 각각 전기적으로 연결되고,
    상기 제 1 반도체 칩과 제 2 반도체 칩은, 상기 제 1 반도체 칩의 상기 제 2 범프 패드, 상기 제 2 반도체 칩의 상기 제 1 범프 패드, 및 상기 제 1 및 제 2 범프 패드 사이에 형성되는 범프를 통해 전기적으로 연결되는 멀티칩 반도체 장치.
  6. 삭제
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서,
    상기 제 2 범프 패드와 상기 프로브 패드를 전기적으로 연결하는 상기 도전층은 복수의 도전 물질층으로 구성되는 멀티칩 반도체 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서,
    상기 제 2 범프 패드와 상기 프로브 패드를 전기적으로 연결하는 상기 도전층은 서로 상이한 복수의 도전 물질로 구성되는 멀티칩 반도체 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서,
    상기 제 1 및 제 2 반도체 칩 각각은,
    내부 회로;
    상기 관통 전극의 일측 단부와 상기 제 2 범프 패드를 연결하는 제 1 도전성 경로;
    상기 내부 회로와 상기 관통 전극의 타측 단부를 연결하는 제 2 도전성 경로; 및
    상기 내부 회로와 상기 프로브 패드를 연결하는 제 3 도전성 경로를 더 포함하는 멀티 칩 반도체 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 반도체 칩 내부에 위치되며, 상기 제 1 도전성 경로 및 상기 제 3 도전성 경로를 전기적으로 연결하는 추가 도전층을 더 포함하는 멀티칩 반도체 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 복수의 반도체 칩;
    상기 복수의 반도체 칩 각각에 집적된 메모리 셀 블록, 상기 복수의 반도체 칩 내부 각각에 형성되는 관통 전극;
    상기 관통 전극과 전기적으로 연결되고, 상기 메모리 셀 블록으로 정보를 송수신하는 범프 패드; 및
    상기 메모리 셀 블록으로 테스트 정보를 송수신하며 선택된 범프 패드와 전기적으로 연결되는 프로브 패드를 포함하는 멀티 칩 장치의 테스트 방법으로서,
    상기 복수의 반도체 칩을 패키징한 이후, 프로브 테스트 단계를 수행하는 단계를 포함하고, 상기 복수의 반도체 칩 중 최상위에 위치한 반도체 칩의 프로브 패드를 통해 외부로부터 상기 각각의 반도체 칩에 대한 상기 테스트 정보를 송수신하는 멀티칩 반도체 장치의 테스트 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서,
    상기 각각의 반도체 칩에 포함된 각각의 메모리 셀 블록은, 대응하는 각각의 칩 선택 신호에 응답하여 활성화되는 멀티칩 반도체 장치의 테스트 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 프로브 테스트는, 상기 칩 선택 신호에 응답하여 상기 각각의 반도체 칩에 대하여 독립적으로 수행되는 멀티칩 반도체 장치의 테스트 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서,
    상기 패키징 이후, 상기 프로브 테스트 단계에서,
    상기 복수의 반도체 칩들 중 선택된 반도체 칩에 상기 칩 선택 신호가 인가되는 경우, 프로브 테스트 신호는 상기 선택된 반도체 칩의 상기 메모리 셀 블록을 경유하여 상기 선택된 반도체 칩의 범프 패드 또는 프로브 패드에 상기 메모리 셀 블록의 상기 테스트 정보를 전달하고,
    비선택된 반도체 칩은 상기 프로브 테스트 신호를 상기 비선택된 반도체 칩의 관통 전극을 통해 상기 선택된 칩으로 전달하거나, 또는 상기 선택된 반도체 칩의 테스트 정보를 상기 비선택된 반도체 칩의 상기 관통 전극을 통해 외부로 송수신하는 멀티 칩 장치의 테스트 방법.
  18. 복수의 반도체 칩이 적층되어 패키징된 멀티칩 반도체 장치로서,
    각각의 상기 반도체 칩은,
    제 1 표면 및 제 2 표면을 갖는 상기 반도체 칩 내부를 관통하여 형성된 복수의 관통 전극;
    프로빙을 위해 상기 반도체 칩의 상기 제 1 및 제 2 표면 중 적어도 하나에 위치된 프로브 패드;
    상기 반도체 칩의 상기 제 1 표면에 위치되고, 각각의 상기 관통 전극과 전기적으로 연결되는 적어도 하나의 제 1 범프 패드;
    상기 반도체 칩의 상기 제 2 표면에 위치되고, 상기 각각의 관통 전극 및 상기 프로브 패드와 전기적으로 연결되도록 구성된 복수의 제 2 범프 패드; 및
    상기 반도체 칩 내부에 위치되며, 상기 제 2 범프 패드와 상기 프로브 패드를 전기적으로 연결되도록 구성되는 도전층을 포함하며,
    상기 복수의 제 2 범프 패드는 상기 도전층을 통하여 하나의 프로브 패드에 공통으로 연결되는 멀티 칩 반도체 장치.
KR1020120090719A 2012-08-20 2012-08-20 멀티 칩 반도체 장치 및 그것의 테스트 방법 Expired - Fee Related KR101977699B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120090719A KR101977699B1 (ko) 2012-08-20 2012-08-20 멀티 칩 반도체 장치 및 그것의 테스트 방법
US13/720,497 US9165860B2 (en) 2012-08-20 2012-12-19 Multi-chip semiconductor apparatus
US14/887,233 US10056354B2 (en) 2012-08-20 2015-10-19 Multi-chip semiconductor apparatus
US16/105,385 US20180358332A1 (en) 2012-08-20 2018-08-20 Multi-chip semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120090719A KR101977699B1 (ko) 2012-08-20 2012-08-20 멀티 칩 반도체 장치 및 그것의 테스트 방법

Publications (2)

Publication Number Publication Date
KR20140024594A KR20140024594A (ko) 2014-03-03
KR101977699B1 true KR101977699B1 (ko) 2019-08-28

Family

ID=50099629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120090719A Expired - Fee Related KR101977699B1 (ko) 2012-08-20 2012-08-20 멀티 칩 반도체 장치 및 그것의 테스트 방법

Country Status (2)

Country Link
US (3) US9165860B2 (ko)
KR (1) KR101977699B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150026002A (ko) * 2013-08-30 2015-03-11 에스케이하이닉스 주식회사 반도체 집적회로
KR20160025957A (ko) 2014-08-28 2016-03-09 에스케이하이닉스 주식회사 집적회로
JP6747299B2 (ja) * 2014-12-18 2020-08-26 ソニー株式会社 半導体装置、製造方法、電子機器
KR102608887B1 (ko) * 2016-08-10 2023-12-04 에스케이하이닉스 주식회사 반도체 장치
US10629577B2 (en) 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11256004B2 (en) 2018-03-20 2022-02-22 Invensas Bonding Technologies, Inc. Direct-bonded lamination for improved image clarity in optical devices
KR102532205B1 (ko) 2018-07-09 2023-05-12 삼성전자 주식회사 반도체 칩 및 그 반도체 칩을 포함한 반도체 패키지
JP7118785B2 (ja) * 2018-07-12 2022-08-16 キオクシア株式会社 半導体装置
US10734296B2 (en) * 2018-12-28 2020-08-04 Micron Technology, Inc. Electrical device with test pads encased within the packaging material
US11355404B2 (en) * 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
KR102714984B1 (ko) * 2019-06-25 2024-10-10 삼성전자주식회사 칩 적층 반도체 패키지 및 그 제조 방법
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
KR20230064155A (ko) * 2021-11-03 2023-05-10 삼성전자주식회사 반도체 장치의 테스트 장비 및 방법
KR20230118347A (ko) 2022-02-04 2023-08-11 에스케이하이닉스 주식회사 적층형 반도체 장치 및 그것의 테스트 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW558772B (en) * 2001-08-08 2003-10-21 Matsushita Electric Ind Co Ltd Semiconductor wafer, semiconductor device and fabrication method thereof
JP2003185710A (ja) * 2001-10-03 2003-07-03 Matsushita Electric Ind Co Ltd マルチチップモジュール、半導体チップ及びマルチチップモジュールのチップ間接続テスト方法
JP5071084B2 (ja) * 2007-12-10 2012-11-14 パナソニック株式会社 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
KR101148917B1 (ko) * 2008-05-16 2012-05-22 가부시키가이샤 어드밴티스트 제조 방법 및 시험용 웨이퍼 유닛
KR100997272B1 (ko) * 2008-07-17 2010-11-29 주식회사 동부하이텍 반도체칩 및 반도체칩 적층 패키지
KR101110792B1 (ko) * 2009-07-02 2012-03-16 주식회사 하이닉스반도체 반도체 장치 및 그 구동방법
JP2011082449A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置
KR101123802B1 (ko) * 2010-04-15 2012-03-12 주식회사 하이닉스반도체 반도체 칩
KR101211044B1 (ko) * 2010-05-27 2012-12-12 에스케이하이닉스 주식회사 멀티칩 구조를 가지는 반도체 집적 회로
KR20110134198A (ko) 2010-06-08 2011-12-14 삼성전자주식회사 관통 전극을 갖는 반도체 장치
US8471577B2 (en) * 2010-06-11 2013-06-25 Texas Instruments Incorporated Lateral coupling enabled topside only dual-side testing of TSV die attached to package substrate
US8648615B2 (en) * 2010-06-28 2014-02-11 Xilinx, Inc. Testing die-to-die bonding and rework
KR20120024099A (ko) * 2010-09-06 2012-03-14 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
JP2012156238A (ja) * 2011-01-25 2012-08-16 Elpida Memory Inc 半導体装置

Also Published As

Publication number Publication date
US20140049280A1 (en) 2014-02-20
US20180358332A1 (en) 2018-12-13
US9165860B2 (en) 2015-10-20
US20160043059A1 (en) 2016-02-11
US10056354B2 (en) 2018-08-21
KR20140024594A (ko) 2014-03-03

Similar Documents

Publication Publication Date Title
KR101977699B1 (ko) 멀티 칩 반도체 장치 및 그것의 테스트 방법
EP2575140B1 (en) Semiconductor chip, semiconductor device, and method of measuring the same
US7297574B2 (en) Multi-chip device and method for producing a multi-chip device
KR100843137B1 (ko) 반도체 소자 패키지
US8593170B2 (en) Method and device for testing TSVS in a 3D chip stack
US9502314B2 (en) Method for manufacturing tested apparatus and method for manufacturing system including tested apparatus
KR101364410B1 (ko) 칩 크랙 검출 구조를 갖는 반도체 디바이스
KR102007259B1 (ko) 반도체 패키지 및 그 제조 방법
KR100909969B1 (ko) 반도체 소자 및 그 제조 방법, 및 반도체 소자를 포함하는스택 모듈, 카드 및 시스템
US10062668B2 (en) Semiconductor electronic device with improved testing features and corresponding packaging method
KR100690922B1 (ko) 반도체 소자 패키지
JP2014099591A (ja) ブリッジング・ブロックを使用したマルチチップ・モジュール接続
KR20130044048A (ko) 반도체 웨이퍼 및 이를 이용한 스택 패키지 제조방법
TWI545713B (zh) 半導體裝置
US11682627B2 (en) Semiconductor package including an interposer
US9678142B2 (en) Two-step interconnect testing of semiconductor dies
CN111293109A (zh) 一种键合结构及其制造方法
KR20110008831A (ko) 반도체 패키지 및 그 제조 방법
CN113053772A (zh) 用于封装后硅通孔叠层芯片的测试结构
US20160305983A1 (en) Interposer for inspecting semiconductor chip
US20150303120A1 (en) Semiconductor package structure and method for fabricating the same
CN114295868B (zh) 堆叠芯片与堆叠芯片的测试方法
KR20100104855A (ko) 퓨즈를 포함하는 반도체 소자 패키지
CN222600972U (zh) 芯片封装体、工作组件和计算设备
KR102796083B1 (ko) 적층형 반도체 장치 및 이의 테스트 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120820

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170818

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20120820

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181108

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190327

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190507

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190508

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220426

Start annual number: 4

End annual number: 4

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240218