[go: up one dir, main page]

KR101951296B1 - 산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판 - Google Patents

산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판 Download PDF

Info

Publication number
KR101951296B1
KR101951296B1 KR1020110129432A KR20110129432A KR101951296B1 KR 101951296 B1 KR101951296 B1 KR 101951296B1 KR 1020110129432 A KR1020110129432 A KR 1020110129432A KR 20110129432 A KR20110129432 A KR 20110129432A KR 101951296 B1 KR101951296 B1 KR 101951296B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor layer
oxide semiconductor
gate
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110129432A
Other languages
English (en)
Other versions
KR20130063102A (ko
Inventor
박헌광
임동훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110129432A priority Critical patent/KR101951296B1/ko
Priority to TW101144373A priority patent/TWI481035B/zh
Priority to CN201210512877.XA priority patent/CN103151358B/zh
Priority to US13/706,730 priority patent/US8754410B2/en
Publication of KR20130063102A publication Critical patent/KR20130063102A/ko
Application granted granted Critical
Publication of KR101951296B1 publication Critical patent/KR101951296B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/402—Amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 화소영역이 정의된 기판 상에 일방향으로 연장하며 형성된 게이트 배선과; 상기 화소영역 내에 상기 게이트 배선에서 분기하여 형성된 게이트 전극과; 상기 게이트 배선과 게이트 전극 위로 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 형성된 데이터 배선과; 상기 게이트 절연막 상부로 상기 게이트 전극에 대응하여 형성된 "T"자 형태 또는 회전한"T"자 형태를 가지며 형성된 산화물 반도체층과; 상기 산화물 반도체층 위로 상기 산화물 반도체층의 3개의 끝단 상부 표면을 노출시키며 아일랜드 형태로 형성된 에치스토퍼와; 상기 에치스토퍼 상부에 상기 데이터 배선에서 분기하여 형성된 바(bar) 형태의 소스 전극과, 상기 소스 전극과 이격하며 "U"자 형태 또는 회전한 "U"자 형태를 이루는 서로 마주하며 이격하는 형태의 2개의 끝단을 가지며 형성된 드레인 전극을 포함하며, 상기 소스 전극과 상기 산화물 반도체층의 일 끝단과 접촉하며, 상기 드레인 전극은 상기 산화물 반도체층의 일 직선상에 위치하는 2개의 끝단과 각각 접촉하는 것이 특징인 어레이 기판을 제공한다.

Description

산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판{Thin Film transistor having the oxide-semiconductor layer and the array substrate including the same}
본 발명은 액정표시장치용 어레이 기판에 관한 것으로, 좀 더 자세하게는 소자 특성 안정성이 우수한 산화물 반도체층을 가지며 게이트 전극과 소스 및 드레인 간의 중첩에 기인하는 기생용량을 억제하여 화질 특성 및 박막트랜지스터의 특성을 향상시킬 수 있는 어레이 기판에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치로서 액정표시장치 또는 유기전계 발광소자가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치 중에서는 각 화소(pixel)별로 전압의 온(on), 오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 어레이 기판을 포함하는 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
이러한 액정표시장치에 있어서 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 스위칭 소자인 박막트랜지스터를 구비한 어레이 기판이 구성된다.
도 1은 액정표시장치를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 부분에 대한 단면을 도시한 것이다.
도시한 바와 같이, 어레이 기판(11)에 있어 다수의 게이트 배선(미도시)과 다수의 데이터 배선(33)이 교차하여 정의되는 다수의 화소영역(P) 내의 스위칭 영역(TrA)에는 게이트 전극(15)이 형성되어 있다. 또한, 상기 게이트 전극(15) 상부로 전면에 게이트 절연막(18)이 형성되어 있으며, 그 위에 순차적으로 순수 비정질 실리콘의 액티브층(22)과 불순물 비정질 실리콘의 오믹콘택층(26)으로 구성된 반도체층(28)이 형성되어 있다.
또한, 상기 오믹콘택층(26) 위로는 상기 게이트 전극(15)에 대응하여 서로 이격하며 소스 전극(36)과 드레인 전극(38)이 형성되어 있다. 이때 상기 스위칭 영역(TrA)에 순차 적층 형성된 게이트 전극(15)과 게이트 절연막(18)과 반도체층(28)과 소스 및 드레인 전극(36, 38)은 박막트랜지스터(Tr)를 이룬다.
또한, 상기 소스 및 드레인 전극(36, 38)과 노출된 액티브층(22) 위로 전면에 상기 드레인 전극(38)을 노출시키는 드레인 콘택홀(45)을 포함하는 보호층(42)이 형성되어 있으며, 상기 보호층(42) 상부에는 각 화소영역(P)별로 독립되며, 상기 드레인 콘택홀(45)을 통해 상기 드레인 전극(38)과 접촉하는 화소전극(50)이 형성되어 있다. 이때, 상기 데이터 배선(33) 하부에는 상기 오믹콘택층(26)과 액티브층(22)을 이루는 동일한 물질로 제 1 패턴(27)과 제 2 패턴(23)의 이중층 구조를 갖는 반도체 패턴(29)이 형성되어 있다.
전술한 구조를 갖는 종래의 어레이 기판(11)에 있어서 상기 스위칭 영역(TrA)에 구성된 박막트랜지스터(Tr)의 반도체층(28)을 살펴보면, 순수 비정질 실리콘의 액티브층(22)은 그 상부로 서로 이격하는 오믹콘택층(26)이 형성된 부분의 제 1 두께(t1)와 상기 오믹콘택층(26)이 제거되어 노출된 된 부분의 제 2 두께(t2)가 달리 형성됨을 알 수 있다. 이러한 액티브층(22)의 두께 차이(t1 ≠ t2)는 제조 방법에 기인한 것이며, 상기 액티브층(22)의 두께 차이(t1 ≠ t2), 더욱 정확히는 그 내부에 채널층이 형성되는 소스 및 드레인 전극 사이로 노출된 부분에서 그 두께가 줄어들게 됨으로써 상기 박막트랜지스터(Tr)의 특성 저하가 발생하고 있다.
따라서, 최근에는 도 2(종래의 산화물 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도)에 도시한 바와 같이, 오믹콘택층을 필요로 하지 않고 산화물 반도체 물질을 이용하여 단일층 구조의 산화물 반도체층(80)을 구비한 박막트랜지스터(Tr)가 개발되었다.
이러한 산화물 반도체층(80)은 오믹콘택층을 형성하지 않아도 되므로 종래의 비정질 실리콘으로 이루어진 액티브층(도 1의 22)을 구비한 어레이 기판(도 1의 11)에서와 같이 유사한 재질인 불순물 비정질 실리콘으로 이루어진 서로 이격하는 오믹콘택층(도 1의 26)을 형성하기 위해 진행하는 건식식각에 노출될 필요가 없으므로 박막트랜지스터(Tr)의 특성 저하를 방지할 수 있다.
한편, 이러한 구성을 갖는 액정표시장치는 최근에는 핸드폰, 개인용 PDA(personal digital assistant) 등의 개인용 휴대 단말기 등에 사용되고 있으며, 이러한 소형의 휴대용 단말기에 이용되는 액정표시장치의 경우, TV나 모니터 등에 구비되는 액정표시장치 대비 상대적으로 그 크기가 작다.
따라서, 동일한 해상도를 구현하는 경우, 표시영역을 구성하는 각 화소영역의 크기가 상대적으로 작아지게 된다.
이러한 구성적 특성에 의해 소형 휴대용 단말기에 이용되는 액정표시장치의 어레이 기판의 경우, 각 화소영역 내에 구비되는 박막트랜지스터가 각 화소영역 내에서 차지하는 비율이 크다.
따라서, 이러한 박막트랜지스터에 있어서 서로 중첩되는 게이트 전극과 소스 및 드레인 전극에 기인한 기생용량의 크기가 상대적으로 커 ΔVp(kick-back 전압 또는 feed-through 전압) 변동량이 커지므로 화소전극의 충전 특성 저감, 플리커, 수직 크로스 토크 및 잔상이 발생됨으로서 화질 특성이 저하되는 문제가 발생되고 있다.
또한, 종래의 액정표시장치용 어레이 기판의 경우, 도 3(종래의 회전한 "U"자 형태의 채널 형태를 갖는 박막트랜지스터(UTr)를 구비한 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도)에 도시한 바와같이, 박막트랜지스터(UTr)는 그 특성 향상과 오버레이 마진 증대를 위해 채널이 "U"자 형태 또는 회전한 "U"자 형태를 이루도록 하고 있으며, 이러한 "U"자 형태의 채널 구조를 갖는 박막트랜지스터(UTr)는 공정상의 오차에 기인한 게이트 전극(90)과 소스 및 드레인 전극(93, 94)과에 기생용량 변화량을 저감시킬 수 있다.
하지만, 산화물 반도체층을 구비한 박막트랜지스터에 이러한 "U"자 형태 또는 회전한 "U"자 형태의 채널 구조를 갖도록 하는 경우, 에치스토퍼의 면적이 증가하며 이에 의해 상기 에치스토퍼 외측에 위치하는 산화물 반도체층과 소스 및 드레인 전극이 접촉하도록 하는 구성을 이루어야 하므로 박막트랜지스터의 면적이 증가된다.
박막트랜지스터의 면적이 증가하게 되면 결국 화소영역의 개구율이 저감되며, 실질적으로 게이트 전극과 소스 및 드레인 전극의 중첩에 기인하는 기생용량 전체 크기 또한 증가하게 된다.
따라서 이러한 "U"자 형태의 채널이 구비되는 박막트랜지스터(UTr)를 소형의 휴대용 단말기용 액정표시장치용 어레이 기판에 형성하는 경우, 개구율이 저하되고 있다.
또한, "U"자 형태의 채널 구조를 갖는 박막트랜지스터(UTr)의 경우, 상대적으로 게이트 전극(90)과 소스 및 드레인 전극(93, 94)간의 중첩 면적이 더욱 커지므로 더욱더 이에 기인한 기생용량(Cgs)이 상대적으로 커짐으로써 화질 특성이 더욱 저감되고 있는 실정이다.
본 발명은 전술한 문제를 해결하기 위한 것으로, 산화물 반도체층을 구비하면서 소스 및 드레인 전극과 게이트 전극이 중첩하는 면적을 줄여 이에 의한 기생용량을 저감시킴으로서 박막트랜지스터의 특성을 향상시킬 수 있는 산화물 반도체층을 구비한 어레이 기판을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 어레이 기판은, 화소영역이 정의된 기판 상에 일방향으로 연장하며 형성된 게이트 배선과; 상기 화소영역 내에 상기 게이트 배선에서 분기하여 형성된 게이트 전극과; 상기 게이트 배선과 게이트 전극 위로 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 형성된 데이터 배선과; 상기 게이트 절연막 상부로 상기 게이트 전극에 대응하여 형성된 "T"자 형태 또는 회전한 "T"자 형태를 가지며 형성된 산화물 반도체층과; 상기 산화물 반도체층 위로 상기 산화물 반도체층의 3개의 끝단 상부 표면을 노출시키며 아일랜드 형태로 형성된 에치스토퍼와; 상기 에치스토퍼 상부에 상기 데이터 배선에서 분기하여 "U"자 형태 또는 회전한 "U"자 형태를 이루는 서로 마주하며 이격하는 형태의 2개의 끝단을 가지는 소스 전극과, 상기 소스 전극과 이격된 바(bar) 형태의 드레인 전극을 포함하며, 상기 드레인 전극은 상기 산화물 반도체층의 일 끝단과 접촉하며, 상기 소스 전극은 상기 산화물 반도체층의 일 직선상에 위치하는 2개의 끝단과 각각 접촉하는 것이 특징이다.
이때, 이때, 상기 드레인 전극은 상기 "U"자 형태의 소스 전극의 양 끝단 사이의 이격영역에 삽입 형성되는 것이 특징이다.
그리고, 상기 산화물 반도체층은 산화물 반도체 물질인 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어진 것이 특징이다.
또한, 상기 산화물 반도체층 내부에 형성되는 채널은 "T"자 또는 회전한 "T"자 형태를 이루는 것이 특징이다.
그리고, 상기 데이터 배선과 소스 전극 및 드레인 전극 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 형성된 제 1 보호층과; 상기 제 1 보호층 상부로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역 내에 형성된 화소전극을 포함한다.
이때, 상기 화소전극 상부에 형성된 제 2 보호층과; 상기 제 2 보호층 상부에 상기 화소영역 내에 대응하여 다수의 바(bar) 형태의 제 1 개구를 구비한 공통전극을 포함하며, 상기 공통전극에는 상기 소스 전극 및 드레인 전극과 이들 두 전극 사이로 노출된 에치스토퍼에 대응하여 제 2 개구가 구비된 것이 특징이다.
또한, 상기 다수의 바(bar) 형태를 갖는 제 1 개구는 상기 각 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 형태를 이루는 것이 특징이다.
그리고, 상기 각 화소영역에 형성된 상기 화소전극은 다수의 바(bar) 형태를 가지며, 상기 게이트 배선이 형성된 동일한 층에 상기 게이트 배선과 나란하게 공통배선이 구비되며, 상기 제 1 보호층에는 상기 공통배선을 노출시키는 공통 콘택홀이 구비되며, 상기 제 1 보호층 상부에는 상기 공통콘택홀을 통해 상기 공통전극과 접촉하며 상기 다수의 바(bar) 형태의 화소전극과 나란하게 이격하며 교대하는 다수의 바(bar) 형태의 공통전극이 구비된 것이 특징이다.
본 발명의 일 실시예에 따른 박막트랜지스터는, 게이트 전극과; 상기 게이트 전극 위로 형성된 게이트 절연막과; 상기 게이트 절연막 상부로 상기 게이트 전극에 대응하여 형성된 "T"자 형태 또는 회전한"T"자 형태를 가지며 형성된 산화물 반도체층과; 상기 산화물 반도체층 위로 상기 산화물 반도체층의 3개의 끝단 상부 표면을 노출시키며 아일랜드 형태로 형성된 에치스토퍼와; 상기 에치스토퍼 상부에 형성된 "U"자 형태 또는 회전한 "U"자 형태를 이루는 서로 마주하며 이격하는 형태의 2개의 끝단을 가지는 소스 전극과, 상기 소스 전극과 이격된 바(bar) 형태의 드레인 전극을 포함하며, 상기 드레인 전극은 상기 산화물 반도체층의 일 끝단과 접촉하며, 상기 소스 전극은 상기 산화물 반도체층의 일 직선상에 위치하는 2개의 끝단과 각각 접촉하는 것이 특징이다.
이때, 상기 드레인 전극은 상기 "U"자 형태의 소스 전극의 양 끝단 사이의 이격영역에 삽입 형성되며, 상기 산화물 반도체층은 산화물 반도체 물질인 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어진 것이 특징이다.
또한, 상기 산화물 반도체층 내부에 형성되는 채널은 "T"자 또는 회전한 "T"자 형태를 이루는 것이 특징이다.
본 발명은, 박막트랜지스터의 채널을 'T'자 형태 또는 회전한 'T'자 형태를 이루도록 하고, 동시에 게이트 배선에서 분기하는 게이트 전극에 있어서 드레인 전극과 중첩하는 면적을 저감시킬 수 있는 형태를 이루도록 함으로서 게이트 전극과 소스 및 드레인 전극의 중첩에 의해 발생되는 기생용량(Cgs)을 줄여 화소전극의 충전 특성을 향상시키며, 박막트랜지스터의 특성과 기생용량에 기인한 수직 크로스 토크와 잔상을 억제하여 화상 품질을 향상시키는 효과가 있다.
도 1은 액정표시장치를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 단면을 도시한 도면.
도 2는 종래의 산화물 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도.
도 3은 종래의 회전한 "U"자 형태의 채널 형태를 갖는 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도.
도 4는 본 발명의 제 1 실시예에 따른 산화물 반도체층을 갖는 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도로서 박막트랜지스터가 형성된 부분을 확대한 도면.
도 5는 본 발명의 제 1 실시예의 변형예에 따른 산화물 반도체층을 갖는 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도로서 박막트랜지스터가 형성된 부분을 확대한 도면.
도 6은 도 4를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도.
이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 4는 본 발명의 실시예에 따른 산화물 반도체층을 갖는 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도로서 박막트랜지스터가 형성된 부분을 확대한 도면이다.
도시한 바와 같이, 일방향으로 게이트 배선(103)이 형성되어 있으며, 상기 게이트 배선(103)과 교차하여 화소영역(P)을 정의하며 데이터 배선(130)이 형성되어 있다. 이때, 상기 각 화소영역(P)에는 상기 게이트 배선(103)에서 분기하여 게이트 전극(105)을 이루고 있다.
또한, 각 화소영역(P) 내부의 상기 게이트 배선(103)과 데이터 배선(130)이 교차하는 부근에는 이들 게이트 배선(103) 및 데이터 배선(130)과 각각 연결되며 스위칭 소자로서 박막트랜지스터(Tr)가 형성되어 있다.
이때, 상기 박막트랜지스터(Tr)는 상기 게이트 배선(103)과 연결된 게이트 전극(105)과, 게이트 절연막(미도시)과, 산화물 반도체층(120)과, 에치스토퍼(125)와, 상기 에치스토퍼(125) 상부에서 서로 이격하는 소스 전극(133) 및 드레인 전극(136)으로 이루어지고 있다.
이때, 본 발명의 제 1 실시예에 있어 가장 특징적인 구성 중 하나로서 상기 산화물 반도체층(120)은 그 평면 형태가 "T"자 또는 회전한 "T"자 형태를 이루고 있으며, 상기 소스 전극(133)은 상기 3개의 끝단을 갖는 상기 산화물 반도체층(120)의 일 직선상에 위치하는 2개의 끝단과 접촉하고 있으며, 상기 드레인 전극(136)은 상기 산화물 반도체층(120)의 나머지 하나의 끝단과 접촉하고 있는 것이 특징이다.
즉, 상기 소스 전극(133)은 상기 데이터 배선(130)에서 분기하여 이격하는 2개의 끝단을 가져 "U"자 또는 회전한 "U"자 형태를 이루고 있으며, 상기 드레인 전극(136)은 상기 서로 이격하는 소스 전극(133)의 이격영역에서 연장하는 바(bar) 형태를 가지며, 이러한 형태를 갖는 소스 전극(133) 및 드레인 전극(136)의 끝단과 각각 접촉하며 "T"자 또는 회전한 "T"자 형태를 갖는 산화물 반도체층(120)이 형성되고 있는 것이 특징이다.
한편, 상기 산화물 반도체층(120)과 상기 소스 및 드레인 전극(133, 136) 사이에는 상기 "T"자 또는 회전한 "T"자 형태의 산화물 반도체층(120)의 중앙부와 중첩하는 동시에 상기 산화물 반도체층(120)의 3개의 끝단을 각각 노출시키며 에치스토퍼(125)가 형성되고 있는 것이 특징이다.
이때, 상기 소스 전극(133)과 드레인 전극(136)은 서로 마주하는 끝단이 일 직선상에 위치하도록 형성될 수도 있으며, 또는 제 2 실시예에 도시한 바와같이, 상기 "U"자 형태 도는 회전한 "U"자 형태를 갖는 소스 전극(133)의 양 끝단의 이격영역 내부로 상기 바(bar) 형태를 갖는 드레인 전극(136)이 삽입된 구성을 이룰 수도 있다.
이러한 구성을 갖는 본 발명의 실시예 및 변형에 따른 어레이 기판(101)에 구비되는 박막트랜지스터(Tr)의 경우, 소스 전극(133)이 "U"자 형태 또는 회전한 "U"자 형태를 가짐으로써 "I"자 또는 회전한 "I"형태로 서로 마주하는 소스 및 드레인 전극이 형성되는 박막트랜지스터 대비 공정상 오버레이 변동이 작으므로 이에 기인하는 기생용량 변화량을 저감시키는 효과가 있다.
나아가 산화물 반도체층(120)을 종래의 "U"자 또는 회전한 "U"자 형태의 채널을 갖는 박막트랜지스터(도 3의 UTr)와 같이 상기 "U"자 형태 또는 회전한 "U"자 형태의 채널을 이루도록 "U"자 형태로 이루어진 상기 소스 전극(133)의 서로 마주하는 끝단 사이의 이격영역을 모두 가리는 형태를 갖도록 형성하지 않고, 상기 산화물 반도체층(120)을 상기 소스 전극(133)의 서로 마주하는 끝단과 상기 드레인 전극(136)의 일끝단과 중첩하도록 "T"자 형태 또는 회전한 "T"자 형태를 갖도록 형성함으로써 종래의 "U"형태의 채널을 갖는 박막트랜지스터(도 3의 UTr) 대비 에치스토퍼(125) 면적을 줄일 수 있으며, 이에 의해 박막트랜지스터(Tr)의 면적을 컴팩트하게 할 수 있으므로 화소영역(P) 내에서 박막트랜지스터(Tr)가 차지하는 면적을 줄여 개구율을 향상시킬 수 있다.
더욱이 상기 소스 전극(133)의서로 마주하는 끝단의 이격영역 전체에 산화물 반도체층(120)이 구비되지 않음으로 상기 소스 전극(133)의 서로 마주하는 끝단의 이격영역 전면에 게이트 전극(105)이 형성될 필요가 없으므로 도면에서와 같이 상기 소스 전극(133)의 서로 마주하는 끝단의 이격영역 중 상기 산화물 반도체층(120)이 형성되지 않는 부분에 대해서는 상기 게이트 전극(105)을 제거할 수 있다.
따라서 상기 소스 전극(133)과 게이트 전극(105)의 중첩영역이 상대적으로 저감될 수 있으므로 게이트 전극(105)과 소스 전극(133)의 중첩에 의해 발생되는 기생용량(Cgs)을 저감시킬 수 있는 효과를 갖는다.
그리고, 본 발명의 실시예에 따른 어레이 기판은 전술한 바와같이, 상기 게이트 전극(105)과 소스 전극(133)의 중첩 면적이 줄어듦으로 인한 기생용량(Cgs) 저감에 의해 각 화소영역(P) 내의 화소전극(150)의 충전특성을 향상시킬 수 있으며, 동시에 ΔVp(kick-back 전압 또는 feed-through 전압) 변동에 의해 발생되는 플리커, 수직 크로스 토크 및 잔상을 저감시킬 수 있으므로 화질 특성을 향상시키는 효과를 갖는다.
한편, 비교예로서 회전한 "U"자형 채널을 갖는 형태를 갖는 산화물 반도체층(220)을 형성한 것을 도시한 도 6을 참조하면, 소스 전극(233)과 드레인 전극(236)이 본 발명의 실시예 또는 변형예와 동일한 구성을 갖는다고 가정했을 때 상기 산화물 반도체층(220) 내부에 통상적인 'U'자 또는 회전한 "U"자 형태의 채널이 형성되도록 상기 소스 전극(233)의 서로 마주하는 끝단의 이격영역을 모두 가리도록 상기 산화물 반도체층(220)을 형성하는 경우, 상기 산화물 반도체층(220)은 그 면적이 본 발명의 실시예 또는 변형예에 따른 어레이 기판(101) 대비 증가한다. 그리고 이와 중첩 형성되는 에치스토퍼(225)의 면적도 자연적으로 늘어나게 되므로 공정 마진을 고려할 때 에치스토퍼(225) 외측으로 노출되는 상기 산화물 반도체층(220)과 접촉하도록 형성해야 하는 소스 및 드레인 전극(233, 236) 또한 그 면적을 증가시켜야 하므로 결과적으로는 본 발명의 실시예 및 변형예에 따른 어레이 기판(도 4 및 도 5의 101) 대비 박막트랜지스터의 면적이 증가하게 됨을 알 수 있다.
한편, 도 4 및 도 5를 참조하면, 이러한 구성을 갖는 박막트랜지스터(Tr)를 구비한 본 발명의 실시예 및 변형예에 따른 어레이 기판(101)에는 상기 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 통해 상기 드레인 전극(136)과 접촉하며 각 화소영역(P)별로 화소전극(150)이 형성되고 있다.
이때, 상기 어레이 기판(101)에는 상기 화소전극(150)과 대응하여 다수의 바(bar) 형태를 갖는 제 1 개구(op1)와 상기 박막트랜지스터(Tr)에 대응하여 제 2 개구(op2)를 구비한 투명한 공통전극(170)이 절연물질로 이루어진 제 2 보호층(미도시)을 개재하여 더욱 구비됨을 보이고 있지만, 이러한 다수의 제 1 개구(op1) 및 제 2 개구(op2)를 갖는 공통전극은 액정표시장치의 구동 모드에 따라 생략될 수도 있다.
이렇게 화소전극(150) 이외에 다수의 제 1 개구(op1) 및 제 2 개구(op2)를 갖는 공통전극(170)이 구비되는 경우, 상기 어레이 기판(101)은 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)이 되며, 상기 공통전극(170)이 생략되고 화소전극(150)만이 구비되는 경우, 트위스트 네마틱(TN) 모드 액정표시장치용 어레이 기판(미도시)이 될 수 있으며, 상기 화소전극(150)이 각 화소영역(P) 내에서 일정 간격 이격하는 다수의 바(bar) 형태를 가지며, 이러한 바(bar) 형태를 갖는 화소전극(미도시)과 교대하며 다수의 바(bar) 형태를 갖는 공통전극(미도시)이 형성되는 경우, 이러한 어레이 기판(101)은 횡전계형 액정표시장치용 어레이 기판(미도시)을 이룬다.
한편, 도면에 있어서는 상기 공통전극(170) 내부에 구비되는 다수의 바(bar) 형태를 갖는 제 1 개구(op2)는 각 화소영역(P) 내부에서 곧은 직선의 바(bar) 형태를 이루고 있음을 일례로 보이고 있지만, 상기 다수의 제 1 개구(op1)는 각 화소영역(P)의 중앙부를 기준으로 대칭적으로 꺾인 형태를 가짐으로써 하나의 화소영역(P) 내에 서로 다른 도메인 영역을 이루도록 형성될 수도 있다.
이렇게 하나의 화소영역(P) 내에서 다수의 바(bar) 형태의 제 1 개구(op1)가 방향을 달리하여 형성함으로써 이중 도메인을 구현한 것은 이를 구비한 액정표시장치에 있어 사용자의 시야각에 변화에 따른 색차를 억제하여 표시품질을 향상시키기 위함이다.
이후에는 전술한 구성을 갖는 본 발명의 실시예에 따른 어레이 기판의 단면 구성에 대해 설명한다.
도 6은 도 4를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도이다. 이때 설명의 편의를 위해 각 화소영역(P) 내에 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA)이라 정의한다.
투명한 절연기판(101) 상에 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo) 중 선택되는 하나의 금속물질로써 제 1 방향으로 연장하는 게이트 배선(미도시)이 형성되어 있으며, 상기 게이트 배선(미도시)과 연결되어 각 스위칭 영역(TrA)에 게이트 전극(105)이 형성되어 있다. 이때, 상기 게이트 전극(105)은 상기 게이트 배선(미도시)에서 분기한 형태를 이루고 있다.
또한, 상기 게이트 배선(미도시) 및 게이트 전극(105) 위로 상기 기판(101) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로서 게이트 절연막(110)이 형성되어 있다.
그리고, 상기 게이트 절연막(110) 위로 스위칭 영역(TrA)에 있어 상기 게이트 전극(105)에 대응하여 그 평면 형상이 "T"자 형태 또는 회전한 "T" 형태를 이루며 산화물 반도체 물질인 징크 옥사이드(ZnO) 계열의 산화물 예를들면 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어진 산화물 반도체층(120)이 형성되고 있다.
그리고, 상기 "T"자 형태 또는 회전한 "T" 형태를 이루는 산화물 반도체층(120) 상부에는 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어지며 상기 "T"자 형태 또는 회전한 "T" 형태를 이루는 상화물 반도체층(120)의 3개의 끝단 상부 표면을 노출시키며 아일랜드 형태를 갖는 에치스토퍼(125)가 구비되고 있다.
또한, 상기 게이트 절연막(115) 상부에는 상기 게이트 배선(미도시)과 교차하여 상기 화소영역(P)을 정의하는 데이터 배선(130)이 제 2 방향으로 연장하며 형성되어 있다.
그리고, 상기 에치스토퍼(125) 상부에는 서로 이격하며 "U"자 형태 또는 회전한 "U"자 형태를 갖는 소스 전극(133)과 바(bar) 형태를 갖는 드레인 전극(136)이 형성되고 있다.
이때, 상기 "U"자 형태 또는 회전한 "U"자 형태를 갖는 상기 소스 전극(133)은 상기 에치스토퍼(125) 외부로 노출된 상기 "T"자 형태 또는 회전한 "T"자 형태를 갖는 산화물 반도체층(120) 외측으로 노출된 일직선상에 위치하는 2개 끝단의 상부 표면과 각각 접촉하고 있으며, 바(bar) 형태를 갖는 상기 드레인 전극(136)은 상기 "T"자 형태 또는 회전한 "T"자 형태를 갖는 산화물 반도체층(120)의 나머지 하나의 끝단 상부 표면과 접촉하고 있다.
한편, 상기 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(105)과, 게이트 절연막(110)과, "T"자 형태 또는 회전한 "T"자 형태를 갖는 산화물 반도체층(120)과, 상기 산화물 반도체층(120)의 3개의 끝단을 노출시키는 에치스토퍼(125)와, 서로 이격하는 소스 전극(133) 및 드레인 전극(136)은 박막트랜지스터(Tr)를 이루며, 이때 상기 박막트랜지스터(Tr)는 상기 소스 및 드레인 전극(133, 136)의 평면 구조 특성 상 "T"자 형태 또는 회전한 "T"자 형태의 채널 구조를 이루는 것이 특징이다.
또한, 상기 데이터 배선(130)과, 박막트랜지스터(Tr)를 덮으며 무기절연물질예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 중 선택되는 하나 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)로서 기판(101) 전면에 제 1 보호층(140)이 형성되어 있다. 이때 상기 제 1 보호층(140)은 상기 박막트랜지스터(Tr)의 드레인 전극(136)의 제 2 영역(136b)을 노출시키는 드레인 콘택홀(도 4의 143)이 형성되고 있다.
또한, 상기 드레인 콘택홀(도 4의 143)이 구비된 상기 제 1 보호층(140) 위로 각 화소영역(P)별로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로써 상기 드레인 콘택홀(미도시)을 통해 상기 드레인 전극(136)과 접촉하며 판 형태의 화소전극(150)이 형성되어 있다.
이러한 단면 구성을 갖는 본 발명의 실시예에 따른 어레이 기판의 경우, TN모드 액정표시장치용 어레이 기판을 이루게 된다.
한편, 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)의 경우, 도시한 바와같이, 상기 화소전극(150) 위로 상기 무기절연물질 또는 상기 유기절연물질로써 기판(101) 전면에 제 2 보호층(160)이 형성되어 있으며, 상기 2 보호층(160) 위로 상기 투명도전성 물질로써 화소영역(P)들로 이루어진 표시영역 전면에 대해 판 형태의 공통전극(170)이 형성되어 있다.
상기 공통전극(170)은 각 화소영역(P)에 형성된 스위칭 영역(TrA)에 대응하여 제 2 개구(op2)가 구비되고 있으며, 각 화소전극(150)에 대응하여 바(bar) 형태를 갖는 다수의 제 1 개구(op1)가 형성되고 있다. 이때, 상기 바(bar) 형태를 갖는 다수의 제 1 개구(op1)는 각 화소영역(P)의 중앙부를 기준으로 대칭적으로 꺾인 구조를 이룰 수 있다.
한편, 도면에 있어서는 각 화소영역(P)별로 상기 공통전극(170) 내에 바(bar) 형태의 다수의 제 1 개구(op1)가 서로 동일 간격으로 이격하며 2개 구성되어 있는 것으로 도시되고 있지만, 효율적인 프린지 필드 형성을 위해 상기 각 화소영역(P)에 대응되는 다수의 제 1 개구(op1)는 2개 내지 15개 정도의 범위 내에서 적당한 개수로 다양하게 변형되며 형성될 수 있다.
한편, 도면에 나타내지 않았지만, 상기 어레이 기판(101)이 횡전계형 액정표시장치용 어레이 기판(미도시)을 이루는 경우, 상기 게이트 배선(미도시)이 형성된 동일한 층에 상기 게이트 배선(미도시)과 나란하게 공통배선(미도시)이 더욱 형성되며, 상기 제 1 보호층(140) 상에는 상기 판 형태의 화소전극(150) 대신 바(bar) 형태를 갖는 다수의 화소전극(미도시)이 형성되며, 상기 다수의 바(bar) 형태의 화소전극(미도시)과 나란하게 이격하여 교대하며 다수의 바(bar) 형태를 갖는 공통전극(미도시)이 형성된다.
이때, 각 화소영역(P) 내부에 있어서 상기 다수의 바(bar) 형태의 화소전극(미도시)은 일 끝단이 모두 연결되며 상기 제 1 보호층(140)에 구비된 드레인 콘택홀(미도시)을 통해 상기 드레인 전극(136)과 접촉하며, 상기 다수의 바(bar) 형태의 공통전극(미도시)은 그 일 끝단이 모두 연결되며 상기 제 1 보호층(140)에 구비된 상기 공통배선(미도시)을 노출시키는 공통콘택홀(미도시)을 통해 상기 공통배선(미도시)과 접촉하는 구성을 이룬다.
본 발명은 상기한 실시예 및 변형예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
101 : 어레이 기판
103 : 게이트 배선
105 : 게이트 전극
120 : ("T"자 형태 또는 회전한 "T"자 형태의)산화물 반도체층
125 : 에치스토퍼
130 : 데이터 배선
133 : 소스 전극
136 : 드레인 전극
143 : 드레인 콘택홀
150 : 화소전극
170 : 공통전극
op1, op2 : 제 1 및 제 2 개구
P : 화소영역
Tr : 박막트랜지스터

Claims (13)

  1. 화소영역이 정의된 기판 상에 일방향으로 연장하며 형성된 게이트 배선과;
    상기 화소영역 내에 상기 게이트 배선에서 분기하여 형성된 게이트 전극과;
    상기 게이트 배선과 게이트 전극 위로 전면에 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 형성된 데이터 배선과;
    상기 게이트 절연막 상부로 상기 게이트 전극에 대응하여 형성된 "T"자 형태 또는 회전한"T"자 형태를 가지며 형성된 산화물 반도체층과;
    상기 산화물 반도체층 위로 상기 산화물 반도체층의 3개의 끝단 상부 표면을 노출시키며 아일랜드 형태로 형성된 에치스토퍼와;
    상기 에치스토퍼 상부에 상기 데이터 배선에서 분기하여 "U"자 형태 또는 회전한 "U"자 형태를 이루는 서로 마주하며 이격하는 형태의 2개의 끝단을 가지는 소스 전극과, 상기 소스 전극과 이격된 바(bar) 형태의 드레인 전극;을 포함하며,
    상기 드레인 전극은 상기 산화물 반도체층의 일 끝단과 접촉하며, 상기 소스 전극은 상기 산화물 반도체층의 일 직선상에 위치하는 2개의 끝단과 각각 접촉하는 것이 특징인 어레이 기판.
  2. 제 1 항에 있어서,
    상기 드레인 전극은 상기 "U"자 형태의 소스 전극의 양 끝단 사이의 이격영역에 삽입 형성되는 것이 특징인 어레이 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 산화물 반도체층은 산화물 반도체 물질인 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어진 것이 특징인 어레이 기판.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 산화물 반도체층 내부에 형성되는 채널은 "T"자 또는 회전한 "T"자 형태를 이루는 것이 특징인 어레이 기판.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 데이터 배선과 소스 전극 및 드레인 전극 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 형성된 제 1 보호층과;
    상기 제 1 보호층 상부의 화소영역내에 배치되어 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 더 포함하는 어레이 기판.
  6. 제 5 항에 있어서,
    상기 화소전극 상부에 형성된 제 2 보호층과;
    상기 제 2 보호층 상부에 상기 화소영역 내에 대응하여 다수의 바(bar) 형태의 제 1 개구를 구비한 공통전극을 더 포함하는 어레이 기판.
  7. 제 6 항에 있어서,
    상기 공통전극에는 상기 소스 전극 및 드레인 전극과 이들 두 전극 사이로 노출된 에치스토퍼에 대응하여 제 2 개구가 구비된 것이 특징인 어레이 기판.
  8. 제 7 항에 있어서,
    상기 다수의 바(bar) 형태를 갖는 제 1 개구는 상기 각 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 형태를 이루는 것이 특징인 어레이 기판.
  9. 제 6 항에 있어서,
    상기 각 화소영역에 형성된 상기 화소전극은 다수의 바(bar) 형태를 가지며, 상기 게이트 배선이 형성된 동일한 층에 상기 게이트 배선과 나란하게 공통배선이 구비되며,
    상기 제 1 보호층에는 상기 공통배선을 노출시키는 공통 콘택홀이 구비되며,
    상기 제 1 보호층 상부에는 상기 공통콘택홀을 통해 상기 공통전극과 접촉하며 상기 다수의 바(bar) 형태의 화소전극과 나란하게 이격하며 교대하는 다수의 바(bar) 형태의 공통전극이 구비된 것이 특징인 어레이 기판.
  10. 게이트 전극과;
    상기 게이트 전극 위로 형성된 게이트 절연막과;
    상기 게이트 절연막 상부로 상기 게이트 전극에 대응하여 형성된 "T"자 형태 또는 회전한"T"자 형태를 가지며 형성된 산화물 반도체층과;
    상기 산화물 반도체층 위로 상기 산화물 반도체층의 3개의 끝단 상부 표면을 노출시키며 아일랜드 형태로 형성된 에치스토퍼와;
    상기 에치스토퍼 상부에 형성된 "U"자 형태 또는 회전한 "U"자 형태를 이루는 서로 마주하며 이격하는 형태의 2개의 끝단을 가지는 소스 전극과, 상기 소스 전극과 이격된 바(bar) 형태의 드레인 전극;을 포함하며,
    상기 드레인 전극은 상기 산화물 반도체층의 일 끝단과 접촉하며, 상기 소스 전극은 상기 산화물 반도체층의 일 직선상에 위치하는 2개의 끝단과 각각 접촉하는 것이 특징인 박막트랜지스터.
  11. 제 10 항에 있어서,
    상기 드레인 전극은 상기 "U"자 형태의 소스 전극의 양 끝단 사이의 이격영역에 삽입 형성되는 것이 특징인 박막트랜지스터.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 산화물 반도체층은 산화물 반도체 물질인 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어진 것이 특징인 박막트랜지스터.
  13. 제 10 항 또는 제 11 항에 있어서,
    상기 산화물 반도체층 내부에 형성되는 채널은 "T"자 또는 회전한 "T"자 형태를 이루는 것이 특징인 박막트랜지스터.
KR1020110129432A 2011-12-06 2011-12-06 산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판 Active KR101951296B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110129432A KR101951296B1 (ko) 2011-12-06 2011-12-06 산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판
TW101144373A TWI481035B (zh) 2011-12-06 2012-11-27 薄膜電晶體及含有該薄膜電晶體的陣列基板
CN201210512877.XA CN103151358B (zh) 2011-12-06 2012-12-04 薄膜晶体管和包括薄膜晶体管的阵列基板
US13/706,730 US8754410B2 (en) 2011-12-06 2012-12-06 Thin film transistor and array substrate including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110129432A KR101951296B1 (ko) 2011-12-06 2011-12-06 산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판

Publications (2)

Publication Number Publication Date
KR20130063102A KR20130063102A (ko) 2013-06-14
KR101951296B1 true KR101951296B1 (ko) 2019-04-26

Family

ID=48523360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110129432A Active KR101951296B1 (ko) 2011-12-06 2011-12-06 산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판

Country Status (4)

Country Link
US (1) US8754410B2 (ko)
KR (1) KR101951296B1 (ko)
CN (1) CN103151358B (ko)
TW (1) TWI481035B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985055B2 (en) * 2013-10-09 2018-05-29 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN103715265B (zh) * 2013-12-23 2016-06-01 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置
CN103915452B (zh) * 2014-03-28 2016-04-06 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN104022157A (zh) * 2014-05-26 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN203983289U (zh) * 2014-06-17 2014-12-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
KR102474698B1 (ko) 2015-12-30 2022-12-05 엘지디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 액정표시장치
CN107863297A (zh) 2016-09-22 2018-03-30 中华映管股份有限公司 薄膜晶体管及其制造方法
CN110379849A (zh) * 2019-07-22 2019-10-25 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488933B1 (ko) * 1997-12-22 2005-08-31 비오이 하이디스 테크놀로지 주식회사 액정표시소자및그의제조방법
EP1071109A4 (en) * 1998-03-23 2003-07-09 Matsushita Electric Ind Co Ltd FIELD EMISSION CATHODE
KR100497569B1 (ko) * 2002-10-04 2005-06-28 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판
KR100522024B1 (ko) * 2002-12-30 2005-10-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20080002186A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
KR101480004B1 (ko) * 2008-02-21 2015-01-08 삼성디스플레이 주식회사 표시판 및 그 제조 방법
KR101517034B1 (ko) * 2008-12-04 2015-05-04 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판
KR101636998B1 (ko) * 2010-02-12 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR20110139829A (ko) * 2010-06-24 2011-12-30 엘지디스플레이 주식회사 광시야각 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101844953B1 (ko) * 2011-03-02 2018-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
CN103151358A (zh) 2013-06-12
US20130140556A1 (en) 2013-06-06
KR20130063102A (ko) 2013-06-14
US8754410B2 (en) 2014-06-17
TWI481035B (zh) 2015-04-11
CN103151358B (zh) 2016-03-02
TW201327830A (zh) 2013-07-01

Similar Documents

Publication Publication Date Title
KR101951296B1 (ko) 산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판
EP2741332B1 (en) Array substrate and method of fabricating the same
KR101414043B1 (ko) 박막 트랜지스터 기판
KR101492106B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
US8760595B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
US9018038B2 (en) Array substrate for liquid crystal display and method for manufacturing the same
KR100620322B1 (ko) 횡전계 방식의 액정 표시장치 및 그 제조방법
KR101454190B1 (ko) 어레이 기판 및 이의 제조방법
US20130341624A1 (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor and Method for Manufacturing the Same
KR20100063493A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN116224666B (zh) 阵列基板及其制备方法、显示面板和显示装置
US10381384B2 (en) Array substrate, method for manufacturing array substrate, display panel and display device
KR20110139829A (ko) 광시야각 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20030012052A (ko) 액정 표시장치의 스토리지 커패시터
US20140078436A1 (en) Pixel structure for liquid crystal display, array substrate and liquid crystal display
KR101948167B1 (ko) 액정표시장치용 어레이 기판
KR101988926B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20090091250A (ko) 액정표시장치용 어레이 기판
KR101609826B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
US8488093B2 (en) Array substrate for liquid crystal display and manufacturing method thereof
KR101795549B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101429921B1 (ko) 액정표시장치
KR20090070286A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20090129606A (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20111206

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20161125

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20111206

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180712

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190124

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190218

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190218

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220120

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230116

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240115

Start annual number: 6

End annual number: 6