[go: up one dir, main page]

KR101916968B1 - 인쇄가능한 화합물 반도체 장치를 박리시키기 위한 물질 및 방법 - Google Patents

인쇄가능한 화합물 반도체 장치를 박리시키기 위한 물질 및 방법 Download PDF

Info

Publication number
KR101916968B1
KR101916968B1 KR1020127034088A KR20127034088A KR101916968B1 KR 101916968 B1 KR101916968 B1 KR 101916968B1 KR 1020127034088 A KR1020127034088 A KR 1020127034088A KR 20127034088 A KR20127034088 A KR 20127034088A KR 101916968 B1 KR101916968 B1 KR 101916968B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
release layer
support layer
delete delete
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020127034088A
Other languages
English (en)
Other versions
KR20130093528A (ko
Inventor
매튜 메이틀
크리스토퍼 보워
에띠엔느 메나르
제임스 카터
알렌 그레이
살바토르 보나페드
Original Assignee
엑스-셀레프린트 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엑스-셀레프린트 리미티드 filed Critical 엑스-셀레프린트 리미티드
Publication of KR20130093528A publication Critical patent/KR20130093528A/ko
Application granted granted Critical
Publication of KR101916968B1 publication Critical patent/KR101916968B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/80—Encapsulations or containers for integrated devices, or assemblies of multiple devices, having photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1272—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/139—Manufacture or treatment of devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • H10F77/315—Coatings for devices having potential barriers for photovoltaic cells the coatings being antireflective or having enhancing optical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)

Abstract

전사가능한 반도체 장치를 제조하는 방법은 기판 위에 인듐 알루미늄 인화물을 포함하는 박리층을 제공하는 단계, 및 박리층 위에 지지층을 제공하는 단계를 포함한다. 지지층 및 기판은 박리층이 상기 지지층 및 기판에 비해 에칭 선택성을 갖도록 하는 각각의 물질, 예컨대 비소화물-기재의 물질을 포함한다. 1개 이상의 장치층이 지지층 위에 제공된다. 박리층은 지지층 및 기판의 실질적 에칭 없이 선택적으로 에칭된다. 관련 구조물 및 방법 또한 논의된다.

Description

인쇄가능한 화합물 반도체 장치를 박리시키기 위한 물질 및 방법 {MATERIALS AND PROCESSES FOR RELEASING PRINTABLE COMPOUND SEMICONDUCTOR DEVICES}
우선권 주장
본 출원은 미국 특허청에 2010년 8월 6일자로 출원된 미국 특허 가출원 제61/371,467호 (발명의 영문 명칭: "Materials and Processes for Releasing Printable Compound Semiconductor Devices")를 우선권 청구하며, 상기 문헌의 개시내용은 본원에 그 전문이 참고로 포함된다.
기술분야
본 발명은 화합물 반도체 장치 제조법, 및 더욱 특히 성장 기판으로부터 박리될 수 있는 화합물 반도체 장치 및 구조물의 제조법에 관한 것이다.
선택적 에칭은 하부층 또는 상부층의 에칭 또는 손상 없이 웨이퍼의 표면으로부터 층을 화학적으로 제거하는 미세제조 공정에서 사용된다. 특히, 박리층은 웨이퍼 또는 다른 기판으로부터 1개 이상의 층을 분리하는데 사용될 수 있다. 예를 들어, 미국 특허 출원 공개 제2009/0321881호 및 미국 특허 제4,846,931호는 알루미늄 고함량의 알루미늄 갈륨 비소화물 (AlGaAs)층 또는 순수한 알루미늄 비소화물 (AlAs)을 박리층으로 사용하고 박리제에 대해 플루오르화수소산-기재의 습윤 에칭법을 사용하여 갈륨 비소화물 (GaAs) 기판으로부터 화합물 반도체 장치 및 구조물을 박리하는 방법을 기재한다.
전형적으로, 이러한 시스템은 플루오르화수소산이 알루미늄 저함량의 비소화물에 비해 알루미늄 고함량의 비소화물에 대한 에칭 선택성이 양호하기 때문에 성공적이다. 이러한 시스템의 몇가지 단점은 박리층의 공기 중 안정성이 불량할 수 있다는 점, 및 두꺼운 (>20 마이크로미터) 중합체 코팅물 또는 다른 차폐물 없이는 박리 공정 동안에 전사가능한 장치 및 구조물의 최상부 및 측부를 플루오르화수소산으로부터 보호하기 어려울 수 있다는 점을 포함한다. 또한, 이러한 시스템은 화합물 반도체 장치 (예를 들어 미국 특허 제7,622,367호에 기재된 바와 같음. 상기 문헌의 개시내용은 본원에 그 전문이 참고로 포함됨), 예컨대 표면 (특히 최상부 표면)에 유의한 비율의 알루미늄 (예를 들어, 태양 전지의 윈도우층) 또는 많은 유전체 (예를 들어, 이산화규소 반사 방지 코팅물)를 함유하는 화합물 반도체의 에피택셜층을 포함하는 태양 전지의 미세전사(micro-transfer) 인쇄와는 거의 또는 전혀 상용가능하지 않을 수 있는데, 이는 박리 공정 동안 상기 장치의 표면을 플루오르화수소산으로부터 보호하기 어렵거나 불가능할 수 있기 때문이다.
미국 특허 제5,641,381호는 인듐 갈륨 비소화물 (InGaAs)을 박리층으로 사용하여 인듐 인화물 (InP) 기판으로부터 인듐 인화물 (InP) 장치를 박리하는 방법을 기재한다. 이러한 접근법의 몇가지 단점은 인듐 갈륨 비소화물 (InGaAs)의 에칭 속도가 비교적 느리다는 점, 및 인듐 인화물 (InP)과 비교해서 인듐 갈륨 비소화물 (InGaAs)에 대한 특정 습윤 화학적 에칭의 선택성이, 박리가능한 장치의 횡방향 확장이 박리층 위쪽 상기 장치층 두께의 대략 50배 이상인 매우 높은 종횡비의 박리 공정에는 불충분할 수 있다는 점을 포함할 수 있다.
미국 특허 출원 공개 제2008/0054296호는 염산 또는 다른 화학물질의 사용으로 선택적 에칭될 수 있는 질화물-기재의 화합물 반도체 발광기를 위한 산화물 박리층의 사용을 기재한다. 이 시스템은 상기 장치가 박리 화학물질에 의한 공격에 취약하지 않은 경우에 성공적으로 사용될 수 있다.
발명의 요약
본 발명의 요약은 단순화된 형태의 개념 선택을 도입하기 위해 제공되는 것이며, 이러한 개념은 하기하는 상세한 설명에서 추가로 기재되는 것임을 알아야 한다. 본 발명의 요약은 본 개시내용의 핵심적인 특징 또는 본질적인 특징을 밝히고자 하는 것도 아니고 본 개시내용의 범위를 제한하고자 하는 것도 아니다.
본 발명의 일부 실시양태는 다른 박리 공정에는 감수성있는 인쇄가능한 화합물 반도체 장치의 박리를 가능하게 하는 물질에 관한 것이다.
본 발명의 일부 실시양태는 다른 박리 공정에는 감수성있는 인쇄가능한 화합물 반도체 장치의 박리를 가능하게 하는 방법에 관한 것이다.
본 발명의 일부 실시양태에 따라, 전사가능한 반도체 장치를 제조하는 방법은 기판 위에 인듐 알루미늄 인화물을 포함하는 박리층을 제공하는 단계, 및 박리층 위에 지지층을 제공하는 단계를 포함한다. 지지층 및 기판은 박리층이 상기 지지층 및 기판에 비해 에칭 선택성을 갖도록 하는 각각의 물질을 포함한다. 1개 이상의 장치층이 지지층 위에 제공된다. 박리층은 지지층 및 기판의 실질적 에칭 없이 선택적으로 에칭된다.
일부 실시양태에서, 기판 및/또는 지지층은 비소화물-기재의 물질일 수 있고, 박리층은 지지층을 기판에 접촉 및 결합시킬 수 있다.
일부 실시양태에서, 박리층, 지지층 및 1개 이상의 장치층을 제공하는 단계는 비소화물-기재의 물질을 포함하는 기판 위에 인듐 알루미늄 인화물을 포함하는 박리층을 에피택셜하게 성장시키고, 박리층 위에 비소화물-기재의 물질을 포함하는 지지층을 에피택셜하게 성장시키며, 지지층 위에 1개 이상의 장치층을 에피택셜하게 성장시키는 것을 포함할 수 있다.
일부 실시양태에서, 지지층은 장치층, 박리층 및/또는 기판에 비해 압축 변형하에 있을 수 있다.
일부 실시양태에서, 박리층과 기판 사이의 격자 불일치는 약 500 백만분율 (ppm) 미만일 수 있다.
일부 실시양태에서, 기판 및/또는 지지층은 III족 비소화물 물질 및/또는 III족-V족 비소화물 물질일 수 있다.
일부 실시양태에서, 비소화물-기재의 물질은 인듐 갈륨 비소화물, 갈륨 비소화물, 인듐 갈륨 질화 비소화물 및/또는 인듐 갈륨 질화 비소화 안티몬화물일 수 있다.
일부 실시양태에서, 인듐 알루미늄 인화물 박리층은 염산을 포함하는 에칭 용액의 사용으로 선택적으로 횡방향 에칭될 수 있다.
일부 실시양태에서, 에칭 용액은 에탄올을 추가로 포함할 수 있다.
일부 실시양태에서, 에칭 용액은 기판 및/또는 지지층 위에 자가-조립된 단층을 형성하도록 구성된 화합물을 추가로 포함할 수 있다.
일부 실시양태에서, 박리층은 약 0.02 마이크로미터 (㎛) 내지 약 1 ㎛의 두께를 가질 수 있다.
일부 실시양태에서, 선택적 에칭은 1시간 당 약 0.1 밀리미터 (mm) 초과의 속도로 박리층을 에칭하기에 충분할 수 있다.
일부 실시양태에서, 1개 이상의 장치층은 상기 1개 이상의 장치층 두께보다 약 100배 이상 더 긴 길이만큼 지지층 위에서 횡방향 확장될 수 있다.
일부 실시양태에서, 반도체 장치는 1개 이상의 장치층 위에 부분적으로 또는 완전히 형성될 수 있고, 박리층 일부는 박리층의 선택적 에칭 이전에 미세제조 기술에 의해 노출될 수 있다.
일부 실시양태에서, 밀봉층은 박리층의 선택적 에칭 이전에 1개 이상의 장치층 위에 형성될 수 있다.
일부 실시양태에서, 밀봉층은 포토레지스트 물질일 수 있고, 포토레지스트 물질은 박리층의 선택적 에칭 이전에 소성될 수 있다.
일부 실시양태에서, 고정(anchoring) 및/또는 속박(tethering) 구조물이 밀봉층 내에 형성될 수 있다. 다른 실시양태에서, 고정 및/또는 속박 구조물이 지지층 내에 형성될 수 있다. 고정 및/또는 속박 구조물은 선택적 에칭 동안에 반도체 장치의 공간적 방향을 유지하도록 구성될 수 있다.
일부 실시양태에서, 1개 이상의 장치층은 광 전지 활성층일 수 있다. 밀봉층을 형성하기 전에, 인듐 알루미늄 인화물 윈도우층이 활성층 위에 제공될 수 있고, 유전성 반사 방지 코팅물이 윈도우층에 제공될 수 있다.
일부 실시양태에서, 1개 이상의 장치층은 인듐 알루미늄 인화물 및/또는 알루미늄 갈륨 비소화물일 수 있다.
일부 실시양태에서, 지지층은 약 50 미만 표면 저항(ohms per square)의 시트 내성을 갖는 III족 비소화물-기재의 횡방향 전도층일 수 있다.
일부 실시양태에서, 1개 이상의 장치층은 전사가능한 광 전지, 발광 다이오드, 고주파 장치 또는 무선 장치의 활성층일 수 있다.
본 발명의 추가의 실시양태에 따라, 전사가능한 반도체 장치는 지지층, 및 지지층 위의 1개 이상의 반도체 장치층을 포함한다. 1개 이상의 장치층 반대쪽의 지지층 표면은 그 위에 인듐 알루미늄 인화물-기재의 박리층의 일부를 포함한다.
본 발명의 추가의 실시양태에 따라, 화합물 반도체 장치 구조물은 기판, 기판 위의 인듐 알루미늄 인화물을 포함하는 박리층, 박리층 위의 지지층, 및 지지층 위의 1개 이상의 전사가능한 반도체 장치층을 포함한다. 기판 및 지지층은 박리층이 그에 대한 에칭 선택성을 갖도록 하는 각각의 물질을 포함한다.
본 발명의 다른 실시양태에 따라, 인쇄가능한 장치의 형성을 위한 화합물 반도체 물질 에피택셜 적층물은 갈륨 비소화물 기판, 기판 위의 인듐 알루미늄 인화물 박리층, 인듐 알루미늄 인화물 박리층에 인접한 비소화물-기재의 층, 및 비소화물-기재의 층 위의 장치층을 포함한다.
일부 실시양태에서, 박리층은 약 20 나노미터 내지 약 1 마이크로미터의 두께를 가질 수 있다.
일부 실시양태에서, 박리층에 인접한 비소화물-기재의 층은 인듐 갈륨 비소화물, 갈륨 비소화물, 인듐 갈륨 질화 비소화물 및/또는 인듐 갈륨 질화 비소화 안티몬화물일 수 있다.
일부 실시양태에서, 박리층에 인접한 비소화물-기재의 층은 장치, 박리층 및/또는 기판의 일부에 비해 압축하에 성장될 수 있다.
일부 실시양태에서, 장치층은 광 전지, 발광 다이오드, 레이저, 고주파 또는 무선 장치를 위한 활성 물질을 형성할 수 있다.
일부 실시양태에서, 장치층은 인듐 알루미늄 인화물 및/또는 알루미늄 갈륨 비소화물을 포함할 수 있다.
본 발명의 다른 실시양태에 따라, 갈륨 비소화물 기판으로부터 인쇄가능한 장치를 박리하는 방법은 염산과 에탄올의 혼합물 중 인듐 알루미늄 인화물 박리층의 선택적인 횡방향 에칭을 포함한다. 상기 혼합물은 화합물 반도체 위에 자가-조립된 단층을 형성하는 화합물을 추가로 포함할 수 있다.
본 발명의 다른 실시양태에 따라, 박리될 수 있는 인쇄가능한 장치를 제조하는 방법은 갈륨 비소화물 기판 위에서 인듐 알루미늄 인화물 박리층, 박리층에 인접한 비소화물-기재의 층, 및 장치층을 에피택셜하게 성장시켜서 에피-적층물을 형성하는 단계, 에피-적층물 위에 기능적 장치를 부분적으로 또는 완전히 형성시키고 박리층의 일부를 미세제조 기술에 의해 노출시키는 단계, 및 염산과 에탄올의 혼합물 중에서 박리층을 선택적으로 횡방향 에칭시켜 상기 장치를 박리시키는 단계를 포함한다.
일부 실시양태에서, 미세제조 기술은 부분적으로 또는 완전히 형성된 장치를 염산과 에탄올의 혼합물에 의한 화학적 공격으로부터 보호하기 위한 포토레지스트의 적용 및 소성을 추가로 포함할 수 있다.
일부 실시양태에서, 미세제조 기술은 박리 공정 전반에 걸쳐서 인쇄가능한 장치의 공간적 방향을 유지하기 위해서 고정 및 속박 구조물을 형성하는 단계를 추가로 포함할 수 있다.
당업자에게는 하기 도면 및 상세한 설명의 검토로 일부 실시양태에 따른 다른 방법 및/또는 장치가 명백해질 것이다. 상기 실시양태의 임의의 모든 조합에 추가하여 모든 이러한 추가의 실시양태는 본 기재내용에 포함되고 본 발명의 범위 내에 포함되며 첨부하는 특허청구범위에 의해 보호된다.
도 1a 내지 도 1c는 본 발명의 일부 실시양태에 따라 인쇄가능한 화합물 반도체 장치를 제조하기 위한 구조물 및 방법을 예시하는 단면도이다.
도 2a 내지 도 2c는 본 발명의 추가의 실시양태에 따라 밀봉층을 포함하는 인쇄가능한 화합물 반도체 장치를 제조하기 위한 구조물 및 방법을 예시하는 단면도이다.
도 3은 본 발명의 일부 실시양태에 따라 인쇄가능한 화합물 반도체 장치를 제조하는 방법을 예시하는 흐름도이다.
실시양태의 상세한 설명
본원에서, 본 발명은 본 발명의 실시양태를 나타낸 첨부된 도면을 언급하며 기재된다. 그러나, 본 발명이 본원에 기재된 실시양태로 제한되는 것으로 간주되어서는 안된다. 오히려, 이러한 실시양태는 이러한 개시내용이 철저하고 완전해지도록 하고 당업자에게 본 발명의 범위를 완벽하게 전달하고자 제공되는 것이다. 도면에서, 층 및 영역의 두께는 명료성을 위해 과장해서 나타냈다. 전반적으로, 유사 번호는 유사 요소를 나타낸다.
요소, 예컨대 층, 영역 또는 기판이 또다른 요소의 "위에" 있거나 "위로" 확장된다고 기재된 경우, 이것은 직접적으로 다른 요소 위에 있거나 또는 다른 요소 위로 직접 확장되는 것일 수도 있고, 또는 개입 요소가 존재하는 것일 수도 있다는 것을 이해할 것이다. 반대로, 요소가 또다른 요소 "위에 직접적으로" 있거나 다른 요소 "위로 직접적으로" 확장된다고 기재된 경우에는 개입 요소가 존재하지 않는 것이다. 또한, 요소가 또다른 요소와 "접촉하여" 있거나 또다른 요소에 "연결"되어 있거나 또다른 요소에 "결합"되어 있다고 기재된 경우, 이것이 상기 다른 요소에 직접 접촉 또는 연결 또는 결합되는 것일 수도 있고, 또는 개입 요소가 존재하는 것일 수도 있다는 것을 이해할 것이다. 반대로, 요소가 또다른 요소와 "직접 접촉하여" 있거나 또다른 요소에 "직접 연결"되어 있거나 또다른 요소에 "직접 결합"되어 있다고 기재된 경우에는 개입 요소가 존재하지 않는 것이다.
또한, 본원에서 여러 요소를 기재하는데 제1, 제2 등의 용어가 사용될 수 있지만 이들 요소가 이러한 용어로 제한되어서는 안된다는 것을 이해할 것이다. 이러한 용어는 단지 한 요소를 또다른 요소와 구별하기 위해 사용된 것이다. 예를 들어, 본 발명의 범위를 벗어나지 않으면서 제1 요소가 제2 요소라 지칭될 수도 있고, 유사하게 제2 요소가 제1 요소라 지칭될 수도 있다.
추가로, 본원에서는 상대적인 용어, 예컨대 "아래에" 또는 "하부" 또는 "바닥부" 및 "위에" 또는 "상부" 또는 "최상부"가 도면에 예시된 바와 같이 한 요소와 또다른 요소의 관계를 설명하는데 사용될 수 있다. 이러한 상대적인 용어는 도면에 도시된 방향에 추가하여 장치의 여러 방향을 포함한다는 것을 이해할 것이다. 예를 들어, 도면 중 하나에서 장치를 뒤집는다면, 이 경우에는 다른 요소의 "하부"측에 있는 것으로 기재되었던 요소가 상기 다른 요소의 "상부"측으로 방향이 바뀐다. 따라서, 예시적인 용어 "하부"는 해당 도면의 특정 방향에 따라 "하부"와 "상부" 방향 둘다를 포함할 수 있다. 유사하게, 도면 중 하나에서 장치를 뒤집는다면, 이 경우에는 다른 요소의 "아래" 또는 "밑"으로 기재되었던 요소가 상기 다른 요소의 "위"로 방향이 바뀐다. 따라서, 예시적인 용어 "아래" 또는 "밑"은 위와 아래 방향 둘다를 포함할 수 있다.
본원에서 본 발명의 기재에 사용된 용어는 단지 특정 실시양태를 기재하기 위한 목적을 위한 것이지 본 발명을 제한하고자 하는 것이 아니다. 본 발명 및 첨부하는 특허청구범위의 기재에 사용된 바와 같이, 문맥상 명백하게 달리 나타나지 않는다면 단수 형태 ("a", "an" 및 "the")는 복수 형태 또한 포함하는 것이다. 또한, 본원에서 사용된 바와 같이 용어 "및/또는"은 관련하여 나열된 항목 1개 이상의 임의의 모든 가능한 조합을 지칭하고 이것을 포함하는 것임을 이해할 것이다. 추가로, 용어 "포함한다" 및/또는 "포함하는"이 본 명세서에서 사용되는 경우에 이것은 언급된 특징, 정수, 단계, 작업, 요소 및/또는 성분의 존재를 특정하지만, 하나 이상의 다른 특징, 정수, 단계, 작업, 요소, 성분 및/또는 이것들의 군의 존재 또는 추가를 제외시키는 것이 아님을 이해할 것이다.
본원에서 본 발명의 실시양태는 본 발명의 이상적인 실시양태 (및 중간 구조물)의 개략도인 단면도를 언급하며 기재되어 있다. 따라서, 예를 들어 제조 기술 및/또는 허용성으로 인해 예시된 형태와 다른 것이 예상된다. 따라서, 본 발명의 실시양태는 본원에 예시된 영역의 특정 형태로 제한된다고 간주되어서는 안되며, 예를 들어 제조법에 따른 형태 변형을 포함한다. 즉, 도면에 예시된 영역은 특성면에서 개략적이고, 이것들의 형태가 장치 영역의 실제 형태를 예시하는 것이 아니며 본 발명의 범위를 제한하는 것이 아니다.
달리 정의되지 않는다면, 기술적 및 학술적 용어를 포함하여 본 발명의 실시양태를 개시하는데 사용된 모든 용어는 본 발명이 속하는 당업계의 숙련가가 통상 이해하는 바와 동일한 의미를 가지며, 반드시 본 발명이 기재된 시점에 공지된 특정 정의로 한정되는 것이 아니다. 따라서, 이러한 용어는 이러한 시점 이후에 생겨난 동등한 용어를 포함할 수 있다. 추가로, 예를 들어 통상 사용되는 사전에 정의된 바와 같은 용어는 본 명세서 및 관련 업계의 문맥에서의 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고 본원에서 명백하게 따로 정의되지 않는다면 이상적이거나 아주 공식적인 의미로만 해석되지 않는다는 것을 이해할 것이다. 본원에서 언급된 모든 간행물, 특허 출원, 특허 및 기타 참고문헌은 그 전문이 참고로 포함된다.
본원에서 사용된 바와 같이, 표현 "반도체 성분", "반도체 요소" 및 "반도체 구조물"은 동의어로 사용되고, 반도체 물질, 구조, 층, 장치 및/또는 장치 성분을 광범위하게 지칭한다. 반도체 요소는 고품질의 단일 결정질 및 다결정질 반도체, 고온 가공으로 제조된 반도체 물질, 도핑된 반도체 물질, 유기 및 무기 반도체, 및 1종 이상의 추가의 반도체 성분 및/또는 비-반도체 성분, 예컨대 유전성 층 또는 물질 및/또는 전도층 또는 물질을 갖는 복합 반도체 물질 및 구조물을 포함한다. 반도체 요소는 반도체 장치 및 장치 성분, 예를 들어 (이에 제한되지 않음) 트랜지스터, 광 전지, 예컨대 태양 전지, 다이오드, 발광 다이오드, 레이저, p-n 접합체, 포토다이오드, 집적 회로 및 센서를 포함한다. 추가로, 반도체 요소는 최종적인 기능적 반도체를 형성하는 부분 또는 일부를 지칭한다.
"인쇄"는 특성, 예컨대 반도체 성분 또는 요소를 제1 표면에서 제2 표면으로 전사하는 공정을 지칭한다. 일부 실시양태에서, 제1 표면은 공여 표면이고 제2 표면은 수용 표면이며, 전사는 해당 요소를 박리시켜서 표적 기판 위의 수용 표면으로 이동시켜 상기 반도체 요소를 전사시킬 수 있는 중간 표면, 예컨대 엘라스토머 스탬프에 의해 매개된다. 일부 실시양태에서, 인쇄는 인쇄가능한 반도체의 건식 전사 인쇄이고, 여기서 고체 물질과 스탬프 표면 사이의 접착력은 속도에 감수성이 있다. 전사 인쇄 방법은 예를 들어 2005년 6월 2일자로 출원된 미국 특허 출원 제11/145,574호에 추가로 기재되어 있으며, 상기 문헌의 개시내용은 본원에 참고로 포함된다.
본 발명의 일부 실시양태는 인쇄가능한 또는 전사가능한 화합물 반도체 장치를 박리하는 방법에 사용가능한 박리층을 제공한다. 박리층은 반도체 장치층 및/또는 반도체 장치층이 제공된 지지층 (예를 들어, 비소화물-기재의 지지층)에 비해 에칭 선택성이 높고, 일부 실시양태에서 상기 장치층(들) 및/또는 지지층과 동일한 기판 위에서 성장될 수 있다. 특별한 실시양태에서, 박리층은 인듐 알루미늄 인화물 (InAlP)을 포함하고, 비소화물-기재의 III족-V족 물질, 예컨대 인듐 갈륨 비소화물, 갈륨 비소화물, 인듐 갈륨 질화 비소화물, 인듐 갈륨 질화 비소화 안티몬화물 또는 이것들의 변형체의 층들 사이에 배치될 수 있다. 본 발명의 일부 측면에 따라, InAlP는 이것이 갈륨 비소화물 기판 위에서 에피택셜하게 성장될 수 있다는 점에서 전사가능한 반도체 장치의 제조에 유의한 실용적 이점을 제공한다.
본 발명의 실시양태는 또한 InAlP를 포함하는 박리층을 상기 InAlP층에 인접한 비소화물-기재의 물질의 실질적 에칭 없이 염산 (HCl)과 에탄올의 혼합물을 포함하는 에칭제 또는 에칭 용액의 사용에 의해 선택적으로 횡방향 에칭하기 위한 습윤 화학적 박리 공정을 제공한다. 박리층 에칭을 위해 염산-기재의 에칭 용액을 사용하는 것은, 통상적인 플루오르화수소산 (HF)-기재의 습윤 에칭에 비해 여러가지 이점을 제공할 수 있다. 예를 들어, HF는 알루미늄 고함량의 비소화물-기재의 박리층에 양호한 에칭 선택성을 제공할 수 있지만, HF-기재의 에칭제로부터 장치의 활성층을 보호하기에는 어려울 수 있다. 반대로, HCl는 InAlP에 양호한 에칭 선택성을 제공하고, 활성 장치층은 HCl-기재의 에칭제에 대항하여 보다 용이하게 밀봉될 수 있다.
본 발명의 실시양태는 여러 이점을 동시에 제공할 수 있다. 예를 들어, 본 발명의 실시양태에 따른 박리층은 공기 중에서 충분히 안정적일 수 있고, 통상의 화합물 반도체 기판과 격자-일치될 수 있다. 박리층은 또한 장치 박리를 위한 에칭 속도가 비교적 높고, 예를 들어 1시간 당 0.1 밀리미터 초과의 속도를 제공한다. 추가로, 본원에 기재된 박리층은 인접한 비소화물 장치층에 비해 박리층의 에칭 속도가 박리층에 인접한 장치층의 두께보다 수백배 또는 수천배 더 크게 횡방향 확장된 장치를 박리시키는데 충분하다는 점에서 매우 양호한 선택성을 제공한다. 본 발명의 실시양태에 따른 박리 공정은 장치층의 용이한 밀봉 (예를 들어, 포토레지스트 사용)과 상용가능하여 다른 방식으로 박리 화학에 의해 쉽게 공격되는 물질 (예를 들어, InAlP, AlGaAs)을 포함하는 인쇄가능한 화합물 반도체 장치와 상용가능하다. 일부 실시양태에서, 박리 공정 중 에탄올 또는 다른 계면활성제의 사용은 InAlP의 화학적 에칭 공정 동안 발생한 버블의 크기를 줄일 수 있다. 에탄올 또는 또다른 적합한 계면활성제가 없으면, 박리 공정이 커다란 버블을 생성할 수 있고 인쇄가능한 및/또는 박리가능한 장치를 손상시킬 수 있다.
상기 및 다른 이점의 조합은 화합물 반도체 장치의 박리를 위한 다른 박리층 물질 및/또는 공정으로는 제공되지 않을 수 있다. 따라서, 본 발명의 실시양태는 스탬프 또는 다른 적합한 전사 요소를 사용한 미세전사 인쇄에 의해 성장 기판 또는 다른 공여/공급 기판과는 상이한 수용/목적 기판 위에 전사되거나 인쇄될 수 있는 화합물 반도체 장치 (예를 들어, 광 전지, 발광 다이오드, 레이저 및 고주파 또는 무선 장치)의 제조를 용이하게 할 수 있다.
도 1a 내지 도 1c는 본 발명의 일부 실시양태에 따른 화합물 반도체 장치 구조물 및 제조 방법을 예시한다. 도 1a에 나타낸 바와 같이, 인쇄가능한 화합물 반도체 장치 구조물 (100)은 웨이퍼 또는 기판 (101), 기판 (101) 위의 박리층 (105), 박리층 (105) 위의 지지층 (110), 및 지지층 (110) 위의 1개 이상의 인쇄가능한 또는 전사가능한 장치층 (115)를 포함한다. 박리층 (105)는 지지층 (110)을 기판 (101)에 접촉 및 결합시킨다. 도 1a 내지 도 1c의 실시양태에서, 박리층 (105)는 인듐 알루미늄 인화물 (InAlP)층이고, 기판 (101) 및 지지층 (110)은 비소화물-기재의 물질로 형성된다. InAlP 박리층 (105)는 약 0.02 마이크로미터 (또는 마이크론 (㎛)) 내지 약 1 마이크로미터의 두께를 가질 수 있다.
층 (105, 110 및/또는 115)는 기판 (101) 위에서 에피택셜하게 성장될 수 있다. 특히, 인듐-인화물 박리층 (105)는 비소화물-기재의 공급 기판 (101) 위에서 에피택셜하게 성장될 수 있다. 예를 들어, 공급 기판 (101)이 GaAs인 경우, InAlP 박리층 (105)는 GaAs 기판 (101) 위에서 에피택셜하게 성장되고 그에 치밀하게 격자-일치될 수 있다 (예를 들어, X선 회절분석으로 측정시에 격자 불일치가 약 500 백만분율 (ppm) 미만임). 또한, 비소화물 기재의 지지층 (110)이 박리층 (105) 위에서 에피택셜하게 성장될 수 있고, 장치층(들) (115)가 지지층 (110) 위에서 에피택셜하게 성장될 수 있다. 일부 실시양태에서, 지지층 (110)의 적어도 일부는 장치층(들) (115), 박리층 (105) 및/또는 기판 (101)에 비해 압축 변형을 받는다. 특히, 도 1a에서, 박리층 (105)에 인접한 비소화물-기재의 지지층 (110)의 적어도 일부는 박리층 (105), 기판 (101) 및/또는 장치층(들) (115)의 일부에 비해 약간의 압축하에 성장된다.
반도체 장치, 예컨대 트랜지스터, 광 전지, 발광 다이오드 및/또는 고주파 또는 다른 무선 장치는 장치층(들) (115)를 성장 기판 (101)로부터 분리하기 전에 미세제조 기술에 의해 장치층(들) (115) 내에 또는 그 위에 부분적으로 또는 완전히 형성될 수 있다. 또한, 고정 및/또는 속박 구조물 (나타내지 않음)이 지지층 (110) 및/또는 다른 층 내에 형성될 수 있고, 장치층(들) (115)를 기판 (101)로부터 분리하기 위한 후속 작업 동안에 반도체 장치의 공간적 방향을 유지하도록 구성될 수 있다. 이러한 고정 및/또는 속박 구조물의 제조는 예를 들어 2011년 3월 22일자로 출원된 PCT 출원 제PCT/US2011/029365호 및 동 제PCT/US2011/029357호, 및 2010년 3월 26일자로 출원된 제PCT/US2010/28844호에 기재되어 있고, 이것들의 개시내용은 본원에 참고로 포함된다. 부분적으로 또는 완전히 형성된 장치를 후속 가공 동안의 화학적 공격으로부터 보호하기 위해서 밀봉 구조물 (나타내지 않음)이 장치층(들) (115) 위에 추가로 제공될 수 있다.
더욱 특히, 도 1b에 나타낸 바와 같이, 박리층 (105)는 지지층 (110), 장치층(들) (115) 및/또는 기판 (101)의 실질적 에칭 없이 선택적으로 에칭될 수 있다. 따라서, 기판 (101) 및 지지층 (110) 각각은 박리층 (105)와 관련하여 에칭 선택성을 갖는 물질을 포함한다. 특히, 도 1b는 염산을 포함하는 용액 (120) 중 InAlP 박리층 (105)의 선택적인 횡방향 에칭에 의해 장치층(들) (115) 내에 또는 그 위에 형성된 인쇄가능한 장치를 비소화물-기재의 기판 (101)로부터 박리하여 비소화물-기재의 지지층 (110) 및 그 위의 장치층(들) (115)를 기판 (101)로부터 분리하는 공정을 도시한다. 일부 실시양태에서, 기판 (101) 및/또는 지지층 (110)은 III족 비소화물 물질 (예를 들어, 갈륨 비소화물 (GaAs) 및 인듐 갈륨 비소화물 (InGaAs)) 및/또는 III족-V족 비소화물 물질 (예를 들어, 인듐 갈륨 질화 비소화물 (InGaNAs) 및 인듐 갈륨 질화 비소화 안티몬화물 (InGaNAsSb))을 포함할 수 있다. 일부 실시양태에서, (예를 들어, 상기 기재된 밀봉층이 사용되는 경우에) 장치층(들) (115)는 인듐 알루미늄 인화물 (InAlP), 알루미늄 갈륨 비소화물 (AlGaAs), 및/또는 박리층 (105)와는 다르게 에칭되는 기타 물질로 형성될 수 있다.
에칭 용액 (120)은 또한 일부 실시양태에서 에탄올을 포함할 수 있다. 추가로, 본원에 기재된 박리 공정 및/또는 에칭 용액 (120)은 화합물 반도체 표면에 자가-조립된 단층을 형성하도록 구성된 화합물 (예를 들어, 1-헥사데칸티올), 박리 공정 동안에 노출되는 구조물 (100)의 표면을 윤활하도록 구성된 화합물 및/또는 에칭 용액 (120)의 표면 장력을 변화시키도록 구성된 화합물을 추가로 포함할 수 있다.
도 1b에 예시한 박리 공정은 1시간 당 약 0.1 밀리미터 (mm) 초과의 비교적 높은 에칭 속도로 지지층 (110)을 기판 (101)로부터 분리하는데 충분하다. 본원에 기재된 InAlP 박리층 (105)는 또한 장치층(들) (115)의 두께보다 적어도 100배까지 더 크게 횡방향 확장되는 장치층(들) (115)의 박리를 허용하는 비소화물-기재의 층 (101 및 110)에 상대적인 매우 양호한 선택성을 제공한다. 따라서, 본 발명의 실시양태는 염산을 포함하는 에칭 용액 (120)을 사용한 인듐 알루미늄 인화물 박리층 (105)의 선택적인 횡방향 에칭을 허용하여 위쪽의 장치층(들) (115)를 포함하는 비소화물-기재의 지지층 (110)을 비소화물-기재의 기판 (101)로부터 분리한다.
일단 분리되면, 내부에 반도체 장치를 포함하는 장치층(들) (115)는 예를 들어 스탬프-기재 및/또는 다른 미세전사 인쇄 기술을 통해 여러가지 표적 또는 목적 기판에 전사될 수 있다. 도 1c는 본원에 기재된 바와 같은 실시양태에 따른 박리층 (105)의 에칭 후 2개의 전사가능한 장치 또는 칩렛 (100' 및 100")을 예시한다. 도 1c에 나타낸 바와 같이, 전사가능한 장치 (100' 및 100")는 파괴가능한 마이크로-브릿지 또는 속박부 (145)에 의해 지지층 (110)의 일부 (140)에 부착되고, 지지층 (110)의 일부 (140)은 도 1b에 나타낸 선택적 에칭 공정 후에 잔류하는 박리층 (105)의 일부에 의해 기판 (101)에 부착된 채로 유지된다. 또한, 장치층(들) (115)의 반대쪽 지지층 (110) 표면은 InAlP 박리층 (105)의 적어도 일부 남아있는 부분 또는 잔류물 또는 미량을 그 위에 포함할 수 있다 (나타내지 않음). 예를 들어, 박리된 장치 (100' 및 100")는 과산화수소 수용액으로 세척할 수 있지만, 일부 인-함유 잔류물 (예를 들어, 박리층 에칭 반응 생성물)이 지지층 (110)의 표면 위에 여전히 존재할 수 있다. 이후, 장치 (100' 및 100")는 이러한 장치 (100' 및 100")에 엘라스토머 스탬프 (또는 다른 중간 전사 요소)를 누르거나 접촉시켜서 여러가지 표적 기판으로 전사될 수 있고, 이때의 스탬프는 속박부 (145)를 파괴하고 장치 (100' 및 100")를 원하는 목적 기판으로 전사하기에 충분한 접착 강도를 갖는다.
도 2a 내지 도 2c는 본 발명의 추가의 실시양태에 따른 화합물 반도체 장치 구조물 및 제조 방법을 예시한다. 도 2a에 나타낸 바와 같이, 인쇄가능한 화합물 반도체 장치 구조물 (200)은 웨이퍼 또는 기판 (201), 기판 (201) 위의 박리층 (205), 박리층 (205) 위의 지지층 (210), 및 지지층 (210) 위의 1개 이상의 인쇄가능한 또는 전사가능한 장치층 (215)를 포함한다. 일부 실시양태에서, 박리층 (205)는 InAlP-기재의 층이고, 지지층 (210)은 박리층 (205)에 인접한 III족 비소화물-기재의 횡방향 전도층으로서 비교적 낮은 시트 내성 (예를 들어, 약 50 미만의 표면 저항)을 제공한다. 예를 들어, 지지층 (210)은 일부 실시양태에서 GaAs, InGaAs, InGaNAsSb 또는 InGaNAs로 형성될 수 있다. 앞서 유사하게 언급한 바와 같이, 기판 (201)은 III족 비소화물 물질 (예를 들어, 갈륨 비소화물 (GaAs) 및 인듐 갈륨 비소화물 (InGaAs)) 및/또는 III족-V족 비소화물 물질 (예를 들어, 인듐 갈륨 질화 비소화물 (InGaNAs) 및 인듐 갈륨 질화 비소화 안티몬화물 (InGaNAsSb))을 포함할 수 있다.
일부 실시양태에서, 기판 (201)은 공급 또는 성장 기판일 수 있고, 층 (205, 210 및/또는 215)는 기판 (201) 위에서 에피택셜하게 성장될 수 있다. 구조물 (200)은 장치층(들) (215), 박리층 (205) 및/또는 기판 (201)의 일부에 비해 약간의 압축하에 성장되는 박리층 (205) (예를 들어, X선 회절분석으로 측정시에 약 100 ppm 내지 약 1000 ppm의 격자 불일치를 가짐)에 인접한 GaAs, InGaAs, InGaNAsSb 및/또는 InGaNAs의 층을 추가로 포함할 수 있다.
도 2a 내지 도 2c의 실시양태에서, 인쇄가능한 장치층(들) (215)는 1종 이상의 광 전지 또는 태양 전지를 위한 활성층을 제공한다. 부분적으로 투명한 윈도우층 (225)가 장치층(들) (215)의 상부 표면 위에 제공되고, 유전성 반사 방지 코팅물 (230)이 윈도우층 (225) 위에 제공된다. 유전성 반사 방지 코팅물 (230)은 장치층(들) (215) 및 지지층 (210)의 측벽을 추가로 덮을 수 있다. 유전성 반사 방지 코팅물 (230)은 단층 또는 다층 코팅물일 수 있다. 도 2a 내지 도 2c의 실시양태에서, 유전성 반사 방지 코팅물 (230)이 장치층(들) (215) 내 또는 그 위의 태양 전지를 둘러싸는 밀봉층 (235)에 의해 추가로 덮일 수 있다. 예를 들어, 도 2b에 나타낸 바와 같이, 유전성 반사 방지 코팅물 (230)은 포토레지스트로 덮일 수 있고, 포토레지스트는 이후에 소성되어 후속 박리 공정 동안에 장치층(들) (215)를 보호하는 밀봉층 (235)를 제공할 수 있다.
이제 도 2b를 언급하면, 지지층 (210), 장치층(들) (215) 및/또는 기판 (201)의 실질적 에칭 없이 박리층 (205)가 선택적으로 에칭된다. 특히, 박리층 (205)가 비소화물-기재의 기판 (201)과 비교되는 에칭 선택성을 제공하는 물질 (InAlP)로 형성되기 때문에, 박리층 (205)는 염산을 포함하는 용액 (220) 중에서 선택적으로 횡방향 에칭되어 그 위의 지지층 (210) 및 장치층(들) (215)를 기판 (201)로부터 분리할 수 있다. 밀봉층 (235)는 박리층 (205)를 선택적으로 에칭하는데 사용되는 용액 (220)에 의한 공격으로부터 장치층(들) (215), 윈도우층 (225) 및 유전성 반사 방지 코팅물 (230)에 대한 추가의 보호를 제공한다. 예를 들어, 일부 실시양태에서는 밀봉층 (235)에 의해 제공되는 보호 때문에 윈도우층 (225)는 InAlP 및/또는 에칭 용액 (220)에 의해 다르게 에칭되는 기타 물질로 형성될 수 있다. 유사하게, 장치층(들)은 인듐 알루미늄 인화물 및/또는 알루미늄 갈륨 비소화물로 형성될 수 있다. 일부 실시양태에서, 에칭 용액 (220)은 또한 에탄올 및/또는 화합물 반도체 표면 위에 자가-조립된 단층을 형성하도록 구성된 화합물을 포함할 수 있다. 따라서, 태양 전지의 활성층(들) (215)는 비소화물-기재의 기판 (201)로부터 그 위의 태양 전지, 윈도우층 및/또는 반사 방지 코팅물에 대한 손상 없이 분리될 수 있다.
이후, 태양 전지는 스탬프 또는 다른 적합한 전사 요소를 사용한 미세전사 인쇄에 의해 여러 수용/목적 기판 위로 전사 또는 인쇄될 수 있다. 도 2c는 본원에 기재된 바와 같은 실시양태에 따른 박리층 (205)의 에칭 후 2개의 전사가능한 태양 전지 장치 또는 칩렛 (200' 및 200")을 예시한다. 도 2c에 나타낸 바와 같이, 도 2b에 나타낸 선택적 에칭 공정 전반에 걸쳐서 및 그 후에, 전사가능한 장치 (200' 및 200")는 기판 (201)에도 부착되어 있는 고정부 (240)에 부착된 파괴가능한 속박부 (245)에 부착된다. 일부 실시양태에서, 속박부 (245) 및 고정부 (240)은 밀봉층 (235) 내에 형성된다. 장치층(들) (215) 반대쪽의 지지층 (210) 표면은 또한 그 위에 InAlP 박리층 (205)의 적어도 일부 남아있는 부분 또는 잔류물을 포함할 수 있다 (나타내지 않음). 이후, 장치 (200' 및 200")에 엘라스토머 스탬프 또는 다른 중간 전사 요소를 속박부 (245)를 파괴하기에 충분한 힘으로 누르거나 접촉시켜서 장치 (200' 및 200")를 상이한 표적 기판으로 전사시킬 수 있고, 이때의 스탬프는 장치 (200' 및 200")를 원하는 목적 기판으로 전사시키는데 충분한 접착 강도를 갖는다.
도 3은 본 발명의 실시양태에 따라 인쇄가능한 화합물 반도체 장치 구조물을 제조하고 이러한 구조물을 성장 기판 또는 다른 공여 기판으로부터 박리하는 방법을 예시하는 흐름도이다. 도 3에 나타낸 바와 같이, 블럭 (305)에서는 비소화물-기재의 기판이 제공된다. 블럭 (310, 315 및 320) 각각에서는 상기 비소화물-기재의 기판 위에 인듐 알루미늄 인화물 (InAlP)을 포함하는 박리층, 비소화물-기재의 지지층, 및 1개 이상의 반도체 장치층이 순차적으로 제공된다. 박리층, 지지층 및/또는 장치층(들)은 일부 실시양태에서 비소화물-기재의 기판 위에서 에피택셜하게 성장되어 에피-적층물 구조를 구축할 수 있다. 블럭 (322)에서는 1종 이상의 반도체 장치, 예컨대 트랜지스터, 광 전지 및/또는 발광 다이오드가 미세제조 기술을 이용하여 장치층(들) 내에/위에 형성될 수 있다. 또한, 블럭 (322)에서는 또한 미세제조 기술을 이용하여 박리층의 하나 이상의 일부가 노출될 수 있다.
도 3에서, 박리층 물질은 비소화물-기재의 기판 및/또는 지지층의 물질(들)과 비교되는 에칭 선택성을 제공한다. 따라서, 블럭 (325)에서, 기판 및/또는 지지층의 실질적 에칭 없이 박리층이 선택적으로 에칭된다. 특히, 비소화물-기재의 층을 실질적으로 에칭시키지 않으면서 InAlP 박리층을 선택적으로 횡방향 에칭시키는데 염산 (HCl)을 비롯한 에칭제가 사용될 수 있다. 에칭제는 InAlP 박리층의 에칭 동안 발생할 수 있는 버블의 크기를 감소시켜서 장치 구조물에 대한 손상 가능성을 감소시킬 수 있는 에탄올 또는 또다른 적합한 계면활성제를 추가로 포함할 수 있다. 일부 실시양태에서, 에칭제에 다른 방식으로 취약할 수 있는 층을 보호하기 위해서 밀봉층이 장치층(들) 및/또는 장치 구조물의 다른 부분 위에 제공될 수 있다. HCl 및 에탄올을 포함하는 에칭제는 비교적 높은 속도 (예를 들어, 1시간 당 약 0.1 밀리미터 (mm) 초과)로 박리층을 선택적으로 에칭하여 지지층을 기판으로부터 분리할 수 있다. 이후, 장치층(들)은 예를 들어 미세전사 인쇄 기술을 이용하여 상이한 기판으로 전사될 수 있다.
상기 기재 및 도면과 관련하여 많은 상이한 실시양태가 본원에 개시되어 있다. 이러한 실시양태의 모든 조합 및 하위조합을 그대로 기재하고 예시하는 것은 지나치게 반복적이고 혼란스러운 것임을 이해할 것이다. 따라서, 도면을 포함하는 본 명세서는 본원 기재 실시양태의 모든 조합 및 하위조합, 및 이것들을 제조하고 이용하는 방식 및 공정의 완전 서술된 기재를 구성하는 것으로 간주되어야 하며, 임의의 이러한 조합 또는 하위조합에 대한 특허청구범위를 뒷받침한다.
본 명세서에 본 발명의 실시양태를 개시하였고 특정 용어가 사용되었지만 이것들은 단지 포괄적이고 서술적인 의미로만 사용된 것이지 제한하고자 하는 것이 아니다. 따라서, 상기 실시양태 및 모든 이러한 변동 및 변형은 하기하는 특허청구범위에서 한정되는 바와 같이 본 발명의 범위 및 사상 내에 포함된다.

Claims (49)

  1. 기판 위에 인듐 알루미늄 인화물을 포함하는 패터닝된 박리층을 제공하는 단계,
    패터닝된 박리층 위에 지지층을 제공하는 단계,
    지지층 위에 1개 이상의 장치층을 제공하는 단계,
    상기 1개 이상의 장치층에 반도체 장치를 형성하는 단계, 및
    지지층 및 기판의 실질적 에칭 없이 패터닝된 박리층을 선택적으로 에칭하여, 반도체 장치가 기판으로부터 부분적으로 박리되도록 지지층을 기판으로부터 분리시키는 단계
    를 포함하고,
    여기서,
    지지층 및 기판은 패터닝된 박리층이 상기 지지층 및 기판에 비해 에칭 선택성을 갖도록 하는 각각의 물질을 포함하는 것이고,
    에칭 후에, 패터닝된 박리층은 충분히 에칭되어 1개 이상의 장치층과 기판 사이의 물리적인 연결을 유지시키고, 상기 물리적인 연결은 파괴가능한 속박부에 의해 상기 지지층과 고정부를 직접적으로 연결하는 고정 및 속박 구조물을 포함하며,
    상기 1개 이상의 장치층은 스탬프에 의해 전사 인쇄 동안에 속박 구조물을 파괴함으로서 박리되는 것인, 전사가능한 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 기판 또는 지지층이 비소화물-기재의 물질을 포함하고, 패터닝된 박리층이 지지층을 기판에 접촉 및 결합시키는 것인, 전사가능한 반도체 장치의 제조 방법.
  3. 제2항에 있어서, 패터닝된 박리층, 지지층 및 1개 이상의 장치층을 제공하는 단계가
    비소화물-기재의 물질을 포함하는 기판 위에 인듐 알루미늄 인화물을 포함하는 패터닝된 박리층을 에피택셜하게 성장시키고,
    패터닝된 박리층 위에 비소화물-기재의 물질을 포함하는 지지층을 에피택셜하게 성장시키며,
    지지층 위에 1개 이상의 장치층을 에피택셜하게 성장시키는 것
    을 포함하는 것인, 전사가능한 반도체 장치의 제조 방법.
  4. 제3항에 있어서, 지지층이 장치층, 패터닝된 박리층 또는 기판에 비해 압축 변형하에 있는 것인, 전사가능한 반도체 장치의 제조 방법.
  5. 제3항에 있어서, 패터닝된 박리층과 기판 사이의 격자 불일치가 500 백만분율 (ppm) 미만인 것인, 전사가능한 반도체 장치의 제조 방법.
  6. 제2항에 있어서, 기판 또는 지지층이 III족 비소화물 물질 또는 III족-V족 비소화물 물질을 포함하는 것인, 전사가능한 반도체 장치의 제조 방법.
  7. 제6항에 있어서, 비소화물-기재의 물질이 인듐 갈륨 비소화물, 갈륨 비소화물, 인듐 갈륨 질화 비소화물 또는 인듐 갈륨 질화 비소화 안티몬화물을 포함하는 것인, 전사가능한 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 선택적으로 에칭하는 단계가
    염산을 포함하는 에칭 용액을 사용하여 인듐 알루미늄 인화물 패터닝된 박리층을 선택적으로 횡방향 에칭하는 것
    을 포함하는 것인, 전사가능한 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 에칭 용액이 에탄올을 추가로 포함하는 것인, 전사가능한 반도체 장치의 제조 방법.
  10. 제9항에 있어서, 에칭 용액이 기판 또는 지지층 위에 자가-조립된 단층을 형성하도록 구성된 화합물을 추가로 포함하는 것인, 전사가능한 반도체 장치의 제조 방법.
  11. 제8항에 있어서, 패터닝된 박리층이 0.02 마이크로미터 (㎛) 내지 1 ㎛의 두께를 갖고, 선택적 에칭이 1시간 당 0.1 밀리미터 (mm) 초과의 속도로 패터닝된 박리층을 에칭하기에 충분한 것인, 전사가능한 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 1개 이상의 장치층이 상기 1개 이상의 장치층 두께보다 100배 이상 더 긴 길이만큼 지지층 위에서 횡방향 확장되는 것인, 전사가능한 반도체 장치의 제조 방법.
  13. 제1항에 있어서,
    패터닝된 박리층의 선택적 에칭 단계 이전에 1개 이상의 장치층 위에 반도체 장치를 부분적으로 또는 완전히 형성시키고 패터닝된 박리층 일부를 미세제조 기술에 의해 노출시키는 단계
    를 추가로 포함하는 전사가능한 반도체 장치의 제조 방법.
  14. 제1항에 있어서,
    패터닝된 박리층의 선택적 에칭 단계 이전에 1개 이상의 장치층 위에 밀봉층을 형성하는 단계
    를 추가로 포함하는 전사가능한 반도체 장치의 제조 방법.
  15. 제14항에 있어서, 밀봉층이 포토레지스트 물질을 포함하는 것이고,
    패터닝된 박리층의 선택적 에칭 단계 이전에 포토레지스트 물질을 소성시키는 단계
    를 추가로 포함하는 전사가능한 반도체 장치의 제조 방법.
  16. 제14항에 있어서,
    밀봉층 내에 고정(anchoring) 또는 속박(tethering) 구조물을 형성하는 단계
    를 추가로 포함하고, 여기서 상기 고정 또는 속박 구조물은 선택적 에칭 단계 동안 및 그 이후에 반도체 장치의 공간적 방향을 유지하도록 구성된 것인, 전사가능한 반도체 장치의 제조 방법.
  17. 제14항에 있어서, 1개 이상의 장치층이 광 전지 활성층을 포함하는 것이고, 밀봉층 형성 단계 이전에
    활성층 위에 인듐 알루미늄 인화물 윈도우층을 제공하는 단계, 및
    윈도우층 위에 유전성 반사 방지 코팅물을 제공하는 단계
    를 추가로 포함하는 전사가능한 반도체 장치의 제조 방법.
  18. 제14항에 있어서, 1개 이상의 장치층이 인듐 알루미늄 인화물 또는 알루미늄 갈륨 비소화물을 포함하는 것인, 전사가능한 반도체 장치의 제조 방법.
  19. 제1항에 있어서, 지지층이 50 미만 표면 저항(ohms per square)의 시트 내성을 갖는 III족 비소화물-기재의 횡방향 전도층을 포함하는 것인, 전사가능한 반도체 장치의 제조 방법.
  20. 제1항에 있어서, 1개 이상의 장치층이 전사가능한 광 전지, 발광 다이오드, 고주파 장치 또는 무선 장치의 활성층을 포함하는 것인, 전사가능한 반도체 장치의 제조 방법.
  21. 염산과 에탄올의 혼합물 중에서 인듐 알루미늄 인화물의 패터닝된 박리층을 선택적으로 횡방향 에칭하여 인쇄가능한 반도체 장치가 갈륨 비소화물 기판에 부착된 채로 남아있게 하여, 갈륨 비소화물 기판으로부터 지지층을 분리하여 인쇄가능한 반도체 장치가 기판으로부터 부분적으로 박리되도록 하는 단계
    를 포함하며,
    여기서, 에칭 후에, 패터닝된 박리층은 충분이 에칭되어 1개 이상의 장치와 기판 사이의 물리적인 연결을 유지시키고, 상기 물리적인 연결은 파괴가능한 속박부에 의해 상기 지지층과 고정부를 직접적으로 연결하는 고정 및 속박 구조물을 포함하며,
    상기 1개 이상의 장치가 스탬프에 의해 전사 인쇄 동안에 속박 구조물을 파괴함으로서 박리되는 것인, 갈륨 비소화물 기판으로부터 지지층 상에 형성된 인쇄가능한 반도체 장치의 박리 방법.
  22. 제21항에 있어서, 상기 혼합물이 화합물 반도체 위에 자가-조립된 단층을 형성하는 화합물을 추가로 포함하는 것인, 갈륨 비소화물 기판으로부터 인쇄가능한 장치의 박리 방법.
  23. 갈륨 비소화물 기판 위에서 인듐 알루미늄 인화물 박리층을 에피택셜하게 성장시키고, 상기 박리층을 패터닝하고, 패터닝된 박리층에 인접한 비소화물-기재의 단일 지지층, 및 장치층을 에피택셜하게 성장시켜서 에피-적층물을 형성하는 단계,
    에피-적층물 위에 1개 이상의 기능적 장치를 부분적으로 또는 완전히 형성시키고 패터닝된 박리층의 일부를 미세제조 기술에 의해 노출시키는 단계, 및
    염산과 에탄올의 혼합물 중에서 패터닝된 박리층을 선택적으로 횡방향 에칭시키고, 지지층을 기판으로부터 분리시켜 1개 이상의 기능적 장치가 갈륨 비소화물 기판에 부착된 채로 남아있도록 하는 단계
    를 포함하며,
    여기서, 에칭 후에, 패터닝된 박리층은 충분이 에칭되어 1개 이상의 장치층과 기판 사이의 물리적인 연결을 유지시키고, 상기 물리적인 연결은 파괴가능한 속박부에 의해 상기 지지층과 고정부를 직접적으로 연결하는 고정 및 속박 구조물을 포함하며,
    상기 1개 이상의 장치층은 스탬프에 의해 전사 인쇄 동안에 속박 구조물을 파괴함으로서 박리되는 것인, 박리될 수 있는 인쇄가능한 기능적 장치의 제조 방법.
  24. 제23항에 있어서, 박리층이 20 나노미터 내지 1 마이크로미터의 두께를 갖는 것인, 박리될 수 있는 인쇄가능한 장치의 제조 방법.
  25. 제23항에 있어서, 박리층에 인접한 비소화물-기재의 층이 인듐 갈륨 비소화물, 갈륨 비소화물, 인듐 갈륨 질화 비소화물 또는 인듐 갈륨 질화 비소화 안티몬화물을 포함하는 것인, 박리될 수 있는 인쇄가능한 장치의 제조 방법.
  26. 제23항에 있어서, 박리층에 인접한 비소화물-기재의 층이 장치, 박리층 또는 기판의 일부에 비해 압축하에 성장되는 것인, 박리될 수 있는 인쇄가능한 장치의 제조 방법.
  27. 제23항에 있어서, 장치층이 광 전지, 발광 다이오드, 레이저, 고주파 또는 무선 장치를 위한 활성 물질을 형성하는 것인, 박리될 수 있는 인쇄가능한 장치의 제조 방법.
  28. 제23항에 있어서, 장치층이 인듐 알루미늄 인화물 또는 알루미늄 갈륨 비소화물을 포함하는 것인, 박리될 수 있는 인쇄가능한 장치의 제조 방법.
  29. 제23항에 있어서, 미세제조 기술이 부분적으로 또는 완전히 형성된 장치를 염산과 에탄올의 혼합물에 의한 화학적 공격으로부터 보호하기 위한 포토레지스트의 적용 및 소성을 추가로 포함하는 것인, 박리될 수 있는 인쇄가능한 장치의 제조 방법.
  30. 제23항에 있어서, 미세제조 기술이 박리 공정 전반에 걸쳐 인쇄가능한 장치의 공간적 방향을 유지하기 위해서 고정 및 속박 구조물을 형성하는 단계를 추가로 포함하는 것인, 박리될 수 있는 인쇄가능한 장치의 제조 방법.
  31. 제23항에 있어서, 미세제조 기술이 포토레지스트 내에 고정 및 속박 구조물을 형성하는 단계를 추가로 포함하는 것인, 박리될 수 있는 인쇄가능한 장치의 제조 방법.
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
KR1020127034088A 2010-08-06 2011-08-04 인쇄가능한 화합물 반도체 장치를 박리시키기 위한 물질 및 방법 Active KR101916968B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US37146710P 2010-08-06 2010-08-06
US61/371,467 2010-08-06
PCT/US2011/046575 WO2012018997A2 (en) 2010-08-06 2011-08-04 Materials and processes for releasing printable compound semiconductor devices

Publications (2)

Publication Number Publication Date
KR20130093528A KR20130093528A (ko) 2013-08-22
KR101916968B1 true KR101916968B1 (ko) 2018-11-08

Family

ID=44509676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127034088A Active KR101916968B1 (ko) 2010-08-06 2011-08-04 인쇄가능한 화합물 반도체 장치를 박리시키기 위한 물질 및 방법

Country Status (5)

Country Link
US (1) US9355854B2 (ko)
JP (1) JP6076903B2 (ko)
KR (1) KR101916968B1 (ko)
CN (1) CN103155114B (ko)
WO (1) WO2012018997A2 (ko)

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8877648B2 (en) 2009-03-26 2014-11-04 Semprius, Inc. Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby
US9161448B2 (en) 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process
WO2012027458A1 (en) 2010-08-26 2012-03-01 Semprius, Inc. Structures and methods for testing printable integrated circuits
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
US8889485B2 (en) 2011-06-08 2014-11-18 Semprius, Inc. Methods for surface attachment of flipped active componenets
US9412727B2 (en) 2011-09-20 2016-08-09 Semprius, Inc. Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
KR20150038217A (ko) * 2012-07-24 2015-04-08 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 복합 기판의 제조 방법
US8946052B2 (en) * 2012-09-26 2015-02-03 Sandia Corporation Processes for multi-layer devices utilizing layer transfer
US9058990B1 (en) * 2013-12-19 2015-06-16 International Business Machines Corporation Controlled spalling of group III nitrides containing an embedded spall releasing plane
US9865600B2 (en) 2014-06-18 2018-01-09 X-Celeprint Limited Printed capacitors
US9929053B2 (en) 2014-06-18 2018-03-27 X-Celeprint Limited Systems and methods for controlling release of transferable semiconductor structures
WO2015193433A2 (en) 2014-06-18 2015-12-23 X-Celeprint Limited Micro assembled high frequency devices and arrays
US9761754B2 (en) 2014-06-18 2017-09-12 X-Celeprint Limited Systems and methods for preparing GaN and related materials for micro assembly
KR102098261B1 (ko) 2014-06-18 2020-04-08 엑스-셀레프린트 리미티드 마이크로 어셈블링된 led 디스플레이들
CN110854056B (zh) * 2014-06-18 2023-09-12 艾克斯展示公司技术有限公司 用于控制可转印半导体结构的释放的系统及方法
KR102085212B1 (ko) 2014-07-20 2020-03-05 엑스-셀레프린트 리미티드 마이크로-전사 인쇄를 위한 장치 및 방법들
KR20170047324A (ko) 2014-08-26 2017-05-04 엑스-셀레프린트 리미티드 마이크로 어셈블링된 하이브리드 디스플레이들 및 조명 엘리먼트들
US9818725B2 (en) 2015-06-01 2017-11-14 X-Celeprint Limited Inorganic-light-emitter display with integrated black matrix
US9537069B1 (en) 2014-09-25 2017-01-03 X-Celeprint Limited Inorganic light-emitting diode with encapsulating reflector
US9468050B1 (en) 2014-09-25 2016-10-11 X-Celeprint Limited Self-compensating circuit for faulty display pixels
US9991163B2 (en) 2014-09-25 2018-06-05 X-Celeprint Limited Small-aperture-ratio display with electrical component
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US9799261B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Self-compensating circuit for faulty display pixels
GB2535683A (en) 2014-11-03 2016-08-31 Melexis Technologies Nv Magnetic field sensor and method for making same
US11067643B2 (en) 2014-11-03 2021-07-20 Melexis Technologies Nv Magnetic field sensor and method for making same
US9640715B2 (en) 2015-05-15 2017-05-02 X-Celeprint Limited Printable inorganic semiconductor structures
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US10102794B2 (en) 2015-06-09 2018-10-16 X-Celeprint Limited Distributed charge-pump power-supply system
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
US9704821B2 (en) 2015-08-11 2017-07-11 X-Celeprint Limited Stamp with structured posts
US10255834B2 (en) 2015-07-23 2019-04-09 X-Celeprint Limited Parallel redundant chiplet system for controlling display pixels
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US9640108B2 (en) 2015-08-25 2017-05-02 X-Celeprint Limited Bit-plane pulse width modulated digital display system
US10380930B2 (en) 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
US10230048B2 (en) * 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
US9930277B2 (en) 2015-12-23 2018-03-27 X-Celeprint Limited Serial row-select matrix-addressed system
US9786646B2 (en) 2015-12-23 2017-10-10 X-Celeprint Limited Matrix addressed device repair
US10091446B2 (en) 2015-12-23 2018-10-02 X-Celeprint Limited Active-matrix displays with common pixel control
US9928771B2 (en) 2015-12-24 2018-03-27 X-Celeprint Limited Distributed pulse width modulation control
US10200013B2 (en) 2016-02-18 2019-02-05 X-Celeprint Limited Micro-transfer-printed acoustic wave filter device
US10361677B2 (en) 2016-02-18 2019-07-23 X-Celeprint Limited Transverse bulk acoustic wave filter
US10109753B2 (en) 2016-02-19 2018-10-23 X-Celeprint Limited Compound micro-transfer-printed optical filter device
TWI681508B (zh) 2016-02-25 2020-01-01 愛爾蘭商艾克斯瑟樂普林特有限公司 有效率地微轉印微型裝置於大尺寸基板上
US10150326B2 (en) 2016-02-29 2018-12-11 X-Celeprint Limited Hybrid document with variable state
US10150325B2 (en) 2016-02-29 2018-12-11 X-Celeprint Limited Hybrid banknote with electronic indicia
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
US10198890B2 (en) 2016-04-19 2019-02-05 X-Celeprint Limited Hybrid banknote with electronic indicia using near-field-communications
US9997102B2 (en) 2016-04-19 2018-06-12 X-Celeprint Limited Wirelessly powered display and system
US10360846B2 (en) 2016-05-10 2019-07-23 X-Celeprint Limited Distributed pulse-width modulation system with multi-bit digital storage and output device
US10622700B2 (en) 2016-05-18 2020-04-14 X-Celeprint Limited Antenna with micro-transfer-printed circuit element
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US10453826B2 (en) 2016-06-03 2019-10-22 X-Celeprint Limited Voltage-balanced serial iLED pixel and display
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
US10157880B2 (en) 2016-10-03 2018-12-18 X-Celeprint Limited Micro-transfer printing with volatile adhesive layer
US10782002B2 (en) 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
TWI762428B (zh) 2016-11-15 2022-04-21 愛爾蘭商艾克斯展示公司技術有限公司 微轉印可印刷覆晶結構及方法
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10297502B2 (en) * 2016-12-19 2019-05-21 X-Celeprint Limited Isolation structure for micro-transfer-printable devices
US10438859B2 (en) 2016-12-19 2019-10-08 X-Celeprint Limited Transfer printed device repair
US10832609B2 (en) 2017-01-10 2020-11-10 X Display Company Technology Limited Digital-drive pulse-width-modulated output system
US10332868B2 (en) 2017-01-26 2019-06-25 X-Celeprint Limited Stacked pixel structures
US10468391B2 (en) 2017-02-08 2019-11-05 X-Celeprint Limited Inorganic light-emitting-diode displays with multi-ILED pixels
US10396137B2 (en) 2017-03-10 2019-08-27 X-Celeprint Limited Testing transfer-print micro-devices on wafer
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
US10468397B2 (en) 2017-05-05 2019-11-05 X-Celeprint Limited Matrix addressed tiles and arrays
US10804880B2 (en) 2018-12-03 2020-10-13 X-Celeprint Limited Device structures with acoustic wave transducers and connection posts
US10943946B2 (en) 2017-07-21 2021-03-09 X Display Company Technology Limited iLED displays with substrate holes
US10832935B2 (en) 2017-08-14 2020-11-10 X Display Company Technology Limited Multi-level micro-device tethers
US10836200B2 (en) 2017-11-13 2020-11-17 X Display Company Technology Limited Rigid micro-modules with ILED and light conductor
US10297585B1 (en) 2017-12-21 2019-05-21 X-Celeprint Limited Multi-resolution compound micro-devices
US10505079B2 (en) 2018-05-09 2019-12-10 X-Celeprint Limited Flexible devices and methods using laser lift-off
US10832934B2 (en) 2018-06-14 2020-11-10 X Display Company Technology Limited Multi-layer tethers for micro-transfer printing
FR3082998B1 (fr) * 2018-06-25 2021-01-08 Commissariat Energie Atomique Dispositif et procedes pour le report de puces d'un substrat source vers un substrat destination
US10714001B2 (en) 2018-07-11 2020-07-14 X Display Company Technology Limited Micro-light-emitting-diode displays
US10796938B2 (en) 2018-10-17 2020-10-06 X Display Company Technology Limited Micro-transfer printing with selective component removal
US10573544B1 (en) 2018-10-17 2020-02-25 X-Celeprint Limited Micro-transfer printing with selective component removal
US11482979B2 (en) 2018-12-03 2022-10-25 X Display Company Technology Limited Printing components over substrate post edges
US11274035B2 (en) 2019-04-24 2022-03-15 X-Celeprint Limited Overhanging device structures and related methods of manufacture
US11528808B2 (en) 2018-12-03 2022-12-13 X Display Company Technology Limited Printing components to substrate posts
US12162747B2 (en) 2018-12-03 2024-12-10 X-Celeprint Limited Enclosed cavity structures
US10790173B2 (en) 2018-12-03 2020-09-29 X Display Company Technology Limited Printed components on substrate posts
US11282786B2 (en) 2018-12-12 2022-03-22 X Display Company Technology Limited Laser-formed interconnects for redundant devices
US11483937B2 (en) 2018-12-28 2022-10-25 X Display Company Technology Limited Methods of making printed structures
US11322460B2 (en) 2019-01-22 2022-05-03 X-Celeprint Limited Secure integrated-circuit systems
US11251139B2 (en) 2019-01-22 2022-02-15 X-Celeprint Limited Secure integrated-circuit systems
US10748793B1 (en) 2019-02-13 2020-08-18 X Display Company Technology Limited Printing component arrays with different orientations
US11088121B2 (en) 2019-02-13 2021-08-10 X Display Company Technology Limited Printed LED arrays with large-scale uniformity
US11094870B2 (en) 2019-03-12 2021-08-17 X Display Company Technology Limited Surface-mountable pixel packages and pixel engines
US11164934B2 (en) 2019-03-12 2021-11-02 X Display Company Technology Limited Tiled displays with black-matrix support screens
DE102019108701A1 (de) * 2019-04-03 2020-10-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Bauteilen, Bauteil und Bauteilverbund aus Bauteilen
US10714374B1 (en) 2019-05-09 2020-07-14 X Display Company Technology Limited High-precision printed structures
US10944027B2 (en) 2019-06-14 2021-03-09 X Display Company Technology Limited Pixel modules with controllers and light emitters
US11488943B2 (en) 2019-06-14 2022-11-01 X Display Company Technology Limited Modules with integrated circuits and devices
KR102687815B1 (ko) 2019-06-20 2024-07-24 엘지전자 주식회사 디스플레이 장치 및 반도체 발광소자의 자가조립 방법
US11101417B2 (en) 2019-08-06 2021-08-24 X Display Company Technology Limited Structures and methods for electrically connecting printed components
US11637540B2 (en) 2019-10-30 2023-04-25 X-Celeprint Limited Non-linear tethers for suspended devices
US11127889B2 (en) 2019-10-30 2021-09-21 X Display Company Technology Limited Displays with unpatterned layers of light-absorbing material
US11626856B2 (en) 2019-10-30 2023-04-11 X-Celeprint Limited Non-linear tethers for suspended devices
US11315909B2 (en) 2019-12-20 2022-04-26 X Display Company Technology Limited Displays with embedded light emitters
US11037912B1 (en) 2020-01-31 2021-06-15 X Display Company Technology Limited LED color displays with multiple LEDs connected in series and parallel in different sub-pixels of a pixel
US11538849B2 (en) 2020-05-28 2022-12-27 X Display Company Technology Limited Multi-LED structures with reduced circuitry
CN116745898A (zh) * 2020-07-13 2023-09-12 洛克利光子有限公司 用于制备用于微转移印刷的器件试样的方法、包括所述器件试样的器件晶片以及由所述器件晶片制造的光电器件
US12006205B2 (en) 2020-10-08 2024-06-11 X-Celeprint Limited Micro-device structures with etch holes
US11952266B2 (en) 2020-10-08 2024-04-09 X-Celeprint Limited Micro-device structures with etch holes
US12074583B2 (en) 2021-05-11 2024-08-27 X Display Company Technology Limited Printing components to adhesive substrate posts

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266039A (ja) * 2003-02-28 2004-09-24 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2006012986A (ja) * 2004-06-23 2006-01-12 Canon Inc 半導体層の製造方法及び基板の製造方法
JP2009105450A (ja) 2009-02-09 2009-05-14 Oki Data Corp 積層体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4846931A (en) 1988-03-29 1989-07-11 Bell Communications Research, Inc. Method for lifting-off epitaxial films
US5641381A (en) 1995-03-27 1997-06-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Preferentially etched epitaxial liftoff of InP material
JP3682208B2 (ja) * 2000-06-30 2005-08-10 株式会社東芝 スピンバルブトランジスター
JP2005108943A (ja) * 2003-09-29 2005-04-21 Oki Data Corp 半導体ウェハ及びこれを用いた半導体装置の製造方法
JP2005259912A (ja) 2004-03-10 2005-09-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法
EP2650907B1 (en) 2004-06-04 2024-10-23 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
JP2006108441A (ja) * 2004-10-06 2006-04-20 Mitsubishi Chemicals Corp 化合物半導体のエッチング方法
KR100867518B1 (ko) 2006-09-06 2008-11-07 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
KR101430587B1 (ko) 2006-09-20 2014-08-14 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 전사가능한 반도체 구조들, 디바이스들 및 디바이스 컴포넌트들을 만들기 위한 릴리스 방안들
CN101790794A (zh) * 2007-07-03 2010-07-28 微连器件公司 制造薄膜ⅲ-ⅴ族化合物太阳能电池的方法
WO2009104561A1 (ja) 2008-02-21 2009-08-27 シャープ株式会社 太陽電池および太陽電池の製造方法
US9070764B2 (en) 2008-05-30 2015-06-30 Alta Devices, Inc. Epitaxial lift off stack having a pre-curved handle and methods thereof
US20100028844A1 (en) 2008-07-29 2010-02-04 Wiseman Daneya L Method for transforming an under-achieving student into a superior student
US20110029365A1 (en) 2009-07-28 2011-02-03 Beezag Inc. Targeting Multimedia Content Based On Authenticity Of Marketing Data
US8392101B2 (en) 2009-07-29 2013-03-05 The Invention Science Fund I Llc Promotional correlation with selective vehicle modes
KR20150038217A (ko) * 2012-07-24 2015-04-08 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 복합 기판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266039A (ja) * 2003-02-28 2004-09-24 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2006012986A (ja) * 2004-06-23 2006-01-12 Canon Inc 半導体層の製造方法及び基板の製造方法
JP2009105450A (ja) 2009-02-09 2009-05-14 Oki Data Corp 積層体

Also Published As

Publication number Publication date
US9355854B2 (en) 2016-05-31
CN103155114B (zh) 2016-10-12
WO2012018997A3 (en) 2012-08-09
JP2013539211A (ja) 2013-10-17
CN103155114A (zh) 2013-06-12
KR20130093528A (ko) 2013-08-22
US20130196474A1 (en) 2013-08-01
JP6076903B2 (ja) 2017-02-08
WO2012018997A2 (en) 2012-02-09

Similar Documents

Publication Publication Date Title
KR101916968B1 (ko) 인쇄가능한 화합물 반도체 장치를 박리시키기 위한 물질 및 방법
CN107078094B (zh) 用于制备用于微组装的GaN及相关材料的系统及方法
US10347535B2 (en) Systems and methods for controlling release of transferable semiconductor structures
US9349900B2 (en) Release strategies for making transferable semiconductor structures, devices and device components
EP4105966A2 (en) Systems and methods for graphene based layer transfer
TW201225171A (en) Method of manufacturing a semiconductor device
TWI729414B (zh) 微型裝置陣列

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20121227

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160803

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170612

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20171218

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20170612

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20180103

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20171218

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20170811

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20160803

Comment text: Amendment to Specification, etc.

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180419

Patent event code: PE09021S01D

AMND Amendment
PX0701 Decision of registration after re-examination

Patent event date: 20181025

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20180619

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20180319

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20171218

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20170811

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20160803

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20181102

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20181102

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20211026

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20221020

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20231020

Start annual number: 6

End annual number: 6