[go: up one dir, main page]

KR101899788B1 - 양면 방열구조를 갖는 반도체 패키지 및 그 제조 방법 - Google Patents

양면 방열구조를 갖는 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101899788B1
KR101899788B1 KR1020187007360A KR20187007360A KR101899788B1 KR 101899788 B1 KR101899788 B1 KR 101899788B1 KR 1020187007360 A KR1020187007360 A KR 1020187007360A KR 20187007360 A KR20187007360 A KR 20187007360A KR 101899788 B1 KR101899788 B1 KR 101899788B1
Authority
KR
South Korea
Prior art keywords
substrate
metal part
package body
semiconductor chip
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020187007360A
Other languages
English (en)
Inventor
최윤화
최순성
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Application granted granted Critical
Publication of KR101899788B1 publication Critical patent/KR101899788B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H10W40/22—
    • H10W40/228—
    • H10W40/255—
    • H10W40/258—
    • H10W40/778—
    • H10W70/40—
    • H10W74/114—
    • H10W90/00—
    • H10W90/401—
    • H10W90/701—
    • H10W72/07354—
    • H10W72/07653—
    • H10W72/347—
    • H10W72/354—
    • H10W72/381—
    • H10W72/634—
    • H10W72/856—
    • H10W72/865—
    • H10W72/871—
    • H10W72/877—
    • H10W72/884—
    • H10W72/886—
    • H10W74/00—
    • H10W90/724—
    • H10W90/734—
    • H10W90/736—
    • H10W90/754—
    • H10W90/764—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명은 양면 방열구조를 갖는 반도체 패키지 및 그 제조방법에 관한 것으로, 반도체 칩에서 발생하는 고열을 패키지 상,하부면에 각각 노출되는 기판으로 빠르게 열전도가 이루어질 수 있도록 메탈부를 설치하고 있다. 메탈부는 초음파 용접에 의하여 그리고 접착제에 의하여 기판에 접합된다.

Description

양면 방열구조를 갖는 반도체 패키지 및 그 제조 방법
본 발명은 양면 방열구조를 갖는 반도체 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 칩에서 발생하는 고열을 패키지 상,하부면에 각각 노출되는 기판으로 빠르게 열전도가 이루어질 수 있도록 하여 방열효과가 우수한 양면 방열구조를 갖는 반도체 패키지 및 그 제조방법에 관한 것이다.
일반적으로 반도체 패키지는 기판에 반도체 칩을 실장하고, 클립 또는 본딩 와이어로 반도체 칩과 리드프레임을 연결한 구조의 단일 모듈에 EMC(Epoxy molding compound)와 같은 열경화성 소재로 몰딩하여 패키지 몸체를 형성하여 이루어진다.
이러한 반도체 패키지는 몸체 내부에 실장된 반도체 칩에서 발생하는 열을 별도의 히트 슬러그(heat slug)와 결합하여 열배출이 이루어지고 있으나, 고집적 반도체 패키지의 경우 발열량이 크기 때문에 히트 슬러그에 의한 원활한 열배출을 기대할 수 없는 실정이다.
특히, 전기 자동차의 배터리와 연결된 컨버터나 인버터 내부에 반도체 패키지가 설치되는데, 이때 반도체 패키지의 방열기능은 배터리의 효율과 밀접하게 연관되어 있다.
아래에는 방열효과를 높이고자 한 선행기술들을 살펴본다.
① 등록특허 제10-0648509호(테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형반도체 칩 패키지 및 제조 방법)에는 본딩 패드가 구비된 반도체 칩과, 와이어에 의해 상기 본딩 패드와 연결되는 패턴 리드와, 상기 반도체 칩과 와이어 및 패턴 리드를 봉지하되, 상기 반도체 칩의 하부와 상기 패턴 리드의 하부를 외부로 노출시켜 형성된 패키지 몸체;를 포함하는 기술이 제시되어 있다.
상기 선행기술은 반도체 칩에서 발생되는 열이 하부로만 배출되는 구조여서 방열효과를 저조하고, 노출된 패턴 리드는 와이어에 의해 연결되기 때문에 열방출이 용이하지 못한 구조로 되어 있다. 즉, 상기 와이어는 본딩에 의해 부착되며 전기적 신호만 전달해 줄 뿐 와이어를 통해 패턴으로 열이 전달되는 구성이 아니기 때문에 높은 열방출을 기대하기 어렵다.
② 등록특허 제10-1461197호(방열 구조의 COF 형 반도체칩 패키지)에는 반도체칩과 필름 사이에 도포된 제1방열수지층 및 필름상에 도포되되, 상기 반도체칩의 측면에 접하도록 도포되고 상기 반도체칩의 상면은 외부로 노출되도록 도포된 제2방열수지층;으로 구성되는 기술이 제시되어 있다.
상기 선행기술은 반도체칩이 필름상에 놓여져 범프에 의해 전극패턴과 접속되는 구조여서, 반도체칩에서 발생되는 열이 노출된 상부로만 배출될 뿐 필름이 부착된 하부방향으로 열방출이 용이하지 못하며, 반도체칩과 각 구성들을 보호해줄 패키지 몸체가 존재하지 않아 리드프레임이나 와이어에 의한 연결이 어려우며 진동이나 충격에 의해 쉽게 손상되는 구조로 되어 있다.
③ 등록특허 제 10-0475313호(접착테이프를 이용한 이중칩 반도체 패키지 조립방법)에는 반도체 패키지 조립공정에 사용되는 골격재의 칩 패들(paddle)에 다이접착을 위한 접착층을 형성하는 제 1 단계와, 상기 접착층에 제 1 반도체 칩을 부착하는 제 2 단계; 및 상기 제 1 반도체 칩 위에 밑면에 다이 접착을 위한 접착테이프가 부착된 제 2 반도체 칩을 부착하는 제 3 단계로 이루어지는 기술이 제시되어 있다.
상기 선행기술은 제 1반도체 칩과 제 2반도체 칩을 액상의 에폭시 및 접착테이프로 부착하는 기술로서, 이 기술 역시 적층구조로 이루어지기 때문에 반도체 패키지의 방열효과가 저하될 수밖에 없고, 구조적으로 반도체 칩을 효과적으로 배치할 수 없는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 패키지 몸체의 상, 하부에 각각 기판의 일면을 외부에 노출하고 하부에 놓여진 기판에 실장된 반도체 칩의 상면과 상부의 기판으로 저면을 서로 연결하여 반도체 칩에서 발생되는 열이 하부의 기판뿐만 아니라 상부의 기판으로 배출될 수 있도록 하여 방열효과를 높인 양면 방열구조를 갖는 반도체 패키지 및 그 제조 방법을 제공함에 목적이 있다.
본 발명의 양면 방열구조를 갖는 반도체 패키지는 몰딩에 의해 형성되는 패키지 몸체와, 상기 패키지 몸체의 내측 하부에 마련되며 하부면은 패키지 몸체의 외부에 노출되는 제1기판부와, 상기 제1기판부의 상면에 실장되는 반도체 칩과, 상기 제1기판부에 부착되고 패키지 몸체의 외부로 연장되는 리드프레임과, 상기 패키지 몸체의 내측 상부에 마련되고 상면이 패키지 몸체의 외부에 노출되는 제2기판부와, 상기 반도체 칩의 상면에 일측이 접합되고 타측은 제2기판부의 저면에 접합되는 제1메탈부와, 상기 제1기판부의 상면에 일측이 접합되고 타측은 제2기판부의 저면에 접합되는 제2메탈부;를 포함하는 것을 특징으로 한다.
또한, 본 발명은 제2기판부에 접합되는 제1메탈부와 제2메탈부의 상부는 초음파 웰딩에 의해 접합되고, 반도체 칩과 제1기판부에 접합되는 제1메탈부와 제2메탈부의 하부는 접착제에 의해 접합되는 것을 특징으로 한다.
또한, 본 발명은 제1메탈부의 하부가 반도체 칩과 접착제에 의해 접합되는 부분은 "V" 자 또는 "U" 자 형태의 홈이 더 형성되어, 견고하게 접합되고 방열효과를 높이며, 상기 홈은 마크툴 또는 몰드를 이용한 덴트 형성 또는 프레스 과정으로 별도의 공정에 의해 형성되지 않고, 상기 제1메탈부와 제2메탈부의 초음파 웰딩 공정에 수반하여 형성되는 것을 특징으로 한다.
또한, 본 발명은 패키지 몸체의 몰딩부의 최상면 및 최하면 라인은 제1기판부 및 제2기판부의 노출면의 라인보다 높거나 낮은 단차를 가지는 것을 특징으로 한다.
또한, 본 발명은 패키지 몸체의 내측 하부에 마련되며 하부면은 패키지 몸체의 외부에 노출되도록 제1기판부를 제공하는 단계; 상기 제1기판부의 상면에 반도체 칩을 실장하는 단계; 상기 제1기판부에 부착하여 패키지 몸체의 외부로 연장되도록 리드프레임을 장착하는 단계; 상기 패키지 몸체의 내측 상부에 마련되고 상면이 패키지 몸체의 외부에 노출되도록 제2기판부를 제공하는 단계; 상기 반도체 칩의 상면에 일측이 접합되고 타측이 제2기판부의 저면에 접합되도록 제1메탈부를 제공하는 단계; 상기 제1기판부의 상면에 일측이 접합되고 타측은 제2기판부의 저면에 접합되도록 제2메탈부를 제공하는 단계;를 포함하며, 상기 제2기판부의 저면에 제1메탈부와 제2메탈부의 타측을 접합하는 단계는: 초음파 주파수 15 ~ 45khz, 웰딩 작업 0.05 ~ 2초, 초음파 웰딩을 위한 압력은 공압으로 누르는 경우 0.05 ~ 0.7Mpa, 모터 구동으로 누르는 경우는 1Kgf ~ 150Kgf의 범위에서 초음파 용접을 수행하여 상기 제1메탈부 및 상기 제2메탈부의 일측에 "V" 자 또는 "U" 자 형태의 홈을 형성하는 단계를 포함하며, 상기 제1메탈부의 일측을 상기 반도체 칩의 상면과 접합하는 단계 및 상기 제2메탈부의 일측을 제1기판부의 상면과 접합하는 단계는 상기 초음파 웰딩에 의하여 형성된 홈에 접착제를 충전하는 단계를 포함하여, 마크툴 또는 몰드를 이용한 덴트 형성 또는 프레스 과정으로 홈을 형성하지 않고, 초음파 웰딩 공정에 수반하여 형성된 홈을 이용하여 접합한 것을 특징으로 하는 양면 방열구조를 갖는 반도체 패키지의 제조 방법을 제공한다.
본 발명은 패키지 몸체의 상,하부에 각각 제1기판부과 제2기판부의 일면이 노출되어 열배출이 용이한 구조로 되어 있으며, 제1기판부에 실장된 반도체 칩을 제2기판부에 메탈부로 연결하여 반도체 칩에서 발생된 열이 제1기판부뿐만 아니라 메탈부를 따라 상부의 제2기판부으로 배출되어 우수한 방열효과를 발휘한다.
본 발명은 우수한 방열 효과를 발휘하는 반도체 패키지의 효율적인 제조 방법을 제공한다.
도 1은 본 발명의 양면 방열구조를 갖는 반도체 패키지의 제1실시예를 나타낸 단면도.
도 2는 본 발명의 양면 방열구조를 갖는 반도체 패키지의 제2실시예를 나타낸 단면도.
도 3은 본 발명의 양면 방열구조를 갖는 반도체 패키지의 제3실시예를 나타낸 단면도.
도 4는 본 발명의 양면 방열구조를 갖는 반도체 패키지의 제4실시예를 나타낸 단면도.
도 5는 초음파 용접에 의한 부착과 접착에 의한 부착의 부착층이 상이함을 개념적으로 보인 단면도,
도 6은 본 발명의 실시예에 따라 메탈부를 기판에 초음파 용접한 경우 메탈부의 반대쪽에 엠보싱이 형성된 접합층을 보인 도면;
도 7은 도 6의 접합층을 확대한 도면; 그리고
도 8은 본 발명의 실시예에 따라 패키지 몸체의 몰딩부의 최상면 및 최하면 라인이 제1기판부 및 제2기판부의 노출면의 라인보다 높거나(도 8a) 낮은(도 8b) 단차를 가진 것을 보이는 단면도이다.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 그리고 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명의 양면 방열구조를 갖는 반도체 패키지는 몰딩에 의해 형성되는 패키지 몸체(100)와, 상기 패키지 몸체(100)의 내측 하부에 마련되며 하부면은 패키지 몸체(100)의 외부에 노출되는 제1기판부(200)와, 상기 제1기판부(200)의 상면에 실장되는 반도체 칩(300)과, 상기 제1기판부(200)에 부착되고 패키지 몸체(100)의 외부로 연장되는 리드프레임(400)과, 상기 패키지 몸체(100)의 내측 상부에 마련되고 상면이 패키지 몸체(100)의 외부에 노출되는 제2기판부(500)와, 상기 반도체 칩(300)의 상면에 일측이 접합되고 타측은 제2기판부(500)의 저면에 접합되는 제1메탈부(600)와, 상기 제1기판부(200)의 상면에 일측이 접합되고 타측은 제2기판부(500)의 저면에 접합되는 제2메탈부(700);를 포함하는 것을 특징으로 한다.
본 발명에서의 기판부(200,500)는 금속재질의 단일층 칩뿐만 아니라 단일층을 사이에 두고 상부 및 하부에 절연층을 부가한 3층 구조의 칩을 포함하는 의미이다.
본 발명은 상,하부에 각각 제1기판부(200)과 제2기판부(500)의 일면이 패키지 몸체(100) 외측에 노출되는 구조로 되어 있어서 노출된 면으로 열이 쉽게 배출될 수 있도록 하고, 반도체 칩(300)은 제1기판부(200)의 상면에 실장되어 반도체 칩(300)에서 발생되는 열이 하부에 위치한 제1기판부(200)로 배출되면서, 제1메탈부(600)가 반도체 칩(300)의 상면과 제2기판부(500)의 저면을 연결하여 반도체 칩(300)에서 발생되는 열이 제2기판부(500)로도 곧바로 전달되어 상부에 위치한 제2기판부(500)으로 열을 배출할 수 있게 되는 것이다. 그리고 제2메탈부(700)가 제1기판부(200)의 상면과 제2기판부(500)의 저면을 연결하여 제1기판부(200)의 열을 제2기판부(500)으로 보내어 양면 열배출 구조를 갖게 된다.
본 발명의 제1기판부(200)와 제2기판부(500)는 세라믹(Al2O3)이나 AIN(Aluminum Nitride Substrate)재질 등으로 이루어진 것이 사용될 수 있으며, 각각 내측에는 메탈패턴(210),(510)이 형성되어 있다. 상기 메탈패턴(210),(510)은 금속재질로 인쇄되며 이러한 메탈패턴(210), (510)은 데이터 라인, 전원 공급라인과 반도체 칩(300)이 실장되는 패드를 포함한다. 그리고 패키지 몸체에 노출되는 제1기판부(200)와 제2기판부(500)의 외측은 열전도성이 높은 금속층(220),(520)이 구성되어 일면이 외부에 노출되는 것이다. 아울러 상기 제1기판부(200)와 제2기판부(500)의 구성은 이와 같이 3개의 층으로 구성될 수도 있으나, 반도체 패키지의 종류에 따라 하나의 금속층으로 구성된 기판형태로도 적용가능함은 물론이다.
도 1은 본 발명의 제1실시예를 나타낸 것으로 제1메탈부(600)와 제2메탈부(700)는 수직으로 된 기둥형태의 메탈포스트로 각각 형성된다. 이와 같이 기둥형태의 메탈포스트로 구성될 경우, 구조적으로 안정적인 형태가 되며 메탈포스트가 패키지 몸체(100) 내에서 공간을 많이 차지하지 않으면서 효과적인 열전도가 이루어질 수 있는 것이다.
본 발명의 제1메탈부(600)와 제2메탈부(700)는 접합부위에 따라 다른 방법으로 접합될 수 있다. 즉, 제2기판부(500)에 접합되는 제1메탈부(600)와 제2메탈부(700)의 상부는 초음파 웰딩에 의해 접합되고, 반도체 칩(300)과 제1기판부(200)에 접합되는 제1메탈부(600)와 제2메탈부(700)의 하부는 접착제에 의해 접합된다.
상기 초음파 웰딩(ULTRASONIC WELDING) 방식은 별도의 초음파 웰딩 접합장치(미도시)를 통해 접합이 이루어지는 것으로서, 접합하고자 하는 소재면에 정하중을 가하면서 초음파진동에 의해 진동마찰열을 발생시켜 압접하는 방식이다. 이와 같이 초음파웰딩 방식으로 접합함에 따라 접합 품질이 향상되고 환경오염 물질 발생을 방지할 수 있으며, 자동 제어에 의해 생산성을 제고[提高]할 수 있는 효과가 있다. 그리고 접착제는 일반적으로 사용되는 전도성 솔더 또는 에폭시 솔더에 의한 접합 방식이다.
이와 같이 제1메탈부(600)와 제2메탈부(700)가 상부에 위치한 제2기판부(500)에는 초음파 웰딩에 의해서 접합되고, 하부에 위치한 반도체 칩(300)과 제1기판부(200)에는 솔더와 같은 접착제로 접합될 경우, 작업공정에서 생산성을 높이고 반도체 패키지의 완성도를 높일 수 있는 효과가 있다.
아울러 제1메탈부(600)의 하부 즉, 반도체 칩(300)과 접착제에 의해 접합되는 부분은 "V" 자 또는 "U" 자 형태의 홈을 더 형성하여, 좀 더 견고하게 접합될 수 있도록 하고 홈에 의해 표면이 증가함에 따라 방열효과를 더 높일 수 있도록 하는 것이 좋다.
상기 홈은 마크툴 또는 몰드를 이용한 덴트 형성 또는 프레스 과정으로 별도의 공정에 의해 형성되지 않고, 제1메탈부(600)와 제2메탈부(700)의 초음파 웰딩 공정 중 그 진동으로 자연스럽게 형성되는 것이 바람직하다. 이때의 작업 조건은 초음파 주파수 15 ~ 45khz, 웰딩 작업 0.05 ~ 2초, 초음파 웰딩을 위한 압력은 공압으로 누르는 경우는 0.05 ~ 0.7Mpa, 모터 구동으로 누르는 경우는 1Kgf ~ 150Kgf의 범위이다.
본 발명의 실시예에 있어, 제1메탈부(600)를 대표로, 초음파 웰딩 공정의 장점을 도 5 내지 도 7을 참조로 좀 더 구체적으로 설명하면 다음과 같다.
도 5에서 알 수 있듯이, 초음파 웰딩과 접착제에 의한 접합은 "일체화" 또는 "부착"이라는 면에서는 동일하지만, 제1메탈부(600)를 접착제로 하부기판인 제1기판부(200)에 부착한 경우의 접합층(20)은, 초음파 웰딩으로 상부기판인 제2기판부(500)에 융착한 경우의 접합층(50)과 비교하여 최소한 수 배 두터우며, 초음파 웰딩의 경우 가느다란 경계선이 형성될 정도의 두께를 보인다.
방열면에서 보자면, 방열의 필요성이 큰 부분, 특히 열을 가장 많이 발산하는 반도체 칩이 실장되는 하부 기판에는 두터운 접착층이 존재하여 방열을 돕도록 메탈부를 접착제로 부착하는 것이 합리적일 수 있다. 그러나 메탈부가 주 열원과 거리가 있는 금속인 상부 기판에 부착되는 부분은, 방열 효과도 중요하지만, 치밀하고 안정된 금속간 조직 결합을 통한 부재의 일체화와 자동화된 초음파 용접 공정을 통한 생산성 효율 관점에서 초음파 웰딩이 더 유리할 수 있다.
나아가 발명자들은 도 6에서와 같이, 제1메탈부(600)를 제2기판부(500)에 초음파 용접하면, 고주파 진동에 의하여 그 반대편, 즉, 제1메탈부(600)가 제1기판부(200)와 대면하는 층에는 원형 또는 V, U자형의 엠보싱(20a)이 형성됨을 확인하였다. 도 6에서는 도시의 편의상 제1기판부(200)를 제거하였다. 따라서, 메탈부의 하부를 반도체 칩과 접착제에 의해 접합할 때, 엠보싱 부분, 즉 "V" 자 또는 "U" 자 형태의 홈으로 접착제가 더 충전되므로, 메탈부와 반도체 칩을 견고히 결합할 수 있고, 접합층(20)의 두께와 표면적의 증가로 우수한 방열 효과를 기대할 수 있다.
도 7로부터, 제1메탈부(600)와 반도체 칩 사이에 접착제가 충전되는 경우 엠보싱 (20a)에 접착제가 용융되어 흘러 들어가므로 견고한 결합과 방열 효과의 개선을 기대할 수 있음을 확인할 수 있다.
이상 본 발명의 제1실시예에 따른 반도체 패키지의 제조 방법은 이상의 설명에서 자명한 것과 같이, 패키지 몸체(100)의 내측 하부에 마련되며 하부면은 패키지 몸체(100)의 외부에 노출되도록 제1기판부(200)를 제공하는 단계; 상기 제1기판부(200)의 상면에 반도체 칩(300)을 실장하는 단계; 상기 제1기판부(200)에 부착하여 패키지 몸체의 외부로 연장되도록 리드프레임(400)을 장착하는 단계; 상기 패키지 몸체(100)의 내측 상부에 마련되고 상면이 패키지 몸체(100)의 외부에 노출되도록 제2기판부(500)를 제공하는 단계; 상기 반도체 칩(300)의 상면에 일측이 접합되고 타측이 제2기판부(500)의 저면에 접합되도록 제1메탈부(600)를 제공하는 단계; 상기 제1기판부(200)의 상면에 일측이 접합되고 타측은 제2기판부(500)의 저면에 접합되도록 제2메탈부(700)를 제공하는 단계;를 포함하며,상기 제2기판부(500)의 저면에 제1메탈부(600)와 제2메탈부(700)의 타측을 접합하는 단계는: 초음파 주파수 15 ~ 45khz, 웰딩 작업 0.05 ~ 2초, 초음파 웰딩을 위한 압력은 공압으로 누르는 경우 0.05 ~ 0.7Mpa, 모터 구동으로 누르는 경우는 1Kgf ~ 150Kgf의 범위에서 초음파 용접을 수행하여 상기 제1메탈부(600) 및 상기 제2메탈부(700)의 일측에 "V" 자 또는 "U" 자 형태의 홈을 형성하는 단계를 포함하며, 상기 제1메탈부(600)의 일측을 상기 반도체 칩(300)의 상면과 접합하는 단계 및 상기 제2메탈부(700)의 일측을 제1기판부(200)의 상면과 접합하는 단계는 상기 초음파 웰딩에 의하여 형성된 홈에 접착제를 충전하는 단계를 포함하여, 마크툴 또는 몰드를 이용한 덴트 형성 또는 프레스 과정으로 홈을 형성하지 않고, 초음파 웰딩 공정에 수반하여 형성된 홈을 이용하여 접합한 것을 특징으로 하는 반도체 패키지의 제조 방법이 된다.
다시, 도 2는 본 발명의 제2실시예를 나타낸 것으로, 제1메탈부(600)는 절곡된 메탈클립으로 형성되고 제2메탈부(700)는 기둥형태의 메탈포스트로 구성하여, 제1메탈부와 제2메탈부가 서로 다른 형태로 이루어질 수 있다. 이와 같이 제1메탈부(600)가 절곡된 형태의 메탈클립으로 구성될 경우 제1실시예보다 접촉면적이 높아 열전도가 신속하게 이루어질 수 있고 방열효과가 더 우수한 특징이 있다.
본 발명의 반도체 칩(300)은 제1기판부(200)의 메탈패턴(210) 상부에 실장된다. 이때 반도체 칩(300)은 솔더와 같은 접착제로 접합되며, 도 1 내지 2와 같이 하나의 반도체 칩(300)으로 구성될 수도 있지만, 도 3에 도시된 제3실시예와 같이 반도체 칩(300)은 제1기판부(200)에 복수로 구비되고, 제1메탈부(600)도 반도체 칩(300)의 개수에 대응되도록 마련되어 각각의 반도체 칩(300) 마다 제1메탈부(600)가 각각 접합되는 형태로도 이루어질 수 있다.
도 4는 본 발명의 제4실시예를 나타낸 것으로 몰딩에 의해 형성되는 패키지 몸체(100)와, 상기 패키지 몸체(100)의 내측 하부에 마련되며 하부면은 패키지 몸체(100)의 외부에 노출되는 제1기판부(200)와, 상기 제1기판부(200)의 상면에 실장되는 하부반도체 칩(310)과, 상기 제1기판부(200)에 부착되고 패키지 몸체의 외부로 연장되는 리드프레임(400)과, 상기 패키지 몸체(100)의 내측 상부에 마련되고 상면이 패키지 몸체(100)의 외부에 노출되는 제2기판부(500)와, 상기 제2기판부(500)의 저면에 실장되는 상부반도체 칩(320)과, 상기 하부반도체 칩(310)의 상면과 상부반도체 칩(320)의 저면에 각각 일측이 접합되고 타측은 반대편에 위치한 제1,2기판부(200),(500)에 각각 접합되는 제1메탈부(600)와, 상기 제1기판부(200)의 상면에 일측이 접합되고 타측은 제2기판부(500)의 저면에 접합되는 제2메탈부(700);로 이루어지는 것을 특징으로 한다.
본 발명의 제4실시예는 제1기판부(200)와 제2기판부(500)에 하부 반도체칩(310)과 상부 반도체칩(320)이 각각 실장되는 형태이다. 상기 제4실시예의 접합구조로서, 제1메탈부(600)는 하부반도체 칩(310)과 상부반도체 칩(320)에 각각 접착제에 의해 접합되고 반대편에 위치한 제1,2기판부(200),(500)에는 초음파 웰딩에 의해 접합되며, 제2메탈부(700)는 제1기판부(200)에 접착제에 의해 접합되고 제2기판부(500)에는 초음파 웰딩에 의해 접합된다. 이러한 접합구조는 제1,2,3 실시예와 약간의 차이점은 있으나 반도체 칩에 접합되는 제1메탈부(600)는 솔더와 같은 접착제로 접합되는 기술사상은 동일하다 할 수 있다.
다음, 본 발명의 제5실시예는 도 8에 도시한 것처럼, 패키지 몸체(1)의 몰딩부의 라인이 제1기판부(200) 및 제2기판부(500)의 노출면, 즉 각각의 금속층(220,520)보다 높거나(도 8a) 또는 낮은(도 8d) 단차(d)를 가지도록 설계되어 있다. 단차(d)의 크기는 5~100um인 것이 바람직하다.
　이와 같이 단차(d)를 부여하면, 반도체 패키지를 후속 공정에서 도시하지 않은 피장착부재에 장착하는 경우, 피장착부재에 구비된 히트 싱크(heat sink)에 열 전달 효율이 높은 그리이스(Greece) 또는 열테이프(thermal tape)를 도포하는 경우 그 도포층의 두께를 균일하게 유지할 수 있고, 반도체 패키지로부터 열을 신속하고 효율적으로 방출시킬 수 있다.
　이상에서 본 발명은 상기 실시예를 참고하여 설명하였지만 본 발명의 기술사상 범위 내에서 다양한 변형실시가 가능함은 물론이다.
본 발명의 양면 방열구조를 갖는 반도체 패키지 및 그 제조 방법은 전자 디바이스에 적용되어 다량으로 생산 가능하므로 산업상 이용가능성이 있다.

Claims (16)

  1. 패키지 몸체(100)의 내측 하부에 마련되며 하부면은 패키지 몸체(100)의 외부에 노출되도록 제1기판부(200)를 제공하는 단계;
    상기 제1기판부(200)의 상면에 반도체 칩(300)을 실장하는 단계;
    상기 제1기판부(200)에 부착하여 패키지 몸체의 외부로 연장되도록 리드프레임(400)을 장착하는 단계;
    상기 패키지 몸체(100)의 내측 상부에 마련되고 상면이 패키지 몸체(100)의 외부에 노출되도록 제2기판부(500)를 제공하는 단계;
    상기 반도체 칩(300)의 상면에 일측이 접합되고 타측이 제2기판부(500)의 저면에 접합되도록 제1메탈부(600)를 제공하는 단계;
    상기 제1기판부(200)의 상면에 일측이 접합되고 타측은 제2기판부(500)의 저면에 접합되도록 제2메탈부(700)를 제공하는 단계;를 포함하며,
    상기 제2기판부(500)의 저면에 제1메탈부(600)와 제2메탈부(700)의 타측을 접합하는 단계는: 초음파 주파수 15 ~ 45khz, 웰딩 작업 0.05 ~ 2초, 초음파 웰딩을 위한 압력은 공압으로 누르는 경우 0.05 ~ 0.7Mpa, 모터 구동으로 누르는 경우는 1Kgf ~ 150Kgf의 범위에서 초음파 용접을 수행하여 상기 제1메탈부(600) 및 상기 제2메탈부(700)의 일측에 "V" 자 또는 "U" 자 형태의 홈을 형성하는 단계를 포함하며,
    상기 제1메탈부(600)의 일측을 상기 반도체 칩(300)의 상면과 접합하는 단계 및 상기 제2메탈부(700)의 일측을 제1기판부(200)의 상면과 접합하는 단계는 상기 초음파 웰딩에 의하여 형성된 홈에 접착제를 충전하는 단계를 포함하여,
    마크툴 또는 몰드를 이용한 덴트 형성 또는 프레스 과정으로 홈을 형성하지 않고, 초음파 웰딩 공정에 수반하여 형성된 홈을 이용하여 접합한 것을 특징으로 하는 양면 방열구조를 갖는 반도체 패키지의 제조 방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 제1메탈부(600)와 제2메탈부(700)는 기둥형태의 메탈포스트로 각각 형성하는 것을 특징으로 하는 양면 방열구조를 갖는 반도체 패키지의 제조 방법.
  4. 제 1항에 있어서,
    상기 제1메탈부(600)는 절곡된 메탈클립으로 형성되고, 제2메탈부(700)는 기둥형태의 메탈포스트로 형성하는 것을 특징으로 하는 양면 방열구조를 갖는 반도체 패키지의 제조 방법.
  5. 제 1항에 있어서,
    상기 반도체 칩(300)은 제1기판부(200)에 복수로 구비되고, 각각의 반도체 칩(300) 마다 제1메탈부(600)가 각각 접합되도록 한 것을 특징으로 하는 양면 방열구조를 갖는 반도체 패키지의 제조 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제 1항에 있어서,
    상기 패키지 몸체(100)의 몰딩부의 최상면 및 최하면 라인은 제1기판부(200) 및 제2기판부(500)의 노출면의 라인보다 높거나 낮은 단차를 가지도록 한 것을 특징으로 하는 양면 방열구조를 갖는 반도체 패키지의 제조 방법.
  10. 제 9항에 있어서,
    상기 단차의 크기는 5~100um인 것을 특징으로 하는 양면 방열구조를 갖는 반도체 패키지의 제조 방법.
  11. 패키지 몸체(100)의 내측 하부에 마련되며 하부면이 패키지 몸체(100)의 외부에 노출되도록 제1기판부(200)를 제공하는 단계;
    상기 제1기판부(200)의 상면에 하부반도체 칩(310)을 실장하는 단계;,
    상기 제1기판부(200)에 부착하면서 패키지 몸체의 외부로 리드프레임(400)을 연장하는 단계;
    상기 패키지 몸체(100)의 내측 상부에, 상면이 패키지 몸체(100)의 외부에 노출되도록 제2기판부(500)를 제공하는 단계;
    상기 제2기판부(500)의 저면에 상부반도체 칩(320)을 실장하는 단계;,
    상기 하부반도체 칩(310)의 상면과 상부반도체 칩(320)의 저면에 각각 일측이 접합되고 타측은 반대편에 위치한 제1,2기판부(200),(500)에 각각 접합되도록 제1메탈부(600)를 제공하는 단계;
    상기 제1기판부(200)의 상면에 일측이 접합되고 타측은 제2기판부(500)의 저면에 접합되도록 제2메탈부(700)를 제공하는 단계;를 포함하며,
    상기 제1기판부(200) 및 제2기판부(500)에 제1메탈부(600)와 제2메탈부(700)의 타측을 접합하는 단계는: 초음파 주파수 15 ~ 45khz, 웰딩 작업 0.05 ~ 2초, 초음파 웰딩을 위한 압력은 공압으로 누르는 경우 0.05 ~ 0.7Mpa, 모터 구동으로 누르는 경우는 1Kgf ~ 150Kgf의 범위에서 초음파 용접을 수행하여 상기 제1메탈부(600) 및 상기 제2메탈부(700)의 일측에 "V" 자 또는 "U" 자 형태의 홈을 형성하는 단계를 포함하며,
    상기 제1메탈부(600)의 일측을 상기 하부 반도체 칩(310) 및 상부 반도체 칩(320)과 접합하는 단계 및 상기 제2메탈부(700)의 일측을 제1기판부(200)의 상면과 접합하는 단계는 상기 초음파 웰딩에 의하여 형성된 홈에 접착제를 충전하는 단계를 포함하여,
    마크툴 또는 몰드를 이용한 덴트 형성 또는 프레스 과정으로 홈을 형성하지 않고, 초음파 웰딩 공정에 수반하여 형성된 홈을 이용하여 접합한 것을 특징으로 하는 양면 방열구조를 갖는 반도체 패키지의 제조 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제 11항에 있어서,
    상기 패키지 몸체(100)의 몰딩부의 최상면 및 최하면 라인은 제1기판부(200) 및 제2기판부(500)의 노출면의 라인보다 높거나 낮은 단차를 가지는 것을 특징으로 하는 양면 방열구조를 갖는 반도체 패키지의 제조 방법.
KR1020187007360A 2017-02-22 2018-02-22 양면 방열구조를 갖는 반도체 패키지 및 그 제조 방법 Active KR101899788B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20170023416 2017-02-22
KR1020170023416 2017-02-22
PCT/KR2018/002184 WO2018155927A1 (ko) 2017-02-22 2018-02-22 양면 방열구조를 갖는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR101899788B1 true KR101899788B1 (ko) 2018-11-05

Family

ID=63167387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187007360A Active KR101899788B1 (ko) 2017-02-22 2018-02-22 양면 방열구조를 갖는 반도체 패키지 및 그 제조 방법

Country Status (6)

Country Link
US (1) US10249552B2 (ko)
JP (1) JP6655221B2 (ko)
KR (1) KR101899788B1 (ko)
CN (1) CN109661723B (ko)
DE (1) DE112018000108B4 (ko)
WO (1) WO2018155927A1 (ko)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200142951A (ko) 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR20200143301A (ko) 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR20210022271A (ko) * 2019-08-20 2021-03-03 제엠제코(주) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
KR20210071434A (ko) * 2019-12-06 2021-06-16 제엠제코(주) 반도체 패키지 및 그 제조 방법
KR20210117525A (ko) 2020-03-19 2021-09-29 제엠제코(주) 반도체 패키지 및 반도체 패키지 제조방법
KR102405276B1 (ko) 2022-01-26 2022-06-07 제엠제코(주) 반도체 패키지 및 이의 제조방법
US11482463B2 (en) 2019-06-14 2022-10-25 Jmj Korea Co., Ltd. Vertically attaching a chip to a substrate
KR102536643B1 (ko) 2022-11-28 2023-05-30 제엠제코(주) 반도체 패키지
KR20230131998A (ko) 2022-03-07 2023-09-15 제엠제코(주) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
US11908766B2 (en) 2021-04-05 2024-02-20 Jmj Korea Co., Ltd. Cooling system where semiconductor component comprising semiconductor chip and cooling apparatus are joined
KR20240110322A (ko) * 2023-01-06 2024-07-15 제엠제코(주) 반도체 패키지
KR20240132149A (ko) * 2023-02-24 2024-09-03 제엠제코(주) 접합기판, 양면기판 반도체 패키지, 접합기판 제조방법 및 양면기판 반도체 패키지 제조방법
WO2026005176A1 (ko) * 2024-06-27 2026-01-02 주식회사 엘엑스세미콘 전력 반도체 모듈
KR102924252B1 (ko) 2024-01-26 2026-02-12 제엠제코(주) 양면 방열 반도체 패키지 및 이의 제조방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102552077B1 (ko) * 2018-04-23 2023-07-06 현대자동차주식회사 적층형 파워 모듈 및 이의 제조 방법
US11088046B2 (en) * 2018-06-25 2021-08-10 Semiconductor Components Industries, Llc Semiconductor device package with clip interconnect and dual side cooling
US12176274B2 (en) * 2018-11-26 2024-12-24 Texas Instruments Incorporated Multi-die package with multiple heat channels
CN110335821B (zh) * 2019-06-03 2021-07-09 通富微电子股份有限公司 一种具有双面散热的半导体器件及其封装方法
US11469163B2 (en) * 2019-08-02 2022-10-11 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11894347B2 (en) * 2019-08-02 2024-02-06 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
CN110993511B (zh) * 2019-11-26 2021-10-12 通富微电子股份有限公司技术研发分公司 具有双面散热结构的半导体器件及封装器具、封装方法
US20220384297A1 (en) * 2020-01-21 2022-12-01 Rohm Co., Ltd. Semiconductor device
CN111403357B (zh) * 2020-03-31 2025-04-25 深圳市依思普林科技有限公司 双面散热功率模块
KR102371636B1 (ko) * 2020-04-23 2022-03-07 제엠제코(주) 양면 기판 반도체 제조 방법
KR102196397B1 (ko) * 2020-05-13 2020-12-30 제엠제코(주) 메탈포스트, 이를 포함하는 반도체 패키지 및 반도체 패키지 제조방법
KR102228945B1 (ko) * 2020-05-21 2021-03-17 제엠제코(주) 반도체 패키지 및 이의 제조방법
TWI767543B (zh) * 2020-10-05 2022-06-11 欣興電子股份有限公司 封裝結構
US11631626B2 (en) * 2020-10-05 2023-04-18 Unimicron Technology Corp. Package structure
CN112259513B (zh) * 2020-10-22 2023-09-26 湖南国芯半导体科技有限公司 一种双面散热功率模块及其封装方法
US20220223488A1 (en) * 2021-01-12 2022-07-14 Texas Instruments Incorporated Semiconductor packages including interface members for welding
JP7570298B2 (ja) * 2021-07-26 2024-10-21 三菱電機株式会社 半導体装置
KR20230090828A (ko) * 2021-12-15 2023-06-22 주식회사 엘엑스세미콘 양면 방열 전력반도체모듈 및 그 제조방법
CN117334664B (zh) * 2023-09-28 2024-09-06 海信家电集团股份有限公司 智能功率模块和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5374831B2 (ja) * 2006-08-29 2013-12-25 株式会社デンソー 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
JP2014060410A (ja) * 2008-04-09 2014-04-03 Fuji Electric Co Ltd 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2334814A (en) * 1998-02-25 1999-09-01 Motorola Inc Moulded electronic device package with a heat sink
KR100648509B1 (ko) 2000-12-06 2006-11-24 삼성전자주식회사 테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형반도체 칩 패키지 및 제조 방법
KR100475313B1 (ko) 2002-07-04 2005-03-10 에스티에스반도체통신 주식회사 접착테이프를 이용한 이중칩 반도체 패키지 조립방법
JP3956886B2 (ja) * 2002-11-22 2007-08-08 株式会社豊田自動織機 半導体モジュールおよび半導体モジュール用リード
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法
DE102007034491A1 (de) * 2007-07-24 2009-02-05 Siemens Ag Modul mit elektronischem Bauelement zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, dessen Herstellung und Kontaktierung
JP4571679B2 (ja) * 2008-01-18 2010-10-27 Ｏｋｉセミコンダクタ株式会社 半導体装置
TW201011869A (en) * 2008-09-10 2010-03-16 Cyntec Co Ltd Chip package structure
JP2011114176A (ja) * 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置
KR20120031697A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 패키지 적층 구조 및 그 제조 방법
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5869285B2 (ja) * 2011-10-07 2016-02-24 トヨタ自動車株式会社 半導体装置
JP5853724B2 (ja) * 2012-01-26 2016-02-09 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板の製造方法
JP6033011B2 (ja) * 2012-09-12 2016-11-30 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP5840102B2 (ja) * 2012-10-11 2016-01-06 三菱電機株式会社 電力用半導体装置
JP6003624B2 (ja) * 2012-12-26 2016-10-05 株式会社明電舎 半導体モジュール
US9275926B2 (en) * 2013-05-03 2016-03-01 Infineon Technologies Ag Power module with cooling structure on bonding substrate for cooling an attached semiconductor chip
KR101461197B1 (ko) 2013-08-01 2014-11-21 주식회사 루셈 방열 구조의 cof 형 반도체칩 패키지
US9555962B1 (en) * 2013-09-23 2017-01-31 David M Stravitz Waste containers with bag trapping structure
US10971476B2 (en) * 2014-02-18 2021-04-06 Qualcomm Incorporated Bottom package with metal post interconnections
KR20150129269A (ko) * 2014-05-09 2015-11-19 제엠제코(주) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
KR101755769B1 (ko) * 2014-10-29 2017-07-07 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5374831B2 (ja) * 2006-08-29 2013-12-25 株式会社デンソー 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
JP2014060410A (ja) * 2008-04-09 2014-04-03 Fuji Electric Co Ltd 半導体装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11482463B2 (en) 2019-06-14 2022-10-25 Jmj Korea Co., Ltd. Vertically attaching a chip to a substrate
KR20200143301A (ko) 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR102264132B1 (ko) 2019-06-14 2021-06-11 제엠제코(주) 반도체 패키지
KR20200142951A (ko) 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR20210022271A (ko) * 2019-08-20 2021-03-03 제엠제코(주) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
KR102231769B1 (ko) * 2019-08-20 2021-04-01 제엠제코(주) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
US11127663B2 (en) 2019-08-20 2021-09-21 Jmj Korea Co., Ltd. Semiconductor package having exposed heat sink for high thermal conductivity
KR20210071434A (ko) * 2019-12-06 2021-06-16 제엠제코(주) 반도체 패키지 및 그 제조 방법
KR102325114B1 (ko) * 2019-12-06 2021-11-11 제엠제코(주) 반도체 패키지의 제조 방법
KR20210117525A (ko) 2020-03-19 2021-09-29 제엠제코(주) 반도체 패키지 및 반도체 패키지 제조방법
US11908766B2 (en) 2021-04-05 2024-02-20 Jmj Korea Co., Ltd. Cooling system where semiconductor component comprising semiconductor chip and cooling apparatus are joined
KR102405276B1 (ko) 2022-01-26 2022-06-07 제엠제코(주) 반도체 패키지 및 이의 제조방법
KR20230131998A (ko) 2022-03-07 2023-09-15 제엠제코(주) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
KR102536643B1 (ko) 2022-11-28 2023-05-30 제엠제코(주) 반도체 패키지
KR20240110322A (ko) * 2023-01-06 2024-07-15 제엠제코(주) 반도체 패키지
KR102787134B1 (ko) * 2023-01-06 2025-03-26 제엠제코(주) 반도체 패키지 및 이를 이용한 인버터, 컨버터 또는 obc
KR20240132149A (ko) * 2023-02-24 2024-09-03 제엠제코(주) 접합기판, 양면기판 반도체 패키지, 접합기판 제조방법 및 양면기판 반도체 패키지 제조방법
KR102787122B1 (ko) * 2023-02-24 2025-03-27 제엠제코(주) 접합기판 제조방법 및 양면기판 반도체 패키지 제조방법
KR102924252B1 (ko) 2024-01-26 2026-02-12 제엠제코(주) 양면 방열 반도체 패키지 및 이의 제조방법
WO2026005176A1 (ko) * 2024-06-27 2026-01-02 주식회사 엘엑스세미콘 전력 반도체 모듈
WO2026005175A1 (ko) * 2024-06-27 2026-01-02 주식회사 엘엑스세미콘 전력 반도체 모듈 및 전력 변환 장치

Also Published As

Publication number Publication date
CN109661723B (zh) 2023-03-03
US20180240731A1 (en) 2018-08-23
JP2020503697A (ja) 2020-01-30
DE112018000108B4 (de) 2020-10-22
US10249552B2 (en) 2019-04-02
DE112018000108T5 (de) 2019-05-29
WO2018155927A1 (ko) 2018-08-30
JP6655221B2 (ja) 2020-02-26
CN109661723A (zh) 2019-04-19

Similar Documents

Publication Publication Date Title
KR101899788B1 (ko) 양면 방열구조를 갖는 반도체 패키지 및 그 제조 방법
US5686758A (en) Semiconductor device having integral structure of case and external connection terminals
KR101694657B1 (ko) 방열 구조를 갖는 반도체 패키지
CN103765577B (zh) 功率模块
US10943859B2 (en) Semiconductor device
CN110021590B (zh) 电源芯片集成模块、其制造方法及双面散热电源模块封装
CN113097173B (zh) 半导体封装及其制造方法
JP2011139059A (ja) 発光モジュール及びその製造方法
EP3931867B1 (en) Electric power converter device with improved integration of cooler frame
JP2006186170A (ja) 半導体装置
KR101754031B1 (ko) 양면 기판 노출형 반도체 패키지
KR20090050752A (ko) 반도체 패키지 및 그의 제조방법
JP5262983B2 (ja) モールドパッケージおよびその製造方法
JPH06302728A (ja) セラミック多層基板上におけるｌｓｉ放熱構造
JP4515810B2 (ja) 半導体装置およびその製造方法
JP2013254810A (ja) 貫通端子付き金属基板およびそれを用いた表面実装デバイス
KR20230131998A (ko) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
JP2006186000A (ja) 高出力半導体装置及びその製造方法
KR20130004395U (ko) 반도체 패키지
JP3984552B2 (ja) 半導体装置用パッケージの製造方法
JPH06232289A (ja) チップキャリア及びその製造方法
JPH0945821A (ja) 樹脂パッケージ型半導体装置およびその製造方法
JPH09129813A (ja) リードフレームおよびこれを用いた半導体装置
JP2012216657A (ja) 樹脂成形フレーム及び光半導体装置
WO2023017649A1 (ja) 半導体装置のパッケージ及び放熱型のリードフレーム

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R15-X000 Change to inventor requested

St.27 status event code: A-3-3-R10-R15-oth-X000

R16-X000 Change to inventor recorded

St.27 status event code: A-3-3-R10-R16-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P18-X000 Priority claim added or amended

St.27 status event code: A-2-2-P10-P18-nap-X000

PA0302 Request for accelerated examination

St.27 status event code: A-1-2-D10-D17-exm-PA0302

St.27 status event code: A-1-2-D10-D16-exm-PA0302

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 8

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000