[go: up one dir, main page]

KR101754031B1 - 양면 기판 노출형 반도체 패키지 - Google Patents

양면 기판 노출형 반도체 패키지 Download PDF

Info

Publication number
KR101754031B1
KR101754031B1 KR1020160073548A KR20160073548A KR101754031B1 KR 101754031 B1 KR101754031 B1 KR 101754031B1 KR 1020160073548 A KR1020160073548 A KR 1020160073548A KR 20160073548 A KR20160073548 A KR 20160073548A KR 101754031 B1 KR101754031 B1 KR 101754031B1
Authority
KR
South Korea
Prior art keywords
module unit
lead frame
substrate
lead
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160073548A
Other languages
English (en)
Inventor
최윤화
최순성
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020160073548A priority Critical patent/KR101754031B1/ko
Application granted granted Critical
Publication of KR101754031B1 publication Critical patent/KR101754031B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 하나의 반도체 패키지를 구성함에, 반도체 칩이 각각 부착된 한 쌍의 기판을 상,하부면에 각각 노출되는 형태로 형성하고 한 쌍의 기판을 서로 연결하는 리드프레임을 효과적으로 결합하여 반도체 패키지의 용량을 높이면서 각 구성들이 견고하게 결합된 구조를 갖는 양면 기판 노출형 반도체 패키지에 관한 것이다.
즉, 본 발명은 상면에 전도성 재질의 회로패턴이 형성되고 하면에 방열층으로 구성된 기판과 상기 기판의 상면에 실장되는 반도체 칩으로 구성되는 제 1모듈부와, 상기 제 1모듈부와 대응되는 구조로 기판과 반도체 칩으로 구성되는 제 2모듈부와,상기 제 1모듈부와 제 2모듈부는 서로 일정간격 이격공간을 형성하며 마주보도록 배치되고, 상기 이격공간 내에 제 1모듈부와 제 2모듈부의 기판에 연결되는 리드프레임과, 상기 제 1모듈부와 제 2모듈부를 이격공간과 주위를 감싸는 형태로 패키지 몸체;가 형성되어 이루어지되 상기 패키지 몸체는 제 1,2모듈부의 방열층이 각각 외부로 노출될 수 있도록 한 것을 특징으로 한다.

Description

양면 기판 노출형 반도체 패키지{Semiconductor chip package}
본 발명은 하나의 반도체 패키지를 구성함에, 반도체 칩이 각각 부착된 한 쌍의 기판을 상,하부면에 각각 노출되는 형태로 형성하고 한 쌍의 기판을 서로 연결하는 리드프레임을 효과적으로 결합하여 반도체 패키지의 용량을 높이면서 각 구성들이 견고하게 결합된 구조를 갖는 양면 기판 노출형 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지는 기판에 반도체 칩을 실장하고, 클립 또는 본딩 와이어로 반도체 칩과 리드프레임을 연결한 구조의 단일 모듈에 EMC(Epoxy molding compound)와 같은 열경화성 소재로 몰딩하여 패키지 몸체를 형성하여 이루어진다.
그러나 이러한 단일 모듈로 이루어진 반도체 패키지는 그만큼 용량 및 기능의 한계가 발생하기 때문에, 하나의 반도체 패키지 내에 복수의 모듈로 구성하여 이를 극복하고자 한 기술들이 개발되어 왔다.
아래에는 이와 관련된 선행기술을 살펴보고자 한다.
① 등록특허 제 10-1504955호(양면 실장형 반도체 패키지)에는 양면에 전자 소자가 실장된 제 1기판과 상기 제 1기판의 하면과 접합되며 내부에 중공부가 형성되어 상상기 제 1기판의 하면에 실장된 전자 소자가 상기 중공부 내에 수용되는 제 2기판 및 상기 제 1기판과 상기 제 2기판 사이에 밀착되어 형성되는 절연층을 포함하되, 상기 제 1기판에 돌기 또는 홈이 형성되는 기술이 제시되어 있다.
그러나 상기 선행기술은 중공부에 의해 제 2기판의 구성이 제 1기판 만큼 크게 형성할 수 없어 반도체 패키지의 용량을 효과적으로 늘릴 수 없으며, 구조적으로 제 2기판을 제 1기판에 부착한 정도에 지나지 않아 종래의 단일모듈로 이루어진 반도체 패키지와 크게 다르지 않다.
② 공개특허 제 10-2010-0075204호(스터드 범프를 이용한 적층형 반도체 패키지, 반도체 패키지 모듈, 및 그 제조방법)에는 제 1 반도체 패키지와 상기 제 1 반도체 패키지 상에 적층된 제 2 반도체 패키지로 이루어지되, 상기 제 1 반도체 패키지는 제 1 회로 기판 및 상기 제 1 회로 기판으로부터 상향 신장된 적어도 하나의 도전 부재를 포함하고 상기 제 2 반도체 패키지는 제 2 회로 기판 및 상기 제 2 회로 기판으로부터 상기 제 1 반도체 패키지의 상기 적어도 하나의 도전 부재 내부로 침투되어 상기 제 1 반도체 패키지와 상기 제 2 반도체 패키지를 전기적으로 연결된 구성이 제시되어 있다.
상기 선행기술은 제 1반도체 패키지 상부에 제 2반도체 패키지를 적층시킨 형태로서, 스터드 범프의 배치로 인해 구조적으로 하부에 놓여진 반도체 패키지의 크기가 상대적으로 작아질 수 밖에 없으며, 적층구조여서 상부의 반도체 패키지의 방열기능이 저하될 수밖에 없다..
③ 등록특허 제 10-0475313호(접착테이프를 이용한 이중칩 반도체 패키지 조립방법)에는 반도체 패키지 조립공정에 사용되는 골격재의 칩 패들(paddle)에 다이접착을 위한 접착층을 형성하는 제 1 단계와, 상기 접착층에 제 1 반도체 칩을 부착하는 제 2 단계; 및 상기 제 1 반도체 칩 위에 밑면에 다이 접착을 위한 접착테이프가 부착된 제 2 반도체 칩을 부착하는 제 3 단계로 이루어지는 기술이 제시되어 있다.
상기 선행기술은 제 1반도체 칩과 제 2반도체 칩을 액상의 에폭시 및 접착테이프로 부착하는 기술로서, 이 기술 역시 적층구조로 이루어지기 때문에 반도체 패키지의 방열효과가 저하될 수밖에 없고, 구조적으로 반도체 칩을 효과적으로 배치할 수 없는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로,
하나의 반도체 패키지에 반도체 칩이 각각 부착된 한 쌍의 기판을 구성하고 기판 사이에 리드프레임을 효과적으로 결합하여 반도체 패키지의 용량을 높이면서 각 구성들이 견고하게 결합된 구조를 갖는 반도체 패키지를 제공함에 목적이 있다.
또한 기판과 반도체 칩으로 구성되는 모듈부를 효과적으로 배치하여 외부충격이 내부구성으로 직접 전달되는 것을 방지하여 제품의 안정성을 높일 수 있고, 각 모듈부의 방열층을 외부로 노출시켜 반도체 패키지의 방열효과를 높이고자 함에 또 다른 목적이 있다.
본 발명은 상면에 전도성 재질의 회로패턴이 형성되고 하면에 방열층으로 구성된 기판과 상기 기판의 상면에 실장되는 반도체 칩으로 구성되는 제 1모듈부와, 상기 제 1모듈부와 대응되는 구조로 기판과 반도체 칩으로 구성되는 제 2모듈부와,상기 제 1모듈부와 제 2모듈부는 서로 일정간격 이격공간을 형성하며 마주보도록 배치되고, 상기 이격공간 내에 제 1모듈부와 제 2모듈부의 기판에 연결되는 리드프레임과, 상기 제 1모듈부와 제 2모듈부를 이격공간과 주위를 감싸는 형태로 패키지 몸체;가 형성되어 이루어지되 상기 패키지 몸체는 제 1,2모듈부의 방열층이 각각 외부로 노출될 수 있도록 한 것을 특징으로 한다.
또한 상기 제 1,2모듈부의 반도체 칩은 기판의 회로패턴 상면에 솔더와 같은 전도성 접착제에 의해 부착되는 것을 특징으로 한다.
또한 상기 리드프레임은 초음파 웰딩 방식 또는 초음파 웰딩 및 전도성 접착제의 혼합된 방식으로 접합되는 것을 특징으로 한다.
또한 상기 리드프레임;은 제 1모듈부의 회로패턴에 연결되고 일부는 패키지 몸체의 외부로 연장되는 제 1리드프레임과, 제 2모듈부의 회로에 연결되는 제 2리드프레임이 각각 분리된 형태로 구비되어, 상기 리드프레임 접합시 제 1리드프레임이 연결되는 제 1접합부와, 제 2리드프레임이 연결되는 제 2접합부와, 제 1,2리드프레임이 서로 연결되는 제 3접합부로 접합이 이루어지는 것을 특징으로 한다.
또한 상기 리드프레임;은 제 1모듈부의 회로패턴에 연결되고 일부는 패키지 몸체의 외부로 연장되는 제 1리드프레임과, 제 2모듈부의 회로에 연결되는 제 2리드프레임이 일체로 이루어진 형태로 구비되어, 상기 리드프레임 접합시 제 1리드프레임이 연결되는 제 1접합부와, 제 2리드프레임이 연결되는 제 2접합부로 접합이 이루어지는 것을 특징으로 한다.
또한 상기 리드프레임;은 제 1모듈부의 회로패턴에 연결되는 제 1리드블럭과, 제 2모듈부의 회로패턴에 연결되는 제 2리드블럭과, 제 1,2리드블럭 사이에 위치하여 연결되고 일부는 패키지 몸체의 외부로 연장되는 아웃터 리드가 각각 분리된 형태로 구비되어, 상기 리드프레임 접합시 제 1 리드블럭이 연결되는 제 1접합부와, 제 2 리드블럭이 연결되는 제 2접합부와, 아웃터 리드의 양쪽에 각각 제 1 리드블럭 및 제 2 리드블럭에 공통으로 연결되는 제 3접합부로 접합이 이루어지는 것을 특징으로 한다.
본 발명은 하나의 반도체 패키지에 반도체 칩이 각각 부착된 한 쌍의 기판을 구성하고 기판 사이에 리드프레임을 효과적으로 결합하여 반도체 패키지의 용량을 높이면서 각 구성들이 견고하게 결합될 수 있는 효과가 있다.
또한 기판과 반도체 칩으로 구성되는 모듈부를 효과적으로 배치하여 외부충격이 내부구성으로 직접 전달되는 것을 방지하여 제품의 안정성을 높일 수 있고, 각 모듈부의 방열층을 외부로 노출시켜 반도체 패키지의 방열효과를 높일 수 있다.
아울러 리드프레임을 초음파웰딩 방식으로 접합함에 따라 접합 품질이 향상되고 환경오염 물질 발생을 방지할 수 있으며, 자동 제어에 의해 생산성을 제고[提高]할 수 있는 효과가 있다.
도 1은 본 발명의 양면 기판 노출형 반도체 패키지를 나타낸 도면
도 2 내지 3은 본 발명의 제 1실시예를 나타낸 도면
도 4 내지 5는 본 발명의 제 2실시예를 나타낸 도면
도 6 내지 7은 본 발명의 제 3실시예를 나타낸 도면
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 그리고 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명의 양면 기판 노출형 반도체 패키지는 도 1에 도시한 바와 같이, 상면에 전도성 재질의 회로패턴(120)이 형성되고 하면에 방열층(130)으로 구성된 기판(110)과 상기 기판(110)의 상면에 실장되는 반도체 칩(140)으로 구성되는 제 1모듈부(100)와, 상기 제 1모듈부(100)와 대응되는 구조로 기판(210)과 반도체 칩(240)으로 구성되는 제 2모듈부(200)와, 상기 제 1모듈부(100)와 제 2모듈부(200)는 서로 일정간격 이격공간을 형성하며 마주보도록 배치되고, 상기 이격공간 내에 제 1모듈부(100)와 제 2모듈부(200)의 기판(110)(210)에 연결되는 리드프레임과, 상기 제 1모듈부(100)와 제 2모듈부(200)를 이격공간과 주위를 감싸는 형태로 패키지 몸체(400);가 형성되어 이루어지되 상기 패키지 몸체(400)는 제 1,2모듈부(100)(200)의 방열층(130)(230)이 각각 외부로 노출될 수 있도록 한 것을 특징으로 한다.
본 발명은 상, 하부에 각각 제 1모듈부(100)와 제 2모듈부(200)가 마주보도록 배치되고 제 1모듈부(100)와 제 2모듈부(200)의 사이에는 리드프레임(300)이 접합되며, 제 1모듈부(100)와 제 2모듈부(200)를 보호하는 패키지 몸체(400)로 이루어져 있으며, 각 모듈부 구비된 기판(110)(210)의 일면은 각각 패키지 몸체(400)에 의해 상, 하부에 해당하는 외부로 노출되는 구조로 되어 있다.
상기 제 1모듈부(100)는 상면에 전도성 재질의 회로패턴(120)이 형성되어 있고 하면에는 방열층(130)이 형성된 기판(110)과, 기판(110)의 회로패턴(120) 상면에 반도체 칩(140)이 솔더(150)와 같은 전도성 접착제에 의해 실장되는 구조로 되어 있다.
상기 기판(110)은 세라믹(Al2O3)이나 AIN(Aluminum Nitride Substrate) 재질 등으로 이루어진 것이 사용될 수 있으며, 이러한 기판(110)을 흔히 PCB 기판(110)이라고도 한다. 그리고 상기 기판(110)의 상면에 형성된 회로패턴(120)은 일 예로 구리 재질의 인쇄 패턴이 사용되며 이러한 회로패턴(120)은 반도체 칩(140)의 종류에 따라 다양한 패턴의 데이터 라인, 전원 공급 라인 및 패드 등을 포함한다. 아울러 상기 기판(110)의 하면에 형성된 방열층(130)은 구리와 같은 열전도성이 높은 재질로 이루어지며 반도체 패키지의 외부에 노출되어 방열작용을 한다.
상기 반도체 칩(140)은 회로패턴(120) 위에 실장된다. 반도체 칩(140)으로는 전력용 반도체 칩(140)을 비롯한 다양한 칩 셋(디바이스)이 적용될 수 있으며, 전도성 재질의 솔더(150)에 의해 회로패턴(120)에 접합된다. 이때 전력용 반도체 칩(140) 소자를 적용한 경우에는 에폭시 솔더(epoxy solder)를 사용하는 것이 대전력 공급에 적합하다. 상기 에폭시 솔더는 솔리드(solid) 상태의 메탈과 리퀴드(liquid) 상태의 에폭시가 혼합된 것을 사용하며, 그에 따라 반도체 칩(140)을 기판(110) 위에 실장시 메탈이 반도체 칩(140)과 접촉하고 그 외측 둘레를 따라 에폭시가 감싸는 구조가 된다.
또한 상기 회로패턴(120) 위에 실장된 반도체 칩(140)은 도시된 바와 같이 본딩 와이어(B-W)에 의해 회로패턴(120)과 연결(interconnection)된다. 그 외 클립(미도시)에 의해 회로패턴(120)과 연결될 수도 있다.
상기 제 2모듈부(200)는 제 1모듈부(100)와 대응되는 형태로 회로패턴(220) 및 방열층(230)을 포함한 기판(210)과 반도체 칩(240)으로 구성되어 있으며, 구성에 따른 상세한 설명은 앞서 설명하였기 때문에 생략하고자 한다.
본 발명의 리드프레임(300)은 일부가 기판(110)의 회로패턴(120)에 접합되고 일부는 패키지 몸체(400)의 외부로 연장되는 형태가 되어 전원을 공급받거나, 데이터 신호를 전송하거나 혹은 그라운드 단자 등으로 사용되는 것으로, 하나의 반도체 칩(140) 패키지에 다수개 구비되며, 상기 리드프레임(300)은 초음파 웰딩 방식 또는 초음파 웰딩 및 솔더와 같은 전도성 접착제의 혼합된 방식으로 접합된다.
상기 초음파 웰딩(ULTRASONIC WELDING) 방식은 별도의 초음파 웰딩 접합장치(미도시)를 통해 접합이 이루어지는 것으로서, 접합하고자 하는 소재면에 정하중을 가하면서 초음파진동에 의해 진동마찰열을 발생시켜 압접하는 방식이다. 이와 같이 초음파웰딩 방식으로 접합함에 따라 접합 품질이 향상되고 환경오염 물질 발생을 방지할 수 있으며, 자동 제어에 의해 생산성을 제고[提高]할 수 있는 효과가 있다.
상기 패키지 몸체(400)는 몰드(Mold)를 통해 성형이 이루어지는 것으로 EMC(Epoxy molding compound)와 같은 열경화성 소재가 사용되며, 제 1모듈부(100)와 제 2모듈부(200)의 이격공간에 충분히 채워지고 그 주위를 감싸도록 형성되기 때문에, 각 구성들의 배치가 안정적으로 될 수 있으며 외부충격이 내부구성으로 직접 전달되는 것을 방지하여 제품의 안정성을 높일 수 있고, 제 1모듈부(100)와 제 2모듈부(200)의 방열층(130)(230)을 각각 외부로 노출함으로써 반도체 패키지의 방열효과를 높일 수 있는 구조가 되는 것이다.
아래에는 본 발명의 리드프레임(300)이 결합되는 구성 및 구조를 3가지 형태의 실시예로 설명하고자 한다.
실시예 1은 리드프레임(300);의 구성이 도 2에 도시한 바와 같이, 제 1모듈부(100)의 회로패턴(120)에 연결되고 일부는 패키지 몸체(400)의 외부로 연장되는 제 1리드프레임(310)과, 제 2모듈부(200)의 회로에 연결되는 제 2리드프레임(320)이 각각 분리된 형태로 구비되어 있다.
실시예 1의 접합되는 부분은 도 3에 도시한 바와 같이 상기 제 1리드프레임(310)이 연결되는 제 1접합부(510)와, 제 2리드프레임(320)이 연결되는 제 2접합부(520)와, 제 1,2리드프레임(310)(320)이 서로 연결되는 제 3접합부(530)로 이루어져 리드프레임(300)의 접합이 이루어진다. 여기서 제 1접합부(510), 제 2접합부(520), 제 3접합부(530) 모두 초음파 웰딩 방식으로 접합이 이루어질 수 있으며, 제 3접합부(530)를 제외한 제1,2접합부는 초음파 웰딩 방식이 아닌 솔더와 같은 전도성 접착제에 의해 접합이 이루어질 수 있다.
실시예 2는 리드프레임(300);의 구성이 도 4에 도시한 바와 같이, 제 1모듈부(100)의 회로패턴(120)에 연결되고 일부는 패키지 몸체(400)의 외부로 연장되는 제 1리드프레임(310)과, 제 2모듈부(200)의 회로에 연결되는 제 2리드프레임(320)이 일체로 이루어진 형태로 구비되어 있다. 즉, 제 1리드프레임(310)과 제 2리드프레임(320)간의 접합과정 없이 일체로 절곡되어 형성한 것이다.
이러한 실시예 2의 접합되는 부분은 도 5에 도시한 바와 같이 상기 제 1리드프레임(310)이 연결되는 제 1접합부(510)와, 제 2리드프레임(320)이 연결되는 제 2접합부(520)로 리드프레임의 접합이 이루어지며, 상기 제 1접합부(510)와 제 2접합부(520)는 초음파 웰딩 방식에 의해 접합될 수 있고 초음파 웰딩 방식이 아닌 솔더와 같은 전도성 접착제에 의해 접합이 이루어질 수 있다.
실시예 3은 리드프레임(300)의 구성이 도 6에 도시한 바와 같이, 제 1모듈부(100)의 회로패턴(120)에 연결되는 제 1리드블럭(330)과, 제 2모듈부(200)의 회로패턴(120)에 연결되는 제 2리드블럭(340)과, 제 1,2리드블럭(330)(340) 사이에 위치하여 연결되고 일부는 패키지 몸체(400)의 외부로 연장되는 아웃터 리드(350)가 각각 분리된 형태로 구비되어 있다. 그리고 상기 제 1,2리드블럭(330)(340)은 금속재질의 사각형의 블럭 형태로 이루어진다.
상기 실시예 3의 접합되는 부분은 도 7에 도시한 바와 같이 상기 제 1리드블럭(330)이 연결되는 제 1접합부(510)와, 제 2리드블럭(340)이 연결되는 제 2접합부(520)와, 아웃터 리드(350)의 양쪽에 각각 제 1리드블럭(330) 및 제 2리드블럭(340)에 공통으로 연결되는 제 3접합부(530)로 리드프레임(300)의 접합이 이루어지는데, 상기 리드블록과 회로패턴(120)이 접합되는 제 1,2접합부(510)(520)는 초음파 웰딩 방식에 의해 접합이 이루어지며 아웃터 리드(350)가 접합되는 제 3접합부(530)는 솔더와 같은 전도성 접착제에 의해 접합되는 것이 바람직하다.
이상에서 본 발명은 상기 실시예를 참고하여 설명하였지만 본 발명의 기술사상 범위 내에서 다양한 변형실시가 가능함은 물론이다.
100 : 제 1모듈부 110 : 기판
120 : 회로패턴 130 : 방열층
140 : 반도체 칩 150 : 솔더
200 : 제 2모듈부 210 : 기판
220 : 회로패턴 230 : 방열층
240 : 반도체 칩 250 : 솔더
B-W : 본딩 와이어 300 : 리드 프레임
310 : 제 1리드프레임 320 : 제 2리드프레임
330 : 제 1리드블럭 340 : 제 2리드블럭
350 : 아웃터 리드 400 : 패키지 몸체
510 : 제 1접합부 520 : 제 2접합부
530 : 제 3접합부

Claims (6)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 상면에 전도성 재질의 회로패턴(120)이 형성되고 하면에 방열층(130)으로 구성된 기판(110)과 상기 기판(110)의 상면에 실장되는 반도체 칩(140)으로 구성되는 제 1모듈부(100)와,
    상기 제 1모듈부(100)와 대응되는 구조로 기판(210)과 반도체 칩(240)으로 구성되는 제 2모듈부(200)와,
    상기 제 1모듈부(100)와 제 2모듈부(200)는 서로 일정 간격 이격 공간을 형성하며 마주보도록 배치되고, 상기 이격공간 내에 제 1모듈부(100)와 제 2모듈부(200)의 기판(110)(210)에 연결되는 리드프레임(300)과,
    상기 제 1모듈부(100)와 제 2모듈부(200)의 이격 공간을 봉지하는 패키지 몸체(400);가 형성되어 이루어지되 상기 패키지 몸체(400)는 제 1,2모듈부(100)(200)의 방열층(130)(230)이 각각 외부로 노출될 수 있도록 하고,
    상기 리드프레임(300);은
    제 1모듈부(100)의 회로패턴(120)에 연결되고 일부는 패키지 몸체(400)의 외부로 연장되는 제 1리드프레임(310)과, 제 2모듈부(200)의 회로에 연결되는 제 2리드프레임(320)이 각각 분리된 형태로 구비되어,
    상기 리드프레임(300) 접합시 제 1리드프레임(310)이 연결되는 제 1접합부(510)와, 제 2리드프레임(320)이 연결되는 제 2접합부(520)와, 제 1,2리드프레임이 서로 연결되는 제 3접합부(530)로 접합이 이루어지는 것을 특징으로 하는 양면 기판 노출형 반도체 패키지
  5. 상면에 전도성 재질의 회로패턴(120)이 형성되고 하면에 방열층(130)으로 구성된 기판(110)과 상기 기판(110)의 상면에 실장되는 반도체 칩(140)으로 구성되는 제 1모듈부(100)와,
    상기 제 1모듈부(100)와 대응되는 구조로 기판(210)과 반도체 칩(240)으로 구성되는 제 2모듈부(200)와,
    상기 제 1모듈부(100)와 제 2모듈부(200)는 서로 일정 간격 이격 공간을 형성하며 마주보도록 배치되고, 상기 이격공간 내에 제 1모듈부(100)와 제 2모듈부(200)의 기판(110)(210)에 연결되는 리드프레임(300)과,
    상기 제 1모듈부(100)와 제 2모듈부(200)의 이격 공간을 봉지하는 패키지 몸체(400);가 형성되어 이루어지되 상기 패키지 몸체(400)는 제 1,2모듈부(100)(200)의 방열층(130)(230)이 각각 외부로 노출될 수 있도록 하고
    상기 리드프레임(300);은
    제 1모듈부(100)의 회로패턴(120)에 연결되고 일부는 패키지 몸체(400)의 외부로 연장되는 제 1리드프레임(310)과, 제 2모듈부(200)의 회로에 연결되는 제 2리드프레임(320)이 일체로 이루어진 형태로 구비되어,
    상기 리드프레임(300) 접합시 제 1리드프레임(310)이 연결되는 제 1접합부(510)와, 제 2리드프레임(320)이 연결되는 제 2접합부(520)로 접합이 이루어지는 것을 특징으로 하는 양면 기판 노출형 반도체 패키지
  6. 상면에 전도성 재질의 회로패턴(120)이 형성되고 하면에 방열층(130)으로 구성된 기판(110)과 상기 기판(110)의 상면에 실장되는 반도체 칩(140)으로 구성되는 제 1모듈부(100)와,
    상기 제 1모듈부(100)와 대응되는 구조로 기판(210)과 반도체 칩(240)으로 구성되는 제 2모듈부(200)와,
    상기 제 1모듈부(100)와 제 2모듈부(200)는 서로 일정 간격 이격 공간을 형성하며 마주보도록 배치되고, 상기 이격공간 내에 제 1모듈부(100)와 제 2모듈부(200)의 기판(110)(210)에 연결되는 리드프레임(300)과,
    상기 제 1모듈부(100)와 제 2모듈부(200)의 이격 공간을 봉지하는 패키지 몸체(400);가 형성되어 이루어지되 상기 패키지 몸체(400)는 제 1,2모듈부(100)(200)의 방열층(130)(230)이 각각 외부로 노출될 수 있도록 하고,
    상기 리드프레임(300);은
    제 1모듈부(100)의 회로패턴(120)에 연결되는 제 1리드블럭(330)과, 제 2모듈부(200)의 회로패턴(120)에 연결되는 제 2리드블럭(340)과, 제 1,2리드블럭(330)(340) 사이에 위치하여 연결되고 일부는 패키지 몸체(400)의 외부로 연장되는 아웃터 리드(350)가 각각 분리된 형태로 구비되어,
    상기 리드프레임(300) 접합시 제 1 리드블럭이 연결되는 제 1접합부(510)와, 제 2 리드블럭이 연결되는 제 2접합부(520)와, 아웃터 리드(350)의 양쪽에 각각 제 1리드블럭(330) 및 제 2리드블럭(340)에 공통으로 연결되는 제 3접합부(530)로 접합이 이루어지는 것을 특징으로 하는 양면 기판 노출형 반도체 패키지
KR1020160073548A 2016-06-14 2016-06-14 양면 기판 노출형 반도체 패키지 Active KR101754031B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160073548A KR101754031B1 (ko) 2016-06-14 2016-06-14 양면 기판 노출형 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160073548A KR101754031B1 (ko) 2016-06-14 2016-06-14 양면 기판 노출형 반도체 패키지

Publications (1)

Publication Number Publication Date
KR101754031B1 true KR101754031B1 (ko) 2017-07-07

Family

ID=59353878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160073548A Active KR101754031B1 (ko) 2016-06-14 2016-06-14 양면 기판 노출형 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101754031B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190140238A (ko) 2018-06-11 2019-12-19 제엠제코(주) 음각 패턴이 형성된 반도체 칩 패키지
KR20210103302A (ko) * 2020-02-13 2021-08-23 엘지마그나 이파워트레인 주식회사 전력 모듈
US11367666B2 (en) 2017-09-29 2022-06-21 Jmj Korea Co., Ltd. Clip, lead frame, and substrate used in semiconductor package having engraved pattern formed thereon and the semiconductor package comprising the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2831864B2 (ja) 1991-03-30 1998-12-02 サムスン エレクトロニクス カンパニー リミテッド 半導体パッケージ及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2831864B2 (ja) 1991-03-30 1998-12-02 サムスン エレクトロニクス カンパニー リミテッド 半導体パッケージ及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367666B2 (en) 2017-09-29 2022-06-21 Jmj Korea Co., Ltd. Clip, lead frame, and substrate used in semiconductor package having engraved pattern formed thereon and the semiconductor package comprising the same
KR20190140238A (ko) 2018-06-11 2019-12-19 제엠제코(주) 음각 패턴이 형성된 반도체 칩 패키지
KR20210103302A (ko) * 2020-02-13 2021-08-23 엘지마그나 이파워트레인 주식회사 전력 모듈
KR102733494B1 (ko) * 2020-02-13 2024-11-25 엘지마그나 이파워트레인 주식회사 전력 모듈

Similar Documents

Publication Publication Date Title
US10249552B2 (en) Semiconductor package having double-sided heat dissipation structure
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
KR100307465B1 (ko) 파워모듈
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
JP2004172489A (ja) 半導体装置およびその製造方法
CN104733419A (zh) 三维空间封装结构及其制造方法
KR102196397B1 (ko) 메탈포스트, 이를 포함하는 반도체 패키지 및 반도체 패키지 제조방법
CN103534796B (zh) 半导体装置和半导体装置的制造方法
WO2004112129A1 (ja) 電子装置
JPS6376444A (ja) チツプキヤリア
KR101754031B1 (ko) 양면 기판 노출형 반도체 패키지
JP5169800B2 (ja) 電子装置
JP2017123360A (ja) 半導体モジュール
KR100598652B1 (ko) 반도체장치
JP3109847U (ja) 特性インピーダンスを低減できる樹脂パッケージ半導体装置
JP2013065887A (ja) 電子装置
US20230036995A1 (en) Power supply module and power device
JPS63190363A (ja) パワ−パツケ−ジ
KR100444168B1 (ko) 반도체패키지
JP2005167072A (ja) 半導体装置およびその製造方法
KR102552424B1 (ko) 반도체 패키지
CN220627801U (zh) 电子器件
US20240006370A1 (en) Chip package with heat dissipation plate and manufacturing method thereof
JP2000124578A (ja) ハイブリッドモジュール及びその製造方法
JP2008270511A (ja) 電子装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160614

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20161007

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20160614

Patent event code: PA03021R01I

Comment text: Patent Application

PA0302 Request for accelerated examination

Patent event date: 20161108

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20160614

Patent event code: PA03021R01I

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170309

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170627

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170628

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170628

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200629

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210607

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220524

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20230615

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20240618

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20250616

Start annual number: 9

End annual number: 9