[go: up one dir, main page]

KR101896972B1 - 패키지 기판 및 이를 갖는 반도체 패키지 - Google Patents

패키지 기판 및 이를 갖는 반도체 패키지 Download PDF

Info

Publication number
KR101896972B1
KR101896972B1 KR1020110093788A KR20110093788A KR101896972B1 KR 101896972 B1 KR101896972 B1 KR 101896972B1 KR 1020110093788 A KR1020110093788 A KR 1020110093788A KR 20110093788 A KR20110093788 A KR 20110093788A KR 101896972 B1 KR101896972 B1 KR 101896972B1
Authority
KR
South Korea
Prior art keywords
pad
dummy
signal
bump
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110093788A
Other languages
English (en)
Other versions
KR20130030370A (ko
Inventor
강태규
진호태
문태호
최일수
이종은
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110093788A priority Critical patent/KR101896972B1/ko
Priority to US13/599,838 priority patent/US8698311B2/en
Publication of KR20130030370A publication Critical patent/KR20130030370A/ko
Priority to US14/206,002 priority patent/US20140191397A1/en
Application granted granted Critical
Publication of KR101896972B1 publication Critical patent/KR101896972B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

패키지 기판은 절연 기판, 더미 패드, 신호 패드 및 플러그를 포함한다. 절연 기판의 상부면에는 동일한 두께를 갖는 신호 범프와 더미 범프를 매개로 반도체 칩이 안치된다. 더미 패드는 상기 절연 기판의 상부면에 형성되어, 상기 더미 범프와 연결된다. 신호 패드는 상기 절연 기판의 상부면에 형성되어 상기 신호 범프와 연결된다. 신호 패드는 상기 더미 패드의 상부면보다 돌출된 상부면을 갖는다. 플러그는 상기 절연 기판의 상부면을 통해서 노출되어 상기 신호 패드와 상기 더미 패드와 연결된 상단, 및 상기 절연 기판의 하부면을 통해서 노출된 하단을 갖는다. 따라서, 상기된 패키지 기판을 갖는 반도체 패키지는 강한 결합력을 가지면서 향상된 전기적 연결 신뢰성을 갖게 된다.

Description

패키지 기판 및 이를 갖는 반도체 패키지{PACKAGE SUBSTRATE AND SEMICONDUCTOR PACKAGE INCLUDING THE SAME}
본 발명은 패키지 기판 및 이를 갖는 반도체 패키지에 관한 것으로서, 보다 구체적으로는 도전성 범프들을 매개로 반도체 칩이 실장되는 패키지 기판, 및 이러한 패키지 기판을 포함하는 반도체 패키지에 관한 것이다.
일반적으로, 반도체 기판에 여러 가지 반도체 공정들을 수행하여 복수개의 반도체 칩들을 형성한다. 그런 다음, 각 반도체 칩들을 인쇄회로기판에 실장하기 위해서, 반도체 칩에 대해서 패키징 공정을 수행하여 반도체 패키지를 형성한다.
반도체 패키지는 패키지 기판, 패키지 기판의 상부에 배치된 반도체 칩, 및 반도체 칩과 패키지 기판 사이에 개재된 신호 범프를 포함한다. 신호 범프는 반도체 칩의 본딩 패드와 패키지 기판의 신호 패드를 전기적으로 연결시킨다. 반도체 칩의 하부면에는 본딩 패드를 노출시키는 패시베이션막이 형성된다. 따라서, 패시베이션막의 하부면이 본딩 패드의 하부면보다 아래로 돌출된다.
한편, 패키지 기판과 반도체 칩 사이의 결합력을 강화시키기 위해서, 더미 범프가 패키지 기판과 반도체 칩 사이에 개재된다. 더미 범프는 반도체 칩의 패시베이션막과 패키지 기판의 더미 패드 사이에 개재된다. 여기서, 신호 범프와 더미 범프는 실질적으로 동일한 두께를 갖는다.
패시베이션막의 하부면이 본딩 패드의 하부면보다 돌출되어 있으면서 신호 범프와 더미 범프가 동일한 두께를 가지므로, 더미 범프는 더미 패드와 접촉할 수 있지만, 신호 범프는 신호 패드와 접촉하지 못하게 된다. 결과적으로, 반도체 패키지는, 비록 더미 범프의 채용으로 강한 결합력을 가지게 되지만, 전기적 연결 불량이 자주 발생되는 문제가 있다.
본 발명은 강한 결합력을 가지면서 전기적 연결 신뢰성도 향상시킬 수 있는 패키지 기판을 제공한다.
또한, 본 발명은 상기된 패키지 기판을 갖는 반도체 패키지를 제공한다.
본 발명의 일 견지에 따른 패키지 기판은 절연 기판, 더미 패드, 신호 패드 및 플러그를 포함한다. 절연 기판의 상부면에는 동일한 두께를 갖는 신호 범프와 더미 범프를 매개로 반도체 칩이 안치된다. 더미 패드는 상기 절연 기판의 상부면에 형성되어, 상기 더미 범프와 연결된다. 신호 패드는 상기 절연 기판의 상부면에 형성되어 상기 신호 범프와 연결된다. 신호 패드는 상기 더미 패드의 상부면보다 돌출된 상부면을 갖는다. 플러그는 상기 절연 기판의 상부면을 통해서 노출되어 상기 신호 패드와 상기 더미 패드와 연결된 상단, 및 상기 절연 기판의 하부면을 통해서 노출된 하단을 갖는다.
본 발명의 일 실시예에 따르면, 상기 신호 패드는 상기 절연 기판의 상부면 중앙부에 배열되고, 상기 더미 패드는 상기 절연 기판의 상부면 가장자리에 배열될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 신호 패드는 상기 절연 기판의 상부면 가장자리에 배열되고, 상기 더미 패드는 상기 절연 기판의 상부면 중앙부에 배열될 수 있다.
본 발명의 또 다른 실시예에 따르면, 패키지 기판은 상기 절연 기판의 상부면에 형성되어 상기 신호 패드와 상기 더미 패드를 노출시키는 상부 절연막 패턴, 및 상기 절연 기판의 하부면에 형성되어 상기 플러그의 하단을 노출시키는 하부 절연막 패턴을 더 포함할 수 있다.
본 발명의 다른 견지에 따른 반도체 패키지는 패키지 기판, 반도체 칩, 신호 범프 및 더미 범프를 포함한다. 패키지 기판은 더미 패드, 및 상기 더미 패드의 상부면보다 돌출된 신호 패드를 갖는다. 반도체 칩은 패키지 기판의 상부에 배치된다. 반도체 칩은 본딩 패드와, 상기 본딩 패드의 하부면보다 돌출된 패시베이션막을 갖는다. 신호 범프는 상기 반도체 칩의 본딩 패드와 상기 패키지 기판의 신호 패드 사이에 개재된다. 더미 범프는 상기 반도체 칩의 패시베이션막과 상기 패키지 기판의 더미 패드 사이에 개재된다. 더미 범프는 상기 신호 범프와 동일한 두께를 갖는다.
본 발명의 일 실시예에 따르면, 상기 신호 패드와 상기 신호 범프는 상기 패키지 기판의 상부면 중앙부에 배열되고, 상기 더미 패드와 상기 더미 범프는 상기 패키지 기판의 상부면 가장자리에 배열될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 신호 패드와 상기 신호 범프는 상기 패키지 기판의 상부면 가장자리에 배열되고, 상기 더미 패드와 상기 더미 범프는 상기 패키지 기판의 상부면 중앙부에 배열될 수 있다.
본 발명의 또 다른 실시예에 따르면, 반도체 패키지는 상기 패키지 기판의 상부면에 형성되어, 상기 반도체 칩을 덮는 몰딩 부재를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 반도체 패키지는 상기 패키지 기판의 하부면에 실장되어, 상기 신호 패드와 전기적으로 연결된 외부접속단자를 더 포함할 수 있다.
본 발명의 또 다른 견지에 따른 반도체 패키지는 패키지 기판, 반도체 칩, 신호 범프 및 더미 범프를 포함한다. 패키지 기판은 더미 패드, 및 신호 패드를 갖는다. 반도체 칩은 상기 패키지 기판의 상부에 배치된다. 반도체 칩은 본딩 패드와, 상기 본딩 패드의 하부면보다 돌출된 패시베이션막을 갖는다. 더미 범프는 상기 반도체 칩의 패시베이션막과 상기 패키지 기판의 더미 패드 사이에 개재된다. 신호 범프는 상기 반도체 칩의 본딩 패드와 상기 패키지 기판의 신호 패드 사이에 개재된다. 신호 범프는 상기 신호 패드에 접촉하도록 상기 더미 범프의 두께보다 두꺼운 두께를 갖는다.
본 발명의 일 실시예에 따르면, 상기 신호 범프와 상기 더미 범프 간의 두께 차이는 상기 본딩 패드보다 돌출된 상기 패시베이션막의 두께와 대응할 수 있다.
본 발명의 일 실시예에 따르면, 상기 신호 패드와 상기 신호 범프는 상기 패키지 기판의 상부면 중앙부에 배열되고, 상기 더미 패드와 상기 더미 범프는 상기 패키지 기판의 상부면 가장자리에 배열될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 신호 패드와 상기 신호 범프는 상기 패키지 기판의 상부면 가장자리에 배열되고, 상기 더미 패드와 상기 더미 범프는 상기 패키지 기판의 상부면 중앙부에 배열될 수 있다.
본 발명의 또 다른 실시예에 따르면, 반도체 패키지는 상기 패키지 기판의 상부면에 형성되어, 상기 반도체 칩을 덮는 몰딩 부재를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 반도체 패키지는 상기 패키지 기판의 하부면에 실장되어, 상기 신호 패드와 전기적으로 연결된 외부접속단자를 더 포함할 수 있다.
상기와 같은 본 발명에 따르면, 신호 패드가 더미 패드보다 돌출되어 있으므로, 신호 범프가 신호 패드의 돌출된 상부면에 정확하게 접촉할 수가 있다. 또는, 더미 범프의 두께보다 신호 범프가 더 두꺼운 두께를 가짐으로써, 신호 범프와 신호 패드 사이의 정확한 접촉이 보장된다. 따라서, 상기된 구조들을 갖는 반도체 패키지는 강한 결합력을 가지면서 향상된 전기적 연결 신뢰성을 갖게 된다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판을 나타낸 단면도이다.
도 2 내지 도 4는 도 1의 패키지 기판을 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 5는 도 1의 패키지 기판을 갖는 반도체 패키지를 나타낸 단면도이다.
도 6은 도 5의 Ⅵ 부위를 확대해서 나타낸 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 패키지 기판을 나타낸 단면도이다.
도 8은 도 7의 패키지 기판을 갖는 반도체 패키지를 나타낸 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
패키지 기판
도 1은 본 발명의 일 실시예에 따른 패키지 기판을 나타낸 단면도이다.
도 1을 참조하면, 본 실시예에 따른 패키지 기판(100)은 절연 기판(110), 상부 신호 패드(120), 더미 패드(124), 플러그(130) 및 하부 신호 패드(140)를 포함한다.
절연 기판(110)은 절연성 물질을 포함한다. 반도체 칩(미도시)이 신호 범프(미도시)와 더미 범프(미도시)를 매개로 절연 기판의 상부면에 안치된다. 반도체 칩은 본딩 패드(미도시)와 패시베이션막(미도시)을 갖는다. 본딩 패드는 반도체 칩의 하부면 중앙부에 배치된다. 따라서, 본 실시예에 따른 패키지 기판(100)은 본딩 패드들이 중앙부에 배치된 반도체 칩을 패키징하는데 사용된다. 패시베이션막은 본딩 패드가 노출되도록 반도체 칩의 하부면에 형성된다. 따라서, 패시베이션막의 하부면이 본딩 패드의 하부면보다 낮게 위치하게 된다. 또한, 본 실시예에서, 신호 범프와 더미 범프는 실질적으로 동일한 두께를 갖는다. 또한, 외부접속단자(미도시)가 절연 기판의 하부면에 실장된다.
상부 신호 패드(120)는 절연 기판(110)의 상부면 중앙부에 배치된다. 상부 신호 패드(120)는 돌출부(122)를 갖는다. 본 실시예에서, 돌출부(122)는 상부 신호 패드(120)의 상부면에 형성된다. 신호 범프가 상부 신호 패드(120)의 돌출부(122)와 접촉한다.
더미 패드(124)는 절연 기판(110)의 상부면 가장자리에 배치된다. 본 실시예에서, 더미 패드(124)는 상부 신호 패드(120)의 상부면과 실질적으로 동일한 수평면에 위치하는 상부면을 갖는다. 따라서, 더미 패드(124)의 상부면은 돌출부(122)의 상부면보다 낮게 위치한다. 더미 범프가 더미 패드(124)와 접촉한다. 본 실시예에서, 더미 패드(124)는 상부 신호 패드(120)와 연결될 수 있다.
여기서, 더미 범프는 패시베이션막의 하부면과 형성되고, 신호 범프는 패시베이션막의 하부면보다 높은 본딩 패드에 형성된다. 따라서, 더미 범프의 두께와 실질적으로 동일한 두께를 갖는 신호 범프의 하단은 더미 범프의 하단보다 높게 위치한다. 이로 인하여, 신호 범프의 하단이 상부 신호 패드(120)에 접촉하지 않을 수 있다.
그러나, 본 실시예에 따르면, 상부 신호 패드(120)가 돌출부(122)를 가지므로, 신호 범프의 하단이 돌출부(122)에 접촉될 수가 있다. 즉, 돌출부(122)는 패시베이션막과 더미 패드(124) 간의 간격과 본딩 패드와 상부 신호 패드(120) 간의 간격 차이를 보상해주는 기능을 한다. 따라서, 돌출부(122)는 상기 간격 차이, 즉 본딩 패드보다 돌출된 패시베이션막의 두께와 대응하는 두께를 가질 수 있다.
플러그(130)는 절연 기판(110)에 내장된다. 플러그(130)의 상단은 상부 신호 패드(120)와 연결된다. 플러그(130)의 하단은 절연 기판(110)의 하부면을 통해 노출된다. 외부접속단자는 플러그(130)의 하단에 실장된다.
하부 신호 패드(140)는 절연 기판(110)의 하부면에 형성된다. 하부 신호 패드(140)는 플러그(130)의 하단과 전기적으로 연결된다.
상부 절연막 패턴(150)은 절연 기판(110)의 상부면에 형성된다. 상부 절연막 패턴(150)은 상부 신호 패드(120)와 더미 패드(124)를 노출시키는 개구부들을 갖는다.
하부 절연막 패턴(152)은 절연 기판(110)의 하부면에 형성된다. 하부 절연막 패턴(150)은 하부 신호 패드(140)를 노출시키는 개구부들을 갖는다.
본 실시예에 따르면, 상부 신호 패드가 더미 패드보다 높은 돌출부를 가지므로, 더미 범프와 동일한 두께를 갖는 신호 범프가 돌출부에 정확하게 접촉될 수가 있다.
도 2 내지 도 4는 도 1의 패키지 기판을 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 2를 참조하면, 플러그(130)를 갖는 절연 기판(110)의 상부면과 하부면 각각에 상부 도전막(126)과 하부 도전막(146)을 형성한다. 상부 도전막(126)과 하부 도전막(146)은 플러그(130)을 매개로 서로 연결된다. 본 실시예에서, 상부 도전막(126)과 하부 도전막(146)은 구리막과 같은 금속막을 포함할 수 있다.
도 3을 참조하면, 마스크(160)를 상부 도전막(126)의 중앙부 상부에 배치한다. 마스크를 식각 마스크로 이용해서 상부 도전막(126)을 하프-에칭하여 상부 도전막 패턴(128)을 형성한다. 상부 도전막(126)의 중앙부는 마스크로 덮여 있으므로, 하프-에칭 공정에 의해 제거되지 않는다. 반면에, 상부 도전막(126)의 가장자리는 하프-에칭 공정에 의해 절반의 두께 정도가 제거된다. 따라서, 상부 도전막 패턴(128)은 중앙 돌출부(122)를 갖게 된다. 하프-에칭 공정이 완료되면, 마스크(160)를 제거한다.
반면에, 하부 도전막(126) 전체를 하프-에칭하여, 하부 도전막 패턴(148)을 형성한다. 하부 도전막(126) 전체의 두께가 절반 정도 제거된다. 따라서, 하부 도전막 패턴(148)은 하부 도전막(126) 두께의 절반 정도의 두께를 갖는다.
도 4를 참조하면, 상부 도전막 패턴(128)을 패터닝하여, 상부 신호 패드(120)와 더미 패드(124)를 형성한다. 본 실시예에서, 상부 신호 패드(120)는 더미 패드(124)의 상부면보다 높은 돌출부(122)를 갖게 된다. 상부 신호 패드(120)는 플러그(130)에 연결된다.
또한, 하부 도전막 패턴(128)을 패터닝하여, 하부 신호 패드(140)를 형성한다. 하부 신호 패드(140)도 플러그(130)에 연결된다. 따라서, 상부 신호 패드(120)와 하부 신호 패드(140)는 플러그(130)를 매개로 서로 연결된다.
상부 신호 패드(120)와 더미 패드(124)를 노출시키는 개구부들을 갖는 상부 절연막 패턴(150)을 절연 기판(110)의 상부면에 형성한다. 하부 신호 패드(140)를 노출시키는 개구부들을 갖는 하부 절연막 패턴(152)을 절연 기판(110)의 하부면에 형성하여, 도 1의 패키지 기판(100)을 완성한다.
도 5는 도 1의 패키지 기판을 갖는 반도체 패키지를 나타낸 단면도이고, 도 6은 도 5의 Ⅵ 부위를 확대해서 나타낸 단면도이다.
도 5 및 도 6을 참조하면, 본 실시예에 따른 반도체 패키지(200)는 패키지 기판(100), 반도체 칩(210), 신호 범프(220), 더미 범프(230), 몰딩 부재(240) 및 외부접속단자(250)를 포함한다.
본 실시예에서, 패키지 기판(100)은 도 1의 패키지 기판(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
반도체 칩(210)은 패키지 기판(100)의 상부에 배치된다. 반도체 칩(210)은 본딩 패드(212)를 갖는다. 본 실시예에서, 본딩 패드(212)는 반도체 칩(210)의 하부면 중앙부에 배열된다. 패시베이션막(214)은 본딩 패드(212)가 노출되도록 반도체 칩(210)의 하부면에 형성된다. 패시베이션막(214)의 하부면은 본딩 패드(212)의 하부면보다 낮게 위치한다. 따라서, 본딩 패드(212)의 하부면으로부터 신호 패드(120)까지의 거리가 패시베이션막(214)의 하부면으로부터 더미 패드(124)까지의 거리보다 길다.
신호 범프(220)는 반도체 칩(210)과 패키지 기판(100) 사이에 개재된다. 본 실시예에서, 신호 범프(220)는 반도체 칩(210)의 본딩 패드(212)와 패키지 기판(100)의 상부 신호 패드(120)의 돌출부(122) 사이에 개재되어, 전기적 신호가 신호 범프(220)를 통해서 전송된다. 따라서, 본딩 패드(212)와 상부 신호 패드(120)는 신호 범프(220)를 매개로 전기적으로 연결된다.
본 실시예에서, 신호 범프(220)는 더미 범프(230)의 두께와 실질적으로 동일한 두께를 갖는다. 전술한 바와 같이, 본딩 패드(212)의 하부면으로부터 상부 신호 패드(120)까지의 거리가 패시베이션막(214)의 하부면으로부터 더미 패드(124)까지의 거리보다 길므로, 신호 범프(220)는 상부 신호 패드(120)와 접촉되지 않을 수 있다. 그러나, 본 실시예에 따르면, 신호 범프(220)는 상부 신호 패드(120) 상에 형성되어 상기 거리를 보상해주는 돌출부(122)와 접촉하게 된다. 그러므로, 신호 범프(220)와 상부 신호 패드(120) 간의 전기적 접속이 돌출부(122)에 의해 보장된다.
더미 범프(230)는 반도체 칩(210)과 패키지 기판(100) 사이에 개재된다. 본 실시예에서, 더미 범프(230)는 반도체 칩(210)의 패시베이션막(214)과 패키지 기판(100)의 더미 패드(124) 사이에 개재된다. 따라서, 전기적 신호는 더미 범프(230)를 통해서는 전송되지 않는다. 더미 범프(230)는 반도체 칩(210)과 패키지 기판(100) 사이의 결합력을 강화시킨다.
몰딩 부재(240)는 패키지 기판(100)의 상부면에 형성되어, 반도체 칩(210)을 덮는다. 본 실시예에서, 몰딩 부재(240)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound)를 포함할 수 있다.
외부접속단자(250)는 패키지 기판(100)의 하부 신호 패드(140)에 실장된다. 본 실시예에서, 외부접속단자(250)는 솔더 볼을 포함할 수 있다.
본 실시예에 따르면, 더미 범프와 동일한 두께를 갖는 신호 범프가 신호 패드 상에 형성된 돌출부에 접촉한다. 따라서, 반도체 칩과 패키지 기판 간의 전기적 접속이 돌출부에 의해 보장된다. 결과적으로, 반도체 패키지는 향상된 전기적 접속 신뢰성을 갖게 된다.
도 7은 본 발명의 다른 실시예에 따른 패키지 기판을 나타낸 단면도이다.
본 실시예에 따른 패키지 기판(100a)은 신호 패드와 더미 패드의 위치들을 제외하고는 도 1의 패키지 기판(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 7을 참조하면, 본 실시예에 따른 패키지 기판(100a)의 신호 패드(120a)는 절연 기판(110)의 상부면 가장자리에 배치된다. 반면에, 더미 패드(124a)는 절연 기판(110)의 상부면 중앙부에 배치된다. 즉, 본 실시예에 따른 패키지 기판(100a)은 본딩 패드들이 가장자리에 배열된 반도체 칩을 패키징하는데 사용된다.
도 7의 패키지 기판(100a)을 제조하는 방법은 마스크의 위치를 절연 기판(110)의 가장자리 상부에 배치한다는 점을 제외하고는, 도 2 내지 도 4를 참조로 설명한 제조 방법과 실질적으로 동일한 공정들을 포함한다. 따라서, 도 7의 패키지 기판(100a)을 제조하는 방법에 대한 설명은 생략한다.
도 8은 도 7의 패키지 기판을 갖는 반도체 패키지를 나타낸 단면도이다.
본 실시예에 따른 반도체 패키지(200a)는 반도체 칩과 패키지 기판을 제외하고는 도 5의 반도체 패키지(200)의 구성요소들과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 8을 참조하면, 본 실시예에 따른 반도체 패키지(200a)의 본딩 패드(212a)는 반도체 칩(210a)의 하부면 가장자리에 배열된다. 이에 따라, 신호 범프(220a)는 패키지 기판(100a)과 반도체 칩(210a)의 가장자리 사이에 개재된다. 반면에, 더미 범프(230a)는 패키지 기판(100a)과 반도체 칩(210a)의 중앙부 사이에 개재된다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 9를 참조하면, 본 실시예에 따른 반도체 패키지(200b)는 패키지 기판(100b), 반도체 칩(210), 신호 범프(220b), 더미 범프(230b), 몰딩 부재(240) 및 외부접속단자(250)를 포함한다.
본 실시예에서, 반도체 칩(210), 몰딩 부재(240) 및 외부접속단자(250)는 도 6의 반도체 칩(210), 몰딩 부재(240) 및 외부접속단자(250) 각각과 실질적으로 동일하다. 따라서, 반도체 칩(210), 몰딩 부재(240) 및 외부접속단자(250)에 대한 반복 설명은 생략한다.
패키지 기판(100b)은 돌출부를 갖지 않는다. 즉, 상부 신호 패드(120)의 상부면에 돌출부가 형성되지 않는다. 따라서, 상부 신호 패드(120)의 상부면과 더미 패드(124)의 상부면은 실질적으로 동일한 수평면 상에 위치하게 된다.
신호 범프(220b)는 반도체 칩(210)과 패키지 기판(100b) 사이에 개재된다. 본 실시예에서, 신호 범프(220b)는 반도체 칩(210)의 본딩 패드(212)와 패키지 기판(100)의 상부 신호 패드(120) 사이에 개재되어, 전기적 신호가 신호 범프(220b)를 통해서 전송된다.
본 실시예에서, 신호 범프(220b)는 더미 범프(230b)의 두께보다 두꺼운 두께를 갖는다. 전술한 바와 같이, 본딩 패드(212)의 하부면으로부터 상부 신호 패드(120)까지의 거리가 패시베이션막(214)의 하부면으로부터 더미 패드(124)까지의 거리보다 길므로, 신호 범프(220)는 상부 신호 패드(120)와 접촉되지 않을 수 있다. 그러나, 본 실시예에 따르면, 더미 범프(230b)보다 두꺼운 신호 범프(220b)는 상부 신호 패드(120)에 접촉될 수 있다.
더미 범프(230b)는 반도체 칩(210)과 패키지 기판(100) 사이에 개재된다. 본 실시예에서, 더미 범프(230b)는 반도체 칩(210)의 패시베이션막(214)과 패키지 기판(100)의 더미 패드(124) 사이에 개재된다. 더미 범프(230b)는 반도체 칩(210)과 패키지 기판(100) 사이의 결합력을 강화시킨다.
본 실시예에 따르면, 더미 범프보다 두꺼운 신호 범프가 신호 패드에 접촉한다. 따라서, 반도체 칩과 패키지 기판 간의 전기적 접속이 더미 범프보다 두꺼운 신호 패드에 의해 보장된다. 결과적으로, 반도체 패키지는 향상된 전기적 접속 신뢰성을 갖게 된다.
상술한 바와 같이, 본 발명의 바람직한 실시예들에 따르면, 신호 패드가 더미 패드보다 돌출되어 있으므로, 신호 범프가 신호 패드의 돌출된 상부면에 정확하게 접촉할 수가 있다. 또는, 더미 범프의 두께보다 신호 범프가 더 두꺼운 두께를 가짐으로써, 신호 범프와 신호 패드 사이의 정확한 접촉이 보장된다. 따라서, 상기된 구조들을 갖는 반도체 패키지는 강한 결합력을 가지면서 향상된 전기적 연결 신뢰성을 갖게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 ; 패키지 기판 110 ; 절연 기판
120 ; 상부 신호 패드 122 ; 돌출부
124 ; 더미 패드 130 ; 플러그
140 ; 하부 신호 패드 210 ; 반도체 칩
212 ; 본딩 패드 214 ; 패시베이션막
220 ; 신호 범프 230 ; 더미 범프
240 ; 몰딩 부재 250 ; 외부접속단자

Claims (10)

  1. 반도체 칩이 동일한 두께를 갖는 신호 범프와 더미 범프를 매개로 안치되는 절연 기판;
    상기 절연 기판의 상부면에 형성되어, 상기 더미 범프와 연결되는 더미 패드;
    상기 절연 기판의 상부면에 형성되어 상기 신호 범프와 연결되고, 상기 더미 패드의 상부면보다 돌출된 상부면을 갖는 신호 패드; 및
    상기 절연 기판의 상부면을 통해서 노출되어 상기 신호 패드와 상기 더미 패드와 연결된 상단, 및 상기 절연 기판의 하부면을 통해서 노출된 하단을 갖는 플러그를 포함하는 패키지 기판.
  2. 제 1 항에 있어서, 상기 신호 패드는 상기 절연 기판의 상부면 중앙부에 배열되고, 상기 더미 패드는 상기 절연 기판의 상부면 가장자리에 배열된 패키지 기판.
  3. 제 1 항에 있어서, 상기 신호 패드는 상기 절연 기판의 상부면 가장자리에 배열되고, 상기 더미 패드는 상기 절연 기판의 상부면 중앙부에 배열된 패키지 기판.
  4. 제 1 항에 있어서,
    상기 절연 기판의 상부면에 형성되어, 상기 신호 패드와 상기 더미 패드를 노출시키는 상부 절연막 패턴;
    상기 절연 기판의 하부면에 형성되어, 상기 플러그의 하단을 노출시키는 하부 절연막 패턴을 더 포함하는 패키지 기판.
  5. 더미 패드, 및 상기 더미 패드의 상부면보다 돌출된 신호 패드를 갖는 패키지 기판;
    상기 패키지 기판의 상부에 배치되고, 본딩 패드와 상기 본딩 패드의 하부면보다 돌출된 패시베이션막을 갖는 반도체 칩;
    상기 반도체 칩의 본딩 패드와 상기 패키지 기판의 신호 패드 사이에 개재된 신호 범프; 및
    상기 반도체 칩의 패시베이션막과 상기 패키지 기판의 더미 패드 사이에 개재되고, 상기 신호 범프와 동일한 두께를 갖는 더미 범프를 포함하는 반도체 패키지.
  6. 제 5 항에 있어서, 상기 신호 패드와 상기 신호 범프는 상기 패키지 기판의 상부면 중앙부에 배열되고, 상기 더미 패드와 상기 더미 범프는 상기 패키지 기판의 상부면 가장자리에 배열된 반도체 패키지.
  7. 제 5 항에 있어서, 상기 신호 패드와 상기 신호 범프는 상기 패키지 기판의 상부면 가장자리에 배열되고, 상기 더미 패드와 상기 더미 범프는 상기 패키지 기판의 상부면 중앙부에 배열된 반도체 패키지.
  8. 제 5 항에 있어서,
    상기 패키지 기판의 상부면에 형성되어, 상기 반도체 칩을 덮는 몰딩 부재; 및
    상기 패키지 기판의 하부면에 실장되어, 상기 신호 패드와 전기적으로 연결된 외부접속단자를 더 포함하는 반도체 패키지.
  9. 더미 패드, 및 신호 패드를 갖는 패키지 기판;
    상기 패키지 기판의 상부에 배치되고, 본딩 패드와 상기 본딩 패드의 하부면보다 돌출된 패시베이션막을 갖는 반도체 칩;
    상기 반도체 칩의 패시베이션막과 상기 패키지 기판의 더미 패드 사이에 개재된 더미 범프; 및
    상기 반도체 칩의 본딩 패드와 상기 패키지 기판의 신호 패드 사이에 개재되고, 상기 신호 패드에 접촉하도록 상기 더미 범프의 두께보다 두꺼운 두께를 갖는 신호 범프를 포함하는 반도체 패키지.
  10. 제 9 항에 있어서, 상기 신호 범프와 상기 더미 범프 간의 두께 차이는 상기 본딩 패드보다 돌출된 상기 패시베이션막의 두께와 대응하는 반도체 패키지.
KR1020110093788A 2011-09-19 2011-09-19 패키지 기판 및 이를 갖는 반도체 패키지 Active KR101896972B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110093788A KR101896972B1 (ko) 2011-09-19 2011-09-19 패키지 기판 및 이를 갖는 반도체 패키지
US13/599,838 US8698311B2 (en) 2011-09-19 2012-08-30 Package substrate and semiconductor package including the same
US14/206,002 US20140191397A1 (en) 2011-09-19 2014-03-12 Package substrate and semiconductor package including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110093788A KR101896972B1 (ko) 2011-09-19 2011-09-19 패키지 기판 및 이를 갖는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20130030370A KR20130030370A (ko) 2013-03-27
KR101896972B1 true KR101896972B1 (ko) 2018-09-11

Family

ID=47879905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110093788A Active KR101896972B1 (ko) 2011-09-19 2011-09-19 패키지 기판 및 이를 갖는 반도체 패키지

Country Status (2)

Country Link
US (2) US8698311B2 (ko)
KR (1) KR101896972B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101896972B1 (ko) * 2011-09-19 2018-09-11 삼성전자주식회사 패키지 기판 및 이를 갖는 반도체 패키지
JP2013110151A (ja) * 2011-11-17 2013-06-06 Elpida Memory Inc 半導体チップ及び半導体装置
KR20130096990A (ko) * 2012-02-23 2013-09-02 삼성전자주식회사 반도체 장치
DE102013104407B4 (de) * 2013-04-30 2020-06-18 Tdk Corporation Auf Waferlevel herstellbares Bauelement und Verfahren zur Herstellung
US9196549B2 (en) * 2013-12-04 2015-11-24 United Microelectronics Corp. Method for generating die identification by measuring whether circuit is established in a package structure
KR102188644B1 (ko) * 2014-11-13 2020-12-08 에스케이하이닉스 주식회사 확장된 대역폭을 갖는 반도체 패키지
US10692813B2 (en) * 2016-11-28 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with dummy bumps connected to non-solder mask defined pads
US10741483B1 (en) 2020-01-28 2020-08-11 Advanced Semiconductor Engineering, Inc. Substrate structure and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008801A1 (en) * 2007-07-03 2009-01-08 Siliconware Precision Industries Co., Ltd. Semiconductor device and method for fabricating the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686353A (en) 1994-12-26 1997-11-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
JP2003218150A (ja) 2002-01-23 2003-07-31 Fujitsu Media Device Kk モジュール部品
JP3886405B2 (ja) 2002-04-12 2007-02-28 株式会社リコー はんだバンプ形成方法及びはんだバンプ形成装置
KR20070040869A (ko) * 2005-10-13 2007-04-18 삼성전자주식회사 돌기 및 홈이 형성된 금속 부재를 이용한 적층 패키지
KR20070117117A (ko) 2006-06-07 2007-12-12 삼성에스디아이 주식회사 칩 및 이를 구비한 평판 디스플레이 장치
KR101896972B1 (ko) * 2011-09-19 2018-09-11 삼성전자주식회사 패키지 기판 및 이를 갖는 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008801A1 (en) * 2007-07-03 2009-01-08 Siliconware Precision Industries Co., Ltd. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
US20130069229A1 (en) 2013-03-21
US20140191397A1 (en) 2014-07-10
US8698311B2 (en) 2014-04-15
KR20130030370A (ko) 2013-03-27

Similar Documents

Publication Publication Date Title
KR101896972B1 (ko) 패키지 기판 및 이를 갖는 반도체 패키지
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
JPH11289024A (ja) 半導体装置及びその製造方法
KR20140007659A (ko) 멀티-칩 패키지 및 그의 제조 방법
KR100787892B1 (ko) 반도체 패키지 및 그의 제조 방법
KR20130101192A (ko) 다수의 단차가 있는 인쇄회로 기판 (ｐｃｂ)을 갖는 반도체 패키지 및 반도체 패키지 제조 방법
KR100439407B1 (ko) 반도체소자 패키지 제조방법
US20080157305A1 (en) Chip package structure
US20080093114A1 (en) Circuit board
US7380338B2 (en) Circuit board and manufacturing method thereof
US9437457B2 (en) Chip package having a patterned conducting plate and method for forming the same
CN103972196A (zh) 利用倒装芯片片芯附接的阵列引线框架封装
JP2008060159A (ja) 半導体装置およびその製造方法
KR100433863B1 (ko) 반도체장치및그제조방법
JP2001267452A (ja) 半導体装置
JP4030363B2 (ja) 半導体装置
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법
KR101162504B1 (ko) 반도체 장치용 범프 및 그 형성 방법
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
KR200278534Y1 (ko) 칩 크기 패키지
US10074581B2 (en) Chip package having a patterned conducting plate and a conducting pad with a recess
KR100508261B1 (ko) 반도체 패키지 및 그 제조방법
KR100331386B1 (ko) 웨이퍼 레벨 패키지
KR101261485B1 (ko) 반도체 장치 및 이의 제조 방법
JPH118330A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110919

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160906

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110919

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180102

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180608

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180904

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180905

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210825

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220824

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240823

Start annual number: 7

End annual number: 7