[go: up one dir, main page]

KR101895021B1 - 상호접속 구성요소의 제조 방법 - Google Patents

상호접속 구성요소의 제조 방법 Download PDF

Info

Publication number
KR101895021B1
KR101895021B1 KR1020147009905A KR20147009905A KR101895021B1 KR 101895021 B1 KR101895021 B1 KR 101895021B1 KR 1020147009905 A KR1020147009905 A KR 1020147009905A KR 20147009905 A KR20147009905 A KR 20147009905A KR 101895021 B1 KR101895021 B1 KR 101895021B1
Authority
KR
South Korea
Prior art keywords
support
delete delete
conductive
conductive vias
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020147009905A
Other languages
English (en)
Other versions
KR20140081819A (ko
Inventor
벨가셈 하바
키쇼어 데사이
Original Assignee
인벤사스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인벤사스 코포레이션 filed Critical 인벤사스 코포레이션
Publication of KR20140081819A publication Critical patent/KR20140081819A/ko
Application granted granted Critical
Publication of KR101895021B1 publication Critical patent/KR101895021B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

상호접속 구성요소(10)는 제1 지지부(12)를 포함하며 복수 개의 제1 도전성 비어들(22)을 지니고 상기 복수 개의 제1 도전성 비어들(22)은 각각의 비어가 제1 표면(14)에 인접한 제1 단부(26)를 지니며 제2 표면(16)에 인접한 제2 단부(24)를 지니도록 상기 제1 지지부의 표면들과 실질적으로 수직으로 상기 제1 지지부를 통해 연장되어 있다. 제2 지지부(30)는 복수 개의 제2 도전성 비어들(40)을 지니고 상기 복수 개의 제2 도전성 비어들(40)은 각각의 비어가 상기 제1 표면(34)에 인접한 제1 단부(44) 및 상기 제2 표면(32)에 인접한 제2 단부(42)를 지니도록 상기 제2 지지부의 표면들과 실질적으로 수직으로 상기 제2 지지부를 통해 연장되어 있다. 상기 제1 및 제2 지지부들의 제2 표면들 사이에 재분포층(50)이 배치됨으로써, 상기 제1 비어들 중 적어도 일부가 상기 제2 비어들 중 적어도 일부와 전기적으로 접속되게 한다. 상기 제1 및 제2 지지부들은 12 ppm/℃(parts per million per degree, Celsius) 미만의 열팽창계수(coefficient of thermal expansion; CTE)를 지닐 수 있다.

Description

상호접속 구성요소의 제조 방법{A method for making an interconnection component}
관련출원들에 대한 전후참조
본원은 발명의 명칭이 '낮은 열팽창계수(CTE)'를 지니는 인터포저(LOW CTE INTERPOSER)'로 2011년 9월 14일자 출원된 미국 특허출원 제13/232,436호의 계속출원이며, 이 계속출원의 개시내용은 본원에 참조병합된다.
기술분야
본 발명은 낮은 열팽창계수를 지니는 인터포저를 제공하는 기법에 관한 것이다.
인터포저들과 같은 상호접속 구성요소들은 서로 다른 접속 구성들을 갖는 구성요소들 간의 접속을 용이하게 하거나 초소형 전자 조립체의 구성요소들 간에 필요한 간격(spacing)을 제공하기 위해 전자 조립체들에서 사용되고 있다. 인터포저들은 여러 도전성 트레이스를 지니는 유전체 재료의 시트 또는 층의 형태로 유전체 요소를 포함할 수 있는데, 여러 도전성 트레이스는 상기 시트 또는 층 상에나 상기 시트 또는 층 내에 연장되어 있다. 상기 트레이스들은 상기 층에 내재하는 유전체 재료 부분들에 의해 분리되는 단일 유전체 층을 통해 하나의 레벨로나 여러 레벨로 제공될 수 있다. 상기 인터포저는 또한 서로 다른 레벨들의 트레이스들을 상호접속시키기 위해 유전체 재료의 층을 통해 연장되어 있는 도전성 비어(conductive via)들과 같은 도전성 요소들을 포함할 수 있다. 일부 인터포저들은 초소형 전자 조립체들의 구성요소들로서 사용되고 있다. 초소형 전자 조립체들은 기판상에 설치되는 하나 이상의 반도체 칩들과 같은 하나 이상의 패키징된 초소형 전자 요소들을 포함하는 것이 일반적이다. 상기 인터포저의 도전성 요소들은 인쇄 회로 보드(printed circuit board; PCB) 따위의 형태로 이루어진 대형 기판 또는 회로 패널과의 전기적 접속을 이루기 위해 사용될 수 있는 도전성 트레이스들 및 단자들을 포함할 수 있다. 이러한 배치는 원하는 장치들의 기능성을 획득하는데 필요한 전기적 접속들을 용이하게 한다. 상기 칩은 상기 트레이스들, 결과적으로는 상기 단자들에 전기적으로 접속될 수 있기 때문에, 패키지는 상기 인터포저 상의 접점 패드들에 상기회로 패널의 단자들을 본딩시킴으로써 대형 회로 패널에 설치될 수 있다. 예를 들면, 초소형 전자 패키징에서 사용되는 일부 인터포저들은 상기 유전체 층을 통해 연장되는 핀들 또는 포스트들의 노출된 단부들의 형태로 단자들을 지닌다. 다른 용도들에서는, 인터포저의 단자들이 재분포층(redistribution layer) 상에 형성된 트레이스의 노출된 패드들 또는 부분들일 수 있다.
지금까지 인터포저들 및 그러한 구성요소들을 제조하는 방법들의 개발에 헌신적인 상당한 노력들에도 불구하고, 부가적인 개선이 바람직하다.
본 개시내용의 한 실시태양은 제1 및 제2의 대향하는 주 표면들 사이의 두께로 정의된 제1 지지부 및 각각의 비어가 상기 제1 표면에 인접한 제1 단부 및 상기 제2 표면에 인접한 제2 단부를 지니도록 상기 주 표면들과 실질적으로 수직으로 제1 지지부를 통해 연장되어 있는 복수 개의 제1 도전성 비어들을 포함하는 상호접속 구성요소에 관한 것이다. 상기 상호접속 구성요소는 제1 및 제2의 대향하는 주 표면들 사이의 두께로 정의된 제2 지지부 및 각각의 비어가 상기 제1 표면에 인접한 제1 단부 및 상기 제2 표면에 인접한 제2 단부를 지니도록 상기 주 표면들과 실질적으로 수직으로 제2 지지부를 통해 연장되어 있는 복수 개의 제2 도전성 비어들을 더 포함한다. 상기 제1 및 제2 지지부들의 제2 표면들 사이에 재분포층이 배치됨으로써, 상기 제1 비어들 중 적어도 일부가 상기 제2 비어들 중 적어도 일부와 전기적으로 접속되게 한다. 상기 제1 및 제2 지지부들은 12 ppm/℃(parts per million per degree, Celsius) 미만의 열팽창계수(coefficient of thermal expansion; CTE)를 지닐 수 있다.
한 실시예에서는, 상기 제1 지지부에서의 상기 도전성 비어들의 최소 피치가 상기 제2 지지부에서의 상기 도전성 비어들의 최소 피치보다 작을 수 있다. 그러한 상호접속 구성요소는 상기 제1 지지부의 제1 표면에 노출된 제1 접점들을 더 포함할 수 있다. 상기 제1 접점들은 상기 제1 도전성 비어들과 접속될 수 있다. 상기 상호접속 구성요소는 상기 지지부의 제1 표면에 노출된 제2 접점들을 더 포함할 수 있다. 상기 제2 접점들은 상기 제2 도전성 비어들과 접속될 수 있다.
상기 제1 및 제2 도전성 비어들의 제1 단부들은 초소형 전자 요소, 회로 패널 및 패키지 기판 중 적어도 하나에, 초소형 전자 요소의 한 면에서의 요소 접점들의 공간적 분포에 부합하는 제1 도전성 비어들 또는 제2 도전성 비어들의 제1 단부들 중 적어도 하나에 그리고 회로 패널 및 패키지 기판 중 적어도 하나의 한 면에 노출된 회로 접점들의 공간적 분포에 부합하는 제1 도전성 비어들 또는 제2 도전성 비어의 제1 단부들 중 하나에 상기 상호접속 요소를 본딩하는데 유용할 수 있다. 한 실시예에서는, 상기 제1 도전성 비어들의 제1 단부들이 초소형 전자 요소에 상기 상호접속 구성요소를 본딩하는 데 부가적으로 유용할 수 있다. 이러한 실시예에서는, 상기 제1 지지부가 상기 초소형 전자 요소의 열팽창계수(CTE)보다 크거나 동일하고 상기 제2 지지부의 열팽창계수(CTE)보다 작거나 동일한 열팽창계수(CTE)를 지닐 수 있다. 추가로 또는 변형적으로는, 상기 제2 도전성 비어들의 제1 단부들이 회로 패널 또는 패키지 기판에 상기 상호접속 요소를 본딩하는데 유용할 수 있으며 상기 제2 지지부가 상기 제1 지지부의 열팽창계수(CTE)보다 크거나 동일한 열팽창계수(CTE)를 지닐 수 있다. 한 실시예에서는, 상기 제1 지지부가 3 내지 6 ppm/℃의 열팽창계수(CTE)를 지닐 수 있으며 상기 제2 지지부가 6 내지 12 ppm/℃의 열팽창계수(CTE)를 지닐 수 있다. 변형적으로는, 상기 제1 지지부의 열팽창계수(CTE) 및 상기 제2 지지부의 열팽창계수(CTE)가 대략 동일할 수 있다.
상호접속 구성요소의 한 실시예에서는, 상기 제1 도전성 비어들이 제1 피치에서 서로에 대해 일정 간격을 두고 떨어져 있을 수 있고, 상기 제2 도전성 비어들이 상기 제1 피치보다 큰 제2 피치에서 서로에 대하여 일정 간격을 두고 떨어져 있을 수 있다. 더욱이, 상기 제1 도전성 접점들은 상기 제1 비어들의 제2 단부들 중 적어도 일부에 실질적으로 부합할 수 있으며, 상기 제2 도전성 접점들은 상기 제2 비어들의 제2 단부들 중 적어도 일부에 실질적으로 부합할 수 있다. 상기 재분포층은 상기 제1 도전성 접점들 중 적어도 일부를 상기 제2 도전성 접점들 중 적어도 일부와 전기적으로 접속하는 라우팅(routing) 회로를 더 포함할 수 있다. 한 실시예에서는, 상기 라우팅 회로가 적어도 부분적으로 매립(embed)되어 있는 유전체 층을 상기 재분포층이 더 포함할 수 있다. 그러한 라우팅 회로는 상기 유전체 층을 통해 제3 도전성 비어들을 포함할 수 있으며, 상기 제3 도전성 비어들의 최소 피치는 상기 제1 도전성 비어들의 최대 피치보다 크고 상기 제2 도전성 비어들의 최소 피치보다 작을 수 있다. 재분포층은 제1 부분 및 제2 부분을 포함할 수 있는데, 상기 제1 부분은 상기 제1 표면 및 상기 제1 도전성 접점들을 포함하며, 상기 제2 부분은 상기 제2 표면 및 상기 제2 도전성 접점들을 포함한다. 상기 제1 및 제2 부분들 각각은 중간 표면 및 서로 대면하고 있으며 예를 들면 도체 덩어리(conductive masses)에 의해 결합하게 되는 중간 접점들을 더 포함할 수 있다. 상기 중간 접점들은 또한 상기 중간 표면들에 노출된 재분포층의 유전체 재료와 함께 융합될 수 있다. 상기 접점들은 예를 들면 금속-금속 접합 또는 산화물-산화물 접합을 사용하여 융합될 수 있다.
상기 상호접속 구성요소의 한 실시예에서는, 상기 제1 도전성 비어들의 최소 피치가 상기 제2 도전성 비어들의 최소 피치보다 작을 수 있다. 변형적으로는, 상기 제1 도전성 비어들의 최소 피치가 상기 제2 도전성 비어들의 최소 피치보다 작을 수 있다. 상기 제1 또는 제2 도전성 비어들은 상기 재분포층과 접촉하여 침착(deposition)되는 도전성 재료를 포함할 수 있다. 상기 도전성 비어들은 도금(plating)에 의해 형성될 수 있다.
한 실시예에서는, 상기 제1 지지부가 적응성을 지닐 수 있는 접착제 본딩 재료를 사용하여 상기 재분포층에 본딩될 수 있다. 변형적으로는, 상기 제1 지지부가 산화물 표면-표면 본딩을 사용하여 상기 재분포층에 본딩될 수 있다.
상기 상호접속 구성요소는 상기 제1 및 제2 지지부들의 제1 표면들 사이에 위치해 있는 수동 장치를 더 포함할 수 있다. 상기 수동 장치는 상기 제1 도전성 비어들, 상기 제2 도전성 비어들, 상기 제1 접점들, 또는 상기 제2 접점들 중 하나 이상과 전기적으로 접속될 수 있다. 상기 수동 장치는 상기 지지부들의 제2 표면들 사이에 배치될 수 있다. 변형적으로는, 상기 수동 장치가 상기 제1 또는 제2 지지부들 중 하나의 제1 및 제2의 대향하는 표면들 사이에 배치될 수 있다. 부가적인 변형예로서, 상기 수동 장치가 상기 지지부들 중 하나의 제2 표면 및 상기 지지부들 중 다른 하나의 제1 표면 사이에 배치될 수 있다.
한 실시예에서는, 상기 제1 및 제2 지지부들 중 적어도 하나가 예를 들면 실리콘 또는 세라믹을 포함하는 반도체 재료로 이루어진다. 그러한 실시예에서는, 반도체 재료로 이루어지는 제1 또는 제2 지지부들 중 어느 하나가 상기 도전성 비어들에 인접한 지지부의 부분들을 에워싸는 유전체 라이닝(dielectric lining)을 포함할 수 있다.
초소형 전자 조립체는 위에서 논의된 실시예들 중 하나 이상에 따른 상호접속 구성요소를 포함할 수 있다. 그러한 조립체는 요소 접점들을 한 면에 지니는 제1 초소형 전자 요소를 더 포함할 수 있다. 상기 제1 비어들의 제1 단부들은 상기 초소형 전자 요소의 요소 접점들의 공간적 분포에 부합할 수 있으며, 상기 요소 접점들은 도전성 본딩 재료 덩어리를 통해 상기 제1 비어들의 제1 단부들과 결합하게 될 수 있다. 상기 조립체는 상기 요소 접점들이 상기 제1 접점들에 대면하고 있으며 도체 덩어리를 통해 상기 제1 접점들과 결합하게 되도록 이루어질 수 있다. 상기 조립체는 요소 접점들을 상부에 지니는 제2 초소형 전자 요소를 부가적으로 포함할 수 있다. 상기 제2 지지부의 연장부는 상기 제1 지지부의 에지를 넘어 연장될 수 있으며, 상기 제2 초소형 전자 요소는 상기 연장부에 설치되어 상기 연장부에 전기적으로 접속될 수 있다. 와이어 본드들은 상기 제2 초소형 전자 요소를 상기 연장부와 전기적으로 상호접속시킬 수 있다. 부가적인 와이어 본드들은 상기 연장부 상의 접점들을 상기 회로 접점들 중 일부와 접속시킬 수 있다. 상기 조립체는 상기 회로 접점들과 전기적으로 접속될 수 있는, 상기 회로 접점들이 표면에 형성된 기판을 부가적으로 포함할 수 있다. 상기 제2 지지부는 상기 제1 표면에 노출되어 있으며 상기 제2 도전성 비어들과 전기적으로 접속되어 있는 제2 접점들을 지닐 수 있다. 상기 제2 접점들은 상기 회로 접점들에 접합될 수 있다.
시스템은 위에서 논의된 실시예들 중 하나 이상의 실시예에 따른 초소형 전자 조립체 및 상기 초소형 전자 조립체에 전기적으로 접속된 하나 이상의 다른 전자 구성요소들을 포함할 수 있다.
본 발명의 다른 한 실시태양은 상호접속 구성요소를 제조하는 방법에 관한 것이다. 상기 방법은 제1 표면과 실질적으로 수직인 방향으로 제1 표면으로부터 연장된 복수 개의 개구부들을 지니는 제1 지지부를 지니는 인-프로세스(in-process) 유닛 상에 재분포층을 형성하는 단계를 포함한다. 상기 재분포층은 상기 복수 개의 개구부들과 일치하여 라우팅 회로를 지닌다. 상기 방법은 제1 및 제2의 대향하는 주 표면들 사이의 두께로 정의된 제2 지지부를 상기 인-프로세스 유닛과 결합하여 상기 재분포층이 상기 제1 및 제2 지지부들 사이에 배치되게 하는 단계를 더 포함한다. 그리고나서, 상기 제1 개구부들은 상기 제1 지지부를 통해 연장되어 있으며 상기 재분포층의 라우팅 회로와 접속되어 있는 제1 도전성 비어들을 형성하도록 도전성 재료로 충전된다. 그리고나서, 각각의 비어가 제1 단부 및 제2 단부를 지니고 제2 단부들이 상기 제2 표면에 인접해 있도록 상기 주 표면들과 실질적으로 수직으로 상기 제2 지지부를 통해 연장되어 있는 제2 도전성 비어들이 상기 제2 지지부에 형성되어 있다. 상기 제1 도전성 비어들은 상기 제1 지지부를 통해 연장되어 있으며 상기 제2 도전성 비어들은 상기 제2 지지부를 통해 연장되어 있다. 상기 제1 및 제2 비어들은 상기 재분포층을 통해 전기적으로 접속되어 있다. 상기 제1 및 제2 지지부들은 12 ppm/℃(parts per million per degree, Celsius) 미만의 열팽창계수(CTE)를 지닐 수 있다.
상기 방법의 한 실시예에서는, 상기 개구부들이 상기 제1 지지부를 통해 부분적으로 연장되어 형성될 수 있으며, 제1 지지부를 통해 제1 도전성 비어들을 형성하는 단계는 상기 제1 지지부의 일부를 제거하여 상기 제1 표면과 실질적으로 나란하며 상기 제1 표면으로부터 일정 간격을 두고 떨어져 있는 상기 제1 지지부의 제2 표면을 형성하고 상기 제2 표면상에 상기 제1 개구부들을 노출시키는 단계를 더 포함할 수 있다. 상기 개구부들은 상기 제1 지지부의 일부의 제거 후에 상기 도전성 재료로 충전될 수 있다. 변형적으로는, 상기 개구부들이 상기 재분포층의 형성 이전에 상기 도전성 재료로 충전될 수 있으며, 상기 제1 지지부의 일부의 제거는 상기 제2 표면상에 상기 개구부들에 내재하는 도전성 재료를 노출시킬 수 있다. 부가적인 변형예로서, 상기 제1 지지부의 개구부들은 홀(hall)들이 상기 라우팅 회로의 부분들을 노출하도록 상기 재분포층의 형성 후에 형성될 수 있다.
적어도 상기 제2 도전성 비어들을 형성하는 단계는 홀(hall)들이 상기 제2 표면에 대하여 개구되게 하도록 상기 제2 지지부를 통해 홀들을 형성하는 단계, 상기 재분포층과의 본딩 전에 홀들에 도전성 재료를 충전하는 단계, 및 상기 지지부로부터 재료를 제거하여 상기 지지부의 제1 표면을 형성하고 상기 제1 표면상에 상기 비어들의 제1 단부들을 노출하는 단계를 포함할 수 있다. 변형적으로는, 적어도 상기 제2 비어들은 홀들이 상기 라우팅 회로의 접점들을 노출하도록 상기 재분포층과의 본딩 후에 상기 제2 지지부를 통해 홀들을 형성한 다음에 상기 홀들에 상기 제2 접점들 중 상응하는 제2 접점들과 전기적으로 접속하는 도전성 재료를 충전함으로써 형성될 수 있다. 부가적인 변형예로서, 적어도 상기 제2 비어들은 홀들이 상기 제2 표면에 대하여 개구되게 하도록 상기 제2 지지부의 일부를 통해 홀들을 형성하고, 상기 재분포층과 상기 지지부를 본딩하며, 상기 홀들이 상기 제1 표면에 대하여 개구되게 하고 상응하는 접점들이 상기 제1 표면에 노출되게 하도록 상기 지지부로부터 재료를 제거하며, 그리고 상기 홀들에 상기 도전성 접점들과 전기적으로 접속하며 상기 제1 표면에 인접해 있는 도전성 재료를 충전함으로써 형성될 수 있다.
상기 방법의 한 실시예에서는, 적어도 상기 제1 지지부 및 상기 재분포층이, 차후에 상기 제1 지지부를 포함하는, 상기 복수 개의 제1 지지부들 중 제1 지지부들 상에 형성된 재분포층들의 개별 유닛들을 형성하도록 세그먼트(segment)될 수 있는 단일 웨이퍼의 제1 지지부들 상에 형성된 복수 개의 재분포층들 중 재분포층들로서 형성될 수 있다.
상기 방법의 다른 한 실시예는 상기 상호접속 구성요소 내에 수동 장치를 매립하는 단계 및 상기 제1 비어들, 상기 제2 비어들, 상기 제1 접점들, 또는 상기 제2 접점들 중 하나와 상기 수동 장치를 접속하는 단계를 더 포함할 수 있다.
상기 제1 지지부에서의 도전성 비어들의 최소 피치는 상기 제2 지지부에서의 도전성 비어들의 최소 피치보다 작을 수 있으며, 상기 방법은 상기 제1 지지부의 제1 표면에 노출된 제1 접점들을 형성하는 단계를 더 포함할 수 있다. 그러한 제1 접점들은 상기 제1 도전성 비어들과 접속하도록 형성될 수 있다. 상기 방법은 상기 제2 지지부의 제1 표면에 노출된 제2 접점들을 형성하는 단계를 더 포함할 수 있다. 그러한 제2 접점들은 상기 제2 도전성 비어들과 접속하도록 형성될 수 있다.
상기 재분포층을 형성하는 것은 상기 라우팅 회로를 적어도 부분적으로 매립하도록 유전체 층을 침착하는 단계를 포함할 수 있다. 상기 라우팅 회로는 상기 유전체 층을 통해 제3 도전성 비어들을 지니도록 형성될 수 있으며, 상기 제3 도전성 비어들의 최소 피치는 상기 제1 도전성 비어들의 최대 피치보다 클 수 있고 상기 제2 도전성 비어들의 최소 피치보다 작을 수 있다. 상기 제1 도전성 비어들의 최소 피치는 상기 제2 도전성 비어들의 최소 피치보다 작을 수 있다. 상기 제1 도전성 비어들의 최소 피치는 상기 제2 도전성 비어들의 최소 피치보다 작을 수 있다.
적어도 상기 제2 지지부는 예를 들면 실리콘 또는 세라믹과 같은 반도체 재료로부터 제조될 수 있다. 그러한 실시예에서는, 적어도 상기 제2 도전성 비어들을 형성하는 것이 상기 제2 지지부 내에 홀들을 형성하여 홀 벽(hall wall)을 정의하는 것, 상기 홀 벽을 따라 유전체 라이닝을 침착하는 것, 그리고 상기 홀의 나머지에 도전성 재료를 충전하는 것을 포함할 수 있다.
본 개시내용의 다른 한 실시태양은 상호접속 구성요소를 제조하는 방법에 관한 것이다. 상기 방법은 중간 표면 및 중간 접점들이 상부에 노출된 제1 인-프로세스 유닛을 중간 표면 및 중간 접점들이 내부에 노출된 제2 인-프로세스 유닛과 결합하여 상기 중간 표면들이 서로 대면하고 있으며 상기 중간 접점들이 전기적으로 상호접속되게 하는 단계를 포함할 수 있다. 상기 제1 인-프로세스 유닛은 제1 및 제2의 대향하는 표면들 사이의 두께로 정의된 제1 지지부 및 각각의 비어가 상기 제1 표면에 인접한 제1 단부 및 상기 제2 표면에 인접한 제2 단부를 지니도록 상기 지지부를 통해 연장되어 있는 복수 개의 제1 도전성 비어들을 포함한다. 제1 재분포 부분은 상기 지지부의 제2 표면상에 형성된다. 상기 제1 재분포 부분은 상기 제1 중간 표면을 정의하고 상기 제1 중간 접점들을 포함한다. 상기 제1 중간 접점들은 상기 제1 도전성 비어들과 전기적으로 접속되어 있다. 상기 제2 인-프로세스 유닛은 제1 및 제2의 대향하는 표면들 간의 두께로 정의된 제2 지지부 및 각각의 비어가 상기 제1 표면에 인접한 제1 단부 및 상기 제2 표면에 인접한 제2 단부를 지니도록 상기 지지부를 통해 연장되어 있는 복수 개의 제2 도전성 비어들을 포함한다. 제2 재분포 부분은 상기 지지부의 제2 표면상에 형성된다. 상기 제2 재분포 부분은 상기 제2 중간 표면을 정의하며 상기 제2 중간 접점들을 포함한다. 상기 제2 중간 접점들은 상기 제2 도전성 비어들과 전기적으로 접속되어 있다. 상기 제1 및 제2 지지부들의 지지부들은 12 ppm/℃ 미만의 열팽창계수(CTE)를 지닐 수 있다.
한 실시예에서는, 상기 중간 접점들이 도체 덩어리를 사용하여 결합하게 될 수 있다. 그러한 실시예에서는, 상기 방법이 상기 중간 표면들 사이에 언더필(underfill)을 형성하는 단계를 더 포함할 수 있으며, 상기 언더필은 상기 도체 덩어리의 개별적인 도체 덩어리 간의 공간들을 충전하도록 형성된다. 변형적으로는, 상기 중간 접점들이 융합될 수 있으며 상기 중간 표면들에 노출된 유전체 재료가 또한 융합될 수 있다.
본 개시내용의 다른 한 실시예는 초소형 전자 조립체를 제조하는 방법에 관한 것이다. 상기 방법은 요소 접점들을 한 면상에 지니는 초소형 전자 요소를 상호접속 구성요소에 구축하는 단계를 포함한다. 상기 상호접속 구성요소는 제1 및 제2의 대향하는 주 표면들 사이의 두께로 정의된 제1 지지부 및 각각의 비어가 상기 제1 표면에 인접한 제1 단부 및 상기 제2 표면에 인접한 제2 단부를 지니도록 상기 주 표면들과 실질적으로 수직으로 상기 지지부를 통해 연장되어 있는 제1의 복수 개의 도전성 비어들을 지닌다. 상기 상호접속 구성요소는 상기 제1 및 제2의 대향하는 주 표면들 사이의 두께로 정의된 제2 지지부 및 각각의 비어가 상기 제1 표면에 인접한 제1 단부 및 상기 제2 표면에 인접한 제2 단부를 지니도록 상기 주 표면들과 실질적으로 수직으로 상기 지지부를 통해 연장되어 있는 제2의 복수 개의 도전성 비어들을 더 포함한다. 재분포층은 상기 제1 지지부의 제2 표면에 본딩된 제1 표면, 상기 제1 표면으로부터 일정 간격을 두고 이격되어 있으며 상기 제2 지지부의 제2 표면에 본딩되는 제2 표면, 상기 제1 표면을 따른 제1의 복수 개의 도전성 접점들로서 상기 제1 지지부의 비어들 중 개별적인 비어들과 접속되어 있는 제1의 복수 개의 도전성 접점들, 및 상기 제2 표면을 따른 제2의 복수 개의 도전성 접점들로서 상기 제2 지지부의 비어들 중 개별적인 비어들과 접속되어 있는 제2의 복수 개의 도전성 접점들을 지닌다. 상기 제1의 복수 개의 접점들 중 적어도 일부는 상기 제2의 복수 개의 접점들 중 적어도 일부와 전기적으로 접속되어 있다. 상기 제1 및 제2 지지부들은 12 ppm/℃(parts per million per degree, Celsius) 미만의 열팽창계수(CTE)를 지닐 수 있다. 상기 제1 비어들의 제1 단부들은 상기 요소 접점들의 공간적 분포에 부합하며, 상기 제1 단부들은 상기 요소 접점들과 결합하게 된다. 상기 방법은 회로 접점들을 한 면상에 지니는 회로 패널을 상기 상호접속 구성요소에 구축하는 단계를 더 포함할 수 있으며, 제2 접점들은 상기 회로 접점들의 공간적 분포에 부합하며 상기 회로 접점들과 결합하게 된다.
본 발명의 여러 실시예는 첨부도면들을 참조하여 설명될 것이다. 여기서 알 수 있는 점은 이러한 도면들이 본 발명의 단지 일부 실시예들만을 도시한 것이므로 본 발명의 한정으로 고려한 것이 아니라는 점이다.
도 1은 본 개시내용의 한 실시예에 따른 상호접속 구성요소를 보여주는 도면이다.
도 2는 본 개시내용의 다른 한 실시예에 따른 상호접속 구성요소를 보여주는 도면이다.
도 3은 본 개시내용의 다른 한 실시예에 따른 상호접속 구성요소를 보여주는 도면이다.
도 4a는 도 3의 상호접속 구성요소의 한 변형예인 상호접속 구성요소를 보여주는 도면이다.
도 4b는 도 3의 상호접속 구성요소의 다른 한 변형예인 상호접속 구성요소를 보여주는 도면이다.
도 4c는 도 3의 상호접속 구성요소의 다른 한 변형예인 상호접속 구성요소를 보여주는 도면이다.
도 5a는 도 1에 따른 상호접속 구성요소를 포함하는 초소형 전자 조립체를 보여주는 도면이다.
도 5b는 도 1의 상호접속 구성요소의 한 변형예에 따른 상호접속 구성요소를 포함하는 다른 한 초소형 전자 조립체를 보여주는 도면이다.
도 6 내지 도 8은 상호접속 구성요소의 제조방법의 여러 단계 동안 본 개시내용의 한 실시예에 따른 상호접속 구성요소를 보여주는 도면들이다.
도 9 내지 도 11은 상호접속 구성요소의 제조방법의 여러 단계 동안 본 개시내용의 한 실시예에 따른 상호접속 구성요소를 보여주는 도면들이다.
도 12 및 도 13은 상호접속 구성요소의 변형적인 제조방법의 여러 변형적인 단계 동안 본 개시내용의 한 실시예에 따른 상호접속 구성요소를 보여주는 도면들이다.
도 14는 도 5a에 따른 초소형 전자 조립체를 포함할 수 있는 시스템을 보여주는 도면이다.
지금부터 유사한 참조번호가 유사한 특징들을 언급하는 데 사용되는 첨부도면들을 참조하면, 도 1에는 본 개시내용의 한 실시예에 따른 접속 구성요소(10)가 도시되어 있다. 이러한 실시예에서는, 접속 구성요소(10)가 재분포 구조(50)의 양 측면 상에 본딩된 제1 및 제2 지지부들(12,30)을 포함한다. 접점 패드들(28)은 제1 지지부(12)의 표면(14) 상부에 배치된 유전체 층(27)의 외측 표면상에 노출되어 있다. 접점 패드들(28)은 외부 구조 또는 구성요소에의 접속을 위해 구성되어 있다. 마찬가지로, 접점 패드들(46)은 제2 지지부(30)의 외측 표면(32) 상부에 배치된 유전체 층(47)의 외측 표면상에 노출되어 있다. 접점 패드들(46)은 또한 외부 구조 또는 구성요소에의 접속을 위해 구성되어 있다.
제1 지지부(12)는 외측 표면(14)과 대체로 나란하며 제1 지지부(12)의 두께를 정의하도록 상기 외측 표면(14)으로부터 일정 간격을 두고 떨어져 있는 내측 표면(16)을 더 포함한다. 한 실시예에서는, 제1 지지부(12)가 적어도 5㎛의 두께를 지닌다. 일부 실시예들에서는, 제1 지지부(12)가 50㎛ 내지 300㎛의 두께를 지닐 수 있지만, 보다 큰 두께가 가능하다. 제1 지지부(12)는 폴리머 수지 재료, 예를 들면 폴리이미드, 유리, 또는 섬유 강화 에폭시와 같은 유전체 재료로 이루어질 수 있다. 변형적으로는, 제1 지지부(12)는 실리콘과 같은 반도체 재료로 이루어질 수 있다. 제1 지지부는 또한 12 ppm/℃(parts per million per degree Celsius)와 같은 낮은 열팽창계수(CTE)를 갖는 재료로 이루어질 수 있다. 위에서 언급한 타입들의 재료들은 그러한 CTE를 지닐 수도 있고 원하는 CTE를 이루기 위해 위에서 언급한 재료들 중 하나 이상과 이와는 다른 재료들을 포함하는 특정한 변형예들 또는 조합예들에서 획득될 수 있다.
제1 지지부(12)는 제1 지지부(12)를 통해 내측 표면(16) 및 외측 표면(14) 양자 모두에 실질적으로 수직으로 연장되어 있는 복수 개의 제1 도전성 비어들(22)을 내부에 포함한다. 제1 도전성 비어들(22)은 제1 지지부(12)의 내측 표면(16) 및 외측 표면(14)과 각각 동일한 높이로 이루어진 내측 단부들(24) 및 외측 단부들(26)을 포함한다. 외측 단부들(26) 및 내측 단부들(24) 양자 모두는 각각 표면들(14,16)과 실질적으로 같은 높이로 이루어질 수도 있고 동일 평면상에 있을 수도 있다. 한 실시예에서는, 제1 도전성 비어들(22)이 구리, 금, 니켈, 알루미늄 등과 같은 도전성 재료로 이루어져 있다. 제1 도전성 비어들(22) 용으로 사용될 수 있는 다른 도전성 재료들은 도전성 페이스트, 또는 현탁된 도전성 금속을 포함하는 소결된 매트릭스를 포함한다. 제1 도전성 비어들(22)은 제1 지지부(12)의 내측 단부(24) 및 외측 단부(26)에 대한 개별적인 요소들의 접속에 의해 제1 지지부(12)를 통한 전기적 접속들을 형성하는데 사용될 수 있다. 제1 지지부(12)는 상기 제1 도전성 비어들(22)을 소정의 위치에 유지하고 상기 제1 도전성 비어들(22)을 서로로부터 일정 간격을 두고 떨어져 있게 한다. 첨부도면들에 도시된 바와 같이, 상호접속 구성요소(10)는 내측 단부들(24) 및 외측 단부들(26) 사이의 유전체 재료 내에서 (제1 지지부(12)의 표면들(14,16)과 나란한) 적어도 부분적으로 측면 방향으로 상기 제1 도전성 비어들(22) 사이에나 다른 곳에 이어지는 어떠한 전기 도전성을 갖는 상호접속들로부터 장애를 받지 않는다. 트레이스들 따위와 같은 전기 상호접속부들은 내측 단부들(24) 및 외측 단부들(26) 사이의 영역 외측에서 측면 방향으로 이어지는 접속부들을 형성하는 데 사용될 수 있다. 한 예에서는, 제1 지지부(12) 내에는 어떠한 측면 접속들도 존재하지 않는다. 다른 한 예에서는, 제1 지지부(12) 내에서는 유일한 접속들이 상기 표면들(14,16) 사이의 제1 도전성 비어들(22)에 의해 형성된다.
제2 지지부(30)는 전체적인 구조에서 제1 지지부(12)와 유사하며 외측 표면(32) 및 외측 표면(26)으로부터 대체로 일정 간격을 두고 떨어져 있으며 외측 표면(26)과 나란한 내측 표면(34)을 정의한다. 내측 표면(24) 및 외측 표면(26) 사이에 정의된 두께는 제1 지지부(12)에 대하여 위에서 논의된 범위들로 이루어질 수 있다. 더욱이, 제2 지지부(30)는 낮은 열팽창계수(CTE)를 지니는 재료들을 포함하여, 제1 지지부(12)에 대하여 설명한 재료들 또는 재료들의 결합들 중 어느 하나로 이루어질 수 있다. 제2 지지부(30)는 복수 개의 제2 도전성 비어들(40)을 내부에 지지 및 유지할 수 있다. 제2 도전성 비어들은 제2 지지부(30)에 의해 커버되지 않고 내측 표면(34)에 인접해 있는 개별적인 내측 단부들(44) 및 제2 지지부(30)에 의해 커버되지 않고 외측 표면(32)에 인접해 있는 외측 단부(42)를 지닐 수 있다. 한 실시예에서는, 내측 단부들(44) 및 외측 단부들(42)은 각각 내측 표면(34) 및 외측 표면(32)과 동일한 높이로 이루어진다. 제2 도전성 비어들(40)은 내측 표면(34) 및 외측 표면(32)과 실질적으로 수직으로 제2 지지부(30)를 통해 연장되어 있을 수 있다. 더욱이 제2 지지부는 제1 도전성 비어들(22)에 대하여 위에서 논의된 바와 같이 적어도 부분적으로 측면 방향으로 제2 도전성 비어들(40) 사이에 연장되어 있는 전기 상호접속부들을 포함하지 않을 수 있다.
이전에 언급한 바와 같이, 제1 지지부(12) 및 제2 지지부(30)는 제1 지지부(12) 및 제2 지지부(30)의 개별적인 내측 표면들(14,34)이 서로 대면하도록 배치되어 있다. 그리고나서, 제1 지지부(12) 및 제2 지지부(30)는 구성요소(10)가 단일 유닛으로서 고정되도록 재분포 구조(50)의 대향 면들에 본딩된다. 재분포 구조(50)는 또한 전기 상호접속부가 제1 도전성 비어(22)의 선택된 외측 단부(26)와 접속된 구조 및 제2 도전성 비어(40)의 반대편 단부(42) 사이에 이루어질 수 있도록 개별 쌍들의 제1 도전성 비어들(22) 및 제2 도전성 비어들(40)을 전기적으로 상호접속시킨다. 상기 전기 상호접속부는 예를 들면 재분포 구조(50)에 포함되어 있는 하나 이상의 유전체 층들에 매립된 예를 들면 트레이스들(64) 및 비어들(66)의 형태로 재분포 회로를 통한 재분포 구조를 통해 이루어지게 된다. 도 1에 도시된 예에서는, 재분포 구조(50)는 제1 유전체 층(52) 및 제2 유전체 층(58)을 포함하지만, 다른 실시예들에서는 그보다 많거나 적은 유전체 층들이 사용될 수 있다. 도시된 바와 같이 제1 유전체 층(52)은 제1 지지부(12)의 내측 표면(16)에 본딩되는 외측 표면(54)을 지닌다. 마찬가지로, 제2 유전체 층(58)은 제2 지지부(30)의 내측 표면(34)에 본딩된 외측 표면(60)을 지닌다. 제1 유전체 층(52)은 상기 제1 도전성 비어들(22)의 내측 단부들(24)에서 상기 제1 도전성 비어들(22) 중 개별적인 제1 도전성 비어들(22)과 접속되는 내부에 매립된 복수 개의 트레이스들(64)을 포함한다. 그리고나서, 트레이스들(64)은 상기 내부 단부들(24)로부터 이격되어 있으며 하나 이상의 측면 방향들로 상기 내부 단자들(24)로부터 일정 간격을 두고 떨어져 있는 개별적인 비어들(66)과 결합하게 된다. 마찬가지로, 제2 유전체 층(58)은 상기 제2 도전성 비어들(40)의 내측 단부들(44)에서 상기 제2 도전성 비어들(40)의 개별적인 제2 도전성 비어들(40)와 접속되는 내부에 매립된 복수 개의 트레이스들(64)을 포함한다. 그리고나서, 트레이스들은 상기 내측 단부들(44)로부터 이격되어 있으며 하나 이상의 측면 방향들로 상기 내측 단부들(44)로부터 일정 간격을 두고 떨어져 있는 개별적인 비어들(66)과 결합하게 된다.
제1 유전체 층(52) 및 제2 유전체 층(58) 양자 모두에서의 비어들(66) 중 적어도 일부는 개별적인 내측 표면들(56, 62)에 노출됨으로써 제1 유전체 층(52) 및 제2 유전체 층(58) 양자 모두에서의 비어들(66) 중 적어도 일부가 전기적 접속용으로 제공하게 된다. 도시된 실시예에서는, 제1 유전체 층의 내측 표면(56)에 노출된 비어들(66) 중 적어도 일부가 제2 유전체 층(58)의 내측 표면(62)에 노출된 비어들(66) 중 적어도 일부의 개별적인 비어들(66)에 부합하여 부합 비어들(66)의 상응하는 쌍들이 이루어지게 된다. 도 1에 도시된 바와 같이, 이러한 상응하는 비어 쌍들은 재분포 구조(50)를 통한, 상응하는 제1 도전성 비어들(22) 및 제2 도전성 비어들(40)의 쌍들 간의 원하는 전기 상호접속부를 이루도록 서로 부합되어 결합하게 된다. 도 1의 실시예에서, 상기 상응하는 비어들(66)은 상기 비어들(66) 중 하나 또는 양자 모두 상의 본딩 금속, 예컨대 주석, 인듐 또는 땜납의 피복을 통한 접합과 같은 산화물 표면-표면 접합 또는 다른 유사한 수단에 의한 것과 같은 금속-금속 접합의 형태를 통해 서로에 대해 접합된다. 도 1에 부가적으로 도시된 바와 같이, 제1 및 제2 유전체 층들(52,58)의 개별적인 내측 표면들(56,62)은 서로 접촉하여 접착제 따위에 의한 것과 같은 추가적인 수단을 이용한 비어들(66)의 쌍들의 접합을 통해 결합하게 될 수 있다.
도 1에 도시된 바와 같이, 접점 패드들(28,46)의 형태를 이루는 습윤성 접점들 또는 구조들은 외측 표면들(14,32)에 각각 노출될 수 있다. 추가적인 습윤성 금속 층들은 다른 초소형 구성요소들에 대한 접속을 위한 습윤성 접점들일 수 있는 상호접속 구성요소(10)에 추가될 수 있다. 그러한 습윤성 금속 층들 또는 구조들은 니켈 또는 Ni-Au, 또는 유기 땜납 보존제(organic solderable preservative; OSP)로부터 형성될 수 있다. 그러한 습윤성 접점들은 상부에 배치되어 제1 도전성 비어들(22) 및 제2 도전성 비어들(40)의 개별적인 외측 단부들(26,42)과 전기적으로 접속될 수 있다. 상기 접점 패드들(28,46)은 상기 접점 패드들(28,46)이 접속하게 되는 도전성 비어들(22 또는 40)에 상응하는 배열(array)로 외측 표면들(14,32) 상에 각각 공간적으로 위치해 있을 수 있다. 접점 패드들(28,46)은 서로 접촉하지 않고 접점 패드들(28,46)이 위치해 있는 배열의 크기 또는 피치를 수용하거나 하나 이상의 외부 구조들과의 원하는 전기적 접속을 이루도록 크기가 다를 수 있다. 접점 패드들(28,46)은 비어들(22,40)에 비해 동일하거나 다른 도전성 재료로 이루어질 수 있다. 접점 패드들(28 또는 46)은, 재분포층을 형성하는 방식으로 상기 접점 패드들(28 또는 46)이 접속되는 비어들(22 또는 40)로부터 상기 접점 패드들(28 또는 46)이 하나 이상의 측면 방향으로 배치되도록 상기 접점 패드들(28 또는 46)의 개별적인 유전체 층들(27 또는 47) 내에 위치해 있을 수 있다. 추가적인 재분포층들은 트레이스들 또는 재분포 비어들에 의한 것과 같은 개별적인 비어들(22 또는 40)을 통한 접속을 이루도록 접점 패드들(28 또는 46)을 포함하는 것들 사이에 포함될 수 있다. 도 2에 도시된 바와 같은 다른 한 실시예에서는, 제1 도전성 비어들(22) 및 제2 도전성 비어들(40)의 외측 단부들(26,34) 각각이 접속 구성요소(10)를 위한 습윤성 접점들일 수 있다.
상기 습윤성 접점들은, 패드들(28,46)이든, 외측 단부들(26,34)이든 또는 다른 적합 구조들이든, 접속 구성요소(10)가 접속 구성요소(10)의 외측 표면들(14,32) 상부에 각각 배치되는 초소형 전자 구성요소들에 접속할 수 있게 하거나 접속 구성요소(10)의 외측 표면들(14,32) 상부에 각각 배치되는 초소형 전자 구성요소들 사이에 접속할 수 있게 한다. 도 5a에 도시된 바와 같이, 접속 구성요소(10)는 외측 표면(14) 상부에 배치되는 초소형 전자 요소(80)를 외측 표면(32)이 상부에 배치되는 회로 패널(94)에 접속하는데 사용될 수 있다. 한 실시예에서는, 접속 구성요소(10)가 서로 다른 개별적인 피치들에서 접점들이 상부에 배치된 2개의 초소형 전자 구성요소들 간의 그러한 접속을 형성하도록 구성될 수 있다. 도 5에 도시된 바와 같이, 초소형 전자 요소(80)는 상부에 접점들(86)이 노출된 정면 표면(front surface; 82)을 지닌다. 배면 표면(back surface; 82)은 정면 표면(82)으로부터 일정 간격을 두고 떨어져 있으며 정면 표면(82)과 나란하다. 초소형 전자 요소(80)는 외측 표면(14)에 대면하는 정면 표면(82)을 지니고 땜납 볼(solder ball)들(68)을 사용하여 비어들(22)의 외측 단부들(26)에 본딩되는 접점들(86)을 지니는 플립-칩(flip-chip)으로서 외측 표면(14)에 설치되어 있다. 접속 구성요소(10)(결과적으로는, 초소형 전자 요소(80))는 땜납 볼들(68)을 사용하여 비어들(40)의 외측 단부들(42)을 회로 접점들(96)에 접합시킴으로써 회로 패널(94)에 설치된다. 여기서 유념할 점은 "제1" 및 "제2"로서의 지지 구조들의 지정이 여러 지지 구조들을 언급함에 있어서 단지 명료성을 위해서만 취해진 것이며 어느 지지 구조가 본 개시내용에서 논의된 초소형 구성요소들 중 어느 하나에 접속되어야 하는지 또는 어느 지지 구조가 큰 피치 또는 작은 피치의 배열 따위로 습윤성 접점들을 포함하는지에 대해 무관하다는 점이다.
도시된 바와 같이, 초소형 전자 요소(80)의 접점들(86)은 회로 패널(94) 상의 회로 접점들(96)의 피치보다 작은 피치를 지니는 배열로 대체로 일정 간격을 두고 떨어져 있다. 따라서, 제1 도전성 비어들(22)(결과적으로는 외측 단부들(26))은 상기 초소형 전자 요소(80)의 접점들(86)의 배열 구조 및 피치에 실질적으로 부합하는 배열 구조 및 피치로 배치되어 있다. 마찬가지로, 제2 도전성 비어들(40)은 회로 접점들(96)의 배열 구조 및 피치에 실질적으로 부합하는 배열 구조 및 피치로 배치되어 있다. 접점 패드들(28,46)과 같은 접점 패드들을 지니는 실시예에서는, 상기 접점 패드들이 또한 상기 접점 패드들이 결합하게 되는 개별적인 구성요소 접점들의 배열 구조 및 피치에 부합할 수 있다. 접점들의 배열들은 다수의 행들 및 열들을 지니는 그리드에서와 같은 어느 바람직한 구성으로 이루어질 수 있다. 소정 배열의 피치는 하나 이상의 방향들에서의 접점들의 균일한 간격에 기반하여 측정될 수 있다. 변형적으로는, 상기 피치가 배열의 접점들 간의 평균, 최대 또는 최소 거리로서 지정될 수 있다. 다른 실시예들에서는, 외측 표면(14) 및 외측 표면(32) 상의 습윤성 접점들의 피치는 실질적으로 동일할 수도 있고, 외측 표면(14) 상의 습윤성 접점들의 피치는 외측 표면(32) 상의 습윤성 접점의 피치보다 클 수도 있다. 한 실시예에서는, 외측 단부들(26)과 같은 습윤성 접점들이 제1 피치를 지니는 배열로 이루어질 수 있으며, 외측 단부들(42)과 같은 습윤성 접점들이 제1 피치 크기의 1 내지 5배인 제2 피치를 지닐 수 있다. 다른 한 실시예에서는, 상기 제2 피치가 제1 피치 크기의 약 2배일 수 있다.
한 실시예에서는, 유전체 구조(50)에서의 인접한 유전체 층들 사이에 접속하는 비어들(66)의 상응하는 쌍들과 같은 비어들(66)은 제1 도전성 비어들(22) 및 제2 도전성 비어들(40) 사이에 있는 제2 피치로 배치될 수 있다. 그러한 구성은 재분포 구조(50)를 통해 상기 라우팅 회로를 효과적으로 배치하는데 유용할 수 있다. 다른 실시예들에서는 상기 트레이스들(64) 및 비어들(66)이 제1 도전성 비어들(22) 또는 제2 도전성 비어들(40) 중 어느 하나의 피치와 실질적으로 동일한 피치를 지니는 배열로 이루어질 수도 있고, 제1 도전성 비어들(22) 및 제2 도전성 비어들(40) 양자 모두의 배역보단 큰 배열로 이루어질 수도 있다. 비어들(66)이 불균일한 배치로 이루어지는 것을 포함하여, 부가적인 배치들이 가능하다.
상기 지지부들(12,30)의 CTE들이 또한 다를 수 있다. 도 5a에 도시된 실시예와 같은 한 실시예에서는, 초소형 전자 요소(80)가 회로 패널(94)의 CTE보다 낮은 CTE를 지닐 수 있다. 낮은 CTE를 지니는 초소형 전자 요소가 높은 CTE를 지니는 회로 패널에 구축되는 실시예들에서는, 반복된 열 사이클링(repeated heat cycling)이 땜납 본드들의 단구(斷口; fracture) 따위와 같은 구성요소들 간의 접속부들의 단구를 취할 수 있게 해준다. 한 실시예에서는, 제1 지지부(12) 및 제2 지지부(30) 양자 모두가 초소형 전자 요소(80)의 CTE 및 회로 패널(96)의 CTE 사이에 존재하는 CTE를 지닐 수 있다. 이러한 배치는 땜납 본드들(68)을 포함하는 구성요소들 간의 접속들의 신뢰도를 증가시킬 수 있다. 초소형 전자 요소(80)가 제1 지지부 상부에 배치되는 부가적인 실시예에서는, 제1 지지부(12)의 CTE가 회로 패널(94) 상부에 배치되는 제2 지지부(30)의 CTE보다 낮을 수 있다. 예를 들면, 그러한 실시예에서는, 초소형 전자 요소는 약 3 ppm/℃의 CTE를 지닐 수 있으며 회로 패널은 약 12 ppm/℃의 CTE를 지닐 수 있다. 따라서, 제1 지지부(12)의 CTE는 3 ppm/℃보다 높을 수 있으며 제2 지지부(30)의 CTE는 12 ppm/℃보다 낮을 수 있고 제1 지지부(12)의 CTE는 제2 지지부(30)의 CTE보다 낮을 수 있다. 그러한 범위의 부가적인 예에서는, 제1 지지부(12)가 3 내지 6 ppm/℃의 CTE를 지닐 수 있으며 제2 지지부(12)는 6 내지 12 ppm/℃의 CTE를 지닐 수 있다. 변형적으로는, 제1 지지부(12)가 3 내지 7 ppm/℃의 CTE를 지닐 수 있으며 제2 지지부(12)는 7 내지 12 ppm/℃의 CTE를 지닐 수 있다.
유전체 층들(52,58)과 같은 재분포 구조(50)에서 사용된 유전체 재료는 또한 낮은 CTE를 지닐 수 있다. 재분포 유전체의 CTE는 상기 제1 지지부(12) 및 상기 제2 지지부(30)의 CTE 사이에 부가적으로 존재할 수 있다. 예를 들면, 위에서 설명한 실시예에서는, 제1 지지부(12)가 약 4 ppm/℃의 CTE를 지닐 수 있고, 제2 지지부(30)가 약 10 ppm/℃의 CTE를 지닐 수 있으며, 그리고 제1 및 제2 유전체 층들(52,58) 양자 모두는 약 7 ppm/℃의 CTE를 지닐 수 있다.
도 5b의 실시예에서는, 상호접속 구성요소(410)가 제2 지지부(430)의 내측 표면(434)의 영역 중 단지 일부만을 커버하는 제1 지지부(412)를 포함한다. 이러한 실시예는 다른 측면들에서 도 1 및 도 5a의 실시예들과 유사하다. 재분포 구조(450)는 제1 지지부(412) 및 제2 지지부(430) 사이에 배치되어 있으며 제1 지지부(412)에 본딩되어 있고 크기 면에서 대체로 제1 지지부에 상응하는 제1 유전체 층(4452) 및 제2 지지부(430)에 본딩되어 있는 제2 유전체 층을 포함한다. 도시된 실시예에서는, 제2 유전체 층(458)의 내측 표면(462)의 일부가 제2 유전체 층(452)에 의해 커버된 영역 외측에 노출된다. 따라서, 제2 유전체 층(458)에 연관된 비어들(466)은 표면(460)에 본딩되고 표면(460)에 대면하게 되는 것으로 도시된 초소형 전자 요소(480B)와 같은 하나 이상의 외부 구성요소들과의 접속용으로 제공될 수 있다. 그리고나서, 초소형 전자 요소(480B)의 접점들(486)은 제2 유전체 층(458) 상의 노출된 비어들(466) 중 적어도 일부에 와이어 본딩된다. 제2 도전성 비어들(440)의 개별적인 제2 도전성 비어들(440)은 땜납 볼들(468)을 통한 회로 패널(494)과의 접속을 위해 초소형 전자 요소(480B)와 접속된 비어들(466)과 접속되어 있다. 다른 한 초소형 전자 요소(480A)는 도 5a에 도시된 초소형 전자 요소(80)에 대하여 위에서 설명한 바와 같이 제1 지지부(412)의 외측 표면상에 설치되어 있다. 초소형 전자 요소(480A)의 접점들(486)은 비어들(422)의 단부들(426)과 결합하게 되는데, 상기 비어들(422)은 회로 패널(494)의 개별적인 접점들(496)과의 접속을 위해 재분포 구조(450)를 통해 비어들(440)의 개별적인 비어들과 접속되어 있다. 그 외에도, 제2 유전체 층(258)의 노출된 비어들(466) 중 일부는 와이어 본드들(492) 따위에 의한 회로 패널(494)과 같은 초소형 전자 구성요소에의 접속용으로 구성될 수 있다.
도 5b에 도시된 접속 구성요소(410)의 실시예는 서로 다른 CTE들을 지니는 초소형 전자 요소들(480A,440B)을 예를 들면 초소형 전자 요소들(480A,440B) 양자 모두보다 높은 CTE를 지니는 회로 패널(494)에 접속하는데 사용될 수 있다. 한 실시예에서는 초소형 전자 요소(480A)가 제1 CTE를 지닐 수 있으며 초소형 전자 요소(480B)가 상기 제1 CTE보다 높은 제2 CTE를 지닐 수 있다. 제2 지지부(430)는 상기 제2 CTE 및 회로 패널(494)의 CTE 사이의 CTE를 지닐 수 있다. 추가로, 제1 지지부(412)는 제2 지지부(430)의 CTE 및 상기 제1 CTE 사이의 CTE를 지닐 수 있다.
도 2에는 다른 한 실시예에 따른 접속 구성요소(110)가 도시되어 있다. 상기 접속 구성요소(110)는 도 1에 대해 위에서 설명한 접속 구성요소(10)와 유사하며 재분포 구조(150)를 통해 결합하게 되는 제1 지지부(112) 및 제2 지지부(130)를 포함한다. 제1 지지부(112) 및 제2 지지부(130) 양자 모두는 도전성 비어들(122,140)을 각각 포함하고, 상기 도전성 비어들(122,140)은 제1 지지부(112) 및 제2 지지부(130)의 개별적인 내측 표면들(116,134)로부터 제1 지지부(112) 및 제2 지지부(130)의 개별적인 외측 표면들(114,132)로 연장되어 있다. 습윤성 접점들이 상기 외측 표면들(114,132) 상에 노출되어 있으며, 도시된 실시예에서는 외측 표면(114) 상에 노출된 외측 단부들(126) 및 외측 표면(132) 상에 노출된 외측 단부들(142)에 의해 형성되어 있다. 상기 습윤성 접점들은 도 5a에 도시된 배치와 유사한 배치를 이루는 접속 구성요소(110)를 사용하여 외부의 초소형 전자 구성요소들을 함께 접속하는데 사용될 수 있다. 따라서, 제1 도전성 비어들(122) 및 제2 도전성 비어들(140)은 제1 도전성 비어들(122) 및 제2 도전성 비어들(140)에 접속된 개별적인 초소형 전자 구성요소들에 상응하는 서로 다른 피치들을 지니는 배열들로 배치될 수 있으며 제1 지지부(112) 및 제2 지지부(130)는 유사하게 선택된 CTE들을 지닐 수 있다. 상기 접속 구성요소(110)는 또한 외부의 초소형 전자 구성요소들을 지니는 유사한 조립체로 도 5b에 도시된 실시예와 유사한 다른 한 실시예에서 구성될 수 있다.
도 2의 접속 구성요소(110)에서는, 라우팅 회로에 포함된 트레이스들(164) 및 비어들(166)이 내부에 매립된 단일의 유전체 층(152)을 재분포 구조(50)가 포함한다. 상기 트레이스들(164) 중 일부는 제1 도전성 비어들(122)의 내측 단부들(124)과 접속되어 있으며 제1 도전성 비어들(122)의 내측 단부들(124)로부터 측면으로 연장되어 있고 상기 트레이스들(164) 중 나머지는 제2 도전성 비어들(140)의 내측 단부들(144)과 접속되어 있으며 제2 도전성 비어들(140)의 내측 단부들(144)로부터 측면으로 연장되어 있다. 유전체 층(150)에 내재하는 비어들(166) 중 일부는 제1 도전성 비어들(122) 및 제2 도전성 비어들(140)의 연관된 트레이스들(164) 간의 접속에 의해 제1 도전성 비어들(122) 및 제2 도전성 비어들(140)의 개별적인 쌍들을 상호접속한다. 비어들(166)는 제1 도전성 비어들(122) 또는 제2 도전성 비어들(140)의 피치와 동일한 피치를 지닐 수 있다. 그러한 실시예에서는, 상기 비어들(166)이 트레이스의 사용 없이 제1 도전성 비어들(122)에 직접 또는 제2 도전성 비어들(140)에 직접 접속할 수 있다. 그러한 실시예에서는, 제1 지지부(112) 또는 제2 지지부(130)가 적합성 재료(compliant material)일 수 있는 접착제 층(148) 따위를 사용하여 유전체 층(152)에 본딩될 수 있다.
도 3에는 도 1에 도시된 접속 구성요소(10)와 유사한 접속 구성요소(210)의 다른 한 실시예가 도시되어 있다. 이러한 실시예에서는, 재분포 구조(250)에 내재하는 제1 유전체 층(252) 및 제2 유전체 층(258)이 일정 간격을 두고 떨어져 있다. 제1 유전체 층(252) 및 제2 유전체 층(258) 사이에 일렬로 나열된 비어들(266)의 쌍들은 땜납 볼들(268)과 같은 도전성 재료의 덩어리를 사용하여 결합하게 된다. 제1 유전체 층(252)의 내측 표면(256) 및 제2 유전체 층(258)의 내측 표면(262) 간의 결과적으로 초래된 공간은 땜납 볼들(268) 간의 공간들을 충전하는 언더필(underfill)에 의해 충전될 수 있다.
도 4a - 도 4c에 도시된 바와 같이, 저항기, 커패시터, 트랜지스터, 다이오드 따위와 같은 적어도 하나의 수동 장치가 본 개시내용의 여러 실시예들에 따른 접속 구성요소 내에 매립될 수 있다. 도 4a - 도 4c에서는, 대표적인 수동 장치(274)가 도 3에 도시된 실시예와 유사하며 위에서 논의한 접속 구성요소(210)에 매립되어 있다. 본 개시내용에 논의되어 있고 상기 도면들에 도시되어 있는 접속 구성요소들의 다른 실시예들에서는 또한 수동 장치들이 유사한 구조들로 상기 접속 구성요소들에 매립되어 있을 수 있다. 도 4a에 있어서는, 수동 장치(274)가 제1 유전체 층(250)의 내측 표면(256) 상에 설치되어 있으며 트레이스들(264)을 통해 제1 도전성 비어들(222A)의 개별적인 제1 도전성 비어들(222A)과 접속되는 비어들(266A)과 전기적으로 접속되어 있다. 따라서, 제1 도전성 비어들(222A)과 접속된 초소형 전자 구성요소는 수동 장치(274)와 접속된다. 내측 표면들(256,262) 간의 수동 장치(274) 또는 공간은 수동 장치(274)가 이러한 공간 내에 완전히 수용되도록 크기조정될 수 있다. 그러한 실시예에서는, 언더필(270)이 수동 장치(274)를 에워싸고 수동 장치(274) 및 땜납 볼들(260) 간의 공간들을 충전한다. 수동 장치(274)와 같은 수동 장치는 제2 유전체 층의 내측 표면(262) 상에 설치되고 유사한 방식으로 재분포 구조(250) 내에 매립될 수 있다. 도 1 및 도 2에 도시된 접속 구성요소들과 같은 접속 구성요소의 한 실시예에는 예를 들면 언더필(270) 대신에 추가적인 유전체 층을 포함함으로써 그리고 접속 구성요소들의 제1 및 제2 유전체 층들의 내측 표면들 상의 접속용으로 노출된 접속 구성요소들을 접속하도록 크거나 추가적인 비어들을 추가함으로써 유사한 방식으로 접속 구성요소들의 상응하는 재분포 구조들 내에 매립된 수동 장치를 포함할 수 있다.
도 4b에는 수동 장치(274)의 변형적인 합체가 도시되어 있다. 이러한 실시예에서는, 수동 장치(274)가 제1 유전체 층(252)의 내측 표면에 노출된 비어들(266)과 접속되어 있으며 상기 재분포 구조의 높이보다 큰 높이를 지닌다. 수동 장치(274)의 높이를 수용하기 위해, 개구부(276)는 제2 유전체 층(258) 내에 합체되어 있으며 부합 공동부(matching cavity)는 수동 장치(274)의 일부를 수용하도록 제2 지지부(230) 내에 합체되어 있다. 접속 구성요소(210)는 제2 유전체 층(258) 상에 설치되어 있으며 제1 지지부(212)의 공동부 내에 연장되어 있는 수동 장치(274)와 유사한 수동 장치를 포함하도록 유사하게 구조화될 수 있다. 더군다나, 도 1 및 도 2의 실시예들은 유사한 수동 장치를 수용하도록 유사한 방식으로 또한 구조화될 수 있다.
도 4c에는 제2 유전체 층(258)의 외측 표면(260) 상에 설치되어 있으며 제2 지지부(230)에 형성된 적합하게 크기조정된 공동부(278) 내에 수용되어 있는 수동 장치(274)를 지니는 접속 구성요소(210)가 도시되어 있다. 수동 장치(274)는 제2 유전체 층(258) 내의 비어들(266A) 중 선택된 비어들과 접속되어 있으며, 상기 선택된 비어들은 또한 외측 표면(213) 상에 외측 단부들(226)을 지니는 제1 도전성 비어들(222A)의 개별적인 제1 도전성 비어들(222A)과 접속된 제1 유전체 층(252)에서의 상응하는 비어들(266)과 접속되어 있다. 따라서, 제1 도전성 비어들(222A)과 접속되어 있는 초소형 전자 구성요소는 수동 장치(274)와 접속되게 된다. 변형적으로는, 비어들(266A)은 외측 단부들(244)을 통한 외부 구성요소와의 접속을 위해 트레이스들(266)의 상응하는 트레이스들(266)을 통해 제2 도전성 비어들(240)의 개별적인 제2 도전성 비어들(240)과 접속될 수 있다. 수동 장치는 유사한 방식으로 제1 유전체 층(252)의 외부 표면(254) 상에 설치될 수 있다. 도 1 및 도 2의 실시예들은 또한 유사한 방식으로 유사한 수동 장치를 포함하도록 구조화될 수 있다.
도 6 내지 도 8에는 도 2에 완전한 형태로 도시되어 있는 접속 구성요소와 같은 접속 구성요소(110)를 제조하는 방법이 도시되어 있다. 도 6에 도시된 바와 같이, 인-프로세스 유닛(110')은 도 1 및 도 2에 대해 위에서 논의된 바와 같이, 내부에 제1 도전성 비어들(122)을 지니는 제1 지지부(112')를 포함하여 형성된다. 도 6의 제1 지지부(112')는 비어들(122)의 외측 단부들(126)이 제1 지지부(112')에 의해 커버되도록 그리고 외측 표면(114')이 외측 단부들(126) 상에 일정 간격을 두고 존재하도록 형성되어 있다. 재분포 구조(150)는 제1 지지부(112')의 내측 표면(116) 상에 형성되어 있으며 위에서 설명한 바와 같이 제1 도전성 비어들(122)의 내측 단부들(124)과 접속된 라우팅 회로를 포함한다. 인-프로세스 유닛(110')은 제1 지지부(112')에 블라인드 홀(blind hole)들을 형성하고 상기 블라인드 홀들에 도전성 재료를 충전함으로써 그리고나서 내측 표면(116) 상에 재분포 구조(150)를 형성함으로써 제조될 수 있다. 다른 한 실시예에서는, 비어들(122)을 형성하는데 사용된 블라인드 홀들은 재분포 구조(150)의 형성 후까지 충전되지 않은 상태에 있을 수 있다. 변형적으로는, 재분포 구조(150)가 예를 들면 캐리어(carrier) 상에 형성될 수 있으며 이때 제1 도전성 비어들(122)은 예를 들면 재분포 구조(150)에 내재하는 라우팅 회로의 적합한 부분들 상에 도금함으로써 형성될 수 있다. 그리고나서, 제1 지지부(112')는 몰딩(molding) 따위에 의해 상기 제1 도전성 비어들(122) 상에 형성될 수 있다. 인-프로세스 유닛(112')과 같은 구조를 형성하기 위한 이들 방법 및 다른 방법들은 전체 개시내용이 본원에 참조로 병합된 공동 계류중에 있으며 일반 양도된 미국 특허출원 제13/091,800호에 도시 및 기재되어 있다.
다른 한 실시예에서는, 비어들(122)을 형성하는데 사용된 블라인드 홀들은 재분포 구조(150)의 형성 후까지 충전되지 않은 상태에 있을 수 있다. 그리고나서, 그라인딩(grinding), 폴리싱(polishing) 또는 에칭(etching) 따위에 의한 것과 같이, 제1 지지부(112')의 외측 부분을 제거함으로써 상기 블라인드 홀들이 개구될 수 있다. 일단 상기 블라인드 홀들이 제2 표면(114) 상에 개구되어 있는 경우에, 상기 블라인드 홀들은 비어들(122)을 형성하도록 도전성 재료로 충전될 수 있다. 부가적인 변형예에서는, 비어들(122)을 형성하는데 사용된 홀들이 재분포 구조(150)의 형성 후에 제1 지지부(112') 내에 형성될 수 있다. 이는 예를 들면 제2 표면(114) 상으로부터 제1 지지부(112') 내에 홀들을 드릴링(drilling)하여 상기 홀들에 접점들(124)을 노출함으로써 수행될 수 있다. 그리고 나서, 상기 홀들은 접점들(124)과 접속된 비어들(122)을 형성하도록 충전될 수 있다.
도 6에 부가적으로 도시된 바와 같이, 블랭크(blank; 130')가 제공되어 인-프로세스 유닛(112')에 부합된다. 블랭크(130')는 제2 지지부(120)를 형성하는데 사용됨으로써 본원에서 논의된 재료들 중 어느 하나로 만들어질 수 있으며 본 개시내용의 다른 곳에서 부가적으로 논의된 바와 같이, CTE를 포함하여 특정한 특성들을 지니도록 선택될 수 있다. 도 7에 도시된 바와 같이, 블랭크(130')는 본딩에 의한 것과 같이 인-프로세스 유닛(112')에 부가된다. 이는 접착제 층(148) 따위를 사용하여 수행될 수 있다. 변형적으로는, 블랭크(130')는 접착제 층(148) 없이 도 7의 구조를 획득하도록 인-프로세스 유닛(112') 상에 적절히 몰딩될 수 있다.
그리고나서, 도 8에 도시된 바와 같이, 제2 도전성 비어들(140)이 도 2에 도시되고 도 1의 실시예에 대하여 부가적으로 설명한 바와 유사한 제2 지지부(130)를 형성하도록 블랭크(130') 내에 형성된다. 제2 도전성 비어들(140)은 블라인드 홀들을 드릴링하여 비어들(166)의 상응하는 비어들을 노출함으로써 그리고 이후에 이러한 홀들 내에 도전성 금속을 침착하여 선택된 비어들(166)과 접속하고 상기 홀들을 충전하여 제2 지지부(130)의 외측 표면(132)에 노출된 제2 도전성 비어들(140)의 외측 단부들(142)을 형성하여서 도 8에 도시된 인-프로세스 유닛(110"')을 초래시킴으로써 블랭크(130') 내에 형성될 수 있다. 그 후에, 상기 인-프로세스 유닛(110"')은 제1 지지부(112') 중 일부를 제거하여 외측 표면(114')을 낮추고 외측 표면(114) 상에 비어들(122)의 외측 단부들(126)을 노출함으로써 도 2의 접속 구성요소(110)를 초래하도록 부가적으로 처리될 수 있다. 이는 기계적 폴리싱, 그라인딩, 래핑(lapping) 따위에 의해 완성될 수 있다. 화학적 에칭 또는 레이저 에칭과 같은 에칭이 또한 사용될 수 있다. 그라인딩 및 폴리싱은 또한 외측 단부들(126)을 외측 표면(114)과 실질적으로 동일한 높이로 이루게 하는 데 도움을 주기 위해 사용될 수 있다. 마찬가지로, 제2 지지부(130)는 외측 단부들(142) 및 외측 표면(132)을 실질적으로 동일한 높이로 이루게 하도록 외측 단부들(142)의 그라인딩 또는 폴리싱을 포함하여, 제2 지지부(130)의 외측 표면(132)에서 그라인딩 또는 폴리싱될 수 있다. 도 6에 도시된 인-프로세스 유닛(110')을 두꺼운 제1 지지부(112')로 형성하고 차후에 노출된 외측 단부들(126)로 그라인딩 또는 폴리싱함으로써, 상기 인-프로세스 유닛(110')은 취급하기에 용이해질 수 있고 접속 구성요소(110)의 제조의 부가적인 단계들 동안 파괴(breaking)되기가 쉽지 않을 수 있다.
도 2에 도시된 접속 구성요소(110)와 유사한 접속 구성요소를 제조하는 부가적인 방법은 도 9 내지 도 11에 도시되어 있다. 이러한 방법은 인-프로세스 유닛(110"')이 제2 도전성 비어들(140)을 내부에 지니는 제2 지지부(130') 상에 재분포 구조(150)를 포함하여 형성되는 것을 제외하고 도 6 내지 도 8에 대해 위에서 설명된 방법과 유사하다. 도 6 내지 도 8의 실시예에서는 얇게 피치(pitch)된 도전성 비어들(122)이 상기 인-프로세스 유닛 내에 포함되지만, 도 9 내지 도 11의 실시예에서는 그보다 굵게 피치된 제2 도전성 비어들(140)이 인-프로세스 유닛(110') 내에 형성된다. 이러한 실시예에서는, 도 10에 도시된 바와 같이, 상기 제1 도전성 비어들(122)이 인-프로세스 유닛(110"')의 구축 후에 블랭크(112') 내에 형성된다. 이는 도 11에 도시된 인-프로세스 유닛(110"')을 초래하며, 이는 도 2의 접속 구성요소를 초래하도록 도 8에 대해 위에서 설명한 바와 같이 부가적으로 처리될 수 있다.
도 12 및 도 13에는 상호접속 구성요소의 제조 방법의 여러 단계 동안 도 1의 상호접속 구성요소와 같은 상호접속 구성요소가 도시되어 있다. 도 12에 도시된 바와 같이, 2개의 인-프로세스 유닛(10A',10B')이 형성되어 있으며 서로 부합되어 있다. 제1 인-프로세스 유닛(10A')은 제1 도전성 비어들(122)이 내부에 형성되고 제1 유전체 층(52)이 제1 지지부(12)의 내측 표면(16) 상에 형성된 제1 지지부(12)를 포함한다. 제2 인-프로세스 유닛(10B')은 제2 도전성 비어들(140)이 내부에 형성되고 제2 유전체 층(58)이 제2 지지부(30)의 내측 표면(34) 상에 형성된 제2 지지부(30)를 포함한다. 제1 및 제2 인-프로세스 유닛들(10A',10B') 양자 모두는 도 6에 대해 위에서 논의된 방법들에 따라 형성될 수 있으며 제1 및 제2 인-프로세스 유닛들(10A',10B')의 개별적인 특징들은 도 1의 논의에 따라 형성될 수 있다. 도 13에 도시된 바와 같이, 제1 유전체 층(52) 및 제2 유전체 층(58)의 내측 표면들(56,62) 각각은 서로 접촉하여 위치해 있고(선택적으로는 접착제 따위를 사용하여 함께 본딩되고) 하나가 내측 표면(56) 상에 노출되며 나머지 하나가 내측 표면(62) 상에 노출되는 비어들(66)의 상응하는 쌍들이 위에서 논의된 바와 같이 금속-금속 접합을 사용하여 함께 본딩된다. 이는 도 13의 인-프로세스 유닛(10')을 초래하고, 이는 그 후에 외측 표면들(14,32) 상에 외측 단부들(26,42)을 노출하도록 도 8에 대해 이미 논의된 방식과 유사한 방식으로 처리된다. 부가적인 단계들은 외측 표면들(14,32) 상의 패드들(28,46)과 같은 도전성 패드들의 형성, 습윤성 접점들이 상부에 노출된 외측 표면들(14 또는 32) 상의 추가적인 재분포층들의 형성, 또는 다른 부가적인 구조들을 포함하여 본 개시내용에 논의된 방법들 중 어느 하나에서 수행될 수 있다. 결과적으로 얻어진 접속 구성요소들에는 그 후에 도 5a 및 도 5b에 대해 도시되고 설명된 바와 같은 다른 여러 구성요소들이 구축될 수 있다.
본 개시내용에서 설명한 접속 구성요소들의 여러 실시예가 여러 다양한 전자 시스템에 관련하여 사용될 수 있다. 위에서 설명한 상호접속 구성요소들은 도 14에 도시된 바와 같은 다양한 전자 시스템의 구성에서 이용될 수 있다. 예를 들면, 본 발명의 부가적인 실시예에 따른 시스템(1)은 도 5a에 도시된 바와 같은 초소형 전자 요소(80) 및 상호접속 구성요소(10)와 마찬가지로, 상호접속 구성요소(10)에 초소형 전자 요소(80)를 구축함으로써 형성된 유닛인 초소형 전자 조립체(2)를 포함할 수 있다. 도시된 실시예와 아울러, 상기 상호접속 구성요소 또는 상기 상호접속 구성요소의 조립체들의 변경들이 위에서 설명한 바와 같이 다른 전자 구성요소들(6,3)과 함께 사용될 수 있다. 도시된 예에서는, 구성요소 (6)가 반도체 칩 또는 반도체 칩을 포함하는 패키지 또는 다른 조립체일 수 있고, 구성요소(3)는 디스플레이 스크린이지만, 다른 어떤 구성요소들이 사용될 수 있다. 물론, 비록 단지 2개의 추가적인 구성요소들이 예시를 명료하기 위해 도 14에 도시되어 있지만, 상기 시스템이 임의 개수의 그러한 구성요소들을 포함할 수 있다. 부가적인 변형예에서는, 초소형 전자 요소 및 상호접속 구성요소를 포함하는 임의 개수의 초소형 전자 조립체들이 사용될 수 있다. 상기 초소형 전자 조립체 및 구성요소들(6,3)은 파선들로 개략적으로 도시된 공통 하우징(4)에 설치되고 원하는 회로를 형성하도록 필요에 따라 서로 전기적으로 상호접속된다. 도시된 대표적인 시스템에서는, 상기 시스템이 연성 인쇄 회로 보드(flexible printed circuit board)와 같은 회로 패널(94)을 포함하며, 상기 회로 패널은 상기 구성요소들을 서로 상호접속하는 여러 도체들(96)을 포함한다. 그러나, 이는 단지 대표적인 것인데, 접점 패드들 따위에 접속되거나 접점 패드들 따위와 일체화될 수 있는 다수의 트레이스를 포함하여 전기적 접속부들을 제조하는 어느 적합한 구조가 사용될 수 있다. 더욱이, 회로 패널(94)은 땜납 볼들(68) 따위를 사용하여 상호접속 구성요소(10)에 접속될 수 있다. 상기 하우징(4)은 예를 들면 셀룰러폰 또는 개인 휴대 정보 단말기에서 유용한 타입의 휴대용 하우징으로서 도시되어 있으며, 스크린(3)은 상기 하우징의 표면에 노출되어 있다. 시스템(1)이 이미징 칩과 같은 감광(light-sensitive) 요소를 포함하는 경우에, 렌즈(5) 또는 다른 광학 장치가 또한 상기 구조에 광을 라우팅하기 위해 제공될 수 있다. 또, 도 14에 도시된 간략화된 시스템(1)이 단지 대표적인 것인데, 데스크톱 컴퓨터들, 라우터들 등등과 같은 고정 구조들로서 일반적으로 인정된 시스템들을 포함하는 다른 시스템들이 위에서 논의된 구조들을 사용하여 제조될 수 있다.
비록 본 개시내용의 발명이 특정한 실시예들을 참조하여 설명되었지만, 당업자라면 이러한 실시예들이 단지 본 발명의 원리들 및 적용들만을 예시한 것임을 이해할 것이다. 그러므로, 당업자라면 여러 수정예가 상기 대표적인 실시예들에 대해 이루어질 수 있으며 다른 배치들이 첨부된 청구항들에 의해 정의된 본 발명의 사상 및 범위로부터 벗어나지 않고 고안될 수 있음을 이해할 것이다.

Claims (59)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 상호접속 구성요소를 제조하는 방법으로서,
    상기 방법은,
    제1 표면과 수직인 방향으로 제1 표면으로부터 연장된 복수 개의 개구부들을 지니는 제1 지지부를 포함하는 인-프로세스(in-process) 유닛 상에 재분포층을 형성하는 단계로서, 상기 재분포층은 상기 복수 개의 개구부들과 일치하여 라우팅 회로를 포함하는, 단계;
    제1 및 제2의 대향하는 주 표면들 사이의 두께로 정의된 제2 지지부를 상기 인-프로세스 유닛과 결합하여 상기 재분포층이 상기 제1 및 제2 지지부들 사이에 배치되게 하는 단계; 및
    제1 개구부들을 도전성 재료로 충전하여 상기 제1 지지부를 통해 연장되어 있으며 상기 재분포층의 라우팅 회로와 접속되어 있는 제1 도전성 비어들을 형성하고, 상기 주 표면들과 수직으로 상기 제2 지지부를 통해 연장되어 있는 제2 도전성 비어들로서, 제2 도전성 비어들 각각이 제1 단부 및 제2 단부를 지니고 상기 제1 및 제2 단부들이 상기 제2 지지부의 대응하는 제1 및 제2 표면들과 같은 높이로 이루어지는 제2 도전성 비어들을 상기 제2 지지부 내에 형성하는 단계;
    를 포함하며,
    상기 제1 도전성 비어들이 상기 제1 지지부를 통해 연장되어 있고, 상기 제2 도전성 비어들이 상기 제2 지지부를 통해 연장되어 있으며, 상기 제1 및 제2 도전성 비어들이 상기 재분포층을 통해 전기적으로 접속되어 있고,
    적어도 상기 제2 지지부는 반도체 재료로부터 제조되며, 적어도 상기 제2 도전성 비어들을 형성하는 것은 상기 제2 지지부 내에 홀들을 형성하여 홀 벽(hall wall)을 정의하는 것, 상기 홀 벽을 따라 유전체 라이닝을 침착하는 것, 그리고 상기 홀의 나머지에 도전성 금속으로 충전하는 것을 포함하는, 상호접속 구성요소의 제조 방법.
  31. 제30항에 있어서, 상기 제1 및 제2 지지부들은 12 ppm/℃(parts per million per degree, Celsius) 미만의 열팽창계수(CTE)를 지니는, 상호접속 구성요소의 제조 방법.
  32. 제30항에 있어서, 상기 개구부들은 상기 제1 지지부를 통해 부분적으로 연장되어 형성되며, 제1 지지부를 통해 제1 도전성 비어들을 형성하는 것은 상기 제1 지지부의 일부를 제거하여 상기 제1 표면과 나란하며 상기 제1 표면으로부터 일정 간격을 두고 떨어져 있는 상기 제1 지지부의 제2 표면을 형성하고 상기 제2 표면상에 상기 제1 개구부들을 노출시키는 것을 더 포함하는, 상호접속 구성요소의 제조 방법.
  33. 제32항에 있어서, 상기 개구부들은 상기 제1 지지부의 일부의 제거 후에 상기 도전성 재료로 충전되는, 상호접속 구성요소의 제조 방법.
  34. 제32항에 있어서, 상기 개구부들은 상기 재분포층의 형성 이전에 상기 도전성 재료로 충전되며, 상기 제1 지지부의 일부의 제거는 상기 제2 표면상에 상기 개구부들에 내재하는 도전성 재료를 노출시키는 것인, 상호접속 구성요소의 제조 방법.
  35. 제30항에 있어서, 상기 제1 지지부의 개구부들은 홀(hall)들이 상기 라우팅 회로의 부분들을 노출하도록 상기 재분포층의 형성 후에 형성되는, 상호접속 구성요소의 제조 방법.
  36. 제30항에 있어서, 적어도 상기 제2 도전성 비어들을 형성하는 것은 홀(hall)들이 상기 제2 표면에 대하여 개구되게 하도록 상기 제2 지지부를 통해 홀들을 형성하는 것, 상기 재분포층과의 본딩 전에 홀들에 도전성 재료를 충전하는 것, 및 상기 지지부로부터 재료를 제거하여 상기 지지부의 제1 표면을 형성하고 상기 제1 표면상에 상기 비어들의 제1 단부들을 노출하는 것을 포함하는, 상호접속 구성요소의 제조 방법.
  37. 제30항에 있어서, 적어도 상기 제1 지지부 및 상기 재분포층이, 차후에 상기 제1 지지부를 포함하여, 상기 복수 개의 제1 지지부들 중의 제1 지지부들 상에 형성된 재분포층들의 개별 유닛들을 형성하도록 세그먼트(segment)되는 단일 웨이퍼의 제1 지지부들 상에 형성된 복수 개의 재분포층들 중의 재분포층들로서 형성되는, 상호접속 구성요소의 제조 방법.
  38. 제30항에 있어서, 상기 제1 지지부에서의 도전성 비어들의 최소 피치는 상기 제2 지지부에서의 도전성 비어들의 최소 피치보다 작으며, 상기 방법은 상기 제1 지지부의 제1 표면에 노출된 제1 접점들을 형성하는 단계를 더 포함하고, 상기 제1 접점들은 상기 제1 도전성 비어들과 접속하도록 형성되는, 상호접속 구성요소의 제조 방법.
  39. 제30항에 있어서, 상기 제1 도전성 비어들은 제1 피치에서 서로에 대해 일정 간격을 두고 형성되어 있으며, 상기 제2 도전성 비어들은 상기 제1 피치보다 큰 제2 피치에서 서로에 대해 일정 간격을 두고 형성되어 있는, 상호접속 구성요소의 제조 방법.
  40. 제39항에 있어서, 상기 재분포층은 상기 라우팅 회로의 일부이며 상기 제1 도전성 비어들의 제2 단부들 중 적어도 일부에 부합하는 제1 도전성 접점들을 제1 표면상에 포함하도록 형성되어 있고, 상기 재분포층은 상기 라우팅 회로의 일부이며 상기 제2 도전성 비어들의 제2 단부들 중 적어도 일부에 부합하는 제2 도전성 접점들을 제2 표면상에 포함하고, 상기 라우팅 회로는 상기 제1 도전성 접점들 중 적어도 일부를 상기 제2 도전성 접점들 중 적어도 일부와 전기적으로 접속하도록 형성되며, 상기 라우팅 회로는 상기 재분포 층 내의 유전체 층을 통해 제3 도전성 비어들을 지니도록 형성되고, 상기 제3 도전성 비어들의 최소 피치는 상기 제1 도전성 비어들의 최대 피치보다 크며 상기 제2 도전성 비어들의 최소 피치보다 작은, 상호접속 구성요소의 제조 방법.
  41. 제40항에 있어서, 상기 재분포층을 형성하는 것은 상기 라우팅 회로를 적어도 부분적으로 매립하도록 상기 유전체 층을 침착하는 것을 포함하는, 상호접속 구성요소의 제조 방법.
  42. 제30항에 있어서, 상기 제1 도전성 비어들의 최소 피치는 상기 제2 도전성 비어들의 최소 피치보다 작은, 상호접속 구성요소의 제조 방법.
  43. 제30항에 있어서, 상기 제1 도전성 비어들 사이에는 측면 방향으로 전기 상호접속부들이 연장되어 있지 않은, 상호접속 구성요소의 제조 방법.
  44. 상호접속 구성요소를 제조하는 방법으로서,
    상기 방법은,
    제1 표면과 수직인 방향으로 제1 표면으로부터 부분적으로 연장된 복수 개의 개구부들을 지니는 제1 지지부를 포함하는 인-프로세스(in-process) 유닛 상에 재분포층을 형성하는 단계로서, 상기 재분포층은 상기 복수 개의 개구부들과 일치하여 라우팅 회로를 포함하는, 단계;
    제1 및 제2의 대향하는 주 표면들 사이의 두께로 정의된 제2 지지부를 상기 인-프로세스 유닛과 결합하여 상기 재분포층이 상기 제1 및 제2 지지부들 사이에 배치되게 하는 단계; 및
    제1 개구부들을 도전성 재료로 충전하여 상기 제1 지지부를 통해 연장되어 있으며 상기 재분포층의 라우팅 회로와 접속되어 있는 제1 도전성 비어들을 형성하고, 상기 주 표면들과 수직으로 상기 제2 지지부를 통해 연장되어 있는 제2 도전성 비어들로서, 제2 도전성 비어들 각각이 제1 단부 및 제2 단부를 지니고 상기 제2 단부들이 상기 제2 지지부에 인접해 있는 제2 도전성 비어들을 상기 제2 지지부 내에 형성하는 단계;
    를 포함하며,
    상기 제1 도전성 비어들이 상기 제1 지지부를 통해 연장되어 있고, 상기 제2 도전성 비어들이 상기 제2 지지부를 통해 연장되어 있으며, 상기 제1 및 제2 도전성 비어들이 상기 재분포층을 통해 전기적으로 접속되어 있고,
    상기 개구부들은 상기 재분포층의 형성 이전에 상기 도전성 재료로 충전되며, 상기 제1 지지부를 통해 제1 도전성 비어들을 형성하는 것은 상기 제1 지지부의 일부를 제거하여 상기 제1 표면과 나란하며 상기 제1 표면으로부터 일정 간격을 두고 떨어져 있는 상기 제1 지지부의 제2 표면을 형성하는 것을 더 포함하고, 상기 제1 지지부의 일부의 제거는 상기 제2 표면상에 상기 제1 개구부들을 노출시키고 상기 제2 표면상에 상기 개구부들에 내재하는 도전성 재료를 노출시키는 것인, 상호접속 구성요소의 제조 방법.
  45. 제44항에 있어서, 상기 제1 및 제2 지지부들은 12 ppm/℃(parts per million per degree, Celsius) 미만의 열팽창계수(coefficient of thermal expansion; CTE)를 지니는, 상호접속 구성요소의 제조 방법.
  46. 제44항에 있어서, 상기 제1 지지부의 개구부들은 홀(hall)들이 상기 라우팅 회로의 부분들을 노출하도록 상기 재분포층의 형성 후에 형성되는, 상호접속 구성요소의 제조 방법.
  47. 상호접속 구성요소를 제조하는 방법으로서,
    상기 방법은,
    제1 표면과 수직인 방향으로 제1 표면으로부터 연장된 복수 개의 개구부들을 지니는 제1 지지부를 포함하는 인-프로세스(in-process) 유닛 상에 재분포층을 형성하는 단계로서, 상기 재분포층은 상기 복수 개의 개구부들과 일치하여 라우팅 회로를 포함하는, 단계;
    제1 및 제2의 대향하는 주 표면들 사이의 두께로 정의된 제2 지지부를 상기 인-프로세스 유닛과 결합하여 상기 재분포층이 상기 제1 및 제2 지지부들 사이에 배치되게 하는 단계; 및
    제1 개구부들을 도전성 재료로 충전하여 상기 제1 지지부를 통해 연장되어 있으며 상기 재분포층의 라우팅 회로와 접속되어 있는 제1 도전성 비어들을 형성하고, 상기 주 표면들과 수직으로 상기 제2 지지부를 통해 연장되어 있는 제2 도전성 비어들로서, 제2 도전성 비어들 각각이 제1 단부 및 제2 단부를 지니고 상기 제2 단부들이 상기 제2 지지부에 인접해 있는 제2 도전성 비어들을 상기 제2 지지부 내에 형성하는 단계;
    를 포함하며,
    상기 제1 도전성 비어들이 상기 제1 지지부를 통해 연장되어 있고, 상기 제2 도전성 비어들이 상기 제2 지지부를 통해 연장되어 있으며, 상기 제1 및 제2 도전성 비어들이 상기 재분포층을 통해 전기적으로 접속되어 있고,
    적어도 상기 제1 지지부 및 상기 재분포층이, 차후에 상기 제1 지지부를 포함하여, 상기 복수 개의 제1 지지부들 중의 제1 지지부들 상에 형성된 재분포층들의 개별 유닛들을 형성하도록 세그먼트(segment)되는 단일 웨이퍼의 제1 지지부들 상에 형성된 복수 개의 재분포층들 중의 재분포층들로서 형성되는, 상호접속 구성요소의 제조 방법.
  48. 제47항에 있어서, 상기 제1 및 제2 지지부들은 12 ppm/℃(parts per million per degree, Celsius) 미만의 열팽창계수(coefficient of thermal expansion; CTE)를 지니는, 상호접속 구성요소의 제조 방법.
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
KR1020147009905A 2011-09-14 2012-09-14 상호접속 구성요소의 제조 방법 Active KR101895021B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/232,436 US8780576B2 (en) 2011-09-14 2011-09-14 Low CTE interposer
US13/232,436 2011-09-14
PCT/US2012/055431 WO2013066504A1 (en) 2011-09-14 2012-09-14 Low cte interposer

Publications (2)

Publication Number Publication Date
KR20140081819A KR20140081819A (ko) 2014-07-01
KR101895021B1 true KR101895021B1 (ko) 2018-09-04

Family

ID=47138145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147009905A Active KR101895021B1 (ko) 2011-09-14 2012-09-14 상호접속 구성요소의 제조 방법

Country Status (7)

Country Link
US (4) US8780576B2 (ko)
EP (1) EP2756522A1 (ko)
JP (1) JP2014531756A (ko)
KR (1) KR101895021B1 (ko)
CN (1) CN103930988B (ko)
TW (1) TWI533429B (ko)
WO (1) WO2013066504A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664768B2 (en) * 2012-05-03 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer having a defined through via pattern
US8963335B2 (en) 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer
AT513747B1 (de) 2013-02-28 2014-07-15 Mikroelektronik Ges Mit Beschränkter Haftung Ab Bestückungsverfahren für Schaltungsträger und Schaltungsträger
FR3007403B1 (fr) * 2013-06-20 2016-08-05 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique mecaniquement autonome
US20150016045A1 (en) * 2013-07-11 2015-01-15 Integrated Silicon Solution, Inc. Memory assembly with processor matching pin-out
US9361973B2 (en) * 2013-10-28 2016-06-07 Cypress Semiconductor Corporation Multi-channel, multi-bank memory with wide data input/output
US9443758B2 (en) * 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
JP6505726B2 (ja) * 2014-01-31 2019-04-24 コーニング インコーポレイテッド 半導体チップを相互接続するためのインタポーザを提供するための方法及び装置
KR101650938B1 (ko) * 2014-09-25 2016-08-24 코닝정밀소재 주식회사 집적회로 패키지용 기판
US10096958B2 (en) * 2015-09-24 2018-10-09 Spire Manufacturing Inc. Interface apparatus for semiconductor testing and method of manufacturing same
US10178363B2 (en) * 2015-10-02 2019-01-08 Invensas Corporation HD color imaging using monochromatic CMOS image sensors integrated in 3D package
US10050018B2 (en) 2016-02-26 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC structure and methods of forming
WO2018004692A1 (en) * 2016-07-01 2018-01-04 Pietambaram Srinivas V Molded embedded bridge for enhanced emib applications
US10283445B2 (en) 2016-10-26 2019-05-07 Invensas Corporation Bonding of laminates with electrical interconnects
CN106876364A (zh) 2017-03-15 2017-06-20 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
US10361158B2 (en) * 2017-08-29 2019-07-23 Micron Technology, Inc. Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch
WO2020088208A1 (en) * 2018-11-01 2020-05-07 Changxin Memory Technologies, Inc. Wafer stacking method and wafer stacking structure
US11023394B2 (en) * 2019-02-19 2021-06-01 Western Digital Technologies, Inc. Socket interconnector with compressible ball contacts for high pad count memory cards
CN110071047B (zh) * 2019-04-28 2020-12-18 北京航天控制仪器研究所 一种微系统集成应用的硅基转接板制作方法
CN111785646B (zh) * 2020-02-28 2022-11-11 浙江集迈科微电子有限公司 一种超薄焊接堆叠封装方式

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
US20090200662A1 (en) * 2008-02-12 2009-08-13 United Test And Assembly Center Ltd Semiconductor package and method of making the same

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617730A (en) 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
US4866501A (en) * 1985-12-16 1989-09-12 American Telephone And Telegraph Company At&T Bell Laboratories Wafer scale integration
JPH0469993A (ja) * 1990-07-11 1992-03-05 Hitachi Ltd 厚膜・薄膜混成回路基板およびこれを用いた電子モジュール
KR970702582A (ko) * 1994-04-16 1997-05-13 가나이 쓰토무 반도체 집적회로장치 및 그 제조방법과 제조장치(semiconductor integrated circuit device, and method and apparatus for manufacturingit)
US6429112B1 (en) * 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
JP3492025B2 (ja) * 1995-06-02 2004-02-03 株式会社トクヤマ 回路基板構造
KR100280298B1 (ko) * 1995-11-17 2001-02-01 니시무로 타이죠 다층배선기판, 다층배선기판의 프리패브 소재, 다층배선기판의 제조방법, 전자부품, 전자부품 패키지 및 도전성 필러의 형성방법
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
MY120077A (en) * 1998-06-26 2005-08-30 Ibiden Co Ltd Multilayer printed wiring board having a roughened inner conductor layer and production method thereof
KR20080024239A (ko) * 1998-09-17 2008-03-17 이비덴 가부시키가이샤 다층빌드업배선판
JP3346320B2 (ja) * 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
WO2000076281A1 (fr) * 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
JP3213291B2 (ja) * 1999-06-29 2001-10-02 ソニーケミカル株式会社 多層基板及び半導体装置
US6625032B1 (en) * 1999-11-01 2003-09-23 Jsr Corporation Aqueous dispersion forming conductive layer, conductive layer, electronic compent, circuit board and method for manufacturing the same, and multilayer wiring board and method for manufacturing the same
JP2001251056A (ja) * 2000-03-03 2001-09-14 Sony Corp プリント配線基板の製造方法
US6720502B1 (en) * 2000-05-15 2004-04-13 International Business Machine Corporation Integrated circuit structure
JP4048019B2 (ja) * 2000-08-31 2008-02-13 富士通株式会社 多層配線基板及びその製造方法
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
US20020086561A1 (en) * 2000-12-12 2002-07-04 Ngk Spark Plug Co., Ltd. Wiring board
US6740222B2 (en) * 2001-06-07 2004-05-25 Agere Systems Inc. Method of manufacturing a printed wiring board having a discontinuous plating layer
JP2003133727A (ja) * 2001-10-22 2003-05-09 Nec Toppan Circuit Solutions Inc 樹脂穴埋め基板の製造方法およびそれを用いた多層プリント配線板の製造方法
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
US6742247B2 (en) * 2002-03-14 2004-06-01 General Dynamics Advanced Information Systems, Inc. Process for manufacturing laminated high layer count printed circuit boards
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法
US7102367B2 (en) * 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US6617690B1 (en) * 2002-08-14 2003-09-09 Ibm Corporation Interconnect structures containing stress adjustment cap layer
TW587322B (en) * 2002-12-31 2004-05-11 Phoenix Prec Technology Corp Substrate with stacked via and fine circuit thereon, and method for fabricating the same
JP4377617B2 (ja) * 2003-06-20 2009-12-02 日本特殊陶業株式会社 コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット
WO2005001490A2 (en) * 2003-06-23 2005-01-06 Nve Corporation Thermally operated switch control memory cell
US6972382B2 (en) * 2003-07-24 2005-12-06 Motorola, Inc. Inverted microvia structure and method of manufacture
JP2005050883A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 積層型配線基板および電気装置並びにその実装構造
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
US7060601B2 (en) * 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US20050133929A1 (en) * 2003-12-18 2005-06-23 Howard Gregory E. Flexible package with rigid substrate segments for high density integrated circuit systems
KR101199285B1 (ko) * 2004-02-04 2012-11-12 이비덴 가부시키가이샤 다층프린트배선판
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
JP4541753B2 (ja) * 2004-05-10 2010-09-08 新光電気工業株式会社 電子部品実装構造の製造方法
WO2005122657A1 (ja) * 2004-06-11 2005-12-22 Ibiden Co., Ltd. フレックスリジッド配線板とその製造方法
JP4343044B2 (ja) * 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
US7221050B2 (en) * 2004-09-02 2007-05-22 Intel Corporation Substrate having a functionally gradient coefficient of thermal expansion
JP4584700B2 (ja) * 2004-12-17 2010-11-24 新光電気工業株式会社 配線基板の製造方法
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
US7696442B2 (en) * 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
US7488680B2 (en) 2005-08-30 2009-02-10 International Business Machines Corporation Conductive through via process for electronic device carriers
US20090046441A1 (en) * 2006-01-06 2009-02-19 Nec Corporation Wiring board for mounting semiconductor device, manufacturing method of the same, and wiring board assembly
TWI278263B (en) * 2006-02-15 2007-04-01 Phoenix Prec Technology Corp Circuit board structure and method for fabricating the same
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
KR100797719B1 (ko) * 2006-05-10 2008-01-23 삼성전기주식회사 빌드업 인쇄회로기판의 제조공정
JPWO2007135768A1 (ja) * 2006-05-19 2009-10-01 住友ベークライト株式会社 半導体装置
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7473577B2 (en) 2006-08-11 2009-01-06 International Business Machines Corporation Integrated chip carrier with compliant interconnect
JP4969995B2 (ja) * 2006-08-21 2012-07-04 株式会社日立製作所 固体撮像装置及びその製造方法
JP4906462B2 (ja) * 2006-10-11 2012-03-28 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
TWI305127B (en) * 2006-10-13 2009-01-01 Phoenix Prec Technology Corp Circuit board structure capable of performing electrica tests and fabrication method thereof
US7777340B2 (en) * 2006-11-08 2010-08-17 Rohm Co., Ltd. Semiconductor device
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
JP4842167B2 (ja) * 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法
US20100044089A1 (en) * 2007-03-01 2010-02-25 Akinobu Shibuya Interposer integrated with capacitors and method for manufacturing the same
JP5286893B2 (ja) * 2007-04-27 2013-09-11 日立化成株式会社 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
JP5151265B2 (ja) * 2007-06-14 2013-02-27 日立電線株式会社 多層配線基板及び多層配線基板の製造方法
US8455766B2 (en) * 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
EP2180772A4 (en) * 2007-08-24 2013-08-28 Sumitomo Bakelite Co MULTI-LAYER CONNECTION CHART AND SEMICONDUCTOR DEVICE
JP5306634B2 (ja) * 2007-11-22 2013-10-02 新光電気工業株式会社 配線基板及び半導体装置及び配線基板の製造方法
US8030752B2 (en) * 2007-12-18 2011-10-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
US7880293B2 (en) * 2008-03-25 2011-02-01 Stats Chippac, Ltd. Wafer integrated with permanent carrier and method therefor
CN102037797B (zh) * 2008-05-23 2013-11-06 揖斐电株式会社 印刷电路板及其制造方法
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
JPWO2010047228A1 (ja) * 2008-10-21 2012-03-22 日本電気株式会社 配線基板およびその製造方法
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
US8710669B2 (en) * 2009-05-20 2014-04-29 Nec Corporation Semiconductor device manufacture in which minimum wiring pitch of connecting portion wiring layer is less than minimum wiring pitch of any other wiring layer
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5280945B2 (ja) * 2009-06-19 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
JPWO2011002031A1 (ja) * 2009-06-30 2012-12-13 三洋電機株式会社 素子搭載用基板および半導体モジュール
JP5550280B2 (ja) * 2009-07-29 2014-07-16 京セラ株式会社 多層配線基板
US8796844B2 (en) * 2009-09-02 2014-08-05 Advanpack Solutions Pte Ltd. Package structure
JP5367523B2 (ja) * 2009-09-25 2013-12-11 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP5582944B2 (ja) * 2009-09-28 2014-09-03 京セラ株式会社 配線基板、積層板及び積層シート
KR101423534B1 (ko) * 2009-09-28 2014-07-25 쿄세라 코포레이션 구조체 및 그 제조 방법
WO2011037265A1 (ja) * 2009-09-28 2011-03-31 京セラ株式会社 構造体およびその製造方法
JP5330184B2 (ja) * 2009-10-06 2013-10-30 新光電気工業株式会社 電子部品装置
US8405229B2 (en) * 2009-11-30 2013-03-26 Endicott Interconnect Technologies, Inc. Electronic package including high density interposer and circuitized substrate assembly utilizing same
US8245392B2 (en) * 2009-12-01 2012-08-21 Endicott Interconnect Technologies, Inc. Method of making high density interposer and electronic package utilizing same
JP5590869B2 (ja) * 2009-12-07 2014-09-17 新光電気工業株式会社 配線基板及びその製造方法並びに半導体パッケージ
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
JP5514559B2 (ja) * 2010-01-12 2014-06-04 新光電気工業株式会社 配線基板及びその製造方法並びに半導体パッケージ
TW201127228A (en) * 2010-01-22 2011-08-01 Ibiden Co Ltd Flex-rigid wiring board and method for manufacturing the same
US8586875B2 (en) * 2010-02-26 2013-11-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8541695B2 (en) * 2010-02-26 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8304657B2 (en) * 2010-03-25 2012-11-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
WO2011125546A1 (ja) * 2010-03-31 2011-10-13 京セラ株式会社 インターポーザー及びそれを用いた電子装置
US8729405B2 (en) * 2010-03-31 2014-05-20 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
US20130237055A1 (en) * 2010-06-11 2013-09-12 Imec Method of redistributing functional element
WO2012014875A1 (ja) * 2010-07-30 2012-02-02 京セラ株式会社 絶縁シート、その製造方法及びその絶縁シートを用いた構造体の製造方法
JP5079059B2 (ja) * 2010-08-02 2012-11-21 日本特殊陶業株式会社 多層配線基板
US9049808B2 (en) * 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
KR101289140B1 (ko) * 2010-09-28 2013-07-23 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법
US8558374B2 (en) * 2011-02-08 2013-10-15 Endicott Interconnect Technologies, Inc. Electronic package with thermal interposer and method of making same
US8779598B2 (en) * 2011-06-28 2014-07-15 Broadcom Corporation Method and apparatuses for integrated circuit substrate manufacture
US8848380B2 (en) * 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US8431431B2 (en) * 2011-07-12 2013-04-30 Invensas Corporation Structures with through vias passing through a substrate comprising a planar insulating layer between semiconductor layers
US9693225B2 (en) 2014-04-11 2017-06-27 Blackberry Limited Method and apparatus for a dual radio user equipment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
US20090200662A1 (en) * 2008-02-12 2009-08-13 United Test And Assembly Center Ltd Semiconductor package and method of making the same

Also Published As

Publication number Publication date
TWI533429B (zh) 2016-05-11
WO2013066504A1 (en) 2013-05-10
US20170053857A1 (en) 2017-02-23
KR20140081819A (ko) 2014-07-01
TW201324725A (zh) 2013-06-16
CN103930988A (zh) 2014-07-16
US9401288B2 (en) 2016-07-26
US8780576B2 (en) 2014-07-15
US20130063918A1 (en) 2013-03-14
EP2756522A1 (en) 2014-07-23
JP2014531756A (ja) 2014-11-27
US10319673B2 (en) 2019-06-11
CN103930988B (zh) 2015-08-19
US9837344B2 (en) 2017-12-05
US20140322864A1 (en) 2014-10-30
US20180082935A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
KR101895021B1 (ko) 상호접속 구성요소의 제조 방법
KR101918139B1 (ko) 성형된 저 cte 유전체를 갖는 인터포저
US10325880B2 (en) Hybrid 3D/2.5D interposer
JP2017022398A (ja) 窓介在型ダイパッケージング
US9034696B2 (en) Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8951845B2 (en) Methods of fabricating a flip chip package for dram with two underfill materials
US20240371743A1 (en) Semiconductor device and manufacturing method thereof
US20110176285A1 (en) Interconnection structure, interposer, semiconductor package, and method of manufacturing interconnection structure
WO2014031547A2 (en) Thin wafer handling and known good die test method
US20120098129A1 (en) Method of making a multi-chip module having a reduced thickness and related devices
KR20090022659A (ko) 집적회로 패키지 및 그 제조방법
US20130070437A1 (en) Hybrid interposer
KR101440342B1 (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
KR101341619B1 (ko) 반도체 패키지 및 그의 제조 방법
CN119419202A (zh) 一种封装结构及其制作方法
US7750450B2 (en) Stacked die package with stud spacers

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20140414

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170913

Comment text: Request for Examination of Application

PA0302 Request for accelerated examination

Patent event date: 20170913

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20171114

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180322

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180620

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180829

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180829

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20201224

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220825

Start annual number: 5

End annual number: 5