[go: up one dir, main page]

KR101841767B1 - 전자 디바이스 패키지의 제조 방법, 전자 디바이스 패키지 및 발진기 - Google Patents

전자 디바이스 패키지의 제조 방법, 전자 디바이스 패키지 및 발진기 Download PDF

Info

Publication number
KR101841767B1
KR101841767B1 KR1020110019330A KR20110019330A KR101841767B1 KR 101841767 B1 KR101841767 B1 KR 101841767B1 KR 1020110019330 A KR1020110019330 A KR 1020110019330A KR 20110019330 A KR20110019330 A KR 20110019330A KR 101841767 B1 KR101841767 B1 KR 101841767B1
Authority
KR
South Korea
Prior art keywords
electronic device
substrate
base substrate
device package
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110019330A
Other languages
English (en)
Other versions
KR20110101080A (ko
Inventor
요시후미 요시다
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20110101080A publication Critical patent/KR20110101080A/ko
Application granted granted Critical
Publication of KR101841767B1 publication Critical patent/KR101841767B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/031—Anodic bondings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Micromachines (AREA)

Abstract

절연물의 베이스 기판과 절연물의 덮개 기판을 금속막을 개재하여 안정적으로 양극 접합할 수 있는 전자 디바이스 패키지의 제조 방법을 제공한다. 덮개 기판(3)의 양면에 서로 도통하는 금속막을 성막하는 공정과, 덮개 기판(3)과 베이스 기판(2)을 얼라인먼트하여 서로 겹치게 하는 공정과, 베이스 기판(2)에서의 덮개 기판(3)에 접합되는 면과는 반대의 면 전체면에 음전극판(21)을 접촉시키고, 덮개 기판(3)에서의 베이스 기판(2)에 접합되는 면과는 반대의 면 전체면에 양전극판(22)을 접촉시키고, 양전극판(22)과 음전극판(21)과의 사이에 전압을 인가함으로써 베이스 기판(2)과 덮개 기판(3)을 양극 접합하는 공정을 구비한다.

Description

전자 디바이스 패키지의 제조 방법, 전자 디바이스 패키지 및 발진기{MANUFACTURING METHOD OF ELECTRONIC DEVICE PACKAGE, ELECTRONIC DEVICE PACKAGE, AND OSCILLATOR}
본 발명은, 접합된 2매의 기판의 사이에 형성된 캐비티 내에 전자 디바이스가 밀봉된 표면 실장형(SMD)의 패키지에 관한 것이다. 특히 2매의 기판을 양극 접합하기 위한 구조에 대하여 제안한다.
최근, 휴대 전화나 휴대 정보 단말 기기에는, 표면 실장형의 소형 패키지를 이용한 전자 디바이스가 많이 이용되고 있다. 이 중에서, 진동자나 MEMS, 자이로 센서, 가속도 센서 등, 중공의 캐비티 구조의 패키지가 필요한 부품도 많다. 중공의 캐비티 구조의 패키지에는, 절연물의 베이스 기판과 절연물의 덮개 기판이 금속막을 개재하여 접합된 구조가 알려져 있다. 또한 접합 방법도, 공정 결합이나 심 접합, 양극 접합이 알려져 있다(특허 문헌 1 참조).
여기서 종래의 절연물의 베이스 기판과 절연물의 덮개 기판이 금속막을 개재하여 양극 접합된 패키지의 제조 방법에 대하여 설명한다. 특히, 복수의 패키지 요소가 1매의 시트 형상의 베이스 기판 상에 어레이 형상으로 형성되고, 덮개 기판을 베이스 기판에 접합한 후에 1개1개의 패키지로 분할하는 제법에 대하여 설명한다.
도 8에 도시한 바와 같이 종래의 전자 디바이스 패키지는, 전자 디바이스(47)와, 오목부가 형성된 베이스 기판(41)과, 평판 형상의 덮개 기판(42)과, 베이스 기판(41)과 덮개 기판(42)을 접합하기 위한 접합막인 금속막(49)으로 구성되어 있다. 베이스 기판(41)에는 오목부가 형성되고, 덮개 기판(42)으로 베이스 기판(41)을 밀봉함으로써 캐비티(46)가 구성된다. 전자 디바이스(47)는 캐비티(46) 내에 수납된다.
베이스 기판(41)은, 가동 이온을 포함하는 절연물, 예를 들면 글래스 재료 등으로 구성되고, 오목부를 갖도록 형성되어 있다. 베이스 기판(41)의 표면에는 전자 디바이스(47)를 실장하기 위한 배선(43)이 실장되는 전자 디바이스(47)의 수에 따라서 형성되고, 베이스 기판(41)의 대응하는 이면에는 외부 전극(45)이 형성되어 있다. 베이스 기판(41)의 표면의 배선(43)과 이면의 외부 전극(45)을 접속하기 위해서, 패키지의 임의의 장소에 관통 구멍 및 이것을 메우는 관통 전극(44)이 형성되고, 관통 전극(44)을 개재하여 배선(43)과 외부 전극(45)이 접속되어 있다.
덮개 기판(42)은, 베이스 기판(41)과 마찬가지로 가동 이온을 포함하는 절연물, 예를 들면 글래스 재료 등으로 구성되고, 평판 형상으로 형성되어 있다. 베이스 기판(41)과 덮개 기판(42)이 접합되어 캐비티(46)를 형성할 때, 베이스 기판(41)과 덮개 기판(42)이 접하는 부분에는 접합막으로서의 금속막(49)이 형성되어 있다. 본래는 베이스 기판(41)과 덮개 기판(42)이 접하는 부분에만 금속막(49)을 형성하면 되지만, 공정의 간소화를 고려한 경우, 도 8의 (D)에 도시한 바와 같이 덮개 기판(42)의 한쪽 면 전체면에 금속막(49)을 형성한다.
제조 방법에 대하여 설명한다. 웨이퍼 형상의 베이스 기판(41)에 복수의 전자 디바이스(47)를 실장할 수 있도록 오목형의 캐비티(46)를 복수 형성하고, 그 후, 전자 디바이스(47)를 실장하기 위한 배선(43)과 외부 전극(45)과 관통 전극(44)을 형성한다(도 8의 (A)). 다음으로 캐비티(46) 내에 전자 디바이스(47)를 실장하고, 전자 디바이스(47)와 배선(43)을 와이어 본딩에 의한 와이어(48)로 접속한다(도 8의 (B)). 평판 형상의 덮개 기판(42)(도 8의 (C))의 한쪽 면에 접합막으로서의 금속막(49)을 형성한다(도 8의 (D)). 이 금속막으로서 적합한 것은, 알루미늄, 크롬, 실리콘, 구리 등이다.
그리고, 베이스 기판(41)과 덮개 기판(42)을 얼라인먼트하여 서로 겹치게 하여, 양극 접합을 행한다. 양극 접합에서는 도 8의 (E)에 도시한 바와 같이, 얼라인먼트된 베이스 기판(41)과 덮개 기판(42)을 히터 겸 전극의 기판(50, 51) 사이에 끼워 넣는다. 그리고 금속막(49)에 접촉하도록 정극 프로브(52)를 세트하고, 히터 겸 전극의 기판(50, 51)의 온도를 상승시키고, 정극 프로브(52)와 히터 겸 전극의 기판(50)과의 사이에 전압을 인가함으로써, 베이스 기판(41)과 덮개 기판(42)이 금속막(49)을 개재하여 접합된다. 후에는 다이싱 장치 등에 의해 패키지 요소를 개별로 절단하여, 개개의 전자 디바이스 패키지가 완성된다.
특허 문헌 1 : 일본 특허 공개 평09-002845호 공보
그러나, 종래의 전자 디바이스 패키지의 제조 방법에는, 이하의 과제가 남겨져 있다. 우선, 양극 접합을 행할 때, 정극 프로브(52)를 접합막인 금속막(49)의 일부에 접촉시키고 있지만, 금속막(49)의 시트 저항이 높은 경우, 웨이퍼인 덮개 기판(42)의 전체면을 동일한 전위로 유지하는 것이 어려워, 웨이퍼 면내에서 접합 강도에 변동이 생긴다고 하는 과제가 있었다. 시트 저항을 내리는 대책으로서, 금속막(49)의 막 두께를 두껍게 하여 저항값을 내리는 대책을 채용하거나 하고 한다. 그러나 금속막(49)의 막 두께를 두껍게 하게 되면, 금속막(49)과 베이스 기판(41)과의 접합 강도가 저하되게 된다. 또한 덮개 기판(42)의 한쪽 면에 금속막(49)을 형성하기 때문에, 금속막(49)의 막 두께가 두꺼우면, 덮개 기판(42)이 휘어지게 된다고 하는 과제가 있다.
또한, 정극 프로브(52)를 금속막(49)의 일부에 접촉시키기 위해서, 도 8의 (E)에 도시한 바와 같이 베이스 기판(41)과 덮개 기판(42)을 어긋나게 하여 정극 프로브(52)를 접촉시켜야만 한다. 이 때문에, 베이스 기판(41)과 덮개 기판(42)과의 얼라인먼트에는 큰 제약이 있다고 하는 과제가 있다. 특히, 덮개 기판(42) 측에 패턴이 형성된 패키지의 경우, 얼라인먼트 시의 제약은 웨이퍼로부터의 제품 취득 개수에 크게 영향을 준다고 하는 과제가 있다.
본 발명은, 이와 같은 사정을 고려하여 이루어진 것으로, 그 목적은, 절연물의 베이스 기판과 절연물의 덮개 기판을 금속막을 개재하여 안정적으로 양극 접합할 수 있는 전자 디바이스 패키지의 제조 방법을 제공하는 것이다.
본 발명에 따른 전자 디바이스 패키지의 제조 방법은, 가동 이온을 포함하는 절연물로 이루어지는 베이스 기판과, 상기 베이스 기판에 대향시킨 상태에서 그 베이스 기판에 접합되는 가동 이온을 포함하는 절연물로 이루어지는 덮개 기판과, 상기 베이스 기판과 상기 덮개 기판과의 사이에 복수 형성된 캐비티 내의 각각에 수납됨과 함께 상기 베이스 기판 상에 실장된 전자 디바이스를 구비한 전자 디바이스 패키지의 제조 방법으로서, 상기 덮개 기판의 양면에 서로 도통하는 금속막을 형성하는 공정과, 상기 덮개 기판과 상기 베이스 기판을 얼라인먼트하여 서로 겹치게 하는 공정과, 상기 베이스 기판에서의 상기 덮개 기판에 접합되는 면과는 반대의 면에 한쪽의 전극판을 접촉시키고, 상기 덮개 기판에서의 상기 베이스 기판에 접합되는 면과는 반대의 면에 다른 쪽의 전극판을 접촉시키고, 상기 한쪽의 전극판과 상기 다른 쪽의 전극판과의 사이에 전압을 인가함으로써 상기 베이스 기판과 상기 덮개 기판을 상기 금속막을 개재하여 양극 접합하는 공정을 구비한 것이다.
본 발명에 따른 전자 디바이스 패키지의 제조 방법에 의하면, 덮개 기판으로 되는 웨이퍼의 양면에 서로 도통하는 금속막을 형성하고 있다. 그 때문에, 덮개 기판에서의 베이스 기판에 대하여 접합되는 면과는 반대의 면에 전극판을 접촉시킬 수 있어, 접합부의 전위를 확실하게 유지할 수 있다고 하는 효과가 있다. 특히 금속막의 재료로서 시트 저항이 높은 금속을 이용하거나, 매우 얇은 금속막을 이용하거나 하는 경우에 유효하다. 또한 금속막의 재료로서 시트 저항이 높은 금속을 이용한 경우, 금속막의 두께를 두껍게 할 필요가 없어지기 때문에, 금속막에 의한 덮개 기판의 휘어짐을 억제할 수 있어, 베이스 기판과 덮개 기판의 얼라인먼트 정밀도를 향상시킬 수 있다고 하는 효과가 있다. 또한 덮개 기판에서의 베이스 기판에 접합되는 면과는 반대의 면에 전극을 접촉시키면 되기 때문에, 베이스 기판과 덮개 기판과의 얼라인먼트에 큰 제약이 가해지는 일도 없어진다.
또한 양극 접합 시, 덮개 기판에서의 베이스 기판에 접합되는 면과는 반대의 면 전체면에 전극판을 접촉시키면, 덮개 기판을 덮고 있는 금속막의 효과뿐만 아니라, 절연물인 덮개 기판의 용량에 의한 전하의 교환 효과도 있기 때문에, 양극 접합 시에 이동하는 전하량이 증가하여, 보다 강고한 접합 강도를 얻을 수 있다고 하는 효과가 있다.
도 1은 본 발명에 따른 전자 디바이스 패키지의 일 실시 형태를 도시하는 사시도.
도 2는 본 발명에 따른 전자 디바이스 패키지의 일 실시 형태를 도시하는 단면도.
도 3은 본 발명에 따른 전자 디바이스 패키지의 제조 방법의 일 실시 형태를 설명하는 플로우 공정도.
도 4는 본 발명에 따른 전자 디바이스 패키지의 제조 방법의 일 실시 형태를 도시하는 단면 공정도.
도 5는 본 발명에 따른 전자 디바이스 패키지의 제조 방법의 일 실시 형태를 도시하는 단면 공정도.
도 6은 본 발명에 따른 전자 디바이스 패키지의 다른 일 실시 형태를 도시하는 단면도.
도 7은 본 발명에 따른 발진기의 일 실시 형태를 도시하는 도면.
도 8은 종래의 전자 디바이스 패키지의 제조 방법을 도시하는 단면 공정도.
이하, 본 발명에 따른 실시 형태를, 도 1 내지 도 5를 참조하여 설명한다. 본 실시 형태의 전자 디바이스 패키지(1)는, 도 1 및 도 2에 도시한 바와 같이, 베이스 기판(2)과 덮개 기판(3)이 2층으로 적층된 상자 형상으로 형성되어 있고, 내부의 캐비티(5) 내에 전자 디바이스(4)가 수납된 표면 실장형 패키지이다. 전자 디바이스(4)란, LSI나 MEMS, 센서, 압전 진동자, 혹은 그 복합체이다.
베이스 기판(2) 및 덮개 기판(3)은 모두 가동 이온을 포함하는 절연물, 예를 들면 소다 석회 글래스로 이루어지는 절연 기판이다. 도 1 및 도 2에 도시한 예에서는, 베이스 기판(2)에 전자 디바이스(4)가 들어가는 사각 형상의 오목부(캐비티)(5)가 형성되고, 덮개 기판(3)은 평판 형상으로 형성되어 있다. 오목부(5)는, 양 기판(2, 3)이 서로 겹쳐졌을 때에, 전자 디바이스(4)를 수납하는 캐비티(5)로 되는 오목부이다. 그리고, 베이스 기판(2)은, 이 오목부(5)를 덮개 기판(3) 측에 대향시킨 상태에서 그 덮개 기판(3)에 대하여 접합막인 금속막(6)을 개재하여 양극 접합되어 있다.
도 2에 도시한 바와 같이 전자 디바이스(4)와 외부 전극(10)을 전기적으로 접속하기 위해서 관통 전극(9)이 베이스 기판(2)에 형성되어 있다. 관통 전극(9)을 내기 위한 관통 구멍은, 캐비티(5) 내에 개구하도록 형성되어 있다. 도 2에서는, 관통 구멍은 대략 일정한 직경을 유지하면서 베이스 기판(2)을 똑바로 관통한 관통 구멍을 예로 들어 설명하지만, 이 경우에 한정되지 않고, 예를 들면 베이스 기판(2)의 하면을 향하여 점차적으로 직경이 직경 축소 혹은 직경 확장되는 테이퍼 형상으로 형성해도 무방하다. 어쨌든, 베이스 기판(2)을 관통하고 있으면 된다.
그리고 관통 구멍에는, 그 관통 구멍을 메우도록 관통 전극(9)이 형성되어 있다. 이 관통 전극(9)은, 관통 구멍을 완전하게 메워 캐비티(5) 내의 기밀을 유지하고 있음과 함께, 외부 전극(10)과 전자 디바이스(4)를 전기적으로 도통시키는 역할을 담당하고 있다. 관통 구멍과 관통 전극(9)과의 간극은 베이스 기판(2)의 글래스 재료와 열팽창 계수를 맞춘 글래스 프릿재를 이용하여 완전하게 메워져 있다.
상기 실시 형태에서는 관통 구멍과 관통 전극(9)과의 간극을 글래스 프릿재로 메우고 있지만, 그것에 한정되는 것이 아니라, 도전성 접착제나 수지계의 충전 재를 이용해도 무방하다. 그러나, 장기적인 신뢰성을 고려하면, 도전성 접착제나 수지계의 충전재는 경시 변화나 아웃 가스의 발생을 야기하기 때문에, 관통 구멍과 관통 전극(9)의 간극을 메우기 위해서는 글래스 프릿재 혹은 글래스재 그 자체가 바람직하다.
다음으로 본 발명에 따른 일 실시 형태의 전자 디바이스 패키지의 제조 방법에 대하여 도 3의 플로우 공정도, 도 4 및 도 5를 참조하여 설명한다.
우선, 베이스 기판(2)에 대해서는, 웨이퍼 형상의 절연 기판을 연마, 에칭하여 목적의 두께로 하고, 세정을 행한다(S10). 다음으로 평판 형상의 절연물인 베이스 기판(2)에 캐비티(5)로 되는 오목부를 형성한다(S11). 오목부의 형성 방법에 대해서는, 포토리소그래피에 의한 에칭에 의한 형성이나 프레스 가공에 의한 형성 등, 방법은 불문한다. 다음으로, 캐비티(5)의 저부에 관통 구멍을 형성한다. 관통 구멍의 형성 방법에 대해서는, 포토리소그래피에 의한 에칭에 의한 형성이나 프레스 가공에 의한 형성 등, 방법은 불문한다(S12). 그리고, 캐비티(5)의 저부 표면에 전자 디바이스(4)를 실장하기 위한 배선(8)을 형성한다(S13). 다음으로 캐비티(5)의 저부에 형성된 관통 구멍에 관통 전극(9)을 형성한다(S14). 또한 캐비티(5)의 저부 표면과는 반대의 면에 외부 전극(10)을 형성한다(S15). 외부 전극(10)까지 형성된 베이스 기판(2)이 도 4의 (D)에 도시되어 있다.
한편, 덮개 기판(3)에 대해서는, 웨이퍼 형상의 절연 기판을 연마, 에칭하여 목적의 두께로 하고, 세정을 행한다(S20). 다음으로 도 4의 (B)에 도시한 바와 같이 평판 형상의 덮개 기판(3)의 한쪽의 표면 전체와 덮개 기판(3)의 두께 방향의 측면에 접합막으로서의 금속막(6)을 형성한다(S21). 금속막(6)의 형성 방법으로서는, 증착법이나 스퍼터링법, CVD법 등이 이용된다. 금속막(6)에는, Al, Si, Cr 등이 이용되고, 그 두께는 200Å∼2000Å의 범위로 설정되어 있다. 다음으로 도 4의 (C)에 도시한 바와 같이, 덮개 기판(3)의 다른 쪽의 표면 전체와 덮개 기판(3)의 두께 방향의 측면에 접합막으로서의 금속막(6)을 형성한다(S22). 형성하는 방법으로서는, 마찬가지로 증착법이나 스퍼터링법, CVD법 등을 이용하여 형성한다. 금속막에는, Al, Si, Cr 등이 이용되고, 그 두께는 200Å∼2000Å의 범위로 설정되어 있다. 이에 의해, 덮개 기판(3)의 표리 양면의 전체면에 금속막(6)이 형성되고, 표면의 금속막(6)과 이면의 금속막(6)이 덮개 기판(3)의 측면의 전체면에 형성된 금속막(6)을 개재하여 서로 도통한 상태로 된다. 즉, 덮개 기판(3)이 금속막(6)에 의해 덮여진 상태로 된다.
그리고, 도 4의 (E)에 도시한 바와 같이, 전자 디바이스(4)를 베이스 기판(2)의 캐비티(5) 내에 수납하여 베이스 기판(2) 상에 실장한다(S30). 도 4에서는 와이어(7)를 이용한 와이어 본딩으로 배선(8)과 전자 디바이스(4)를 접속하고 있지만, 반드시 이 공법에 한정되는 것이 아니라, 플립 칩 본딩이나 땜납 접합 등, 전기의 도통이 확보되는 접속 공법이면 어느 것이라도 된다.
금속막(6)의 막 두께를 200Å∼2000Å의 범위로 하는 것은 막 형성의 안정성 및 접합 강도와의 관계에 의한 것이다. 막 두께 200Å 미만에서는, 절연물과 금속막(6)과의 밀착 강도가 약하기 때문에, 접합 강도를 확보하기 위해서는 200Å 이상의 막 두께가 필요하다. 한편, 2000Å 이상의 막 두께로 하면, 접합 강도가 막의 분자간 결합력에 의해 좌우되게 되기 때문에, 양극 접합으로서의 효과가 약해지게 된다.
다음으로 도 5의 (A)에 도시한 바와 같이, 전자 디바이스(4)가 실장된 상태의 베이스 기판(2)과 금속막(6)이 형성된 덮개 기판(3)을, 금속막(6)을 개재한 상태에서 양극 접합한다(S31). 여기서, 도 4 및 도 5에 도시한 예에서는, 베이스 기판(2)은 덮개 기판(3)에 대하여 겹침 가능한 크기로 형성되어 있다.
양극 접합에서는, 우선 덮개 기판(3)과 베이스 기판(2)을 얼라인먼트하여 서로 겹치게 한다. 다음으로 베이스 기판(2)에서의 덮개 기판(3)과 접합되는 면과는 반대의 면 전체면에 카본 등으로 형성된 음전극판(21)을 접촉시키고, 덮개 기판(3)에서의 베이스 기판(2)과 접합되는 면과는 반대의 면 전체면에 카본 등으로 형성된 양전극판(22)을 접촉시킨다. 또한 양전극판(22)과 음전극판(21)과의 사이에 일정한 하중을 인가한다. 이 상태에서 양전극판(22), 음전극판(21), 베이스 기판(2), 및 덮개 기판(3)을 히터 등으로 200∼300℃로 가열하고, 양전극판(22)과 음전극판(21)과의 사이에 500∼1000V의 전압을 인가하여 베이스 기판(2)과 덮개 기판(3)을 양극 접합한다.
이 상태에서는, 웨이퍼 형상의 베이스 기판(2)과 웨이퍼 형상의 덮개 기판(3)이 접합되어 이루어지는 1매의 웨이퍼 내에 복수의 전자 디바이스 패키지 요소가 존재하고 있다. 따라서 도 5의 (B)에 도시한 바와 같이, 다이싱 소우나 와이어 소우를 이용하여, 전자 디바이스 패키지(1)를 개별로 절단한다(S32). 전자 디바이스 패키지(1)를 개별로 절단한 상태의 단면도가 도 2에 도시되어 있다. 개별로 절단된 전자 디바이스 패키지(1)에서는 덮개 기판(3)의 두께 방향 측면에 금속막(6)은 형성되어 있지 않다. 이것은, 전자 디바이스 패키지(1)를 개별로 절단하기 전의 웨이퍼 상태일 때, 덮개 기판(3)의 최외주부의 두께 방향 측면의 전체면에 접합막이 형성되어 있어, 덮개 기판(3)에서의 베이스 기판(2)과의 접합면측의 금속막(6)과 접합면과는 반대측의 금속막(6)이 외주부의 측면에서 접속하고 있었기 때문이다. 이에 의해 양극 접합 시의 금속막(6)의 전위 고정이나 전하의 이동을 스무스하게 행할 수 있지만, 양극 접합이 종료된 후에는, 덮개 기판(3)의 두께 방향 측면의 금속막(6)은 필요 없으므로, 개별로 절단된 전자 디바이스 패키지(1)에서는 덮개 기판(3)의 두께 방향 측면에 금속막(6)은 형성되어 있지 않다. 즉, 개별로 절단된 전자 디바이스 패키지(1)에서는, 덮개 기판(3)의 양면의 전체면에 형성된 금속막(6)은 서로 도통하고 있지 않다. 그 후, 내부의 전기 특성 검사를 행함으로써 전자 디바이스 패키지(1)가 제조된다(S33).
여기서 베이스 기판(2)과 덮개 기판(3)을 양극 접합하는 효과에 대하여 설명한다. 지금까지 세라믹 기판을 이용한 베이스 기판에서는 전자 디바이스 1개1개에 덮개를 접합할 필요가 있었다. 그 때문에, 베이스 기판과 덮개와의 접합 시에 베이스 기판에 큰 압력이 가해져, 접합면의 폭이 작으면 압력에 견딜 수 없어, 균열이나 이지러짐이 생긴다고 하는 과제가 있었다. 본 실시 형태의 전자 디바이스 패키지(1)는, 베이스 기판(2)과 덮개 기판(3)과의 접합에 양극 접합을 이용하고 있기 때문에, 복수의 전자 디바이스(4)를 동시에 실장할 수 있다. 이 때문에, 접합 시에 1개1개의 베이스 기판에 인가되는 압력은 작아져, 접합면이 작아도 균열이나 이지러짐이 생기는 일은 없다. 이 때문에, 소형화의 패키지를 만들기에는 매우 유효하다.
또한, 본 발명의 기술 범위는 상기 실시 형태에 한정되는 것이 아니라, 본 발명의 취지를 일탈하지 않는 범위에서 다양한 변경을 가하는 것이 가능하다. 전술한 실시 형태에서는, 베이스 기판(2)에서의 덮개 기판(3)이 접합되는 접합면측에, 전자 디바이스(4)가 수납되는 캐비티(5)로 되는 사각 형상의 오목부가 형성되어 있지만, 이에 한정되는 것은 아니다. 예를 들면, 도 6에 도시한 바와 같이, 덮개 기판(3)에서의 베이스 기판(2)이 접합되는 접합면측에, 전자 디바이스(4)가 수납되는 캐비티(5)로 되는 사각 형상의 오목부가 형성되어 있어도 된다. 베이스 기판(2)에 캐비티(5)를 형성하는 경우, 베이스 기판(2) 상의 전자 디바이스(4)를 실장하기 위한 배선(8)의 형성이 어려운 경우가 있기 때문에, 도 6에 도시한 바와 같이 덮개 기판(3)에 캐비티(5)를 형성하는 쪽이 보다 간편하게 배선(8)을 형성할 수 있는 경우가 있다.
다음으로, 본 발명에 따른 발진기의 일 실시 형태에 대하여, 도 7을 참조하면서 설명한다. 본 실시 형태의 발진기(100)는, 도 7에 도시한 바와 같이, 전자 디바이스(4)로서 예를 들면 수정으로 이루어지는 압전 진동편을 이용한 전자 디바이스 패키지(1)(압전 진동자)를, 집적 회로(101)에 전기적으로 접속된 발진자로서 구성한 것이다. 이 발진기(100)는, 컨덴서 등의 전자 부품(102)이 실장된 기판(103)을 구비하고 있다. 기판(103)에는, 발진기용의 상기 집적 회로(101)가 실장되어 있고, 이 집적 회로(101)의 근방에, 전자 디바이스 패키지(1)(압전 진동자)가 실장되어 있다. 이들 전자 부품(102), 집적 회로(101) 및 전자 디바이스 패키지(1)(압전 진동자)는, 도시하지 않은 배선 패턴에 의해 각각 전기적으로 접속되어 있다. 또한, 각 구성 부품은, 도시하지 않은 수지에 의해 몰드되어 있다.
이와 같이 구성된 발진기(100)에서, 압전 진동자에 전압을 인가하면, 그 압전 진동자 내의 압전 진동편이 진동한다. 이 진동은, 압전 진동편이 갖는 압전 특성에 의해 전기 신호로 변환되어, 집적 회로(101)에 전기 신호로서 입력된다. 입력된 전기 신호는, 집적 회로(101)에 의해 각종 처리가 이루어져, 주파수 신호로서 출력된다. 이에 의해, 압전 진동자가 발진자로서 기능한다. 또한, 집적 회로(101)의 구성을, 예를 들면, RTC(리얼 타임 클럭) 모듈 등을 요구에 따라서 선택적으로 설정함으로써, 시계용 단기능 발진기 등의 외에, 그 기기나 외부 기기의 동작일이나 시각을 제어하거나, 시각이나 캘린더 등을 제공하거나 하는 기능을 부가할 수 있다.
1 : 전자 디바이스 패키지
2 : 베이스 기판
3 : 리드 기판
4 : 전자 디바이스
5 : 캐비티
6 : 금속막(접합막)
7 : 와이어
8 : 배선
9 : 관통 전극
10 : 외부 전극
21 : 음전극판
22 : 양전극판

Claims (6)

  1. 가동 이온을 포함하는 절연물로 이루어지는 오목부를 갖는 베이스 기판과, 상기 베이스 기판에 대향시킨 상태에서 그 베이스 기판에 접합되는 가동 이온을 포함하는 절연물로 이루어지는 평판의 덮개 기판과, 상기 베이스 기판과 상기 덮개 기판과의 사이에 복수형성된 캐비티 내의 각각에 수납됨과 함께 상기 베이스 기판 상에 실장된 전자 디바이스를 구비한 전자 디바이스 패키지의 제조 방법에 있어서,
    상기 덮개 기판의 양면에 서로 도통하도록 금속막을 형성하는 공정과,
    상기 덮개 기판과 상기 베이스 기판을 얼라인먼트하여 서로 겹치게 하는 공정과,
    상기 베이스 기판에서의 상기 덮개 기판에 접합되는 면과는 반대의 면에, 양전극판 및 음전극판 중의 어느 한쪽의 전극판을 접촉시키고, 상기 덮개 기판에서의 상기 베이스 기판에 접합되는 면과는 반대의 면에 다른 쪽의 전극판을 접촉시키고, 상기 양전극판과 상기 음전극판과의 사이에 전압을 인가함으로써 상기 베이스 기판과 상기 덮개 기판을 상기 금속막을 개재하여 양극 접합하는 공정과,
    상기 베이스 기판과 상기 덮개 기판을 상기 전자 디바이스마다 절단하고, 상기 덮개 기판의 두께 방향의 측면을 노출하는 공정
    을 구비한 전자 디바이스 패키지의 제조 방법.
  2. 제1항에 있어서,
    상기 한쪽의 전극판을 상기 베이스 기판에서의 상기 덮개 기판에 접합되는 면과는 반대의 면 전체면에 접촉시키고, 상기 다른 쪽의 전극판을 상기 덮개 기판에서의 상기 베이스 기판에 접합되는 면과는 반대의 면 전체면에 접촉시키는 전자 디바이스 패키지의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 금속막이 알루미늄, 크롬, 실리콘, 구리, 또는 이들의 조합인 전자 디바이스 패키지의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 금속막의 막 두께가, 200Å∼2000Å의 범위로 설정되어 있는 것을 특징으로 하는 전자 디바이스 패키지의 제조 방법.
  5. 제1항에 따른 방법에 의해 제조되는 전자 디바이스 패키지로서,
    가동 이온을 포함하는 절연물로 이루어지는 베이스 기판과,
    양면에 금속막이 형성되고, 상기 베이스 기판에 대향시킨 상태에서 그 베이스 기판에 양극 접합됨으로써 상기 베이스 기판과의 사이에 캐비티를 형성하는, 가동 이온을 포함하는 절연물로 이루어지는 덮개 기판과,
    상기 캐비티 내에 수납됨과 함께 상기 베이스 기판 상에 실장된 전자 디바이스
    를 구비한 전자 디바이스 패키지.
  6. 제5항에 기재된 전자 디바이스 패키지와,
    상기 전자 디바이스 패키지가 발진자로서 전기적으로 접속되는 집적 회로
    를 구비하고, 상기 전자 디바이스 패키지에 포함되는 전자 디바이스는 압전 진동편인 발진기.
KR1020110019330A 2010-03-05 2011-03-04 전자 디바이스 패키지의 제조 방법, 전자 디바이스 패키지 및 발진기 Expired - Fee Related KR101841767B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-049878 2010-03-05
JP2010049878A JP5554092B2 (ja) 2010-03-05 2010-03-05 電子デバイスパッケージの製造方法

Publications (2)

Publication Number Publication Date
KR20110101080A KR20110101080A (ko) 2011-09-15
KR101841767B1 true KR101841767B1 (ko) 2018-03-23

Family

ID=43919944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110019330A Expired - Fee Related KR101841767B1 (ko) 2010-03-05 2011-03-04 전자 디바이스 패키지의 제조 방법, 전자 디바이스 패키지 및 발진기

Country Status (6)

Country Link
US (1) US20110215429A1 (ko)
EP (1) EP2363374A3 (ko)
JP (1) JP5554092B2 (ko)
KR (1) KR101841767B1 (ko)
CN (1) CN102194712B (ko)
TW (1) TWI517310B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101761818B1 (ko) * 2011-08-23 2017-08-04 삼성전자주식회사 전기음향 변환기 및 그 제조 방법
ITTO20110875A1 (it) * 2011-09-30 2013-03-31 Stmicroelectronics Malta Ltd Metodo per il test in striscia di dispositivi mems, striscia di test di dispositivi mems e relativo dispositivo mems
US9491539B2 (en) * 2012-08-01 2016-11-08 Knowles Electronics, Llc MEMS apparatus disposed on assembly lid
JP6247006B2 (ja) * 2013-01-23 2017-12-13 セイコーインスツル株式会社 電子デバイス、発振器及び電子デバイスの製造方法
JP2015039133A (ja) * 2013-08-19 2015-02-26 日本特殊陶業株式会社 パッケージ
CN104671190B (zh) * 2013-11-27 2017-07-14 中芯国际集成电路制造(上海)有限公司 器件表面的保护方法
CN103743790B (zh) * 2014-01-03 2016-03-23 南京信息工程大学 基于mems的微机械传感器
CN103743789B (zh) * 2014-01-03 2016-03-23 南京信息工程大学 Mems传感器
CN104201113B (zh) * 2014-09-04 2017-06-16 中国电子科技集团公司第五十八研究所 系统级封装的气密性密封结构及其制造方法
CN106079976B (zh) * 2016-08-25 2018-06-19 重庆工业职业技术学院 一种电动提升式黑板
CN108768335A (zh) * 2018-05-25 2018-11-06 张琴 气密性声表面波元件封装结构及制作方法
CN108735890A (zh) * 2018-05-25 2018-11-02 张琴 准气密性声表面波元件封装结构及制作方法
TWI809755B (zh) * 2022-03-11 2023-07-21 南亞科技股份有限公司 承載生物晶片之晶圓結構及使用此晶圓結構清洗生物晶片的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200778A (ja) * 2008-02-21 2009-09-03 Seiko Instruments Inc 圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05199056A (ja) * 1992-01-17 1993-08-06 Citizen Watch Co Ltd 圧電振動子の製造方法
JPH0658619U (ja) * 1993-01-22 1994-08-12 シチズン時計株式会社 電子部品
JPH06283951A (ja) * 1993-03-26 1994-10-07 Citizen Watch Co Ltd 水晶部品の製造方法
JP3599428B2 (ja) * 1995-06-19 2004-12-08 キヤノン株式会社 導電体薄膜と非晶質絶縁体との接合体及びその形成方法
US6849939B2 (en) * 2001-03-27 2005-02-01 Neomax Co., Ltd. Electronic component package and method of manufacturing same
JP2007013636A (ja) * 2005-06-30 2007-01-18 Kyocera Kinseki Corp 圧電振動子の製造方法及び圧電振動子
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
WO2007102210A1 (ja) * 2006-03-08 2007-09-13 Fujitsu Limited 陽極接合用の加熱集中治具、陽極接合方法及び装置
JP2007281062A (ja) * 2006-04-04 2007-10-25 Hitachi Ltd 電子部品接合体、それを用いた電子回路モジュールおよびその製造方法
JP4986545B2 (ja) * 2006-08-31 2012-07-25 京セラクリスタルデバイス株式会社 水晶振動子
JP2009182542A (ja) * 2008-01-30 2009-08-13 Nippon Dempa Kogyo Co Ltd デバイス実装基板の製造方法
US8409901B2 (en) * 2008-03-11 2013-04-02 The Royal Institution For The Advancement Of Learning/Mcgill University Low temperature wafer level processing for MEMS devices
WO2010010721A1 (ja) * 2008-07-25 2010-01-28 日本電気株式会社 封止パッケージ、プリント回路基板、電子機器及び封止パッケージの製造方法
JP5538974B2 (ja) * 2010-03-26 2014-07-02 セイコーインスツル株式会社 電子デバイスパッケージの製造方法及び電子デバイスパッケージ
US8343789B2 (en) * 2010-08-17 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Microstructure device with an improved anchor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200778A (ja) * 2008-02-21 2009-09-03 Seiko Instruments Inc 圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計

Also Published As

Publication number Publication date
TW201203470A (en) 2012-01-16
CN102194712A (zh) 2011-09-21
CN102194712B (zh) 2016-06-15
US20110215429A1 (en) 2011-09-08
JP5554092B2 (ja) 2014-07-23
EP2363374A3 (en) 2012-03-14
EP2363374A2 (en) 2011-09-07
KR20110101080A (ko) 2011-09-15
JP2011188145A (ja) 2011-09-22
TWI517310B (zh) 2016-01-11

Similar Documents

Publication Publication Date Title
KR101841767B1 (ko) 전자 디바이스 패키지의 제조 방법, 전자 디바이스 패키지 및 발진기
KR101872518B1 (ko) 전자 디바이스 패키지의 제조 방법, 전자 디바이스 패키지 및 발진기
JP6247006B2 (ja) 電子デバイス、発振器及び電子デバイスの製造方法
US8269568B2 (en) Method for manufacturing piezoelectric vibrator, piezoelectric vibrator, and oscillator
JP3887137B2 (ja) 圧電振動子の製造方法
JP2004214787A (ja) 圧電発振器およびその製造方法
JP5171210B2 (ja) 圧電振動子の製造方法
JP4815976B2 (ja) 水晶振動デバイスの製造方法
JP2014086842A (ja) 圧電振動デバイス
JP5823759B2 (ja) 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器
JP2012010113A (ja) 表面実装型の圧電デバイス
JP2004328553A (ja) 電子部品用パッケージおよび当該パッケージを用いた圧電振動デバイス
JP2016195345A (ja) 圧電デバイス及びその製造方法
WO2013128496A1 (ja) 水晶振動子及びその製造方法
JP7497754B2 (ja) 圧電振動子及びその製造方法
JP2013024828A (ja) 物理量検出器、物理量検出デバイス、電子機器及び物理量検出器の製造方法
JP5220539B2 (ja) 圧電振動子の製造方法
JP4673670B2 (ja) 圧電デバイスの製造方法
WO2021059576A1 (ja) 圧電振動子
JP2008011309A (ja) 圧電発振器
JP2010187268A (ja) ガラスパッケージ、圧電振動子、ガラスパッケージのマーキング方法および発振器
JP2017079428A (ja) 水晶デバイス
JP2017228999A (ja) 水晶発振器の製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110304

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20151117

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110304

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170616

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20171228

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20170616

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20171228

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20170816

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20151117

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20180207

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20180129

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20171228

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20170816

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20151117

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180319

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180319

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210304

Start annual number: 4

End annual number: 4

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20221230