[go: up one dir, main page]

KR101816180B1 - Solar cell module - Google Patents

Solar cell module Download PDF

Info

Publication number
KR101816180B1
KR101816180B1 KR1020160096885A KR20160096885A KR101816180B1 KR 101816180 B1 KR101816180 B1 KR 101816180B1 KR 1020160096885 A KR1020160096885 A KR 1020160096885A KR 20160096885 A KR20160096885 A KR 20160096885A KR 101816180 B1 KR101816180 B1 KR 101816180B1
Authority
KR
South Korea
Prior art keywords
coating layer
conductive
conductive wirings
electrode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160096885A
Other languages
Korean (ko)
Inventor
현대선
김보중
김민표
강병준
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020160096885A priority Critical patent/KR101816180B1/en
Application granted granted Critical
Publication of KR101816180B1 publication Critical patent/KR101816180B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/90Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers
    • H10F19/902Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers for series or parallel connection of photovoltaic cells
    • H01L31/0504
    • H01L31/02002
    • H01L31/02167
    • H01L31/022425
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/20Electrodes
    • H10F77/206Electrodes for devices having potential barriers
    • H10F77/211Electrodes for devices having potential barriers for photovoltaic cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/30Coatings
    • H10F77/306Coatings for devices having potential barriers
    • H10F77/311Coatings for devices having potential barriers for photovoltaic cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/93Interconnections
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지 모듈에 관한 것이다.
본 발명의 일례에 따른 태양 전지 모듈은 제1 방향으로 배열되어 서로 직렬 연결되고, 각각이 반도체 기판, 반도체 기판의 후면에 제1 방향과 교차하는 제2 방향으로 길게 배치되는 복수의 제1, 2 전극을 구비하는 복수의 태양 전지; 및 복수의 태양 전지 각각의 반도체 기판의 후면 위에 제1 방향으로 길게 배치되어, 복수의 제1 전극에 접속되는 복수의 제1 도전성 배선과 복수의 제2 전극에 접속되는 복수의 제2 도전성 배선; 복수의 태양 전지 중 서로 인접하여 배치되는 제1, 2 태양 전지 사이에 제2 방향으로 길게 배치되어, 제1 태양 전지에 접속된 복수의 제1 도전성 배선과 제2 태양 전지에 접속된 복수의 제2 도전성 배선이 공통으로 접속되는 셀간 커넥터;을 포함하고, 복수의 제1, 2 도전성 배선 각각은 도전성 코어와 제1, 2 전극에 접속되는 제1 코팅층과 셀간 커넥터에 접속되는 제2 코팅층을 포함하고, 제1 코팅층의 용융점과 제2 코팅층의 용융점은 서로 다르다.
The present invention relates to a solar cell module.
A solar cell module according to an exemplary embodiment of the present invention includes a semiconductor substrate and a plurality of first and second solar cell modules arranged in a first direction and extending in a second direction crossing the first direction, A plurality of solar cells having electrodes; And a plurality of second conductive wirings arranged in a first direction on the rear surface of the semiconductor substrate of each of the plurality of solar cells, the plurality of first conductive wirings connected to the plurality of first electrodes and the plurality of second conductive wirings connected to the plurality of second electrodes; A plurality of first conductive wires arranged in a second direction between first and second solar cells arranged adjacent to each other of the plurality of solar cells and connected to the first solar cell and a plurality of first conductive wires connected to the second solar cell, Wherein the first and second conductive wirings include a first coating layer connected to the conductive core and the first and second electrodes, and a second coating layer connected to the inter-cell connector, And the melting point of the first coating layer and the melting point of the second coating layer are different from each other.

Description

태양 전지 모듈{SOLAR CELL MODULE}Solar cell module {SOLAR CELL MODULE}

본 발명은 태양 전지 모듈에 관한 것이다. The present invention relates to a solar cell module.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다. Typical solar cells have a semiconductor portion that forms a p-n junction by different conductive types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types, respectively.

이러한 태양 전지에 빛이 입사되면 반도체부에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형의 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 n형의 반도체부와 p형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결함으로써 전력을 얻는다.When light is incident on such a solar cell, a plurality of electron-hole pairs are generated in the semiconductor portion, and the generated electron-hole pairs are separated into electrons and holes, respectively, so that the electrons move toward the n- Type semiconductor portion. The transferred electrons and holes are collected by different electrodes connected to the n-type semiconductor portion and the p-type semiconductor portion, respectively, and electric power is obtained by connecting these electrodes with electric wires.

이와 같은 태양 전지는 복수 개가 셀간 커넥터에 의해 서로 연결되어 모듈로 형성될 수 있다.A plurality of such solar cells may be formed as modules by being connected to each other by inter-cell connectors.

한편, 이와 같은 태양 전지 중 전극이 모두 후면에 접속되는 후면 컨텍 태양 전지는 반도체 기판의 후면에 위치한 전극에 금속 배선이 도전성 접착제를 통해 접속되고, 금속 배선은 태양 전지 사이에 위치하는 셀간 커넥터에 접속될 수 있다.On the other hand, in the back-surface solar cell in which all of the electrodes in the solar cell are connected to the rear surface, the metal wiring is connected to the electrode located on the rear surface of the semiconductor substrate through the conductive adhesive, and the metal wiring is connected to the inter- .

여기서, 금속 배선을 셀간 커넥터에 접속시키는 열처리 공정 중 금속 배선을 길이 팽창을 할 수 있고, 이로 인하여, 금속 배선과 셀간 커넥터 사이의 물리적 접착력이 약화되어, 단선되는 문제점이 있다.Here, the metal wiring can be expanded in length during the heat treatment process for connecting the metal wiring to the inter-cell connector, thereby deteriorating the physical adhesion between the metal wiring and the inter-cell connector, resulting in disconnection.

본 발명은 금속 배선과 셀간 커넥터 사이의 물리적 접착력을 향상시켜, 신뢰성이 보다 향상된 태양 전지 모듈을 제공하는데 목적이 있다.An object of the present invention is to provide a solar cell module with improved physical adhesion between a metal wiring and an inter-cell connector, thereby further improving reliability.

본 발명의 일례에 따른 태양 전지 모듈은 제1 방향으로 배열되어 서로 직렬 연결되고, 각각이 반도체 기판, 반도체 기판의 후면에 제1 방향과 교차하는 제2 방향으로 길게 배치되는 복수의 제1, 2 전극을 구비하는 복수의 태양 전지; 및 복수의 태양 전지 각각의 반도체 기판의 후면 위에 제1 방향으로 길게 배치되어, 복수의 제1 전극에 접속되는 복수의 제1 도전성 배선과 복수의 제2 전극에 접속되는 복수의 제2 도전성 배선; 복수의 태양 전지 중 서로 인접하여 배치되는 제1, 2 태양 전지 사이에 제2 방향으로 길게 배치되어, 제1 태양 전지에 접속된 복수의 제1 도전성 배선과 제2 태양 전지에 접속된 복수의 제2 도전성 배선이 공통으로 접속되는 셀간 커넥터;을 포함하고, 복수의 제1, 2 도전성 배선 각각은 도전성 코어와 코어의 표면을 코팅하는 도전성 코팅층을 포함하고, 도전성 코팅층은 제1, 2 전극에 접속되는 제1 코팅층과 셀간 커넥터에 접속되는 제2 코팅층을 포함하고, 제1 코팅층의 용융점과 제2 코팅층의 용융점은 서로 다르다.A solar cell module according to an exemplary embodiment of the present invention includes a semiconductor substrate and a plurality of first and second solar cell modules arranged in a first direction and extending in a second direction crossing the first direction, A plurality of solar cells having electrodes; And a plurality of second conductive wirings arranged in a first direction on the rear surface of the semiconductor substrate of each of the plurality of solar cells, the plurality of first conductive wirings connected to the plurality of first electrodes and the plurality of second conductive wirings connected to the plurality of second electrodes; A plurality of first conductive wires arranged in a second direction between first and second solar cells arranged adjacent to each other of the plurality of solar cells and connected to the first solar cell and a plurality of first conductive wires connected to the second solar cell, Wherein the first and second conductive wirings each comprise a conductive core and a conductive coating layer for coating the surface of the core, and the conductive coating layer is connected to the first and second electrodes And a second coating layer connected to the intercell connector, wherein a melting point of the first coating layer and a melting point of the second coating layer are different from each other.

일례로, 제1 코팅층의 용융점은 제2 코팅층의 용융점보다 높을 수 있다.In one example, the melting point of the first coating layer may be higher than the melting point of the second coating layer.

여기서, 제1 코팅층은 복수의 제1, 2 도전성 배선 각각의 끝단에 위치하고, 제2 코팅층은 복수의 제1, 2 도전성 배선 각각의 끝단을 제외한 나머지 부분에 위치할 수 있다.Here, the first coating layer may be located at the end of each of the plurality of first and second conductive wirings, and the second coating layer may be located at the remaining portion except for the ends of the plurality of first and second conductive wirings.

보다 구체적으로, 복수의 제1, 2 도전성 배선 각각은 제1, 2 도전성 배선 중 반도체 기판의 후면과 중첩되는 셀 부분과 제2 방향과 나란한 반도체 기판의 측면 밖으로 돌출되어 셀간 커넥터에 접속되는 돌출 부분을 포함하고, 제1 코팅층은 돌출 부분에 위치하고, 제2 코팅층은 셀 부분에 위치할 수 있다.More specifically, each of the plurality of first and second conductive wirings includes a cell portion overlapping the rear surface of the semiconductor substrate among the first and second conductive wirings, and a protruding portion protruding outside the side surface of the semiconductor substrate in parallel with the second direction, Wherein the first coating layer is located at the protruding portion and the second coating layer is located at the cell portion.

여기서, 제1 코팅층의 용융점은 160℃ ~ 170℃ 사이의 어느 한 제1 온도보다 높고, 제2 코팅층의 용융점은 제1 온도보다 낮을 수 있다.Here, the melting point of the first coating layer may be higher than a first temperature between 160 ° C and 170 ° C, and the melting point of the second coating layer may be lower than the first temperature.

보다 구체적으로, 제1 코팅층의 용융점은 제1 온도보다 높고 350℃ 이하일 수 있고, 제2 코팅층의 용융점은 110℃ 이상 제1 온도 이하일 수 있다.More specifically, the melting point of the first coating layer may be higher than the first temperature and lower than 350 ° C, and the melting point of the second coating layer may be 110 ° C or higher and lower than the first temperature.

아울러, 제2 코팅층은 SnBiAg를 포함하고, 제1 코팅층은 SnPb, Sn 또는 Ag 중 적어도 어느 하나를 포함할 수 있다.In addition, the second coating layer may include SnBiAg, and the first coating layer may include at least one of SnPb, Sn, and Ag.

또한, 제1 코팅층 및 제2 코팅층의 두께는 서로 동일할 수 있다.Further, the thicknesses of the first coating layer and the second coating layer may be equal to each other.

또한, 코어는 금(Au), 은(Ag) 구리(Cu) 또는 알루미늄(Al) 중 어느 하나를 포함할 수 있다.The core may include any one of gold (Au), silver (Ag), copper (Cu), and aluminum (Al).

여기서, 제1 도전성 배선은 제1 전극과 교차되는 부분에서 제1 도전성 접착제에 의해 제1 전극에 접속되고, 제2 전극과 교차되는 부분에서 절연층에 의해 제2 전극과 절연되고, 제2 도전성 배선은 제2 전극과 교차되는 부분에서 제1 도전성 접착제에 의해 제2 전극에 접속되고, 제1 전극과 교차되는 절연층에 의해 제1 전극과 절연될 수 있다.Here, the first conductive interconnection is connected to the first electrode by a first conductive adhesive at a portion intersecting the first electrode, is insulated from the second electrode by an insulating layer at a portion intersecting the second electrode, The wiring is connected to the second electrode by a first conductive adhesive at a portion intersecting the second electrode and can be insulated from the first electrode by an insulating layer which intersects the first electrode.

여기서, 제1, 2 도전성 배선 각각에서 셀 부분에 위치하는 제2 코팅층이 제1 전극 또는 제2 전극에 접속할 수 있다.Here, the second coating layer positioned in the cell portion in each of the first and second conductive wirings can be connected to the first electrode or the second electrode.

또한, 제1 코팅층은 제1, 2 도전성 배선 각각의 돌출 부분에 위치하되, 돌출 부분에 위치한 코어의 표면 중 적어도 셀간 커넥터와 마주보는 일면에 위치할 수 있다.Further, the first coating layer may be located on one side of the surface of the core positioned at the protruding portion, at least on the side facing the inter-cell connector, on the protruding portion of each of the first and second conductive wirings.

여기서, 제1, 2 도전성 배선 각각의 돌출 부분에 위치한 제1 코팅층의 제1 방향 길이는 적어도 셀간 커넥터의 폭보다 클 수 있다.Here, the first direction length of the first coating layer positioned at the protruding portion of each of the first and second conductive wirings may be at least larger than the width of the inter-cell connector.

또한, 제1 코팅층은 제1, 2 도전성 배선 각각의 돌출 부분에 위치하되, 돌출 부분에 위치한 코어의 표면 중 셀간 커넥터와 마주보는 일면에 위에는 위치하고, 코어의 일면과 반대면이 위에는 제2 코팅층이 위치할 수 있다.The first coating layer is located on the protruding portion of each of the first and second conductive wires and is located on one surface of the core located on the protruding portion facing the intercell connector and the second coating layer on the opposite surface of the core, Can be located.

본 발명의 일례에 따른 태양 전지 모듈은 제1, 2 도전성 배선 각각에서 셀 전극에 접속되는 제1 코팅층과 셀간 커넥터에 접속되는 제2 코팅층의 용융점을 서로 다르게 하여, 제1, 2 도전성 배선과 셀간 커넥터의 물리적 접착력을 보다 향상시킬 수 있다. The solar cell module according to an exemplary embodiment of the present invention has a structure in which the first coating layer connected to the cell electrode and the second coating layer connected to the inter-cell connector in each of the first and second conductive wirings are made to have different melting points, The physical adhesion of the connector can be further improved.

도 1는 본 발명의 일례에 따른 태양 전지 모듈의 전면 전체 평면 모습을 설명하기 위한 도이다.
도 2은 도 1에서 제1 방향(x)으로 서로 인접하여, 셀간 커넥터(300)에 의해 연결된 제1, 2 태양 전지(C1, C2)의 단면을 개략적으로 도시한 일례이다.
도 3 내지 도 5는 도 1에 도시된 제1, 2 태양 전지(C1, C2)의 직렬 연결 구조를 구체적으로 설명하기 위한 도이다.
도 6 내지 도 8은 본 발명에 적용되는 태양 전지의 일례를 설명하기 위한 도이다.
도 9는 본 발명의 일례에 따른 태양 전지 모듈에서 제1, 2 도전성 배선의 구조를 보다 구체적으로 설명하기 위한 도이다.
도 10 및 도 11은 도 9에 도시된 도전성 배선(200)이 본 발명의 태양 전지 모듈에 적용된 일례를 설명하기 위한 도이다.
도 12는 본 발명의 일례에 따른 태양 전지 모듈에서 도전성 배선(200)의 다른 일례를 설명하기 위한 도이다.
도 13 및 도 14는 본 발명의 일례에 따른 도전성 배선(200)을 형성하는 방법의 일례를 설명하기 위한 도이다.
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a plan view illustrating a plan view of a solar cell module according to an embodiment of the present invention; FIG.
2 is an example of a schematic cross-sectional view of first and second solar cells C1 and C2 connected to each other by an intercell connector 300 adjacent to each other in a first direction (x) in Fig.
FIGS. 3 to 5 are views for specifically explaining the series connection structure of the first and second solar cells C1 and C2 shown in FIG.
6 to 8 are views for explaining an example of a solar cell according to the present invention.
9 is a diagram for explaining the structure of the first and second conductive wirings in the solar cell module according to an example of the present invention in more detail.
10 and 11 are views for explaining an example in which the conductive wiring 200 shown in FIG. 9 is applied to the solar cell module of the present invention.
12 is a view for explaining another example of the conductive wiring 200 in the solar cell module according to an example of the present invention.
13 and 14 are views for explaining an example of a method of forming the conductive wiring 200 according to an example of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Further, when a certain portion is formed as "whole" on another portion, it means not only that it is formed on the entire surface of the other portion but also that it is not formed on the edge portion.

이하에서, 어떤 구성의 전면이라 함은 직사광이 입사되는 반도체 기판의 일면 쪽으로 향하는 방향일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면 쪽으로 향하는 방향일 수 있다.Hereinafter, the front surface of a certain structure may be a direction toward one surface of the semiconductor substrate to which the direct light is incident, and the rear surface may refer to a surface of the semiconductor substrate on which the direct light is not incident, Lt; / RTI >

아울러, 이하에서 셀 스트링이라 함은 복수의 태양 전지가 서로 직렬 연결된 구조나 형태를 의미한다.Hereinafter, the cell string refers to a structure or a form in which a plurality of solar cells are connected in series to each other.

또한, 어떤 구성 부분의 두께나 폭이 다른 구성 부분의 두께나 폭과 동일하다는 의미는 공정 오차를 포함하여, 10%의 범위 내에서 동일함을 의미한다.In addition, the meaning that the thickness and width of a constituent part are the same as the thickness and width of other constituent parts means that they are the same within a range of 10% including a process error.

도 1는 본 발명의 일례에 따른 태양 전지 모듈의 전면 전체 평면 모습을 설명하기 위한 도이고, 도 2은 도 1에서 제1 방향(x)으로 서로 인접하여, 셀간 커넥터(300)에 의해 연결된 제1, 2 태양 전지(C1, C2)의 단면을 개략적으로 도시한 일례이다.FIG. 2 is a cross-sectional view of a solar cell module according to an embodiment of the present invention. Referring to FIG. 1, 1 and 2 solar cells (C1, C2).

도 1 및 도 2에 도시된 바와 같이, 본 발명의 일례에 따른 태양 전지 모듈은 복수의 태양 전지 및 복수의 제1, 2 도전성 배선(200)을 포함한다.1 and 2, a solar cell module according to an exemplary embodiment of the present invention includes a plurality of solar cells and a plurality of first and second conductive wirings 200.

아울러, 이에 더하여, 복수의 태양 전지를 제1 방향(x)으로 서로 직렬 연결하는 셀간 커넥터(300), 복수의 태양 전지가 서로 직렬 연결된 셀 스트링을 캡슐화하는 전면 투명 기판(10), 충진재(20, 30), 후면 시트(40) 및 프레임(50)을 더 구비할 수 있다.In addition, in addition to this, in addition to the above, an inter-cell connector 300 for connecting a plurality of solar cells in series in a first direction x, a front transparent substrate 10 for encapsulating a cell string in which a plurality of solar cells are connected in series, , 30, a back sheet 40, and a frame 50. [

여기서, 복수의 태양 전지는 반도체 기판(110)과 반도체 기판(110)의 후면에 복수의 제1 전극(141)과 제2 전극(142)을 구비할 수 있다. 이와 같은 복수의 태양 전지에 대해서는 도 6 이하에서 보다 구체적으로 설명한다.The plurality of solar cells may include a plurality of first electrodes 141 and a plurality of second electrodes 142 on the rear surface of the semiconductor substrate 110 and the semiconductor substrate 110. Such a plurality of solar cells will be described in more detail with reference to FIG.

복수의 제1, 2 도전성 배선(200)은 도 1 및 도 2에 도시된 바와 같이, 복수의 태양 전지 각각의 후면에 접속될 수 있다. The plurality of first and second conductive wirings 200 may be connected to the rear surface of each of the plurality of solar cells, as shown in Figs.

이와 같이, 복수의 제1, 2 도전성 배선(200)이 접속된 복수의 태양 전지는 도 1 및 도 2에 도시된 바와 같이, 셀간 커넥터(300)에 의해 제1 방향(x)으로 직렬 연결될 수 있다.As described above, a plurality of solar cells to which the plurality of first and second conductive wirings 200 are connected can be connected in series in the first direction x by the inter-cell connector 300 as shown in Figs. 1 and 2 have.

일례로, 셀간 커넥터(300)는 복수의 태양 전지 중 제1 방향(x)으로 서로 인접하여 배치되는 제1 태양 전지(C1)와 제2 태양 전지(C2)를 서로 직렬 연결할 수 있다. For example, the intercell connector 300 can connect the first solar cell C1 and the second solar cell C2, which are disposed adjacent to each other in the first direction x of the plurality of solar cells, in series with each other.

이때, 도 2에 도시된 바와 같이, 제1 태양 전지(C1)에 접속된 복수의 제1 도전성 배선(210)의 전면과 제2 태양 전지(C2)에 접속된 복수의 제2 도전성 배선(220)의 전면이 셀간 커넥터(300)의 후면에 접속될 수 있고, 이에 따라, 복수의 태양 전지가 직렬 연결되는 셀 스트링이 형성될 수 있다.2, a plurality of second conductive wirings 220 connected to the front surface of the plurality of first conductive wirings 210 connected to the first solar cell C1 and the second solar cells C2 Can be connected to the rear surface of the inter-cell connector 300, whereby a cell string in which a plurality of solar cells are connected in series can be formed.

이와 같은 셀 스트링은 도 2에 도시된 바와 같이, 전면 투명 기판(10)과 후면 시트(40) 사이에 배치된 상태에서 열압착되어 라미네이팅될 수 있다.As shown in FIG. 2, such a cell string may be thermocompressed and laminated while being disposed between the front transparent substrate 10 and the back sheet 40.

일례로, 복수의 태양 전지는 전면 투명 기판(10)과 후면 시트(40) 사이에 배치되고, EVA 시트와 같이 투명한 충진재(20, 30)가 복수의 태양 전지 전체의 전면 및 후면에 배치된 상태에서, 열과 압력이 동시에 가해지는 라미네이션 공정에 의해 일체화되어 캡슐화될 수 있다.For example, a plurality of solar cells are disposed between the front transparent substrate 10 and the rear sheet 40, and transparent fillers 20 and 30, such as an EVA sheet, are disposed on the front and back surfaces of a plurality of solar cells as a whole , It can be integrated and encapsulated by a lamination process in which heat and pressure are simultaneously applied.

아울러, 도 1에 도시된 바와 같이, 라미네이션 공정으로 캡슐화된 전면 투명 기판(10), 후면 시트(40) 및 충진재(20, 30)는 프레임(50)에 의해 가장 자리가 고정되어 보호될 수 있다.1, the front transparent substrate 10, the back sheet 40, and the fillers 20 and 30 encapsulated by the lamination process can be protected by fixing the edges by the frame 50 .

따라서, 도 1에 도시된 바와 같이, 태양 전지 모듈의 전면에는 전면 투명 기판(10)과 충진재(20, 30)를 투과하여, 복수의 태양 전지와 복수의 제1, 2 도전성 배선(200), 셀간 커넥터(300), 후면 시트(40) 및 프레임(50)이 보여질 수 있다.1, the front transparent substrate 10 and the fillers 20 and 30 are transmitted through the front surface of the solar cell module to form a plurality of solar cells, a plurality of first and second conductive wires 200, The intercell connector 300, the back sheet 40, and the frame 50 can be seen.

더불어, 셀 스트링 각각은 제1 방향(x)으로 길게 위치하고, 제2 방향(y)으로 이격되어 배열될 수 있고, 이와 같은 복수의 셀 스트링은 제2 방향(y)으로 길게 뻗어 있는 버싱바(310)에 의해 제2 방향(y)으로 직렬 연결 될 수 있다.In addition, each of the cell strings may be arranged long in the first direction (x) and spaced apart in the second direction (y), and such plurality of cell strings may be arranged in a bushing bar 310 in a second direction (y).

여기서, 전면 투명 기판(10)은 투과율이 높고 파손 방지 기능이 우수한 강화 유리 등으로 형성될 수 있다. Here, the front transparent substrate 10 may be formed of tempered glass having a high transmittance and excellent breakage-preventing function.

후면 시트(40)는 태양 전지들(C1, C2)의 후면에서 습기가 침투하는 것을 방지하여 태양 전지를 외부 환경으로부터 보호할 수 있다. 이러한 후면 시트(40)는 수분과 산소 침투를 방지하는 층, 화학적 부식을 방지하는 층과 같은 다층 구조를 가질 수 있다. The back sheet 40 can prevent the moisture from penetrating from the rear surface of the solar cells C1 and C2 to protect the solar cell from the external environment. Such a backsheet 40 may have a multi-layer structure, such as a layer preventing moisture and oxygen penetration, a layer preventing chemical corrosion.

이와 같은 후면 시트(40)는 FP (fluoropolymer) / PE (polyeaster) / FP (fluoropolymer)와 같은 절연 물질로 이루어진 얇은 시트로 이루어지지만, 다른 절연 물질로 이루어진 절연 시트일 수 있다.Such a backsheet 40 is made of a thin sheet made of an insulating material such as FP (fluoropolymer) / PE (polyeaster) / FP (fluoropolymer), but may be an insulating sheet made of another insulating material.

이와 같은 라미네이션 공정은 전면 투명 기판(10)과 태양 전지 사이 및 태양 전지와 후면 기판 사이에 면 형상의 충진재(20, 30)가 배치된 상태에서 진행될 수 있다.Such a lamination process may be performed in the state where the planar fillers 20 and 30 are disposed between the front transparent substrate 10 and the solar cell and between the solar cell and the rear substrate.

여기서, 충진재(20, 30)의 재질은 절연층(252)의 재질과 다른 재질로 형성될 수 있으며, 습기 침투로 인한 부식을 방지하고 태양 전지 (C1, C2)를 충격으로부터 보호하고, 이를 위해 충격을 흡수할 수 있는 에틸렌 비닐 아세테이트(EVA, ethylene vinyl acetate)와 같은 물질로 형성될 수 있다.The materials of the fillers 20 and 30 may be formed of materials different from those of the insulating layer 252 to prevent corrosion due to moisture penetration and to protect the solar cells C1 and C2 from impact. And may be formed of a material such as ethylene vinyl acetate (EVA) capable of absorbing shock.

따라서, 전면 투명 기판(10)과 태양 전지 사이 및 태양 전지와 후면 기판 사이에 배치된 면 형상의 충진재(20, 30)는 라미네이션 공정 중에 열과 압력에 의해 연화 및 경화될 수 있다. Therefore, the planar fillers 20 and 30 disposed between the front transparent substrate 10 and the solar cell and between the solar cell and the rear substrate can be softened and cured by heat and pressure during the lamination process.

이하에서는 도 1, 2 에 도시된 태양 전지 모듈에서, 복수의 태양 전지가 제1, 2 도전성 배선(200) 및 셀간 커넥터(300)에 의해 직렬 연결되는 구조를 보다 구체적으로 설명한다.Hereinafter, in the solar cell module shown in Figs. 1 and 2, a structure in which a plurality of solar cells are connected in series by the first and second conductive wirings 200 and the intercell connectors 300 will be described in more detail.

도 3 내지 도 5는 도 1에 도시된 제1, 2 태양 전지(C1, C2)의 직렬 연결 구조를 구체적으로 설명하기 위한 도이다.FIGS. 3 to 5 are views for specifically explaining the series connection structure of the first and second solar cells C1 and C2 shown in FIG.

여기서, 도 3은 도 1에서 제1 방향(x)으로 서로 인접하여, 셀간 커넥터(300)에 의해 연결된 제1, 2 태양 전지(C1, C2)의 전면을 도시한 일례이고, 도 4는 도 3에 도시된 제1, 2 태양 전지(C1, C2)의 후면을 도시한 일례이고, 도 5는 도 3 및 도 4 에서 X1-X1 라인에 따른 단면을 도시한 것이다.3 shows an example of a front surface of the first and second solar cells C1 and C2 connected to each other by the inter-cell connector 300 adjacent to each other in the first direction (x) in FIG. 1. FIG. 3 shows an example of the rear surface of the first and second solar cells C1 and C2 shown in Fig. 3 and Fig. 5 shows a cross section along the line X1-X1 in Fig. 3 and Fig.

도 3 내지 도 4에 도시된 바와 같이, 본 발명에 따른 태양 전지 모듈에서, 제1, 2 도전성 배선(200)은 제1, 2 태양 전지(C1, C2)에 구비된 반도체 기판(110)의 후면에 접속될 수 있다.3 and 4, in the solar cell module according to the present invention, the first and second conductive wirings 200 are formed on the semiconductor substrate 110 provided in the first and second solar cells C1 and C2 Can be connected to the rear surface.

여기서, 제1, 2 태양 전지(C1, C2)는 제1 방향(x)으로 이격되어 배열될 수 있으며, 도 4에 도시된 바와 같이, 제1, 2 태양 전지(C1, C2) 각각은 적어도 반도체 기판(110) 및 반도체 기판(110)의 후면에 서로 이격되어 제1 방향(x)과 교차하는 제2 방향(y)으로 길게 뻗어 형성되는 복수의 제1 전극(141)과 복수의 제2 전극(142)을 구비할 수 있다.The first and second solar cells C1 and C2 may be arranged at a distance in the first direction x and each of the first and second solar cells C1 and C2 may be at least A plurality of first electrodes 141 formed on the rear surface of the semiconductor substrate 110 and the semiconductor substrate 110 so as to be elongated in a second direction y intersecting the first direction x and spaced apart from each other, Electrode 142 may be provided.

아울러, 복수의 제1, 2 도전성 배선(200)은 제1, 2 태양 전지(C1, C2)의 배열 방향인 제1 방향(x)으로 길게 뻗어 배치되고, 제1, 2 태양 전지(C1, C2) 각각에 접속될 수 있다.The plurality of first and second conductive wirings 200 are arranged so as to extend in a first direction x in the arrangement direction of the first and second solar cells C1 and C2 and the first and second solar cells C1, C2, respectively.

이와 같은, 복수의 제1, 2 도전성 배선(200)은 제1, 2 태양 전지(C1, C2) 각각에 구비된 복수의 제1 전극(141)에 교차 및 중첩되어 접속되는 복수의 제1 도전성 배선(210)과 복수의 제2 전극(142)에 교차 및 중첩되어 접속되는 복수의 제2 도전성 배선(220)을 포함할 수 있다.The plurality of first and second conductive wirings 200 as described above are formed by stacking a plurality of first conductive wires 140 which are crossed and overlapped with the plurality of first electrodes 141 provided in the first and second solar cells C1 and C2, And a plurality of second conductive wirings 220 connected to the wirings 210 and the plurality of second electrodes 142 in a crossing manner.

보다 구체적으로, 제1 도전성 배선(210)은 복수의 태양 전지(C1, C2) 각각에 구비된 제1 전극(141)에 도전성 재질의 제1 도전성 접착제(251)를 통하여 접속되고, 절연성 재질의 절연층(252)에 의해 제2 전극(142)과 절연될 수 있다.More specifically, the first conductive wiring 210 is connected to the first electrode 141 provided in each of the plurality of solar cells C1 and C2 through a first conductive adhesive agent 251 made of a conductive material, And may be insulated from the second electrode 142 by an insulating layer 252.

아울러, 제2 도전성 배선(220)은 복수의 태양 전지(C1, C2) 각각에 구비된 제2 전극(142)에 제1 도전성 접착제(251)를 통하여 접속되고, 절연층(252)에 의해 제1 전극(141)과 절연될 수 있다.The second conductive wiring 220 is connected to the second electrode 142 provided in each of the plurality of solar cells C1 and C2 through the first conductive adhesive 251 and the insulating layer 252 One electrode 141 can be insulated.

이와 같은 제1, 2 도전성 배선(200)은 도전성 금속 재질로 형성되되, 금(Au), 도전성 코어와, 코어(CR)의 표면을 코팅하는 도전성 코팅층을 포함할 수 있다.The first and second conductive wirings 200 may be formed of a conductive metal material and may include gold (Au), a conductive core, and a conductive coating layer coating the surface of the core CR.

여기서, 코팅층은 코어의 길이 방향인 제1 방향을 따라 용융점이 서로 다른 제1 코팅층과 제2 코팅층을 포함할 수 있다. 이에 대해서는 도 9 이하에서 보다 구체적으로 설명한다.Here, the coating layer may include a first coating layer and a second coating layer having different melting points along a first direction which is a longitudinal direction of the core. This will be described in more detail with reference to FIG.

이와 같은 제1 도전성 배선(210)의 양단 중 셀간 커넥터(300)와 접속하는 일단은 반도체 기판(110)의 제1 측면 밖으로 돌출된 돌출 부분을 포함하고, 제2 도전성 배선(220)의 양단 중 셀간 커넥터(300)와 접속하는 일단은 반도체 기판(110)의 제2 측면 밖으로 돌출된 돌출 부분을 포함할 수 있다.One end of the first conductive wiring 210 that is connected to the inter-cell connector 300 includes a protruding portion protruding out of the first side of the semiconductor substrate 110, and the other end of the second conductive wiring 220 One end connected to the inter-cell connector 300 may include a protruding portion protruding from the second side of the semiconductor substrate 110.

여기서, 반도체 기판의 제1 측면과 제2 측면은 반도체 기판을 중심으로 서로 마주보는 반대쪽에 위치하고, 제1, 2 측면은 반도체 기판의 4 측면 중에서 제1, 2 도전성 배선(210, 220)의 길이 방향과 교차하는 제2 방향과 나란한 방향의 측면을 의미한다.Here, the first side and the second side of the semiconductor substrate are located opposite to each other with respect to the semiconductor substrate, and the first and second sides are the lengths of the first and second conductive wirings 210 and 220 And a side in a direction parallel to the second direction intersecting the direction of the first direction.

이에 따라, 제1 도전성 배선(210) 및 제2 도전성 배선(220)은 반도체 기판의 투영 영역 밖으로 돌출된 돌출 부분의 끝단이 셀간 커넥터(300)에 접속될 수 있으며, 제1, 2 도전성 배선(210)의 돌출 부분 반대쪽 타단은 반도체 기판의 투영 영역 내에 위치할 수 있다.As a result, the ends of the protruding portions protruding from the projection area of the semiconductor substrate can be connected to the intercell connector 300, and the first and second conductive wirings (210, 220) 210 may be located in the projected area of the semiconductor substrate.

여기서, 복수의 제1, 2 도전성 배선(200)은 단면이 원형을 갖는 도전성 와이어 형태이거나 폭이 두께보다 큰 리본 형태를 가질 수 있다.Here, the plurality of first and second conductive wirings 200 may have the form of a conductive wire having a circular section or a ribbon form having a width greater than the thickness.

여기서, 도 4및 도 5에 도시된 제1, 2 도전성 배선(200) 각각의 선폭은 도전성 배선의 선저항을 충분히 낮게 유지하면서, 제조 비용이 최소가 되도록 고려하여, 0.5mm ~ 2.5mm 사이로 형성될 수 있으며, 제1 도전성 배선(210)과 제2 도전성 배선(220) 사이의 간격은 제1, 2 도전성 배선(200)의 총 개수를 고려하여, 태양 전지 모듈의 단락 전류가 훼손되지 않도록 4mm ~ 6.5mm 사이로 형성될 수 있다.Here, the line width of each of the first and second conductive wirings 200 shown in Figs. 4 and 5 is set to be between 0.5 mm and 2.5 mm, while keeping the line resistance of the conductive wirings sufficiently low, And the distance between the first conductive wiring 210 and the second conductive wiring 220 is set to 4 mm so as not to damage the short circuit current of the solar cell module in consideration of the total number of the first and second conductive wiring 200. [ To 6.5 mm.

이와 같이 제1, 2 도전성 배선(200) 각각이 하나의 태양 전지에 접속되는 개수는 10개 ~ 20개일 수 있다. 따라서, 제1, 2 도전성 배선(200)이 하나의 태양 전지에 접속되는 총 개수의 합은 20개 ~ 40개일 수 있다.In this way, the number of the first and second conductive wirings 200 connected to one solar cell can be 10 to 20, respectively. Therefore, the sum of the total number of the first and second conductive wirings 200 connected to one solar cell may be 20 to 40. [

여기서, 제1 도전성 접착제(251)는 도전성 금속 재질로 형성될 수 있으며, 보다 구체적으로, 제1 도전성 접착제(251)는 제1, 2 전극(141, 142) 각각에 포함되는 일부 금속 물질이 혼합된 혼합층으로 형성되거나, 솔더 페이스트층 또는 에폭시 솔더 페이스트층 중 어느 하나의 층과 혼합층이 함께 포함되어 형성될 수 있다.Here, the first conductive adhesive 251 may be formed of a conductive metal. More specifically, the first conductive adhesive 251 may be formed by mixing a part of the metal materials included in the first and second electrodes 141 and 142 Or a mixed layer may be formed together with any one of a solder paste layer and an epoxy solder paste layer.

이와 같이, 제1 도전성 접착제(251)가 제1, 2 전극(141, 142) 각각에 포함되는 일부 금속 물질이 혼합된 혼합층을 포함하도록 하여, 제1 도전성 접착제(251)와 제1, 2 전극(141, 142) 사이의 물리적 접착력을 보다 향상시킬 수 있고, 제1 도전성 접착제(251)와 제1, 2 전극(141, 142) 사이의 전기적 저항을 최소화할 수 있다.The first conductive adhesive 251 and the first and second electrodes 251 and 252 are formed so that the first conductive adhesive 251 includes a mixed layer in which some metallic materials included in the first and second electrodes 141 and 142 are mixed, The physical adhesion between the first conductive adhesive agent 251 and the first and second electrodes 141 and 142 can be minimized.

여기서, 솔더 페이스트층은 주석(Sn) 또는 주석(Sn)을 포함하는 합금으로 형성되고, 에폭시 솔더 페이스트층은 에폭시에 주석(Sn) 또는 주석(Sn)을 포함하는 합금으로 형성될 수 있다.Here, the solder paste layer may be formed of an alloy containing tin (Sn) or tin (Sn), and the epoxy solder paste layer may be formed of an alloy containing tin (Sn) or tin (Sn) in the epoxy.

여기서, 절연층(252)은 절연성 재질이면 어떠한 것이든 상관 없으며, 일례로, 에폭시 계열, 폴리이미드, 폴리에틸렌, 아크릴 계열 또는 실리콘 계열 중 어느 하나의 절연성 재질이 사용될 수 있다.The insulating layer 252 may be any insulating material. For example, an insulating material such as epoxy, polyimide, polyethylene, acrylic, or silicone may be used.

이와 같은 복수의 제1, 2 도전성 배선(200)은 각각의 일단이 셀간 커넥터(300)에 연결되어, 복수의 태양 전지를 서로 직렬 연결할 수 있다.One end of each of the plurality of first and second conductive wirings 200 is connected to the inter-cell connector 300, and a plurality of solar cells can be connected in series with each other.

보다 구체적으로, 셀간 커넥터(300)는 제1 태양 전지(C1)와 제2 태양 전지(C2) 사이에 위치하고, 제2 방향(y)으로 길게 뻗어 있을 수 있다. More specifically, the inter-cell connector 300 is located between the first solar cell C1 and the second solar cell C2 and may extend in the second direction y.

여기서, 도 3 및 도 4에 도시된 바와 같이, 태양 전지를 평면에서 봤을 때, 셀간 커넥터(300)는 제1 태양 전지(C1)의 반도체 기판(110) 및 제2 태양 전지(C2)의 반도체 기판(110)과 이격되어 배치될 수 있다.3 and 4, when the solar cell is viewed in a plane, the inter-cell connector 300 is electrically connected to the semiconductor substrate 110 of the first solar cell C1 and the semiconductor substrate 110 of the second solar cell C2, And may be disposed apart from the substrate 110.

아울러, 이와 같은 셀간 커넥터(300)에 제1 태양 전지(C1)의 제1 전극(141)에 접속된 제1 도전성 배선(210)의 일단과 제2 태양 전지(C2)의 제2 전극(142)에 접속된 제2 도전성 배선(220)의 일단이 공통으로 접속되어, 제1, 2 태양 전지(C1, C2)는 제1 방향(x)으로 서로 직렬 연결될 수 있다.One end of the first conductive wiring 210 connected to the first electrode 141 of the first solar cell C1 and the second electrode 142 of the second solar cell C2 are connected to the inter- And the first and second solar cells C1 and C2 may be connected in series to each other in the first direction x.

보다 구체적으로, 도 5에 도시된 바와 같이, 제1, 2 태양 전지(C1, C2)가 제1 방향(x)으로 배열된 상태에서, 제1, 2 태양 전지(C1, C2)는 제1, 2 도전성 배선(200)과 셀간 커넥터(300)에 의해 제1 방향(x)으로 길게 뻗어 직렬 연결되는 하나의 스트링을 형성할 수 있다.More specifically, as shown in Fig. 5, the first and second solar cells C1 and C2 are arranged in the first direction (x) in a state in which the first and second solar cells C1 and C2 are arranged in the first direction (x) , One string that is extended in the first direction (x) and connected in series by the two conductive wirings (200) and the intercell connector (300) can be formed.

여기서, 일례로, 도 5에 도시된 바와 같이, 제1, 2 도전성 배선(200) 각각의 일단은 셀간 커넥터(300)와 중첩되어, 제2 도전성 접착제(350)를 통해 셀간 커넥터(300)에 접착될 수 있다.5, one end of each of the first and second conductive wirings 200 overlaps the inter-cell connector 300 and is connected to the inter-cell connector 300 via the second conductive adhesive agent 350. In this case, Can be adhered.

여기서, 제1, 2 도전성 배선(200)과 셀간 커넥터(300)를 서로 접착시키는 제2 도전성 접착제(350)는 주석(Sn) 또는 주석(Sn)을 포함하는 합금을 포함하는 금속 재질로 형성될 수 있다. The second conductive adhesive agent 350 for bonding the first and second conductive wires 200 and the intercellular connector 300 to each other is made of a metal material including an alloy containing tin (Sn) or tin (Sn) .

보다 구체적으로, 제2 도전성 접착제(350)는 제1 도전성 접착제(251)보다 용융점이 높을 수 있으며, (1) 주석(Sn) 또는 주석(Sn)을 포함하는 합금을 포함하는 솔더 페이스트(solder paste) 형태로 형성되거나, (2) 에폭시에 주석(Sn) 또는 주석(Sn)을 포함하는 합금이 포함된 에폭시 솔더 페이스트(epoxy solder paste) 또는 도전성 페이스트(Conductive psate) 형태로 형성될 수 있다.More specifically, the second conductive adhesive agent 350 may have a higher melting point than the first conductive adhesive agent 251 and may include (1) a solder paste containing an alloy containing tin (Sn) or tin (Sn) ), Or (2) an epoxy solder paste or an electrically conductive paste containing an alloy containing tin (Sn) or tin (Sn) in the epoxy.

이와 같은 구조를 갖는 태양 전지 모듈은 별도의 셀간 커넥터(300)를 구비하므로, 복수 개의 태양 전지 중 제1, 2 도전성 배선(200)과 제1, 2 전극(200) 사이에 접속 불량이 발생한 태양 전지가 있는 경우, 셀간 커넥터(300)과 복수의 제1, 2 도전성 배선(200) 사이의 접속을 해제하여, 해당 태양 전지만 보다 용이하게 교체할 수 있다.Since the solar cell module having such a structure is provided with a separate intercell connector 300, the solar cell in which the connection failure occurs between the first and second conductive wirings 200 and the first and second electrodes 200 among the plurality of solar cells When there is a battery, the connection between the intercell connector 300 and the first and second conductive wirings 200 is released, so that the solar cell can be replaced more easily.

지금까지는 본 발명에 따른 태양 전지 모듈에서, 서로 인접한 임의의 제1, 2 태양 전지(C1, C2) 각각의 후면에 제1, 2 도전성 배선(200)이 접속되고, 제1, 2 태양 전지(C1, C2)가 셀간 커넥터(300)로 직렬 연결되는 구조를 설명하였다. Up to now, in the solar cell module according to the present invention, the first and second conductive wirings 200 are connected to the rear surfaces of the first and second solar cells C1 and C2 adjacent to each other, and the first and second solar cells C1, and C2 are connected in series to the inter-cell connector 300. FIG.

그러나, 본 발명의 태양 전지 모듈은 서로 인접한 제1, 2 태양 전지가 반드시 셀간 커넥터(300)를 통해 직렬 연결되는 구조로 한정되는 것은 아니고, 셀간 커넥터(300)가 생략된 상태에서, 제1 태양 전지의 제1 도전성 배선과 제2 태양 전지의 제2 도전성 배선이 서로 중첩되어 제2 도전성 접착제(350)를 통해 서로 접속되는 구조도 적용가능하다.However, the solar cell module of the present invention is not limited to the structure in which the first and second solar cells adjacent to each other are necessarily connected in series through the intercell connector 300. In a state where the intercell connector 300 is omitted, The structure in which the first conductive wiring of the battery and the second conductive wiring of the second solar cell overlap each other and are connected to each other through the second conductive adhesive agent 350 is also applicable.

이하에서는 이와 같은 제1, 2 태양 전지(C1, C2)로 적용 가능한 태양 전지의 구체적인 구조의 일례에 대해서 설명한다.Hereinafter, an example of a specific structure of a solar cell applicable to the first and second solar cells C1 and C2 will be described.

도 6 내지 도 8은 본 발명에 적용되는 태양 전지의 일례를 설명하기 위한 도로서, 도 6은 본 발명에 적용되는 태양 전지의 일례를 나타내는 일부 사시도이고, 도 7은 도 6에 도시된 태양 전지의 제1 방향(x) 단면을 도시한 것이고, 도 8은 반도체 기판의 후면에 형성된 제1, 2 전극(200)의 패턴을 도시한 것이다.6 to 8 are diagrams for explaining an example of a solar cell to which the present invention is applied, FIG. 6 is a partial perspective view showing an example of a solar cell applied to the present invention, and FIG. 7 is a cross- FIG. 8 shows a pattern of the first and second electrodes 200 formed on the rear surface of the semiconductor substrate.

도 6 및 도 7에 도시된 바와 같이, 본 발명에 따른 태양 전지의 일례는 반사 방지막(130), 반도체 기판(110), 터널층(180), 제1 반도체부(121), 제2 반도체부(172), 진성 반도체부(150), 패시베이션층(190), 복수의 제1 전극(141) 및 복수의 제2 전극(142)을 구비할 수 있다. 6 and 7, an example of a solar cell according to the present invention includes an antireflection film 130, a semiconductor substrate 110, a tunnel layer 180, a first semiconductor section 121, The passivation layer 190, the plurality of the first electrodes 141, and the plurality of the second electrodes 142. The first electrode 141, the second electrode 142,

여기서, 반사 방지막(130), 터널층(180) 및 패시베이층(190)은 생략될 수도 있으나, 구비된 경우 태양 전지의 효율이 더 향상되므로, 이하에서는 구비된 경우를 일례로 설명한다.Here, the antireflection film 130, the tunnel layer 180, and the passivation layer 190 may be omitted. However, since the efficiency of the solar cell is improved, the following description will be made by way of example.

반도체 기판(110)은 제 1 도전성 타입 또는 제2 도전성 타입의 불순물이 도핑되는 단결정 실리콘, 다결정 실리콘 중 적어도 어느 하나로 형성될 수 있다. 일례로, 반도체 기판(110)은 단결정 실리콘 웨이퍼로 형성될 수 있다.The semiconductor substrate 110 may be formed of at least one of monocrystalline silicon and polycrystalline silicon doped with impurities of the first conductivity type or the second conductivity type. In one example, the semiconductor substrate 110 may be formed of a single crystal silicon wafer.

여기서, 반도체 기판(110)에 함유된 제 1 도전성 타입의 불순물 또는 제2 도전성 타입의 불순물은 n형 또는 p형 도전성 타입 중 어느 하나일 수 있다. Here, the impurity of the first conductive type contained in the semiconductor substrate 110 or the impurity of the second conductive type may be any of n-type and p-type conductive types.

반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 반도체 기판(110)에 도핑(doping)된다. 하지만, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(110)에 도핑될 수 있다.When the semiconductor substrate 110 has a p-type conductivity type, impurity of a trivalent element such as boron (B), gallium, indium, or the like is doped in the semiconductor substrate 110. However, when the semiconductor substrate 110 has an n-type conductivity type, impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) may be doped into the semiconductor substrate 110.

이하에서는 이와 같은 반도체 기판(110)의 함유된 불순물이 제2 도전성 타입의 불순물이고, n형인 경우를 일례로 설명한다. 그러나, 반드시 이에 한정되는 것은 아니다.Hereinafter, the case where the impurity contained in the semiconductor substrate 110 is an impurity of the second conductivity type and is n-type will be described as an example. However, the present invention is not limited thereto.

이러한 반도체 기판(110)의 전면에 복수의 요철면을 가질 수 있다. 이로 인해 반도체 기판(110)의 전면 위에 위치한 제1 반도체부(121) 역시 요철면을 가질 수 있다. The semiconductor substrate 110 may have a plurality of uneven surfaces on the entire surface thereof. Accordingly, the first semiconductor part 121 located on the front surface of the semiconductor substrate 110 may also have an uneven surface.

이로 인해, 반도체 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 반도체 기판(110) 내부로 입사되는 빛의 양이 증가할 수 있다.Accordingly, the amount of light reflected from the front surface of the semiconductor substrate 110 decreases, and the amount of light incident into the semiconductor substrate 110 increases.

반사 방지막(130)은 외부로부터 반도체 기판(110)의 전면으로 입사되는 빛의 반사를 최소화하기 위하여, 반도체 기판(110)의 전면 위에 위치하며, 알루미늄 산화막(AlOx), 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 및 실리콘 산화질화막(SiOxNy) 중 적어도 하나로 형성될 수 있다. The antireflection film 130 is formed on the front surface of the semiconductor substrate 110 to minimize the reflection of light incident from the outside to the front surface of the semiconductor substrate 110. The antireflection film 130 is formed of an aluminum oxide film (AlOx), a silicon nitride film (SiNx) An oxide film (SiOx), and a silicon oxynitride film (SiOxNy).

터널층(180)은 반도체 기판(110)의 후면 전체에 직접 접촉하여 배치되며, 유전체 재질을 포함할 수 있다. 따라서, 터널층(180)은 도 6 및 도 7에 도시된 바와 같이, 반도체 기판(110)에서 생성되는 캐리어를 통과시킬 수 있다.The tunnel layer 180 is disposed in direct contact with the entire rear surface of the semiconductor substrate 110, and may include a dielectric material. Accordingly, the tunnel layer 180 can pass carriers generated in the semiconductor substrate 110, as shown in FIGS.

이와 같은 터널층(180)은 반도체 기판(110)에서 생성된 캐리어를 통과시키며, 반도체 기판(110)의 후면에 대한 패시베이션 기능을 수행할 수 있다.The tunnel layer 180 may pass carriers generated in the semiconductor substrate 110 and passivate the back surface of the semiconductor substrate 110.

아울러, 터널층(180)은 600℃ 이상의 고온 공정에도 내구성이 강한 SiCx 또는 SiOx로 형성되는 유전체 재질로 형성될 수 있다. In addition, the tunnel layer 180 may be formed of a dielectric material formed of SiCx or SiOx having high durability even at a high temperature process of 600 DEG C or more.

제1 반도체부(121)는 도 6 및 도 7에 도시된 바와 같이, 반도체 기판(110)의 후면에 배치되되, 일례로, 터널층(180)의 후면의 일부에 직접 접촉하여 배치될 수 있다.6 and 7, the first semiconductor section 121 may be disposed on the rear surface of the semiconductor substrate 110, for example, in direct contact with a part of the rear surface of the tunnel layer 180 .

아울러, 이와 같은 제1 반도체부(121)는 반도체 기판(110)의 후면에 제2 방향(y)으로 길게 배치되며, 제2 도전성 타입과 반대인 제1 도전성 타입을 갖는 다결정 실리콘 재질로 형성될 수 있다.The first semiconductor section 121 may be formed of a polycrystalline silicon material having a first conductivity type opposite to the second conductivity type and disposed in the second direction y on the rear surface of the semiconductor substrate 110 .

여기서, 제1 반도체부(121)는 제1 도전성 타입의 불순물이 도핑될 수 있으며, 반도체 기판(110)에 함유된 불순물이 제2 도전성 타입의 불순물인 경우, 제1 반도체부(121)는 터널층(180)을 사이에 두고 반도체 기판(110)과 p-n 접합을 형성할 수 있다.Here, the first semiconductor section 121 may be doped with an impurity of the first conductivity type, and when the impurity contained in the semiconductor substrate 110 is an impurity of the second conductivity type, The pn junction with the semiconductor substrate 110 can be formed with the layer 180 therebetween.

각 제1 반도체부(121)는 반도체 기판(110)과 p-n접합을 형성하므로, 제1 반도체부(121)는 p형의 도전성 타입을 가질 수 있으며, 복수의 제1 반도체부(121)가 p형의 도전성 타입을 가질 경우 제1 반도체부(121)에는 3가 원소의 불순물이 도핑될 수 있다.The first semiconductor section 121 may have a p-type conductivity type and the plurality of first semiconductor sections 121 may be formed of p Impurity of the trivalent element can be doped in the first semiconductor portion 121. [0157]

제2 반도체부(172)는 반도체 기판(110)의 후면에 제1 반도체부(121)와 나란한 제2 방향(y)으로 길게 뻗어 배치되며, 일례로 터널층(180)의 후면 중에서 전술한 제1 반도체부(121) 각각과 이격된 일부 영역에 직접 접촉하여 형성될 수 있다. The second semiconductor section 172 is extended on the rear surface of the semiconductor substrate 110 in a second direction y parallel to the first semiconductor section 121. The second semiconductor section 172 may be formed on the rear surface of the tunnel layer 180, 1 semiconductor region 121. In this case,

이와 같은 제2 반도체부(172)는 제2 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 도핑되는 다결정 실리콘 재질로 형성될 수 있다. 따라서, 예를 들어, 반도체 기판(110)이 제2 도전성 타입의 불순물인 n형 타입의 불순물로 도핑되는 경우, 복수의 제2 반도체부(172)는 n+의 불순물 영역일 수 있다.The second semiconductor section 172 may be formed of a polycrystalline silicon material doped with impurities of the second conductivity type at a higher concentration than the semiconductor substrate 110. Therefore, for example, when the semiconductor substrate 110 is doped with an n-type impurity which is an impurity of the second conductivity type, the plurality of second semiconductor regions 172 may be an n + impurity region.

이러한 제2 반도체부(172)는 반도체 기판(110)과 제2 반도체부(172)와의 불순물 농도 차이로 인한 전위 장벽에 의해 전자의 이동 방향인 제2 반도체부(172) 쪽으로의 정공 이동을 방해하는 반면, 제2 반도체부(172) 쪽으로의 캐리어(예, 전자) 이동을 용이하게 할 수 있다. The second semiconductor section 172 prevents the hole movement toward the second semiconductor section 172, which is the direction of electron movement, by the potential barrier due to the difference in impurity concentration between the semiconductor substrate 110 and the second semiconductor section 172 (E. G., Electrons) to the second semiconductor portion 172 can be facilitated.

따라서, 제2 반도체부(172) 및 그 부근 또는 제1, 2 전극(200)에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 전자 이동을 가속화시켜 제2 반도체부(172)로의 전자 이동량을 증가시킬 수 있다. Therefore, the amount of charges lost due to the recombination of electrons and holes in the second semiconductor section 172 and the vicinity thereof or the first and second electrodes 200 is reduced and the electron movement is accelerated, The amount of movement can be increased.

지금까지의 도 6 내지 도 7에서는 반도체 기판(110)이 제2 도전성 타입의 불순물인 경우를 일례로 설명하면서, 제1 반도체부(121)가 에미터부로서 역할을 하고, 제2 반도체부(172)가 후면 전계부로서 역할을 하는 경우를 일례로 설명하였다. 6 to 7 illustrate a case where the semiconductor substrate 110 is an impurity of the second conductivity type and the first semiconductor section 121 serves as an emitter section and the second semiconductor section 172 ) Serves as a rear electric field portion.

그러나, 이와 다르게, 반도체 기판(110)이 제1 도전성 타입의 불순물을 함유하는 경우, 제1 반도체부(121)가 후면 전계부로서 역할을 하고, 제2 반도체부(172)가 에미터부로서 역할을 할 수도 있다.Alternatively, when the semiconductor substrate 110 contains impurities of the first conductivity type, the first semiconductor portion 121 serves as a rear electric field portion and the second semiconductor portion 172 serves as an emitter portion .

아울러, 여기의 도 6 및 도 7에서는 제1 반도체부(121)와 제2 반도체부(172)가 터널층(180)의 후면에 다결정 실리콘 재질로 형성된 경우를 일례로 설명하였다.6 and 7, the case where the first semiconductor portion 121 and the second semiconductor portion 172 are formed of a polycrystalline silicon material on the rear surface of the tunnel layer 180 has been described as an example.

그러나, 이와 다르게, 터널층(180)이 생략된 경우, 제1 반도체부(121)와 제2 반도체부(172)는 반도체 기판(110)의 후면 내에 불순물이 확산되어 도핑될 수 있고, 이와 같은 경우, 제1 반도체부(121)와 제2 반도체부(172)는 반도체 기판(110)과 동일한 단결정 실리콘 재질로 형성될 수 있다.Alternatively, if the tunnel layer 180 is omitted, impurities may be diffused in the back surface of the semiconductor substrate 110 and doped in the first semiconductor portion 121 and the second semiconductor portion 172, The first semiconductor part 121 and the second semiconductor part 172 may be formed of the same single crystal silicon material as the semiconductor substrate 110. [

진성 반도체부(150)은 도 6 내지 도 7에 도시된 바와 같이, 제1 반도체부(121)와 제2 반도체부(172) 사이에 노출된 터널층(180)의 후면에 형성될 수 있고, 이와 같은 진성 반도체부(150)은 제1 반도체부(121) 및 제2 반도체부(172)와 다르게 제1 도전성 타입의 불순물 또는 제2 도전성 타입의 불순물이 도핑되지 않은 진성 다결정 실리콘층으로 형성될 수 있다.6 to 7, the intrinsic semiconductor part 150 may be formed on the rear surface of the tunnel layer 180 exposed between the first semiconductor part 121 and the second semiconductor part 172, Unlike the first semiconductor part 121 and the second semiconductor part 172, the intrinsic semiconductor part 150 is formed of an intrinsic polycrystalline silicon layer in which impurity of the first conductivity type or impurity of the second conductivity type is not doped .

아울러, 도 6 및 도 7에 도시된 바와 같이, 진성 반도체부(150)의 양측면 각각은 제1 반도체부(121)의 측면 및 제2 반도체부(172)의 측면에 직접 접촉되는 구조를 가질 수 있다.6 and 7, each of both side surfaces of the intrinsic semiconductor part 150 may have a structure in which the side surfaces of the first semiconductor part 121 and the side surfaces of the second semiconductor part 172 are in direct contact with each other have.

패시베이션층(190)은 제1 반도체부(121), 제2 반도체부(172) 및 진성 반도체부(150)에 형성되는 다결정 실리콘 재질의 층의 후면에 형성된 뎅글링 본드(dangling bond)에 의한 결함을 제거하여, 반도체 기판(110)으로부터 생성된 캐리어가 뎅글링 본드(dangling bond)에 의해 재결합되어 소멸되는 것을 방지하는 역할을 할 수 있다.The passivation layer 190 is formed on the back surface of the polycrystalline silicon layer formed on the first semiconductor section 121, the second semiconductor section 172, and the intrinsic semiconductor section 150 by a dangling bond defect So that carriers generated from the semiconductor substrate 110 can be prevented from being recombined by the dangling bonds and disappearing.

복수의 제1 전극(141)은 도 8에 도시된 바와 같이, 제1 반도체부(121)에 접속하고, 제2 방향(y)으로 길게 뻗어 형성될 수 있다. 이와 같은, 제1 전극(141)은 제1 반도체부(121) 쪽으로 이동한 캐리어, 예를 들어 정공을 수집할 수 있다.8, the plurality of first electrodes 141 may be connected to the first semiconductor portion 121 and may be formed to extend in the second direction y. The first electrode 141 may collect carriers, for example, holes, which have migrated toward the first semiconductor section 121.

복수의 제2 전극(142)은 제2 반도체부(172)에 접속하고, 제1 전극(141)과 나란하게 제2 방향(y)으로 길게 뻗어 형성될 수 있다. 이와 같은, 제2 전극(142)은 제2 반도체부(172) 쪽으로 이동한 캐리어, 예를 들어, 전자를 수집할 수 있다.The plurality of second electrodes 142 may be connected to the second semiconductor portion 172 and extend in the second direction y in parallel with the first electrode 141. As such, the second electrode 142 can collect carriers, for example, electrons, which have migrated toward the second semiconductor section 172.

이와 같은 제1 전극(141)과 제2 전극(142)은 제2 방향(y)으로 길게 형성되며, 제1 방향(x)으로 이격될 수 있다. 아울러, 도 8에 도시된 바와 같이, 제1 전극(141)과 제2 전극(142)은 제1 방향(x)으로 교번하여 배치될 수 있다.The first electrode 141 and the second electrode 142 may be elongated in the second direction y and may be spaced apart from each other in the first direction x. In addition, as shown in FIG. 8, the first electrode 141 and the second electrode 142 may be alternately arranged in the first direction (x).

이와 같은 구조로 제조된 본 발명에 따른 태양 전지에서 제1 전극(141)을 통하여 수집된 정공과 제2 전극(142)을 통하여 수집된 전자는 외부의 회로 장치를 통하여 외부 장치의 전력으로 이용될 수 있다.The holes collected through the first electrode 141 and the electrons collected through the second electrode 142 in the solar cell according to the present invention are used as electric power of the external device through the external circuit device .

본 발명에 따른 태양 전지 모듈에 적용된 태양 전지는 반드시 도 6 및 도 7에만 한정하지 않으며, 태양 전지에 구비되는 제1, 2 전극(200)이 반도체 기판(110)의 후면에만 형성되는 점을 제외하고 다른 구성 요소는 얼마든지 변경이 가능하다. The solar cell applied to the solar cell module according to the present invention is not necessarily limited to those shown in FIGS. 6 and 7 except that the first and second electrodes 200 provided in the solar cell are formed only on the rear surface of the semiconductor substrate 110 And other components can be changed at any time.

예를 들어 본 발명의 태양 전지 모듈에는 제1 전극(141)의 일부 및 제1 반도체부(121)가 반도체 기판(110)의 전면에 위치하고, 제1 전극(141)의 일부가 반도체 기판(110)에 형성된 홀을 통해 반도체 기판(110)의 후면에 형성된 제1 전극(141)의 나머지 일부와 연결되는 MWT 타입의 태양 전지도 적용이 가능하다.For example, in the solar cell module of the present invention, a part of the first electrode 141 and the first semiconductor part 121 are located on the front surface of the semiconductor substrate 110, and a part of the first electrode 141 is disposed on the semiconductor substrate 110 The MWT type solar cell may be connected to the remaining part of the first electrode 141 formed on the rear surface of the semiconductor substrate 110 through the hole formed in the semiconductor substrate 110. [

한편, 이와 같은 태양 전지 모듈에서, 복수의 제1, 2 도전성 배선 각각은 도전성 코어와 상기 코어의 표면을 코팅하는 도전성 코팅층을 포함하고, 상기 도전성 코팅층은 상기 코어의 길이 방향인 제1 방향을 따라 용융점이 서로 다른 제1 코팅층과 제2 코팅층을 포함할 수 있다.On the other hand, in such a solar cell module, each of the plurality of first and second conductive wirings includes a conductive core and a conductive coating layer that coats the surface of the core, and the conductive coating layer extends along a first direction And may include a first coating layer and a second coating layer having different melting points.

이에 대해 보다 구체적으로 설명하면 다음과 같다.This will be described in more detail as follows.

도 9는 본 발명의 일례에 따른 태양 전지 모듈에서 제1, 2 도전성 배선의 구조를 보다 구체적으로 설명하기 위한 도이다.9 is a diagram for explaining the structure of the first and second conductive wirings in the solar cell module according to an example of the present invention in more detail.

본 발명에 따른 복수의 제1, 2 도전성 배선(210, 220) 각각은 도 9에 도시된 바와 같이, 도전성 코어(201)와 코어(201)의 표면을 코팅하는 도전성 코팅층(230)을 포함할 수 있다.Each of the plurality of first and second conductive wirings 210 and 220 according to the present invention includes a conductive core 201 and a conductive coating layer 230 coating the surface of the core 201 as shown in FIG. .

여기서, 코어(201)는 금(Au), 은(Al), 구리(Cu) 또는 알루미늄(Al) 중 어느 하나를 포함할 수 있다.Here, the core 201 may include any one of gold (Au), silver (Al), copper (Cu), and aluminum (Al).

아울러, 코어(201)의 단면 형상은 폭이 두께보다 클 수 있으며, 제1 방향(x)으로 길게 연장되는 금속 리본 형태일 수 있다.In addition, the cross-sectional shape of the core 201 may be larger than the width and may be in the form of a metallic ribbon extending in the first direction (x).

여기서, 도전성 코팅층(230)은 코어(201)와 다른 금속 재질을 포함하여 형성될 수 있으며, 코어(201)의 길이 방향인 제1 방향(x)을 따라 용융점이 서로 다른 제1 코팅층(231)과 제2 코팅층(232)을 포함할 수 있다.The conductive coating layer 230 may include a metal material different from the core 201. The conductive coating layer 230 may include a first coating layer 231 having a different melting point along a first direction x of the core 201, And a second coating layer 232.

보다 구체적으로 도전성 배선(200)에서 코어(201)의 길이 방향인 제1 방향(x)을 따라 제1 코팅층(231)이 코어(201)의 전체 표면을 덮도록 형성될 수 있고, 제2 코팅층(232)은 코어(201)의 끝단 일부에 위치하여, 도 9에 도시된 바와 같이, 코어(201)의 표면을 전체적으로 덮도록 형성될 수 있다.The first coating layer 231 may be formed so as to cover the entire surface of the core 201 along the first direction x in the longitudinal direction of the core 201 in the conductive wiring 200, The protrusion 232 may be located at a portion of the end of the core 201 and may be formed to cover the entire surface of the core 201 as shown in Fig.

이와 같이, 본 발명에 따른 도전성 배선(200)은 코어(201)의 표면에 코팅되는 도전성 코팅층(230)이 용융점이 서로 다른 제1 코팅층(231)과 제2 코팅층(232)을 포함하도록 하되, 도전성 배선(200)의 길이 방향인 제1 방향(x)을 따라 위치하는 코팅층(230)의 용융점을 서로 다르게 하여, 도전성 배선(200)에서 발생되는 열팽창 스트레스에 대해 보다 효과적으로 대응하면서, 도전성 배선(200)의 접착력을 보다 향상시킬 수 있다.As described above, the conductive wiring 200 according to the present invention is configured such that the conductive coating layer 230 coated on the surface of the core 201 includes the first coating layer 231 and the second coating layer 232 having different melting points, The coating layers 230 located along the first direction x in the longitudinal direction of the conductive wiring 200 are made to have different melting points so as to more effectively cope with the thermal expansion stress generated in the conductive wiring 200, 200 can be further improved.

여기서, 제1 코팅층(231)의 용융점은 제2 코팅층(232)의 용융점보다 높게 하여, 셀간 커넥터(300)와 도전성 배선(200) 사이의 물리적 접착력을 보다 향상시킬 수 있다.Here, the melting point of the first coating layer 231 is made higher than the melting point of the second coating layer 232, so that the physical adhesion between the intercell connector 300 and the conductive wiring 200 can be further improved.

보다 구체적 일례로, 제1 코팅층(231)은 도전성 배선(200) 각각의 끝단에 위치하고, 제2 코팅층(232)은 도전성 배선(200) 각각의 끝단을 제외한 나머지 부분에 위치하도록 할 수 있다.More specifically, the first coating layer 231 may be positioned at the end of each of the conductive wirings 200, and the second coating layer 232 may be located at a remaining portion of each of the conductive wirings 200 except for the ends thereof.

여기서, 일례로, 제1 코팅층(231)에는 셀간 커넥터(300)가 접속될 수 있고, 제2 코팅층(232)에는 복수의 제1 전극(141) 또는 복수의 제2 전극(142)이 접속될 수 있다.Here, the inter-cell connector 300 may be connected to the first coating layer 231, and the plurality of first electrodes 141 or the plurality of second electrodes 142 may be connected to the second coating layer 232 .

도전성 배선(200)의 제1 방향(x) 끝단에는 도전성 배선(200)을 전극(140)이나 셀간 커넥터(300)에 접속시키는 열처리 공정 중 상대적으로 큰 열팽창 스트레스가 발생할 수 있다.A relatively large thermal expansion stress may be generated in the first direction (x) of the conductive wiring 200 during the heat treatment process in which the conductive wiring 200 is connected to the electrode 140 or the inter-cell connector 300.

그런데, 본 발명은 도전성 배선(200)의 끝단에 상대적으로 용융점이 큰 제1 코팅층(231)을 사용함으로써, 상대적으로 열팽창 스트레스가 크게 작용하는 도전성 배선(200)의 끝단의 물리적 접착력을 상대적으로 열팽창 스트레스가 작게 작용하는 도전성 배선(200)의 중앙 부분의 물리적 접착력 보다 크게 향상시킬 수 있다.In the present invention, the first coating layer 231 having a relatively large melting point is used at the end of the conductive wiring 200, so that the physical adhesion force of the end of the conductive wiring 200, The physical adhesion force of the center portion of the conductive wiring 200, which has a small stress, can be greatly improved.

이에 따라, 태양 전지 모듈의 신뢰성을 보다 향상시킬 수 있다.Accordingly, the reliability of the solar cell module can be further improved.

여기서, 제1 코팅층(231)의 용융점은 160℃ ~ 170℃ 사이의 어느 한 제1 온도보다 높고, 제2 코팅층(232)의 용융점은 제1 온도보다 낮을 수 있다.Here, the melting point of the first coating layer 231 may be higher than a first temperature between 160 ° C and 170 ° C, and the melting point of the second coating layer 232 may be lower than the first temperature.

일례로, 제1 코팅층(231)의 용융점은 제1 온도보다 높고 350℃ 이하일 수 있고, 제2 코팅층(232)의 용융점은 110℃ 이상 제1 온도 이하일 수 있다.For example, the melting point of the first coating layer 231 may be higher than the first temperature and lower than 350 ° C, and the melting point of the second coating layer 232 may be higher than or equal to 110 ° C and lower than the first temperature.

여기서, 제1 온도는 태양 전지 모듈을 라미네이션하는 공정의 열처리 공정의 온도일 수 있으며, 일례로, 제1 온도는 태양 전지 모듈을 라미네이션 하는 공정의 온도인 165℃일 수 있다.Here, the first temperature may be a temperature of a heat treatment process in a process of lamination of a solar cell module. For example, the first temperature may be 165 ° C, which is a temperature of a process of laminating a solar cell module.

따라서, 일례로, 제1 코팅층(231)의 용점은 110℃ ~ 165℃ 사이, 제2 코팅층(232)의 용융점은 165℃ ~ 350℃ 사이일 수 있으며, 이와 같은 용융점에 해당하는 재질로 제1, 2 코팅층(230)이 형성될 수 있다.Thus, for example, the melting point of the first coating layer 231 may be between 110 ° C and 165 ° C, and the melting point of the second coating layer 232 may be between 165 ° C and 350 ° C. , 2 coating layer 230 may be formed.

그러나, 제1, 2 코팅층(230)의 용융점이 반드시 이에 한정되는 것은 아니며, 제1, 2 코팅층(230)의 용융점이 서로 다르면 무방하다.However, the melting points of the first and second coating layers 230 are not necessarily limited thereto, and the melting points of the first and second coating layers 230 may be different from each other.

여기서, 일례로, 제1 코팅층(231)은 SnPb, Sn 또는 Ag 중 적어도 어느 하나를 금속 재질을 포함하여 형성될 수 있으며, 제2 코팅층(232)은 SnBiAg를 포함하여 형성될 수 있다.For example, the first coating layer 231 may include at least one of SnPb, Sn, and Ag, and the second coating layer 232 may include SnBiAg.

여기서, 제1 코팅층(231)에 은(Ag)이 포함되는 경우, 코어(201)는 은(Ag)을 제외한 금(Au), 구리(Cu) 또는 알루미늄(Al) 중 어느 하나를 포함하여 형성될 수 있다.When the first coating layer 231 contains silver (Ag), the core 201 may be formed of any one of gold (Au), copper (Cu), and aluminum (Al) except for silver .

이와 같은 제1 코팅층(231) 및 제2 코팅층(232)의 두께는 서로 동일할 수 있으며, 제1 코팅층(231) 및 제2 코팅층(232)의 두께가 서로 다르더라도, 두께 차이가 10% 이내일 수 있다.The thicknesses of the first coating layer 231 and the second coating layer 232 may be equal to each other and even if the thicknesses of the first coating layer 231 and the second coating layer 232 are different from each other, Lt; / RTI >

이하에서는 융융점이 서로 다른 제1, 2 코팅층(230)을 포함하는 본 발명의 도전성 배선(200)이 태양 전지 모듈에 적용된 일례를 설명한다.Hereinafter, an example in which the conductive wiring 200 of the present invention including the first and second coating layers 230 having different melting points is applied to the solar cell module will be described.

도 10 및 도 11은 도 9에 도시된 도전성 배선(200)이 본 발명의 태양 전지 모듈에 적용된 일례를 설명하기 위한 도이다.10 and 11 are views for explaining an example in which the conductive wiring 200 shown in FIG. 9 is applied to the solar cell module of the present invention.

도 12는 본 발명의 일례에 따른 태양 전지 모듈에서 도전성 배선(200)의 다른 일례를 설명하기 위한 도이다.12 is a view for explaining another example of the conductive wiring 200 in the solar cell module according to an example of the present invention.

여기서, 도 10은 본 발명의 도전성 배선(200)이 적용된 태양 전지 모듈의 평면 일부를 도시한 것이고, 도 11은 본 발명의 도전성 배선(200)이 적용된 태양 전지 모듈의 단면 일부를 도시한 것이다.FIG. 10 is a plan view of a solar cell module to which the conductive wiring 200 of the present invention is applied, and FIG. 11 is a cross-sectional view of a solar cell module to which the conductive wiring 200 of the present invention is applied.

복수의 제1, 2 도전성 배선(210, 220) 각각은 도 10 및 도 11에 도시된 바와 같이, 셀 부분(210A, 220A)과 돌출 부분(210B, 220B)을 포함할 수 있다. Each of the plurality of first and second conductive wirings 210 and 220 may include cell portions 210A and 220A and protruding portions 210B and 220B as shown in FIGS.

여기서, 제1, 2 도전성 배선(210, 220)의 돌출 부분(210B, 220B)은 제1, 2 도전성 배선(210, 220) 각각이 반도체 기판(110)의 제1, 2 측면 밖으로 돌출된 부분을 의미하고, 제1, 2 도전성 배선(210, 220)의 셀 부분(210A, 220A)은 제1, 2 도전성 배선(210, 220)과 반도체 기판(110)이 서로 중첩되는 부분을 의미한다.The protruding portions 210B and 220B of the first and second conductive wirings 210 and 220 are formed so that portions of the first and second conductive wirings 210 and 220 protruding from the first and second sides of the semiconductor substrate 110 And the cell portions 210A and 220A of the first and second conductive wirings 210 and 220 mean a portion where the first and second conductive wirings 210 and 220 and the semiconductor substrate 110 overlap with each other.

여기서, 제1, 2 도전성 배선(210, 220)의 돌출 부분(210B, 220B)의 끝단이 셀간 커넥터(300)에 접속될 수 있다.Here, the ends of the protruding portions 210B and 220B of the first and second conductive wirings 210 and 220 can be connected to the inter-cell connector 300.

여기서, 일례로, 제1 코팅층(231)은 돌출 부분(210B, 220B)에 위치하고, 제2 코팅층(232)은 셀 부분(210A, 220A)에 위치할 수 있다.Here, for example, the first coating layer 231 may be located at the protruding portions 210B and 220B, and the second coating layer 232 may be located at the cell portions 210A and 220A.

보다 구체적 일례로, 제1 코팅층(231)은 돌출 부분(210B, 220B)의 끝단에 위치하고, 제2 코팅층(232)은 셀 부분(210A, 220A) 전체에 대부분이 위치하되, 일부가 돌출 부분(210B, 220B)의 끝단을 제외한 나머지 일부분에 위치할 수 있다.More specifically, the first coating layer 231 is positioned at the end of the protruding portions 210B and 220B, and the second coating layer 232 is positioned mostly over the cell portions 210A and 220A, 210B, and 220B, respectively.

따라서, 제1, 2 도전성 배선(210, 220) 각각에서 셀 부분(210A, 220A)에 위치하는 제2 코팅층(232)이 제1 전극(141) 또는 제2 전극(142)에 접속할 수 있고, 제1, 2 도전성 배선(210, 220) 각각의 돌출 부분(210B, 220B)의 끝단에 위치한 제1 코팅층(231)이 셀간 커넥터(300)에 접속할 수 있다.The second coating layer 232 located in the cell portions 210A and 220A in each of the first and second conductive wirings 210 and 220 can be connected to the first electrode 141 or the second electrode 142, The first coating layer 231 positioned at the ends of the protruding portions 210B and 220B of the first and second conductive wirings 210 and 220 can be connected to the intercell connector 300. [

여기서, 제1, 2 도전성 배선(210, 220)은 반도체 기판(110)의 후면에 제2 방향(y)으로 길게 뻗어 부착되는 절연성 재질의 고정 테이프(미도시)에 의해 반도체 기판(110)의 후면에 고정될 수 있다.The first and second conductive wirings 210 and 220 are formed on the rear surface of the semiconductor substrate 110 by a fixing tape (not shown) extending in a second direction y, And can be fixed to the rear surface.

이와 같이, 고정 테이프에 의해 제1, 2 도전성 배선(210, 220)이 반도체 기판(110)의 후면에 고정된 상태에서, 열처리 공정에 의해 각 태양 전지에 고정된 제1, 2 도전성 배선(210, 220)과 셀간 커넥터(300)가 먼저 접속될 수 있다.The first and second conductive wirings 210 and 220 are fixed to the respective solar cells by the heat treatment process in a state where the first and second conductive wirings 210 and 220 are fixed to the rear surface of the semiconductor substrate 110 by the fixing tape, , 220 and the inter-cell connector 300 can be connected first.

이와 같은 열처리 공정 중 제2 도전성 접착제(350)와 제1, 2 도전성 배선(210, 220)의 제1 코팅층(231)이 용융되어, 제1, 2 도전성 배선(210, 220)과 셀간 커넥터(300)가 접속될 수 있다.During the heat treatment process, the second conductive adhesive 350 and the first coating layer 231 of the first and second conductive wirings 210 and 220 are melted to form the first and second conductive wirings 210 and 220 and the inter- 300 may be connected.

이후, 라미네이션 공정 중의 열처리 공정에 의해 제1, 2 도전성 배선(210, 220)의 제2 코팅층(232)과 제1, 2 전극(141, 142)이 제1 도전성 접착제(251)에 의해 서로 전기적으로 접속될 수 있다.The second coating layer 232 of the first and second conductive wirings 210 and 220 and the first and second electrodes 141 and 142 are electrically connected to each other by the first conductive adhesive agent 251 by a heat treatment process during the lamination process As shown in FIG.

여기서, 제1 코팅층(231)의 용융점은 전술한 바와 같이, 라미네이션 공정의 열처리 공정 온도인 제1 온도보다 높을 수 있으며, 제2 코팅층(232)의 용융점은 라미네이션 공정의 열처리 공정 온도인 제1 온도보다 낮을 수 있다.Here, the melting point of the first coating layer 231 may be higher than the first temperature, which is the temperature of the heat treatment process in the lamination process, and the melting point of the second coating layer 232 may be higher than the first temperature ≪ / RTI >

이에 따라, 라미네이션 공정 중 제1 코팅층(231)은 용융되지 않아, 제1, 2 도전성 배선(210, 220)과 셀간 커넥터(300)가 서로 전기적으로 접속된 상태를 유지할 수 있으며, 라미네이션 공정 중 제2 코팅층(232)과 제1 도전성 접착제(251)만 용융되어, 제1, 2 도전성 배선(210, 220)과 제1, 2 전극(141, 142)이 제1 도전성 접착제(251)에 의해 서로 전기적으로 접속될 수 있다.Accordingly, the first coating layer 231 is not melted during the lamination process, the first and second conductive wirings 210 and 220 and the inter-cell connector 300 can be maintained in a state of being electrically connected to each other, 2 coating layer 232 and the first conductive adhesive agent 251 are melted so that the first and second conductive wires 210 and 220 and the first and second electrodes 141 and 142 are electrically connected to each other by the first conductive adhesive agent 251 And can be electrically connected.

여기서, 제1 코팅층(231)의 제1 방향 길이(L231)는 적어도 셀간 커넥터(300)의 폭보다 클 수 있고, 돌출 부분(210B, 220B)의 제1 방향(x) 길이보다 작을 수 있다. Here, the first direction length L231 of the first coating layer 231 may be at least greater than the width of the intercell connector 300 and may be smaller than the first direction x length of the protruding portions 210B and 220B.

여기서, 제1 코팅층(231)은 제1, 2 도전성 배선(210, 220) 각각의 돌출 부분(210B, 220B)에 위치하되, 돌출 부분(210B, 220B)에 위치한 코어(201)의 표면 중 적어도 셀간 커넥터(300)와 마주보는 일면에 위치할 수 있다.The first coating layer 231 is located on the protruding portions 210B and 220B of the first and second conductive wirings 210 and 220. The first coating layer 231 is provided on the protruding portions 210B and 220B of the core 201, And may be located on one side facing the intercell connector 300.

일례로, 도 11에 도시된 바와 같이, 제1 코팅층(231)은 제1, 2 도전성 배선(210, 220) 각각의 돌출 부분(210B, 220B)에 위치하되, 돌출 부분(210B, 220B)에 위치한 코어(201)의 표면 중 셀간 커넥터(300)와 마주보는 전면뿐만 아니라 코어(201)의 후면에도 위치할 수 있다.11, the first coating layer 231 is located on the protruding portions 210B and 220B of the first and second conductive wirings 210 and 220, and the first coating layer 231 is formed on the protruding portions 210B and 220B. And may be located on the rear surface of the core 201 as well as the front surface facing the intercell connector 300 of the surface of the positioned core 201. [

그러나, 반드시 이에 한정된 것은 아니고, 제1 코팅층(231)은 돌출 부분(210B, 220B)에 위치한 코어(201)의 표면 중 셀간 커넥터(300)와 마주보는 일면에만 위치하는 것도 가능하다.However, the present invention is not limited thereto, and the first coating layer 231 may be disposed on only one side of the surface of the core 201 located at the protruding portions 210B and 220B, facing the intercell connector 300.

일례로, 도 12에 도시된 바와 같이, 제1, 2 도전성 배선(210, 220) 각각의 돌출 부분(210B, 220B)에서 제1 코팅층(231)은 돌출 부분(210B, 220B)에 위치한 코어(201)의 표면 중 셀간 커넥터(300)와 마주보는 일면인 전면에 위에 위치하고, 돌출 부분(210B, 220B)에 위치한 코어(201)의 전면과 반대면인 후면 위에는 제2 코팅층(232)이 위치할 수도 있다.12, the first coating layer 231 in the protruding portions 210B and 220B of each of the first and second conductive wirings 210 and 220 may be formed in the shape of a core (not shown) located at the protruding portions 210B and 220B. The second coating layer 232 is located on the front surface of the core 201 facing the intercell connector 300 and on the rear surface opposite to the front surface of the core 201 located in the protrusions 210B and 220B It is possible.

이와 같이, 본원 발명은 상대적으로 용융점이 높은 제1 코팅층(231)을 제1, 2 도전성 배선(210, 220)의 돌출 부분(210B, 220B)에 위치시킴으로써, 제1, 2 도전성 배선(210, 220)과 셀간 커넥터(300) 사이의 물리적 접착력을 보다 향상시키고, 모듈 공정 중이나 모듈 제조가 완료된 이후에, 제1, 2 도전성 배선(210, 220)이 열이 가해지더라도, 제1, 2 도전성 배선(210, 220)의 열팽창 스트레스로 인하여, 제1, 2 도전성 배선(210, 220)과 셀간 커넥터(300) 사이가 단선되는 것을 방지할 수 있다.As described above, the first and second conductive wirings 210 and 220 are formed by locating the first coating layer 231 having a relatively high melting point on the protruding portions 210B and 220B of the first and second conductive wirings 210 and 220, 220 and the intercell connector 300 are improved and the first and second conductive wirings 210 and 220 are heated even after the module process or module manufacturing is completed, It is possible to prevent disconnection between the first and second conductive wirings 210 and 220 and the inter-cell connector 300 due to the thermal expansion stress of the first and second conductive wirings 210 and 220.

이하에서는 이와 같이, 코어(201)의 표면에 제1, 2 코팅층(230)을 구비하는 도전성 배선(200)을 제조하는 방법의 일례에 대해 설명한다.Hereinafter, an example of a method of manufacturing the conductive wiring 200 having the first and second coating layers 230 on the surface of the core 201 will be described.

도 13 및 도 14는 본 발명의 일례에 따른 도전성 배선(200)을 형성하는 방법의 일례를 설명하기 위한 도이다.13 and 14 are views for explaining an example of a method of forming the conductive wiring 200 according to an example of the present invention.

본 발명에 따른 도전성 배선(200)을 제조하는 방법은 다양할 수 있다.The method of manufacturing the conductive wiring 200 according to the present invention may be various.

일례로, 도전성 배선(200)을 형성하기 위하여, 도 13의 (a)에 도시된 바와 같이, 금속 코어(201)의 표면에 제2 코팅층(232)을 코팅할 수 있다.For example, in order to form the conductive wiring 200, the second coating layer 232 may be coated on the surface of the metal core 201 as shown in FIG. 13 (a).

이후, 도 13의 (b)에 도시된 바와 같이, 도전성 배선(200)의 끝단에 위치한 제1 영역(S1)의 일면을 제거할 수 있다. 여기서, 제1 영역(S1)의 일면에 위치한 제2 코팅층(232)은 물리적 식각 또는 화학적 시각 방법을 통해 제거될 수 있다.13B, one side of the first region S1 located at the end of the conductive wiring 200 may be removed. Here, the second coating layer 232 located on one side of the first region S1 may be removed by physical etching or chemical visualization.

이후, 도 13의 (c)에 도시된 바와 같이, 제1 코팅층(231)을 제1 영역(S1)에 형성하여, 도전성 배선(200)을 형성할 수 있다.13 (c), the first coating layer 231 may be formed in the first region S1 to form the conductive interconnection 200. Next, as shown in Fig.

도 13에서는 도전성 배선(200)의 끝단에 위치한 제1 영역(S1)에서 제2 코팅층(232)을 제거한 후, 제1 코팅층(231)을 제1 영역(S1)에 코팅하는 방법을 일례로 설명하였지만, 이와 다르게 제1 영역(S1)에는 제1 코팅층(231), 제2 영역(S2)에는 제2 코팅층(232)을 선택적으로 코팅하여 본 발명의 도전성 배선(200)을 형성할 수도 있다.13 illustrates a method of coating the first coating layer 231 on the first region S1 after removing the second coating layer 232 from the first region S1 located at the end of the conductive wiring 200 The conductive wiring 200 of the present invention may be formed by selectively coating the first coating layer 231 on the first region S1 and the second coating layer 232 on the second region S2.

아울러, 도 13에서는 금속 코어(201)가 미리 절단된 상태에서 금속 코어(201)의 끝단에 위치한 제1 영역(S1)에 제1 코팅층(231)을 형성하는 방법을 예로 설명하였지만, 이와 다르게 도 14의 (a)에 도시된 바와 같이, 금속 코어(201)가 제1 방향(x)으로 길게 배치된 상태에서 금속 코어(201)의 제2 영역(S2)에 제2 코팅층(232)을 먼저 형성하고, 이후에 도 14의 (b)에 도시된 바와 같이, 금속 코어(201)의 끝단이 아닌 중간에 위치하는 제1 영역(S1)에 제1 코팅층(231)을 형성한 상태에서, 제1 코팅층(231)과 제2 코팅층(232)의 경계선(CL)을 절단하여, 본 발명의 도전성 배선(200)을 형성하는 것도 가능하다.Although the method of forming the first coating layer 231 in the first region S1 located at the end of the metal core 201 in the state where the metal core 201 is previously cut is described as an example in FIG 13, The second coating layer 232 is first applied to the second region S2 of the metal core 201 in a state in which the metal core 201 is arranged long in the first direction x as shown in (a) of FIG. 14 And then the first coating layer 231 is formed in the first region S1 located in the middle rather than the end of the metal core 201 as shown in Fig. 14 (b) 1 It is also possible to form the conductive wiring 200 of the present invention by cutting the boundary line CL between the coating layer 231 and the second coating layer 232.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of the right.

Claims (15)

제1 방향으로 배열되어 서로 직렬 연결되고, 각각이 반도체 기판, 상기 반도체 기판의 후면에 상기 제1 방향과 교차하는 제2 방향으로 길게 배치되는 복수의 제1, 2 전극을 구비하는 복수의 태양 전지; 및
상기 복수의 태양 전지 각각의 상기 반도체 기판의 후면 위에 상기 제1 방향으로 길게 배치되어, 상기 복수의 제1 전극에 접속되는 복수의 제1 도전성 배선과 상기 복수의 제2 전극에 접속되는 복수의 제2 도전성 배선;
상기 복수의 태양 전지 중 서로 인접하여 배치되는 제1, 2 태양 전지 사이에 상기 제2 방향으로 길게 배치되어, 상기 제1 태양 전지에 접속된 상기 복수의 제1 도전성 배선과 상기 제2 태양 전지에 접속된 상기 복수의 제2 도전성 배선이 공통으로 접속되는 셀간 커넥터;을 포함하고,
상기 복수의 제1, 2 도전성 배선 각각은 도전성 코어와 상기 코어의 표면을 코팅하고, 상기 셀간 커넥터에 접속되는 제1 코팅층과 상기 제1, 2 전극에 접속되는 제2 코팅층을 포함하고,
상기 제1 코팅층의 용융점은 상기 제2 코팅층의 용융점보다 높은 태양 전지 모듈.
A plurality of solar cells arranged in a first direction and connected to each other in series and each having a semiconductor substrate and a plurality of first and second electrodes arranged on the rear surface of the semiconductor substrate in a second direction crossing the first direction, ; And
A plurality of first conductive wirings arranged in the first direction on the rear surface of the semiconductor substrate of each of the plurality of solar cells and connected to the plurality of first electrodes and a plurality of first conductive wirings connected to the plurality of second electrodes, 2 conductive wiring;
A plurality of first conductive wirings connected to the first solar cell and a plurality of second conductive wirings arranged in the second direction between first and second solar cells disposed adjacent to each other of the plurality of solar cells, And an inter-cell connector to which the plurality of second conductive wirings connected are commonly connected,
Each of the plurality of first and second conductive wirings includes a conductive core and a first coating layer coated on the surface of the core and connected to the intercell connector and a second coating layer connected to the first and second electrodes,
Wherein a melting point of the first coating layer is higher than a melting point of the second coating layer.
삭제delete 제1 항에 있어서,
상기 제1 코팅층은 상기 복수의 제1, 2 도전성 배선 각각의 끝단에 위치하고,
상기 제2 코팅층은 상기 복수의 제1, 2 도전성 배선 각각의 끝단을 제외한 나머지 부분에 위치하는 태양 전지 모듈.
The method according to claim 1,
Wherein the first coating layer is positioned at an end of each of the plurality of first and second conductive wirings,
Wherein the second coating layer is located at a remaining portion of each of the plurality of first and second conductive wirings except the ends thereof.
제1 항에 있어서,
상기 복수의 제1, 2 도전성 배선 각각은
상기 제1, 2 도전성 배선 중 상기 반도체 기판의 후면과 중첩되는 셀 부분과
상기 제2 방향과 나란한 상기 반도체 기판의 측면 밖으로 돌출되어 상기 셀간 커넥터에 접속되는 돌출 부분을 포함하고,
상기 제1 코팅층은 상기 돌출 부분에 위치하고, 상기 제2 코팅층은 상기 셀 부분에 위치하는 태양 전지 모듈.
The method according to claim 1,
Each of the plurality of first and second conductive wirings
A cell portion overlapping the rear surface of the semiconductor substrate among the first and second conductive wirings;
And a protruding portion protruding out of a side surface of the semiconductor substrate in parallel with the second direction and connected to the intercell connector,
Wherein the first coating layer is located at the protruding portion and the second coating layer is located at the cell portion.
제1 항에 있어서,
상기 제1 코팅층의 용융점은 160℃ ~ 170℃ 사이의 어느 한 제1 온도보다 높고,
상기 제2 코팅층의 용융점은 상기 제1 온도보다 낮은 태양 전지 모듈.
The method according to claim 1,
Wherein the melting point of the first coating layer is higher than a first temperature between 160 ° C and 170 ° C,
And the melting point of the second coating layer is lower than the first temperature.
제5 항에 있어서,
상기 제1 코팅층의 용융점은 상기 제1 온도보다 높고 350℃ 이하인 태양 전지 모듈.
6. The method of claim 5,
Wherein a melting point of the first coating layer is higher than the first temperature and lower than or equal to 350 ° C.
제5 항에 있어서,
상기 제2 코팅층의 용융점은 110℃ 이상 상기 제1 온도 이하인 태양 전지 모듈.
6. The method of claim 5,
And the second coating layer has a melting point of 110 ° C or higher and the first temperature or lower.
제1 항에 있어서,
상기 제2 코팅층은 SnBiAg를 포함하고,
상기 제1 코팅층은 SnPb, Sn 또는 Ag 중 적어도 어느 하나를 포함하는 태양 전지 모듈.
The method according to claim 1,
Wherein the second coating layer comprises SnBiAg,
Wherein the first coating layer comprises at least one of SnPb, Sn, and Ag.
제1 항에 있어서,
상기 제1 코팅층 및 상기 제2 코팅층의 두께는 서로 동일한 태양 전지 모듈.
The method according to claim 1,
Wherein the first coating layer and the second coating layer have the same thickness.
제1 항에 있어서,
상기 코어는 금(Au), 은(Ag) 구리(Cu) 또는 알루미늄(Al) 중 어느 하나를 포함하는 태양 전지 모듈.
The method according to claim 1,
Wherein the core comprises any one of gold (Au), silver (Ag), copper (Cu), and aluminum (Al).
제1 항에 있어서,
상기 제1 도전성 배선은 상기 제1 전극과 교차되는 부분에서 제1 도전성 접착제에 의해 상기 제1 전극에 접속되고, 상기 제2 전극과 교차되는 부분에서 절연층에 의해 상기 제2 전극과 절연되고,
상기 제2 도전성 배선은 상기 제2 전극과 교차되는 부분에서 상기 제1 도전성 접착제에 의해 상기 제2 전극에 접속되고, 상기 제1 전극과 교차되는 상기 절연층에 의해 상기 제1 전극과 절연되는 태양 전지 모듈.
The method according to claim 1,
Wherein the first conductive wiring is connected to the first electrode by a first conductive adhesive at a portion intersecting the first electrode and is insulated from the second electrode by an insulating layer at a portion intersecting the second electrode,
Wherein the second conductive wiring is connected to the second electrode by the first conductive adhesive at a portion intersecting with the second electrode and is insulated from the first electrode by the insulating layer intersecting the first electrode Battery module.
제4 항에 있어서,
상기 제1, 2 도전성 배선 각각에서 상기 셀 부분에 위치하는 상기 제2 코팅층이 상기 제1 전극 또는 상기 제2 전극에 접속하는 태양 전지 모듈.
5. The method of claim 4,
And the second coating layer located in the cell portion in each of the first and second conductive wirings is connected to the first electrode or the second electrode.
제12 항에 있어서,
상기 제1 코팅층은 상기 제1, 2 도전성 배선 각각의 돌출 부분에 위치하되, 상기 돌출 부분에 위치한 코어의 표면 중 적어도 상기 셀간 커넥터와 마주보는 일면에 위치하는 태양 전지 모듈.
13. The method of claim 12,
Wherein the first coating layer is located on one side of the surface of the core located at the protruding portion of each of the first and second conductive wirings and facing at least the inter-cell connector.
제12 항에 있어서,
상기 제1, 2 도전성 배선 각각의 돌출 부분에 위치한 상기 제1 코팅층의 상기 제1 방향 길이는 적어도 상기 셀간 커넥터의 폭보다 큰 태양 전지 모듈.
13. The method of claim 12,
Wherein the first directional length of the first coating layer located at the protruding portion of each of the first and second conductive wirings is at least larger than the width of the inter-cell connector.
제13 항에 있어서,
상기 제1 코팅층은 상기 제1, 2 도전성 배선 각각의 돌출 부분에 위치하되, 상기 돌출 부분에 위치한 코어의 표면 중 상기 셀간 커넥터와 마주보는 일면에 위에는 위치하고, 상기 코어의 일면과 반대면이 위에는 상기 제2 코팅층이 위치하는 태양 전지 모듈.
14. The method of claim 13,
Wherein the first coating layer is located on a projecting portion of each of the first and second conductive wirings and is located on one surface of the surface of the core located at the protruding portion facing the inter-cell connector, And the second coating layer is located.
KR1020160096885A 2016-07-29 2016-07-29 Solar cell module Active KR101816180B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160096885A KR101816180B1 (en) 2016-07-29 2016-07-29 Solar cell module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160096885A KR101816180B1 (en) 2016-07-29 2016-07-29 Solar cell module

Publications (1)

Publication Number Publication Date
KR101816180B1 true KR101816180B1 (en) 2018-01-08

Family

ID=61003549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160096885A Active KR101816180B1 (en) 2016-07-29 2016-07-29 Solar cell module

Country Status (1)

Country Link
KR (1) KR101816180B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217204A (en) * 2004-01-29 2005-08-11 Kyocera Corp Solar cell module

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217204A (en) * 2004-01-29 2005-08-11 Kyocera Corp Solar cell module

Similar Documents

Publication Publication Date Title
EP3142156B1 (en) Solar cell module and method for manufacturing the same
KR101816164B1 (en) Solar cell module
CN106992224B (en) Solar cell module and method of manufacturing the same
CN108847425B (en) solar cell module
KR101658733B1 (en) Solar cell module
KR102622743B1 (en) solar cell and solar cell module
EP3242334B1 (en) Solar cell module
EP3288086A1 (en) Solar cell module and method for manufacturing the same
KR101642231B1 (en) Solar cell module
KR102298447B1 (en) Solar cell module
KR101806971B1 (en) A manufacturing method and solar cell module thereby
KR101788160B1 (en) Solar cell module
KR101714778B1 (en) Solar cell module
KR101788169B1 (en) Solar cell module and solar cell
KR101806978B1 (en) Solar cell module
KR101816181B1 (en) Solar cell module
KR101806980B1 (en) Solar cell module
KR101788166B1 (en) Solar cell module
KR101806972B1 (en) Solar cell module
KR101816180B1 (en) Solar cell module
KR101806986B1 (en) Solar cell module
KR101656622B1 (en) Solar cell module and manufacturing method thereof
KR101816151B1 (en) Solar cell module
KR101806985B1 (en) Solar cell module
KR101806981B1 (en) Solar cell module

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160729

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170420

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20171030

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180102

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180103

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20201214

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20241218

Start annual number: 8

End annual number: 8