[go: up one dir, main page]

KR101810970B1 - 에칭 방법 및 에칭 처리 장치 - Google Patents

에칭 방법 및 에칭 처리 장치 Download PDF

Info

Publication number
KR101810970B1
KR101810970B1 KR1020100131305A KR20100131305A KR101810970B1 KR 101810970 B1 KR101810970 B1 KR 101810970B1 KR 1020100131305 A KR1020100131305 A KR 1020100131305A KR 20100131305 A KR20100131305 A KR 20100131305A KR 101810970 B1 KR101810970 B1 KR 101810970B1
Authority
KR
South Korea
Prior art keywords
gas
etching
cos
flow rate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100131305A
Other languages
English (en)
Other versions
KR20110074455A (ko
Inventor
타카히토 무카와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110074455A publication Critical patent/KR20110074455A/ko
Application granted granted Critical
Publication of KR101810970B1 publication Critical patent/KR101810970B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

레지스트막을 마스크로 한 반사 방지막의 에칭에 적합한 에칭 방법 및 에칭 처리 장치를 제공한다. 피에칭층 상에 반사 방지막(Si - ARC막)을 형성하는 공정과, 상기 반사 방지막 상에 패턴화된 레지스트막(ArF 레지스트막)을 형성하는 공정과, 상기 레지스트막을 마스크로 하여 CF4 가스와 COS 가스와 O2 가스를 포함하는 에칭 가스를 이용하여 상기 반사 방지막을 에칭함으로써 상기 반사 방지막에 원하는 패턴을 형성하는 공정을 포함하는 것을 특징으로 하는 에칭 방법이 제공된다.

Description

에칭 방법 및 에칭 처리 장치{ETCHING METHOD AND ETCHING APPARATUS}
본 발명은 에칭 방법 및 에칭 처리 장치에 관한 것이다. 특히, 레지스트막에 의한 패턴을 마스크로 하여 에칭을 행하는 기술에 관한 것이다.
반도체의 제조 공정 중 원하는 패턴을 형성하는 마스크 공정에서는 에칭 대상막 상에 감광막을 코팅한 후, 노광 및 현상에 의해 패터닝이 행해진다. 이때, 노광에서의 반사를 방지하기 위하여, 에칭 대상막의 상방이며 감광막의 하방에는 반사 방지막(ARC)(Anti Reflection Coating Layer)이 형성되어 있다. 반사 방지막에는 유기 반사 방지막 또는 무기 반사 방지막이 있다. 예를 들면, 특허 문헌 1, 2에는 유기 반사 방지막을 이용하여 반사를 억제하면서 원하는 에칭 가스에 의해 반사 방지막에 패턴을 형성하는 방법이 개시되어 있다.
그러나, 원래 유기 반사 방지막과 무기 반사 방지막은 막질(膜質)이 상이하다. 이 때문에 적정한 에칭 가스도 상이하다. 따라서, 상기 특허 문헌 1, 2에 개시된 유기 반사 방지막의 에칭 가스를 무기 반사 방지막의 에칭에 전용(轉用)해도 양호한 에칭을 실현하는 것은 어렵다.
일본특허공개공보 2009-152586호
무기 반사 방지막 중, 특히 실리콘 함유 무기 반사 방지막(이하, Si - ARC막이라고도 함)에서는 종래에 ArF 레지스트막을 마스크로 하고, 4불화메탄(CF4) 가스와 산소(O2) 가스의 혼합 가스를 에칭 가스로 하여, Si - ARC막을 에칭하고 있었다. 그러나, 이 혼합 가스에 의한 에칭에서는 ArF 레지스트막과 Si - ARC막의 선택비가 양호하지 않고 ArF 레지스트막의 감소량이 많아 후속 공정에 지장이 발생한다고 하는 문제가 있었다. 또한, 패턴의 라인 폭에 불균형이 발생하여, 패턴이 변형되는 LWR(Line Width Roughness) 또는 패턴의 엣지가 변형되는 LER(Line Edge Roughness)의 문제가 발생하고 있었다.
상기 과제에 대하여 본 발명이 목적으로 하는 바는, 레지스트막을 마스크로 한 반사 방지막의 에칭에 적합한 에칭 방법 및 에칭 처리 장치를 제공하는 것에 있다.
상기 과제를 해결하기 위하여, 본 발명의 한 관점에 따르면, 피에칭층 상에 반사 방지막을 형성하는 공정과, 상기 반사 방지막 상에 패턴화된 레지스트막을 형성하는 공정과, 상기 레지스트막을 마스크로 하여 CF4 가스와 COS 가스와 O2 가스를 포함하는 에칭 가스를 이용하여 상기 반사 방지막을 에칭함으로써 상기 반사 방지막에 원하는 패턴을 형성하는 공정을 포함하는 것을 특징으로 하는 에칭 방법이 제공된다.
이에 따르면, 반사 방지막은 레지스트막을 마스크로 하여 CF4 가스와 COS 가스와 O2 가스를 포함하는 에칭 가스를 이용하여 에칭된다. CF4 가스와 COS 가스와 O2 가스의 혼합 가스 중 CF4 가스는 주로 반사 방지막의 에칭에 사용되고, COS 가스는 주로 그 에칭면의 코팅(데포지션)에 사용되고, O2 가스는 주로 COS 가스의 코팅(데포지션)의 저감에 사용된다. 이상으로부터, CF4 가스와 COS 가스와 O2 가스 중, CF4 가스에 의해 반사 방지막을 에칭하면서 COS 가스에 의한 코팅과 O2 가스에 의한 상기 코팅의 억제의 밸런스에 의해 레지스트막 및 반사 방지막 간의 선택비의 향상과 반사 방지막의 LWR의 개선을 도모할 수 있다.
상기 레지스트막은 ArF 레지스트막이어도 좋다.
상기 반사 방지막은 실리콘을 함유해도 좋다.
상기 에칭 가스에 포함되는 COS 가스의 유량의 상한은 50 sccm이어도 좋다.
상기 에칭 가스에 포함되는 CF4 가스의 유량은 50 ~ 300 sccm의 범위 내여도 좋다.
상기 에칭 가스에 포함되는 O2 가스의 유량의 상한은 100 sccm이어도 좋다.
상기 에칭 가스에 포함되는 COS 가스의 유량 및 O2 가스의 유량은 비례하도록 제어되어도 좋다.
상기 처리실 내의 압력은 30 ~ 100 mT의 범위 내여도 좋다.
또한, 상기 처리실 내의 압력의 상한은 75 mT이면 보다 바람직하다.
또한, 상기 과제를 해결하기 위하여, 본 발명의 다른 관점에 따르면, CF4 가스와 COS 가스와 O2 가스를 포함하는 에칭 가스를 처리실 내로 공급하는 가스 공급원과, 상기 처리실 내로 원하는 고주파 전력을 공급하는 고주파 전원을 구비하고, 고주파 전력을 이용하여 상기 에칭 가스로부터 플라즈마를 생성하고, 상기 플라즈마에 의해 반사 방지막 및 패턴화된 레지스트막이 형성된 피처리체에 대하여 에칭 처리를 실시함으로써 상기 반사 방지막에 원하는 패턴을 형성하는 것을 특징으로 하는 에칭 처리 장치가 제공된다.
이상 설명한 바와 같이, 본 발명에 따르면, 레지스트막을 마스크로 한 반사 방지막의 에칭에 적합한 에칭 방법에 의해 레지스트막 및 반사 방지막 간의 선택비의 향상과 반사 방지막의 LWR의 개선을 도모할 수 있다.
도 1은 본 발명의 일 실시예에 따른 Si - ARC막의 에칭 공정도이다.
도 2는 동실시예의 에칭 공정을 실행하는 플라즈마 처리 장치의 단면도이다.
도 3은 동실시예의 에칭 공정에서의 프로세스 조건을 나타낸 표이다.
도 4는 동실시예의 에칭 공정에서 COS 유량을 제어한 경우의 마스크의 잔존 상태를 나타낸 도면이다.
도 5a 내지 도 5d는 동실시예의 에칭 공정에서의 COS 유량 제어와 에칭 레이트, 선택비 등과의 관계를 나타낸 그래프이다.
도 6은 동실시예의 에칭 공정에서 COS 유량 및 압력을 제어한 경우의 마스크의 잔존 상태를 나타낸 도면이다.
도 7a 내지 도 7c는 동실시예의 에칭 공정에서의 COS 유량 제어 및 압력 제어와 선택비, LWR 등과의 관계를 나타낸 그래프이다.
이하에 첨부 도면을 참조하여, 본 발명의 실시예에 대하여 상세하게 설명한다. 또한, 본 명세서 및 도면에서 실질적으로 동일한 기능 구성을 가지는 구성 요소에 대해서는 동일한 부호를 부여함으로써 중복 설명을 생략한다.
본 발명의 일 실시예에 따른 에칭 방법은 ArF 레지스트막을 마스크로 한 Si - ARC막의 에칭에 적합하다. 도 1은 본 실시예에 따른 Si - ARC막의 에칭 방법을 설명하기 위한 적층막의 단면도이다.
도 1의 상측 도면에 도시한 바와 같이, 피에칭층인 유기막(10) 상에는 Si - ARC막(실리콘 함유 무기 반사막)이 형성되어 있다. Si - ARC막(12)은 감광막의 노광 공정 시의 반사를 방지하기 위한 것이다. 유기막(10)은 피에칭층의 일례이며, 피에칭층은 이에 한정되지 않고, 예를 들면 절연막 또는 도전막이어도 좋다. 피에칭층은 실리콘 기판이어도 좋다.
Si - ARC막(12) 상에는 ArF 레지스트막(14)이 형성되어 있다. ArF 레지스트막(14)은 Si - ARC막(12) 상에 ArF 리소그래피를 사용하여 형성된다. 구체적으로는, Si - ARC막(12) 상에 감광제를 도포하고, 형성하고자 하는 패턴을 기입한 마스크라고 불리는 차광재를 통하여 파장 193 nm의 ArF 레이저 광선을 조사하여 노광시킨다. 노광 후, 감광 부분을 화학적으로 부식(에칭)시킴으로써 ArF 레지스트막(14)에 원하는 패턴을 형성한다. 이와 같이 하여, ArF 레이저를 노광 광원으로 하는 ArF 리소그래피를 사용하여 단파장화를 진행시킴으로써 회로의 미세화가 달성된다.
또한, ArF 레지스트막(14)은 Si - ARC막에 패턴을 형성하기 위한 레지스트막의 일례이며, 레지스트막은 이에 한정되지 않는다. 레지스트막은 g 선(436 nm), i 선(365 nm), KrF(248 nm)를 이용하여 형성되어도 좋다.
도 1의 하측 도면은 에칭 공정을 도시한다. 본 공정에서는 4불화메탄(CF4) 가스와 황화 카르보닐(COS) 가스와 산소(O2) 가스로 이루어지는 혼합 가스를 에칭 가스로 하여 Si - ARC막(12)을 에칭한다. ArF 레지스트막(14)은 마스크로서 기능한다. 에칭의 결과, Si - ARC막(12)에는 원하는 패턴이 형성된다.
(LWR / 선택비)
발명자는 CF4 가스와 COS 가스와 O2 가스로 이루어지는 혼합 가스를 이용하여 Si - ARC막(12)의 LWR(Line Width Roughness) 및 ArF 레지스트막(14)과 Si - ARC막(12) 간의 선택비를 향상시킬 수 있다는 것을 실험에 의해 증명하였다.
이때, 에칭 처리 장치로서 도 2에 도시한 평행 평판형 플라즈마 처리 장치를 이용하였다. 이 장치 구성에 대하여 간단하게 설명한다.
에칭 처리 장치(100)는 처리실(105)을 가진다. 처리실(105)은, 예를 들면 알루미늄 등의 금속에 의해 형성되며, 접지되어 있다. 처리실(105)의 내부에는 상부 전극(110) 및 하부 전극(115)이 대향하여 설치되고, 이에 따라 한 쌍의 평행 평판 전극이 구성되어 있다. 상부 전극(110)에는 복수의 가스홀(Op)이 관통하여 샤워 플레이트로서도 기능하도록 되어 있다. 즉, 가스 공급원(120)으로부터 공급된 CF4 가스와 COS 가스와 O2 가스는 처리실 내의 가스 확산 공간(S)에서 확산된 후, 복수의 가스홀(Op)로부터 처리실 내로 도입된다.
하부 전극(115)은 지지대(125)에 의해 지지되어 있다. 하부 전극(115)의 재치대 표면에는 웨이퍼(W)가 재치되어 있다. 하부 전극(115)(재치대)의 내부에는 히터(115a) 및 도시하지 않은 냉각관이 매립되어 웨이퍼(W)를 소정의 온도로 조정하도록 되어 있다. 하부 전극(115)에는 도시하지 않은 정합기를 개재하여 고주파 전원(130)이 접속되어 있다. 처리실 내로 도입된 CF4 가스와 COS 가스와 O2 가스의 혼합 가스는 고주파 전원(130)으로부터 출력된 고주파의 전계 에너지에 의해 여기되고, 이에 따라 상부 전극(110)과 하부 전극(115)과의 사이의 플라즈마 공간에 방전형의 플라즈마가 생성된다. 이와 같이 하여 생성된 플라즈마에 의해 웨이퍼(W) 상에 도 1의 에칭 처리가 실시된다.
처리실(105)의 저면(底面)에는 배기구(135)가 형성되고, 배기구(135)에 접속된 배기 장치(140)를 구동시킴으로써 처리실(105)의 내부를 원하는 진공 상태로 유지하도록 되어 있다.
이러한 구성의 에칭 처리 장치(100)에서 실리콘 함유 Si - ARC막(12)을 에칭하였다. 프로세스 조건으로서 이용할 수 있는 범위를 도 3에 나타낸다. 구체적으로, 처리실(105)의 압력은 30 ~ 100 mT의 범위 내이며 추천값은 50 mT이다.
가스 공급원(120)으로부터 공급되는 각 가스의 유량에 대해서는 COS 가스 50 sccm 이하의 범위 내이며 추천값은 30 sccm이다. CF4 가스는 50 ~ 300 sccm의 범위 내이며 추천값은 250 sccm이다. O2 가스는 100 sccm 이하의 범위 내이며 추천값은 5 sccm이다.
고주파 전원(130)으로부터 출력되는 전력은 200 ~ 600 W의 범위 내이며 추천값은 400 W이다. 재치대 내부의 히터(115a)는 10 ~ 60℃의 범위 내이며 추천값은 30℃이다.
이하에서는, 먼저 COS 가스의 유량을 가변으로 하여 에칭 처리를 행한 실험 결과와 이때의 에칭 상태를 고찰하고, 이어서 COS 가스의 유량과 압력의 양방을 가변으로 하여 에칭 처리를 행한 실험 결과와 이때의 에칭 상태를 고찰한다.
<COS 가스의 유량 제어>
먼저, COS 가스의 유량 제어와 에칭 상태의 관계에 대하여 도 4 내지 도 5d를 참조하여 설명한다. 이때의 프로세스 조건에 대하여 설명한다. 에칭 대상은 Si - ARC막이고, ArF 레지스트막을 마스크로서 기능시킨다. 처리실 내의 압력은 50 mT, 고주파 전력은 400 W, CF4 가스, COS 가스, O2 가스의 유량은 각각 250 sccm, 0 ~ 35 sccm의 가변, 5 sccm이다. 에칭 시간은 오버 에칭 시간의 30%의 시간이며, 실제로는 도 4에 나타낸 에칭 시간으로 된다. 또한, COS 가스가 40 sccm 이상에서는 COS 가스에 의한 퇴적물이 과다해지기 때문에 계측하지 않았다.
상부 전극(110)으로의 직류 전압(DCS)은 인가하지 않는다. 하부 전극(115)에 설치된 도시하지 않은 냉각관 내의 압력은 센터측 및 엣지측에서 모두 30 T이다. 처리실(105)의 온도는 상부 전극(110) 및 처리실의 측면이 모두 60℃, 웨이퍼(W)의 재치 하부가 30℃이다.
이상의 프로세스 조건에서 실험한 결과를 도 4 내지 도 5d에 나타낸다. 도 4의 최좌측 상방의 화상은 도 1의 상측 도면과 동일한 단면 상태로서, 상방에서부터 패턴화된 ArF 레지스트막(14), 초기 상태의 에칭되지 않은 Si - ARC막(12), 하지막(下地膜)이 나타나 있다. 도 4의 최좌측 하방의 화상은 상부의 단면도를 상방에서 봤을 때의 도면으로서, 초기 상태의 레지스트 패턴의 선폭(CD : Critical Dimension)이 나타나 있다.
이 실험에서는 COS 가스의 유량을 0, 10, 30, 35 sccm으로 변화시킨다. 실험 결과, 도 4 및 도 5a에 나타낸 바와 같이, COS 가스의 유량이 많아질수록 에칭 레이트(E/R)(ArF 레지스트막의 에칭 레이트(PR E/R), Si - ARC막의 에칭 레이트(Si - ARC E/R))가 저하된다는 것을 알 수 있다.
또한, 도 4 및 도 5b에 나타낸 바와 같이, COS 가스의 유량이 많아질수록 선택비가 향상된다. 특히, COS 가스의 유량이 30 sccm에서 35 sccm로 변화할 때에 선택비가 현저하게 향상되고 있다.
또한, 도 4 및 도 5c에 나타낸 바와 같이, COS 가스의 유량이 많아질수록 LWR(Line Width Roughness)이 저감되어 라인 폭에 불균형이 발생하기 어려워져 패턴 형상에 변형이 적어지고 있다. 이는 COS 가스에 의한 코팅 때문이라고 생각된다.
또한, 도 4 및 도 5d에 나타낸 바와 같이, COS 가스의 유량이 많아질수록 패턴의 선폭(CD)이 두꺼워진다. 이는 COS 가스에 의한 데포지션 때문이라고 생각된다.
이상의 결과로부터, CF4 가스와 COS 가스와 O2 가스의 혼합 가스 중 CF4 가스는 주로 Si - ARC막(12)의 에칭에 사용된 것이라고 생각된다.
또한, COS 가스의 유량이 많을수록 에칭 레이트(E/R : 레지스트막의 에칭 레이트(PR E/R)와 Si - ARC막의 에칭 레이트(Si - ARC E/R))가 나빠지고 있으므로, COS 가스는 주로 그 에칭면의 코팅(데포지션)에 사용된 것이라고 생각된다. 이 때문에, COS 가스의 유량이 많을수록 ArF 레지스트막의 감소량이 적어, ArF 레지스트막과 Si - ARC막의 선택비가 양호해지는 결과가 얻어진 것이라고 생각된다.
또한, O2 가스는 주로 COS 가스의 코팅(데포지션)의 저감에 사용된 것이라고 생각된다.
이상의 실험 결과로부터, ArF 레지스트막(14)을 마스크로 하고 CF4 가스와 COS 가스와 O2 가스로 이루어지는 에칭 가스를 이용하여 Si - ARC막(12)을 에칭함으로써, ArF 레지스트막(14) 및 Si - ARC막(12) 간의 선택비의 향상과 Si - ARC막(12)의 LWR의 개선을 도모할 수 있다는 것이 증명되었다.
<COS 가스의 유량 제어 및 압력 제어>
이어서, COS 가스의 유량 제어 및 압력 제어와 에칭 상태의 관계에 대하여 도 6 내지 도 7c를 참조하여 설명한다. 이때의 프로세스 조건에 대하여 설명하면, 트리트먼트 공정에서, 처리실 내의 압력은 100 mT, 고주파 전력은 200 W, 처리실 내로는 H2 가스 및 N2 가스를 도입하며 그 유량은 모두 450 sccm, 트리트먼트 시간은 120 초, 상부 전극(110)으로의 직류 전압(DCS)은 인가하지 않는다.
트리트먼트 공정 후의 에칭 공정에서, 에칭 대상은 Si - ARC막이고, ArF 레지스트막을 마스크로 하여 기능시킨다. 이 실험에서는 COS 가스의 유량을 0, 10, 30 sccm으로 변화시키고, 처리실 내의 압력을 30, 50, 75 mT으로 변화시킨다. 고주파 전력은 400 W, CF4 가스, COS 가스, O2 가스의 유량은 각각 250 sccm, 0 ~ 35 sccm, 5 sccm이다. 에칭 시간은 오버 에칭 시간의 30%의 시간이다. 하부 전극(115)에 설치된 도시하지 않은 냉각관 내부의 압력은 센터측 및 엣지측에서 모두 30 T이다. 처리실(105)의 온도는 상부 전극(110) 및 처리실의 측면이 모두 60℃, 웨이퍼(W)의 재치 하부가 30℃이다.
이상의 프로세스 조건에서 실험한 결과를 도 6 내지 도 7c에 나타낸다. 도 6의 약 좌측 반의 화상은 COS 가스의 유량이 10 sccm인 경우의 에칭의 상태를 나타내고, 도 6의 약 우측 반의 화상은 COS 가스의 유량이 30 sccm인 경우의 에칭의 상태를 나타낸다.
이 실험에 따르면, 도 6에 나타낸 바와 같이, COS의 유량이 어느 쪽의 경우에도 압력이 낮을수록 에칭 레이트(E/R)가 상승한다는 것을 알 수 있다. 압력이 높으면 퇴적물이 많아져, 도 6의 결과에서는 처리실 내의 압력이 75 mT이 되면 COS의 퇴적물이 과다해져 에칭 공정이 성립하지 않는다.
또한, 도 6 및 도 7a에 나타낸 바와 같이, COS 가스의 유량이 0보다 많은 경우(COS 가스가 10 sccm 또는 30 sccm인 경우), 처리실 내의 압력이 높을수록 선택비가 향상된다.
또한, 도 6 및 도 7b에 나타낸 바와 같이, 특히 COS 가스가 30 sccm, 압력이 50 mT일 때의 LWR이 최량의 상태로 되어 있다.
또한, 도 6 및 도 7c에 나타낸 바와 같이, COS 가스의 유량이 많아질수록 패턴의 선폭(CD)이 두꺼워진다. 이는 COS 가스에 의한 데포지션 때문이라고 생각된다.
이상의 결과로부터, CF4 가스와 COS 가스와 O2 가스로 이루어지는 혼합 가스 중, CF4 가스는 주로 Si - ARC막(12)의 에칭에 사용되고, COS 가스는 주로 패턴의 에칭면의 코팅에 사용되고, O2 가스는 주로 COS 가스에 의한 데포지션의 억제에 사용된 것이라고 생각된다. 이때, 특히 처리실 내의 압력이 낮을수록 에칭 레이트(E/R)가 높아지고, 처리실 내의 압력이 높을수록 COS 가스에 의한 데포지션이 많아진다는 것을 알 수 있었다.
또한, COS 가스의 유량이 많고 압력이 낮을수록 에칭 레이트(E/R)(레지스트막의 에칭 레이트(PR E/R), Si - ARC막의 에칭 레이트(Si - ARC E/R))가 양호해진다는 것을 알 수 있었다.
이상의 실험 결과로부터, 선택비의 향상 및 LWR의 개선에는 CF4 가스와 COS 가스와 O2 가스를 포함하는 에칭 가스를 이용하면 좋지만, COS 가스를 소정 유량 이상으로 하면 부착성이 높은 COS의 퇴적 때문에 에칭 스톱이 발생한다. 따라서 데포지션을 방지하여 양호한 에칭 공정을 실현한다는 관점에서, 도 6의 결과에 기초하여 처리실 내의 압력은 75 mT가 상한이 된다.
또한, 전술한 바와 같이, COS 가스가 주로 패턴의 에칭면의 코팅에 사용되고, O2 가스가 주로 COS 가스에 의한 데포지션의 억제에 사용된다는 성질상 COS 가스의 유량과 O2 가스의 유량의 유량비가 대략 일정해지도록 제어하는 것이 바람직하다.
이상, 첨부 도면을 참조하여 본 발명의 적합한 실시예에 대하여 상세하게 설명하였으나, 본 발명은 이러한 예에 한정되지 않는다. 본 발명이 속하는 기술 분야에서의 통상의 지식을 가지는 자라면 특허 청구의 범위에 기재된 기술적 사상의 범주 내에서 각종 변경예 또는 수정예를 도출해낼 수 있다는 것은 자명하며, 이들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다.
예를 들면, 본 발명에 따른 레지스트막은 ArF 레지스트막에 한정되지 않으며 다른 레지스트막이어도 좋다. 또한, 본 발명에 따른 반사 방지막은 Si - ARC막에 한정되지 않으며 실리콘이 함유되지 않은 무기 반사 방지막이어도 좋고, 유기 반사 방지막이어도 좋다. 무기 반사 방지막은 주로 F 계 가스로 에칭되지만, 유기 반사 방지막은 주로 산소계 가스로 에칭된다.
본 발명의 에칭 가스는 CF4 가스와 COS 가스와 O2 가스만의 혼합 가스여도 좋고, CF4 가스와 COS 가스와 O2 가스의 혼합 가스에 불활성 가스를 추가한 혼합 가스여도 좋다.
본 발명에 따른 에칭 처리 장치는 플라즈마 처리 장치라면 평행 평판형의 플라즈마 처리 장치에 한정되지 않고, ICP(Inductively Coupled Plasma) 플라즈마 처리 장치 등의 플라즈마 처리 장치여도 좋다.
10 : 유기막
12 : Si - ARC
14 : ArF 레지스트막
100 : 에칭 처리 장치
105 : 처리실
110 : 상부 전극
115 : 하부 전극
120 : 가스 공급원
130 : 고주파 전원

Claims (13)

  1. 피에칭층 상에 무기 반사 방지막을 형성하는 공정과,
    상기 무기 반사 방지막 상에 패턴화된 레지스트막을 형성하는 공정과,
    상기 레지스트막을 마스크로 하고, CF4 가스와 COS 가스와 O2 가스를 포함하는 에칭 가스를 처리실 내로 도입하고, 도입된 에칭 가스를 이용하여 상기 무기 반사 방지막을 에칭함으로써 상기 무기 반사 방지막에 원하는 패턴을 형성하는 공정
    을 포함하는 에칭 방법에 있어서,
    상기 COS 가스가 상기 무기 반사 방지막의 에칭면의 코팅에 사용되고, 상기 O2 가스가 상기 COS 가스에 의한 상기 코팅의 억제에 사용되고,
    상기 COS 가스의 유량을 증가시킴으로써, 상기 레지스트막과 상기 무기 반사 방지막 간의 선택비를 향상시키되, 상기 에칭 가스에 포함되는 COS 가스의 유량 및 O2 가스의 유량은 비례하도록 제어됨으로써, 상기 COS 가스에 의한 코팅과 상기 O2 가스에 의한 코팅의 억제의 밸런스가 유지되는 것을 특징으로 하는 에칭 방법.
  2. 제 1 항에 있어서,
    상기 레지스트막은 ArF 레지스트막인 것을 특징으로 하는 에칭 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 무기 반사 방지막은 실리콘을 함유하는 것을 특징으로 하는 에칭 방법.
  4. 제 1 항에 있어서,
    상기 에칭 가스에 포함되는 COS 가스의 유량은 10 ~ 35 sccm인 것을 특징으로 하는 에칭 방법.
  5. 제 1 항에 있어서,
    상기 에칭 가스에 포함되는 CF4 가스의 유량은 50 ~ 300 sccm의 범위 내인 것을 특징으로 하는 에칭 방법.
  6. 제 1 항에 있어서,
    상기 에칭 가스에 포함되는 O2 가스의 유량의 상한은 100 sccm인 것을 특징으로 하는 에칭 방법.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 COS 가스의 유량과 상기 O2 가스의 유량의 유량비가 일정해지도록 제어하는 것을 특징으로 하는 에칭 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 처리실 내의 압력은 30 ~ 100 mT의 범위 내인 것을 특징으로 하는 에칭 방법.
  10. CF4 가스와 COS 가스와 O2 가스를 포함하는 에칭 가스를 처리실로 공급하는 가스 공급원과,
    상기 처리실로 원하는 고주파 전력을 공급하는 고주파 전원을 구비하고,
    고주파 전력을 이용하여 상기 에칭 가스로부터 플라즈마를 생성하고, 상기 플라즈마에 의해 무기 반사 방지막 및 패턴화된 레지스트막이 형성된 피처리체에 대하여 에칭 처리를 실시함으로써 상기 무기 반사 방지막에 원하는 패턴을 형성하는 에칭 처리 장치에 있어서,
    상기 COS 가스가 상기 무기 반사 방지막의 에칭면의 코팅에 사용되고, 상기 O2 가스가 상기 COS 가스에 의한 상기 코팅의 억제에 사용되며,
    상기 COS 가스의 유량을 증가시킴으로써, 상기 레지스트막과 상기 무기 반사 방지막 간의 선택비를 향상시키되, 상기 에칭 가스에 포함되는 COS 가스의 유량 및 O2 가스의 유량은 비례하도록 제어됨으로써, 상기 COS 가스에 의한 코팅과 상기 O2 가스에 의한 코팅의 억제의 밸런스가 유지되는 것을 특징으로 하는 에칭 처리 장치.
  11. 기판 상에 무기 반사 방지막과 패턴화된 레지스트막이 순차로 형성되고, 처리실 내에서 상기 레지스트막을 마스크로 하여 상기 무기 반사 방지막을 에칭하는 방법에 있어서,
    상기 처리실 내에 CF4 가스와 COS 가스와 O2 가스를 포함하는 에칭 가스를 도입하는 공정과,
    상기 CF4 가스와 상기 COS 가스와 상기 O2 가스를 포함하는 에칭 가스의 플라즈마를 생성하는 공정과,
    상기 CF4 가스와 상기 COS 가스와 상기 O2 가스를 포함하는 에칭 가스의 플라즈마에 의해 상기 레지스트막을 마스크로 하여 상기 무기 반사 방지막을 에칭함으로써 상기 무기 반사 방지막에 원하는 패턴을 형성하는 공정
    을 포함하고,
    상기 COS 가스가 상기 무기 반사 방지막의 에칭면의 코팅에 사용되고, 상기 O2 가스가 상기 COS 가스에 의한 상기 코팅의 억제에 사용되며,
    상기 COS 가스의 유량을 증가시킴으로써, 상기 레지스트막과 상기 무기 반사 방지막 간의 선택비를 향상시키되, 상기 에칭 가스에 포함되는 COS 가스의 유량 및 O2 가스의 유량은 비례하도록 제어됨으로써, 상기 COS 가스에 의한 코팅과 상기 O2 가스에 의한 코팅의 억제의 밸런스가 유지되는 것을 특징으로 하는 에칭 방법.
  12. 삭제
  13. 삭제
KR1020100131305A 2009-12-24 2010-12-21 에칭 방법 및 에칭 처리 장치 Active KR101810970B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-293094 2009-12-24
JP2009293094A JP5606060B2 (ja) 2009-12-24 2009-12-24 エッチング方法及びエッチング処理装置

Publications (2)

Publication Number Publication Date
KR20110074455A KR20110074455A (ko) 2011-06-30
KR101810970B1 true KR101810970B1 (ko) 2017-12-20

Family

ID=44188073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100131305A Active KR101810970B1 (ko) 2009-12-24 2010-12-21 에칭 방법 및 에칭 처리 장치

Country Status (5)

Country Link
US (1) US8283254B2 (ko)
JP (1) JP5606060B2 (ko)
KR (1) KR101810970B1 (ko)
CN (1) CN102129983B (ko)
TW (1) TWI503885B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222852A (ja) 2012-04-17 2013-10-28 Tokyo Electron Ltd 有機膜をエッチングする方法及びプラズマエッチング装置
JP6817692B2 (ja) * 2015-08-27 2021-01-20 東京エレクトロン株式会社 プラズマ処理方法
JP2017092376A (ja) 2015-11-16 2017-05-25 東京エレクトロン株式会社 エッチング方法
JP6820206B2 (ja) * 2017-01-24 2021-01-27 東京エレクトロン株式会社 被加工物を処理する方法
KR102372892B1 (ko) 2017-08-10 2022-03-10 삼성전자주식회사 집적회로 소자의 제조 방법
JP7229033B2 (ja) * 2019-02-01 2023-02-27 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN111679454B (zh) * 2020-06-19 2023-07-07 联合微电子中心有限责任公司 半导体器件的制备方法
JP2023123307A (ja) * 2022-02-24 2023-09-05 株式会社トリケミカル研究所 膜製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192906A (ja) * 2007-02-06 2008-08-21 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US20090087996A1 (en) * 2007-09-27 2009-04-02 Lam Research Corporation Line width roughness control with arc layer open

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116533B2 (ja) * 1992-04-08 2000-12-11 ソニー株式会社 ドライエッチング方法
US6187688B1 (en) * 1997-01-21 2001-02-13 Matsushita Electric Industrial Co., Ltd. Pattern formation method
JP4034164B2 (ja) * 2002-10-28 2008-01-16 富士通株式会社 微細パターンの作製方法及び半導体装置の製造方法
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP2009152586A (ja) 2007-12-24 2009-07-09 Hynix Semiconductor Inc 半導体装置の製造方法
KR20090069122A (ko) * 2007-12-24 2009-06-29 주식회사 하이닉스반도체 반도체 장치의 제조방법
JP2009193988A (ja) * 2008-02-12 2009-08-27 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ記憶媒体
US8133819B2 (en) * 2008-02-21 2012-03-13 Applied Materials, Inc. Plasma etching carbonaceous layers with sulfur-based etchants
US8394722B2 (en) * 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control
US8986561B2 (en) * 2008-12-26 2015-03-24 Tokyo Electron Limited Substrate processing method and storage medium
US20110079918A1 (en) * 2009-10-01 2011-04-07 Applied Materials, Inc. Plasma-based organic mask removal with silicon fluoride

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192906A (ja) * 2007-02-06 2008-08-21 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US20090087996A1 (en) * 2007-09-27 2009-04-02 Lam Research Corporation Line width roughness control with arc layer open

Also Published As

Publication number Publication date
US20110159697A1 (en) 2011-06-30
KR20110074455A (ko) 2011-06-30
TW201137971A (en) 2011-11-01
JP5606060B2 (ja) 2014-10-15
JP2011134896A (ja) 2011-07-07
CN102129983A (zh) 2011-07-20
TWI503885B (zh) 2015-10-11
CN102129983B (zh) 2012-11-21
US8283254B2 (en) 2012-10-09

Similar Documents

Publication Publication Date Title
KR101810970B1 (ko) 에칭 방법 및 에칭 처리 장치
KR102166970B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
TWI692029B (zh) 電漿處理方法
KR101813954B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR100822276B1 (ko) 보호 마스크를 이용하는 포토마스크 플라즈마 에칭 방법
KR101570551B1 (ko) 에칭층 내에 피쳐들을 에칭하기 위한 방법
US20060166107A1 (en) Method for plasma etching a chromium layer suitable for photomask fabrication
TWI458009B (zh) 利用抗反射塗佈（ａｒｃ）層開口之線寬粗糙度控制
JP2008198988A (ja) プラズマ処理方法
JP2006215552A5 (ko)
TW201409562A (zh) 以光阻上之電漿預蝕刻處理形成特徵部的方法及設備
KR101465107B1 (ko) 플라즈마 에칭 방법
US8778574B2 (en) Method for etching EUV material layers utilized to form a photomask
JP2009520356A (ja) フォトリソグラフィ用基体の改善されたエッチング方法
JPH06342744A (ja) ａ−Ｃによる反射防止
JP5063535B2 (ja) プラズマ処理方法
JP2003059907A (ja) 反射防止膜のエッチング方法
KR20010011371A (ko) 반도체 장치 식각 방법
HK1114409A (en) Method for photomask plasma etching using a protected mask
WO1996019753A1 (en) Selective i-line barl etch process
KR20040057081A (ko) 높은 포토마진을 갖는 반도체소자의 콘택홀 형성방법
KR20110076177A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101221

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20151201

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20101221

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20161101

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170504

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170918

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20171214

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20171215

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20201201

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20211201

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20221121

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20231120

Start annual number: 7

End annual number: 7