KR101717721B1

KR101717721B1 - 영상 표시장치와 이의 구동방법

Info

Publication number: KR101717721B1
Application number: KR1020100131649A
Authority: KR
Inventors: 우정훈; 김진성; 지하영
Original assignee: 엘지디스플레이 주식회사
Priority date: 2010-12-21
Filing date: 2010-12-21
Publication date: 2017-03-17
Anticipated expiration: 2030-12-21
Also published as: KR20120070199A

Abstract

본 발명은 TMIC와 EEPROM 간의 데이터 리드 억세스 시간(read access time)을 감소시켜, 시스템 초기화 시간을 줄일 수 있는 영상 표시장치와 이의 구동방법에 관한 것이다.
본 발명의 실시 예에 따른 영상 표시장치의 구동방법은 복수의 TMIC(Timing controller Merged IC) 중 제1 TMIC에게 I2C 채널의 사용권한을 부여하는 단계; 상기 I2C 채널 사용권한을 획득한 제1 TMIC가 EEPROM의 저장된 데이터를 억세스 하는 단계; 상기 제1 TMIC가 억세스하는 데이터의 디바이스 어드레스를 검출하여 복수의 TMIC 중 제2 TMIC에게 제공하는 단계; 및 제1 TMIC가 억세스한 디바이스 어드레스와 상기 제2 TMIC가 억세스하고자 데이터의 디바이스 어드레스가 동일한 경우, I2C 라인을 통해 상기 제1 TMIC 및 상기 제2 TMIC가 동일 데이터를 억세스 하는 단계;를 포함하고, 상기 복수의 TMIC는 하나의 I2C 인터페이스로 연결되는 것을 특징으로 한다.

Description

영상 표시장치와 이의 구동방법{IMAGE DISPLAY DEVICE AND DRIVING METHOD FOR THEREOF}

본 발명은 영상 표시장치에 관한 것으로, 특히 TMIC(Timing controller Merged IC)와 EEPROM(electrically erasable and programmable read only memory) 간의 데이터 리드 억세스 시간(read access time)을 감소시켜, 시스템의 초기화 시간을 줄일 수 있는 영상 표시장치와 이의 구동방법에 관한 것이다.

디스플레이 장치는 대형화 및 박형화에 대한 시장의 요구에 따라 기술 개발이 이루어지고 있으며, 박막화, 경량화, 저소비 전력화의 장점을 갖는 평판 디스플레이 장치에 대한 수요가 증대되고 있다.

평판 디스플레이 장치로는 평판 표시장치로는 액정 표시장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 표시장치(Field Emission Display Device), 발광 다이오드 표시장치(Light Emitting Diode Display Device), 유기발광 다이오드 표시장치(Organic Light Emitting Diode Display Device) 등이 개발되었다.

평판 디스플레이 장치 중에서 액정 표시장치는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 얇은 두께, 고화질 구현 및 대화면 구현의 장점으로 확고한 시장을 확보하고 있으며, 적용 분야가 확대되고 있다.

액정 표시장치는 입력되는 영상 신호에 따라 액정을 거동시켜 화소(pixel) 별로 광 투과율을 조절함으로써 화상을 표시하게 된다.

이를 위해, 액정 표시장치는 복수의 화소(액정셀)이 매트릭스 형태로 배열된 액정 패널; 상기 액정 패널에 광을 공급하기 위한 백라이트 유닛; 상기 액정 패널 및 백라이트를 구동시키기 위한 구동 회로부;를 포함하여 구성된다.

여기서, 구동 회로부는 타이밍 컨트롤러(T-con), 게이트 드라이버(G-IC), 데이터 드라이버(D-IC) 및 백라이트 구동부를 포함한다.

최근에는 타이밍 컨트롤러와 데이터 드라이버가 SoC(System on Chip) 방식으로 하나의 칩(chip)에 실장된 TMIC(Timing controller Merged IC)가 적용되고 있다.

SoC의 구성요소는 복수의 마스터(Master)와 아비터(Arbiter), 복수의 슬레이브(Slave) 및 마스터와 슬레이브 간의 데이터 송신을 위한 공용 버스(Shared Bus)로 구성된다.

마스터는 프로세서(CPU), DMA(Direct Memory Access), DSP(digital signal processor)를 의미하며, 슬레이브는 SDRAM, SRAM과 같은 메모리와, USB(Universal Serial Bus) 및 UART(Universal Asynchronous Receiver Transmitter)와 같은 입력/출력 수단을 의미한다.

SoC 방식으로 구현된 TMIC는 칩 크기와 설계비용을 점감시킴과 아울러, 저전력 소모 및 실시간 처리 능력을 향상시킬 수 있는 장점이 있어 적용이 확대되고 있다.

도 1은 종래 기술에 따른 액정 표시장치의 TMIC와 EEPROM 간의 데이터 송수신 방법을 나타내는 도면이고, 도 2는 종래 기술에 따른 액정 표시장치의 TMIC와 EEPROM 간의 데이터 송수신에 따른 소요 시간을 나타내는 도면이다.

도 1 및 도 2를 참조하면 TMIC(10)와 EEPROM(20, electrically erasable and programmable read only memory)은 데이터 리드(read) 및 억세스(access)가 가능하도록 SCL(serial clock line) 및 SDA(serial data line)으로 연결되어 있다.

여기서, TMIC(10)는 복수의 마스터(11, 12, 13: MasterA~ MasterC)로 구성될 수 있으며, 복수의 마스터(11 ~ 13) 각각은 기존의 타이밍 컨트롤러와 데이터 드라이버가 결합된 구성이다.

TMIC(10)의 마스터들(11, 12, 13) 각각은 정해진 순서 또는 라운드 로빈 방식으로 EEPROM(20)에 접속할 수 있다. TMIC(10)의 마스터들(11, 12, 13) 각각은 EEPROM(20)에 저장된 시스템 데이터를 로딩하거나, 데이터를 EEPRO(20)에 라이팅 할 수 있다.

복수의 마스터(11, 12, 13)는 EEPROM(20)에 저장된 시스템 데이터를 로딩하여, 구동 회로들을 제어하기 위한 제어 신호(control signal)를 생성하고, 입력된 영상 신호를 프레임 단위로 정렬 및 아날로그 데이터 신호로 변환하여 액정 패널에 공급함으로써, 액정 패널에서 영상이 표시되도록 한다.

복수의 마스터(11, 12, 13)는 하나의 EEPROM(20)을 공유하며, 동일한 EEPROM 데이터(data)를 필요로 하는 경우에 I2C 프로토콜(protocol)을 통해 시간을 분할하여 순차적으로 EEPROM(20)에 접근하게 된다.

I2C 프로토콜은 복수의 마스터가 하나의 채널(channel)에 연결되고, 디바이스 아이디(address)를 통해 라인을 공유하여 하나의 슬레이브에 억세스(access)/리드(read)가 이루어진다.

따라서, 종래 기술에서는 동시에 2개 이상의 마스터들이 동시에 EEPROM(20)에 접근할 수 없다. 따라서, 도 2에 도시된 바와 같이, 채널 접근의 우선권을 가진 제1 마스터(11)가 먼저 EEPROM(20)에 접근하여 데이터를 로딩한다.

제1 마스터(11)에서 EEPROM(20)의 억세스(access)를 완료한 후, read done flag를 발생시켜 다음 마스터에게 I2C 채널의 접근 우선권을 넘겨주게 된다. 이후, 다른 마스터들(12, 13)이 정해진 순서에 따라 I2C 채널의 접근 우선권을 획득하여 순차적으로 EEPROM(20)에 접근하여 데이터를 로딩하게 된다.

하나의 마스터가 EEPROM(20)에 접근하여 데이터를 로딩하는데 걸리는 시간을 T(1 Mater EEPROM access time)라고 하면, N(Master number)개의 마스터가 EEPROM(20)에 접근하여 데이터를 로딩하는데 걸리는 총 시간은 N*T만큼 소요된다.

종래 기술에 따른 액정 표시장치는 상술한 바와 같이, TMIC(10) 내의 마스터 개수가 증가될수록 이에 비례하여 EEPROM(20)의 전체 억세스 타임이 증가되고, 이로 인해 액정 표시장치의 시스템 초기화 시간이 길어지게 되는 문제점이 있다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, TMIC(Timing controller Merged IC)와 EEPROM(electrically erasable and programmable read only memory) 간의 데이터 리드 억세스 시간(read access time)을 감소시킬 수 있는 영상 표시장치와 이의 구동방법을 제공하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 시스템의 초기화 시간을 줄일 수 있는 영상 표시장치와 이의 구동방법을 제공하는 것을 기술적 과제로 한다.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명의 실시 예에 따른 영상 표시장치의 구동방법은 복수의 TMIC(Timing controller Merged IC) 중 제1 TMIC에게 I2C 채널의 사용권한을 부여하는 단계; 상기 I2C 채널 사용권한을 획득한 제1 TMIC가 EEPROM의 저장된 데이터를 억세스 하는 단계; 상기 제1 TMIC가 억세스하는 데이터의 디바이스 어드레스를 검출하여 복수의 TMIC 중 제2 TMIC에게 제공하는 단계; 및 제1 TMIC가 억세스한 디바이스 어드레스와 상기 제2 TMIC가 억세스하고자 데이터의 디바이스 어드레스가 동일한 경우, I2C 라인을 통해 상기 제1 TMIC 및 상기 제2 TMIC가 동일 데이터를 억세스 하는 단계;를 포함하고, 상기 복수의 TMIC는 하나의 I2C 인터페이스로 연결되는 것을 특징으로 한다.

본 발명의 실시 예에 따른 영상 표시장치의 구동방법은 복수의 TMIC가 상기 EEPROM의 동일 디바이스 어드레스에 저장된 데이터를 억세스하고자 할 때, 상기 복수의 TMIC에 대해 상기 I2C 채널의 사용권한을 제한하지 않고 상기 복수의 TMIC가 동일 시간에 동일 데이터를 억세스하는 것을 특징으로 한다.

본 발명의 실시 예에 따른 영상 표시장치의 구동방법에서, 상기 I2C 채널 사용권한을 획득하지 못한 제2 마스터는 I2C 라인을 모니터링 하고, 상기 제1 TMIC에서 발생되어 I2C 라인을 통해 전송되는 I2C 스타트 명령을 검출하여, 상기 제1 TMIC가 억세스하는 데이터의 디바이스 어드레스를 검출하는 것을 특징으로 한다.

본 발명의 실시 예에 따른 영상 표시장치는 외부로부터 입력된 영상 신호를 변환하여 액정 패널에 영상 데이터를 공급하는 복수의 TMIC; 시스템 데이터가 저장된 EEPROM; 및 상기 복수의 TMIC와 상기 EEPROM을 연결함과 아울러, 상기 복수의 TMIC 중 제1 TMIC가 억세스한 EEPROM의 디바이스 어드레스와 상기 제2 TMIC가 억세스하고자 EEPROM의 디바이스 어드레스가 동일한 경우, I2C 라인을 통해 EEPROM의 동일 디바이스 어드레스에 저장된 데이터를 상기 제1 TMIC 및 상기 제2 TMIC가 억세스하도록 하는 I2C 인터페이스;를 포함하는 것을 특징으로 한다.

본 발명의 실시 예에 따른 영상 표시장치의 상기 I2C 인터페이스는, 정해진 순서에 따라 상기 복수의 TMIC에게 상기 I2C 채널 사용권한을 부여하는 I2C 컨트롤러; 상기 복수의 TMIC와 상기 EEPROM가 연결되는 I2C 채널의 프리 상태를 확인하는 채널 확인부; 난수 발생기에서 생성된 랜덤 타임 딜레이 신호를 이용하여 상기 랜덤 타임 딜레이를 설정하는 FSM(finite state machine); 상기 I2C 채널의 충돌을 검출하고, 상기 I2C 채널의 충돌이 검출되면 랜덤 타임 딜레이 모드로 진입시키는 충돌 검출부; 상기 I2C 채널 사용권한을 획득한 제1 TMIC가 억세스 한 EEPROM의 디바이스 어드레스를 확인하여 상기 I2C 채널 사용권한을 획득하지 못한 제2 TMIC에게 제공하는 어드레스 확인부; 및 상기 EEPROM에서 억세스되는 데이터를 저장하는 저장부;를 포함하는 것을 특징으로 한다.

본 발명의 실시 예에 따른 영상 표시장치의 상기 I2C 인터페이스는, 복수의 TMIC가 상기 EEPROM의 동일 디바이스 어드레스에 저장된 데이터를 억세스하고자 할 때, 상기 복수의 TMIC에 대해 상기 I2C 채널의 사용권한의 제한 없이 상기 복수의 TMIC에게 동일 시간에 동일 데이터를 억세스시키는 것을 특징으로 한다.

본 발명의 실시 예에 따른 영상 표시장치와 이의 구동방법은 TMIC(Timing controller Merged IC)와 EEPROM(electrically erasable and programmable read only memory) 간의 데이터 리드 억세스 시간(read access time)을 감소시킬 수 있다.

본 발명의 실시 예에 따른 영상 표시장치와 이의 구동방법은 시스템의 초기화 시간을 줄일 수 있다.

이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.

도 1은 종래 기술에 따른 액정 표시장치의 TMIC와 EEPROM 간의 데이터 송수신 방법을 나타내는 도면.
도 2는 종래 기술에 따른 액정 표시장치의 TMIC와 EEPROM 간의 데이터 송수신에 따른 소요 시간을 나타내는 도면.
도 3은 본 발명의 실시 예에 따른 영상 표시장치를 나타내는 도면.
도 4는 본 발명의 실시 예에 따른 영상 표시장치의 TMIC를 나타내는 도면.
도 5 및 도 6은 본 발명의 실시 예에 따른 영상 표시장치에서 TMIC와 EEPROM 간의 데이터 송수신 방법을 나타내는 도면.
도 7은 본 발명의 실시 예에 따른 영상 표시장치 및 구동방법의 적용을 통해 TMIC와 EEPROM 간의 데이터 송수신 시간이 감소되는 효과를 나타내는 도면.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 영상 표시장치와 이의 구동방법에 대하여 설명하기로 한다.

실시 예에 따른 본 발명은 TMIC(Timing controller Merged IC)와 EEPROM(electrically erasable and programmable read only memory) 간의 데이터 리드 억세스 시간(read access time)을 감소시켜, 시스템의 초기화 시간을 줄일 수 있는 영상 표시장치와 이의 구동방법을 제공한다.

이를 위해, 본 발명의 실시 예에 따른 영상 표시장치는 도 3 및 도 4에 도시된 바와 같은 구성을 포함한다.

도 3은 본 발명의 실시 예에 따른 영상 표시장치를 나타내는 도면이고, 도 4는 본 발명의 실시 예에 따른 영상 표시장치의 TMIC를 나타내는 도면이다.

도 3 및 도 4를 참조하면, 본 발명의 실시 예에 따른 영상 표시장치는 복수의 TMIC(100: Timing controller Merged IC); 액정 패널(300: Display Panel); 복수의 TMIC(100)와 액정 패널(400)을 연결하는 복수의 FPC(300: flexible printed circuit); EEPROM(200: electrically erasable and programmable read only memory); 및 복수의 TMIC(100)와 EEPROM(200) 간의 채널을 제어하는 I2C 인터페이스(Inter Integrated Circuit interface); 게이트 드라이버(미도시) 및 백라이트 구동부(미도시);를 포함한다.

액정 패널(400)은 복수의 TMIC(100)로부터 입력되는 영상 데이터를 이용하여 영상을 표시하는 것으로, 복수의 게이트 라인(G1~Gn)과 복수의 데이터 라인(D1~Dm)을 포함한다.

상기 복수의 게이트 라인과 복수의 데이터 라인의 교차에 의해 정의되는 영역마다 복수의 화소(pixel)가 형성되어 있다. 상기 복수의 화소는 R, G, B의 서브화소들로 구성될 수 있으며, 각각의 서브 화소들은 스토리지 커패시터(Cst) 및 TFT(Thin Film Transistor)를 포함한다.

복수의 TMIC(100)는 타이밍 컨트롤러(Timing controller)와 데이터 드라이버(Source Driver IC)가 하나의 칩에 형성된 것으로, 외부 시스템으로부터 입력되는 영상 신호를 프레임 단위의 디지털 영상 데이터로 변환한다.

이후, 프레임 단위의 디지털 영상 데이터를 아날로그 영상 신호(데이터 전압)으로 변환하여 액정 패널(400)에 형성된 데이터 라인들에 공급한다. 이때, 외부로부터 입력되는 수평 동기신호(Hsync), 수직 동기신호(Vsync) 및 클럭 신호(CLK)를 이용하여 영상 신호(data)를 디지털 영상 데이터로 변환하게 된다.

TMIC(100)는 수평 동기신호(Hsync), 수직 동기신호(Vsync) 및 클럭신호(CLK)를 이용하여 게이트 드라이버(미도시)의 제어를 위한 게이트 제어신호(GCS)와, 액정 패널(400)에 아날로그 영상 신호의 공급을 제어하는 데이터 제어신호(DCS)를 생성한다.

또한, 백라이트(LED, CCFL, 또는 EEFL)의 구동을 제어하기 위한 백라이트 제어신호(BLCS: Back Light Control Signal)를 생성하고, 생성된 백라이트 제어신호(BLCS)를 백라이트 구동부(미도시)에 공급한다. 이때, 백라이트 제어신호(BLCS)는 액정 패널(400)에 공급되는 아날로그 영상 신호에 동기되도록 생성될 수 있다.

여기서, 상기 데이터 제어신호(DCS)는 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블(SOE: Source Output Enable) 및 극성 제어신호(POL: Polarity) 등을 포함할 수 있다.

상기 게이트 제어신호(GCS)는 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock) 및 게이트 출력 인에이블(GOE: Gate Output Enable) 등을 포함할 수 있다.

게이트 드라이버는 TMIC(100)로부터의 게이트 제어신호(GCS: Gate Control Signal)에 기초하여 복수의 화소 각각에 형성된 TFT를 구동시키기 위한 스캔 신호(scan signal, 게이트 구동 신호)를 생성한다.

생성된 스캔 신호는 한 프레임 기간 중 액정 패널(400)에 형성된 복수의 게이트 라인에 순차적으로 공급되고, 상기 스캔 신호에 의해 각 화소에 형성된 TFT가 구동되어 화소의 스위칭이 이루어진다.

상기 액정 패널(400)은 자발광을 발생시키지 못하므로 백라이트 유닛에서 공급되는 광을 이용하여 영상을 표시한다.

백라이트 유닛은 상기 액정 패널(400)에 광을 조사하기 위한 것으로, 광을 발생시키는 복수의 백라이트와, 상기 백라이트에서 발생된 광을 상기 액정 패널 방향으로 안내함과 아울러 광의 효율을 향상시키기 위한 광학 부재(도광판, 확산판, 반사판, 복수의 광학 시트)를 포함하여 구성된다.

여기서, 백라이트는 CCFL(Cold Cathode Fluorescent Lamp), EEFL(External Electrode Fluorescent Lamp), LED(Light Emitting Diode)가 적용될 수 있다.

상기 백라이트 구동부는 백라이트를 구동(온-오프)을 제어하는 것으로, TMIC(100)부터 제공되는 백라이트 제어신호(BLCS)에 기초하여 백라이트의 온-오프 타임(on-off time), 듀티 및 휘도를 제어한다.

일 예로서, 백라이트 구동부는 백라이트 제어신호(BLCS)에 기초하여 백라이트의 휘도를 제어하기 위한 구동 신호(백라이트가 LED인 경우에는 PWM 신호: pulse width modulation signal)를 생성한다. 백라이트 구동부는 생성된 PWM 신호를 이용하여 백라이트의 휘도를 제어한다.

EEPROM(200)에는 액정 표시장치의 시스템 초기화 데이터 및 TMIC(100)의 제어를 위한 데이터를 저장한다. 복수의 TIMC(100) 각각은 시스템 초기화 시 EEPROM(200)에 저장된 시스템 데이터들을 로딩하여 영상 표시장치의 초기화 및 영상 표시를 위한 구동 회로부들의 제어신호를 생성하게 된다.

복수의 TMIC(100)와 EEPROM(200)은 데이터 리드(read) 및 억세스(access)가 가능하도록 SCL(serial clock line) 및 SDA(serial data line)으로 연결되어 있다.

타이밍 컨트롤러와 데이터 드라이버가 하나의 칩으로 통합된 TMIC(100)의 경우에 복수의 TMIC(100)가 하나의 EEPROM(200)를 공유하게 된다. 따라서, 복수의 TMIC(100)가 동일 시간에 동일한 EEPROM(200)에 억세스(access)할 수 있다.

이때, Conventional EEPROM 억세스 방식의 경우, 동일한 리드(read) 동작을 복수의 TMIC(100)가 순차적으로 EEPROM(200)에 접근하는 경우에는 리드 억세스 타임(read access time)이 TMIC의 개수에 비례하여 증가될 수 있다.

본 발명에서는 복수의 TMIC(100)가 EEPROM(200)에 저장된 시스템 데이터를 동일 시간에 로딩할 수 있도록 한다. 따라서, TMIC(100)의 계수와 상관없이 EEPROM(200)의 리드 억세스 타임을 줄여 시스템 데이터의 로딩에 따른 시간 및 시스템 초기화 시간을 단축시킬 수 있다.

이를 위해, 복수의 TMIC(100)은 I2C 인터페이스(Inter Integrated Circuit interface)에 접속되며, I2C 인터페이스는 도 4에 도시된 바와 같이, 채널 확인부(110); 충돌 검출부(120); 어드레스 확인부(130); I2C 컨트롤러(140); FSM(150: finite state machine); 난수 발생부(160: pseudo random number generator); 저장부(170(internal register);를 포함한다.

이하, 도 5 내지 도 7을 결부하여, 본 발명의 실시 예에 따른 영상 표시장치의 TMIC(100) 구성 및 TMIC(100)와 EEPROM(200) 간이 데이터 송수신 방법에 대하여 설명하기로 한다.

I2C 인터페이스는 제1 TMIC가 I2C 채널을 이용하여 EEPROM(200)의 데이터를 억세스 하는 경우, 연결된 다른 디바이스(device) 즉, 제2 TMIC 및 제2 TMIC에서도 동일한 데이터를 억세스할 경우에 I2C 채널 사용권의 제한 없이 모든 TMIC(100)가 동일 시간에 EEPROM(200)의 데이터를 억세스 할 수 있도록 지원한다.

하나의 EEPROM(200)을 공유하는 복수의 TMIC(100)에 대해, I2C 채널 사용권을 획득 제1 TMIC를 제외한 I2C 채널 사용권을 획득하지 못한 제2 TMIC 및 제3 TMIC에게 I2C 채널의 제어 없이 제1 TMIC가 억세스한 데이터를 동일하게 억세스 하도록 하여 복수의 TMIC(100)가 동일 시간에 EEPROM(200)의 데이터의 리드를 완료할 수 있도록 한다.

FSM(150)은 스타트 신호(start signal)을 생성하여 난수 발생부(160)에 공급하고, 난수 발생부(160)는 상기 스타트 신호에 기초한 랜덤 타임 딜레이 신호를 발생시켜 FSM(150)에 공급한다.

여기서, FSM(150)은 순차적인 디지털 회로에서 표현할 수 있는 전체 상태(state)에 대해 순차적으로 상태 천이(state transition)를 시키는 것으로, 제한된 상태들의 변화를 순차적으로 제어한다.

하나의 I2C 인터페이스로 EEPROM(200)과 연결된 모든 TMIC(100)는 시스템 리셋(reset) 시, FSM(150)은 난수 발생부(160)로부터 입력된 랜덤 타임 딜레이 신호를 이용하여 랜덤 타임 딜레이(random time delay) 즉, 아이들(idle) 타임을 가진다(S10).

랜덤 타임 딜레이가 종료되면(S20), 복수의 TMIC(100) 각각은 채널 확인부(110)를 이용하여 I2C 채널이 프리(free) 상태인지 즉, I2C 채널을 이용하여 EEPROM(200)으로 접근이 가능한지를 확인(check)한다(30). 이때, 채널 확인부(110)는 I2C 채널의 프리 상태 여부를 FSM(150)에 보고한다.

I2C 채널이 프리 상태이면, I2C 컨트롤러(140)는 복수의 TMIC 중 제1 TMIC에게 I2C 채널의 사용권을 준다.

I2C 채널 사용권을 획득한 제1 TMIC는 I2C 리드 억세스(read access)를 개시하여, EEPROM(200)의 특정 어드레스(address)에 저장된 데이터를 억세스 한다(S40). EEPROM(200)으로부터 억세스된 데이터는 저장부(170)에 임시로 저장된다.

한편, I2C 채널 사용권을 획득하지 못한 다른 마스터들 예를 들어, 제2 TMIC 및 제3 TMIC는 I2C 라인을 모니터링 상기 제1 TMIC에서 발생되어 I2C 라인을 통해 전송되는 I2C 스타트 명령을 검출(start command detecting) 한다.

이때, 충돌 검출부(120)는 I2C 채널의 충돌을 검출하고, I2C 채널의 충돌이 검출(collision detection)되면 상기 S10 절차로 진입하여 아이들(idle) 타임 이후의 과정을 수행하도록 한다.

여기서, 다수의 TMIC에서 동시에 I2C 채널을 사용하여 EEPROM(200)의 동일 어드레스에 저장된 데이터를 억세스 할 때, 충돌 검출을 하지 못하는 경우에는 TMIC들 간에 동기가 완벽히 맞춰져 있기 때문에 EEPROM(200)에 저장된 데이터의 리드 억세스에 영향을 미치지 않는다. 또한, I2C 라인의 특성상 풀 업(Pull up) 회로를 이용하므로, 충돌 발생시 TMIC 간의 쇼트(short) 현상은 발생하지 않는다.

I2C 라인에서 I2C 스타트 명령을 검출한 제2 TMIC 및 제3 TMIC는 어드레스 확인부(130)를 이용하여 제1 TMIC가 접근한 EEPROM(200)의 어드레스를 확인한다(S60).

제2 TMIC 및 제3 TMIC는 자신이 리드(read)하고자 하는 EEPROM(200, 슬레이브)과 동일 어드레스에 제1 TMIC가 접근한 경우 즉, 동일 어드레스가 검출되면, 컨트롤 리스 리드 모드(control less read mode)로 천이하여, I2C 채널을 통해 제1 TMIC가 억세스한 데이터를 동일하게 억세스 한다(S70).

즉, 제1 TMIC가 억세스한 동일 데이터를 제2 TMIC 및 제3 TMIC도 억세스하고자 하는 경우, 제2 TMIC 및 제3 TMIC는 제1 TMIC의 I2C 채널 사용의 종료를 기다린 후, I2C 채널 사용권을 획득하는 절차를 생략하고 제1 TMIC가 EEPROM(200)의 데이터를 억세스한 동일 데이터를 동일 시간에 억세스한다.

이후, EEPROM(200)으로부터 동일 어드레스의 데이터를 억세스한 모든 TMIC는 데이터의 리드가 종료된 후, 리드된 데이터에 대해 체크 섬(checksum)을 수행한 후, 리드한 데이터의 신뢰성을 검사한다(S50).

이때, 데이터의 신뢰성 검사결과, 체크 섬이 실패(checksum fail)하면 상기 S10 절차로 진입하여 아이들(idle) 타임 이후의 과정을 수행한다.

데이터의 신뢰성 검사결과, 체크 섬이 성공하면 EEPROM(200)에 저장된 데이터를 제1 TIMC와 함께 억세스 한 제2 TMIC 및 제3 TMIC는 자신이 억세스하고자 하는 데이터의 리드를 완료하게 된다(S80).

이때, EEPROM(200)으로부터 데이터를 억세스한 TMIC는 다른 TMIC에서 I2C 채널의 사용권을 넘겨주기 위한 리드 억세스 컴플리트 플레그(read access complete flag)를 성성하지 않아도 된다.

이후, 모든 TMIC는 무한 루프 상태(infinite Loop state)로 천이하여, EEPROM(200)에 대해 데이터 억세스를 시도하지 않는다.

상술한 구성 및 동작방법으로 구현되는 본 발명의 실시 예에 따른 영상 표시장치는 도 6 및 도7에 도시된 바와 같이, 동일 시간에 복수의 TMIC가 EEPROM(200)의 동일 어드레스에 저장된 데이터를 억세스함으로써, TMIC와 EEPROM 간의 데이터 리드 억세스 시간을 단축시킬 수 있다. 따라서, 영상 표시장치의 시스템 초기화 시간을 줄일 수 있다.

본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100: TMIC 110: 채널 확인부
120: 충돌 검출부 130: 어드레스 확인부
140: I2C 컨트롤러 150: FSM
160: 난수 발생부 170: 저장부
200: EEPROM 300: FPC
400: 액정 패널

Claims

복수의 TMIC(Timing controller Merged IC) 중 제1 TMIC에게 I2C(Inter Integrated Circuit) 채널의 사용권한을 부여하는 단계;
상기 I2C 채널의 사용권한을 획득한 제1 TMIC가 EEPROM에 저장된 데이터를 억세스하는 단계;
상기 제1 TMIC가 억세스하는 데이터의 디바이스 어드레스를 검출하여 복수의 TMIC 중 제2 TMIC에게 제공하는 단계; 및
상기 제1 TMIC가 억세스한 디바이스 어드레스와 상기 제2 TMIC가 억세스하고자 하는 데이터의 디바이스 어드레스가 동일한 경우, I2C 라인을 통해 상기 제1 TMIC 및 상기 제2 TMIC가 동일 데이터를 억세스하는 단계를 포함하고,
상기 복수의 TMIC는 하나의 I2C 인터페이스로 연결되는, 영상 표시장치의 구동방법.
제 1 항에 있어서,
상기 복수의 TMIC가 상기 EEPROM의 동일 디바이스 어드레스에 저장된 데이터를 억세스하고자 할 때, 상기 복수의 TMIC에 대해 상기 I2C 채널의 사용권한을 제한하지 않고 상기 복수의 TMIC가 동일 시간에 동일 데이터를 억세스하는, 영상 표시장치의 구동방법.
제 1 항에 있어서,
상기 I2C 채널의 사용권한을 부여하는 단계에 있어서,
랜덤 타임 딜레이(random time delay) 이후, 상기 복수의 TMIC는 상기 I2C 채널의 프리 상태를 확인하고, 상기 I2C 채널의 프리 상태인 경우 상기 복수의 TMIC 중 어느 하나의 TMIC에게 상기 I2C 채널의 사용권한이 부여되는, 영상 표시장치의 구동방법.
제 3 항에 있어서,
상기 I2C 채널의 사용권한을 획득하지 못한 제2 마스터는 I2C 라인을 모니터링하고, 상기 제1 TMIC에서 발생되어 I2C 라인을 통해 전송되는 I2C 스타트 명령을 검출하여 상기 제1 TMIC가 억세스하는 데이터의 디바이스 어드레스를 검출하는, 영상 표시장치의 구동방법.
제 1 항에 있어서,
상기 I2C 채널의 충돌을 검출하는 단계를 더 포함하고, 상기 I2C 채널의 충돌이 검출되면 랜덤 타임 딜레이 모드로 진입하는, 영상 표시장치의 구동방법.
제 1 항에 있어서,
억세스가 완료된 데이터에 대해 체크 섬(checksum)을 검사하는 단계를 더 포함하고, 체크 섬이 성공하면 데이터의 리드를 완료한 후, 상기 복수의 TMIC는 무한 루프 상태(infinite Loop state)로 천이하는, 영상 표시장치의 구동방법.
외부로부터 입력된 영상 신호를 변환하여 액정 패널에 영상 데이터를 공급하는 복수의 TMIC(Timing controller Merged IC);
시스템 데이터가 저장된 EEPROM; 및
상기 복수의 TMIC와 상기 EEPROM을 연결함과 아울러, 상기 복수의 TMIC 중 제1 TMIC가 억세스한 EEPROM의 디바이스 어드레스와 제2 TMIC가 억세스하고자 하는 EEPROM의 디바이스 어드레스가 동일한 경우, I2C(Inter Integrated Circuit) 라인을 통해 EEPROM의 동일 디바이스 어드레스에 저장된 데이터를 상기 제1 TMIC 및 상기 제2 TMIC가 억세스하도록 하는 I2C 인터페이스(Inter Integrated Circuit interface)를 포함하는, 영상 표시장치.
제 7 항에 있어서,
상기 I2C 인터페이스는,
정해진 순서에 따라 상기 복수의 TMIC에게 I2C(Inter Integrated Circuit) 채널의 사용권한을 부여하는 I2C 컨트롤러;
상기 복수의 TMIC와 상기 EEPROM가 연결되는 I2C 채널의 프리 상태를 확인하는 채널 확인부;
난수 발생기에서 생성된 랜덤 타임 딜레이 신호를 이용하여 랜덤 타임 딜레이를 설정하는 FSM(finite state machine);
상기 I2C 채널의 충돌을 검출하고, 상기 I2C 채널의 충돌이 검출되면 랜덤 타임 딜레이 모드로 진입시키는 충돌 검출부;
상기 I2C 채널의 사용권한을 획득한 제1 TMIC가 억세스한 EEPROM의 디바이스 어드레스를 확인하여 상기 I2C 채널의 사용권한을 획득하지 못한 제2 TMIC에게 제공하는 어드레스 확인부; 및
상기 EEPROM에서 억세스되는 데이터를 저장하는 저장부를 포함하는, 영상 표시장치.
제 8 항에 있어서,
상기 I2C 인터페이스는 상기 복수의 TMIC가 상기 EEPROM의 동일 디바이스 어드레스에 저장된 데이터를 억세스하고자 할 때, 상기 복수의 TMIC에 대해 상기 I2C 채널의 사용권한의 제한 없이 상기 복수의 TMIC에게 동일 시간에 동일 데이터를 억세스시키는, 영상 표시장치.
제 8 항에 있어서,
상기 I2C 채널의 사용권한을 획득하지 못한 제2 마스터는 I2C 라인을 모니터링하고, 상기 제1 TMIC에서 발생되어 I2C 라인을 통해 전송되는 I2C 스타트 명령을 검출하여 상기 제1 TMIC가 억세스하는 데이터의 디바이스 어드레스를 검출하는, 영상 표시장치.