[go: up one dir, main page]

KR102277714B1 - 게이트 드라이버 및 이를 구비한 표시장치 - Google Patents

게이트 드라이버 및 이를 구비한 표시장치 Download PDF

Info

Publication number
KR102277714B1
KR102277714B1 KR1020140195834A KR20140195834A KR102277714B1 KR 102277714 B1 KR102277714 B1 KR 102277714B1 KR 1020140195834 A KR1020140195834 A KR 1020140195834A KR 20140195834 A KR20140195834 A KR 20140195834A KR 102277714 B1 KR102277714 B1 KR 102277714B1
Authority
KR
South Korea
Prior art keywords
signal
gate
gate driver
control signals
timing control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140195834A
Other languages
English (en)
Other versions
KR20160083599A (ko
Inventor
이병재
유상호
임명기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140195834A priority Critical patent/KR102277714B1/ko
Publication of KR20160083599A publication Critical patent/KR20160083599A/ko
Application granted granted Critical
Publication of KR102277714B1 publication Critical patent/KR102277714B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 게이트 드라이버 및 이를 구비한 표시장치를 개시한다. 개시된 본 발명의 게이트 드라이버는, 표시패널에 공급하기 위한 센싱 신호와 스캔 신호를 생성하는 게이트 드라이버에 있어서, 상기 게이트 드라이버에 공급되는 패킷 신호 및 클럭 신호를 공급 받는 수신부를 포함하고, 상기 수신부에서 복원된 게이트 타이밍 제어신호들을 저장하는 메모리를 포함하며, 상기 메모리에 공급되는 스타트 신호에 의해 출력되는 게이트 타이밍 제어신호들을 공급받는 쉬프트 레지스터를 포함하고, 상기 쉬프트 레지스터에서 생성되는 센싱 신호와 스캔 신호를 출력하는 출력부를 포함함으로써, 표시패널에 배치되는 신호라인들의 수를 줄이고 베젤 영역을 감소시킨 효과가 있다.

Description

게이트 드라이버 및 이를 구비한 표시장치{Gate Driver and Display Device having thereof}
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 표시패널에 공급되는 신호들을 단순화하여 신호라인을 줄여 베젤(Bezel) 영역을 감소시킨 게이트 드라이버 및 이를 구비한 표시장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들(Flat Panel Display, FPD)이 개발되고 있다. 이러한 평판 표시장치는 액정표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display: FED), 플라즈마 디스플레이 패널(PlaSka Display Panel: 이하 "PDP"라 한다) 및 전계발광소자(Electroluminescence Device) 등이 있다.
도 1은 종래 표시장치를 도시한 블럭도이고, 도 2는 비표시부에서의 베젤영역과 대응되는 신호라인들을 구분한 블럭도이다.
도 1 및 도 2를 참조하면, 종래 표시장치(10)는, 화상을 디스플레이 하는 표시부(20)와 상기 표시부(20) 둘레를 따라 배치된 비표시부(30)를 갖는 표시패널과, 상기 표시패널의 비표시부(30) 영역에 배치된 게이트 드라이버(12) 및 데이터 드라이버(13)와, 상기 게이트 드라이버(12)와 데이터 드라이버(13)에 복수의 제어신호들을 공급하는 인쇄회로기판(50: Flexible Printed Circuit)을 포함한다.
상기 인쇄회로기판(50)은 상기 게이트 드라이버(12)와 데이터 드라이버(13)에 공급되는 신호들을 발생하는 타이밍 컨트롤러(미도시)를 포함한다.
최근 표시장치(10)가 대형화 및 고해상도화 되어 감에 따라 상기 게이트 드라이버(12)와 데이터 드라이버(13)에 공급되는 신호들을 표시부(20)의 게이트 라인들과 데이터 라인들에 공급하기 위해 신호 라인들(40)을 표시패널에 직접 형성하는 라인 온 글라스(Line On Glass: LOG) 표시장치가 제안되었다.
또한, 도면에는 직접 도시하지 않았지만, 게이트 드라이버 집적회로(Integrated Circuit: "이하 IC라함")(12a) 또는 데이터 드라이버 IC를 표시패널에 직접 실장하는 칩 온 글라스(Chip On Glass; COG) 표시장치가 제안되었다.
상기와 같은 라인 온 글라스 또는 칩 온 글라스 표시장치는 표시패널에 다수의 신호라인들이 형성되어 있는 공통점을 갖는다.
도 2를 참조하면, 게이트 드라이버(12)에는 복수개의 게이트 드라이버 IC(12a)가 배치되어 있는데, 상기 게이트 드라이버(12)에는 복수개의 게이트 타이밍 제어신호들이 공급된다.
예를 들어, 입력신호(Input Signal)에는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE), 수직 출력 인에이블 신호(Vertical Output Enabel, VOE), 수직 스타트 펄스(Vertical Start Pulse, VSP) 등을 포함한다.
또한, 게이트 드라이버(12) 내의 레벨시프트(Level Shift)에 공급되는 게이트 하이 전압(VGH), 게이트 로우 전압(VGL)으로된 전원신호를 포함한다.
또한, IC 내부의 트랜지스터에 공급되는 전압(VCC, GVCC)과 표시패널이 TV용일 경우, 옵션신호(SHL, Mode) 등을 포함한다.
상기 신호들은 표시패널에 형성되어 있는 신호 라인들(40)을 통해 게이트 드라이버(12)로 공급되기 때문에 비표시부(30)의 면적이 증가되는 문제가 있다.
이로 인하여, 라인 온 글라스 표시장치의 경우, 베젤 영역의 폭(D1)이 상기 입력신호, 게이트 하이/로우 전압, 트랜지스터 공급 전압 및 옵션 신호들의 개수 만큼 증가하는 문제가 있다.
또한, 상기와 같이, 표시패널에 신호라인들의 개수가 증가하면, 이와 연결되는 게이트 드라이버 IC(12a), 데이터 드라이버 IC(미도시), 인쇄회로기판(50)에 형성되는 커넥터 핀의 개수가 증가한다.
또한, 인쇄회로기판(50)이 표시패널에 형성된 신호라인들(40)과 대응되는 출력 버퍼를 배치해야 하기 때문에 인쇄회로기판(50)의 크기를 줄이는데도 한계가 있다.
본 발명은, 게이트 드라이버에 공급되는 입력신호들과 옵션신호들을 패킷(Paket) 형태의 차등신호로 변환하여 공급함으로써, 표시패널에 배치되는 신호라인들의 수를 줄이고 베젤 영역을 감소시킨 게이트 드라이버 및 이를 구비한 표시장치를 제공하는데 그 목적이 있다.
또한, 본 발명은, 게이트 드라이버의 게이트 드라이버 IC에 차등신호를 수신할 수 수신부와 메모리를 배치하여, 게이트 드라이버와 연결되는 신호라인들의 수를 저감한 게이트 드라이버 및 이를 구비한 표시장치를 제공하는데 다른 목적이 있다.
상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 게이트 드라이버는, 표시패널에 공급하기 위한 센싱 신호와 스캔 신호를 생성하는 게이트 드라이버에 있어서, 상기 게이트 드라이버에 공급되는 패킷 신호 및 클럭 신호를 공급 받는 수신부를 포함하고, 상기 수신부에서 복원된 게이트 타이밍 제어신호들을 저정하는 메모리를 포함하며, 상기 메모리에 공급되는 스타트 신호에 의해 출력되는 게이트 타이밍 제어신호들을 공급받는 쉬프트 레지스터를 포함하고, 상기 쉬프트 레지스터에서 생성되는 센싱 신호와 스캔 신호를 출력하는 출력부를 포함함으로써, 표시패널에 배치되는 신호라인들의 수를 줄이고 베젤 영역을 감소시킨 효과가 있다.
또한, 본 발명의 표시장치는, 표시부와 비표시부를 갖는 표시패널을 포함하고, 상기 표시패널에 공급되는 센싱 신호와 스캔 신호를 생성하는 게이트 드라이버를 포함하며, 상기 게이트 드라이버는, 패킷 신호 및 클럭 신호를 공급 받는 수신부와, 상기 수신부에서 복원된 게이트 타이밍 제어신호들을 저정하는 메모리와, 상기 메모리에 공급되는 스타트 신호에 의해 출력되는 게이트 타이밍 제어신호들을 공급받는 쉬프트 레지스터와, 상기 쉬프트 레지스터에서 생성되는 센싱 신호와 스캔 신호를 출력하는 출력부를 포함함으로써, 게이트 드라이버와 연결되는 신호라인들의 수를 저감한 효과가 있다.
본 발명에 따른 게이트 드라이버 및 이를 구비한 표시장치는, 게이트 드라이버에 공급되는 입력신호들과 옵션신호들을 패킷(Paket) 형태의 차등신호로 변환하여 공급함으로써, 표시패널에 배치되는 신호라인들의 수를 줄이고 베젤 영역을 감소시킨 효과가 있다.
또한, 본 발명에 따른 게이트 드라이버 및 이를 구비한 표시장치는, 게이트 드라이버의 게이트 드라이버 IC에 차등신호를 수신할 수 수신부와 메모리를 배치하여, 게이트 드라이버와 연결되는 신호라인들의 수를 저감한 효과가 있다.
도 1은 종래 표시장치를 도시한 블럭도이다.
도 2는 비표시부에서의 베젤영역과 대응되는 신호라인들을 구분한 블럭도이다.
도 3은 본 발명의 실시예에 따른 표시장치를 도시한 도면이다.
도 4는 본 발명에 따른 게이트 드라이버에 배치된 게이트 드라이버 IC의 구조를 도시한 블럭도이다.
도 5는 본 발명에 따른 게이트 드라이버 IC의 구체적인 회로도이다.
도 6은 본 발명에 따른 표시장치의 베젤 영역의 폭을 도시한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 3은 본 발명의 실시예에 따른 표시장치를 도시한 도면이고, 도 4는 본 발명에 따른 게이트 드라이버에 배치된 게이트 드라이버 IC의 구조를 도시한 블럭도이며, 도 5는 본 발명에 따른 게이트 드라이버 IC의 구체적인 회로도이다.
도 3 내지 도 5를 참조하면, 본 발명의 실시예에 따른 표시장치(100)는, 표시패널(120), 타이밍 콘트롤러(121), 소오스 드라이버(122) 및 게이트 드라이버(123)를 포함한다. 상기 소오스 드라이버(122) 및 게이트 드라이버(123)는 상기 표시패널(120)의 기판 상에 직접 배치된다.
또한, 상기 게이트 드라이버(123)는 복수개의 게이트 드라이버 IC를 포함하고, 각 게이트 드라이버 IC(200)는 패킷 형태의 차등신호(Differential Signal)를 수신하는 수신부(101)와, 상기 수신부(101)에 수신된 차등신호를 저장하는 메모리(102)와, 상기 메모리(102)에서 저장된 신호들을 공급받아 동작하는 쉬프트 레지스터(103)와, 상기 쉬프트 레지스터(103)에서 출력되는 스캔 신호(Scan Signal)와 센싱 신호(Sensing Signal)를 출력하는 출력부(104)를 포함한다.
본 발명의 실시예에 따른 표시장치(100)는, 액정표시장치(Liquid Crystal Display, LCD), 전계방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED), 전기영동 표시장치(Electrophoresis, EPD) 등의 평판 표시장치로 구현될 수 있다. 이하의 실시예에서, 표시장치를 액정표시장치 중심으로 설명하지만, 본 발명의 표시장치는 액정표시장치에 한정되어 적용되지 않음에 주의하여야 한다.
상기 표시패널(120)은 두 장의 유리기판 사이에 배치된 액정분자들을 구비한다. 이 표시패널(120)에는 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차 구조에 의해 매트릭스 형태로 m×n (m,n은 양의 정수)개의 액정셀들(Clc)이 배치된다.
표시패널(120)의 하부 유리기판에는 m 개의 데이터라인들(D1 내지 Dm), n개의 게이트라인들(G1 내지 Gn), TFT들,TFT들에 각각 접속된 액정셀(Clc)의 화소전극들(1), 및 스토리지 커패시터들(Cst) 등을 포함한 화소 어레이가 형성된다.
표시패널(120)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.
표시패널(120)의 상부 유리기판과 하부 유리기판 각각에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.
상기 소오스 드라이버(122)는 타이밍 콘트롤러(121)의 제어 하에 디지털 비디오 데이터(RGB)를 래치하고 그 디지털 비디오 데이터를 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 발생하고 그 데이터전압을 데이터라인들(D1 내지 Dm)에 공급한다.
상기 소오스 드라이버(122)는 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 공정에 의해 표시패널(120)의 하부 유리기판에 접합될 수 있다.
상기 게이트 드라이버(123)의 게이트 드라이버 IC(200)에 배치된 시프트 레지스터(103)는 상기 표시패널(120)에 배치된 게이트 라인들(G1 내지 Gn)에 홀수번째와 짝수번째 게이트 라인들과 대응되는 적어도 하나 이상의 쉬프트 레지스터(Shift Register: 103)를 포함한다.
따라서, 표시장치(100)가 액정표시장치라면, 쉬프트 레지스터(103)에서 출력되는 센싱 신호와 스캔 신호는 각각 홀수번째 게이트 신호와 짝수번째 게이트 신호일 수 있다.
하지만, 상기 표시장치(100)가 유기발광 표시장치일 경우에는 각 화소의 스위칭 소자들에 공급되는 신호들을 스캔신호와 센싱신호로 명명할 수 있다.
상기 게이트 드라이버 IC(200)의 쉬프트 레지스터(103)는, 플립플롭(Flip Flop)으로 구성된 복수의 스테이지들(103_1, 103_2, 103_3, 103_4, 103_5, 103_6, 103_7, 103_8,..)을 포함한다.
또한, 상기 게이트 드라이버 IC(200)의 출력부(104)는, 다수의 제1 논리소자(200_1, 200_2, 200_3, 200_4, 200_5, 200_6, 200_7, 200_8,..), 다수의 레벨 쉬프트(Level Shift: 210_1, 210_2, 210_3, 210_4, 210_5, 210_6, 210_7, 210_8,...) 및 다수의 버퍼(buffer: 220_1, 220_2, 220_3, 220_4, 220_1, 220_2, 220_3, 220_4,...)를 포함한다.
또한, 상기 출력부(104)는 게이트 출력 인에이블신호(Gate Output Enable, GOE, GOE_AO, GOE_BO, GOE_AE, GOE_BE)에 의해 게이트 신호의 출력이 제어되는데, 상기 출력부(104)와 게이트 출력 인에이블신호(GOE)들 사이에는 제2 논리소자(160_1, 160_2, 160_3, 160_4)가 배치될 수 있다.
상기 게이트 드라이버(123)는 타이밍 콘트롤러(121)의 제어하에 대략 1 수평기간의 펄스폭을 가지는 센싱신호와 스캔신호들(게이트 신호들)을 게이트라인들(G1 내지 Gn)에 순차적으로 공급한다. 게이트 드라이버(123)는 TCP 상에 실장되어 TAB 공정에 의해 표시패널(120)의 하부 유리기판에 접합되거나, 또는 GIP(Gate In Panel) 공정에 의해 화소 어레이와 동시에 하부 유리기판 상에 직접 형성될 수 있다.
타이밍 콘트롤러(121)는 시스템보드(미도시)로부터 입력되는 디지털 비디오 데이터(RGB)를 표시패널(120)에 맞게 재정렬하여 소오스 드라이버(122)에 공급한다.
타이밍 콘트롤러(121)는 시스템보드로부터 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블(Data Enable), 클럭신호(CLK, MCLK와 같은 메인 클럭신호를 포함한다) 등의 타이밍신호를 입력받아 소오스 드라이버(122)와 게이트 드라이버(123)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다.
상기 소오스 드라이버(122)를 제어하기 위한 데이터 타이밍 제어신호는 소오스 스타트 펄스(Source Start Pulse, SSP), 소오스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소오스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소오스 스타트 펄스(SSP)는 소오스 드라이버(122)의 데이터 샘플링 시작 타이밍을 제어한다. 소오스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소오스 드라이버(122) 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소오스 출력 인에이블신호(SOE)는 소오스 드라이버(122)의 출력 타이밍을 제어한다. 극성제어신호(POL)는 소오스 드라이버(122)로부터 출력되는 데이터전압의 수평 극성 반전 타이밍을 제어한다.
게이트 드라이버(123)를 제어하기 위한 게이트 타이밍 제어신호(Input Signal)는 입력신호(Input Signal)에는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE), 수직 출력 인에이블 신호(Vertical Output Enabel, VOE), 수직 스타트 펄스(Vertical Start Pulse, VSP) 등을 포함한다.
특히, 본 발명에서는 상기 게이트 타이밍 제어신호(Input Signal)를 차등신호로 변환한 후, 패킷(PACKET) 신호 형태로 게이트 드라이브 IC(200)에 공급한다. 따라서, 게이트 타이밍 제어신호를 공급하기 위한 신호라인은 두개면 충분하다.
왜냐하면, 본 발명은 LVDS(Low-Voltage Differential Signaling) 방식으로 차등신호(패킷 신호)를 공급 받아 이를 게이트 드라이버 IC(200)의 수신부(101)에서 게이트 타이밍 제어신호들을 복원하여 쉬프트 레지스터(103)에 공급할 수 있기 때문이다.
따라서, 상기 수신부(101)에는 직렬 변환기 또는 직병렬 변환기를 포함할 수 있고, 클럭과 패킷 형태의 신호를 복원하여 인터페이스로 처리할 수 있다.
상기 LVDS는 빠른 비트율, 더욱 낮은 전력소모, 그리고 우수한 노이즈 성능을 갖고 있다.
따라서, 종래에는 게이트 타이밍 제어신호에 대응하는 각각의 신호들과 표시패널(120)에 형성되는 신호라인들의 수와 1:1 매칭되었으나, 본 발명에서는 복수의 게이트 타이밍 제어신호들을 두개의 신호라인을 통해 게이트 드라이버 IC(200)에 공급하도록 함으로써, 신호라인들의 개수와 베젤 영역의 폭을 줄일 수 있는 효과가 있다.
즉, 상기 게이트 드라이버 IC(200)에 배치된 수신부(101)는 상기 게이트 타이밍 제어신호들을 패킷화한 패킷 신호(차등신호)와 클럭신호(CLK)를 수신한 후 이를 복수개의 게이트 타이밍 제어신호들로 복원하여 메모리(102)에 공급한다.
상기 메모리(102)는 외부시스템으로부터 공급되는 스타트 신호(ST: Start Signal)와 클럭신호에 응답하여, 복수개의 게이트 타이밍 제어신호들(GOE AO, GOE BO, GOE AE, GOE BE, GSP A, GSC, GSP B)을 쉬프트 레지스터(103)에 공급한다.
따라서, 상기 쉬프트 레지스터(103)가 공급받는 게이트 타이밍 제어신호들은 종래 타이밍 컨트롤러(121)로부터 직접 공급되는 제어신호들과 동일하게 된다.
따라서, 상기 쉬프트 레지스터(103)의 동작은 종래와 동일하므로 구체적인 설명은 생략한다.
즉, 본 발명에서는 외부시스템으로부터 게이트 드라이버(123) 영역까지 게이트 타이밍 제어신호들을 차등신호로 변환하여 공급하기 때문에 표시패널(120)에 형성되는 신호라인 수를 줄일 수 있다.
하지만, 게이트 드라이버 IC(200) 내에서는 수신부(101)와 메모리(102)에 의해 복원된 후, 쉬프트 레지스터(103)에 공급되기 때문에 게이트 드라이버 IC(200)의 동작은 종래와 동일하게 구현된다.
이와 같이, 본 발명에 따른 게이트 드라이버 및 이를 구비한 표시장치는, 게이트 드라이버에 공급되는 입력신호들과 옵션신호들을 패킷(Paket) 형태의 차등신호로 변환하여 공급함으로써, 표시패널에 배치되는 신호라인들의 수를 줄이고 베젤 영역을 감소시킨 효과가 있다.
또한, 본 발명에 따른 게이트 드라이버 및 이를 구비한 표시장치는, 게이트 드라이버의 게이트 드라이버 IC에 차등신호를 수신할 수 수신부와 메모리를 배치하여, 게이트 드라이버와 연결되는 신호라인들의 수를 저감한 효과가 있다.
아울러, 상기 표시패널(120)에 형성되는 신호라인들의 수가 줄어들기 때문에 인쇄회로기판과 신호라인들의 연결 커넥터 핀(Pin)의 개수를 줄일 수 있고, 인쇄회로기판 내의 출력 버퍼의 개수도 줄일 수 있다.
또한, 상기 인쇄회로기판의 출력 버퍼의 개수가 줄어들면 인쇄회로기판의 크기를 줄일 수 있고, 제조 공정 비용을 저감할 수 있다.
도 6은 본 발명에 따른 표시장치의 베젤 영역의 폭을 도시한 도면이다.
도 6을 참조하면, 본 발명의 표시장치의 표시패널에는 패킷 신호(PACKET) 형태의 입력신호라인과 전원신호라인(VGH, VGL) 및 전압(VCC, GVCC)만 형성하여, 종래 기술에서의 베젤 폭(도 2의 D1)보다 30~40% 줄어든 폭(D2)을 가질 수 있다.
상기 입력신호라인은 차등신호를 공급하는 2개의 신호라인, 1개의 클럭신호라인 및 스타트 펄스(ST) 신호라인이다.
또한, 상기 패킷 신호에는 게이트 제어신호들(게이트 입력신호들)과 함께 옵션신호(SHL, Mode)를 포함할 수 있으므로 종래 옵션신호들을 공급하기 위해 형성하였던, 옵션신호라인들도 제거할 수 있다.
또한, 본 발명에서는 LVDS 방식에 의해 신호 공급을 할 수 있지만, 이것은 고정된 것이 아니므로 클럭 핀(PIN) 또는 엠베디드 클럭(Embedded CLK) 방식으로 구현할 수 있다.
이와 같이, 본 발명에 따른 게이트 드라이버 및 이를 구비한 표시장치는, 게이트 드라이버에 공급되는 입력신호들과 옵션신호들을 패킷(Paket) 형태의 차등신호로 변환하여 공급함으로써, 표시패널에 배치되는 신호라인들의 수를 줄이고 베젤 영역을 감소시킨 효과가 있다.
100: 표시장치
121: 타이밍 컨트롤러
122: 데이터 드라이버
123: 게이트 드라이버
200: 게이트 드라이버 IC
101: 수신부
102: 메모리

Claims (7)

  1. 표시패널에 공급하기 위한 센싱 신호와 스캔 신호를 생성하는 게이트 드라이버에 있어서,
    게이트 타이밍 제어신호들을 차등 신호로 패킷화한 패킷 신호 및 클럭 신호를 수신하고, 직렬 또는 직병렬 변환기를 이용해서 상기 패킷 신호로부터 상기 게이트 타이밍 제어신호들을 복원하는 수신부;
    상기 수신부에서 복원된 게이트 타이밍 제어신호들을 저장하고, 외부 시스템으로부터 입력되는 스타트 신호와 상기 클럭 신호에 응답해서 상기 복원된 게이트 타이밍 제어신호들을 출력하는 메모리;
    상기 메모리로부터 출력되는 상기 게이트 타이밍 제어신호들을 공급받는 쉬프트 레지스터; 및
    상기 쉬프트 레지스터에서 생성되는 센싱 신호와 스캔 신호를 출력하는 출력부를 포함하는 게이트 드라이버.
  2. 제1항에 있어서, 상기 패킷 신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE), 수직 출력 인에이블 신호(Vertical Output Enabel, VOE) 및 수직 스타트 펄스(Vertical Start Pulse, VSP)를 포함하는 게이트 드라이버.
  3. 제1항에 있어서, 상기 패킷 신호는 LVDS 방식으로 공급되는 게이트 드라이버.
  4. 표시부와 비표시부를 갖는 표시패널;
    게이트 타이밍 제어신호들을 차등 신호로 패킷화해서 패킷 신호와 클럭 신호를 출력하는 타이밍 콘트롤러; 및
    상기 표시패널에 공급되는 센싱 신호와 스캔 신호를 생성하는 게이트 드라이버를 포함하고,
    상기 게이트 드라이버는,
    상기 타이밍 콘트롤러로부터 상기 차등 신호로 패킷화된 패킷 신호 및 상기 클럭 신호를 수신하고, 직렬 또는 직병렬 변환기를 이용해서 상기 패킷 신호로부터 상기 게이트 타이밍 제어신호들을 복원하는 수신부;
    상기 수신부에서 복원된 게이트 타이밍 제어신호들을 저장하고, 외부 시스템으로부터 입력되는 스타트 신호와 상기 클럭 신호에 응답해서 상기 복원된 게이트 타이밍 제어신호들을 출력하는 메모리;
    상기 메모리로부터 출력되는 상기 게이트 타이밍 제어신호들을 공급받는 쉬프트 레지스터; 및
    상기 쉬프트 레지스터에서 생성되는 센싱 신호와 스캔 신호를 출력하는 출력부를 포함하는 표시장치.
  5. 제4항에 있어서, 상기 패킷 신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE), 수직 출력 인에이블 신호(Vertical Output Enabel, VOE) 및 수직 스타트 펄스(Vertical Start Pulse, VSP)를 포함하는 표시장치.
  6. 제4항에 있어서, 상기 패킷 신호는 LVDS 방식으로 공급되는 표시장치.
  7. 제4항에 있어서, 상기 표시패널의 비표시부에는 상기 패킷 신호를 공급하도록 2개의 신호라인이 배치되는 표시장치.
KR1020140195834A 2014-12-31 2014-12-31 게이트 드라이버 및 이를 구비한 표시장치 Active KR102277714B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140195834A KR102277714B1 (ko) 2014-12-31 2014-12-31 게이트 드라이버 및 이를 구비한 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140195834A KR102277714B1 (ko) 2014-12-31 2014-12-31 게이트 드라이버 및 이를 구비한 표시장치

Publications (2)

Publication Number Publication Date
KR20160083599A KR20160083599A (ko) 2016-07-12
KR102277714B1 true KR102277714B1 (ko) 2021-07-15

Family

ID=56505125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140195834A Active KR102277714B1 (ko) 2014-12-31 2014-12-31 게이트 드라이버 및 이를 구비한 표시장치

Country Status (1)

Country Link
KR (1) KR102277714B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102568162B1 (ko) * 2018-10-25 2023-08-18 엘지디스플레이 주식회사 레벨 시프터 인터페이스와 이를 이용한 표시장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277502B1 (ko) * 1998-11-26 2001-01-15 윤종용 멀티 스캔 구동 장치
JP2001194642A (ja) * 2000-01-12 2001-07-19 Nec Viewtechnology Ltd 液晶表示のブランキング装置及びそのブランキング方法
KR100701086B1 (ko) * 2004-02-04 2007-03-29 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 구동회로
KR102113986B1 (ko) * 2012-07-17 2020-05-25 삼성디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
KR102018762B1 (ko) * 2012-10-08 2019-09-05 엘지디스플레이 주식회사 유기발광 표시장치와 그 게이트 신호 생성방법
KR101995290B1 (ko) * 2012-10-31 2019-07-03 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR20140126131A (ko) * 2013-04-22 2014-10-30 엘지디스플레이 주식회사 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
KR20160083599A (ko) 2016-07-12

Similar Documents

Publication Publication Date Title
US8330687B2 (en) Liquid crystal display
US9741299B2 (en) Display panel including a plurality of sub-pixel
US9076393B2 (en) Timing controller and liquid crystal display device comprising the same
US20140043306A1 (en) Liquid crystal display device
KR101661026B1 (ko) 표시장치
US8791892B2 (en) Liquid crystal display capable of rendering video data in accordance with a rendering structure of a double rate driving panel
US20100289839A1 (en) Liquid crystal display
US9412342B2 (en) Timing controller, driving method thereof, and liquid crystal display using the same
KR102307006B1 (ko) 게이트 드라이버, 이를 구비한 표시장치 및 이의 구동방법
KR102279494B1 (ko) 액정표시장치
KR101653006B1 (ko) 액정표시장치와 그 소비전력 저감방법
US9070315B2 (en) Display device
KR20170038338A (ko) 표시장치
CN103886819B (zh) 液晶显示装置及其驱动方法
KR20140048768A (ko) 평판 표시 장치 및 그의 구동 방법
KR102277714B1 (ko) 게이트 드라이버 및 이를 구비한 표시장치
KR102148489B1 (ko) 표시장치의 전원 공급 장치
KR102118928B1 (ko) 액정표시장치
US9311879B2 (en) Liquid crystal display device and driving method thereof
KR102458522B1 (ko) 표시장치용 게이트 구동회로 및 그를 포함하는 표시장치
KR102598815B1 (ko) 표시장치
KR102238638B1 (ko) 표시장치의 전원회로
KR102323773B1 (ko) 표시장치
KR20160037302A (ko) 구동회로 및 이를 포함하는 표시장치
KR20130031091A (ko) 액정표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20141231

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20191119

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20141231

Comment text: Patent Application

A201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201123

Patent event code: PE09021S01D

Comment text: Patent Application

Patent event date: 20141231

Patent event code: PA02011R01I

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210517

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210709

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210709

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240617

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20250616

Start annual number: 5

End annual number: 5