KR101650197B1 - 액정 표시 장치 및 제조방법 - Google Patents

Abstract

본 명세서는 액정 표시 장치 및 그 제조방법에 관한 것으로서, 게이트-인-패널(Gate-In-Panel) 방식의 액정 디스플레이 장치에서 더미(Dummy) 안료 패턴과 같은 셀 갭 유지 패턴을 비표시 영역의 일부 또는 전부에 형성함으로써 GIP 부분 또는 데이터 패드 반대부분 등과 같은 비표시영역에서의 셀 갭을 일정하게 유지함으로써, 얼룩 등을 방지할 수 있는 기술을 개시한다.

액정표시장치, 셀 갭, 게이트-인-패널

Description

액정 표시 장치 및 제조방법 {Liquid Crystal Display Device and Manufacturing Method thereof}

본 명세서는 액정표시장치 및 그 제조방법에 관한 것으로서, 특히 게이트-인-패널(Gate-In-Panel) 방식의 액정표시장치에서 화면표시 영역(Active Area) 이외의 비표시 영역(Non-Active Area)의 처짐 및 얼룩을 방지할 수 있는 기술에 관한 것이다.

기본적으로 액정표시장치(Liquid Crystal Display; LCD)는 특정한 형태로 배열되어 있는 액정물질에 전기장을 인가하여 액정물질의 배열을 변화시킴으로써 액정 패널을 통과하는 광의 투과율을 조절하고, 이에 대응하는 화상을 표시하는 평판표시장치를 의미한다.

이러한 액정표시장치는 일반적으로 투명 전극이 각각 형성된 두 기판을 대향되게 배치하고, 두 기판 사이에 액정층을 주입한 후 실링(sealing)함으로써 제작되며, 투명 전극이 각각 형성된 두 기판을 대향되게 배치하고, 두 기판 사이에 액정층을 주입한 후 실링(sealing)함으로써 제작됨으로써 다수의 화소 매트릭스를 갖는 액정 패널과, 액정 패널의 게이트 라인들(GL)을 구동하기 위한 게이트 드라이버와, 액정 패널의 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버의 구동 타이밍을 제어하기 위한 타이밍 컨트롤러와, 구동 전압을 공급하는 전원부 등으로 이루어진다.

통상적으로 게이트 구동회로 및 데이터 구동회로는 액정패널과 별도의 PCB 기판에 제작되어 액정패널과 부착되는 것이 일반적이지만, 최근에는 제조 원가를 절감하고 전력소모를 최소화하기 위하여 상기 구동회로 중에서 게이트 제어신호를 제어하는 게이트 구동회로(Gate Driver-IC; D-IC)를 액정패널내에 실장하는 게이트 인 패널(Gate In Panel 이하, GIP)방식의 액정표시장치가 제안되고 있다.

한편, 액정패널의 표시 영역(AA) 내에는 셀 갭을 일정하게 유지하는 역할의 컬럼 스페이서가 서로 일정간격 이격되게 다수 개 형성되어 있다. 이러한 컬럼 스페이서는 포토레지스트를 이용한 패터닝 공정을 이용한 사진식각 공정에 의해 형성된다. 이러한 컬럼 스페이서(204)의 물질로는 아크릴계 유기물이 이용될 수 있으며, 또는 감광성 유기물질을 이용하여 별도의 포토레지스트 없이 감광성 유기물질을 직접 노광 및 현상함으로써 형성될 수도 있다.

이러한 GIP 방식의 액정표시장치에서는 게이트 구동회로가 패널 내부로 들어가게 되고, 비표시영역(Non-Active; N/A)인 이러한 게이트 구동회로 부분에도 양 기판 사이의 갭(Gap)을 일정하게 유지하기 위하여 전술한 컬럼 스페이서를 다수 형성하거나, 표시영역(A/A)의 컬럼 스페이서와 유사한 구조의 보조 스페이서를 배치하는 방법등이 제안되고 있다.

특히, 게이트구동회로는 클럭신호를 입력받아 구동하는 N개의 스테이지 회로 로 구성되는 시프트 레지스터를 포함하고 각 스테이지회로는 각각이 다수의 박막트랜지스터를 포함하며, 이러한 게이트 구동회로의 박막트랜지스터는 액정패널의 표시영역에 형성되는 박막트랜지스터보다 그 채널의 폭보다 훨씬 넓기 때문에 비표시영역(N/A)에 실장되는 게이트구동회로의 박막트랜지스터는 기판과의 사이에 발생하는 기생용량(Parasitic Capacitance)이 표시영역(A/A)보다 더 커서 박막트랜지스터의 특성을 저하시키게 된다는 문제점이 있다.

따라서, 전술한 바와 같이 셀 갭(Cell Gap) 보상을 위하여 게이트 구동회로 부분에 컬럼 스페이서 또는 보조 스페이서를 배치하는 경우 기생용량의 발생을 최소화 할 수 있도록, 최소한의 개수 또는 밀도를 가지도록 컬럼 스페이서 또는 보조 스페이서를 배치하고 있다.

그러나, 최근 액정패널의 해상도가 높아지고 게이트 구동회로를 구성하는 회로집적부의 영역이 상대적으로 커지면서 표시영역(A/A)과의 위와 같은 방식의 컬럼 스페이서 또는 보조 스페이서의 구조만으로는 동등한 셀 갭을 형성하는데 한계에 도달하고 있다.

따라서, 위와 같이 최소한의 개수 또는 밀도로 배치된 스페이서를 이용하는 경우, 표시영역과 비교할 때, 비표시영역에서의 기판 처짐 현상이 발생하게 되어 표시영역과 비표시영역에 인접한 표시영역에 얼룩이 발생하는 문제가 발생하고 있다.

또한, 이를 방지하기 위하여 비교적 넓은 영역에 보조 스페이서를 형성하거나 하니컴 구조로 조밀하게 스페이서를 형성하는 시도가 이루어지고 있으나, 이 경 우에는 스페이서가 게이트 구동회로의 연결 등에 영향을 미쳐서 회로 동작이 불가능하게 되는 치명적인 문제가 발생할 소지가 있었다.

본 명세서는 액정표시장치의 비표시영역에서의 셀 갭을 일정하게 유지할 수 있도록 하는 기술에 대하여 개시하고 있다.

또한, 본 명세서는 액정표시장치에서 비표시 영역의 일부 또는 전부에 셀 갭 유지 패턴을 형성함으로써 GIP 부분 또는 데이터 패드 반대부분 등과 같은 비표시영역에서의 셀 갭을 일정하게 유지함으로써, 얼룩 등을 방지할 수 있는 기술을 개시하고 있다.

전술한 과제를 달성하기 위해, 본 발명의 일측면에서, 일정간격 이격되고, 각각이 표시영역과 비표시영역을 포함하는 제1 기판 및 제2 기판과, 상기 제1 및 제2 기판 사이에 개재되는 액정층과, 상기 제1 및 제2 기판 사이의 상기 비표시영역에 위치하는 씰패턴과, 상기 제1 기판의 상기 비표시영역에 위치하는 구동회로와, 상기 제 1 및 제 2 기판 사이의 상기 표시영역에 위치하는 다수의 제 1 컬럼 스페이서와, 상기 제 1 및 제 2 기판 사이의 상기 비표시영역에 위치하는 다수의 제 2 컬럼 스페이서, 및 상기 제2기판의 비표시 영역의 전체 또는 일부에 형성되는 셀 갭 유지 패턴을 포함하는 액정표시장치를 제공한다.

본 발명의 다른 측면에 의하면, 각각이 표시영역과 비표시영역을 가지는 제 1 및 제 2 기판을 포함하는 액정표시장치의 제조 방법으로서, 상기 제1기판의 상기 표시영역에 다수의 박막트랜지스터(TFT)를 형성하고, 상기 제1기판의 비표시 영역에는 게이트 구동회로를 형성하는 단계와, 상기 제2기판의 표시영역에는 칼러 필터(Color Filter)층을, 제2기판의 비표시 영역 중 전체 또는 일부에 셀 갭 유지 패턴을 형성하는 단계와, 상기 제1기판 및 제2기판 사이에 씰패턴을 형성하는 단계와, 상기 제1기판 및 제2기판 사이에 하나 이상의 컬럼 스페이서를 형성하는 단계와, 상기 제1기판 및 제2기판을 합착한 후 액정을 주입하는 단계를 포함하는 액정표시장치 제조방법을 제공한다.

본 발명의 실시예들에 의하면, 상부기판인 제2기판의 비표시 영역의 전부 또는 일부에 셀 갭 유지 패턴을 형성함으로써, 비표시 영역에서의 셀 갭을 일정하게 유지할 수 있고, 따라서 셀 갭 무너짐에 따른 얼룩 발생 문제를 방지할 수 있다.

또한, 셀 갭 유지 패턴으로서 더미 안료 패턴을 이용함으로써, 칼러 필터 형성 공정 도중에 셀 갭 유지 패턴을 형성시킬 수 있어서 공정상 유리하다는 효과가 있다.

또한, 비표시 영역에 배치된 제2컬럼 스페이서를 따라 스트라이프 형태의 더미 안료 패턴을 형성함으로써, 셀 갭 유지 기능을 보유하면서도 하부기판의 박막트랜지스터 사이의 기생용량이 발생되는 문제를 최소화 함과 동시에, 더미 안료 패턴을 게이트 구동회로의 접촉 영역을 피하여 형성함으로써 누설 전류의 발생을 최소화 한다는 효과가 있다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

도 1은 본 명세서의 일 실시예가 적용되는 액정표시장치의 평면도 일부로서, 도 1a는 회로를 도 1b는 구조를 도시한다.

도 1a를 참조하면 본 명세서의 일 실시예가 적용되는 액정표시장치 또는 어레이 기판(10)은 회로적인 면에서 볼 때, 크게 화상을 표시하는 표시영역(AA)과, 표시 영역(AA)의 상측으로 패드부(PA)와, 상기 표시 영역(AA)의 일측에 게이트 구동회로부(GCA)와, 상기 게이트 구동회로부(GCA) 일측에 신호입력부(SIA)로 구성된다.

표시 영역(AA)에는 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(11) 및 데이터 배선(12)과 이들 두 배선(11, 12)과 각각 연결된 스위칭 소자인 박막트랜지스터(TFT)와 상기 박막트랜지스터와 연결된 화소전극(13)이 구비되고 있다. 또한, 표시 영역(AA) 상측에 위치한 패드부(PA)에는 표시 영역(AA)에 형성된 데이터 배선(12)과 연결되며 외부의 데이터 구동회로와 연결하기 위한 데이터 패드(DP) 및 상기 신호입력부(SIA)에 형성된 제 1 연결배선(14)과 연결되어 이들 제 1 연결배선(14) 끝단부에 게이트 패드(GP)가 형성된다.

게이트 구동회로부(GCA)에는 다수의 스위칭 소자 및 커패시터 등의 조합으로 이루어진 다수의 회로블럭(15)이 형성되며, 이들 중 하나의 회로블럭은 표시 영역(AA)에 형성된 게이트 배선(11) 및 신호입력부(SIA)에 형성된 다수의 제 2 연결배선(16)과 연결된다.

신호입력부(SIA)에는 패드부(PA)로 연장하는 다수의 제 1 연결배선(14)과, 제 1 연결배선(14)과 게이트 절연막을 개재하여 서로 교차하며 형성되며 상기 게이트 회로부(GCA) 내의 각 회로블럭(15)과 연결되는 다수의 제 2 연결배선(16)이 형성되어 있다.

한편, 도 1b에 도시된 바와 같이 구조적인 측면에서는, 액정패널(100)이 게이트구동회로(112)가 실장되는 비표시영역(NA)을 포함하는 하부기판으로서의 제 1 기판(110)이 배치되어 있고, 제 1 기판(110)과 대향된 위치에는 다수의 제 1 컬럼 스페이서(122)가 형성되는 상부기판으로서의 제 2 기판(120)이 배치되어 있으며, 양기판 사이에 액정층이 개재되어 있다.

양 기판(110, 120)의 가장자리에는 씰패턴(130)이 형성되어 있으며, 씰패턴(130)과 게이트 구동회로(112)을 포함하는 영역이 비표시영역(NA)이고, 그 내부 영역이 화소를 구동하는 표시 영역(AA)으로 정의한다.

한편, 표시 영역(AA)내에는 셀 갭을 일정하게 유지하는 역할의 제 1 컬럼 스페이서(122)가 서로 일정간격 이격되어 다수 형성되어 있다. 이러한 컬럼 스페이서는 아크릴계 유기물 등으로 이루어질 수 있으나 이에 한정되는 것은 아니다.

또한, 상부기판인 제2기판(120)의 비표시 영역 중 일부인 게이트 구동회로(110) 부분에는 서로 이격된 다수의 제2컬럼 스페이서(124)가 형성될 수 있으며, 이러한 제 2 컬럼 스페이서는 표시영역에 있는 제1컬럼 스페이서와 동일 공정에서 동일 물질로 형성될 수 있다.

물론, 제2 컬럼 스페이서(124)는 게이트 구동회로(112) 상부 또는 데이터 패드 반대측 영역과 같이 씰패턴을 제외한 비표시 영역을 전부 덮는 형태로 형성될 수도 있을 것이다.

이러한 액정패널(100)은 상부기판인 제2기판(120)을 형성할 때 씰패턴(130) 이외의 전체 영역에 걸쳐 블랙 매트릭스(Black Matrix BM)를 형성하고 표시영역 부분에 칼러 필터층(C/F)을 형성한 후, 전체 영역에 걸쳐 공통전극(ITO)을 형성한다.

그 다음으로 제1 및 제 2 컬럼 스페이서(122, 124)의 형성 위치에 동일한 공정에 의하여 동일한 높이로 컬럼 스페이서(CS)를 산포하게 된다.

한편, 하부기판인 제1기판(110)의 박막트랜지스터와의 기생용량 발생을 최소화 하기 위하여, 비표시 영역에 형성되는 제2 컬럼 스페이서(124)는 비표시 영역의 셀 갭 보상에 필요한 최소한의 밀도 또는 개수만큼만 형성될 수 있다.

도 1c는 도 1b와 같이 제조되는 액정패널의 A-A' 단면도이다.

이러한 공정에 의하여 제조되는 액정패널은 도 1c와 같이, 게이트 구동회로(GIP)가 위치하는 비표시 영역에서는 표시영역(AA)과 비교할 때, 칼러 필터층(C/F)에 대응되는 높이만큼 셀 보상이 불가능하게 되고, 따라서 해당 영역의 제2기판(120)이 일부 처지는 현상이 발생한다. 즉, 씰갭(Seal Gap)의 무너짐 현상이 발생하게 된다.

이에 따라서 비표시 영역과 인접하는 표시영역의 경계부분, 특히 데이터 패드측을 제외한 3면을 따라서 얼룩이 발생하는 문제가 있었다.

특히, 게이트 구동회로가 크지 않은 구조에서는 셀 보상이 무너질 수 있는 영역이 비교적 작아서 결과적으로 씰갭 무너짐에 따른 얼룩 현상이 발생하지 않았으나, 최근 액정패널의 해상도가 높아지고 게이트 구동회로를 구성하는 회로집적부의 영역이 상대적으로 커지면서 씰갭 무너짐에 따른 얼룩 현상이 더 빈번하게 발생하게 된다.

본 발명의 일 실시예에서는 이러한 문제를 극복하기 위하여, 상부기판으로서의 제2기판(120)의 표시영역을 제외한 비표시 영역의 전부 또는 일부 영역에 셀 갭 유지 패턴을 형성하도록 하며, 셀 갭 유지 패턴으로서 더미 안료 패턴을 이용하는 것이다.

도 2는 본 발명의 일 실시예에 의한 액정표시 장치의 평면도이다.

도시된 일 실시예에 의한 액정패널(200)은, 일정간격 이격되고, 각각이 표시영역과 비표시영역을 포함하는 하부기판으로서의 제1 기판(210) 및 상부기판으로서의 제2 기판(220)을 포함하며, 제1 및 제2 기판 사이의 상기 비표시영역에는 씰패턴(230)이 형성되고, 제1기판(210)의 비표시 영역에 게이트 구동회로(212)가 배치된다.

또한, 제 1 및 제 2 기판 사이의 표시영역에 위치하는 다수의 제 1 컬럼 스페이서(222)와, 제1 및 제2 기판 사이의 비표시 영역에 위치하는 다수의 제2컬럼 스페이서(224)를 포함하며, 상부기판으로서의 제2기판(220)의 비표시 영역의 전체 또는 일부에는 셀 갭 유지 패턴(226)을 형성한다.

도 2에 도시된 실시예에서는 셀 갭 유지 패턴이 제2 컬럼 스페이서(224)의 세로방향을 따라 길게 형성되는 더미(Dummy) 안료층 또는 더미 안료 패턴일 수 있으나 이에 한정되는 것은 아니다.

즉, 도 2에서와 같이, 게이트 구동회로(212)가 위치하는 비표시 영역에는 일정 간격으로 균일 배치된 다수의 제2컬럼 스페이서(224)가 형성되어 있고, 세로방향으로 나열된 다수 제2컬럼 스페이서(214)을 따라서 밴드(band) 형태로 셀 갭 유지 패턴으로서의 더미 안료층이 형성되는 것이다. 결론적으로, 비표시영역에는 세로방향 스트라이프(Stripe) 형태의 셀 갭 유지 패턴(226)이 형성되는 것이다.

도 3은 도 2의 실시예에 의한 액정패널의 B-B'단면을 도시한다.

도 3에서와 같이 일 실시예에서는, 게이트 구동회로(GIP; 212)가 배치되는 비표시 영역에서 상부기판인 제2기판(220)의 블랙 매트릭스(BM)와 오믹 컨택 패턴(OC) 또는 공통전극(ITO) 사이에 셀 갭 유지 구조(226)으로서의 더미 안료 패턴이 배치됨으로써 전술한 도 1과 비교할 때, 표시영역과 동등한 셀 갭을 유지시켜 주므로 도 1과 같은 구조에서 발생되는 기판 처짐에 따른 씰갭 무너짐 현상이 발생하지 않게 된다.

본 실시예에서 더미 안료 패턴 형성에 사용되는 재료는 칼러 필터를 구성하는 R, G, B 안료 중 하나 이상일 수 있으나 그에 한정되는 것은 아니다.

본 명세서에서 "더미 안료"는 칼러 필터와 동일 또는 유사한 재료의 안료로 구성되면서도 칼러 필터와 같은 색 재현을 위한 것은 아니라는 점에서 더미(Dummy)라는 표현을 사용한 것으로서, 상부기판의 비표시 영역의 전체 또는 일부에 형성되어 셀 갭 유지를 위하여 사용될 수 있는 모든 재료를 포함하는 것으로 이해되어야 할 것이다.

위와 같은 더미 안료 패턴을 형성할 수 있는 블루(또는 레드 또는 그린) 마스크를 이용함으로써 제2기판(220)을 제조하는 공정 중에서, 표시영역에 칼러 필터층을 형성하는 공정에서 바로 본 실시예에 의한 더미 안료 패턴을 비표시영역에 동시에 형성할 수 있다는 점에서, 셀 갭 유지 패턴이 더미 안료 패턴 또는 더미 안료층인 것이 제조 공정상 유리할 것이다.

그러나, 셀 갭 유지 패턴이 더미 안료 패턴 또는 더미 안료층에 한정되는 것은 아니며, 상부기판인 제2기판의 비표시 영역의 전부 또는 일부에 셀 갭 보상에 필요한 일정 두께의 층(Layer)을 형성할 수 있는 한 그 어떠한 재료가 사용될 수 있으며, 증착, 도포, 산포 등의 방법으로 기판상에 구현될 수 있을 것이다.

일측만을 도시하였으나 좌우방향으로 타측에도 게이트 구동회로가 있을 수 있고, 그러한 경우 타측에도 동일한 형식으로 셀 갭 유지 패턴으로서의 더미 안료층이 형성된다.

이러한 셀 갭 유지 패턴으로서의 더미 안료 패턴을 포함하는 액정패널의 제조 공정에 대해서는 도 9를 참고로 아래에서 더 상세하게 설명한다.

도 3에서 박막트랜지스터 기판인 제1기판(110)에는 표시영역 및 비표시 영역 중 게이트 구동회로(112) 영역에는 박막트랜지스터를 구성하는 게이트 전극(GATE), 게이트 절연막(GI), 활성패턴(ACT), 소스 및 드레인 전극(SD)층이 순차적으로 형성되어 있고, 박막트랜지스터를 보호하는 보호막(PAS)이 형성되어 있다. 그러나, 제1기판에 형성되는 박막 트랜지스터 등의 구조는 위와 같은 바닥(Bottom) 게이트 방식에 한정되는 것은 아니며, 탑 게이트(Top Gate) 방식과 같이 다른 구조로 형성될 수도 있을 것이다.

또한, 제1기판(110)의 씰 영역에는 게이트 전극(GATE), 게이트 절연막(GI), 보호막(PAS) 및 픽셀(PXL) 층이 순차적으로 형성될 수 있으나, 이에 한정되는 것은 아니다.

이하의 도면 및 실시예에서는 하부기판인 제1기판(110)의 구조를 단순화하여 표시하기로 한다.

한편, 비표시영역에 배치되는 제2 컬럼 스페이서(224) 및 그를 따라서 형성되는 셀 갭 유지 패턴(226)으로서의 더미 안료 패턴은 하부기판인 제1기판(210) 상에 형성된 박막트랜지스터 영역 중에 금속과 ITO 접촉 영역과 같은 컨택 영역(Contact Area)을 피해서 형성되도록 함으로써, 셀 보상을 가능하게 하면서도 하부기판 박막트랜지스터 영역과의 기생용량 발생을 최소화함과 동시에, 누설 전류(Leakage Current) 형성을 배제할 수 있다.

즉, 더미 안료 패턴을 형성하기 위한 칼러 필터 마스크는 제1기판(210) 상에 형성된 박막트랜지스터 영역 중에 금속과 ITO 접촉 영역과 같은 컨택 영역(Contact Area)에는 더미 안료 패턴이 형성되지 않도록 설계될 수 있어야 한다.

도 4a는 본 발명의 다른 일 실시예에 의한 액정패널의 평면도이고, 도 4b는 도 4a의 C-C' 단면 구조를 도시한다.

도 4a와 같은 일 실시예에서는 가로방향으로 나열된 제2컬럼 스페이서(224)를 따라 가로방향으로 연장되는 밴드 형태로 더미 안료 패턴을 형성함으로써, 전체적으로 가로방향 스트라이프 형태의 더미 안료 패턴을 형성하는 것이다.

이 경우에도 도 3의 실시예와 유사하게, 기생용량 및 누설전류 발생을 방지하기 위하여, 가로방향 밴드 형태의 더미 안료 패턴 각각은 하부기판인 제1기판(210) 상에 형성된 박막트랜지스터 영역 중에서 금속과 ITO 접촉 영역과 같은 컨택 영역을 피해서 형성되도록 할 수 있다.

도 4b는 도 4a의 C-C' 단면을 도시하는 것으로서, 단면 구조는 비표시영역(NA)의 게이트 구동회로(D-IC) 영역에 제2 컬럼 스페이서(224)를 따라 가로방향으로 연장되는 더미 안료 패턴이 형성되어 있고, 표시영역(AA)의 제2기판(220)상에는 블랙매트릭스(BM), 오믹 컨택 패턴(OC) 및 공통전극(ITO) 등이 순차적으로 형성되어 있다.

도 4a 및 도 4b에서는 더미 안료 패턴이 블랙 매트릭스(BM)과 오믹컨택 패턴(OC) 사이에 형성된 것으로 도시되어 있으나 이에 한정되는 것은 아니며, 블랙 매트릭스와 공통전극 사이 또는 공통전극과 오믹 컨택 패턴 사이 등 셀 갭을 보상할 수 있는 한 어떠한 위치에 형성되어도 무방할 것이다.

다만, 표시영역의 칼러 필터 패턴에 대응되는 위치에 더미 안료 패턴을 형성하는 것이 제조 공정상 다소 유리할 수 있다.

도 4a 및 도 4b와 같은 실시예에서도 도 3의 실시예와 동일하게 상부기판인 제2기판(220)의 블랙 매트릭스(BM)와 오믹 컨택 패턴(OC) 또는 공통전극(ITO) 사이에 셀 갭 유지 구조(216)으로서의 더미 안료 패턴이 배치됨으로써 표시영역과 동등한 셀 갭을 유지시켜 주므로 기판 처짐에 의한 씰갭 무너짐 현상과 그에 따른 얼룩 현상이 발생하지 않게 된다.

도 5a 및 도 5b는 본 발명의 다른 일 실시예에 의한 액정패널의 평면도로서, 데이터 패드 반대편의 구조를 도시한다.

도 5a 및 도 5b에서는 게이트 구동회로 부근의 비표시 영역에 더미 안료 패턴을 형성한 도 3 및 도 4a 및 도 4b의 실시예와 달리, 기판 상하부 중 하나에 일반적으로 배치되는 데이터 구동회로 또는 데이터 패드(Data Pad)의 반대편에 셀 갭 보상 패턴이 형성된 실시예를 도시한다.

게이트 구동회로 영역보다는 덜하지만, 데이터 패드의 반대편에도 표시영역 과 씰패턴 사이의 비표시영역이 존재할 수 있으며 이 부분에서 셀 갭 보상이 완전하게 이루어지지 않음으로써, 전술한 바와 같은 셀 갭 보상 무너짐 현상이 발생할 수 있다.

따라서, 도 5a의 실시예에서는 데이터 패드의 반대측의 비표시영역, 더 구체적으로는 표시영역과 씰패턴 사이의 비표시영역에 하나 이상의 제2 컬럼 스페이서(224)를 형성하고, 세로방향으로 나열된 다수의 제2컬럼 스페이서(224)를 따라 세로방향 밴드 형태의 더미 안료 패턴을 형성하고 있다. 따라서, 전체적으로 데이터 패드 반대측에는 세로방향 스트라이프 형태를 가지는 셀 갭 유지 패턴(226)으로서의 더미 안료 패턴이 형성되어 있다.

한편, 도 5b의 실시예에서는 데이터 패드(510)의 반대측의 비표시영역, 더 구체적으로는 표시영역과 씰패턴 사이의 비표시영역에 하나 이상의 제2 컬럼 스페이서(224)를 형성하고, 가로방향으로 나열된 다수의 제2컬럼 스페이서(224)를 따라 가로방향 밴드 형태의 더미 안료 패턴을 형성하고 있다. 따라서, 전체적으로 데이터 패드 반대측에는 가로방향 스트라이프 형태를 가지는 셀 갭 유지 패턴(226)으로서의 더미 안료 패턴이 형성되어 있다.

도 5a 및 도 5b와 같은 실시예의 경우에는, 앞선 게이트 구동회로 영역의 실시예와 달리, 하부기판의 회로 컨택 영역이 존재하지 않으므로 회로 컨택 영역을 피하기 위한 설계는 필요치 않으며, 다만 기생용량을 최소화하기 위하여 셀 갭 보상이 가능한 최소한의 밀도 또는 개수로 제2컬럼 스페이서를 형성하고, 그 영역에 세로방향 또는 가로방향 스트라이프 형태의 더미 안료 패턴을 형성한다.

한편, 도 5a 및 도 5b에 d로 표시한 바와 같이, 셀 갭 유지 패턴(226)으로서의 더미 안료 패턴은 씰패턴(230) 가장자리로부터 100 내지 200μm 정도 이격된 위치까지 형성될 수 있다.

이와 같이 씰패턴 또는 블랙 매트릭스 가장자리로부터 일정 거리 이격된 위치까지만 더미 안료 패턴을 형성하는 것은 씰패턴이 더미 안료 패턴과 중첩되어(올라타서) 기판 합착시 씰패턴의 씰 기능을 상실할 우려를 방지하기 위한 것으로서, 상기 씰패턴으로부터 이격거리는 100 내지 200μm 거리에 한정되는 것은 아니며 액정패널의 크기 및 제조 공정상의 정밀도 등에 따라 가변적으로 정해질 수 있다.

또한, 유사한 이유로, 도 3 및 4a, 도 4b와 같이 게이트 구동회로 영역의 더미 안료 패턴 또한 좌우의 씰패턴 가장자리로부터 일정거리 이격되는 위치까지 형성될 수 있으며, 씰패턴으로부터의 이격거리는 100 내지 200μm일 수 있으나 이에 한정되는 것은 아니다.

도 6은 다른 일 실시예에 의한 셀 갭 유지 패턴을 포함하는 액정표시장치의 평면도이다.

도 6에 도시된 실시예에서는, 제2컬럼 스페이서(224)가 형성된 비표시 영역 전반에 걸쳐서 넓게 셀 갭 유지 패턴(226)으로서의 더미 안료 패턴을 형성한 것이다.

여기서 "비표시 영역의 전반"이라 함은 앞서 도 3 내지 도 5b의 실시예와 같이 비표시 영역의 제2컬럼 스페이서(224)을 따라 스트라이프 형태로 형성되는 셀 갭유지 패턴과 구분하기 위한 것으로, 제2컬럼 스페이서(214)가 형성된 비표시 영역의 상당부분을 넓게 한정하는 것으로 이해되어야 할 것이다.

도 6에서는 제2컬럼 스페이서(224) 전체를 덮도록 직방형 또는 정방형으로 더미 안료 패턴이 형성된 예를 도시하고 있으나, 반드시 이러한 형상에 한정되는 것은 아니며 제2컬럼 스페이서(224)를 포함하는 비표시 영역의 전반에 더미 안료 패턴을 형성할 수 있는 한 그 형태는 변화될 수 있을 것이다.

도 6과 같은 실시예에서는 셀 갭보상 기능은 충분히 예상할 수 있으나, 앞선 스트라이프 형태의 더미 안료 패턴에 비하여 하부기판과의 기생용량이 증가할 수 있다.

도 7은 다른 일 실시예에 의한 셀 갭 유지 패턴을 포함하는 액정표시장치의 평면도이다.

도 7에 도시된 실시예에서는, 다수의 제2컬럼 스페이서를 따라 형성되는 스트라이프 형태로 배치되거나(도 3 내지 5b), 데2컬럼 스페이서가 형성된 비표시 영역 전반에 걸쳐 더미 안료 패턴을 형성(도 6)하는 것이 아니라, 제2컬럼 스페이서(224)가 위치하는 부분에만 국부적으로 셀갭 유지 패턴(226)으로 더미 안료 패턴을 형성하는 것이다. 즉, 도 7에서 제2컬럼 스페이서(224)의 위치에만 사각형 또는 원형 등으로 국부적으로 셀갭 유지패턴(226)인 더미 안료 패턴을 형성한다.

도 7의 실시예는 앞선 실시예와 비교할 때 하부기판과의 기생용량을 최소화할 수있으나, 셀 갭보상 기능이 다소 떨어지고, 더미 안료 패턴 형성을 위한 마스크 제작 또는 수리(Repair)가 상대적으로 복잡하다는 특징이 있다.

도 8은 도 3 및 도 4a, 도 4b에 의한 실시예에서 셀 갭 유지 패턴이 회로 컨택 영역을 피해서 형성되는 구조를 도시한다.

제1기판(210) 상에 형성된 게이트 구동회로(212)는 각 게이트 라인에 순차적으로 스캔 펄스를 출력하기 위해 서로 종속적으로 연결된 다수의 스테이지들로 구성된 다수의 쉬프트 레지스터를 구비하며, 다수의 스테이지들은 스캔 펄스를 순차적으로 출력하여 액정 표시 패널의 게이트 라인들을 순차적으로 스캐닝한다.

이러한 게이트 구동회로는 쉬프트 레지스터가 내장되는 별도의 게이트 드라이버 집적회로(Gate Driver IC D-IC)로 형성되며, 도 8과 같이 다수의 시프트 레지스트가 형성되는 부분 이외에 인접한 회로의 금속과 공통전극(ITO)가 인접 또는 접촉하는 회로 접촉 영역(도 8의 810, 820으로 표시)을 포함한다.

전술한 셀 갭 유지 패턴으로서의 더미 안료층이 이러한 회로 접촉 영역 상에 형성되는 경우에는 게이트 구동회로의 박막트랜지스터 사이에서 기생용량이 발생할 수 있고, 더 나아가 회로 접촉 영역에서 누설 전류가 발생할 가능성이 있다.

따라서, 본 실시예에서는 도 8에서와 같이 게이트 구동회로의 회로 접촉 영역(810, 820)을 피해서 셀 갭 유지 패턴(226)으로서의 더미 안료 패턴이 형성되도록 마스크를 제작하게 되는 것이다.

물론, 회로 접촉 영역이 없는 비표시 영역에는 셀 갭을 유지할 수 있는 최소한의 밀도를 가지도록 임의로 제2컬럼 스페이서(224)를 배치하고, 전술한 바와 같은 더미 안료 패턴을 형성하게 된다.

도 9는 본 명세서의 일 실시예에 의한 액정표시장치의 액정패널 제조 공정을 도시하는 흐름도이다.

우선, 표시영역에 다수의 박막트랜지스터(TFT)가 형성되고, 비표시 영역에는 게이트 구동회로가 형성되며, 가장자리에는 씰패턴이 형성된 하부기판으로서의 제1기판을 제조한다(S910). 물론, 상기 씰패턴은 반드시 하부기판인 제1기판상에 형성될 필요는 없으며 상부기판인 제2기판상에 형성될 수도 있다.

상기 씰패턴은 열경화성 수지로 이루어진 씰런트(sealant)에 소정의 유리 섬유(glass fiber)를 혼합해서 사용할 수 있으나 그에 한정되는 것은 아니다.

한편, 상기 S910과 동시 또는 그를 전후하여, 상부기판으로서의 제2기판을 형성(S920)하게 되며, 제2기판 제조공정을 세부적으로 기재하면, 씰패턴 부분을 제외한 표시영역 및 비표시 영역에 걸쳐 블랙 매트릭스(BM)를 형성(S922)하고, 표시영역에는 R, G, B 칼러 필터층을 형성(S924)하며, 비표시 영역 중전체 또는 일부에는 전술한 실시예와 같은 셀 갭 유지 패턴으로서의 더미 안료 패턴층을 형성(S926)한다. 그 다음으로, 공통전극(ITO)를 형성(S928)하고, 표시영역의 셀 갭부분에는 다수의 제1컬럼 스페이서를, 비표시 영역의 일부 또는 전부에는 다수의 제2컬럼 스페이서를 형성(S929)한다.

물론, 상기 제1컬럼 스페이서나 제2컬럼 스페이서는 반드시 상부기판인 제2기판에 형성될 필요는 없으며 경우에 따라서 하부기판인 제1기판에 형성될 수도 있을 것이며, 크게 알코올 등에 스페이서를 혼합하여 분사하는 습식 산포법과 스페이서만을 산포하는 건식 산포법 등을 이용하여 형성될 수 있다.

전술한 바와 같이, 씰패턴 및 제1/제2 컬럼 스페이서는 반드시 어느 한 기판에 형성될 필요는 없으며, 예를 들면 씰패턴과 컬럼 스페이서는 서로 다른 기판에 형성하며, 씰패턴은 비교적 평탄화 특성이 좋은 제 2 기판 상에, 스페이서는 하부 기판을 이루는 제 1 기판 상에 형성할 수 있을 것이다.

또한, 제1컬럼 스페이서와 제2컬럼 스페이서는 동일 공정에서 동일 물질로 형성될 수 있으며, 이러한 경우 별도의 공정 추가가 필요하지 않다.

이 때 칼러필터층 형성 단계인 S924와 더미 안료패턴층 형성단계인 S926은 하나의 마스크(Mask)로 동시에 수행될 수 있으나, 이에 한정되는 것은 아니고 순차적으로 진행될 수도 있을 것이다.

물론, 전술한 실시예 들에서와 같이, 더미 안료 패턴층은 게이트 구동회로측 또는 데이터 패드 반대편과 같은 비표시 영역에 있는 다수의 제2컬럼 스페이서와 관련하여 형성되며, 세로/가로 스트라이프 형태나 비표시영역 전반을 덮는 형태 또는 제2컬럼 스페이서 부분에만 국부적으로 형성되는 등 다양한 방식으로 구현될 수 있다.

다음으로, 단계 S910 및 단계 S920에 따라 형성된 제1기판 및제2기판을 합착하고(S930), 합착된 패널을 셀단위로 절단한다(S940).

그 다음으로, 절단된 패널의 양 기판 사이에 진공 주입법 등을 이용하여 액정을 주입하며(S950), 액정 주입 후 액정주입구를 봉인(S960)함으로써 액정 패널의 제조가 완료된다.

물론, 그 이후에 액정셀 표면에 편광판을 부착하고, 데이터 구동회로 등을 액정패널과 별도의 기판에 제작하여 부착하는 공정 등이 추가될 수 있을 것이다.

이상에서 설명한 바와 같은 실시예들에 의하면, 제2기판의 비표시 영역의 전 부 또는 일부에 셀 갭 유지 패턴을 형성함으로써, 비표시 영역에서의 셀 갭을 일정하게 유지할 수 있고, 따라서 셀 갭 무너짐에 따른 얼룩 발생 문제를 방지할 수 있다.

특히, 셀 갭 유지 패턴으로서 더미 안료 패턴을 이용함으로써, 칼러 필터 형성 공정 도중에 셀 갭 유지 패턴을 형성시킬 수 있어서 공정상 유리하다.

또한, 비표시 영역에 배치된 제2컬럼 스페이서를 따라 스트라이프 형태의 더미 안료 패턴을 형성함으로써, 셀 갭 유지 기능을 보유하면서도 하부기판의 박막트랜지스터 사이의 기생용량이 발생되는 문제를 최소화 함과 동시에, 더미 안료 패턴을 게이트 구동회로의 접촉 영역을 피하여 형성함으로써 누설 전류의 발생을 최소화 한다는 효과가 있다.

이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합되거나 결합되어 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다.

또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용 어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

도 1은 본 명세서의 일 실시예가 적용되는 액정표시장치의 평면도 일부로서, 도 1a는 회로를 도 1b는 전체적인 구조, 도 1c는 단면 구조를 도시하며,

도 2는 본 발명의 일 실시예에 의한 액정표시 장치의 평면도이며,

도 3은 도 2의 실시예에 의한 액정패널의 B-B'단면을 도시하며,

도 4a는 본 발명의 다른일 실시예에 의한 액정패널의 평면도이고, 도 4b는 도 4a의 C-C' 단면 구조를 도시하며,

도 5는 도 5a 및 도 5b는 본 발명의 다른일 실시예에 의한 액정패널의 평면도이며,

도 6및 도 7은 다른일 실시예에 의한셀 갭 유지 패턴을 포함하는 액정표시장치의 평면도이며,

도 8은 도 3 및 도 4에 의한 실시예에서 셀 갭 유지 패턴이 회로 컨택 영역을 피해서 형성되는 구조를 도시하며,

도 9는 본 명세서의 일 실시예에 의한 액정표시장치의 액정패널 제조 공정을 도시하는 흐름도이다.

Claims (13)

1. 일정간격 이격되고, 각각이 표시영역과 비표시영역을 포함하는 제1 기판 및 제2 기판;

   상기 제1 및 제2 기판 사이에 개재되는 액정층;

   상기 제1 및 제2 기판 사이의 상기 비표시영역에 위치하는 씰패턴;

   상기 제1 기판의 상기 비표시영역에서 상기 씰패턴과 상기 표시영역 사이에 위치하는 구동회로;상기 제1 기판의 상기 표시영역에 배치되는 다수의 박막 트랜지스터;

   상기 제 1 및 제 2 기판 사이의 상기 표시영역에서 상기 다수의 박막 트랜지스터와 중첩되도록 위치하는 다수의 제 1 컬럼 스페이서;

   상기 제1 및 제2 기판 사이의 상기 비표시영역에서 상기 구동회로와 중첩하도록 상기 씰패턴과 상기 표시영역 사이에 위치하는 다수의 제 2 컬럼 스페이서;

   상기 제2 기판의 표시 영역에서 상기 다수의 제1 컬럼 스페이서 각각과 상기 제2 기판 사이에 위치하며, 상기 제 2 기판 상에 순차적으로 배치되는 블랙 매트릭스, 칼러필터 및 공통전극; 및

   상기 제2기판의 비표시 영역에서 상기 다수의 제2 컬럼 스페이서와 상기 제2 기판 사이에 위치하며, 상기 제 2 기판 상에 순차적으로 배치되는 상기 블랙 매트릭스, 셀 갭 유지 패턴 및 상기 공통전극을 포함하며,

   상기 제1 기판과 상기 제2 기판 사이의 셀 갭이 동일하게 되도록, 상기 칼러필터와 상기 셀 갭 유지패턴은 동일한 높이를 갖고, 상기 제1 컬럼 스페이서와 상기 제2 컬럼 스페이서는 동일한 높이를 갖는 것을 특징으로 하는 액정표시장치.
2. 제1항에 있어서,

   상기 셀 갭 유지 패턴은 더미(Dummy) 안료 패턴인 것을 특징으로 하는 액정표시장치.
3. 삭제
4. 제2항에 있어서,

   상기 더미 안료 패턴은 상기 제1기판에 형성된 게이트 구동회로의 접촉영역(Contact Area) 이외의 영역에 형성되는 것을 특징으로 하는 액정표시장치.
5. 제2항에 있어서,

   상기 더미 안료 패턴은 비표시영역에 형성된 제2 컬럼 스페이서의 가로 또는 세로배열을 따라 형성되는 스트라이프 구조인 것을 특징으로 하는 액정표시장치.
6. 제1항, 제2항, 제4항 및 제5항 중 하나의 항에 있어서,

   상기 액정표시장치는 게이트-인-패널(GIP) 방식이며, 상기 셀 갭 유지패턴이 형성되는 영역은 상기 비표시 영역 중 게이트 구동 회로 영역인 것을 특징으로 하는 액정표시장치.
7. 제1항, 제2항, 제4항 및 제5항 중 하나의 항에 있어서,

   상기 셀 갭 유지패턴이 형성되는 영역은 상기 비표시 영역 중 데이터 패드 반대편 영역인 것을 특징으로 하는 액정표시장치.
8. 제1항, 제2항, 제4항 및 제5항 중 하나의 항에 있어서,

   상기 셀 갭 유지 패턴은 상기 씰패턴 또는 블랙 매트릭스 가장자리로부터 100 내지 200마이크론 이격된 위치까지 형성되는 것을 특징으로 하는 액정표시장치.
9. 제2항에 있어서,

   상기 더미 안료 패턴은 상기 칼러 필터와 동일한 재료로 형성되는 것을 특징으로 하는 액정표시장치.
10. 제2항에 있어서,

    상기 더미 안료 패턴은 상기 제2컬럼 스페이서가 존재하는 영역 전반에 걸쳐 형성되는 것을 특징으로 하는 액정표시장치.
11. 제2항에 있어서,

    상기 더미 안료 패턴은 상기 제2컬럼 스페이서 위치에만 국부적으로 형성되는 것을 특징으로 하는 액정표시장치.
12. 삭제
13. 삭제

Images