[go: up one dir, main page]

KR101603899B1 - 시닝된 반도체 웨이퍼 및 반도체 웨이퍼를 시닝하는 방법 - Google Patents

시닝된 반도체 웨이퍼 및 반도체 웨이퍼를 시닝하는 방법 Download PDF

Info

Publication number
KR101603899B1
KR101603899B1 KR1020090077418A KR20090077418A KR101603899B1 KR 101603899 B1 KR101603899 B1 KR 101603899B1 KR 1020090077418 A KR1020090077418 A KR 1020090077418A KR 20090077418 A KR20090077418 A KR 20090077418A KR 101603899 B1 KR101603899 B1 KR 101603899B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
width
support structure
rim
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020090077418A
Other languages
English (en)
Other versions
KR20100029699A (ko
Inventor
마이클 제이. 세돈
Original Assignee
세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 filed Critical 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Publication of KR20100029699A publication Critical patent/KR20100029699A/ko
Application granted granted Critical
Publication of KR101603899B1 publication Critical patent/KR101603899B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

시닝된 반도체 웨이퍼 및 상기 반도체 웨이퍼를 시닝하는 방법이 개시된다. 반도체 웨이퍼는, 상기 반도체 웨이퍼의 후면의 중앙 영역에서 캐비티를 형성하기 위해 그것의 후면으로부터 시닝된다. 캐비티를 형성하는 것은 또한 반도체 웨이퍼의 주변 영역에서 링 지지 구조를 형성한다. 링 지지 구조는 내부 에지 및 외부 에지를 포함한다. 내부 에지는 경사질 수 있거나, 계단식 형상을 가질 수 있다.
반도체 웨이퍼 시닝, 링 지지 구조, 계단식 구조, 그라인더, 캐비터, 다이싱 테이프

Description

시닝된 반도체 웨이퍼 및 반도체 웨이퍼를 시닝하는 방법{THINNED SEMICONDUCTOR WAFER AND METHOD OF THINNING A SEMICONDUCTOR WAFER}
본 발명은 일반적으로 반도체 웨이퍼들에 관한 것이며, 더욱 특정하게는 시닝된(thinned) 반도체 웨이퍼들에 관한 것이다.
반도체 컴포넌트 제조자들은 그들의 제조 비용을 줄이면서 그들의 제품들의 성능을 개선하기 위해 지속적으로 노력하고 있다. 당해 기술분야에 속한 자는, 개별적인 반도체 디바이스들 및 집적 회로들과 같은 집적화된 반도체 디바이스들이 반도체 웨이퍼들로부터 제작되고, 그러고 나서 반도체 칩들을 생산하기 위해 싱귤레이트(singulate)되거나 다이싱(dice)되는 것을 알고 있다. 반도체 웨이퍼들은 그로부터 반도체 디바이스들이 제조되고 그들의 제조 동안 구조적 지지를 제공하는 기판들로서 서빙(serve)된다. 적절한 구조적 지지를 위해, 반도체 웨이퍼들은 전형적으로 최소 두께를 가지며, 이 최소 두께 이하에서는 특히 제조 환경에서 상기 웨이퍼가 뒤틀리고(warp) 쉽게 손상입게 된다. 그러나 많은 애플리케이션들에서 더 두꺼운 반도체 웨이퍼들은 디바이스의 성능을 상당히 저하한다. 디바이스 성능이 이슈가 될 때, 반도체 컴포넌트 제조자들은 그들이 반도체 디바이스들의 제조 비용을 증가시키더라도 그들이 반도체 디바이스들에게 주는 성능의 이익들을 이용하기 위해 시닝된 반도체 웨이퍼들을 사용한다. 반도체 웨이퍼들을 시닝하기 위한 기술들은 웨이퍼 접착(bonding), 강고한(rigid) 지지 시스템의 이용, 그리고 반도체 웨이퍼를 백 그라인딩하는 것을 포함한다. 웨이퍼 접착 기술들은 반도체 컴포넌트들의 제조 비용을 많이 증가시켰고, 강고한 지지 시스템들은 반도체 컴포넌트들의 제조 과정에서 이용되는 화학 물질들 및 온도들을 견딜 수 없다. 백 그라인딩 기술들은 비싸고, 반도체 웨이퍼들에 손상을 입힐 수 있다. 도 1은 종래 기술인, 백 그라인딩 기술을 이용하여 반도체 웨이퍼(10)의 주변 영역(14)으로부터 형성된 링 지지 구조(12)를 포함하는 반도체 웨이퍼(10)의 등척도(isometric view)이다. 링 지지 구조(12)는 내부 에지(18), 외부 에지(20), 그리고 림(rim) 표면(22)을 포함하는 립(lip: 16)을 포함하고, 여기서 림 표면(22)은 반도체 웨이퍼(10)의 후면의 주변 부분일 수 있다. 캐비티(24)는 반도체 웨이퍼(10)의 후면으로부터 반도체 웨이퍼(10)의 몸통(body)의 중앙 영역(28)으로 연장되고, 림 표면(22)으로부터 거리(32)만큼 떨어져 위치한 경계 표면(30)을 포함한다. 거리(32)는 도 2에 추가적으로 도시된다. 따라서 캐비티(24)는 내부 에지(18) 및 경계 표면(30)에 의해 경계 지어진다. 금속화 층(35)은 경계 표면(30), 내부 에지(18), 및 림 표면(22) 상에 형성된다. 그라인딩 후에, 림 표면(22) 상의 금속화 층(35)의 부분은 남는다.
도 2는 경계 표면(30) 및 림 표면(22) 위에 놓인 금속화 층(35)의 부분에 다이싱 테이프(36)를 부착한 후 도 1의 절단선 2-2를 따라 취해진 링 지지 구조(12) 를 갖는 반도체 웨이퍼(10)의 단면도이다. 도 2에 도시된 것은, 앞 또는 주 표면(34), 중앙 영역(28), 주변 영역(14), 립(16), 그리고 반도체 웨이퍼(10)로 연장되는 캐비티(24)를 포함하는 반도체 웨이퍼(10)이다. 내부 에지(18)는 경계 표면(30)에 수직이고, 림 표면(22)은 실질상 경계 표면(30)에 평행하며, 내부 에지(18)는 실질상 외부 에지(20)에 평행하고, 그리고 립(16)의 폭(37)은 실질상 일정함을 주목해야 한다. 캐비티(24)를 형성한 후에, 다이싱 테이프(36)는 림 표면(22) 위에, 그리고 경계 표면(30) 위에 놓인 금속화 층(35)에 부착된다. 경계 표면(30)에 수직인 내부 에지(18)를 포함하는 립(16)을 형성하는 것의 결점은, 테이프(36)가 내부 에지(18) 및 경계 표면(30)이 만나는 영역들에서 금속화 층(35)의 부분들에 접착을 못하는 것, 시닝된 반도체 웨이퍼(10)의 안정성을 감소시키는 갭(38)을 남기는 것이다. 다음의 단계에서(미도시), 그라인딩 휠은 립(16)을 시닝하기 위해 사용된다. 경계 표면(30)에 수직하는 립(16)의 내부 에지(18)를 형성하는 것의 다른 결점은, 그라인딩 휠이 립(16)을 시닝하는 단계 동안 후면 금속화 층(미도시)의 넓은 영역에 동시에 접하여, 그에 의해 그라인딩 휠의 셀프 드레싱(self dressing)을 방해하여 그라인딩 휠에 로딩을 증가시키고 (load up), 그라인딩 커런트(current)를 증가시키고, 그리고 반도체 웨이퍼(10)에 스트레스들을 생성한다는 것이다. 이러한 결점들을 완화하기 위한 방법은 큰 그릿(grit) 그라인딩 휠들을 사용했다. 그러나 큰 그릿 그라인딩 휠들은 그라인드 될 수 있는 링 지지 구조에 전체 높이를 제한한다. 또한, 더 큰 그릿 그라인딩 휠들은 반도체 웨이퍼(10)의 후면을 스크랫치하거나 손상을 입히는 더 큰 입자들을 생성한다. 더 큰 그릿 그라인딩 휠들은 또한 반도체 웨이퍼들의 증가된 파손을 초래하는 반도체 웨이퍼들을 깎아낸다(chip). 경계 표면(30)에 수직한 내부 에지(18)를 포함하는 립(16)을 형성하는 것의 다른 결점들은, 그라인딩 휠에 증가된 진동 및 마모(wear)에 놓이게 된다는 것과, 현탁액(slurry) 및 물이 링 지지 구조(12)의 구석들에서 막히게 하는 것이고, 이는 현탁액(slurry) 및 물이 그라인딩 휠 주변으로 흐르지 못하기 때문이다.
따라서, 시닝된 반도체 웨이퍼 및 반도체 웨이퍼를 시닝하는 방법을 취하는 것은 장점이 될 것이다. 구현하기 위한 비용을 효율적으로 할 수 있는 방법은 추가적인 장점이 될 것이다.
일반적으로, 본 발명은 반도체 컴포넌트들의 제조를 위해 반도체 웨이퍼를 시닝하는 것에 이용되기 적합한 링 지지 구조를 형성하는 방법을 제공한다. 본 발명의 일 실시예에 따라서, 링 지지 구조는 반도체 웨이퍼의 주변 부분으로부터 형성되고, 여기서 링 지지 구조는 림 또는 반도체 웨이퍼의 표면을 비-직각이게 만드는 에지를 포함하는 립을 포함한다. 립의 에지는 경사진 형상, 계단식 형성 등을 포함할 수 있다. 링 지지 구조는 또한 에지 지지 구조로 지칭된다.
도 3은 본 발명의 일 실시예에 따른 반도체 웨이퍼(100)의 주변 영역(104)으로부터 형성된 링 지지 구조(102)를 포함하는 반도체 웨이퍼(100)의 등척도이다. 링 지지 구조(102)는 경사진(beveled) 또는 테이퍼진(tapered) 내부 에지(108), 외부 에지(110), 그리고 림 표면(103)을 포함하는 립(106)을 포함하고, 그리고 림 표면(103)은 반도체 웨이퍼(100)의 후면의 주변 부분일 수 있다. 경사진 또는 테이퍼진 내부 에지(108)는 또한 경사진 부분 또는 경사진 구조로 지칭된다. 캐비티(114)는 그것의 백 표면으로부터 반도체 웨이퍼(100)의 몸통(body)의 중앙 영역(116)으로 연장되고, 림 표면(103)으로부터 거리(120)만큼 떨어져 위치하는 경계 표면(118)을 포함한다. 거리(120)는 도 4에서 추가적으로 도시된다. 따라서, 캐비티(114)는 경사진 또는 테이퍼진 에지(108) 및 경계 표면(118)에 의해 경계 지어진다. 림 표면(103)에서의 립(106)의 부분은 림 지지 부분 또는 림 지지 구 조(102)의 지지 부분으로 지칭됨을 주목해야 한다. 마찬가지로, 경계 표면(118) 주변의 립(106)의 부분, 그리고 림 표면(103) 및 경계 표면(118) 사이의 립(106)의 부분들은 림 지지 부분들 또는 림 지지 구조(102)의 지지 부분들로 지칭된다. 바람직하게는, 림 지지 부분들의 폭들은 서로 상이하다. 예를 들어, 경계 표면(118) 주변의 림 지지 부분의 폭은 림 표면(103) 주변의 림 지지 부분의 폭보다 크고, 경계 표면(103) 및 림 표면(118) 사이의 림 지지 부분들의 폭들보다 크다. 따라서, 경계 표면(118) 주변의 캐비티(114)의 직경은 림 표면(103) 주변의 캐비티(114)의 직경보다 작다. 캐비티(114)의 직경은 도 4를 참조하여 추가적으로 도시된다.
도 4는 다이싱 테이프(130)가 림 표면(103), 테이퍼진 내부 에지(108), 및 경계 표면(118)에 부착되고 난 후에 도 3의 절단선 4-4를 따라 취해진 반도체 웨이퍼(100)의 단면도이다. 도 4에 도시된 것은, 앞(front) 또는 주(major) 표면(124), 중앙 영역(116), 주변 영역(104), 립(106), 및 그것의 후면으로부터 반도체 웨이퍼(100)로 연장되는 캐비티(114)를 포함하는 반도체 웨이퍼(100)이다. 그라인딩 휠은 경사진 또는 테이퍼진 내부 에지(108)를 형성하기 위해 사용될 수 있다. 경사진 또는 테이퍼진 내부 에지(108)는 경계 표면(118)과의 각을 수직되지 않게 하고, 림 표면(103)이 실질상 경계 표면(118)에 평행하다는 것에 주목해야 한다. 림 표면(103)에서의 립(106)의 폭, 즉 림 표면(103)에서의 림 지지 부분의 폭은 참조 문자(132)에 의해 식별된다. 경계 표면(118)에서의 립(106)의 폭, 즉 경계 표면(118)에서의 림 지지 부분의 폭은 참조 문자(136)에 의해 식별되고, 림 표면(103) 및 경계 표면(118) 사이의 부분에서의 립(106)의 폭, 즉 경계 표면(118) 및 림 표면(103) 사이의 림 지지 부분의 폭은 참조 문자(134)에 의해 식별된다. 립(106)의 내부 에지(108)가 경사졌기 때문에, 폭(136)은 폭(134)보다 크고, 폭(134)은 폭(132)보다 크다. 화살표(D103)에 의해 식별되는 림 표면(103) 주변의 캐비티(114)의 직경은 화살표(D118)에 의해 식별되는 경계 표면(118) 주변의 캐비티(114)의 직경보다 크다는 것에 주목해야 한다. 다이싱 테이프(130)는 림 표면(103), 경사진 또는 테이퍼진 내부 에지(108), 그리고 경계 표면(118)에 부착된다. 립(106)을 경사지게 하는 것은, 그것이 다이싱 테이프(130) 및 반도체 웨이퍼(100) 사이의 에어 갭(air gap)을 실질상 감소시키거나 제거할 수 있기 때문에 이롭다. 또한, 그것은 드레싱 간격을 증가시키는 그라인딩 휠의 리딩(leading) 에지 상에 그라인딩 휠 마모(wear)를 개선시키고, 오염(contamination)을 감소시키는 웨이퍼의 에지 주변의 물 흐름 특성들을 개선시킨다.
도 5는 본 발명의 다른 실시예에 따른 반도체 웨이퍼(150)의 부분 영역(154)으로부터 형성된 링 지지 구조(152)를 포함하는 반도체 웨이퍼(150)의 등척도이다. 링 지지 구조(152)는 계단식 내부 에지(158), 외부 에지(160), 그리고 림 표면(162)을 포함하는 립(156)을 포함하고, 림 표면(162)은 반도체 웨이퍼(150)의 후 표면의 주변 부분일 수 있다. 계단식 내부 에지(158)는 각각이 수평 표면 및 수직 표면을 포함하는 다수의 계단들(164)을 포함하고, 계단식 구조로 지칭될 수 있다. 캐비티(166)는 그것의 후 표면으로부터 반도체 웨이퍼(150)의 몸통의 중앙 영역(168)으로 연장되고, 림 표면(162)으로부터 거리(172)만큼 떨어져 위치된 경계 표면(170)을 포함한다. 따라서, 캐비티(166)는 경사진 또는 계단식 에지(158) 및 경계 표면(170)에 의해 경계 지어진다. 림 표면(162)에서의 립(156)의 부분은 림 지지 부분 또는 림 지지 구조(152)의 지지 부분으로 지칭됨을 주목해야 한다. 마찬가지로, 경계 표면(170) 주변의 립(156)의 부분, 그리고 림 표면(162) 및 경계 표면(170) 사이의 립(156)의 부분들은 림 지지 부분들 또는 림 지지 구조(152)의 지지 부분들로 지칭된다. 바람직하게는, 림 지지 부분들의 폭들은 서로 상이하다. 예를 들어, 경계 표면(170) 주변의 림 지지 부분의 폭은 림 표면(162) 주변의 림 지지 부분의 폭보다 크고, 경계 표면(170) 및 림 표면(162) 사이의 림 지지 부분들의 폭들보다 크다. 따라서, 경계 표면(170) 주변의 캐비티(166)의 직경은 림 표면(162) 주변의 캐비티(166)의 직경보다 작다. 캐비티(166)의 직경들은 도 6을 참조하여 추가적으로 도시된다.
도 6은 다이싱 테이프(176)를 림 표면(162), 계단식 내부 에지(158), 그리고 경계 표면(170)에 부착되고 난 후, 도 6의 절단선 6-6을 따라 취해진 반도체 웨이퍼(150)의 단면도이다. 도 6에서 도시된 것은, 앞 또는 주 표면(174), 중앙 영역(168), 주변 영역(154), 립(156), 그리고 그것의 후면으로부터 반도체 웨이퍼(150)로 연장되는 캐비티(166)를 포함하는 반도체 웨이퍼(150)이다. 그라인딩 휠은 경사진 또는 테이퍼진 내부 에지(158)를 형성하기 위해 사용될 수 있다. 림 표면(162)에서의 립(156)의 폭은 참조 문자(182)에 의해 식별되고, 경계 표면(170)에서의 립(156)의 폭은 참조 문자(190)에 의해 식별된다. 예를 들어 림 표면(162) 및 경계 표면(170) 사이의 계단들의 폭들과 같은 치수(dimension)는 참조 문자 들(184, 186, 188)에 의해 식별된다. 립(156)의 내부 에지(158)는 계단화되기 때문에, 폭(190)은 폭(188)보다 크고, 폭(188)은 폭(186)보다 크며, 폭(186)은 폭(184)보다 크고, 그리고 폭(184)은 폭(182)보다 크다. 바람직하게는, 다수의 계단들의 각각의 계단은 상기 다수의 계단들의 다른 계단들과 상이한 폭을 갖는다. 다수의 계단들(164)의 하나 이상의 계단들의 폭들은 그라인딩 휠의 직경보다 크다. 화살표(D162)에 의해 식별되는 림 표면(162) 주변의 캐비티(166)의 직경은 화살표(D170)에 의해 식별되는 경계 표면(170) 주변의 캐비티(166)의 직경보다 크다는 것을 주목해야 한다. 다이싱 테이프(176)는 림 표면(162), 계단식 내부 에지(158), 그리고 경계 표면(170)에 부착된다. 립(156)을 계단화하는 것은, 그것이 다이싱 테이프(176) 및 반도체 웨이퍼(150) 사이의 에어 갭을 실질상 감소시키거나 제거하기 때문에 이익이 된다. 또한, 그것은 드레싱 간격을 증가시키는 그라인딩 휠의 리딩 에지 상의 그라인딩 휠 마모를 개선시키고, 웨이퍼의 이지 주변의 물 흐름 특성들을 개신시켜 그에 의해 오염을 감소시킨다.
도 7은 반도체 웨이퍼(150)의 주변 영역(154)으로부터 링 지지 구조(152)를 형성하는 그라인딩 휠(202)을 포함하는 그라인더(200)의 단면도이다. 더욱 특정하게는, 도 7은 계단식 내부 에지(158)의 형성을 도시한다. 그라인딩 휠(202)은 반도체 웨이퍼(150)의 후 표면에 압력이 가해지면서 화살표(204)에 의해 표시된 방향으로 회전한다. 또한, 그라인딩 휠(202)은 계단식 내부 에지(158) 및 캐비티(166)를 형성하기 위해 측방으로 움직여지고, 즉 림 표면(162) 또는 주 표면(174)에 실 질상 평행한 방향으로 움직여진다. 바람직하게는, 그라인더(200)는 그라인딩 휠(202)을 움직이도록 프로그래밍된다. 계단식 내부 에지 또는 계단식 구조(158)의 하나 이상의 계단들은, 그라인딩 휠이 일 계단을 만들기 위해 일 거리만큼 움직이고, 다른 계단을 만들기 위해 상기 일 거리보다 작은 다른 거리만큼 그 측방으로 움직임으로써 형성될 수 있다. 이것은 각각의 순차적인 계단의 형성을 위한 측방 거리(laterally distance)가 이전의 계단의 형성을 위한 측방의 거리보다 작은, 각각의 연속하는 단계를 반복한다. 계단식 내부 에지(158)에서의 계단들의 개수는 반도체 컴포넌트 제조자에 의해 선택되는 파라미터이다. 참조 문자(169)에 의해 식별되는 사선-그어진 부분은 그라인딩 프로세스 동안 그라인딩 휠(202)에 의해 제거될 반도체 재료를 나타냄을 주목해야 한다. 경계 표면(170)은 도 7에서 도시된 그라인딩 프로세스의 시점에서 형성되지 않았기 때문에, 그것은 점선에 의해 식별되었다.
도 8은 반도체 웨이퍼(220)의 주변 영역(227)으로부터 링 지지 구조(226)를 형성하는 그라인더(200)의 단면도이다. 더욱 특정하게, 도 8은 림 표면(230)을 포함하는 립(228)을 포함하는 링 지지 구조(226)의 형성을 도시한다. 그라인더(200)는 그라인딩 휠(202)이 경계 표면(224)을 포함하는 캐비티(222)를 형성하기 위해, 그리고 림 지지 구조(226)를 형성하기 위해 반도체 웨이퍼(220)로 회전하며 내려가도록(spiral down) 프로그래밍된다. 경계 표면(224)은 도 8에서 도시된 그라인딩 프로세서의 시점에서 형성되지 않았기 때문에, 그것은 점선으로 식별되었다. 이러한 실시예에서, 반도체 웨이퍼(220)에서 형성된 캐비티(222)의 직경은 그라인딩 휠 이 반도체 웨이퍼(220)로 회전하기 때문에 감소한다. 따라서, 화살표(D230)에 의해 식별되는 림 표면(230) 주변의 캐비티(222)의 부분의 직경은 화살표(D224)에 의해 식별되는 경계 표면(224) 주변의 캐비티(222)의 부분의 직경보다 크고, 반면에 화살표(W230)에 의해 식별되는 림 표면(230) 주변의 림 지지 구조(226)의 부분의 폭은 화살표(W234)에 의해 식별되는 경계 표면(224) 주변의 림 지지 구조(226)의 부분의 폭보다 작다. 참조 문자(234)에 의해 식별되는 사선-그어진 부분은 그라인딩 프로세스 동안 그라인딩 휠(202)에 의해 제거될 반도체 재료를 나타내고, 그러나 도 8에서 도시된 그라인딩 프로세스의 시점에서는 제거되지 않았음을 주목해야 한다.
특정 바람직한 실시예들 및 방법들이 여기서 개시되었지만, 당해 기술분야에 속한 자에게는 앞서 설명된 명세서 내용으로부터 이러한 실시예들 및 방법들의 변형들 또는 변경들이 본 발명의 사상 및 범위를 벗어남이 없이 이루어질 수 있음이 명백할 것이다. 본 발명은 첨부된 청구항들 및 적용 가능한 법의 규칙들 및 원칙들에 의해 필요한 정도까지만 제한되어야 함이 의도된다.
본 발명은 첨부된 도면과 함께 다음 상세한 설명을 읽음으로 잘 이해될 수 있을 것이며, 도면에서 동일한 참조 번호는 동일한 엘리먼트들(elements)을 나타내고, 여기에서:
도 1은 종래 기술인 링 지지 구조를 포함하는 반도체 웨이퍼의 등척도이다.
도 2는 제조의 다음 단계(stage)에서 도 1의 절단선 2-2에 따라 취해진 도 1의 반도체 웨이퍼의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 경사진(beveled) 링 지지 구조를 포함하는 반도체 웨이퍼의 등척도이다.
도 4는 제조의 다음 단계에서 도 3의 절단선 4-4를 따라 취해진 도 3의 반도체 웨이퍼의 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 계단화된 링 지지 구조를 포함하는 반도체 웨이퍼의 등척도이다.
도 6은 제조의 다음 단계에서 도 5의 절단선 6-6을 따라 취해진 도 5의 반도체 웨이퍼의 단면도이다.
도 7은 본 발명의 실시예들에 따른 링 지지 구조를 형성하는 그라인딩 휠을 포함하는 그라인더의 단면도이다.
도 8은 본 발명의 추가적인 실시예들에 따른 링 지지 구조를 형성하는 그라인딩 휠을 포함하는 그라인더의 단면도이다.

Claims (7)

  1. 삭제
  2. 삭제
  3. 반도체 웨이퍼를 시닝하기 위한 방법으로서,
    제 1 및 제 2 측면들, 그리고 주(major) 표면을 포함하는 상기 반도체 웨이퍼를 제공하는 단계; 및
    상기 반도체 웨이퍼의 상기 제 2 측면에서 링 지지 구조(ring support structure)를 형성하는 단계로서, 상기 링 지지 구조를 계단식 구조로 형성하기 위해 그라인더를 사용하는, 상기 링 지지 구조를 형성하는 단계를 포함하고,
    상기 그라인더를 사용하는 단계는,
    제 1 폭을 갖는 제 1 계단을 형성하기 위해 상기 반도체 웨이퍼의 후면으로부터 그라인딩하는 단계; 및
    제 2 폭을 갖는 제 2 계단을 형성하기 위해 상기 반도체 웨이퍼의 후면으로부터 그라인딩하는 단계를 포함하며, 상기 제 2 폭은 상기 제 1 폭보다 큰, 반도체 웨이퍼를 시닝하기 위한 방법.
  4. 반도체 웨이퍼로부터 링 지지 구조를 형성하기 위한 방법으로서,
    상기 반도체 웨이퍼의 제 1 및 제 2 측면들 상에 각각 제 1 및 제 2 표면들을 갖는 상기 반도체 웨이퍼를 제공하는 단계;
    캐비티(cavity)를 형성하기 위해 상기 제 2 측면으로부터 상기 반도체 웨이퍼의 다수의 부분들을 제거하는 단계를 포함하고,
    상기 다수의 부분들을 제거하는 단계는,
    상기 캐비티의 제 1 부분을 형성하기 위해 상기 제 2 측면으로부터 상기 반도체 웨이퍼의 제 1 부분을 제거하는 단계 - 상기 캐비티의 제 1 부분은 제 1 치수를 가짐 -; 및
    상기 캐비티의 제 2 부분을 형성하기 위해 상기 제 2 측면으로부터 상기 반도체 웨이퍼의 제 2 부분을 제거하는 단계를 포함하며,
    상기 캐비티의 제 2 부분은 제 2 치수를 갖고, 상기 제 2 치수는 상기 제 1 치수보다 큰, 반도체 웨이퍼로부터 링 지지 구조를 형성하기 위한 방법.
  5. 주 표면, 제 1 및 제 2 에지들 및 링 지지 구조를 갖는 반도체 웨이퍼로서,
    상기 링 지지 구조는 적어도 제 1, 제 2, 제 3 및 제 4 부분들을 갖는 림을 포함하고,
    상기 제 1 부분은 제 1 폭 및 제 1 깊이를 갖고, 상기 제 2 부분은 제 2 폭 및 제 2 깊이를 갖고, 상기 제 3 부분은 제 3 폭 및 제 3 깊이를 갖고, 상기 제 4 부분은 제 4 폭 및 제 4 깊이를 가지며, 상기 제 2 폭은 상기 제 1 폭보다 크고, 상기 제 3 폭은 상기 제 2 폭보다 크고, 상기 제 4 폭은 상기 제 3 폭보다 크고, 상기 주 표면은 상기 반도체 웨이퍼의 상기 제 1 에지에서 상기 제 2 에지로 연장하는, 주 표면, 제 1 및 제 2 에지들 및 링 지지 구조를 포함하는 반도체 웨이퍼.
  6. 제 5 항에 있어서,
    상기 림은 상기 제 1 부분에서 상기 제 4 부분으로 연장하는 경사진 부분을 갖는, 주 표면, 제 1 및 제 2 에지들 및 링 지지 구조를 갖는 반도체 웨이퍼.
  7. 제 5 항에 있어서,
    상기 림은 계단식 부분을 갖는, 주 표면, 제 1 및 제 2 에지들 및 링 지지 구조를 갖는 반도체 웨이퍼.
KR1020090077418A 2008-09-08 2009-08-21 시닝된 반도체 웨이퍼 및 반도체 웨이퍼를 시닝하는 방법 Active KR101603899B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/206,043 2008-09-08
US12/206,043 US8292690B2 (en) 2008-09-08 2008-09-08 Thinned semiconductor wafer and method of thinning a semiconductor wafer

Publications (2)

Publication Number Publication Date
KR20100029699A KR20100029699A (ko) 2010-03-17
KR101603899B1 true KR101603899B1 (ko) 2016-03-16

Family

ID=41798500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090077418A Active KR101603899B1 (ko) 2008-09-08 2009-08-21 시닝된 반도체 웨이퍼 및 반도체 웨이퍼를 시닝하는 방법

Country Status (5)

Country Link
US (1) US8292690B2 (ko)
KR (1) KR101603899B1 (ko)
CN (1) CN101673679B (ko)
HK (1) HK1141134A1 (ko)
TW (1) TWI521580B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953064B1 (fr) * 2009-11-20 2011-12-16 St Microelectronics Tours Sas Procede d'encapsulation de composants electroniques sur tranche
JP5664471B2 (ja) * 2010-06-28 2015-02-04 信越化学工業株式会社 半導体用合成石英ガラス基板の製造方法
JP5544228B2 (ja) * 2010-07-14 2014-07-09 株式会社ディスコ ウェーハの加工方法
US8492260B2 (en) 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench
JP2013012690A (ja) * 2011-06-30 2013-01-17 Toshiba Corp 半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハ
US8981533B2 (en) 2012-09-13 2015-03-17 Semiconductor Components Industries, Llc Electronic device including a via and a conductive structure, a process of forming the same, and an interposer
CN104078345B (zh) * 2014-06-13 2016-08-24 北京工业大学 一种超薄晶圆减薄方法
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
US9984888B2 (en) * 2014-08-13 2018-05-29 Newport Fab, Llc Method of fabricating a semiconductor wafer including a through substrate via (TSV) and a stepped support ring on a back side of the wafer
JP6360750B2 (ja) * 2014-08-26 2018-07-18 株式会社ディスコ ウエーハの加工方法
CN104409581A (zh) * 2014-11-19 2015-03-11 迪源光电股份有限公司 一种改进的晶圆减薄加工方法
US9812354B2 (en) 2015-05-15 2017-11-07 Semiconductor Components Industries, Llc Process of forming an electronic device including a material defining a void
JP6534861B2 (ja) * 2015-06-01 2019-06-26 株式会社ディスコ 研削装置
US9893058B2 (en) 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
CN105479275B (zh) * 2015-11-19 2017-12-05 浙江工业大学 一种微半环凹模阵列微细超声分级研抛方法
US20200321236A1 (en) * 2019-04-02 2020-10-08 Semiconductor Components Industries, Llc Edge ring removal methods
US20210013176A1 (en) * 2019-07-09 2021-01-14 Semiconductor Components Industries, Llc Pre-stacking mechanical strength enhancement of power device structures
CN114530483A (zh) * 2020-11-23 2022-05-24 联华电子股份有限公司 半导体元件及其制作方法
US11626371B2 (en) 2020-12-28 2023-04-11 Infineon Technologies Ag Semiconductor structure with one or more support structures
JP2022133007A (ja) * 2021-03-01 2022-09-13 株式会社ディスコ 被加工物の研削方法
CN115533625A (zh) * 2022-09-26 2022-12-30 杭州富芯半导体有限公司 一种太鼓晶圆研磨工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003073200A (ja) 2001-08-31 2003-03-12 Daishinku Corp エッチング方法及びその方法によって成形されたエッチング成形品
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06114745A (ja) * 1992-09-30 1994-04-26 Kawasaki Steel Corp 半導体ウェーハ研削用砥石
SG67365A1 (en) * 1995-11-21 1999-09-21 Texas Instruments Inc Trench scribe line for decreased chip spacing
US5584936A (en) * 1995-12-14 1996-12-17 Cvd, Incorporated Susceptor for semiconductor wafer processing
US6162702A (en) * 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
US7288489B2 (en) * 2004-08-20 2007-10-30 Semitool, Inc. Process for thinning a semiconductor workpiece
JP2007019379A (ja) * 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP4791774B2 (ja) * 2005-07-25 2011-10-12 株式会社ディスコ ウェーハの加工方法及び研削装置
CN100399540C (zh) * 2005-08-30 2008-07-02 中美矽晶制品股份有限公司 复合晶片结构的制造方法
JP4986568B2 (ja) * 2006-10-11 2012-07-25 株式会社ディスコ ウエーハの研削加工方法
JP5081643B2 (ja) * 2008-01-23 2012-11-28 株式会社ディスコ ウエーハの加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003073200A (ja) 2001-08-31 2003-03-12 Daishinku Corp エッチング方法及びその方法によって成形されたエッチング成形品
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN101673679A (zh) 2010-03-17
HK1141134A1 (en) 2010-10-29
KR20100029699A (ko) 2010-03-17
US20100059862A1 (en) 2010-03-11
TW201011825A (en) 2010-03-16
TWI521580B (zh) 2016-02-11
CN101673679B (zh) 2014-06-25
US8292690B2 (en) 2012-10-23

Similar Documents

Publication Publication Date Title
KR101603899B1 (ko) 시닝된 반도체 웨이퍼 및 반도체 웨이퍼를 시닝하는 방법
US8084335B2 (en) Method of thinning a semiconductor wafer using a film frame
CN100499072C (zh) 晶片分割方法
WO2006031641A3 (en) Method of manufacturing carrier wafer and resulting carrier wafer structures
JP2003229384A (ja) 半導体装置の製造方法
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
KR100869523B1 (ko) 프로파일을 지닌 에지를 구비한 반도체 웨이퍼 제조 방법
JP2009088252A (ja) ウエハのダイシング方法および半導体チップ
JP2009135348A (ja) 半導体チップと半導体装置およびそれらの製造方法
US6933211B2 (en) Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same
US11127635B1 (en) Techniques for wafer stack processing
KR101126651B1 (ko) 반도체 메모리 소자를 포함하는 반도체 디바이스 및 그제조방법
US7498236B2 (en) Silicon wafer thinning end point method
JP2013537711A (ja) 半導体およびソーラウエハならびにその加工方法
JP3964029B2 (ja) 半導体基板の製造方法
JP5181209B2 (ja) 半導体ウエハのダイシング方法
CN110534423B (zh) 半导体器件及其制作方法
US20240112928A1 (en) Trimming method
JP2013536575A (ja) 半導体およびソーラウエハ
KR20080062020A (ko) 반도체 웨이퍼의 가공방법
JPS62243332A (ja) 半導体ウエハの加工方法
JP2025002535A (ja) 製造方法
CN116110799A (zh) 一种晶圆键合结构及其形成方法
JP2007073788A (ja) ウエハのダイシング方法
KR20100073579A (ko) 반도체 웨이퍼 및 이의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090821

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140821

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20090821

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150923

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160120

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160310

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160311

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220223

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20240226

Start annual number: 9

End annual number: 9