[go: up one dir, main page]

CN101673679A - 薄型半导体晶片和减薄半导体晶片的方法 - Google Patents

薄型半导体晶片和减薄半导体晶片的方法 Download PDF

Info

Publication number
CN101673679A
CN101673679A CN200910203389A CN200910203389A CN101673679A CN 101673679 A CN101673679 A CN 101673679A CN 200910203389 A CN200910203389 A CN 200910203389A CN 200910203389 A CN200910203389 A CN 200910203389A CN 101673679 A CN101673679 A CN 101673679A
Authority
CN
China
Prior art keywords
semiconductor wafer
width
annular supporting
supporting structure
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910203389A
Other languages
English (en)
Other versions
CN101673679B (zh
Inventor
M·J·瑟登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN101673679A publication Critical patent/CN101673679A/zh
Application granted granted Critical
Publication of CN101673679B publication Critical patent/CN101673679B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02035Shaping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种薄型半导体晶片和一种用于减薄所述半导体晶片的方法。从半导体晶片背面减薄半导体晶片,以在所述半导体晶片的背面的中心区域形成腔。该腔的形成还包括在该半导体晶片的外围区形成环形支撑结构。该环形支撑结构具有内缘和外缘。所述内缘可为斜切形或台阶形。

Description

薄型半导体晶片和减薄半导体晶片的方法
技术领域
本发明大致涉及半导体晶片,更具而言,涉及薄型半导体晶片。
背景技术
半导体元件生产商不断致力于降低生产成本的同时增强其产品性能。正如本领域的技术人员所知的,分离式半导体器件和诸如集成电路的集成半导体器件是由半导体晶片制得的,半导体晶片经单元化或芯片化而制得半导体芯片。半导体晶片用作制造半导体器件的衬底并在其制造过程中提供结构支撑。为获得适当的结构支撑,半导体晶片通常具有一个最小厚度值,在该最小厚度值以下半导体晶片翘曲并容易损坏,尤其在制造环境中。但是,在许多应用中,较厚的半导体晶片显著降低装置的性能。当装置性能成为问题时,半导体元件制造商使用薄型半导体晶片以利用其赋予半导体器件的性能收益,即使薄型半导体晶片增加制造半导体器件的成本。用于减薄半导体晶片的技术包括晶片键合,刚性带支撑系统的使用以及半导体晶片的背部研磨(back grinding)。晶片键合技术大大增加半导体元件的成本,并且刚性支撑系统不能抵抗用于制造半导体元件的化学品和温度。背部研磨技术昂贵而且可能损坏半导体晶片。图1是现有技术的半导体晶片10的等距视图,半导体晶片10的环形结构12是通过背部研磨技术由半导体晶片10的外围区14所形成的。环形支撑结构12包括具有内缘18、外缘20和缘表面22的唇缘16,其中缘表面22可为半导体晶片10的背面的外围部分。腔24从半导体晶片10的背面延伸入其主体的中心区28,并且具有与缘表面22相隔距离32的界面30。距离32还在图2中示出。从而,腔24由内缘18和界面30所限定。在界面30、内缘18和缘表面22上形成金属化层35。经研磨(grinding)后,在缘表面22上的金属化层35被保留.
图2是在将切割带36附在界面30和位于缘表面22上方的金属化层35上之后的半导体晶片10的剖视图,其是沿图1的截面线2-2截获的,半导体晶片10带有环形支撑结构12。图2所示的是具有上表面或主表面34、中心区28、外围区14、唇缘16和延伸入半导体晶片10的腔24的半导体晶片10。应当注意,内缘18垂直于界面30,缘表面22基本平行于界面30,内缘18基本平行于外缘20,并且唇缘16的宽度37基本恒定。在形成腔24之后,将切割带36附着在缘表面22和界面30上的金属化层35上。形成内缘18垂直于界面30的唇缘16的缺点是在内缘18和界面30相交的区域内切割带36无法附着于金属化层35从而留下空隙38,这减小薄型半导体晶片10的稳定性。在后续步骤(未示出)中,使用磨轮减薄唇缘16。形成垂直于界面30的唇缘16的内缘18的另一缺点是在减薄唇缘16的过程中磨轮同时接触一大片背部金属化层(未示出),从而提高磨轮的负荷,其会阻碍磨轮的自锐特征,增加研磨电流,并且在半导体晶片10中造成应力。曾为了减少这些缺点而使用过大砂砾磨轮。然而,大砂砾磨轮限制了可研磨环形支撑结构的总高度。此外,大砂砾磨轮产生的较大颗粒刮坏或损坏半导体晶片10的背面。大砂砾磨轮还切碎半导体晶片导致半导体晶片的进一步损坏。形成内缘18垂直于界面30的唇缘16的其它缺点是其使得磨轮振动增加、磨损增加,并且因研磨液和水无法绕流磨轮,所以其被滞留在环形支撑结构12的角落里。
因此,获得薄型半导体晶片和用于减薄半导体晶片的方法是有益的。更多的益处在于获得具有成本效益的实施方法。
附图说明
通过阅读下述具体实施方式并结合附图将更好地理解本发明,其中,相似的标号代表相似的组件,其中:
图1是具有环形支撑结构的现有技术半导体晶片的等距视图;
图2是制造后期的图1所示半导体晶片的剖视图,其是沿图1的截面线2-2截获的;
图3是根据本发明的实施方式的具有斜切形环形支撑结构的半导体晶片的等距视图;
图4是制造后期的图3所示半导体晶片的剖视图,其是沿图3的截面线4-4截获的;
图5是根据本发明的另一实施方式的具有台阶形环形支撑结构的半导体晶片的等距视图;
图6是制造后期的图5所示半导体晶片的剖视图,其是沿图5的截面线6-6截获的;
图7是根据本发明的实施方式的具有形成环形支撑结构的磨轮的研磨器的剖视图;
图8是根据本发明的附加实施方式的具有形成环形支撑结构的磨轮的研磨器的剖视图。
具体实施方式
本发明大体上提供一种形成适用于减薄用于制造半导体元件的半导体晶片的环形支撑结构的方法。根据本发明的实施方式,环形支撑结构由半导体晶片的外围部分形成,其中该环形支撑结构包括缘或唇缘,其边缘不垂直于半导体晶片的表面。该唇缘的边缘可为斜切形、台阶形等等。该环形支撑结构还被称作边缘支撑结构。
图3是根据本发明的实施方式的半导体晶片100的等距视图,该半导体晶片100具有由半导体晶片100的外围区104所形成的环形支撑结构102。环形支撑结构102包括具有斜切形或锥形内缘108的唇缘106、外缘110和缘表面103,其中缘表面103可为半导体晶片100的背面的外围部分。斜切形或锥形内缘108还被称作斜切形部分或斜切形结构。腔114从半导体晶片100背面延伸进其主体的中心区116,并且具有与缘表面103相隔距离120的界面118。距离120还在图4中示出。从而,腔114被斜切形或锥形边缘108和界面118所限制。应当注意,唇缘106在缘表面103处的部分被称作缘支撑部分或缘支撑结构102的支撑部分。同样地,唇缘106在界面118附近的部分和唇缘106在缘表面103和界面118之间的部分被称作缘支撑部分或缘支撑结构102的支撑部分。优选地,缘支撑部分的宽度彼此不相同。例如,界面118附近的缘支撑部分的宽度大于缘表面103附近的缘支撑部分的宽度,大于在界面118和缘表面103之间的缘支撑部分的宽度。因此,界面118附近的腔114的直径小于缘表面103附近的腔114的直径。图4进一步说明了腔114的直径。
图4是在将切割带130附着于缘表面103、锥形内缘108和界面118之后的半导体晶片100的剖视图,其是沿图3的截面线4-4截获的。图4所示的是具有上表面或主表面124、中心区116、外围区104、唇缘106和从背面延伸进半导体晶片100的腔114的半导体晶片100。磨轮可用于形成斜切形或锥形内缘108。应当注意,斜切形或锥形内缘108与界面118所形成的角度不是垂直的,并且缘表面103基本平行于界面118。在缘表面103处的唇缘106的宽度,即缘表面103处的缘支撑部分的宽度,由参考符132标识。在界面118处的唇缘106的宽度,即在界面118处的缘支撑部分的宽度,由参考符136标识,并且在缘表面103和界面118之间的位置处的唇缘106的宽度,即在界面118和缘表面103之间的缘支撑部分的宽度由参考符134标识。因唇缘106的内缘108是斜切的,所以宽度136大于宽度134,并且宽度134大于宽度132。应当注意,由箭头D103所标识的在缘表面103附近的腔114的直径大于由箭头D118所标识的在界面118附近的腔114的直径。切割带130附着于缘表面103、斜切形或锥形内缘108和界面118上。因斜切唇缘106大大减小或消除切割带130和半导体晶片100之间的空气间隙,所以其是有利的。此外,其还改善磨轮前缘上的磨损以延长修整间隔,并且提高晶片边缘附近的水流动特性以降低沾污。
图5是根据本发明的另一实施方式的半导体晶片150的等距视图,该半导体晶片150具有由半导体晶片150的外围区154所形成的环形支撑结构152。环形结构152包括具有台阶形内缘158、外缘160和缘表面162的唇缘156,其中缘表面162可为半导体晶片150的背面的外围部分。台阶形内缘158包括每个都具有水平表面和垂直表面的多个台阶164,并且其可被称作台阶形结构。腔166从半导体晶片150的背面延伸入半导体晶片150的主体的中心区168内,并且具有与缘表面162相隔距离172的界面170。从而,腔166被斜切形或锥形边缘158和界面170所限制。应当注意,唇缘156在缘表面162处的部分被称作缘支撑部分或缘支撑结构152的支撑部分。同样地,唇缘156在界面170附近的部分和唇缘156在缘表面162和界面170之间的部分被称作缘支撑部分或缘支撑结构152的支撑部分。优选地,缘支撑部分的宽度彼此不同。例如,在界面170处的缘支撑部分的宽度大于在缘表面162附近的缘支撑部分的宽度,并且大于在界面170和缘表面162之间的缘支撑部分的宽度。因此,在界面170附近的腔166的直径小于在缘表面162附近的腔166的直径。图6进一步描述腔166的直径。
图6是在将切割带176附着于缘表面162、台阶形内缘158和界面170上之后的半导体晶片150的剖视图,其是沿图5的截面线6-6截获的。图6所示的是具有上表面或主表面174、中心区168、外围区154、唇缘156和从背面延伸进半导体晶片150的腔166的半导体晶片150。可使用磨轮形成斜切形或锥形内缘158。在缘表面162处的唇缘156的宽度由参考符182所标识,在界面170处的唇缘156的宽度由参考符190所标识。例如,在缘表面162和界面170之间的台阶的宽度由参考符184、186和188所标识。因唇缘156的内缘158是台阶形的,宽度190大于宽度188,宽度188大于宽度186,宽度186大于宽度184,并且宽度184大于宽度182。优选地,多个台阶中的每个台阶的宽度不同于多个台阶中的其它台阶。多个台阶164中的一个或多个台阶的宽度大于磨轮的直径。应当注意在缘表面162附近的由箭头D162所标识的腔166的直径大于在界面170附近的由箭头D170所标识的腔166的直径。将切割带176附着于缘表面162、台阶形内缘158和界面170上。台阶化唇缘156有利于大大减小或消除切割带176和半导体晶片150之间的空气间隙。此外,其还改善磨轮前缘上的磨损以延长修整间隔,并且提高晶片边缘附近的水流动特性从而降低沾污。
图7是具有磨轮202的研磨器200的剖视图,该磨轮202用于由半导体晶片150的外围区154形成环形支撑结构152。更具体地,图7示出台阶形内缘158的形成。磨轮202朝由箭头204所表示的方向旋转,同时被压向半导体晶片150的背面。此外,横向移动,即朝基本平行于缘表面162或主表面174的方向移动,磨轮202,以形成台阶形内缘158和腔166。优选地,程序化研磨器200以移动磨轮202。可通过横向移动磨轮一个距离以形成一台阶,横向移动磨轮小于上述距离的另一距离以形成另一台阶,而形成台阶形内缘或台阶形结构158的一个或多个台阶。为形成每个接连台阶而重复该步骤,其中形成每个后续台阶的横向距离小于形成前一台阶的横向距离。台阶形内缘158内的台阶数是半导体元件制造商选取的参数。应当注意,由参考符169标识的交叉阴影线部分表示在研磨过程中将被磨轮202去除的半导体材料。因在图7所示的研磨时刻还未形成界面170,所以其由虚线所标识。
图8是由半导体晶片220的外围区227形成环形支撑结构226的研磨器200的剖视图。更具体地,图8说明形成包括具有缘表面230的唇缘228的环形支撑结构226。研磨器200被程序化从而磨轮202向下旋入半导体晶片220以形成具有界面224的腔222并形成缘支撑结构226。因在图8所示的研磨时刻还未形成界面224,所以其由虚线所标识。在该实施方式中,在半导体晶片220内形成的腔222的直径随磨轮旋入半导体晶片220而减小。因此,由箭头D230所标识的腔222在缘表面230附近的部分的直径大于由箭头D224标识的腔222在界面224附近的部分的直径,反之,由箭头W230标识的缘支撑结构226在缘表面230附近的部分的宽度小于由箭头W224标识的缘支撑结构226在界面224附近的部分的宽度。应当注意,由参考符234标识的交叉阴影线部分表示在研磨过程中将被磨轮202所去除的半导体材料,但在图8所示的研磨时刻还未去除该半导体材料。
尽管本发明已描述了特定的优选实施方式和方法,由前文所述,对本领域的技术人员显而易见的是,可在不脱离本发明精神和范围的情况下对此类实施方式和方法做出变化和修改。其意图在于,本发明将仅受到所附权利要求所要求的范围和适用法律的规定和法则限制。

Claims (10)

1.一种用于减薄半导体晶片的方法,包括:
提供具有第一和第二侧以及主表面的所述半导体晶片;
在所述半导体晶片的所述第二侧中形成环形支撑结构,其中所述环形支撑结构具有第一和第二支撑部分,并且其中所述第二支撑部分的宽度大于所述第一部分的宽度。
2.根据权利要求1所述的方法,其中形成所述环形支撑结构包括将所述环形支撑结构形成为台阶形结构。
3.根据权利要求2所述的方法,其中形成所述环形支撑结构还包括使用研磨器形成所述台阶形结构,其中使用所述研磨器包括:
从所述半导体晶片的背面研磨以形成具有第一宽度的第一台阶;以及
从所述半导体晶片的所述背面研磨以形成具有第二宽度的第二台阶,所述第二宽度大于所述第一宽度。
4.根据权利要求3所述的方法,其中使用所述研磨器包括研磨所述半导体晶片的所述背面以形成多个台阶,并且其中所述多个台阶中的每个台阶具有不同于所述多个台阶中的其它台阶的宽度。
5.根据权利要求2所述的方法,其中使用所述研磨器形成所述台阶形结构包括朝基本平行于所述主表面的方向移动磨轮,并且进一步包括:
横向移动所述磨轮第一距离以形成所述台阶形结构的第一台阶;以及
横向移动所述磨轮第二距离以形成所述台阶形结构的第二台阶,所述第二距离小于所述第一距离。
6.根据权利要求1所述的方法,其中形成所述环形支撑结构还包括使用研磨器通过使所述研磨器的部分旋入所述半导体晶片中而形成所述环形支撑结构。
7.一种用于由半导体晶片形成环形支撑结构的方法,包括:
分别在所述半导体晶片的第一和第二侧上提供具有第一和第二表面的所述半导体晶片;
从所述第二侧去除所述半导体晶片的多个部分以形成腔,其中去除所述多个部分包括:
从所述第二侧去除所述半导体晶片的第一部分以形成所述腔的第一部分,所述腔的所述第一部分具有第一尺寸;以及
从所述第二侧去除所述半导体晶片的第二部分以形成所述腔的第二部分,所述腔的所述第二部分具有第二尺寸,所述第二尺寸大于所述第一尺寸。
8.根据权利要求7所述的方法,其中去除所述第一和第二部分形成台阶形结构。
9.根据权利要求7所述的方法,其中去除所述第一和第二部分形成斜切式结构。
10.一种具有环形支撑结构的半导体晶片,其中所述环形支撑结构包括具有至少第一和第二部分的缘,其中所述第一部分具有第一宽度,所述第二部分具有第二宽度,所述第二宽度大于所述第一宽度。
CN200910203389.9A 2008-09-08 2009-06-09 薄型半导体晶片和减薄半导体晶片的方法 Expired - Fee Related CN101673679B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/206,043 2008-09-08
US12/206,043 US8292690B2 (en) 2008-09-08 2008-09-08 Thinned semiconductor wafer and method of thinning a semiconductor wafer

Publications (2)

Publication Number Publication Date
CN101673679A true CN101673679A (zh) 2010-03-17
CN101673679B CN101673679B (zh) 2014-06-25

Family

ID=41798500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910203389.9A Expired - Fee Related CN101673679B (zh) 2008-09-08 2009-06-09 薄型半导体晶片和减薄半导体晶片的方法

Country Status (5)

Country Link
US (1) US8292690B2 (zh)
KR (1) KR101603899B1 (zh)
CN (1) CN101673679B (zh)
HK (1) HK1141134A1 (zh)
TW (1) TWI521580B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102848303A (zh) * 2011-06-30 2013-01-02 株式会社东芝 半导体晶片的加工方法、加工装置以及半导体晶片
CN105479275A (zh) * 2015-11-19 2016-04-13 浙江工业大学 一种微半环凹模阵列微细超声分级研抛方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953064B1 (fr) * 2009-11-20 2011-12-16 St Microelectronics Tours Sas Procede d'encapsulation de composants electroniques sur tranche
JP5664471B2 (ja) * 2010-06-28 2015-02-04 信越化学工業株式会社 半導体用合成石英ガラス基板の製造方法
JP5544228B2 (ja) * 2010-07-14 2014-07-09 株式会社ディスコ ウェーハの加工方法
US8492260B2 (en) 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench
US8981533B2 (en) 2012-09-13 2015-03-17 Semiconductor Components Industries, Llc Electronic device including a via and a conductive structure, a process of forming the same, and an interposer
CN104078345B (zh) * 2014-06-13 2016-08-24 北京工业大学 一种超薄晶圆减薄方法
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
US9984888B2 (en) * 2014-08-13 2018-05-29 Newport Fab, Llc Method of fabricating a semiconductor wafer including a through substrate via (TSV) and a stepped support ring on a back side of the wafer
JP6360750B2 (ja) * 2014-08-26 2018-07-18 株式会社ディスコ ウエーハの加工方法
CN104409581A (zh) * 2014-11-19 2015-03-11 迪源光电股份有限公司 一种改进的晶圆减薄加工方法
US9812354B2 (en) 2015-05-15 2017-11-07 Semiconductor Components Industries, Llc Process of forming an electronic device including a material defining a void
JP6534861B2 (ja) * 2015-06-01 2019-06-26 株式会社ディスコ 研削装置
US9893058B2 (en) 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
US20200321236A1 (en) * 2019-04-02 2020-10-08 Semiconductor Components Industries, Llc Edge ring removal methods
US20210013176A1 (en) * 2019-07-09 2021-01-14 Semiconductor Components Industries, Llc Pre-stacking mechanical strength enhancement of power device structures
CN114530483A (zh) * 2020-11-23 2022-05-24 联华电子股份有限公司 半导体元件及其制作方法
US11626371B2 (en) 2020-12-28 2023-04-11 Infineon Technologies Ag Semiconductor structure with one or more support structures
JP2022133007A (ja) * 2021-03-01 2022-09-13 株式会社ディスコ 被加工物の研削方法
CN115533625A (zh) * 2022-09-26 2022-12-30 杭州富芯半导体有限公司 一种太鼓晶圆研磨工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06114745A (ja) * 1992-09-30 1994-04-26 Kawasaki Steel Corp 半導体ウェーハ研削用砥石
US5584936A (en) * 1995-12-14 1996-12-17 Cvd, Incorporated Susceptor for semiconductor wafer processing
CN1159075A (zh) * 1995-11-21 1997-09-10 德克萨斯仪器股份有限公司 用于减少芯片空间的沟槽划线
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
CN1925128A (zh) * 2005-08-30 2007-03-07 中美矽晶制品股份有限公司 复合晶片结构的制造方法
US20080090505A1 (en) * 2006-10-11 2008-04-17 Disco Corporation Wafer grinding method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162702A (en) * 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
JP3888107B2 (ja) 2001-08-31 2007-02-28 株式会社大真空 圧電振動デバイス用圧電振動板のエッチング方法
US7288489B2 (en) * 2004-08-20 2007-10-30 Semitool, Inc. Process for thinning a semiconductor workpiece
JP2007019379A (ja) * 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP4791774B2 (ja) * 2005-07-25 2011-10-12 株式会社ディスコ ウェーハの加工方法及び研削装置
JP5081643B2 (ja) * 2008-01-23 2012-11-28 株式会社ディスコ ウエーハの加工方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06114745A (ja) * 1992-09-30 1994-04-26 Kawasaki Steel Corp 半導体ウェーハ研削用砥石
CN1159075A (zh) * 1995-11-21 1997-09-10 德克萨斯仪器股份有限公司 用于减少芯片空间的沟槽划线
US5584936A (en) * 1995-12-14 1996-12-17 Cvd, Incorporated Susceptor for semiconductor wafer processing
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
CN1925128A (zh) * 2005-08-30 2007-03-07 中美矽晶制品股份有限公司 复合晶片结构的制造方法
US20080090505A1 (en) * 2006-10-11 2008-04-17 Disco Corporation Wafer grinding method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102848303A (zh) * 2011-06-30 2013-01-02 株式会社东芝 半导体晶片的加工方法、加工装置以及半导体晶片
CN102848303B (zh) * 2011-06-30 2015-07-15 株式会社东芝 半导体晶片的加工方法、加工装置以及半导体晶片
CN105479275A (zh) * 2015-11-19 2016-04-13 浙江工业大学 一种微半环凹模阵列微细超声分级研抛方法
CN105479275B (zh) * 2015-11-19 2017-12-05 浙江工业大学 一种微半环凹模阵列微细超声分级研抛方法

Also Published As

Publication number Publication date
KR101603899B1 (ko) 2016-03-16
HK1141134A1 (zh) 2010-10-29
KR20100029699A (ko) 2010-03-17
US20100059862A1 (en) 2010-03-11
TW201011825A (en) 2010-03-16
TWI521580B (zh) 2016-02-11
CN101673679B (zh) 2014-06-25
US8292690B2 (en) 2012-10-23

Similar Documents

Publication Publication Date Title
CN101673679A (zh) 薄型半导体晶片和减薄半导体晶片的方法
CN101625972B (zh) 使半导体晶片变薄的方法
US11682551B2 (en) Wafer structure and trimming method thereof
US7129172B2 (en) Bonded wafer processing method
US20070243643A1 (en) Circular Test Pads on Scribe Street Area
WO2006031641A3 (en) Method of manufacturing carrier wafer and resulting carrier wafer structures
US10607861B2 (en) Die separation using adhesive-layer laser scribing
JP2009135348A (ja) 半導体チップと半導体装置およびそれらの製造方法
US8278189B2 (en) Method for thinning wafer
US11127635B1 (en) Techniques for wafer stack processing
US6933211B2 (en) Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same
US20130052812A1 (en) Method of manufacturing semiconductor device
US20150069578A1 (en) Combination grinding after laser (gal) and laser on-off function to increase die strength
JP4877626B2 (ja) 半導体装置の製造方法
US20080220220A1 (en) Semiconductor die having increased usable area
CN104851850A (zh) 集成电路的背面金属化图形
US10622218B2 (en) Segmented edge protection shield
JP2008034875A (ja) 半導体装置及びその製造方法
US8987898B2 (en) Semiconductor wafer with reduced thickness variation and method for fabricating same
CN101924039A (zh) 半导体封装件及其制造方法
JP2006108254A (ja) 半導体チップの製造方法および半導体装置の製造方法
JPS62243332A (ja) 半導体ウエハの加工方法
JP2024086091A (ja) 半導体装置の製造方法
CN116153763A (zh) 晶圆键合结构及其修边方法
CN119480799A (zh) 一种衬底的减薄方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1141134

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1141134

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140625

Termination date: 20210609