KR101556238B1 - 매립형 배선라인을 갖는 반도체 소자의 제조방법 - Google Patents
매립형 배선라인을 갖는 반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR101556238B1 KR101556238B1 KR1020090012973A KR20090012973A KR101556238B1 KR 101556238 B1 KR101556238 B1 KR 101556238B1 KR 1020090012973 A KR1020090012973 A KR 1020090012973A KR 20090012973 A KR20090012973 A KR 20090012973A KR 101556238 B1 KR101556238 B1 KR 101556238B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- trench
- forming
- conductive
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (10)
- 반도체 기판에 트렌치를 형성하고;상기 트렌치의 측면 및 저면에 제1도전막을 형성하며; 및상기 트렌치에 매립되도록 상기 제1도전막에 제2도전막을 선택적으로 형성하는 것을 포함하되,상기 제1도전막을 형성하는 것은,상기 트렌치의 상기 측면 및 상기 저면과 상기 반도체 기판상에 제1도전막을 형성하며;상기 트렌치가 매립되도록 상기 제1도전막상에 희생막을 형성하고;상기 제1도전막과 상기 희생막의 상면이 상기 반도체 기판의 표면으로 돌출되지 않고 상기 트렌치내에 남도록, 상기 제1도전막과 상기 희생막을 식각하며; 및상기 희생막을 제거하는 것을 포함하는 것을 특징으로 하는 매립형 배선 라인을 갖는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 제2도전막을 형성하는 것은 선택적 증착법을 통해 상기 제1도전막상에만 선택적으로 형성하는 것을 포함하는 것을 특징으로 하는 매립형 배선 라인을 갖는 반도체 소자의 제조방법.
- 제 2 항에 있어서, 상기 제2도전막을 형성하는 것은 무전해 도금법을 사용하여 형성하는 것을 포함하거나 또는 MOCVD 또는 ALD 증착법을 이용하는 형성하는 것을 포함하는 것을 특징으로 하는 매립형 배선 라인을 갖는 반도체 소자의 제조방법.
- 제 2 항에 있어서, 상기 제2도전막은 Co, W, Mo, Pt, Rh 및 Ni 중 하나 또는 이들의 조합을 포함하는 매립형 배선 라인을 갖는 반도체 소자의 제조방법.
- 삭제
- 제 1 항에 있어서, 상기 제1도전막은 TiN, TaN, WN 및 TiSiN 중 하나또는 이들의 조합을 포함하는 것을 특징으로 하는 매립형 배선 라인을 갖는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 희생막은 TOSZ 막 또는 C-SOH 층을 포함하는 것을 특징으로 하는 매립형 배선 라인을 갖는 반도체 소자의 제조방법.
- 제 7 항에 있어서, 상기 희생막과 상기 제1도전막을 식각하는 것은 H2/N2 케미스트리를 이용하여 에치백하는 것을 포함하는 매립형 배선 라인을 갖는 반도체 소자의 제조방법.
- 제7항에 있어서, 상기 남아있는 희생막을 제거하는 것은 애싱공정 또는 습식 스트립공정을 통해 제거하는 것을 포함하는 것을 특징으로 하는 매립형 배선 라인을 갖는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 제1도전막을 형성하기 전에,상기 트렌치의 상기 측면 및 상기 저면과 상기 반도체 기판상에 절연막을 형성하는 것을 더 포함하는 것을 특징으로 하는 매립형 배선 라인을 갖는 반도체 소자의 제조방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090012973A KR101556238B1 (ko) | 2009-02-17 | 2009-02-17 | 매립형 배선라인을 갖는 반도체 소자의 제조방법 |
US12/704,358 US8466052B2 (en) | 2009-02-17 | 2010-02-11 | Method of fabricating semiconductor device having buried wiring |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090012973A KR101556238B1 (ko) | 2009-02-17 | 2009-02-17 | 매립형 배선라인을 갖는 반도체 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100093859A KR20100093859A (ko) | 2010-08-26 |
KR101556238B1 true KR101556238B1 (ko) | 2015-10-01 |
Family
ID=42560316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090012973A Active KR101556238B1 (ko) | 2009-02-17 | 2009-02-17 | 매립형 배선라인을 갖는 반도체 소자의 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8466052B2 (ko) |
KR (1) | KR101556238B1 (ko) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130140682A1 (en) * | 2011-12-01 | 2013-06-06 | Chi-Wen Huang | Buried word line and method for forming buried word line in semiconductor device |
US9112003B2 (en) | 2011-12-09 | 2015-08-18 | Asm International N.V. | Selective formation of metallic films on metallic surfaces |
KR101929478B1 (ko) * | 2012-04-30 | 2018-12-14 | 삼성전자주식회사 | 매립 채널 어레이를 갖는 반도체 소자 |
KR20140008965A (ko) * | 2012-07-13 | 2014-01-22 | 에스케이하이닉스 주식회사 | 반도체 소자의 형성 방법 |
US9059142B2 (en) * | 2012-07-23 | 2015-06-16 | Nanya Technology Corporation | Semiconductor device having vertical gates and fabrication thereof |
TWI512902B (zh) * | 2013-04-03 | 2015-12-11 | Winbond Electronics Corp | 埋入式字元線動態隨機存取記憶體及其製造方法 |
KR102084954B1 (ko) | 2013-05-02 | 2020-03-05 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
TWI661072B (zh) | 2014-02-04 | 2019-06-01 | 荷蘭商Asm Ip控股公司 | 金屬、金屬氧化物與介電質的選擇性沈積 |
US10047435B2 (en) | 2014-04-16 | 2018-08-14 | Asm Ip Holding B.V. | Dual selective deposition |
US9263550B2 (en) | 2014-04-17 | 2016-02-16 | International Business Machines Corporation | Gate to diffusion local interconnect scheme using selective replacement gate flow |
US9490145B2 (en) | 2015-02-23 | 2016-11-08 | Asm Ip Holding B.V. | Removal of surface passivation |
KR102295641B1 (ko) * | 2015-03-02 | 2021-08-27 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
US10428421B2 (en) | 2015-08-03 | 2019-10-01 | Asm Ip Holding B.V. | Selective deposition on metal or metallic surfaces relative to dielectric surfaces |
US10814349B2 (en) | 2015-10-09 | 2020-10-27 | Asm Ip Holding B.V. | Vapor phase deposition of organic films |
US10695794B2 (en) | 2015-10-09 | 2020-06-30 | Asm Ip Holding B.V. | Vapor phase deposition of organic films |
US11081342B2 (en) | 2016-05-05 | 2021-08-03 | Asm Ip Holding B.V. | Selective deposition using hydrophobic precursors |
US10453701B2 (en) | 2016-06-01 | 2019-10-22 | Asm Ip Holding B.V. | Deposition of organic films |
US10373820B2 (en) | 2016-06-01 | 2019-08-06 | Asm Ip Holding B.V. | Deposition of organic films |
US11430656B2 (en) | 2016-11-29 | 2022-08-30 | Asm Ip Holding B.V. | Deposition of oxide thin films |
US11094535B2 (en) | 2017-02-14 | 2021-08-17 | Asm Ip Holding B.V. | Selective passivation and selective deposition |
US11501965B2 (en) | 2017-05-05 | 2022-11-15 | Asm Ip Holding B.V. | Plasma enhanced deposition processes for controlled formation of metal oxide thin films |
CN115233183B (zh) | 2017-05-16 | 2025-01-10 | Asmip控股有限公司 | 电介质上氧化物的选择性peald |
CN109427652B (zh) | 2017-08-31 | 2020-08-18 | 联华电子股份有限公司 | 埋入式字符线结构的制作方法和结构 |
JP2020056104A (ja) | 2018-10-02 | 2020-04-09 | エーエスエム アイピー ホールディング ビー.ブイ. | 選択的パッシベーションおよび選択的堆積 |
JP7195106B2 (ja) * | 2018-10-12 | 2022-12-23 | 東京エレクトロン株式会社 | 成膜方法及び基板処理システム |
US11965238B2 (en) | 2019-04-12 | 2024-04-23 | Asm Ip Holding B.V. | Selective deposition of metal oxides on metal surfaces |
US11450562B2 (en) | 2019-09-16 | 2022-09-20 | Tokyo Electron Limited | Method of bottom-up metallization in a recessed feature |
US11139163B2 (en) | 2019-10-31 | 2021-10-05 | Asm Ip Holding B.V. | Selective deposition of SiOC thin films |
US11056576B1 (en) * | 2020-01-31 | 2021-07-06 | Nanya Technology Corporation | Method of manufacturing semiconductor device |
TWI862807B (zh) | 2020-03-30 | 2024-11-21 | 荷蘭商Asm Ip私人控股有限公司 | 相對於金屬表面在介電表面上之氧化矽的選擇性沉積 |
TWI865747B (zh) | 2020-03-30 | 2024-12-11 | 荷蘭商Asm Ip私人控股有限公司 | 在兩不同表面上同時選擇性沉積兩不同材料 |
TW202140832A (zh) | 2020-03-30 | 2021-11-01 | 荷蘭商Asm Ip私人控股有限公司 | 氧化矽在金屬表面上之選擇性沉積 |
KR102738779B1 (ko) * | 2020-09-23 | 2024-12-04 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
TWI881746B (zh) * | 2024-03-11 | 2025-04-21 | 華邦電子股份有限公司 | 半導體結構及其形成方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100614240B1 (ko) * | 2004-06-10 | 2006-08-18 | 삼성전자주식회사 | 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5223455A (en) * | 1987-07-10 | 1993-06-29 | Kabushiki Kaisha Toshiba | Method of forming refractory metal film |
JPH0955430A (ja) | 1995-08-11 | 1997-02-25 | Sony Corp | 半導体装置のコンタクトホール形成方法 |
US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
DE102004002242B4 (de) | 2004-01-15 | 2008-03-20 | Qimonda Ag | Verfahren zum Herstellen einer Halbleiterstruktur mit Kornelementen für einen Kondensator einer Speicherzelle |
US8101485B2 (en) * | 2005-12-16 | 2012-01-24 | Intel Corporation | Replacement gates to enhance transistor strain |
KR20080055159A (ko) | 2006-12-14 | 2008-06-19 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
KR20080089060A (ko) | 2007-03-31 | 2008-10-06 | 주식회사 하이닉스반도체 | 벌브형 리세스패턴을 구비한 반도체소자 및 그의 제조 방법 |
US7804130B1 (en) * | 2008-08-26 | 2010-09-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-aligned V-channel MOSFET |
KR101777662B1 (ko) * | 2010-10-06 | 2017-09-14 | 삼성전자 주식회사 | 반도체 장치의 게이트 형성 방법 |
-
2009
- 2009-02-17 KR KR1020090012973A patent/KR101556238B1/ko active Active
-
2010
- 2010-02-11 US US12/704,358 patent/US8466052B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100614240B1 (ko) * | 2004-06-10 | 2006-08-18 | 삼성전자주식회사 | 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
US8466052B2 (en) | 2013-06-18 |
KR20100093859A (ko) | 2010-08-26 |
US20100210105A1 (en) | 2010-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101556238B1 (ko) | 매립형 배선라인을 갖는 반도체 소자의 제조방법 | |
CN102097375B (zh) | 具有埋入式栅极的半导体器件的制造方法 | |
CN109285835B (zh) | 半导体存储器件及其制造方法 | |
CN108257919B (zh) | 随机动态处理存储器元件的形成方法 | |
US8507349B2 (en) | Semiconductor device employing fin-type gate and method for manufacturing the same | |
US8174064B2 (en) | Semiconductor device and method for forming the same | |
KR101248943B1 (ko) | 반도체 장치 및 그 제조방법 | |
US8623727B2 (en) | Method for fabricating semiconductor device with buried gate | |
US20090004797A1 (en) | Method for fabricating semiconductor device | |
KR20180063946A (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
CN110299360A (zh) | 半导体结构及其制作方法 | |
US8823088B2 (en) | Semiconductor device with buried gate and method for fabricating the same | |
US8669152B2 (en) | Methods of manufacturing semiconductor devices | |
JP2006237589A (ja) | 局部エッチストッパーを有する半導体メモリ素子及びその製造方法 | |
TWI582841B (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
CN101361186B (zh) | 制造具有不同高度接触线的高密度mosfet电路的结构和方法 | |
CN108666310A (zh) | 半导体存储装置及其形成方法 | |
KR100439034B1 (ko) | 누설전류를 방지할 수 있는 반도체 장치의 비트라인구조및 그의 형성방법 | |
JP2010118439A (ja) | 半導体記憶装置及びその製造方法 | |
JP2002353334A (ja) | 半導体装置およびその製造方法 | |
CN114373718B (zh) | 半导体器件及其制备方法 | |
CN110459507A (zh) | 一种半导体存储装置的形成方法 | |
US8697563B2 (en) | Method for forming semiconductor device having multiple active layer structure | |
CN114267640A (zh) | 半导体器件及其制备方法 | |
CN112652622B (zh) | 半导体存储器、半导体结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20090217 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20140109 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20090217 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20150421 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20150629 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20150922 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20150923 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20180831 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20180831 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190830 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20190830 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20200831 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20240823 Start annual number: 10 End annual number: 10 |