[go: up one dir, main page]

KR101510379B1 - 인쇄회로기판 어셈블리 - Google Patents

인쇄회로기판 어셈블리 Download PDF

Info

Publication number
KR101510379B1
KR101510379B1 KR20080019336A KR20080019336A KR101510379B1 KR 101510379 B1 KR101510379 B1 KR 101510379B1 KR 20080019336 A KR20080019336 A KR 20080019336A KR 20080019336 A KR20080019336 A KR 20080019336A KR 101510379 B1 KR101510379 B1 KR 101510379B1
Authority
KR
South Korea
Prior art keywords
insulating member
connection terminal
printed circuit
circuit board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR20080019336A
Other languages
English (en)
Other versions
KR20090093672A (ko
Inventor
최재봉
한준욱
윤혜선
황정호
이은정
남상혁
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR20080019336A priority Critical patent/KR101510379B1/ko
Publication of KR20090093672A publication Critical patent/KR20090093672A/ko
Application granted granted Critical
Publication of KR101510379B1 publication Critical patent/KR101510379B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 일면에 도전성 재질의 접속단자가 구비되는 절연부재와, 상기 절연부재의 타면에 장착되는 전자소자, 및 상기 절연부재를 관통하며, 상기 접속단자와 상기 전자소자를 전기적으로 연결하는 연결부재를 포함하고, 상기 접속단자는 상기 연결부재의 길이를 감소시킬 수 있도록 상기 절연부재에 매립되어 배치되는 것을 특징으로 하는 인쇄회로기판 어셈블리에 관한 것으로서, 전자소자와 인쇄회로기판을 연결하는 연결부재의 길이를 줄임으로써 제조비용을 절약함과 동시에 인쇄회로기판의 설계의 자유도를 증가시킬 수 있는 인쇄회로기판 어셈블리에 관한 것이다.

Description

인쇄회로기판 어셈블리{PRINTED CIRCUIT BOARD ASSEMBLY}
본 발명은 인쇄회로기판과 전자 소자를 연결하는 연결부재의 길이를 줄일 수 있는 인쇄회로기판 어셈블리에 관한 것이다.
인쇄회로기판(Printed Circuit Board, PCB)은 배선이 집적되어 다양한 소자들이 실장 되거나 소자 간의 전기적 연결이 가능하도록 구성되는 부품이다.
인쇄회로기판에 전자 소자(예를 들어 전자칩)들이 실장되어 인쇄회로기판 어셈블리를 구성하며, 기술의 발전에 따라 다양한 형태와 다양한 기능을 갖는 인쇄회로기판 어셈블리가 제조되고 있으며, 이들의 일 예로서 램(Ram), 메인보드, 랜 카드 등을 들 수 있다.
정보통신의 급속한 발전으로 휴대 단말기, 노트북 컴퓨터 등의 전자기기에는 소형화, 경량화, 고속화가 요구되고 있으며, 이러한 요구를 실현하기 위해서는 이들에 실장되는 전자부품의 소형화 및 고집적화가 필요한 실정이다.
이에 따라 전자칩 제조분야에서는 전자칩 자체를 보다 미세화, 집적화하기 위한 연구가 진행되고 있으며, 인쇄회로기판의 제조 분야에서는 인쇄회로기판 어셈블리를 보다 경박 단소화시키기 위해 인쇄회로기판의 슬림화 및 새로운 실장방법에 관한 연구가 진행되고 있다. 이와 동시에, 전자기기의 가격 경쟁이 치열해짐에 따라 인쇄회로기판 어셈블리의 제조 비용을 절약할 수 있는 방안이 필요한 실정이다.
본 발명은 전자소자와 인쇄회로기판을 연결하는 연결부재의 길이를 줄임으로써 제조비용을 절약함과 동시에 인쇄회로기판의 설계의 자유도를 증가시킬 수 있는 인쇄회로기판 어셈블리에 관한 것이다.
상기한 과제를 실현하기 위해 본 발명은 일면에 도전성 재질의 접속단자가 구비되는 절연부재와, 상기 절연부재의 타면에 장착되는 전자소자, 및 상기 절연부재를 관통하며, 상기 접속단자와 상기 전자소자를 전기적으로 연결하는 연결부재를 포함하고, 상기 접속단자는 상기 연결부재의 길이를 감소시킬 수 있도록 상기 절연부재에 매립되어 배치되는 것을 특징으로 하는 인쇄회로기판 어셈블리를 개시한다.
상기 접속단자는 상기 연결부재와 연결될 수 있도록 적어도 일면이 외부로 노출되게 상기 절연부재에 매립될 수 있다.
상기 절연부재에는 상기 전자소자를 향하는 관통홀이 형성되며, 상기 연결부재는 상기 관통홀을 관통하는 도전성 재질의 와이어를 포함할 수 있다.
상기 접속단자는 상기 절연부재 내에 매립되어 배치되는 도전층과, 상기 도전층의 외면에 형성되며 상기 도전층의 산화를 방지하는 산화 방지층을 포함할 수 있다.
상기 절연부재에는 상기 인쇄회로기판 어셈블리를 외부기판과 전기적으로 연결하기 위한 외부 접속단자가 더 구비될 수 있다.
상기 접속단자 및 상기 전자소자를 외부로부터 보호하도록 상기 접속단자 및 상기 전자소자를 덮는 보호층을 더 포함할 수 있다.
상기 보호층과 상기 절연부재는 공통의 수지 계열 성분을 포함하도록 구성될 수 있다.
본 발명은 절연부재 내에 접속단자를 매립시켜 인쇄회로기판 상의 공간을 절약함으로써 연결부재의 길이를 감소시킴과 동시에 인쇄회로기판 설계의 자유도를 증가시킬 수 있다.
또한, 보호층과 절연부재가 공통의 수지 계열 성분을 포함하도록 구성하여 보호층이 절연부재에 보다 견고하게 접착되게 함으로써, 인쇄회로기판 어셈블리의 신뢰성을 향상시킬 수 있다.
이하, 본 발명에 관련된 인쇄회로기판 어셈블리에 대하여 도면을 참조하여 보다 상세하게 설명한다. 이하에서 설명되는 도면에 나타내어진 구성요소들은 보다 명확한 설명을 위하여 과장되어 도시된 것이다.
도 1은 본 발명의 일 실시예에 관련된 인쇄회로기판 어셈블리(100)의 단면도이다.
본 발명에 관련된 인쇄회로기판 어셈블리(100)는 절연부재(110)와, 절연부재(110)의 일면과 타면에 각각 배치된 접속단자(120) 및 전자소자(130)를 포함한다.
절연부재(110)는 인쇄회로기판 어셈블리(100)의 외관을 형성하며, 인쇄회로기판 어셈블리(100)에 내구력을 제공하는 기초부재로서의 기능을 한다. 절연부재(110)는 유리 섬유가 포함된 에폭시 수지, 페놀 수지 등의 재질로 형성될 수 있다. 절연부재(110) 상에는 인쇄회로기판 어셈블리(110)의 회로를 구성하는 회로패턴들이 형성될 수 있다.
절연부재(110)의 일면에는 전자소자(130)이 장착되며, 전자소자(130)는 설계 사양에 따라 다양한 종류의 전자칩을 포함한다.
절연부재(110)의 타면에는 전자소자(130)와 회로패턴들을 전기적으로 연결하는 접속단자(120)가 구비된다. 접속단자(120)는 도전성 재질로 형성되며, 도전성 재질의 회로 패턴에 연결되거나 회로패턴과 일체로 형성될 수 있다.
전자소자(130)과 접속단자(120)은 연결 부재(140)에 의해 전기적으로 연결되며, 연결부재(140)은 절연부재(110)의 일 영역을 관통하도록 구성된다. 이를 위하여 절연부재(110)에는 연결부재(140)를 통과시키기 위한 관통홀(111)이 형성될 수 있다.
연결부재(140)의 일예로서, 도전성 재질로 형성되는 와이어(140)를 들 수 있으며, 와이어(140)는 금(Au) 또는 구리(Cu) 등으로 형성될 수 있다.
본 발명에 의한 접속단자(120)는 전자소자(130)와 접속단자(120)를 연결하는와이어(140)의 길이를 감소시킬 수 있도록 절연부재(110)에 매립되도록 구성된다. 접속단자(120)는 와이어(140)가 연결될 수 있도록 적어도 일면이 외부로 노출된 상태로 절연부재(110)에 매립된다. 도 1에서는 접속단자(120)의 일면만이 노출되도록 접속단자(120)의 전체 높이에 해당하는 부분이 매립되는 것을 예시하였으나, 접속단자(120)의 일부 높이에 해당하는 부분이 매립되도록 구성될 수 있다.
여기서, 접속단자(120)가 매립되는 깊이만큼 와이어(140)의 길이를 줄일 수 있으므로, 제조 비용을 절감할 수 있다.
도 2a 내지 2c는 접속단자(120)를 절연부재(110)의 내부에 매립하는 가공방법을 나타내는 도면들이다.
접속단자(120), 외부 접속단자(125) 및 이에 연결되는 회로패턴(미도시)들은 도 2a에 도시된 동박 적층판에 가공하여 형성될 수 있다. 동박 적층판은 일반적으로 에폭시 수지 재질로 형성되는 절연부재(110)의 양면에 도전성 재질(일반적으로 구리 재질)의 도전필름(120a,124)이 적층되는 구조를 가진다.
도 2b와 같이, 접속단자(120), 외부 접속단자(125)와 회로패턴은 도전층들(120a, 124) 중 어느 하나의 도전필름(120a)를 에칭하여 형성될 수 있다. 에칭 공정은 건식 습각(dry etching), 습식 습각(wet etching) 등 다양한 공정에 의해 수행될 수 있다.
접속단자(120), 외부 접속단자(125)와 회로패턴이 형성되면, 이들은 도 2c와 같이 열압착에 의해 절연부재(110)의 내부로 매립될 수 있다.
금형 상에 도 2b 상태의 절연부재(110)을 위치시키고, 절연부재(120)가 변형 가능한 상태가 되도록 열을 가하여 용융시킨 후 접속단자(120) 및 외부 접속단자(125)에 압력을 가한다. 이에 따라, 접속단자(120) 및 외부 접속단자(125)는 절연부재(110)의 내부로 매립되게 되며, 절연부재(110)를 경화시키면 매립 공정이 완 료되게 된다.
도 3은 도 1의 A부분의 확대도로서, 접속단자(120)의 구성을 설명하기 위한 도면이다. 그리고, 도 4는 매립되지 않은 상태에 있는 접속단자(120a)의 구성을 나타내는 도면으로서, 도 3의 접속단자(120)와 비교하기 위한 도면이다.
도 3을 참조하면, 접속단자(120)는 도전층(121)과 도전층(121)의 외면에 배치되어 베이스(121)의 산화 방지를 위한 산화 방지층들(122,123)을 포함할 수 있다.
도전층(121)은 일반적으로 구리(Cu) 재질로 형성되며, 본 실시예에 의한 산화 방지층(122,123)은 니켈(Ni)과 금(Au)가 차례로 도금되어 형성될 수 있다.
도 4는 동박 적층판의 동박이 에칭되어 형성되는 도전층(121a)이 절연부재(110a)의 내부로 매립되는 공정을 거치지 않고 외부로 돌출되어 있는 상태를 나타낸 도면이다.
도전층(121a)의 외면에는 산화 방지층(122a,123a)이 도금되며, 산화 방지층(122a,123a)은 도전층(121a)의 상면과 측면을 따라 형성된다. 즉, 도전층(121a)의 측면에 D의 길이에 해당하는 공간이 형성되게 되고, 절연부재(110a)의 외면에는 H의 길이에 해당하는 공간이 형성되게 된다.
도 3과 도 4를 비교하면, 도 3과 같이 접속단자(120)가 매립된 구조는 도 4에 D와 H에 길이에 해당하는 공간을 절약할 수 있게 된다. 즉, D에 해당하는 공간을 절약함에 따라 절연부재(110) 상의 다른 전자소자나 접속 단자, 및 회로패턴을 형성시킬 수 있는 공간이 증가하게 된다. 따라서, 인쇄회로기판의 설계에 있어서 자유도를 향상시킬 수 있다.
또한, 접속단자(120)가 매립된 구조는 도 4의 H에 해당하는 공간을 절약함으로써, 와이어(140)의 길이를 감소시킬 수 있다. 그리고, H에 해당하는 두께만큼 인쇄회로기판 어셈블리(100)의 두께를 감소시거나, 동일한 두께를 갖는 설계조건일 경우 상대적으로 절연부재(110)의 두께를 증가시킴으로써 절연부재(110)의 휨 변형에 대해 강성을 증가시킬 수 있다.
도 1을 참조하면, 절연부재(110)의 양면 중 접속단자(120)가 형성되지 않은 면에는 가공되지 않은 도전 필름(124)이 적층되어 있고, 도전 필름(124)의 외면에는 도전 필름(124)이 산화 또는 외부로부터 영향을 받는 것을 방지하기 위한 레지스트층(127)이 적층될 수 있다. 레지스트층(127)의 일예로서 도전 필름(124)의 산화 방지를 위한 솔더 레지스트층을 들 수 있다.
레지스트층(124)의 외면에는 전자소자(130) 및 접속단자(120)를 외부로부터 물리적, 전기적으로 보호하기 위한 보호층(150)이 더 구비될 수 있다. 보호층(150) 은 전자소자(130) 및 접속단자(120)을 덮도록 구성되며, 에폭시 수지 등과 같은 수지 재질로 형성될 수 있다.
보호층(150)은 전자소자(130)의 상면에 수지액을 도포하여 형성시키며, 수지액은 관통홀(111)을 통과하여 와이어(140) 및 접속단자(120)을 덮는다.
한편, 절연부재(110)에는 인쇄회로기판 어셈블리(100)을 외부 기판(예를 들면, 메인보드)에 전기적으로 연결시키기 위한 외부 접속단자(125)가 더 구비될 수 있으며, 외부 접속단자(125)는 접속단자(120)와 마찬가지로 절연부재(110)의 내부 에 매립되도록 구성될 수 있다. 외부 접속단자(125)에는 외부 기판과의 솔더링(soldering)을 위한 솔더볼(126)이 더 구비될 수 있다.
도 5는 본 발명의 다른 실시예에 관련된 인쇄회로기판 어셈블리(200)의 단면도이다.
본 실시예에 의한 인쇄회로기판 어셈블리(200)은 앞선 실시예에 의한 구성 중 도전층(124)와 레지스트층(127)을 제거시킨 구성을 제외하면 앞선 실시예와 동일한 구성을 가진다. 따라서 동일한 구성에 대한 설명은 앞선 설명에 갈음하기로 한다.
도전층(124)은 회로패턴 및 접속단자가 형성되어 있지 아니하므로, 인쇄회로기판 어셈블리(200)의 두께 감소를 위하여 제거될 수 있다. 또한, 보호층(250)과 절연부재(210)은 보호층(250)의 보다 견고한 접착을 위하여 공통의 수지 계열 성분을 포함할 수 있다. 예를 들어, 절연부재(210)가 에폭시 수지 계열의 성분을 포함하는 경우, 보호층(250)에도 에폭시 수지 계열의 성분을 포함시킴으로써 절연부재(210)과 보호층(250)의 접착력을 강화시킬 수 있다.
이상에서 설명한 인쇄회로기판 어셈블리는 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
도 1은 본 발명의 일 실시예에 관련된 인쇄회로기판 어셈블리의 단면도.
도 2a 내지 2c는 접속단자를 절연부재의 내부에 매립하는 가공방법을 나타내는 도면들.
도 3은 도 1의 A부분의 확대도.
도 4는 매립되지 않은 상태에 있는 접속단자의 구성을 나타내는 도면.
도 5는 본 발명의 다른 실시예에 관련된 인쇄회로기판 어셈블리의 단면도.

Claims (7)

  1. 절연부재;
    상기 절연부재 위에 형성되는 제 1 도전층;
    상기 제 1 도전층 위에 형성되어 상기 제 1 도전층의 상면을 덮는 레지스트층;
    상기 레지스트층 위에 부착되는 전자 소자;
    상기 절연부재의 하부의 내부에 매립되어 형성되며, 일면이 상기 절연부재의 하면과 동일 평면상에 놓이면서 외부로 노출되어 있는 도전성 재질의 접속 단자;
    상기 레지스트층 위에 형성되고, 상기 전자 소자의 측면 및 상면을 덮으며 상기 전자 소자를 매립하는 보호층; 및
    상기 절연부재를 관통하며, 상기 전자 소자와 상기 접속단자를 전기적으로 연결하는 연결 부재를 포함하고,
    상기 전자 소자는,
    하면이 상기 레지스트층의 상면과 직접 접촉하여 상기 레지스트층 위에 부착되고,
    상기 보호층은,
    상기 레지스트층의 상면을 덮는 인쇄회로기판 어셈블리.
  2. 삭제
  3. 제1항에 있어서,
    상기 절연부재에는 상기 전자소자를 향하는 관통홀이 형성되며,
    상기 연결부재는 상기 관통홀을 관통하는 도전성 재질의 와이어를 포함하는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  4. 제1항에 있어서, 상기 접속단자는,
    상기 절연부재 내에 매립되어 배치되는 제 2 도전층; 및
    상기 제 2 도전층의 외면에 형성되며, 상기 제 2 도전층의 산화를 방지하는 산화 방지층을 포함하는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  5. 제1항에 있어서,
    상기 절연부재에는 외부기판과 전기적으로 연결하기 위한 외부접속단자가 더 구비되는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  6. 삭제
  7. 제1항에 있어서,
    상기 보호층과 상기 절연부재는 공통의 수지 계열 성분을 포함하는 것을 특징으로 하는 인쇄회로기판 어셈블리.
KR20080019336A 2008-02-29 2008-02-29 인쇄회로기판 어셈블리 Active KR101510379B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080019336A KR101510379B1 (ko) 2008-02-29 2008-02-29 인쇄회로기판 어셈블리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080019336A KR101510379B1 (ko) 2008-02-29 2008-02-29 인쇄회로기판 어셈블리

Publications (2)

Publication Number Publication Date
KR20090093672A KR20090093672A (ko) 2009-09-02
KR101510379B1 true KR101510379B1 (ko) 2015-04-06

Family

ID=41302127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080019336A Active KR101510379B1 (ko) 2008-02-29 2008-02-29 인쇄회로기판 어셈블리

Country Status (1)

Country Link
KR (1) KR101510379B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017212796A1 (de) * 2017-07-26 2019-01-31 Robert Bosch Gmbh Elektrische Baugruppe

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050122482A (ko) * 2004-06-24 2005-12-29 삼성전자주식회사 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법
KR20060027653A (ko) * 2004-09-23 2006-03-28 삼성전자주식회사 와이어 본딩 검사 영역을 구비한 단일층 인쇄회로기판
JP2007031826A (ja) * 2005-06-23 2007-02-08 Hitachi Chem Co Ltd 接続用端子、およびこれを有する半導体搭載用基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050122482A (ko) * 2004-06-24 2005-12-29 삼성전자주식회사 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법
KR20060027653A (ko) * 2004-09-23 2006-03-28 삼성전자주식회사 와이어 본딩 검사 영역을 구비한 단일층 인쇄회로기판
JP2007031826A (ja) * 2005-06-23 2007-02-08 Hitachi Chem Co Ltd 接続用端子、およびこれを有する半導体搭載用基板

Also Published As

Publication number Publication date
KR20090093672A (ko) 2009-09-02

Similar Documents

Publication Publication Date Title
US8729710B1 (en) Semiconductor package with patterning layer and method of making same
CN112638063B (zh) 防水线路板及其制作方法
US8802999B2 (en) Embedded printed circuit board and manufacturing method thereof
US10531569B2 (en) Printed circuit board and method of fabricating the same
CN117979538A (zh) 电路板
JP2019040902A (ja) 回路基板
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
KR20110128227A (ko) 다층 프린트 기판 및 그 제조 방법
US8418356B2 (en) Method of manufacturing an embedded printed circuit board
JP2000012773A (ja) 半導体装置及びその製造方法
KR101510379B1 (ko) 인쇄회로기판 어셈블리
KR20160126311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
US20070230146A1 (en) Printed-wiring board with built-in component, manufacturing method of printed-wiring board with built-in component, and electronic device
JP2001344587A (ja) プリント配線基板およびそれを用いたicカード用モジュールならびにその製造方法
KR101480554B1 (ko) 인쇄회로기판 조립체
KR101449022B1 (ko) 인쇄회로기판 및 이의 제조방법
CN113784529B (zh) 电路板及其制作方法
WO2019194200A1 (ja) 部品内蔵基板
KR101251660B1 (ko) 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드,그리고 인쇄회로기판의 제조방법 및 pcb 카드의제조방법
KR100952029B1 (ko) 모듈 패키지 및 그 제조 방법
JP2006066665A (ja) 配線基板
KR101251659B1 (ko) 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드,그리고 인쇄회로기판의 제조방법 및 pcb 카드의제조방법
JP5051421B2 (ja) 実装基板
KR101580355B1 (ko) 반도체 패키지 및 그 제조 방법
KR101926729B1 (ko) 인쇄회로기판

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080229

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20100825

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130228

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080229

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140115

Patent event code: PE09021S01D

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140723

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20141117

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20140723

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20140115

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20141215

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20141117

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20150116

Appeal identifier: 2014101007718

Request date: 20141215

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20141215

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20141215

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20140923

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20140228

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20150116

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20150115

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150401

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150401

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180306

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180306

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190313

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200316

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210315

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220314

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230313

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20240315

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20250318

Start annual number: 11

End annual number: 11