[go: up one dir, main page]

KR101701380B1 - 소자 내장형 연성회로기판 및 이의 제조방법 - Google Patents

소자 내장형 연성회로기판 및 이의 제조방법 Download PDF

Info

Publication number
KR101701380B1
KR101701380B1 KR1020100079286A KR20100079286A KR101701380B1 KR 101701380 B1 KR101701380 B1 KR 101701380B1 KR 1020100079286 A KR1020100079286 A KR 1020100079286A KR 20100079286 A KR20100079286 A KR 20100079286A KR 101701380 B1 KR101701380 B1 KR 101701380B1
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
insulating layer
plating
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100079286A
Other languages
English (en)
Other versions
KR20120016814A (ko
Inventor
조양식
홍성택
왕근호
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020100079286A priority Critical patent/KR101701380B1/ko
Priority to US13/116,224 priority patent/US8674232B2/en
Publication of KR20120016814A publication Critical patent/KR20120016814A/ko
Application granted granted Critical
Publication of KR101701380B1 publication Critical patent/KR101701380B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

제1도전층과, 상기 제1도전층의 상측에 배치되며 복수의 범프홈 및 제1회로패턴에 대응되는 형상으로 제1홈이 형성된 제1절연층과, 상기 제1절연층의 상기 제1홈 내에 형성되어, 상기 제1회로패턴으로 형성된 제1도금층 및 상기 범프홈에 삽입되어 상기 제1도전층과 연결되는 복수의 범프를 구비하는 반도체 소자를 구비하며, 상기 제1도전층에는 제2회로패턴이 형성된 소자 내장형 연성회로기판과 이의 제조방법이 제공된다.

Description

소자 내장형 연성회로기판 및 이의 제조방법{Device embedded flexible printed circuit board and manufacturing method thereof}
본 발명은 연성회로기판(flexible prinnted circuit board:FPCB)에 관한 것으로, 더욱 구체적으로는 반도체 소자를 내장한 소자 내장형 연성회로기판에 관한 것이다.
본 발명은 지식경제부 산업기술개발 사업의 일환으로 수행한 연구로부터 도출된 것이다.
[과제관리번호: 10031768, 과제명: R2R 적층성형, 도금 Interconnection 제조 및 신뢰성 평가 기술]
최근 전자 기기의 소형화 및 고성능화에 따라서 소형의 회로기판에 많은 수의 부품을 실장해야 할 필요성이 커지고 있다. 소형의 회로기판에 많은 수의 부품을 실장하기 위한 방법으로 각종의 소자, 특히 능동소자까지도 연성회로기판에 내장하는 방법이 널리 사용된다.
이와 같은 소자 내장형 연성회로기판에 의하면 부품의 집적도를 향상시킬 수 있을 뿐만 아니라, 배선길이가 단축되어 전기적 성능이 향상될 수 있다. 또한 조립 공정의 수가 감소되며, 부품의 배치를 위한 여유가 증가하여 디자인 자유도가 향상될 수 있는 장점이 있다.
이러한 소자 내장형 연성회로기판의 장점은 그 두께가 감소될수록 더욱 증대되는데, 이는 두께가 얇아질수록 소자 내장형 연성회로기판의 부피가 감소되고, 배선길이의 단축으로 응답속도가 향상되며 소비전력이 감소되기 때문이다. 뿐만 아니라 두께가 감소될수록 굴곡성도 함께 증가하여 소자 내장형 연성회로기판의 배치에도 유리하다.
부품의 집적도를 향상시키고 두께를 효과적으로 감소될 수 있는 소자 내장형 연성회로기판 및 이의 제조방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여 본 발명의 일 측면은 따른 소자 내장형 연성회로기판은, 제1도전층과, 상기 제1도전층의 상측에 배치되며 복수의 범프홈 및 제1회로패턴에 대응되는 형상으로 제1홈이 형성된 제1절연층과, 상기 제1절연층의 상기 제1홈 내에 형성되어, 상기 제1회로패턴으로 형성되는 제1도금층 및 상기 범프홈에 삽입되어 상기 제1도전층과 연결되는 복수의 범프를 구비하는 반도체 소자를 구비하며, 상기 제1도전층의 일부분을 식각으로 제거하여 상기 제1도전층에 제2회로패턴이 형성된다.
또한, 상기 제1도전층은 단면 연성동박적층필름(flexible copper clad laminate:FCCL)의 구리층이며, 상기 제1절연층은 상기 단면 연성동박적층필름의 코어층일 수 있다.
또한, 상기 소자 내장형 연성회로기판은, 상기 반도체 소자를 덮으며 상기 제1절연층의 상측에 배치되는 제2절연층과, 상기 제2절연층의 상측에 배치되며, 제3회로패턴이 형성된 제2도전층과, 상기 제2도전층과 상기 제2절연층을 관통하여 상기 제1도금층에 이르도록 형성된 비아홀과, 상기 제2도전층과 상기 제1도금층이 전기적으로 연결되도록 상기 비아홀에 형성된 제2도금층을 더 구비할 수 있다.
또한, 상기 제2절연층은 RCC (resin coated copper foil)의 레진층이며, 상기 제2도전층은 상기 RCC의 구리층일 수 있다.
또한, 상기 제2도전층은, 코어층이 상기 제2절연층에 부착되게 배치된 단면 연성동박적층필름의 구리층일 수 있다.
또한, 상기 제2절연층은 본딩 시트일 수 있다.
또한, 상기 소자 내장형 연성회로기판은 제1도전층의 하측 및 상기 제2도전층의 상측에 배치되는 보호층을 더 구비할 수 있다.
또한, 상기 소자 내장형 연성회로기판은, 상기 범프홈의 내부에 배치되며 상기 범프와 상기 제1도전층을 전기적으로 연결하는 도전볼을 더 구비할 수 있다.
또한, 상기 소자 내장형 연성회로기판은, 상기 반도체 소자가 상기 제1절연층에 고정되도록 상기 반도체 소자와 상기 제1절연층 사이에 배치되는 접착물질을 더 구비할 수 있다.
한편, 본 발명의 다른 일 측면에 따른 소자 내장형 연성회로기판의 제조방법은, 제1도전층의 상측에 배치된 제1절연층에 복수의 범프홈을 형성하고 제1회로패턴에 대응되는 형상으로 제1홈을 형성하는 단계와, 상기 범프홈을 덮도록 상기 범프홈의 상측에 도금 레지스트를 배치하고 상기 제1홈의 내부에 상기 제1회로패턴으로 제1도금층을 형성하기 위하여 도금하는 단계와, 상기 도금 레지스트를 제거하는 단계와, 범프를 구비한 반도체 소자의 상기 범프가 상기 범프홈에 끼워지도록 상기 반도체 소자를 배치하는 단계 및 상기 제1도전층의 일부분을 식각으로 제거하여 상기 제1도전층에 제2회로패턴을 형성하는 단계를 포함한다.
또한, 상기 소자 내장형 연성회로기판의 제조방법은, 상기 반도체 소자를 덮도록 상기 제1절연층의 상측에 제2절연층을 배치하며 상기 제2절연층의 상측에 제2도전층을 배치하는 단계와, 상기 제2도전층 및 상기 제2절연층을 관통하여 상기 제1도금층에 이르는 비아홀을 형성하는 단계와, 상기 제2도전층과 상기 제1도금층이 전기적으로 연결되도록 상기 비아홀에 제2도금층을 형성하는 단계와, 상기 제2도전층의 일부분을 식각으로 제거하여 상기 제2도전층에 제3회로패턴을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 소자 내장형 연성회로기판의 제조방법은 상기 제1도전층의 하측 및 상기 제2도전층의 상측에 보호층을 배치하는 단계를 더 포함할 수 있다.
또한, 상기 소자 내장형 연성회로기판의 제조방법은, 상기 도금 레지스트를 제거하는 단계와 상기 반도체 소자를 상기 제1절연층의 상측에 배치하는 단계 사이에, 상기 반도체 소자의 범프와 상기 제1도전층을 전기적으로 연결하도록 도전 볼을 상기 범프홈의 내부에 배치하는 단계를 더 포함할 수 있다.
또한, 상기 소자 내장형 연성회로기판의 제조방법은, 상기 도금 레지스트를 제거하는 단계와 상기 반도체 소자를 상기 제1절연층의 상측에 배치하는 단계 사이에, 상기 제1절연층의 상기 범프홈이 형성된 부분의 상측에 접착물질을 도포하는 단계를 더 포함할 수 있다.
본 발명의 일 측면에 따른 소자 내장형 연성회로기판은 집적도가 향상되고 그 두께가 효과적으로 감소되어, 전기적 성능 및 굴곡성을 효과적으로 향상시킬 수 있다.
도 1 내지 도 12는 본 발명의 일 실시예에 따른 소자 내장형 연성회로기판의 제조과정을 순차적으로 나타낸 개략적 단면도이다.
도 13은 본 발명의 일 실시예에 따른 소자 내장형 연성회로기판의 제조과정을 개략적으로 나타낸 순서도이다.
도 14은 본 발명의 다른 일 실시예에 따른 소자 내장형 연성회로기판의 개략적 단면도이다.
이하 도면을 참조하여 본 발명의 일 실시예에 따른 소자 내장형 연성회로기판에 대해서 설명한다.
도 1 내지 도 12는 본 발명의 일 실시예에 따른 소자 내장형 연성회로기판의 제조과정을 순차적으로 나타낸 개략적 단면도이다. 특히, 도 12는 본 실시예에 따른 소자 내장형 연성회로기판의 완성된 형태를 개략적으로 도시한 단면도이다. 도 13은 본 발명의 일 실시예에 따른 소자 내장형 연성회로기판의 제조과정을 개략적으로 나타낸 순서도이다.
도 12를 참조하면 본 실시예에 따른 소자 내장형 연성회로기판(1)은 제1도전층(100), 제1절연층(200), 제1도금층(400), 반도체 소자(500), 제2절연층(600), 제2도전층(700), 비아홀(750), 제2도금층(800) 및 보호층(900)을 구비한다.
제1도전층(100)은 구리(Cu) 소재로 이루어지며, 10 내지 20 ㎛ 정도의 매우 얇은 두께를 가진다. 제1도전층(100)에는 제2회로패턴이 형성되도록 소정의 형태로 홈(120)이 형성된다.
제1절연층(200)은 제1도전층(100)의 상측에 배치되며, 5 내지 15 ㎛ 마이크로미터 가량의 매우 얇은 두께를 가진다. 제1절연층(200)은 절연성, 유연성 및 내열특성이 우수한 폴리이미드(polyimide) 소재로 이루어질 수 있다.
제1절연층(200)에는 범프홈(210)과 제1홈(220)이 형성된다. 범프홈(210)은 반도체 소자(500)의 범프(510)가 삽입되는 부분으로 반도체 소자(500)의 범프(bump-510)에 대응되는 형태로 복수 개가 형성되며, 제1도전층(110)의 일부분을 노출시킨다. 즉, 범프홈(510)에 의해서 제1절연층(200)으로부터 노출된 제1도전층(110)의 일부는 범프 패드(bump pad)가 되는 것이다.
제1홈(220)은 범프홈(210)에 이웃하며, 제1절연층(200)에 소정의 패턴, 소위 제1회로패턴에 대응되는 형상으로 형성된다.
제1도금층(400)은 제1절연층(200)의 제1홈(220)의 내부 공간에 형성되는 것으로, 제1도전층(100)과 동일하게 구리 소재로 이루어진다. 제1도금층(400)의 두께는 제1절연층(200)과 단차가 생기지 않도록 제1절연층(200)의 두께와 동일하게 형성된다. 제1도금층(400)은 도금에 의하여 제1홈(220)의 내부에 형성되므로, 제1홈(220)의 형태를 따라서 제1회로패턴으로 형성된다.
반도체 소자(500)는 복수의 범프(510)를 구비하며 제1절연층(200)의 상측에 배치된다. 반도체 소자(500)의 범프(510)는 범프홈(210)에 끼워져 범프 패드(110)에 연결됨으로써, 제1금속박판(100)의 제3회로패턴과 연결된다. 반도체 소자(500)의 두께는 대략 50 내지 100 ㎛ 정도로 매우 얇게 형성될 수 있다. 반도체 소자(500)와 제1절연층(200) 사이에는 접착물질(450)이 배치되어 반도체 소자(500)와 제1절연층(200)이 서로 안정적으로 접착 고정되게 한다. 접착물질(450)은 에폭시계의 이방성 전도성 페이스트(anisotropic conductive paste:ACP) 또는 비전도성 페이스트(non-conductive paste:NCP)로 이루어질 수 있다.
제2절연층(600)은 제1절연층(200)의 상측에 배치되며, 반도체 소자(500)를 덮어 밀봉한다. 제2절연층(600)은 반도체 소자(500)를 덮어줄 수 있도록 반도체 소자(500)보다 두껍게 형성되되, 소자 내장형 연성회로기판(1) 전체의 두께가 두꺼워 지지 않도록 대략 반도체 소자(500)보다 조금만 더 두껍게 형성되는 것이 바람직하다. 예컨대 반도체 소자(500)가 50㎛ 정도의 두께를 가진다면, 제2절연층(600)은 70 내지 80 ㎛ 정도의 두께로 형성될 수 있다.
제2절연층(600)은 본딩 시트(bonding sheet) 또는 페이스트(paste)형 접착제로 이루어질 수 있다.
제2도전층(700)은 제2절연층(600)의 상측에 배치되며, 제1도전층(100)과 마찬가지로 구리 소재로 이루어지며 10 내지 20 ㎛ 정도의 매우 얇은 두께를 가진다. 제2도전층(700)에는 제3회로패턴이 형성되도록 홈(710)이 형성된다.
비아홀(via hole-750)은 제2도전층(700)과 제2절연층(600)을 관통하여, 상기 제1도금층(400)에 이르도록 형성된다.
제2도금층(800)은 비아홀(750)의 표면에 형성되며, 제2도전층(700)과 상기 제1도금층(400)이 전기적으로 연결되도록 한다. 제2도금층(800)은 제1도금층(400)과 마찬가지로 구리 소재로 이루어진다.
보호층(900)은 제1도전층(100)의 하측 및 제2도전층(700)의 상측에 각각 배치되어 그 사이에 배치된 반도체 소자(500) 및 회로를 보호하기 위한 것으로 회로보호용 절연필름인 커버 레이(cover lay)로 이루어질 수 있다.
상술한 바에 따르면, 본 실시예에 따른 소자 내장형 연성회로기판(1)은 각각 제1회로패턴, 제2회로패턴 및 제3회로패턴으로 형성된 3개의 회로층(C1, C2, C3)을 구비한다. 상기 회로층들(C1,C2,C3)은 서로 연결되는데, 특히 제1절연층(200)의 회로층(C1)과 제1도전층(100)의 회로층(C2)은 비아홀에 의하지 않고 서로 면접촉되어 연결된다.
다음으로 본 실시예에 따른 소자 내장형 연성회로기판의 제조방법에 대해서 설명한다.
도 1에 도시된 바와 같이 하측에 제1도전층(100)이 배치되고 상측에 제1절연층(200)이 형성된 원소재를 마련한다. 본 실시예에서는 원소재로써 연성동박적층필름(flexible copper clad laminate:FCCL-150)을 사용하는 것을 예로 들어 설명한다. 즉, 연성동박적층필름(150)의 구리층이 제1도전층(100)이 되고, 폴리이미드(polyimide) 재질의 코어층이 제1절연층(200)이 되는 것이다.
다음으로 도 2에 도시된 바와 같이, 제1절연층(200)에 범프홈(210)과 제1회로패턴의 제1홈(220)을 형성한다(S10). 제1절연층(200)에 범프홈(210)과 제1홈(220)을 형성하기 위해서는 CO2 레이저가 사용될 수 있다. 범프홈(210)을 형성함에 따라서 제1도전층(100)이 반도체 소자(500)의 범프(510)에 대응되는 형상으로 노출되므로 범프 패드(110)가 형성된다.
다음으로 도 3에 도시된 바와 같이 범프홈(210)을 덮도록 제1절연층(200)의 상측에 도금 레지스트(300)를 배치한 후, 전해도금을 실시하여 도 4에 도시된 바와 같이 제1도금층(400)을 형성한다(S20). 한편, 범프홈(210)의 상측에는 도금 레지스트(300)가 배치되어 있으므로 범프홈(210)의 내부에는 도금층이 형성되지 않는다. 도금공정은 제1도금층(400)이 제1절연층(200)과 동일한 두께를 가질 때까지 수행한다.
다음으로 도 5에 도시된 바와 같이 도금 레지스트(300)를 제거한 후, 도 6에 도시된 바와 같이 제1절연층(200)의 범프홈(210)이 형성된 부분의 상측에 에폭시계 ACP 또는 NCP로 이루어진 접착물질(450)을 도포한다(S35).
다음으로 도 7에 도시된 바와 같이, 범프(510)를 구비한 반도체 소자(500)를 접착물질(450)이 도포된 제1절연층(200)의 상측에 배치하되, 그 범프(510)가 범프홈(210)에 끼워지도록 한다(S40). 범프(510)는 범프홈(210)에 끼워져 범프 패드(110)에 접촉됨으로써 제1도전층(100)과 전기적으로 연결된다.
다음으로 도 8a에 도시된 바와 같이 반도체 소자(500)를 덮어 밀봉하는 제2절연층(600)을 제1절연층(200)에 상측에 배치하고, 그 제2절연층(600)의 상측에 제2도전층(700)을 배치한다(S50). 제2절연층(600)은 본딩 시트를 이용하여 형성될 수 있다. 즉, 제2절연층(600)은 B-스테이지의 반경화 상태에 있는 본딩 시트를 롤러 등으로 가열 및 가압하여 반도체 소자(500) 및 제1절연층(200)의 상측에 부착시킴으로써 형성될 수 있다.
한편, 제2절연층(600)은 페이스트 형의 접착제로 형성될 수도 있는데, 이 경우에 페이스트 형 접착제를 소정의 두께로 살포하는 스프레이 법이 이용될 수 있다.
본딩 시트 또는 페이스트 형의 접착제를 이용하여 제2절연층(600)이 형성되면, 그 상측에 제2도전층(700)을 배치한다. 제2도전층(700)은 제1도전층(100)과 동일하게 구리 소재의 박막으로 이루어지며 접착물질(미도시)에 의해서 제2절연층(600)에 접착될 수 있다. 제2도전층(700)을 배치하기 위해서 단면의 연성동박적층필름(160)을 사용할 수도 있다. 즉, 도 8b에 도시된 바와 같이 단면의 연성동박적층필름(160)의 코어층(162)을 제2절연층(600)에 부착시킴으로써 제2도전층(700)을 제2절연층(600)의 상측에 배치할 수 있다.
한편, 본 실시예에서는 제2도전층(700)이 제2절연층(600)의 형성 이후에 별도의 과정을 거쳐 그 위에 배치되는 것으로 설명하였으나, 이와는 달리 제2절연층(600)과 제2도전층(700)은 단일 공정으로 형성될 수도 있다. 예를 들면, 미리 준비된 RCC(resin coated copper)의 레진 측이 제2절연층(600)을 향하도록 한 후 진공 적층(vacuum laminating)하여 제2절연층(600)과 제2도전층(700)을 한꺼번에 배치할 수도 있다. 즉, RCC의 레진이 제2절연층(600)이 되고 RCC의 구리 박막이 제2도전층(700)이 되는 것이다.
다음으로, 도 9에 도시된 바와 같이 CO2 레이저를 이용하여 제2도전층(700) 및 제2절연층(600)을 관통하는 비아홀(750)을 형성한다(S60). 이 경우 비아홀(750)을 제1도금층(400)에 이르는 깊이로 형성함으로써, 제1도전층(400)이 외부로 노출되도록 한다.
다음으로, 도 10에 도시된 바와 같이 비아홀(750)의 표면에 제2도금층(800)을 형성한다(S70). 비아홀(750)의 표면의 일부는 절연물질로 이루어진 제2절연층(600)으로 이루어지므로, 제2도금층(800)은 무전해 동도금을 수행한 후에 전해 동도금을 수행함으로써 형성될 수 있다. 제2도금층(800)은 제1도금층(400)에 이르는 비아홀(750)의 표면에 형성되므로, 제1도금층(400)과 제2도전층(700)은 제2도금층(800)에 의해서 전기적으로 연결된다.
다음으로, 도 11에 도시된 바와 같이 제1도전층(100)을 제2회로패턴으로 패터닝하고, 제2도전층(700)을 제3회로패턴으로 패터닝한다(S80). 제1도전층(100) 및 제2도전층(700)을 패터닝하기 위해서는 통상적인 에칭 공정이 사용될 수 있다. 즉, 정면처리 공정, 감광성 필름 적층 공정, 노광 공정, 현상 공정, 식각 공정 및 박리 공정을 통하여 제1도전층(100) 및 제2도전층(700)에 각각 제2회로패턴 및 제3회로패턴을 형성할 수 있다.
다음으로, 도 12에 도시된 바와 같이 제1도전층(100)의 하측 및 제2도전층(700)의 상측에 회로보호용 절연 필름인 커버 레이(cover lay)를 접착함으로써 보호층(900)을 배치한다(S90). 보호층(900)의 배치가 완료되면 본 실시예에 따른 소자 내장형 연성회로기판(1)의 제조가 완료된다.
상술한 바와 같이 본 실시예에 따른 소자 내장형 연성회로기판(1)은, 제1절연층(200)에 범프홈(210)을 형성하는 방법으로 범프 패드(110)를 형성하므로, 범프 패드를 형성하기 위한 별도의 회로층이 요구되지 않는다. 따라서 소자 내장형 연성회로기판(1)의 두께가 효과적으로 감소된다.
또한, 반도체 소자(500)의 범프(510)가 범프홈(210)에 끼워져 배치되므로, 범프(510)가 삽입된 깊이만큼 소자 내장형 연성회로기판의 두께가 더욱 감소된다.
또한, 제1절연층(200)에 제1회로패턴의 회로를 형성함으로써 추가적인 두께의 증가를 야기하지 않으므로, 집적도를 향상 및 박막화에 효과적이다.
또한, 제1절연층(200)의 회로층(C1)과 제1도전층(100)의 회로층(C2)은 비아홀에 의하지 않고 면접촉하여 연결되므로 전기적 성능향상 및 소비전력의 감소의 효과를 얻을 수 있다.
다음으로 본 발명의 다른 실시예에 따른 소자 내장형 연성회로기판에 대해서 도면을 참조하여 설명한다.
도 14는 본 발명의 다른 실시예에 따른 소자 내장형 연성회로기판의 개략적 단면도이다.
도 14를 참조하면 본 실시예에 따른 소자 내장형 연성회로기판(2)은 도 12에 도시된 소자 내장형 연성회로기판(1)과 마찬가지로 제1도전층(100), 제1절연층(200), 제1도금층(400), 반도체 소자(500), 제2절연층(600), 제2도전층(700), 비아홀(750), 제2도금층(800) 및 보호층(900)을 구비하며, 이에 추가적으로 복수의 도전볼(conductive ball-550)을 더 구비한다.
도전볼(550)은 범프홈(210)의 내부에 배치되어, 반도체 소자(500)의 범프(510)와 제1도전층(100)을 전기적으로 연결한다.
본 실시예에 따른 소자 내장형 연성회로기판(2)에 따르면, 반도체 소자(500)의 범프(510)의 상하방향 길이가 제1절연층(200)의 두께보다 작은 경우에도, 범프 패드(110)와 범프(510) 사이에 도전볼(500)을 채워넣음으로써 용이하게 범프(510)와 범프 패드(110)를 연결할 수 있다.
이상, 본 발명의 일부 실시예에 따른 소자 내장형 연성회로기판(1,2) 및 이의 제조방법에 대해 설명하였으나 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상의 범주 내에서 다양한 형태로 구체화될 수 있다.
예를 들어, 상기 실시예에 따른 소자 내장형 연성회로기판(1,2)은 제1 내지 제3회로층(C1,C2,C3)을 구비하는 것으로 설명하였으나, 이와는 달리 제3회로층(C3)을 포함하지 않을 수도 있다. 즉, 소자 내장형 연성회로기판(1,2)은 제2도전층(800)이 없이 제1회로층(C1)과 제2회로층(C2) 만을 구비할 수도 있다.
또한, 상기 실시예에서 제1도전층(100), 제2도전층(700), 제1도금층(400) 및 제2도금층(800)은 구리 소재를 포함하여 이루어지는 것으로 설명하였으나, 이와는 다른 금속 소재를 포함하여 이루어질 수도 있다.
또한, 본 실시예에서 제1도금층(400)의 두께는 제1절연층(200)의 두께와 동일한 것으로 설명하였으나, 이와는 달리 제1도금층(400)의 두께는 제1절연층(200)의 두께보다 얇게 형성될 수도 있다.
1,2 ... 소자 내장형 연성회로기판 100 ... 제1도전층
200 ... 제1절연층 210 ... 범프홈
220 ... 제1홈 300 ... 도금 레지스트
400 ... 제1도금층 500 ... 반도체 소자
600 ... 제2절연층 700 ... 제2도전층
750 ... 비아홀 800 ... 제2도금층
900 ... 보호층 C1,C2,C3 ... 회로층

Claims (18)

  1. 제1도전층;
    상기 제1도전층의 상측에 배치되며, 복수의 범프홈 및 제1회로패턴에 대응되는 형상으로 제1홈이 형성된 제1절연층;
    상기 제1절연층의 상기 제1홈 내에 형성되어 상기 제1회로패턴으로 형성되는 제1도금층; 및
    상기 범프홈에 삽입되어 상기 제1도전층과 연결되는 복수의 범프를 구비하는 반도체 소자를 구비하며,
    상기 제1도전층의 일부분을 식각으로 제거하여 상기 제1도전층에 제2회로패턴이 형성된 소자 내장형 연성회로기판.
  2. 제1항에 있어서,
    상기 제1도전층은,
    단면 연성동박적층필름(flexible copper clad laminate)의 구리층이며,
    상기 제1절연층은,
    상기 단면 연성동박적층필름의 코어층인 소자 내장형 연성회로기판.
  3. 제1항에 있어서,
    상기 반도체 소자를 덮으며, 상기 제1절연층의 상측에 배치되는 제2절연층;
    상기 제2절연층의 상측에 배치되며, 제3회로패턴이 형성된 제2도전층;
    상기 제2도전층과 상기 제2절연층을 관통하여 상기 제1도금층에 이르도록 형성된 비아홀; 및
    상기 제2도전층과 상기 제1도금층이 전기적으로 연결되도록, 상기 비아홀에 형성된 제2도금층을 더 구비하는 소자 내장형 연성회로기판.
  4. 제3항에 있어서,
    상기 제2절연층은,
    RCC (resin coated copper foil)의 레진층이며,
    상기 제2도전층은,
    상기 RCC의 구리층인 소자 내장형 연성회로기판.
  5. 제3항에 있어서,
    상기 제2도전층은,
    코어층이 상기 제2절연층에 부착되게 배치된 단면 연성동박적층필름(flexible copper clad laminate)의 구리층인 소자 내장형 연성회로기판.
  6. 제3항에 있어서,
    상기 제2절연층은 본딩 시트인 소자 내장형 연성회로기판.
  7. 제3항에 있어서,
    상기 제1도전층의 하측 및 상기 제2도전층의 상측에 배치되는 보호층을 더 구비한 소자 내장형 연성회로기판.
  8. 제1항에 있어서,
    상기 범프홈의 내부에 배치되며, 상기 범프와 상기 제1도전층을 전기적으로 연결하는 도전볼을 더 구비하는 소자 내장형 연성회로기판.
  9. 제1항에 있어서,
    상기 반도체 소자가 상기 제1절연층에 고정되도록, 상기 반도체 소자와 상기 제1절연층 사이에 배치되는 접착물질을 더 구비하는 소자 내장형 연성회로기판.
  10. 제1도전층의 상측에 배치된 제1절연층에 복수의 범프홈을 형성하고 제1회로패턴에 대응되는 형상으로 제1홈을 형성하는 단계;
    상기 범프홈을 덮도록 상기 범프홈의 상측에 도금 레지스트를 배치하고, 상기 제1홈의 내부에 상기 제1회로패턴으로 제1도금층을 형성하기 위하여 도금하는 단계;
    상기 도금 레지스트를 제거하는 단계;
    범프를 구비한 반도체 소자의 상기 범프가 상기 범프홈에 끼워지도록 상기 반도체 소자를 배치하는 단계; 및
    상기 제1도전층의 일부분을 식각으로 제거하여 상기 제1도전층에 제2회로패턴을 형성하는 단계;를 포함하는 소자 내장형 연성회로기판의 제조방법.
  11. 제10항에 있어서,
    상기 제1도전층은,
    단면 연성동박적층필름(flexible copper clad laminate)의 구리층이며,
    상기 제1절연층은,
    상기 연성동박적층필름의 코어층인 소자 내장형 연성회로기판의 제조방법.
  12. 제10항에 있어서,
    상기 반도체 소자를 덮도록 상기 제1절연층의 상측에 제2절연층을 배치하며, 상기 제2절연층의 상측에 제2도전층을 배치하는 단계;
    상기 제2도전층 및 상기 제2절연층을 관통하여 상기 제1도금층에 이르는 비아홀을 형성하는 단계;
    상기 제2도전층과 상기 제1도금층이 전기적으로 연결되도록, 상기 비아홀에 제2도금층을 형성하는 단계; 및
    상기 제2도전층의 일부분을 식각으로 제거하여 상기 제2도전층에 제3회로패턴을 형성하는 단계를 더 포함하는 소자 내장형 연성회로기판의 제조방법.
  13. 제12항에 있어서,
    상기 제2절연층은,
    RCC (resin coated copper foil)의 레진층이며,
    상기 제2도전층은,
    상기 RCC의 구리층인 소자 내장형 연성회로기판의 제조방법.
  14. 제12항에 있어서,
    상기 제2도전층은,
    코어층이 상기 제2절연층에 부착되게 배치된 단면 연성동박적층필름(FCCL)의 구리층인 소자 내장형 연성회로기판의 제조방법.
  15. 제12항에 있어서,
    상기 제2절연층은 본딩 시트인 소자 내장형 연성회로기판의 제조방법.
  16. 제12항에 있어서,
    상기 제1도전층의 하측 및 상기 제2도전층의 상측에 보호층을 배치하는 단계를 더 포함하는 소자 내장형 연성회로기판의 제조방법.
  17. 제10항에 있어서,
    상기 도금 레지스트를 제거하는 단계와 상기 반도체 소자를 상기 제1절연층의 상측에 배치하는 단계 사이에,
    상기 반도체 소자의 범프와 상기 제1도전층을 전기적으로 연결하도록, 도전볼을 상기 범프홈의 내부에 배치하는 단계를 더 포함하는 소자 내장형 연성회로기판의 제조방법.
  18. 제10항에 있어서,
    상기 도금 레지스트를 제거하는 단계와 상기 반도체 소자를 상기 제1절연층의 상측에 배치하는 단계 사이에,
    상기 제1절연층의 상기 범프홈이 형성된 부분의 상측에 접착물질을 도포하는 단계를 더 포함하는 소자 내장형 연성회로기판의 제조방법.
KR1020100079286A 2010-08-17 2010-08-17 소자 내장형 연성회로기판 및 이의 제조방법 Active KR101701380B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100079286A KR101701380B1 (ko) 2010-08-17 2010-08-17 소자 내장형 연성회로기판 및 이의 제조방법
US13/116,224 US8674232B2 (en) 2010-08-17 2011-05-26 Device-embedded flexible printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100079286A KR101701380B1 (ko) 2010-08-17 2010-08-17 소자 내장형 연성회로기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20120016814A KR20120016814A (ko) 2012-02-27
KR101701380B1 true KR101701380B1 (ko) 2017-02-01

Family

ID=45593172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100079286A Active KR101701380B1 (ko) 2010-08-17 2010-08-17 소자 내장형 연성회로기판 및 이의 제조방법

Country Status (2)

Country Link
US (1) US8674232B2 (ko)
KR (1) KR101701380B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9674955B2 (en) * 2011-11-09 2017-06-06 Lg Innotek Co., Ltd. Tape carrier package, method of manufacturing the same and chip package
KR101924458B1 (ko) * 2012-08-22 2018-12-03 해성디에스 주식회사 전자 칩이 내장된 회로기판의 제조 방법
KR102235811B1 (ko) * 2014-02-27 2021-04-02 가부시키가이샤 앰코테크놀로지재팬 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법
CN104270888B (zh) * 2014-09-28 2017-10-17 广州兴森快捷电路科技有限公司 高密度封装基板孔上盘产品及其制备方法
KR102581793B1 (ko) 2016-09-01 2023-09-26 삼성디스플레이 주식회사 회로 기판, 이를 포함하는 표시 장치 및 회로 기판의 제조 방법
KR20240178059A (ko) * 2023-06-21 2024-12-30 삼성전자주식회사 고정 구조물을 포함하는 반도체 메모리 모듈

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006572A (ja) 2002-03-26 2004-01-08 Sony Corp 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
JP2006261187A (ja) 2005-03-15 2006-09-28 Oki Electric Ind Co Ltd 部品内蔵基板の製造方法
KR100765022B1 (ko) 2006-08-29 2007-10-09 엘지이노텍 주식회사 플렉시블 기판 및 그 제조방법
WO2009101723A1 (ja) 2008-02-11 2009-08-20 Ibiden Co., Ltd. 電子部品内蔵基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61160946A (ja) 1984-12-31 1986-07-21 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体装置の接続構造体
WO2000044043A1 (fr) * 1999-01-22 2000-07-27 Hitachi, Ltd. Dispositif a semi-conducteurs et son procede de fabrication
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
JP2003324128A (ja) 2002-04-30 2003-11-14 Optrex Corp チップオンフィルム基板
KR100510518B1 (ko) 2003-01-30 2005-08-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 패키지 방법
US7808073B2 (en) * 2004-03-31 2010-10-05 Casio Computer Co., Ltd. Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both
US20070080458A1 (en) * 2005-10-11 2007-04-12 Tsuyoshi Ogawa Hybrid module and method of manufacturing the same
US20070187836A1 (en) 2006-02-15 2007-08-16 Texas Instruments Incorporated Package on package design a combination of laminate and tape substrate, with back-to-back die combination
JP4922891B2 (ja) * 2006-11-08 2012-04-25 株式会社テラミクロス 半導体装置およびその製造方法
JP4506767B2 (ja) * 2007-02-28 2010-07-21 カシオ計算機株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006572A (ja) 2002-03-26 2004-01-08 Sony Corp 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
JP2006261187A (ja) 2005-03-15 2006-09-28 Oki Electric Ind Co Ltd 部品内蔵基板の製造方法
KR100765022B1 (ko) 2006-08-29 2007-10-09 엘지이노텍 주식회사 플렉시블 기판 및 그 제조방법
WO2009101723A1 (ja) 2008-02-11 2009-08-20 Ibiden Co., Ltd. 電子部品内蔵基板の製造方法

Also Published As

Publication number Publication date
US20120043114A1 (en) 2012-02-23
KR20120016814A (ko) 2012-02-27
US8674232B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
JP5101542B2 (ja) チップ内蔵印刷回路基板及びその製造方法
KR100656751B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP4874305B2 (ja) 電気・電子部品内蔵回路基板とその製造方法
KR101143837B1 (ko) 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
KR101241544B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP5997260B2 (ja) 印刷回路基板及びその製造方法
US9357647B2 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
US9024203B2 (en) Embedded printed circuit board and method for manufacturing same
KR101155624B1 (ko) 임베디드 인쇄회로기판 및 제조방법
JP6745770B2 (ja) 回路基板
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
KR20130135097A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2008270532A (ja) インダクタ内蔵基板及びその製造方法
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
CN102119588A (zh) 元器件内置模块的制造方法及元器件内置模块
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP2014072279A (ja) 部品内蔵配線基板の製造方法
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR101204083B1 (ko) 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법
JP4863076B2 (ja) 配線基板及びその製造方法
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
JP5772134B2 (ja) 回路基板、その製造方法および半導体装置
JP5221682B2 (ja) プリント回路基板及びその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100817

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20140501

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150709

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100817

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160715

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170118

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170124

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170125

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20191223

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20201228

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20211227

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20231220

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20241226

Start annual number: 9

End annual number: 9