[go: up one dir, main page]

KR101482317B1 - 단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지 - Google Patents

단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지 Download PDF

Info

Publication number
KR101482317B1
KR101482317B1 KR1020120121287A KR20120121287A KR101482317B1 KR 101482317 B1 KR101482317 B1 KR 101482317B1 KR 1020120121287 A KR1020120121287 A KR 1020120121287A KR 20120121287 A KR20120121287 A KR 20120121287A KR 101482317 B1 KR101482317 B1 KR 101482317B1
Authority
KR
South Korea
Prior art keywords
metal plate
electrode
semiconductor chip
power module
unit power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020120121287A
Other languages
English (en)
Other versions
KR20140055038A (ko
Inventor
김태현
서범석
유도재
김광수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120121287A priority Critical patent/KR101482317B1/ko
Priority to US13/782,859 priority patent/US9123683B2/en
Publication of KR20140055038A publication Critical patent/KR20140055038A/ko
Application granted granted Critical
Publication of KR101482317B1 publication Critical patent/KR101482317B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명에 따른 단위 전력 모듈은 일면에는 제1-1전극 및 상기 제1-1전극과 이격된 제1-2전극이 형성되고, 타면에는 제1-3전극이 형성된 제1반도체칩, 일면에는 제2-1전극이 형성되고, 타면에는 제2-2전극이 형성된 제2반도체칩, 상기 제1반도체칩의 제1-1전극 및 상기 제2반도체칩의 제2-1전극과 접하는 제1금속판, 상기 제1반도체칩의 제1-2전극과 접하되, 상기 제1금속판과 이격 배치된 제2금속판, 상기 제1반도체칩의 제1-3전극 및 상기 제2반도체칩의 제2-2전극과 접하는 제3금속판 및 상기 제1금속판, 제2금속판 및 제3금속판을 감싸도록 형성된 밀봉부재를 포함한다.

Description

단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지{Unit power module and power module package comprising the same}
본 발명은 단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지에 관한 것이다.
지하자원은 한정되어 있지만 매년 에너지 사용량은 증가하고 있다. 이에 전세계가 대체 에너지 개발에 많은 관심과 노력을 기울이고 있다.
이러한 노력은 적은 에너지로 높은 효율을 낼 수 있는 기술 개발로 이어지고 있으며, 그 중 하나가 전력 모듈이다.
전력 모듈은 크게 인버터(inverter), 컨버터(converter), 모터 구동용으로 구분할 수 있는데 그 사용처에 따라 다양한 형태를 가지고, 그 사용량은 꾸준히 증가하고 있다.
종래의 케이스(case) 형태를 갖는 산업용 및 고용량 전력 모듈들은 대량생산이 어렵고, 가격이 비싼 단점으로 인하여 접근성이 용이하지 않았다.
만일, 이러한 케이스(case) 형태를 갖는 전력 모듈들이 대량 생산이 가능한 구조를 가지고 좀더 경박단소화된다면 더 많은 곳에서 저렴한 가격으로 적용이 가능할 것이고, 이는 에너지 절연 및 자원보호, 자연보호에 한 몫을 하게 될 것이다.
이러한 목표를 달성하기 위해선 전력 모듈의 가장 큰 취약점인 발열문제를 해결하고 대량생산이 가능한 전력 모듈 패키지 구조가 우선 개발되어야 한다.
한편, 종래 전력 모듈 패키지의 구조가 미국등록특허 제5920119호에 개시되어 있다.
본 발명의 일 측면은 실패비용(failure cost)을 절감시킬 수 있고, 불량 발생 시 교체가 용이한 단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지를 제공하는 것이다.
본 발명의 다른 측면은 공정이 단순화되고, 시간당 생산량(Unit Per Hour:UPH)이 향상된 단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지를 제공하는 것이다.
본 발명의 또 다른 측면은 고객의 요청에 따른 커스터마이즈(customize)가 용이한 단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지를 제공하는 것이다.
본 발명에 따른 단위 전력 모듈은 일면에는 제1-1전극 및 상기 제1-1전극과 이격된 제1-2전극이 형성되고, 타면에는 제1-3전극이 형성된 제1반도체칩, 일면에는 제2-1전극이 형성되고, 타면에는 제2-2전극이 형성된 제2반도체칩, 상기 제1반도체칩의 제1-1전극 및 상기 제2반도체칩의 제2-1전극과 접하는 제1금속판, 상기 제1반도체칩의 제1-2전극과 접하되, 상기 제1금속판과 이격 배치된 제2금속판, 상기 제1반도체칩의 제1-3전극 및 상기 제2반도체칩의 제2-2전극과 접하는 제3금속판 및 상기 제1금속판, 제2금속판 및 제3금속판을 감싸도록 형성된 밀봉부재를 포함한다.
여기에서, 상기 제1반도체칩은 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT)이고, 상기 제1-1전극, 제1-2전극 및 제1-3전극은 각각 이미터(emitter) 전극, 게이트(gate) 전극 및 컬렉터(collector) 전극일 수 있다.
또한, 상기 제2반도체칩은 다이오드(diode)이고, 상기 제2-1전극 및 제2-2전극은 각각 애노드(anode) 전극 및 캐소드(cathode) 전극일 수 있다.
또한, 상기 단위 전력 모듈의 두께 방향 양 측면 중, 일 측면으로는 상기 제1금속판, 제2금속판 및 제3금속판이 노출되고, 타 측면으로는 상기 제1금속판 및 제3금속판이 노출될 수 있다.
이때, 상기 단위 전력 모듈의 양 측면으로 노출된 제1금속판, 제2금속판 및 제3금속판은 각각 이미터(emitter) 패드, 게이트(gate) 패드 및 컬렉터(collector) 패드일 수 있다.
또한, 상기 제1금속판 상에 형성된 절연막을 더 포함할 수 있다.
또한, 상기 제3금속판 상에 형성된 절연막을 더 포함할 수 있다.
본 발명에 따른 전력 모듈 패키지는 일면에는 제1-1전극 및 상기 제1-1전극과 이격된 제1-2전극이 형성되고, 타면에는 제1-3전극이 형성된 제1반도체칩, 일면에는 제2-1전극이 형성되고, 타면에는 제2-2전극이 형성된 제2반도체칩, 상기 제1반도체칩의 제1-1전극 및 상기 제2반도체칩의 제2-1전극과 접하는 제1금속판, 상기 제1반도체칩의 제1-2전극과 접하고, 상기 제1금속판과 이격 배치된 제2금속판, 상기 제1반도체칩의 제1-3전극 및 상기 제2반도체칩의 제2-2전극과 접하는 제3금속판 및 상기 제1금속판, 제2금속판 및 제3금속판을 감싸도록 형성된 밀봉부재를 포함하는 단위 전력 모듈 및 상기 단위 전력 모듈이 적어도 하나 이상 수납된 케이스를 포함한다.
여기에서, 상기 제1반도체칩은 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT)이고, 상기 제1-1전극, 제1-2전극 및 제1-3전극은 각각 이미터(emitter) 전극, 게이트(gate) 전극 및 컬렉터(collector) 전극일 수 있다.
또한, 상기 제2반도체칩은 다이오드(diode)이고, 상기 제2-1전극 및 제2-2전극은 각각 애노드(anode) 전극 및 캐소드(cathode) 전극일 수 있다.
또한, 상기 단위 전력 모듈의 두께 방향 양 측면 중, 일 측면으로는 상기 제1금속판, 제2금속판 및 제3금속판이 노출되고, 타 측면으로는 상기 제1금속판 및 제3금속판이 노출되며, 상기 단위 전력 모듈의 양 측면으로 노출된 제1금속판, 제2금속판 및 제3금속판은 각각 이미터(emitter) 패드, 게이트(gate) 패드 및 컬렉터(collector) 패드일 수 있다.
또한, 상기 케이스는 상기 단위 전력 모듈이 삽입되는 삽입홈, 상기 케이스 표면에 노출되도록 형성된 전원단자, 접지단자, 제어단자 및 출력단자를 포함하는 외부접속단자, 상기 케이스 내부에 형성되되, 일단 및 타단을 갖고, 상기 일단은 상기 외부접속단자와 접하고, 상기 타단은 상기 삽입홈 내벽을 향하도록 형성된 회로패턴 및 일단 및 타단을 갖고, 상기 일단은 상기 회로패턴과 접하고, 상기 타단은 상기 삽입홈 내부로 돌출되어 상기 단위 전력 모듈의 이미터(emitter) 패드, 게이트(gate) 패드 및 컬렉터(collector) 패드와 각각 접하는 복수 개의 접속부재를 포함할 수 있다.
또한, 상기 단위 전력 모듈의 일 측면으로 노출된 이미터(emitter) 패드, 게이트(gate) 패드 및 컬렉터(collector) 패드는 각각 상기 접지단자, 제어단자 및 전원단자와 전기적으로 연결되고, 상기 단위 전력 모듈의 타 측면으로 노출된 이미터(emitter) 패드 및 컬렉터(collector) 패드는 상기 출력단자와 전기적으로 연결될 수 있다.
또한, 상기 접속부재는 탄성력을 가진 재질로 이루어질 수 있다.
또한, 상기 단위 전력 모듈은 상기 케이스에 복수 개가 적층 수납될 수 있다.
또한, 상기 케이스 상부, 하부 또는 상부 및 하부에 접하는 방열판을 더 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위한 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 전력 모듈 패키지에 탑재되는 전력 소자를 단위 모듈로 제조함으로써, 패키징 전 제조된 단위 모듈의 양불을 테스트한 후 양품만을 패키징하여 전력 모듈 패키지를 제조할 수 있으므로, 실패비용(failure cost)을 절감할 수 있는 효과가 있다.
또한, 본 발명은 종래의 회로패턴과 대응되는 금속판을 반도체칩의 모든 전극에 각각 접합한 후 모듈화함으로써, 종래 회로패턴과 반도체칩을 와이어(wire)를 이용하여 전기적으로 연결한 것과 비교하여 와이어 본딩(wire bonding) 공정이 삭제되어 공정이 단순화되고, 공정 시간이 단축될 수 있는 효과가 있다.
또한, 본 발명은 단위 전력 모듈이 수납되는 케이스의 삽입홈 내벽으로 탄성력을 갖는 접속부재를 돌출 형성함으로써, 단위 전력 모듈의 탈장착이 가능하며 이에 따라, 불량이 발생한 단위 전력 모듈만 교체가 가능하므로 제품 고장 시 수리가 용이한 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 단위 전력 모듈의 구조를 나타내는 사시도,
도 2의 (a) 및 (b)는 본 발명의 일 실시 예에 따른 단위 전력 모듈의 상면 및 하면을 나타내는 평면도,
도 3 및 도 4는 각각 본 발명의 일 실시 예에 따른 단위 전력 모듈의 일측면도 및 타측면도,
도 5 및 도 6은 각각, 도 3의 A1-A1′단면도 및 B1-B1′단면도,
도 7은 본 발명의 일 실시 예에 따른 단위 전력 모듈을 포함하는 전력 모듈 패키지의 평면도,
도 8 및 도 9는 각각, 도 7의 A2-A2′단면도 및 B2-B2′단면도,
도 10은 본 발명의 다른 실시 예에 따른 단위 전력 모듈을 포함하는 전력 모듈 패키지의 평면도, 및
도 11 및 도 12는 각각, 도 10의 A3-A3′단면도 및 B3-B3′단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명하기로 한다.
단위 전력 모듈
도 1은 본 발명의 일 실시 예에 따른 단위 전력 모듈의 구조를 나타내는 사시도, 도 2의 (a) 및 (b)는 각각 본 발명의 일 실시 예에 따른 단위 전력 모듈의 상면 및 하면을 나타내는 평면도, 도 3 및 도 4는 각각 본 발명의 일 실시 예에 따른 단위 전력 모듈의 일측면도 및 타측면도, 도 5 및 도 6은 각각, 도 3의 A1-A1′단면도 및 B1-B1′단면도이다.
도 1 내지 도 6을 참조하면, 본 실시 예에 따른 단위 전력 모듈(100)은 제1반도체칩(111), 제2반도체칩(113), 제1금속판(121), 제2금속판(123), 제3금속판(125) 및 밀봉부재(140)를 포함한다.
여기에서, 상기 제1반도체칩(111) 및 제2반도체칩(113)은 전력 소자일 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 전력 소자는 실리콘 제어 정류기(Silicon Controlled Rectifier:SCR), 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터, 또는 이들이 조합된 고전력 반도체칩 또는 다이오드(diode) 등을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 실시 예에서는 제1반도체칩(111)으로 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT)을 사용하고, 제2반도체칩(113)으로 다이오드(diode)를 사용하고 있으나, 이는 하나의 실시 예일 뿐 본 발명이 이에 한정되는 것은 아니며, 다른 전력 소자가 사용되는 것 역시 가능하다 할 것이다.
이후부터는 상술한 바와 같이, 제1반도체칩(111)으로 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT)를, 제2반도체칩(113)으로 다이오드(diode)를 사용하는 경우를 예로 들어 설명할 것이다.
제1반도체칩(111)은 일면 및 타면을 갖고, 상기 일면에는 제1-1전극(미도시), 상기 제1-1전극(미도시)과 이격된 제1-2전극(미도시)이 형성될 수 있고, 타면에는 제1-3전극(미도시)가 형성될 수 있다.
또한, 제2반도체칩(113) 역시 일면 및 타면을 갖고, 상기 일면에는 제2-1전극(미도시)이 형성될 수 있고, 상기 타면에는 제1-3전극(미도시)이 형성될 수 있다.
이후부터는, 제1반도체칩(111)의 상기 제1-1전극, 제1-2전극 및 제1-3전극을 각각 이미터(emitter) 전극, 게이트(gate) 전극 및 컬렉터(collector) 전극이라 할 것이며, 제2반도체칩(113)의 상기 제2-1전극 및 제2-2전극은 각각 애노드(anode) 전극 및 캐소드(cathode) 전극이라 할 것이다.
이때, 제1반도체칩(111)의 이미터(emitter) 전극과 제2반도체칩(113)의 애노드(anode) 전극 및 제1반도체칩(111)의 컬렉터(collector) 전극과 제2반도체칩(113)의 캐소드(cathode) 전극은 각각 서로 동일한 극성을 갖는 단자와 연결될 수 있다.
즉, 제1반도체칩(111)의 이미터(emitter) 전극과 제2반도체칩(113)의 애노드(anode) 전극 및 제1반도체칩(111)의 컬렉터(collector) 전극과 제2반도체칩(113)의 캐소드(cathode) 전극은 각각 하나의 패턴에 모두 접할 수 있는 것이다.
본 실시 예에서 제1금속판(121), 제2금속판(123) 및 제3금속판(125)은 구리(Cu)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 실시 예에서는 도 1, 도 5 및 도 6에 도시한 바와 같이, 제1금속판(121)은 제1반도체칩(111)의 이미터(emitter) 전극 및 제2반도체칩(113)의 애노드(anode) 전극과 접하도록 배치되고, 제2금속판(123)은 제1반도체칩(111)의 게이트(gate) 전극과 접하도록 배치되며, 제3금속판(125)은 제1반도체칩(111)의 컬렉터(collector) 전극 및 제2반도체칩(113)의 캐소드(cathode) 전극과 접하도록 배치될 수 있다.
즉, 제1반도체칩(111)과 제2반도체칩(113)의 일면에는 제1금속판(121)을, 타면에는 제3금속판(125)을 배치하여, 제1금속판(121)과 제3금속판(125) 사이에 제1반도체칩(111) 및 제2반도체칩(113)을 위치시키되, 이때, 제1반도체칩(111) 일면에 제2금속판(123)을 제1금속판(121)과 이격되도록 배치시킨다.
이때, 본 실시 예에 따른 단위 전력 모듈(100)은 제1금속판(121), 제2금속판(123) 및 제3금속판(125)과 제1반도체칩(111) 및 제2반도체칩(113)을 접합하기 위한 접합부재(115)를 더 포함할 수 있다.
여기에서, 상기 접합부재(115)는 솔더(solder)일 수 있으나, 특별히 이에 한정되는 것은 아니며, 전도성 접합물질이라면 어느 것이든 사용 가능할 것이다.
본 실시 예에서 밀봉부재(140)는 도 1에 도시한 바와 같이, 제1금속판(121), 제2금속판(123) 및 제3금속판(125)을 감싸도록 형성될 수 있다.
이에 따라, 제1금속판(121)과 제3금속판(125) 사이에 위치한 제1반도체칩(111) 및 제2반도체칩(113) 역시 밀봉될 수 있다.
이때, 상기 밀봉부재(140)로는 에폭시 몰딩 컴파운드(Epoxy Molded Compound:EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에 따른 단위 전력 모듈(100)은 제1금속판(121) 및 제3금속판(125) 상에 형성된 절연막(130)을 더 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
이는, 제1금속판(121) 및 제3금속판(125) 표면이 외부로 노출되어 전기적으로 단락(short)이 발생할 수 있는 문제를 방지하기 위함이다.
이때, 상기 절연막(130)은 상술한 밀봉부재(140)와 동일 재질로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니며, 당업계에서 절연재로 사용되는 모든 물질은 사용 가능할 것이다.
한편, 도 1에서 제2금속판(123)은 제1금속판(121)보다 그 두께가 작도록 형성된 것으로 도시하고 있으나, 이는 하나의 실시 예일 뿐, 두께가 동일하도록 형성할 수도 있으며, 동일한 두께로 형성되는 경우에는 제2금속판(123) 상에도 절연막(130)이 형성될 수 있다.
또한, 본 실시 예에 따른 단위 전력 모듈(100)은 도 1, 도 3 및 도 4에 도시한 바와 같이, 두께 방향으로 일 측면 및 타 측면을 갖고, 상기 일 측면으로는 도 3과 같이, 제1금속판(121), 제2금속판(123) 및 제3금속판(125)이 노출되고, 상기 타 측면으로는 도 4와 같이 제1금속판(121) 및 제3금속판(125)이 노출될 수 있다.
이하, 상기 양 측면으로 노출된 제1금속판(121), 제2금속판(123) 및 제3금속판(125)를 각각 이미터(emitter) 패드(121a, 121b), 게이트(gate) 패드(123a) 및 컬렉터(collector) 패드(125a, 125b)라 명명한다.
이와 같이, 단위 전력 모듈(100)의 양 측면으로 제1금속판(121), 제2금속판(123) 및 제3금속판(125)을 노출시키는 것은 추후 설명할 케이스(210)의 삽입홈(211) 내부에 형성된 접속부재(240)와 접하여 외부접속단자와 단위 전력 모듈(100) 내의 제1반도체칩(111) 및 제2반도체칩(113)을 전기적으로 연결하기 위함이다. 이에 대해서는 추후 상세히 설명할 것이다.
이때, 단위 전력 모듈(100)의 양 측면으로 노출되는 제1금속판(121), 제2금속판(123) 및 제3금속판(125)은 밀봉부재(140)와 동일 평면을 갖도록 형성될 수도 있고, 밀봉부재(140)로부터 돌출되도록 형성될 수도 있으나, 특별히 이에 한정되는 것은 아니다.
이와 같이, 전력 모듈 패키지에 탑재되는 전력 소자를 모듈 형태로 제조함으로써, 패키징 전 제조된 모듈의 불량 여부를 테스트한 후 양품만을 패키징하여 전력 모듈 패키지를 제조할 수 있으므로, 실패비용(failure cost)을 절감할 수 있다.
또한, 종래의 회로패턴과 대응되는 금속판을 반도체칩의 모든 전극에 각각 접합한 후 모듈화함으로써, 종래 회로패턴과 반도체칩을 와이어(wire)를 이용하여 전기적으로 연결한 것과 비교하여 와이어(wire)를 사용하지 않으므로 구조 및 공정이 단순화되고, 공정 시간이 단축될 수 있는 효과가 있다.
전력 모듈 패키지
도 7은 본 발명의 일 실시 예에 따른 단위 전력 모듈을 포함하는 전력 모듈 패키지의 평면도이고, 도 8 및 도 9는 각각, 도 7에 도시한 전력 모듈 패키지의 A2-A2′단면도 및 B2-B2′단면도이며, 도 10은 본 발명의 다른 실시 예에 따른 단위 전력 모듈을 포함하는 전력 모듈 패키지의 평면도이고, 도 11 및 도 12는 각각, 도 10에 도시한 전력 모듈 패키지의 A3-A3′단면도 및 B3-B3′단면도이다.
우선, 도 7을 참조하면, 본 실시 예에 따른 전력 모듈 패키지(200)는 단위 전력 모듈(100) 및 상기 단위 전력 모듈(100)이 적어도 하나 이상 수납된 케이스(210)를 포함한다.
한편, 상기 단위 전력 모듈(100)에 대해서는 상기 단위 전력 모듈 부분에서 상세히 설명하였으므로, 여기에서는 간략하게 언급할 것이다.
본 실시 예에서 단위 전력 모듈(100)은 도 1 내지 도 6에 도시한 바와 같이, 일면에 이미터(emitter) 전극(미도시) 및 상기 이미터(emitter) 전극과 이격된 게이트(gate) 전극(미도시)이 형성되고, 타면에 컬렉터(collector) 전극(미도시)이 형성된 제1반도체칩(111), 일면에 애노드(anode) 전극(미도시)이 형성되고, 타면에 캐소드(cathode) 전극(미도시)이 형성된 제2반도체칩(113), 제1반도체칩(111)의 이미터(emitter) 전극(미도시) 및 제2반도체칩(113)의 애노드(anode) 전극과 접하는 제1금속판(121), 제1반도체칩(111)의 게이트(gate) 전극(미도시)과 접하는 제2금속판(123), 제1반도체칩(111)의 컬렉터(collector) 전극(미도시) 및 제2반도체칩(113)의 캐소드(cathode) 전극(미도시)과 접하는 제3금속판(125) 및 제1금속판(121), 제2금속판(123) 및 제3금속판(125)의 표면을 감싸도록 형성된 밀봉부재(140)를 포함한다.
또한, 제1금속판(121) 표면 및 제3금속판(125) 표면에는 절연막(130)이 더 형성될 수 있다.
또한, 단위 전력 모듈(100)의 양 측면 중, 일 측면으로는 도 3과 같이, 제1금속판(121), 제2금속판(123) 및 제3금속판(125)이 노출되고, 타 측면으로는 도 4와 같이 제1금속판(121) 및 제3금속판(125)이 노출될 수 있다.
이후부터는, 상기 양 측면으로 노출된 제1금속판(121), 제2금속판(123) 및 제3금속판(125)을 각각 이미터(emitter) 패드(121a, 121b), 게이트(gate) 패드(123a) 및 컬렉터(collector) 패드(125a, 125b)라 명명할 것이다.
본 실시 예에 따른 케이스(210)는 도 7에 도시한 바와 같이, 단위 전력 모듈(100)이 적어도 하나 이상 수납되는 삽입홈(211)을 포함할 수 있다.
이때, 상기 삽입홈(211)은 상기 케이스(210)를 두께 방향으로 관통하여 형성될 수도 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 케이스(210)는 표면에 노출되도록 형성된 외부접속단자를 더 포함할 수 있으며, 여기에서 상기 외부접속단자는 도 7과 같이, 전원단자(221), 접지단자(223), 제어단자(225) 및 출력단자(227a, 227b, 227c)를 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 상기 전원단자(221)는 단위 전력 모듈(100) 내부의 제1반도체칩(111) 및 제2반도체칩(113)으로 전원을 공급하기 위한 단자이고, 접지단자(223)는 제1반도체칩(111) 및 제2반도체칩(113)으로부터 흘러나온 전류를 기준 전위로 연결하여 접지시키기 위한 단자이며, 제어단자(225)는 제1반도체칩(111)을 구동시키기 위한 구동신호를 게이트(gate) 전극으로 전달하기 위한 단자이고, 출력단자(227a, 227b, 227c)는 제1반도체칩(111) 및 제2반도체칩(113)으로부터 출력된 전류를 외부 장치로 전달하기 위한 단자이다.
여기에서, 출력단자(227a, 227b, 227c)가 3개 구비되는 것은 3상 모터와 같은 3상 부하를 갖는 외부 장치의 각 상의 부하와 각각 연결하기 위함이며, 이는 하나의 실시 예일 뿐, 본 발명이 특별히 이에 한정되는 것은 아니다.
이후, 도면부호 227a의 출력단자를 U상 출력단자(227a), 도면부호 227b의 출력단자를 V상 출력단자(227b), 도면부호 227c의 출력단자를 W상 출력단자(227c)라 명명할 것이다.
또한, 상술한 바와 같이 3상 모터와 같은 3상 부하를 갖는 외부 장치와 연결하기 위해서는 각 상을 출력하기 위한 하나의 세트 모듈이 요구된다. 여기에서, 상기 세트 모듈이란 두 개의 단위 전력 모듈(100)을 의미한다.
이에 따라, 본 실시 예에서는 도 7과 같이 총 6개의 단위 전력 모듈(100) 즉, 3세트의 모듈을 케이스(210)에 수납하였으며, 일렬로 수납된 단위 전력 모듈(100) 중 가장 외측에 위치한 단위 전력 모듈(100)부터 인접한 단위 전력 모듈(100)과 한 세트로 동작하게 된다.
구체적인 동작은 이후 상세히 설명할 것이다.
또한, 본 실시 예에 따른 케이스(210)는 케이스(210)의 내부에 형성되되, 일단 및 타단을 갖고, 상기 일단은 상기 외부접속단자와 접하고, 상기 타단은 상기 삽입홈(211) 내부를 향하도록 형성된 회로패턴(230a, 230b, 230c, 230d, 230e, 230f)을 더 포함할 수 있다.
여기에서, 도면부호 230a의 회로패턴은 도 7과 같이, 그 일단이 전원단자(221)와 접하고, 도면부호 230b의 회로패턴은 그 일단이 접지단자(223)와 접하며, 도면부호 230c의 회로패턴은 그 일단이 제어단자(225)와 접하고, 도면부호 230d, 230e, 230f의 회로패턴은 각각 그 일단이 U상 출력단자(227a), V상 출력단자(227b), W상 출력단자(227c)와 연결될 수 있다.
이때, 전원단자(221)와 접한 회로패턴(230a)과 접지단자(223)와 접한 회로패턴(230b)은 상술한 세트 모듈에 포함되는 두 개의 단위 전력 모듈(100)에 각각 연결된다.
구체적으로, 인접한 두 개의 단위 전력 모듈(100) 중 하나의 단위 전력 모듈(100)의 제3금속판(125)에 전원단자(221)와 접한 회로패턴(230a)이 연결되고, 다른 단위 전력 모듈(100)의 제1금속판(121)에 접지단자(223)와 접한 회로패턴(230b)이 연결되는 것이다.
또한, 본 실시 예에서 그 일단이 U상 출력단자(227a), V상 출력단자(227b), W상 출력단자(227c)와 각각 연결된 회로패턴(230d, 230e, 230f)의 타단은 도 7과 같이 두 갈래로 나뉘어, 그 중 하나는 상술한 세트 모듈 중 하나의 단위 전력 모듈(100)의 제1금속판(121)과 연결되고, 다른 하나는 다른 단위 전력 모듈(100)의 제3금속판(125)와 연결될 수 있다.
이에 따라, 상기 세트 모듈에서 하나의 단위 전력 모듈(100)로 전원이 공급되어 전류를 출력하면, 상기 출력된 전류는 출력단자(227a, 227b, 227c)로 전달되어 외부로 출력됨과 동시에 인접한 다른 단위 전력 모듈(100)로 전달되어 접지단자(223)로 흘러들어가 접지될 수 있다.
또한, 본 실시 예에 따른 케이스(210)는 일단 및 타단을 갖고, 상기 일단은 상기 회로패턴(230a, 230b, 230c, 230d, 230e, 230f)과 접하고, 상기 타단은 삽입홈(211) 내부로 돌출되어 단위 전력 모듈(100)의 이미터(emitter) 패드(121a, 121b), 게이트(gate) 패드(123a) 및 컬렉터(collector) 패드(125a, 125b)와 각각 접하는 복수 개의 접속부재(240)를 더 포함할 수 있다.
여기에서, 상기 접속부재(240)는 전도성을 갖되, 탄성력을 갖는 재질로 이루어질 수 있으며, 예로써, 금속으로 이루어진 스프링 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
이에 따라, 단위 전력 모듈(100)은 예로써, 배터리(battery)를 탈장착하는 방식과 마찬가지로 케이스(210)의 삽입홈(211)에 용이하게 탈장착될 수 있다.
또한, 상술한 바와 같이, 본 실시 예는 케이스(210)의 삽입홈(211)으로 수납된 단위 전력 모듈(100)을 별도의 접합제로 고정하는 것이 아닌 탄성력을 가진 접속부재(240)를 이용함에 따라 탈장착이 가능하므로, 수납 이후 불량이 발생한 단위 전력 모듈(100)은 양품인 단위 전력 모듈(100)로 교체가 가능하여 제품 고장 시 수리가 용이하다.
상술한 바와 같이, 본 실시 예에 따른 케이스(210)에는 삽입홈(211)으로 수납되는 단위 전력 모듈(100)과 외부 장치를 전기적으로 연결하기 위하여, 전원단자(221), 접지단자(223), 제어단자(225) 및 출력단자(227a, 227b, 227c)를 포함하는 외부접속단자, 상기 외부접속단자와 연결되는 회로패턴(230a, 230b, 230c, 230d, 230e, 230f) 및 상기 회로패턴(230a, 230b, 230c, 230d, 230e, 230f)과 연결되는 접속부재(240)가 형성된다.
이에 따라, 본 실시 예에서는 케이스(210)에 단위 전력 모듈(100)을 단지 수납하기만 하면, 종래 기판상에 반도체칩을 실장하고, 외부접속단자와 반도체칩을 와이어 본딩(wire bonding)한 후 케이스를 씌운 전력 모듈 패키지와 동일한 기능을 할 수 있다.
구체적으로, 본 실시 예에 따른 전력 모듈 패키지(200)의 구동원리를 설명하면 다음과 같다.
도 8을 참조하면, 세트 모듈 중 하나의 단위 전력 모듈(100A)의 전원단자(221)를 통하여 외부로부터 전원이 공급되면, 전원단자(221)와 연결된 도면부호 230a의 회로패턴, 접속부재(240) 및 컬렉터(collector) 패드(125a)를 통하여 제3금속판(125)으로 전류가 모이게 된다.
다음, 단위 전력 모듈(100A)의 제어단자(225)를 통해 외부로부터 구동신호가 입력되면, 도면부호 230c의 회로패턴, 접속부재(240) 및 게이트(gate) 패드(123a)를 통하여 제1반도체칩(111)의 게이트(gate) 전극으로 신호가 전달되어, 제1반도체칩(111)이 구동된다.
이에 따라, 제3금속판(125)에 모여있는 전류가 제1반도체칩(111) 및 제2반도체칩(113)을 통하여 제1금속판(121)으로 흘러가고, 제1금속판(121)으로 흘러간 전류는 이미터(emitter) 패드(121b), 접속부재(240), 도면부호 230d의 회로패턴 및 U상 출력단자(227a)를 통해 외부 장치로 출력된다.
동시에, 도 9를 참조하면, 다른 단위 전력 모듈(100B)의 도면부호 230d의 회로패턴, 접속부재(240) 및 컬렉터(collector) 패드(125b)를 통하여 인접한 단위 전력 모듈(100)의 제3금속판(125)으로 전류를 전달하고, 전달된 전류는 제3금속판(125)에 모이게 된다.
다음, 단위 전력 모듈(100B)의 제어단자(225)를 통해 외부로부터 구동신호가 입력되면, 도면부호 230c의 회로패턴, 접속부재(240) 및 게이트(gate) 패드(123a)를 통하여 제1반도체칩(111)의 게이트(gate) 전극으로 신호가 전달되어, 제1반도체칩(111)이 구동된다.
이에 따라, 제3금속판(125)에 모여있는 전류가 제1반도체칩(111) 및 제2반도체칩(113)을 통하여 제1금속판(121)으로 흘러가고, 제1금속판(121)으로 흘러간 전류는 이미터(emitter) 패드(121a), 접속부재(240) 및 도면부호 230b의 회로패턴을 통하여 접지단자(223)로 흘러가게 되는 것이다.
즉, 도 7에 도시한 화살표와 같은 경로로 전류가 흐르게 되며, 다른 두 개의 세트 모듈 역시 상술한 원리와 동일한 원리로 동작할 수 있다.
또한, 본 실시 예에 따른 전력 모듈 패키지(100)는 케이스(210)의 삽입홈(211) 내벽과 수납된 단위 전력 모듈(100) 사이에 도 7과 같이, 틈이 형성될 수 있다. 이는, 삽입홈(211) 내부로 돌출되도록 형성된 접속부재(240) 때문이며, 형성된 틈에는 절연물질을 충전하여 전기적 신뢰성을 향상시킬 수 있다.
또한, 본 실시 예에 따른 전력 모듈 패키지(100)는 도 8과 같이, 케이스(210)의 상부 또는 하부에 접한 방열판(300)를 더 포함할 수 있다.
도면상에는 케이스(210)의 하부에 접한 것으로 도시하고 있으나, 특별히 이에 한정되는 것은 아니며, 상부에 접할 수도 있고, 상부 및 하부에 모두 접할 수도 있다.
여기에서, 방열판(300)은 제1반도체칩(111) 및 제2반도체칩(113)으로부터 발생되는 열을 공기중으로 발산하기 위한 것으로, 특별히 한정되는 것은 아니나, 구리(Cu) 또는 주석(Sn) 재질로 이루어질 수 있다.
도 10 내지 도 12는 도 7의 전력 모듈 패키지(200)에서 단위 전력 모듈(100)을 단층으로 수납한 것이 아닌, 적층하여 수납한 실시 예에 따른 전력 모듈 패키지(400)의 구조를 나타낸 것이다.
즉, 본 실시 예에 따른 전력 모듈 패키지(400)는 도 11 및 도 12에 도시한 바와 같이, 세트 모듈인 두 개의 단위 전력 모듈(100)을 2층으로 적층 수납하였다.
이에 따라, 전술한 실시 예에 따른 전력 모듈 패키지(200)와 비교하여 패키지 사이즈(size)를 반으로 줄일 수 있다.
이외, 전력 모듈 패키지(400)의 동작은 전술한 실시 예에 따른 전력 모듈 패키지(200)와 동일하므로, 이에 대한 상세한 설명은 생략한다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 단위 전력 모듈
111 : 제1반도체칩
113 : 제2반도체칩
115 : 접합부재
121 : 제1금속판
121a, 121b : 이미터(emitter) 패드
123 : 제2금속판
123a : 게이트(gate) 패드
125 : 제3금속판
125a, 125b : 컬렉터(collector) 패드
130 : 절연막
140 : 밀봉부재
200, 400 : 전력 모듈 패키지
210 : 케이스
211 : 삽입홈
221 : 전원단자
223 : 접지단자
225 : 제어단자
227a, 227b, 227c : 출력단자
230a, 230b, 230c, 230d, 230e, 230f : 회로패턴
240 : 접속부재
300 : 방열판

Claims (16)

  1. 일면에는 제1-1전극 및 상기 제1-1전극과 이격된 제1-2전극이 형성되고, 타면에는 제1-3전극이 형성된 제1반도체칩;
    일면에는 제2-1전극이 형성되고, 타면에는 제2-2전극이 형성된 제2반도체칩;
    상기 제1반도체칩의 제1-1전극 및 상기 제2반도체칩의 제2-1전극과 접하는 제1금속판;
    상기 제1반도체칩의 제1-2전극과 접하되, 상기 제1금속판과 이격 배치된 제2금속판;
    상기 제1반도체칩의 제1-3전극 및 상기 제2반도체칩의 제2-2전극과 접하는 제3금속판; 및
    상기 제1금속판, 제2금속판 및 제3금속판을 감싸도록 형성된 밀봉부재
    를 포함하며,
    두께 방향 양 측면 중, 일 측면으로는 상기 제1금속판, 제2금속판 및 제3금속판이 노출되고, 타 측면으로는 상기 제1금속판 및 제3금속판이 노출된 것을 특징으로 하는 단위 전력 모듈.
  2. 청구항 1에 있어서,
    상기 제1반도체칩은 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT)이고, 상기 제1-1전극, 제1-2전극 및 제1-3전극은 각각 이미터(emitter) 전극, 게이트(gate) 전극 및 컬렉터(collector) 전극인 것을 특징으로 하는 단위 전력 모듈.
  3. 청구항 1에 있어서,
    상기 제2반도체칩은 다이오드(diode)이고, 상기 제2-1전극 및 제2-2전극은 각각 애노드(anode) 전극 및 캐소드(cathode) 전극인 것을 특징으로 하는 단위 전력 모듈.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 단위 전력 모듈의 양 측면으로 노출된 제1금속판, 제2금속판 및 제3금속판은 각각 이미터(emitter) 패드, 게이트(gate) 패드 및 컬렉터(collector) 패드인 것을 특징으로 하는 단위 전력 모듈.
  6. 청구항 1에 있어서,
    상기 제1금속판 상에 형성된 절연막을 더 포함하는 것을 특징으로 하는 단위 전력 모듈.
  7. 청구항 1에 있어서,
    상기 제3금속판 상에 형성된 절연막을 더 포함하는 것을 특징으로 하는 단위 전력 모듈.
  8. 일면에는 제1-1전극 및 상기 제1-1전극과 이격된 제1-2전극이 형성되고, 타면에는 제1-3전극이 형성된 제1반도체칩, 일면에는 제2-1전극이 형성되고, 타면에는 제2-2전극이 형성된 제2반도체칩, 상기 제1반도체칩의 제1-1전극 및 상기 제2반도체칩의 제2-1전극과 접하는 제1금속판, 상기 제1반도체칩의 제1-2전극과 접하고, 상기 제1금속판과 이격 배치된 제2금속판, 상기 제1반도체칩의 제1-3전극 및 상기 제2반도체칩의 제2-2전극과 접하는 제3금속판 및 상기 제1금속판, 제2금속판 및 제3금속판을 감싸도록 형성된 밀봉부재를 포함하는 단위 전력 모듈; 및
    상기 단위 전력 모듈이 적어도 하나 이상 수납된 케이스를 포함하며,
    상기 단위 전력 모듈의 두께 방향 양 측면 중, 일 측면으로는 상기 제1금속판, 제2금속판 및 제3금속판이 노출되고, 타 측면으로는 상기 제1금속판 및 제3금속판이 노출되며,
    상기 단위 전력 모듈의 양 측면으로 노출된 제1금속판, 제2금속판 및 제3금속판은 각각 이미터(emitter) 패드, 게이트(gate) 패드 및 컬렉터(collector) 패드인 것을 특징으로 하며,
    상기 케이스는,
    상기 단위 전력 모듈이 삽입되는 삽입홈;
    상기 케이스 표면에 노출되도록 형성된 전원단자, 접지단자, 제어단자 및 출력단자를 포함하는 외부접속단자;
    상기 케이스 내부에 형성되되, 일단 및 타단을 갖고, 상기 일단은 상기 외부접속단자와 접하고, 상기 타단은 상기 삽입홈 내벽을 향하도록 형성된 회로패턴; 및
    일단 및 타단을 갖고, 상기 일단은 상기 회로패턴과 접하고, 상기 타단은 상기 삽입홈 내부로 돌출되어 상기 단위 전력 모듈의 이미터(emitter) 패드, 게이트(gate) 패드 및 컬렉터(collector) 패드와 각각 접하는 복수 개의 접속부재
    를 포함하는 것을 특징으로 하는 전력 모듈 패키지.
  9. 청구항 8에 있어서,
    상기 제1반도체칩은 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT)이고, 상기 제1-1전극, 제1-2전극 및 제1-3전극은 각각 이미터(emitter) 전극, 게이트(gate) 전극 및 컬렉터(collector) 전극인 것을 특징으로 하는 전력 모듈 패키지.
  10. 청구항 8에 있어서,
    상기 제2반도체칩은 다이오드(diode)이고, 상기 제2-1전극 및 제2-2전극은 각각 애노드(anode) 전극 및 캐소드(cathode) 전극인 것을 특징으로 하는 전력 모듈 패키지.
  11. 삭제
  12. 삭제
  13. 청구항 8에 있어서,
    상기 단위 전력 모듈의 일 측면으로 노출된 이미터(emitter) 패드, 게이트(gate) 패드 및 컬렉터(collector) 패드는 각각 상기 접지단자, 제어단자 및 전원단자와 전기적으로 연결되고,
    상기 단위 전력 모듈의 타 측면으로 노출된 이미터(emitter) 패드 및 컬렉터(collector) 패드는 상기 출력단자와 전기적으로 연결된 것을 특징으로 하는 전력 모듈 패키지.
  14. 청구항 8에 있어서,
    상기 접속부재는 탄성력을 가진 재질로 이루어진 것을 특징으로 하는 전력 모듈 패키지.
  15. 일면에는 제1-1전극 및 상기 제1-1전극과 이격된 제1-2전극이 형성되고, 타면에는 제1-3전극이 형성된 제1반도체칩, 일면에는 제2-1전극이 형성되고, 타면에는 제2-2전극이 형성된 제2반도체칩, 상기 제1반도체칩의 제1-1전극 및 상기 제2반도체칩의 제2-1전극과 접하는 제1금속판, 상기 제1반도체칩의 제1-2전극과 접하고, 상기 제1금속판과 이격 배치된 제2금속판, 상기 제1반도체칩의 제1-3전극 및 상기 제2반도체칩의 제2-2전극과 접하는 제3금속판 및 상기 제1금속판, 제2금속판 및 제3금속판을 감싸도록 형성된 밀봉부재를 포함하는 단위 전력 모듈; 및
    상기 단위 전력 모듈이 적어도 하나 이상 수납된 케이스를 포함하며,
    상기 단위 전력 모듈은 상기 케이스에 복수 개가 적층 수납된 것을 특징으로 하는 전력 모듈 패키지.
  16. 일면에는 제1-1전극 및 상기 제1-1전극과 이격된 제1-2전극이 형성되고, 타면에는 제1-3전극이 형성된 제1반도체칩, 일면에는 제2-1전극이 형성되고, 타면에는 제2-2전극이 형성된 제2반도체칩, 상기 제1반도체칩의 제1-1전극 및 상기 제2반도체칩의 제2-1전극과 접하는 제1금속판, 상기 제1반도체칩의 제1-2전극과 접하고, 상기 제1금속판과 이격 배치된 제2금속판, 상기 제1반도체칩의 제1-3전극 및 상기 제2반도체칩의 제2-2전극과 접하는 제3금속판 및 상기 제1금속판, 제2금속판 및 제3금속판을 감싸도록 형성된 밀봉부재를 포함하는 단위 전력 모듈; 및
    상기 단위 전력 모듈이 적어도 하나 이상 수납된 케이스를 포함하며,
    상기 케이스 상부, 하부 또는 상부 및 하부에 접하는 방열판을 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
KR1020120121287A 2012-10-30 2012-10-30 단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지 Expired - Fee Related KR101482317B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120121287A KR101482317B1 (ko) 2012-10-30 2012-10-30 단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지
US13/782,859 US9123683B2 (en) 2012-10-30 2013-03-01 Unit power module and power module package comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120121287A KR101482317B1 (ko) 2012-10-30 2012-10-30 단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지

Publications (2)

Publication Number Publication Date
KR20140055038A KR20140055038A (ko) 2014-05-09
KR101482317B1 true KR101482317B1 (ko) 2015-01-13

Family

ID=50546218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120121287A Expired - Fee Related KR101482317B1 (ko) 2012-10-30 2012-10-30 단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지

Country Status (2)

Country Link
US (1) US9123683B2 (ko)
KR (1) KR101482317B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5588895B2 (ja) * 2011-02-28 2014-09-10 日立オートモティブシステムズ株式会社 パワー半導体モジュール，パワー半導体モジュールの製造方法及び電力変換装置
KR102391008B1 (ko) * 2017-08-08 2022-04-26 현대자동차주식회사 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
US12068298B2 (en) * 2020-11-02 2024-08-20 Dynex Semiconductor Limited High power density 3D semiconductor module packaging

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232303A (ja) * 1993-02-05 1994-08-19 Fuji Electric Co Ltd 電力用半導体素子
KR20080008218A (ko) * 2006-07-18 2008-01-23 미쓰비시덴키 가부시키가이샤 전력용 반도체장치
JP2008270527A (ja) * 2007-04-20 2008-11-06 Mitsubishi Electric Corp 電力用半導体モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3168901B2 (ja) 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
US5901044A (en) * 1997-07-10 1999-05-04 Ilc Data Device Corporation Mini-module with upwardly directed leads
DE19950026B4 (de) * 1999-10-09 2010-11-11 Robert Bosch Gmbh Leistungshalbleitermodul
JP4661645B2 (ja) * 2005-03-23 2011-03-30 トヨタ自動車株式会社 パワー半導体モジュール
US20070132073A1 (en) * 2005-12-09 2007-06-14 Tiong Toong T Device and method for assembling a top and bottom exposed packaged semiconductor
US7999369B2 (en) * 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
JP5678884B2 (ja) * 2009-08-03 2015-03-04 株式会社安川電機 電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232303A (ja) * 1993-02-05 1994-08-19 Fuji Electric Co Ltd 電力用半導体素子
KR20080008218A (ko) * 2006-07-18 2008-01-23 미쓰비시덴키 가부시키가이샤 전력용 반도체장치
JP2008270527A (ja) * 2007-04-20 2008-11-06 Mitsubishi Electric Corp 電力用半導体モジュール

Also Published As

Publication number Publication date
US20140117408A1 (en) 2014-05-01
US9123683B2 (en) 2015-09-01
KR20140055038A (ko) 2014-05-09

Similar Documents

Publication Publication Date Title
KR102019596B1 (ko) 회로 장치 및 그의 제조 방법
US8421235B2 (en) Semiconductor device with heat spreaders
US8537551B2 (en) Semiconductor device including semiconductor packages stacked on one another
US8698293B2 (en) Multi-chip package and method of manufacturing thereof
JP6825542B2 (ja) 電力変換装置
TWI731129B (zh) 電子裝置
JP6770456B2 (ja) 電子装置
KR101890752B1 (ko) 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈
KR20140077485A (ko) 전력 모듈 패키지
US10490484B2 (en) Electronic device
US10192806B2 (en) Semiconductor device
US9209099B1 (en) Power semiconductor module
KR101482317B1 (ko) 단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지
CN102739069B (zh) 一种功率半导体模块以及应用其的电力电子设备
CN112701094A (zh) 一种功率器件封装结构及电力电子设备
JP5909396B2 (ja) 回路装置
JP5891744B2 (ja) 半導体装置
JP2016076727A (ja) 半導体装置
CN111863798B (zh) 一种tvs抑制保护及续流保护型整流桥集成封装模块
CN112582386B (zh) 功率模块及其制备方法、电器设备
CN218647940U (zh) 一种功率模块
CN219371020U (zh) 功率模块和设备
CN218783285U (zh) 功率模组和风电变流器
CN218647917U (zh) 一种功率模块
CN216435895U (zh) 一种bms使用的集成化mos模块

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121030

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20131015

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20140422

Patent event code: PE09021S02D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141022

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150107

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150107

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180102

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190103

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20200102

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210104

Start annual number: 7

End annual number: 7

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20221018