[go: up one dir, main page]

KR102391008B1 - 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템 - Google Patents

파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템 Download PDF

Info

Publication number
KR102391008B1
KR102391008B1 KR1020170100413A KR20170100413A KR102391008B1 KR 102391008 B1 KR102391008 B1 KR 102391008B1 KR 1020170100413 A KR1020170100413 A KR 1020170100413A KR 20170100413 A KR20170100413 A KR 20170100413A KR 102391008 B1 KR102391008 B1 KR 102391008B1
Authority
KR
South Korea
Prior art keywords
power module
substrate
dielectric
semiconductor device
lower substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170100413A
Other languages
English (en)
Other versions
KR20190016323A (ko
Inventor
박준희
김현욱
Original Assignee
현대자동차주식회사
기아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사, 기아 주식회사 filed Critical 현대자동차주식회사
Priority to KR1020170100413A priority Critical patent/KR102391008B1/ko
Priority to US15/834,541 priority patent/US10727173B2/en
Priority to DE102017222377.4A priority patent/DE102017222377A1/de
Priority to CN201711477595.XA priority patent/CN109390297B/zh
Publication of KR20190016323A publication Critical patent/KR20190016323A/ko
Application granted granted Critical
Publication of KR102391008B1 publication Critical patent/KR102391008B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

SMT 영역을 제외한 영역에 유전소재 코팅을 적용하고 리드프레임 패턴 사이의 공극을 유전소재로 삽입하여 리드프레임이 일체형 구조를 가짐으로써, 하나의 기판에 여러 개의 반도체를 실장할 수 있는 2in1, 4in1, 6in1의 구조 적용이 가능한 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템이 소개된다.

Description

파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템{POWER MODULE AND POWER CONVERSION SYSTEM INCLUDING THE POWER MODULE}
본 발명은 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템에 관한 것으로, 더욱 상세하게는 SMT 영역을 제외한 영역에 유전소재 코팅을 적용하고 리드프레임 패턴 사이의 공극을 유전소재로 삽입하여 리드프레임이 일체형 구조를 가짐으로써, 하나의 기판에 여러 개의 반도체를 실장할 수 있는 2in1, 4in1, 6in1의 구조 적용이 가능한 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템에 관한 것이다.
하이브리드 자동차 및 전기 자동차의 핵심 부품 중 하나인 전력 변환 장치(예를 들어, 인버터)는 친환경 차량의 주요 부품으로 많은 기술 개발이 이루어지고 있으며, 전력 변환 장치의 핵심 부품이자 가장 많은 원가를 차지하는 파워 모듈의 개발은 친환경 차량 분야의 핵심 기술이다.
파워 모듈은 절연형 파워 모듈과 비절연형 파워 모듈이 있으며, 종래 비절연형 파워 모듈의 경우 리드프레임의 단독 사용으로 패턴 형성이 어려워 1in1, 2in1의 구조설계는 가능하나 4in1, 6in1의 확장시 리드프레임의 구성이 복잡해져 확장이 어려운 문제점이 있었다.
또한, 비절연형 파워 모듈을 구성하기 위해서 절연방식의 2층의 TIM(Thermal Interface Material)과 1층의 Si3N4 세라믹 기판을 적용함으로써 방열 특성이 저하되는 문제점이 있었다.
또한, 종래 비절연형 파워 모듈의 경우 스페이서 적용으로 인한 다층 솔더 구조로 이루어져 신뢰성이 취약한 문제점이 있었으며, 와이어 본딩으로 인한 다수 공정의 적용이 필요하여 와이어 본딩에 대한 신뢰성 확보가 필요한 문제점이 있었다.
따라서, 파워 모듈의 확장형 전개가 가능하고 방열특성을 개선할 수 있고, 신뢰성 개선 및 공정개선을 위한 단순화된 구조를 구현할 수 있는 솔루션이 필요하였던 것이다.
상기의 배경기술로서 설명된 사항들은 본 발명의 배경에 대한 이해 증진을 위한 것일 뿐, 이 기술분야에서 통상의 지식을 가진자에게 이미 알려진 종래기술에 해당함을 인정하는 것으로 받아들여져서는 안 될 것이다.
KR 10-2015-0119302 A
본 발명은 이러한 문제점을 해결하기 위하여 제안된 것으로, SMT 영역을 제외한 영역에 유전소재 코팅을 적용하고 리드프레임 패턴 사이의 공극을 유전소재로 삽입하여 리드프레임이 일체형 구조를 가짐으로써, 하나의 기판에 여러 개의 반도체를 실장할 수 있는 2in1, 4in1, 6in1의 구조 적용이 가능한 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템을 제공하고자 함이다.
상기의 목적을 달성하기 위한 본 발명에 따른 파워 모듈은, 금속재질의 복수의 회로 패턴 영역과 상기 복수의 회로 패턴 영역 사이에 배치된 유전체 영역으로 구성된 상부기판; 금속재질의 복수의 회로 패턴 영역과 상기 복수의 회로 패턴 영역 사이에 배치된 유전체 영역으로 구성된 하부기판; 및 상기 상부기판 하면 및 상기 하부기판 상면에 상부단자 및 하부단자가 각각 접합된 반도체 소자;를 포함한다.
상기 상부기판과 상기 하부기판 사이에 배치된 유전체층;을 더 포함하며, 상기 유전체층은 상기 상부기판과 상기 하부기판이 상호 전기적 연결을 형성하는 영역 또는 상기 상부기판과 상기 반도체 소자가 접합되는 영역에 개구부가 형성된 것을 특징으로 한다.
상기 유전체층은 상기 하부기판의 상면에 코팅된 것을 특징으로 한다.
상기 유전체층 상면에는 도전성 리드가 형성되며, 상기 유전체층은 상기 도전성 리드와 상기 반도체 소자를 전기적으로 접속시키는 도전성 비아홀을 포함하는 것을 특징으로 한다.
상기 유전체는, 중량%로, 에폭시 화합물 3~40% 및 세라믹 50~95%를 포함하는 것을 특징으로 한다.
상기 상부기판은 양각부가 형성된 하면을 가지고, 상기 복수의 회로 패턴 영역의 적어도 일부에는 상기 양각부가 형성되며, 상기 하부기판은 음각부가 형성된 상면을 가지고, 상기 복수의 회로 패턴 영역의 적어도 일부에는 상기 음각부가 형성되는 것을 특징으로 한다.
상기 반도체 소자는, 상기 양각부와 상기 음각부에 상부단자 및 하부단자가 각각 접합된 것을 특징으로 한다.
상기 음각부의 깊이는 상기 음각부에 접합된 상기 반도체 소자의 상면 레벨이 상기 하부기판의 상면 레벨과 실질적으로 동일하도록 형성된 것을 특징으로 한다.
상기 상부기판의 상면 또는 상기 하부기판의 하면에 형성된 유전체층;을 더 포함하는 것을 특징으로 한다.
본 발명에 따른 전력 변환 시스템은, 상기 파워 모듈; 및 상기 유전체층에 면접촉된 냉각 수단;을 포함한다.
상기 유전체는, 중량%로, 에폭시 화합물 3~40% 및 세라믹 50~95%를 포함하는 것을 특징으로 한다.
본 발명의 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템에 따르면, SMT 영역을 제외한 영역에 유전소재 코팅을 적용하고 리드프레임 패턴 사이의 공극을 유전소재로 삽입하여 리드프레임이 일체형 구조를 가짐으로써, 하나의 기판에 여러 개의 반도체를 실장할 수 있는 2in1, 4in1, 6in1의 구조 적용이 가능하다.
또한, 반도체 소자의 실장부분을 음각으로 형성하여 리드프레임의 평면에 동일평면상에 형성시키고 상부기판의 양각패턴 형성을 통해 스페이서 삭제 및 리드프레임의 상하 연결구조를 단순화시킬 수 있다.
또한, 파워 모듈의 접합을 세라믹을 제외하고 유전소재를 적용함으로써, 기존의 열특성이 떨어지는 써멀그리스의 사용을 배제할 수 있어서 접합특성, 방열특성을 개선할 수 있고, 절연특성까지 확보하여 보다 우수한 냉각특성의 파워 모듈을 구성할 수 있다.
도 1은 본 발명의 일 실시예에 따른 파워 모듈의 상부기판의 구조.
도 2는 본 발명의 일 실시예에 따른 파워 모듈의 하부기판의 구조.
도 3은 본 발명의 일 실시예에 따른 파워 모듈의 구조.
도 4는 본 발명의 일 실시예에 따른 파워 모듈을 포함하는 전력 변환 시스템의 구조.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시형태에 따른 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템에 대하여 살펴본다.
도 1은 본 발명의 일 실시예에 따른 파워 모듈의 상부기판의 구조이고, 도 2는 본 발명의 일 실시예에 따른 파워 모듈의 하부기판의 구조이다. 도 3은 본 발명의 일 실시예에 따른 파워 모듈의 구조이고, 도 4는 본 발명의 일 실시예에 따른 파워 모듈을 포함하는 전력 변환 시스템의 구조이다.
먼저 도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 파워 모듈은, 금속재질의 복수의 회로 패턴 영역과 상기 복수의 회로 패턴 영역 사이에 배치된 유전체 영역으로 구성된 상부기판(100); 금속재질의 복수의 회로 패턴 영역과 상기 복수의 회로 패턴 영역 사이에 배치된 유전체 영역으로 구성된 하부기판(300); 및 상기 상부기판(100) 하면 및 상기 하부기판(300) 상면에 상부단자 및 하부단자가 각각 접합된 반도체 소자(500);를 포함할 수 있다.
상부기판(100)은 금속재질의 복수의 회로 패턴 영역과 복수의 회로 패턴 영역 사이에 배치된 유전체 영역(130)으로 구성되며, 복수의 회로 패턴 영역의 적어도 일부에는 양각부(10)가 형성될 수 있다.
여기서, 금속재질은 Cu 재질일 수 있으며, 복수의 회로 패턴 영역은 도 1을 참조하면 금속재질의 영역이 일정한 패턴 구조를 가지는 영역이고, 패턴을 형성하는 공정은 이미 주지된 공정에 해당하므로 이에 대한 설명은 생략한다. 그리고, 금속재질의 회로 패턴 영역 사이는 공극에 해당하는 데, 이 공극에 유전체인 유전소재가 삽입되어 유전체 영역(130)을 구성하게 된다. 유전체 영역(130)의 유전체는 유무기복합소재인 유전소재로써, 중량%로, 에폭시 계열의 수지 3~40% 및 세라믹 50~95%를 포함하여 구성된다. 이때 세라믹으로는 질화붕소 등을 사용할 수 있다. 이러한 조성의 유전소재는 약 180℃ 정도의 낮은 온도에서 가압 접합하여 접합 이후의 열응력이 작고, 재료의 탄성, 인성이 우수하여 열팽창률 차이에 의한 파손 발생이 억제될 수 있다. 이 유전체 영역(130)으로 인해 즉, 리드프레임간 유전소재가 삽입되어 형성된 유전체 영역(130)으로 인해 방열면적이 확대될 수 있고, 유전소재의 열전도율은 20~50W/mK으로 수평방향으로의 열전달 효과를 발생시킬 수 있다.
상부기판(100)의 양각부(10)는 에칭(etching)방식에 의해 형성될 수 있다.
금속재질의 회로 패턴 영역의 일면(상부기판(100)의 하면)에 양각부(10)를 형성하여 후술할 반도체 소자(500) 및 하부기판(300)과 직접 솔더링(50) 된다. 이를 통해, 종래의 신뢰성이 취약한 스페이서를 삭제할 수 있다.
도 2를 참조하면, 하부기판(300)은 금속재질의 복수의 회로 패턴 영역과 복수의 회로 패턴 영역 사이에 배치된 유전체 영역(330)으로 구성되며, 복수의 회로 패턴 영역의 적어도 일부에는 음각부(30)가 형성될 수 있다.
여기서, 금속재질은 상술한 상부기판(100)의 금속재질과 동일한 Cu 재질일 수 있으며, 복수의 회로 패턴 영역은 상술한 상부기판(100)의 복수의 회로 패턴 영역과 동일할 수 있으며, 금속재질의 영역이 일정한 패턴 구조를 가지는 영역일 수 있다. 그리고, 유전체 영역(330)도 상술한 상부기판(100)의 유전체 영역(130)과 동일한 금속재질의 회로 패턴 영역 사이의 공극에 유전소재가 삽입되어 구성된 영역일 수 있고, 유전체 영역(330)의 유전체도 상술한 상부기판(100)의 유전체 영역(130)의 유전체와 동일한 유전체로써, 유무기복합소재의 유전소재일 수 있다. 상술한 바와 같이, 이 유전체 영역(130)으로 인해 즉, 리드프레임간 유전소재 삽입으로 인해 방열면적이 확대될 수 있고, 유전소재의 열전도율은 20~50W/mK으로 수평방향으로의 열전달 효과를 발생시킬 수 있다. 또한, 유전소재 삽입 일체형 리드프레임 구조를 형성함으로써, 하나의 기판에 후술할 반도체 소자(500) 여러 개를 한꺼번에 실장할 수 있는 2in1, 4in1, 6in1의 구조가 가능하다.
이하, 후술할 유전체층(400, 700)(도 2 내지 도 4에 도시)의 유전체는 상술한 상부기판(100) 및 하부기판(300)의 유전체와 동일한 유무기복합소재인 유전소재일 수 있다.
도 2의 하부기판(300)의 구조를 설명하기에 앞서 간략하게 하부기판(300)의 형성과정을 설명하면, 먼저 하부기판(300)의 상면은 유전체 즉, 유전소재로 코팅되어 유전체층(400)을 형성하고, 회로 패턴 영역 사이의 공극에 유전체, 즉 유전소재가 삽입되어 리드프레임이 일체를 이루게 된다. 그리고, 하부기판(300)의 음각부(30)는 에칭(etching)방식에 의해 형성되고, 하부기판(300) 상면의 유전체층(400)에서 음각부(30)가 형성되는 부분만 제거되면, 도 2에 도시된 하부기판(300)의 구조를 형성하게 된다(도면에는 평면도가 포함되어 있지 않으나, 도 2의 점선부분 관련하여, 반도체 소자(300)가 실장되는 음각부(30) 부분의 유전체층(400)은 뚫려있고, 반도체 소자(300)가 실장되지 않는 나머지 부분은 유전체층(400)을 형성하고 있다). 이어, 도 3을 참조하면, 하부기판(300)의 음각부(30)에 반도체 소자(500)의 하부단자가 솔더링에 의해 접합된다(40). 이때, 하부기판(300)의 음각부(30)의 깊이는 음각부(30)에 접합된 반도체 소자의 상면 레벨이 하부기판(300)의 상면 레벨과 실질적으로 동일하도록 형성될 수 있다. 즉, 반도체 소자(500)의 상면의 위치가 하부기판(300)의 음각부(30)가 형성되지 않은 상면의 ±50um수준에 배치되어, 실질적으로 동일 평면을 이루도록 형성될 수 있다. 이를 통해, 상술한 상부기판(100)과 하부기판(300) 및 반도체 소자(500)가 직접 솔더링이 가능하여 종래 파워 모듈을 구성하는 스페이서를 삭제하여 신뢰성이 취약한 솔더층을 최소화할 수 있다.
도 3을 참조하면, 상부기판(100)과 하부기판(300) 사이에 배치된 유전체층(400);을 더 포함하며, 유전체층(400)은 상부기판(100)과 하부기판(300)이 상호 전기적 연결을 형성하는 영역(50) 또는 상부기판과 상기 반도체 소자가 접합되는 영역(50)에 개구부가 형성될 수 있다.
여기서, 개구부는 앞서 언급한 하부기판(300) 상면의 유전체층(400)에서 음각부(30)가 형성되는 부분에 형성되는 구멍으로써, 이 개구부에 솔더를 삽입하여 상부기판(100)과 하부기판(300) 및 반도체 소자(500)가 직접 솔더링 된다. 이를 통해, 상부기판(100)과 하부기판(300)이 상호 전기적 연결을 형성하고 반도체 소자(500)의 상부단자는 상부기판(100)의 양각부(10)에 접합되고, 하부단자는 하부기판(300)의 음각부(30)에 접합된다. 이러한 상부기판(100)의 양각부(10)와 하부기판(300) 및 반도체 소자(500)의 직접 솔더링에 의해 리드프레임의 상하 연결구조를 단순화시킬 수 있다.
도 4를 참조하면, 상부기판(100)의 상면 또는 하부기판(300)의 하면에 형성된 유전체층(700);을 더 포함할 수 있다.
여기서, 유전체는 상술한 상부기판(100)의 유전체 영역(130)의 유전체와 동일한 유전체로써, 유무기복합소재의 유전소재일 수 있다.
유전체층(700)은 냉각 수단(800)에 접하는 부분으로써, 종래의 TIM(Thermal Interface Material)+Si3N4+TIM(Thermal Interface Material)의 구조를 대체시키는 구조로써, 이를 통해 열특성이 떨어지는 TIM으로 주로 사용되는 써멀그리스의 사용을 배제할 수 있어서 기판의 접합특성, 방열특성을 개선할 수 있다. 또한, 절연특성까지 확보하여 보다 우수한 냉각특성의 파워 모듈을 구성할 수 있다.
도 4를 참조하면, 하부기판(300) 상면의 유전체층(400) 상면에는 도전성 리드(600)가 형성되며, 유전체층(400)은 도전성 리드(600)와 반도체 소자(500)를 전기적으로 접속시키는 도전성 비아홀(430)을 포함할 수 있다.
여기서, 도전성 리드(600)는 유전체층(400)에 형성된 비아홀(430)에 솔더가 삽입되어 반도체 소자(500)와 전기적으로 접속된다. 그리고, 본 발명의 일 실시예로서 도전성 리드(600)는 시그널부를 형성할 수 있고, 상부기판(100) 및 하부기판(300)의 금속재질의 회로 패턴영역은 파워부를 형성할 수 있다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 전력 변환 시스템은, 파워 모듈; 및 유전체층(700)에 면접촉된 냉각 수단(800);을 포함할 수 있다.
여기서, 파워 모듈은 본 발명에 따른 구조를 갖는 상부기판(100), 하부기판(300), 반도체 소자(500)를 포함하고, 충진제(90)로써 EMC가 적용된 파워 모듈일 수 있고, 냉각 수단(800)은 냉각기 또는 냉각채널일 수 있다.
이상에서 설명한 바와 같이, 본 발명의 여러 실시형태에 따른 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템은, SMT 영역을 제외한 영역에 유전소재 코팅을 적용하고 리드프레임 패턴 사이의 공극을 유전소재로 삽입하여 리드프레임이 일체형 구조를 가짐으로써, 하나의 기판에 여러 개의 반도체를 실장할 수 있는 2in1, 4in1, 6in1의 구조 적용이 가능하다.
또한, 반도체 소자의 실장부분을 음각으로 형성하여 리드프레임의 평면에 동일평면상에 형성시키고 상부기판의 양각패턴 형성을 통해 스페이서 삭제 및 리드프레임의 상하 연결구조를 단순화시킬 수 있다.
또한, 파워 모듈의 접합을 세라믹을 제외하고 유전소재를 적용함으로써, 기존의 열특성이 떨어지는 써멀그리스의 사용을 배제할 수 있어서 접합특성, 방열특성을 개선할 수 있고, 절연특성까지 확보하여 보다 우수한 냉각특성의 파워 모듈을 구성할 수 있다.
본 발명의 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 제공되는 본 발명의 기술적 사상을 벗어나지 않는 한도 내에서, 본 발명이 다양하게 개량 및 변화될 수 있다는 것은 당 업계에서 통상의 지식을 가진 자에게 있어서 자명할 것이다.
10: 양각부 30: 음각부
40, 50: 솔더링부 90: 충진제
100: 상부기판 130: 유전체 영역
300: 하부기판 330: 유전체 영역
400: 유전체층 430: 비아홀
500: 반도체 소자 600: 도전성 리드
700: 유전체층 800: 냉각 수단

Claims (11)

  1. 금속재질의 복수의 회로 패턴 영역과 상기 복수의 회로 패턴 영역 사이에 배치된 유전체 영역으로 구성된 상부기판;
    금속재질의 복수의 회로 패턴 영역과 상기 복수의 회로 패턴 영역 사이에 배치된 유전체 영역으로 구성된 하부기판; 및
    상기 상부기판 하면 및 상기 하부기판 상면에 상부단자 및 하부단자가 각각 접합된 반도체 소자;를 포함하되,
    상기 상부기판과 상기 하부기판 사이에 배치된 유전체층;을 더 포함하며,
    상기 상부기판은 양각부가 형성된 하면을 가지고, 상기 복수의 회로 패턴 영역의 적어도 일부에는 상기 양각부가 형성되며,
    상기 하부기판은 음각부가 형성된 상면을 가지고, 상기 복수의 회로 패턴 영역의 적어도 일부에는 상기 음각부가 형성되며,
    상기 유전체층은 상기 상부기판과 상기 하부기판이 상호 전기적 연결을 형성하는 영역 또는 상기 상부기판과 상기 반도체 소자가 접합되는 영역에 개구부가 형성되어, 반도체 소자의 상부단자가 상부기판의 양각부에 접합되고, 반도체 소자의 하부단자가 하부기판의 음각부에 접합되도록 하는 것을 특징으로 하는 파워 모듈.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 유전체층은 상기 하부기판의 상면에 코팅된 것을 특징으로 하는 파워 모듈.
  4. 청구항 3에 있어서,
    상기 유전체층 상면에는 도전성 리드가 형성되며,
    상기 유전체층은 상기 도전성 리드와 상기 반도체 소자를 전기적으로 접속시키는 도전성 비아홀을 포함하는 것을 특징으로 하는 파워 모듈.
  5. 청구항 1에 있어서,
    상기 유전체 영역의 유전체는,
    중량%로, 에폭시 화합물 3~40% 및 세라믹 50~95%를 포함하는 것을 특징으로 하는 파워 모듈.
  6. 삭제
  7. 청구항 1에 있어서,
    상기 반도체 소자는,
    상기 양각부와 상기 음각부에 상부단자 및 하부단자가 각각 접합된 것을 특징으로 하는 파워 모듈.
  8. 청구항 7에 있어서,
    상기 음각부의 깊이는 상기 음각부에 접합된 상기 반도체 소자의 상면 레벨이 상기 하부기판의 상면 레벨과 실질적으로 동일하도록 형성된 것을 특징으로 하는 파워 모듈.
  9. 청구항 1에 있어서,
    상기 상부기판의 상면 또는 상기 하부기판의 하면에 형성된 유전체층;을 더 포함하는 것을 특징으로 하는 파워 모듈.
  10. 청구항 9에 기재된 파워 모듈; 및
    상기 유전체층에 면접촉된 냉각 수단;을 포함하는 전력 변환 시스템.
  11. 청구항 10에 있어서,
    상기 유전체 영역의 유전체는,
    중량%로, 에폭시 화합물 3~40% 및 세라믹 50~95%를 포함하는 것을 특징으로 하는 전력 변환 시스템.
KR1020170100413A 2017-08-08 2017-08-08 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템 Active KR102391008B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170100413A KR102391008B1 (ko) 2017-08-08 2017-08-08 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
US15/834,541 US10727173B2 (en) 2017-08-08 2017-12-07 Power module and power conversion system including same
DE102017222377.4A DE102017222377A1 (de) 2017-08-08 2017-12-11 Leistungsmodul und Leistungsumwandlungssystem mit diesem
CN201711477595.XA CN109390297B (zh) 2017-08-08 2017-12-29 功率模块和包含该功率模块的功率转换系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170100413A KR102391008B1 (ko) 2017-08-08 2017-08-08 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템

Publications (2)

Publication Number Publication Date
KR20190016323A KR20190016323A (ko) 2019-02-18
KR102391008B1 true KR102391008B1 (ko) 2022-04-26

Family

ID=65084482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170100413A Active KR102391008B1 (ko) 2017-08-08 2017-08-08 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템

Country Status (4)

Country Link
US (1) US10727173B2 (ko)
KR (1) KR102391008B1 (ko)
CN (1) CN109390297B (ko)
DE (1) DE102017222377A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6560411B1 (ja) 2018-07-19 2019-08-14 株式会社Ｃｙｇａｍｅｓ ゲームシステム、ゲームシステムの制御方法、サーバ及びプログラム
KR102819516B1 (ko) 2020-04-20 2025-06-11 현대자동차주식회사 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법
US20230326828A1 (en) * 2020-08-19 2023-10-12 Amosense Co., Ltd. Power module and manufacturing method therefor
KR102564046B1 (ko) * 2021-01-26 2023-09-06 엘에스일렉트릭(주) 인버터 모듈
KR20230094645A (ko) * 2021-12-21 2023-06-28 현대자동차주식회사 파워 모듈 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170064808A1 (en) * 2015-09-02 2017-03-02 Stmicroelectronics S.R.L. Electronic power module with enhanced thermal dissipation and manufacturing method thereof

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382928A (en) * 1993-01-22 1995-01-17 The Whitaker Corporation RF filter having composite dielectric layer and method of manufacture
US6442033B1 (en) * 1999-09-24 2002-08-27 Virginia Tech Intellectual Properties, Inc. Low-cost 3D flip-chip packaging technology for integrated power electronics modules
JP4130527B2 (ja) * 2000-12-13 2008-08-06 三菱電機株式会社 半導体装置
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
DE10231091A1 (de) * 2002-07-10 2004-01-22 Robert Bosch Gmbh Aktivgleichrichter-Modul für Drehstromgeneratoren von Fahrzeugen
JP3985633B2 (ja) * 2002-08-26 2007-10-03 株式会社日立製作所 低誘電正接絶縁材料を用いた高周波用電子部品
US7129577B2 (en) * 2003-02-27 2006-10-31 Power-One, Inc. Power supply packaging system
KR100576882B1 (ko) * 2005-02-15 2006-05-10 삼성전기주식회사 Ｔｃｃ 특성이 우수한 커패시터용 수지 조성물 및 폴리머/세라믹 복합체
CN1855450A (zh) * 2005-04-25 2006-11-01 矽品精密工业股份有限公司 高散热性的半导体封装件及其制法
KR100691437B1 (ko) * 2005-11-02 2007-03-09 삼성전기주식회사 폴리머-세라믹의 유전체 조성물, 이를 이용하는 내장형캐패시터와 인쇄회로기판
US8786072B2 (en) * 2007-02-27 2014-07-22 International Rectifier Corporation Semiconductor package
US7727887B2 (en) * 2007-10-30 2010-06-01 International Business Machines Corporation Method for improved power distribution in a three dimensional vertical integrated circuit
WO2009125779A1 (ja) * 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
WO2009150875A1 (ja) * 2008-06-12 2009-12-17 株式会社安川電機 パワーモジュールおよびその制御方法
JP5271886B2 (ja) * 2009-12-08 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
JP2014239084A (ja) * 2011-09-30 2014-12-18 三洋電機株式会社 回路装置
KR20130069108A (ko) * 2011-12-16 2013-06-26 삼성전기주식회사 반도체 패키지
TWI541957B (zh) * 2012-05-11 2016-07-11 矽品精密工業股份有限公司 半導體封裝件及其封裝基板
KR101482317B1 (ko) * 2012-10-30 2015-01-13 삼성전기주식회사 단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지
KR101443980B1 (ko) * 2012-11-27 2014-09-23 삼성전기주식회사 접속핀 및 이를 갖는 전력 모듈 패키지
KR101443985B1 (ko) * 2012-12-14 2014-11-03 삼성전기주식회사 전력 모듈 패키지
CN105074908B (zh) 2013-02-20 2017-03-08 三菱电机株式会社 冷却装置及使用该冷却装置的带冷却装置功率模块
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
US9678173B2 (en) * 2013-05-03 2017-06-13 Infineon Technologies Ag Power module with integrated current sensor
JP6200871B2 (ja) * 2014-09-09 2017-09-20 日立オートモティブシステムズ株式会社 パワーモジュール及び電力変換装置
JP6357394B2 (ja) * 2014-09-30 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置
JP6393342B2 (ja) * 2014-12-12 2018-09-19 株式会社日立製作所 半導体モジュールおよび半導体モジュールの製造方法
US10354975B2 (en) * 2016-05-16 2019-07-16 Raytheon Company Barrier layer for interconnects in 3D integrated device
US9972607B2 (en) * 2016-08-08 2018-05-15 Semiconductor Components Industries, Llc Semiconductor device and method of integrating power module with interposer and opposing substrates
KR20180038597A (ko) * 2016-10-06 2018-04-17 현대자동차주식회사 양면냉각형 파워모듈 및 그 제조방법
KR101905995B1 (ko) * 2016-11-09 2018-10-10 현대자동차주식회사 양면냉각형 파워모듈
KR101956996B1 (ko) * 2016-12-15 2019-06-24 현대자동차주식회사 양면냉각형 파워모듈
EP3340291B1 (en) * 2016-12-23 2024-10-30 Infineon Technologies AG Method for producing an electronic module assembly and electronic module assembly
US10461021B2 (en) * 2017-02-28 2019-10-29 Deere & Company Electronic assembly with enhanced thermal dissipation
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10319670B2 (en) * 2017-10-20 2019-06-11 Semiconductor Components Industries, Llc Package including multiple semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170064808A1 (en) * 2015-09-02 2017-03-02 Stmicroelectronics S.R.L. Electronic power module with enhanced thermal dissipation and manufacturing method thereof

Also Published As

Publication number Publication date
DE102017222377A1 (de) 2019-02-14
CN109390297B (zh) 2024-11-22
US10727173B2 (en) 2020-07-28
US20190051586A1 (en) 2019-02-14
KR20190016323A (ko) 2019-02-18
CN109390297A (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
KR102391008B1 (ko) 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
US9171773B2 (en) Semiconductor device
US11107744B2 (en) Insulated gate bipolar transistor module and manufacturing method thereof
JP5497690B2 (ja) パワーパッケージモジュール
CN104051376A (zh) 功率覆盖结构及其制作方法
US9445503B2 (en) Carrier device, electrical device having a carrier device and method for producing same
JPS62108552A (ja) 電力用半導体モジユ−ル
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
KR20170054842A (ko) 방열부재 및 이를 구비한 인쇄회로기판
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
KR102405276B1 (ko) 반도체 패키지 및 이의 제조방법
CN111031687A (zh) 制备散热电路板的方法
US9099451B2 (en) Power module package and method of manufacturing the same
KR101897641B1 (ko) 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지
US10251256B2 (en) Heat dissipating structure
KR102464477B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
KR101067190B1 (ko) 파워 패키지 모듈 및 그 제조방법
JP2009164511A (ja) 半導体装置およびその製造方法
WO2020201005A1 (en) Semiconductor module and method for manufacturing it
TWI856380B (zh) 內埋式具有陶瓷基板及功率電晶體的熱電分離電路板
US9041226B2 (en) Chip arrangement and a method of manufacturing a chip arrangement
US20250233032A1 (en) Double-sided cooling semiconductor device
KR20250057203A (ko) 전력 반도체 모듈 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170808

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200804

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170808

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210827

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220127

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220421

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220422

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250325

Start annual number: 4

End annual number: 4