[go: up one dir, main page]

KR101890752B1 - 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈 - Google Patents

균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈 Download PDF

Info

Publication number
KR101890752B1
KR101890752B1 KR1020120123090A KR20120123090A KR101890752B1 KR 101890752 B1 KR101890752 B1 KR 101890752B1 KR 1020120123090 A KR1020120123090 A KR 1020120123090A KR 20120123090 A KR20120123090 A KR 20120123090A KR 101890752 B1 KR101890752 B1 KR 101890752B1
Authority
KR
South Korea
Prior art keywords
regions
substrate
power module
region
control pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120123090A
Other languages
English (en)
Other versions
KR20140055786A (ko
Inventor
김재흥
변영훈
부성운
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020120123090A priority Critical patent/KR101890752B1/ko
Priority to US13/920,732 priority patent/US9130095B2/en
Publication of KR20140055786A publication Critical patent/KR20140055786A/ko
Application granted granted Critical
Publication of KR101890752B1 publication Critical patent/KR101890752B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/90—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers
    • H10F19/902—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers for series or parallel connection of photovoltaic cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈에 관해 개시되어 있다. 본 발명의 일 실시예에 의한 파워모듈용 기판은 입력 터미널이 장착되는 복수의 영역과, 출력 터미널이 장착되는 영역과, 소자들이 장착되는 복수의 영역과, 복수의 제어핀이 장착되는 영역을 포함하고, 상기 소자들이 장착되는 복수의 영역은 상기 제어핀이 장착되는 영역을 중심으로 좌우대칭을 이룬다. 상기 입력 터미널이 장착되는 복수의 영역은 이격된 3개의 영역이고, 좌우 대칭을 이룬다. 파워모듈은 이러한 기판을 포함한다.

Description

균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈{Substrate for power module having uniform parallel switching characteristic and power module comprising the same}
본 발명의 일 실시예는 반도체 소자 모듈과 관련된 것으로써, 보다 자세하게는 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈에 관한 것이다.
파워모듈(power module)은 복수의 스위칭 소자를 이용하여, 주로 전류의 스위칭과 적절한 수동소자를 통해 DC/DC, DC/AC, AC/DC, AC/AC 등의 파워변환(power conversion)을 달성하기 위한 패키지 형태의 전기부품이다. 대표적인 예는 DC-DC 컨버터, AC-DC 충전기(charger), DC-AC 인버터 등으로서, 전기기기를 위한 승/강압, 충전, 발전/송전, 전동기 구동 등의 분야에 사용될 수 있다.
최근에는 전기 자동차, 신재생 에너지 발전 등의 관심 증폭 및 기술 진보에 따라, 대용량의 높은 파워밀도를 갖는 파워모듈의 개발이 가속화되고 있는데, 이 경우 대전류의 단속이 불가피하다.
대전류의 단속을 위해서 용량의 한계가 있는 단위 스위칭 소자(unit switching device)를 병렬로 연결하는데, 이때 각 소자별 스위칭 전류 불균일성이 발생하게 될 수 있다. 이러한 불균일 성은 하나의 소자에 편중된 전력소모를 야기하여, 해당 소자는 조기에 손상될 수 있고, 나머지 소자도 부담 증가에 의해 차례로 페일(fail)하여 전체 모듈이 파괴될 수 있다.
보통 병렬 동작하는 소자들은 동일한 전기적 단자간에 한 번에 연결되어 있으므로, 개별적 제어가 어려우며, 설사 개별적으로 제어하도록 레이아웃(layout)을 설계하더라도, 그것은 경제적으로나 기술적으로 비효율적일 수 있다.
본 발명의 일 실시예는 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판을 제공한다.
본 발명의 일 실시예는 이러한 기판을 포함하는 파워모듈을 제공한다.
본 발명의 일 실시예에 의한 파워모듈용 기판은 입력 터미널이 장착되는 복수의 영역과, 출력 터미널이 장착되는 영역과, 소자들이 장착되는 복수의 영역 및 복수의 제어핀이 장착되는 영역을 포함하고, 상기 소자들이 장착되는 복수의 영역은 상기 제어핀이 장착되는 영역을 중심으로 좌우대칭을 이룬다.
이러한 파워모듈용 기판에서, 상기 입력 터미널이 장착되는 복수의 영역은 이격된 3개의 영역이고, 좌우 대칭을 이룰 수 있다.
상기 소자들이 장착되는 복수의 영역은 4개의 영역이고, 상기 4개 영역 중 2개 영역은 서로 이격된 도전막의 영역이고, 나머지 2개 영역은 동일한 도전막의 영역일 수 있다.
상기 복수의 제어핀이 장착되는 영역에 제2 기판이 장착될 수 있다.
상기 제2 기판은 상기 복수의 제어핀이 장착되는 영역에 접촉되는 절연층과, 상기 절연층 상에 형성된 복수의 이격된 도전막을 포함할 수 있다.
본 발명의 일 실시예에 의한 파워모듈은 상술한 본 발명의 일 실시예에 의한 파워모듈용 기판, 상기 기판의 상기 소자들이 장착되는 복수의 영역에 장착된 소자들, 상기 입력 터미널이 장착되는 복수의 영역에 장착된 입력 터미널, 상기 복수의 제어핀이 장착되는 영역에 장착된 제어핀 및 상기 출력 터미널이 장착되는 영역에 장착된 출력 터미널을 포함한다.
이러한 파워모듈에서, 상기 복수의 제어핀이 장착되는 영역에 제2 기판이 장착될 수 있다.
상기 제2 기판은 절연층 및 상기 절연층 상에 형성된 복수의 이격된 도전막을 포함할 수 있다.
상기 복수의 이격된 도전막 상에 각각 제어핀이 장착될 수 있다.
상기 입력 터미널이 장착되는 복수의 영역은 이격된 3개의 영역이고, 좌우 대칭일 수 있다. 또한 상기 이격된 3개의 영역에 각각 1개의 입력 터미널이 장착되고, 2개의 입력 터미널에 동일한 극성의 전압이 인가될 수 있다.
상기 이격된 3개의 영역에 장착된 입력 터미널은 좌우 비대칭일 수 있다.
상기 이격된 3개의 영역에 장착된 입력 터미널은 총 2개의 체결부를 가질 수 있다.
상기 제2 기판, 상기 소자들 중 일부 및 상기 입력 터미널 중 하나는 동일한 도전막 상에 장착될 수 있다.
본 발명의 일 실시예에 의한 파워모듈은 기존과 다른 구성을 갖는다. 파워모듈에서 소자들은 중심축을 기준으로 좌우대칭이고, 터미널도 좌우대칭을 이루도록 구비된다. 또한 제어핀은 레이아웃의 중심에 위치한다. 이러한 구성에 따라 병렬로 배치된 스위치 소자들 사이에 스위칭 특성이 균일화될 수 있고, 스위치 소자들 각각에 대한 전력 손실 균일성이 개선되어 소자들의 수명이 증가될 수 있다.
또한 소자들 사이의 스위칭 특성 균일화에 따라 스위칭 손실이 감소할 수 있고, 소자들의 수명 증가에 따라 파워모듈의 효율이 향상될 수 있다.
또한 레이아웃 대칭을 위해 분리된 두 개의 터미널에 의한 전류 경로 단축 및 상호 커플링 증가에 따라 스트레이 인덕턴스가 감소될 수 있다.
또한 추가되는 기판은 모듈 기판 상에 수직으로 적층되는 바, 레이아웃 면적을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 의한 파워모듈용 기판의 평면도이다.
도 2는 도 1의 파워모듈용 기판을 이용한 본 발명의 일 실시예에 의한 파워모듈의 사시도이다.
도 3은 도 2의 파워모듈에서 제2 기판이 장착되는 과정을 나타낸 사시도이다.
도 4는 도 3의 파워모듈에서 병렬 배치된 소자들(IGBT1-IGBT4)에 대한 인덕턴스 변화(a)와 턴 오프시의 순간 전력손실변화(b)를 나타낸 그래프이다.
도 5는 도 2의 파워모듈과 버스바(busbar)의 체결을 나타낸 사시도이다.
도 6은 본 발명의 다른 실시예에 의한 파워모듈을 나타낸 사시도이다.
도 7은 도 6의 파워모듈에서 각 소자에 대한 인덕턴스 변화를 나타낸 막대 그래프이다.
이하, 본 발명의 일 실시예에 의한 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
도 1은 본 발명의 일 실시예에 의한 파워모듈용 기판(이하, 파워모듈용 기판)의 평면도이다.
도 1을 참조하면, 파워모듈용 기판(S1)은, 예를 들면 DBC 기판일 수 있다. 파워모듈용 기판(S1)은 제1 내지 제9 부분(10, 20, 30, 40, 50, 60, 70, 80, 82)을 포함한다. 제1 내지 제9 부분(10, 20, 30, 40, 50, 60, 70, 80, 90)의 상부면은 도전막으로 덮여 있다. 이때, 상기 도전막은, 예를 들면 구리막일 수 있다. 제1 내지 제9 부분(10, 20, 30, 40, 50, 60, 70, 80, 90)은 서로 이격되어 있다. 제1 및 제2 부분(10, 20)과 제3 및 제4 부분(30, 40)은 중심선(C1)을 중심으로 좌우 대칭을 이룰 수 있다. 제5 부분(50)은 T자 형이고, 수직부분은 제1 및 제2 부분(10, 20)과 제3 및 제4 부분(30, 40) 사이에 위치하고, 수평부분은 제2 및 제4 부분(20, 40) 위에 위치한다. 제5 부분(50)은 중심선(C1)을 중심으로 좌우 대칭일 수 있다. 제6 부분(60)은 제5 부분(50) 위쪽에 위치하고, 중심선(C1)을 중심으로 좌우 대칭일 수 있다. 제7 부분(70)은 제5 부분(50)과 제6 부분(60) 사이에 위치한다. 제7 부분(70)은 수평부분과 상방으로 수직한 부분을 포함한다.
상기 상방으로 수직한 부분에 제어핀(미도시)이 장착된다. 제7 부분(70)도 중심선(C1)을 중심으로 좌우 대칭일 수 있다. 제5 부분(50)과 제7 부분(70) 사이에 제8 및 제9 부분(80, 90)이 위치한다. 제8 및 제9 부분(80, 90)은 중심선(C1)을 중심으로 좌우 대칭일 수 있다. 제8 및 제9 부분(80, 90)에 제어핀(미도시)이 장착될 수 있다.
제1 부분(10)은 제1 영역(10a)을 포함한다. 제1 영역(10a)은 터미널이 장착되는 영역이다. 제2 부분(20)은 제2 영역(20a)을 포함한다. 제2 영역(20a)은 복수의 소자를 포함하는 모듈이 장착되는 영역일 수 있다. 제2 영역(20a)은 터미널(미도시)이 장착되는 영역일 수 있다. 제3 부분(30)은 제3 영역(30a)을 포함한다. 제3 영역(30a)은 터미널이 장착되는 영역일 수 있다.
제4 부분(40)은 제4 영역(40a)을 포함한다. 제4 영역(40a)은 복수의 소자를 포함하는 모듈이 장착되는 영역일 수 있다. 제1 및 제2 영역(10a, 20a)과 제3 및 제4 영역(30a, 40a)은 중심선(C1)을 중심으로 좌우 대칭을 이룰 수 있다. 따라서 제2 영역(20a)에 장착되는 모듈과 제4 영역(40a)에 장착되는 모듈은 좌우 대칭을 이룰 수 있고, 제1 영역(10a)에 장착되는 터미널과 제3 영역(30a)에 장착되는 터미널도 좌우 대칭을 이룰 수 있다. 제5 부분(50)은 제5 내지 제8 영역(50a-50d)을 포함한다. 제5 및 제6 영역(50a, 50b)은 모듈이 장착되는 영역일 수 있고, 중심선(C1)을 중심으로 좌우 대칭을 이룰 수 있다. 제7 영역(50c)은 제1 및 제3 영역(10a, 30a) 사이에 위치하고, 좌우 대칭을 이루며, 터미널이 형성되는 영역이다. 제8 영역(50d)은 좌우 대칭을 이루고, 제어핀이 장착되는 영역이다. 제6 부분(60)은 제9 내지 제 11 영역(60a, 60b, 60c)을 포함한다. 제9 및 제10 영역(60a, 60b)은 중심선(C1)을 중심으로 좌우 대칭일 수 있다. 제9 및 제10 영역(60a, 60b)은 출력 터미널 혹은 페이즈 터미널(phase terminal)이 장착되는 영역일 수 있다. 제11 영역(60c)은 제9 및 제10 영역(60a, 60b) 사이에 위치하는데, 제9 영역(60a)과 중심선(C1) 사이에 위치할 수 있다. 제11 영역(60c)은 제어핀이 장착되는 영역일 수 있다.
이와 같이 파워모듈 기판(S1)은 모듈이 장착될 영역이 모두 중심선(C1)을 중심으로 대칭을 이루고, 입력 터미널과 출력 터미널이 장착될 영역도 좌우 대칭을 이룬다. 또한 제어핀은 중심선(C1)을 따라 장착된다. 따라서 파워모듈 기판(S1)에 장착되는 각 모듈과 터미널 사이의 전류 경로가 단축될 수 있고, 상호 커플링 증가에 따라 스트레이 인덕턴스가 감소될 수 있다. 또한, 상기 대칭성으로 인해 병렬로 배열된 소자들의 스위칭 특성이 균일하게 되어 각 소자의 전력손실도 균일하게 되는 바, 각 소자의 수명이 증가할 수 있다.
한편, 파워모듈 기판(S1)의 제5 부분(50) 상에 제2 기판(S2)이 장착되어 있다. 제2 기판(S2)은 중심선(C1)을 중심으로 좌우 대칭일 수 있다. 제2 기판(S2)은 제2 부분(20)과 제4 부분(40) 사이에 위치할 수 있다. 제2 기판(S2)은 제5 부분(50) 상에 형성된 절연층(90)과 절연층(90) 상에 형성된 제1 내지 제3 도전막(92, 94, 96)을 포함한다. 제1 내지 제3 도전막(92, 94, 96)은 서로 이격되어있다. 제2 기판(S2)은 그 아래의 제5 부분(50)의 일부를 제거함이 없이 형성되고, 제5 부분(50)과 접촉되는 층은 절연층이므로, 제2 기판(S2)은 제5 부분(50)에 흐르는 큰 전류와 디커플링될 수 있다. 제2 기판(S2)의 절연층(90)은, 예를 들면 실리콘 산화막일 수 있다. 제1 내지 제3 도전막(92, 94, 96)은, 예를 들면 구리막일 수 있다. 제1 내지 제3 도전막(92, 94,96) 상에 각각 제어핀이 형성될 수 있다. 제2 기판(S2)을 이용하여 기판(S1)의 중심에 제어핀을 장착할 수 있는 바, 제어핀 장착에 따른 추가 면적이 필요치 않으며, 따라서 기판(S1)의 레이아웃(layout) 면적 효율도 증가될 수 있다.
도 2는 도 1의 파워모듈용 기판(S1)을 이용한 본 발명의 일 실시예에 의한 파워모듈의 사시도이다.
도 2를 참조하면, 파워모듈(M1)은 제1 부분(10)에 제1 터미널(104)이 장착되어 있고, 제3 부분(30)에 제2 터미널(108)이 장착되어 있다. 제1 및 제2 터미널(104, 108)에는 각각 관통홀(104a, 108a)이 형성되어 있다. 관통홀(104a, 108a)은 볼트 체결을 위한 것이다. 제5 부분(50) 상에 제3 터미널(106)이 장착되어 있다. 제3 터미널(106)은 제1 및 제2 터미널(104, 108) 사이에 위치한다. 제1 및 제2 터미널(104,108)은 제3 터미널(106)을 중심으로 좌우 대칭이다. 제3 터미널(106)에 볼트 체결용 관통홀(106a)이 형성되어 있다. 제1 내지 제3 터미널(104, 108, 106)은 입력 터미널이다. 제1 및 제2 터미널(104, 108)에 동일한 제1 극성의 전압이 인가될 수 있고, 제3 터미널(106)에는 상기 제1 극성과 반대인 전압이 인가될 수 있다. 상기 제1 극성의 전압은, 예를 들면 + 전압일 수 있다. 도 1의 제2 부분(20)에 대응하는 영역 상에 복수의 소자를 포함하는 제1 소자모듈(D1)이 장착되어 있다. 도 1의 제4 부분(40)에 대응하는 영역 상에 복수의 소자를 포함하는 제2 소자모듈(D2)이 장착되어 있다. 도 1의 제5 부분(50)의 제5 및 제6 영역(50a, 50b)에 대응하는 영역 상에 제3 소자모듈(D3)과 제4 소자모듈(D4)이 장착되어 있다. 제6 부분(60)의 제9 및 제10 영역(60a, 60b)에 대응하는 영역 상에 제4 및 제5 터미널(100, 102)이 장착되어 있다. 제4 및 제5 터미널(100, 102)은 출력 터미널 또는 페이즈 터미널이다. 제4 및 제5 터미널(100, 102)에 각각 볼트 체결용 관통홀(100a, 102a)이 형성되어 있다. 도 1의 제8 영역(50d)에 대응하는 제5 부분(50)의 영역 상에 제어핀이 장착되어 있다. 제8 및 제9 부분(80, 90) 상에도 각각 제어핀이 장착되어 있다. 도 1의 제7 부분(70)에 대응하는 영역 상에도 제어핀이 장착되어 있다. 제6 부분(60)에서 도 1의 제11 영역(60c)에 대응하는 영역 상에도 제어핀(112)이 장착되어 있다. 절연층(90) 상에 형성된 제1 내지 제3 도전막(92, 94, 96) 상에 각각 제어핀들(92a, 94a, 96a)이 장착되어 있다. 제1 내지 제3 도전막(92, 94, 96)은 제1 내지 제4 부분(10, 20, 30, 40)과 와이어 본딩으로 연결되어 있다. 제1 소자모듈(D1)은 제1 부분(10)에 와이어 본딩되어 있다. 제2 소자모듈(D2)은 제3 부분(30)과 와이어 본딩되어 있다. 제3 소자모듈(D3)은 제2 부분(20) 및 제6 부분(60)과 와이어 본딩되어 있다. 제4 소자모듈(D4)은 제4 부분(40) 및 제6 부분(60)과 와이어 본딩된다.
도 3은 제2 기판(S2)이 기판(S1)의 제5 부분(50)에 장착되는 과정을 보여준다.
도 3을 참조하면, 제2 부분(20)과 제4 부분(40) 사이의 제5 부분(50) 상에 제2 기판(S2)이 장착되고, 제1 도전막(92)은 제1 및 제3 부분(10, 30)에 와이어 본딩(132)된다. 제2 도전막(94)은 제1 부분(10)과 제2 부분(20) 사이의 소정 부분과 와이어 본딩(134)된다. 제3 도전막(96)은 제2 및 제4 부분(20, 40)과 와이어 본딩(136)된다. 이러한 와이어 본딩(132, 134, 136)이 형성될 때, 제2 부분(20)과 제4 부분(40)에 장착된 소자 모듈의 와이어 본딩(138, 139)도 함께 이루어진다. 이러한 와이어 본딩이 이루어진 후, 제1 내지 제3 도전막(92, 94, 96) 상에 각각 제어핀(92a, 94a, 96a)이 장착된다. 참조번호 120은 제2 부분(20)에 장착된 소자, 예컨대 IGBT를 나타낸다. 참조번호 130은 제4 부분(40)에 장착된 소자를 나타낸다.
도 4는 도 3의 파워모듈에서 병렬 배치된 소자들(IGBT1-IGBT4)에 대한 인덕턴스 변화(a)와 턴오프시의 순간 전력손실변화(b)를 보여준다. 도 4의 (a)의 각 막대 그래프에서 하단(4a)은 IGBT의 컬렉터(collector)측의 인덕턴스 변화를 나타내고, 상단(4b)은 IGBT의 이미터측 인덕턴스 변화를 나타낸다. (b)의 제일 위쪽 그래프는 게이트 전압의 변화를 나타내고, 가운데 그래프는 기준사용전압의 변화를 나타내며, 아래쪽 그래프(G1)는 순간 전력손실을 나타낸다.
도 4를 참조하면, 각 소자에 대한 편차는 15% 이내에 불과하고(a), (b)의 그래프(G1)를 고려하면, 스위칭 특성 시험에서 얻어진 각 소자별 순간 전력손실 편차는 발견되지 않았다.
도 5는 도 2의 파워모듈과 버스바(busbar)의 체결을 보여준다.
도 5를 참조하면, 파워모듈(M1)에 제1 내지 제3 터미널(104, 108, 106)에 대응해서 버스바(150)에 제1 내지 제3 체결단(104b, 108b, 106b)이 구비되어 있다. 기존에 비해 버스바(150)에는 체결단이 하나 추가되었는데, 체결단을 하나 추가하는 것은 단순한 과정이다. 따라서 제1 내지 제3 터미널(104, 108, 106)과 제1 내지 제3 체결단(104b, 108b, 106b)의 체결은 기존의 방식을 그대로 적용하여 수행할 수 있다. 제1 내지 제3 터미널(104, 108, 106)과 제1 내지 제3 체결단(104b, 108b, 106b)은 볼트(140)를 사용하여 체결할 수 있다.
도 6은 본 발명의 다른 실시예에 의한 파워모듈을 나타낸 사시도이다. 도 2와 다른 부분에 대해서만 설명한다. 동일한 참조번호는 동일한 부재를 나타낸다.
도 6을 참조하면, 파워모듈(M2)는 도 2에 비해서 입력 터미널쪽에 변형이 있고, 나머지 부분은 동일하다. 구체적으로, 제6 및 제7 터미널(142, 144)이 입력 터미널로 장착되어 있다. 제6 터미널(142)은 DC가 인가되는 터미널로 도 2의 제3 터미널(108)과 동등한 것일 수 있다. 제7 터미널(144)은 제1 부분(10)과 제3 부분(30)에 접촉되어 있다. 따라서 제7 터미널(144)은 도 2의 제1 및 제2 터미널(104, 108)이 연결된 것과 동일할 수 있다. 제7 터미널(144)에는 +DC가 인가될 수 있다. 제6 및 제7 터미널(142, 144) 각각에는 체결을 위한 관통홀(142a, 144a)이 형성되어 있다.
도 7은 도 6의 파워모듈(M2)에서 각 소자에 대한 인덕턴스 변화를 나타낸다. 도 7의 막대 그래프에서 하단(7a)은 IGBT의 컬렉터측의 인덕턴스 변화를, 상단(7b)은 IGBT의 이미터측의 인덕턴스 변화를 나타낸다.
도 7의 결과를 도 4의 (a)와 비교하면, 도 6의 파워모듈(M2)의 경우, 입력 터미널의 대칭성 손실로 인해 인덕턴스 편차가 도 2의 경우보다는 크다. 그러나 기존에 비해서는 여전히 낮다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
10, 20, 30, 40, 50, 60, 70, 80, 90:제1 내지 제9 부분
10a, 20a, 30a, 40a, 50a, 50b, 50c, 50d, 60a, 60b, 60c:제1 내지 제11 영역
90:절연층 92, 94, 96:제1 내지 제3 도전막
92a, 94a, 96a, 112:제어핀
104, 108, 106, 100, 102, 142, 144:제1 내지 제7 터미널
104a, 106a, 108a, 100a, 102a, 142a, 144a:관통홀
104b, 108b, 106b:제1 내지 제3 체결단
120, 130:소자 132, 134, 136, 138, 139:와이어 본딩
150:버스바 C1:중심선
D1-D4:제1 내지 제4 소자모듈 M1, M2:파워모듈
S1:기판 S2:제2 기판

Claims (15)

  1. 입력 터미널이 장착되는 복수의 영역
    출력 터미널이 장착되는 복수의 영역
    소자들이 장착되는 복수의 영역 및
    복수의 제어핀이 장착되는 영역을 포함하고,
    상기 소자들이 장착되는 복수의 영역은 상기 제어핀이 장착되는 영역을 중심으로 좌우대칭을 이루며,
    상기 입력 터미널이 장착되는 복수의 영역은 수평적으로 이격된 3개의 영역이고, 상기 제어핀이 장착되는 영역을 중심으로 좌우 대칭을 이루며,
    상기 출력 터미널이 장착되는 복수의 영역은 상기 제어핀이 장착되는 영역을 중심으로 좌우에 대칭적으로 이격되게 배치되는 파워모듈용 기판.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 소자들이 장착되는 복수의 영역은 4개의 영역이고, 상기 4개 영역 중 2개 영역은 서로 이격된 도전막의 영역이고, 나머지 2개 영역은 동일한 도전막의 영역인 파워모듈용 기판.
  4. 제 1 항에 있어서,
    상기 복수의 제어핀이 장착되는 영역에 제2 기판이 장착된 파워모듈용 기판.
  5. 제 4 항에 있어서,
    상기 제2 기판은,
    상기 복수의 제어핀이 장착되는 영역에 접촉되는 절연층 및
    상기 절연층 상에 형성된 복수의 이격된 도전막을 포함하는 파워모듈용 기판.
  6. 청구항 1의 파워모듈용 기판
    상기 기판의 상기 소자들이 장착되는 복수의 영역에 장착된 소자들
    상기 입력 터미널이 장착되는 복수의 영역에 장착된 입력 터미널
    상기 복수의 제어핀이 장착되는 영역에 장착된 제어핀 및
    상기 출력 터미널이 장착되는 영역에 장착된 출력 터미널을 포함하는 파워모듈.
  7. 제 6 항에 있어서,
    상기 복수의 제어핀이 장착되는 영역에 제2 기판이 장착된 파워모듈.
  8. 제 7 항에 있어서,
    상기 제2 기판은,
    절연층 및
    상기 절연층 상에 형성된 복수의 이격된 도전막을 포함하는 파워모듈.
  9. 제 8 항에 있어서,
    상기 복수의 이격된 도전막 상에 각각 제어핀이 장착된 파워모듈.
  10. 삭제
  11. 제 6 항에 있어서,
    상기 이격된 3개의 영역에 각각 1개의 입력 터미널이 장착되고, 2개의 입력 터미널에 동일한 극성의 전압이 인가되는 파워모듈.
  12. 제 11 항에 있어서,
    상기 이격된 3개의 영역에 장착된 입력 터미널은 좌우 대칭을 이루는 파워모듈.
  13. 제 11 항에 있어서,
    상기 이격된 3개의 영역에 장착된 입력 터미널은 좌우 비대칭인 파워모듈.
  14. 제 13 항에 있어서,
    상기 이격된 3개의 영역에 장착된 입력 터미널은 총 2개의 체결부를 갖는 파워모듈.
  15. 제 7 항에 있어서,
    상기 제2 기판, 상기 소자들 중 일부 및 상기 입력 터미널 중 하나는 동일한 도전막 상에 장착된 파워모듈.
KR1020120123090A 2012-11-01 2012-11-01 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈 Active KR101890752B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120123090A KR101890752B1 (ko) 2012-11-01 2012-11-01 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈
US13/920,732 US9130095B2 (en) 2012-11-01 2013-06-18 Substrate for power module having uniform parallel switching characteristic and power module including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120123090A KR101890752B1 (ko) 2012-11-01 2012-11-01 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈

Publications (2)

Publication Number Publication Date
KR20140055786A KR20140055786A (ko) 2014-05-09
KR101890752B1 true KR101890752B1 (ko) 2018-08-22

Family

ID=50547665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120123090A Active KR101890752B1 (ko) 2012-11-01 2012-11-01 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈

Country Status (2)

Country Link
US (1) US9130095B2 (ko)
KR (1) KR101890752B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102034717B1 (ko) 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
KR101977994B1 (ko) * 2013-06-28 2019-08-29 매그나칩 반도체 유한회사 반도체 패키지
JP6166701B2 (ja) * 2014-08-22 2017-07-19 株式会社東芝 半導体装置
CN105355611A (zh) * 2015-09-29 2016-02-24 特变电工新疆新能源股份有限公司 一种大容量水冷功率单元
CN107546214B (zh) * 2016-06-23 2020-02-07 台达电子工业股份有限公司 功率模块封装结构
EP3545552B1 (en) * 2016-11-25 2024-10-30 Hitachi Energy Ltd Power semiconductor module
DE102017222427A1 (de) * 2016-12-16 2018-06-21 Yazaki Corporation Verdrahtungselement, Herstellungsverfahren für ein Verdrahtungselement und Verdrahtungselementverbindungsstruktur
DE102017100532A1 (de) * 2017-01-12 2018-07-12 Danfoss Silicon Power Gmbh Leistungsmodul mit verbesserter Stromverteilung
JP6921794B2 (ja) * 2018-09-14 2021-08-18 株式会社東芝 半導体装置
CN111863789B (zh) * 2020-06-22 2022-04-29 扬州国扬电子有限公司 一种低电感功率模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373971A (ja) * 2001-03-30 2002-12-26 Hitachi Ltd 半導体装置
JP2005033896A (ja) 2003-07-10 2005-02-03 Mitsubishi Heavy Ind Ltd 電気車輌の制御装置、及び、それの制御方法
JP2010019603A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 電源装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835350A (en) * 1996-12-23 1998-11-10 Lucent Technologies Inc. Encapsulated, board-mountable power supply and method of manufacture therefor
US5812387A (en) * 1997-02-21 1998-09-22 International Power Devices, Inc. Multi-deck power converter module
CA2394403C (en) * 2002-07-22 2012-01-10 Celestica International Inc. Component substrate for a printed circuit board and method of assemblying the substrate and the circuit board
EP1458226A3 (en) 2003-03-11 2006-06-28 Fujitsu Hitachi Plasma Display Limited Circuit board assembly and flat coil
JP4342232B2 (ja) 2003-07-11 2009-10-14 三菱電機株式会社 半導体パワーモジュールおよび該モジュールの主回路電流値を計測する主回路電流計測システム
US7292451B2 (en) * 2003-12-17 2007-11-06 Siemens Vdo Automotive Corporation Architecture for power modules such as power inverters
US7301755B2 (en) * 2003-12-17 2007-11-27 Siemens Vdo Automotive Corporation Architecture for power modules such as power inverters
US7289343B2 (en) * 2003-12-17 2007-10-30 Siemens Vdo Automotive Corporation Architecture for power modules such as power inverters
US7046535B2 (en) * 2003-12-17 2006-05-16 Ballard Power Systems Corporation Architecture for power modules such as power inverters
US7289329B2 (en) * 2004-06-04 2007-10-30 Siemens Vdo Automotive Corporation Integration of planar transformer and/or planar inductor with power switches in power converter
US7295448B2 (en) * 2004-06-04 2007-11-13 Siemens Vdo Automotive Corporation Interleaved power converter
US7327024B2 (en) 2004-11-24 2008-02-05 General Electric Company Power module, and phase leg assembly
JP4603956B2 (ja) 2005-08-26 2010-12-22 日立オートモティブシステムズ株式会社 電力変換装置
EP2202792B1 (en) * 2006-06-09 2016-11-23 Honda Motor Co., Ltd. Semiconductor device
JP5076440B2 (ja) * 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP4909712B2 (ja) * 2006-11-13 2012-04-04 日立オートモティブシステムズ株式会社 電力変換装置
JP5175482B2 (ja) 2007-03-29 2013-04-03 ルネサスエレクトロニクス株式会社 半導体装置
US8031479B2 (en) * 2008-03-04 2011-10-04 Kabushiki Kaisha Toyota Jidoshokki Power converter apparatus
JP4582161B2 (ja) * 2008-03-04 2010-11-17 株式会社豊田自動織機 電力変換装置
US8018730B2 (en) * 2008-03-04 2011-09-13 Kabushiki Kaisha Toyota Jidoshokki Power converter apparatus
JP5080321B2 (ja) 2008-03-11 2012-11-21 日本インター株式会社 パワーモジュール
DE102008034068B4 (de) 2008-07-22 2019-07-18 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
JP4657329B2 (ja) * 2008-07-29 2011-03-23 日立オートモティブシステムズ株式会社 電力変換装置および電動車両
JP4988665B2 (ja) * 2008-08-06 2012-08-01 日立オートモティブシステムズ株式会社 半導体装置および半導体装置を用いた電力変換装置
US8168490B2 (en) * 2008-12-23 2012-05-01 Intersil Americas, Inc. Co-packaging approach for power converters based on planar devices, structure and method
US8076696B2 (en) * 2009-10-30 2011-12-13 General Electric Company Power module assembly with reduced inductance
US8482904B2 (en) * 2010-05-25 2013-07-09 Lear Corporation Power module with current sensing
JP5380376B2 (ja) 2010-06-21 2014-01-08 日立オートモティブシステムズ株式会社 パワー半導体装置
JP5544255B2 (ja) 2010-09-14 2014-07-09 株式会社 日立パワーデバイス 半導体パワーモジュール及び電力変換装置
US8461669B2 (en) * 2010-09-20 2013-06-11 Monolithic Power Systems, Inc. Integrated power converter package with die stacking
US8878483B2 (en) * 2011-01-14 2014-11-04 Lear Corporation Electronics unit with current sensing
JP5555206B2 (ja) * 2011-07-11 2014-07-23 株式会社 日立パワーデバイス 半導体パワーモジュール
US8824125B1 (en) * 2013-03-16 2014-09-02 ADTI Media, LLC Modular installation and conversion kit for electronic sign structure and method of using same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373971A (ja) * 2001-03-30 2002-12-26 Hitachi Ltd 半導体装置
JP2005033896A (ja) 2003-07-10 2005-02-03 Mitsubishi Heavy Ind Ltd 電気車輌の制御装置、及び、それの制御方法
JP2010019603A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 電源装置

Also Published As

Publication number Publication date
US20140120774A1 (en) 2014-05-01
US9130095B2 (en) 2015-09-08
KR20140055786A (ko) 2014-05-09

Similar Documents

Publication Publication Date Title
KR101890752B1 (ko) 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈
JP6412612B2 (ja) ハーフブリッジを設けるパワーモジュール、ならびにパワーモジュールおよびキャパシタの配置
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
CN107644857B (zh) 多器件功率模块的信号引脚布局
US9853378B2 (en) Substrate and terminals for power module and power module including the same
US20230171909A1 (en) Semiconductor device with stacked terminals
WO2013069415A1 (ja) 電力変換装置及び電力変換装置における導体の配置方法
KR102664547B1 (ko) 회로 레이아웃, 재분배 보드, 모듈 및 하프-브리지 회로를 제조하는 방법
US9607931B2 (en) Semiconductor device for suppressing a temperature increase in beam leads
US10224267B2 (en) Semiconductor device
US20130242631A1 (en) Power converter apparatus
US10842055B2 (en) Power converter and manufacturing method of the same
US10198020B2 (en) Interleaved parallel circuit, integrated power module and integrated power chip
CN101309043B (zh) 功率变换装置
KR20210076469A (ko) 파워 모듈 및 그 제조 방법
US20210234467A1 (en) Switching element unit and switching element module
JP3896940B2 (ja) 半導体装置
US10304770B2 (en) Semiconductor device with stacked terminals
JP7364103B2 (ja) 電力変換装置
CN115425007B (zh) 一种芯片连接件及功率模块
JP5836993B2 (ja) インバータ装置
CN102790537A (zh) 功率变换装置
US11145634B2 (en) Power converter
US20220262735A1 (en) Integrated power module
JP2019134543A (ja) 電源装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121101

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170324

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121101

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180213

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180627

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180816

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180817

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210712

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220715

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240718

Start annual number: 7

End annual number: 7