[go: up one dir, main page]

KR101472513B1 - 게이트 드라이버 및 이를 갖는 표시장치 - Google Patents

게이트 드라이버 및 이를 갖는 표시장치 Download PDF

Info

Publication number
KR101472513B1
KR101472513B1 KR1020080066230A KR20080066230A KR101472513B1 KR 101472513 B1 KR101472513 B1 KR 101472513B1 KR 1020080066230 A KR1020080066230 A KR 1020080066230A KR 20080066230 A KR20080066230 A KR 20080066230A KR 101472513 B1 KR101472513 B1 KR 101472513B1
Authority
KR
South Korea
Prior art keywords
signal
stage
terminal
gate
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080066230A
Other languages
English (en)
Other versions
KR20100006065A (ko
Inventor
안순일
권호균
나병선
기동현
백승수
나혜석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080066230A priority Critical patent/KR101472513B1/ko
Priority to US12/333,561 priority patent/US9153190B2/en
Priority to JP2009017720A priority patent/JP5452028B2/ja
Priority to CN2009100095246A priority patent/CN101625839B/zh
Publication of KR20100006065A publication Critical patent/KR20100006065A/ko
Priority to JP2013273074A priority patent/JP5739515B2/ja
Application granted granted Critical
Publication of KR101472513B1 publication Critical patent/KR101472513B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

게이트 드라이버 및 이를 갖는 표시장치에서, 쉬프트 레지스터는 개시신호에 응답하여 동작을 개시하여 게이트 신호를 출력하는 개시 스테이지, 및 서로 종속적으로 연결되고, 개시 스테이지로부터 출력된 신호에 응답하여 순차적으로 동작하여 게이트 신호를 순차적으로 출력하는 다수의 스테이지를 포함한다. 여기서, 다수의 스테이지 중 적어도 하나는 개시신호에 의해서 리셋된다. 따라서, 다수의 스테이지의 출력특성을 개선할 수 있다.

Description

게이트 드라이버 및 이를 갖는 표시장치{GATE DRIVER AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 게이트 드라이버 및 이를 갖는 표시장치에 관한 것으로, 더욱 상세하게는 스테이지의 출력 특성을 개선할 수 있는 게이트 드라이버 및 이를 갖는 표시장치에 관한 것이다.
일반적으로, 액정표시장치는 하부기판, 하부기판과 대향하여 구비되는 상부기판 및 하부기판과 상부기판과의 사이에 형성된 액정층으로 이루어져 영상을 표시하는 액정표시패널을 구비한다.
액정표시패널에는 다수의 게이트 라인, 다수의 데이터 라인, 다수의 게이트 라인과 다수의 데이터 라인에 연결된 다수의 화소가 구비된다. 액정표시패널에는 다수의 게이트 라인에 게이트 신호를 순차적으로 출력하기 위한 게이트 구동회로가 박막 공정을 통해 직접적으로 형성된다.
일반적으로, 게이트 구동회로는 종속적으로 연결된 다수의 스테이지로 이루어져 순차적으로 게이트 신호를 출력하는 쉬프트 레지스터로 이루어진다. 각 스테이지는 이전 스테이지로부터 캐리신호를 입력받아서 대응하는 게이트 라인에 게이 트 신호를 출력하며, 다음 스테이지에 캐리 신호를 제공한다.
또한, 각 스테이지는 다음 스테이지의 게이트 신호에 의해서 턴-오프된다. 그러나, 마지막 스테이지는 다음 스테이지가 존재하지 않기 때문에 마지막 스테이지를 정상적으로 턴-오프시키기 위한 방안이 요구되고 있다.
따라서, 본 발명의 목적은 개시신호를 이용하여 스테이지를 정상적으로 리셋시킴으로써 오동작을 방지하기 위한 게이트 드라이버를 제공하는 것이다.
본 발명의 다른 목적은 상기한 게이트 드라이버를 구비하는 표시장치를 제공하는 것이다.
본 발명에 따른 게이트 드라이버는 n(n은 1이상의 정수)개의 쉬프트 레지스터로 이루어지고, 각 쉬프트 레지스터는 개시신호에 응답하여 동작을 개시하여 게이트 신호를 출력하는 개시 스테이지, 및 서로 종속적으로 연결되고, 상기 개시 스테이지로부터 출력된 신호에 응답하여 순차적으로 동작하여 상기 게이트 신호를 순차적으로 출력하는 다수의 스테이지를 포함한다. 여기서, 상기 다수의 스테이지 중 적어도 하나는 상기 개시신호에 의해서 리셋된다.
본 발명에 따른 표시장치는 표시패널, 데이터 드라이버 및 게이트 드라이버를 포함한다. 상기 표시패널은 다수의 게이트 라인, 다수의 데이터 라인 및 상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 의해서 정의된 다수의 화소영역 에 각각 구비된 다수의 화소를 포함하여 영상을 표시한다. 상기 데이터 드라이버는 상기 다수의 데이터 라인에 상기 데이터 신호를 제공하고, 상기 게이트 드라이버는 상기 다수의 게이트 라인에 상기 게이트 신호를 순차적으로 출력한다.
상기 게이트 드라이버는 n(n은 1이상의 정수)개의 쉬프트 레지스터로 이루어지고, 각 쉬프트 레지스터는 개시신호에 응답하여 동작을 개시하여 게이트 신호를 출력하는 개시 스테이지, 및 서로 종속적으로 연결되고, 상기 개시 스테이지로부터 출력된 신호에 응답하여 순차적으로 동작하여 상기 게이트 신호를 순차적으로 출력하는 다수의 스테이지를 포함한다. 여기서, 상기 다수의 스테이지 중 적어도 하나는 상기 개시신호에 의해서 리셋된다.
이와 같은 게이트 드라이버 및 이를 갖는 표시장치에 따르면, 개시신호를 이용하여 게이트 드라이버의 스테이지를 리셋시킴으로써, 게이트 드라이버의 출력특성을 개선할 수 있다.
또한, 개시신호를 더미 스테이지로 제공하는 배선을 이용하여 각 스테이지의 리셋단자로 개시신호를 공급함으로써, 상기 게이트 드라이버에 별도의 신호배선이 추가되는 것을 방지할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 게이트 드라이버의 블럭도이다.
도 1을 참조하면, 게이트 드라이버(100)는 서로 종속적으로 연결된 다수의 스테이지(SRC1~SRCn) 및 더미 스테이지(DSRC)로 이루어진 하나의 쉬프트 레지스터를 포함한다. 상기 쉬프트 레지스터는 다수의 게이트 라인(GL1~GLn)의 제1 단부에 구비된다.
각 스테이지(SRC1~SRCn)는 입력단자(IN), 제1 및 제2 클럭단자(CK1, CK2), 제어단자(CT), 전압입력단자(Vin), 리셋단자(RE), 출력단자(OUT) 및 캐리단자(CR)를 포함한다. 상기 더미 스테이지(DSRC)는 입력단자(IN), 제1 및 제2 클럭단자(CK1, CK2), 제어단자(CT), 전압입력단자(Vin), 및 출력단자(OUT)를 포함한다.
상기 다수의 스테이지(SRC1~SRCn)의 입력단자(IN)는 이전 스테이지의 캐리단자(CR)에 전기적으로 연결되어 이전 캐리신호를 입력받는다. 단, 상기 다수의 스테이지(SRC1~SRCn) 중 첫번째 스테이지(SRC1, 이하, 개시 스테이지)의 입력단자(IN)에는 이전 캐리신호 대신에 상기 게이트 드라이버(100)의 구동을 개시하는 개시신호(STV)가 제공된다. 상기 다수의 스테이지(SRC1~SRCn)의 제어단자(CT)는 다음 스테이지의 출력단자(OUT)에 전기적으로 연결되어 다음 게이트 신호를 입력받는다. 단, 상기 다수의 스테이지(SRC1~SRCn) 중 마지막 스테이지(SRCn)의 제어단자(CT)는 상기 더미 스테이지(DSRC)의 출력단자(OUT)에 전기적으로 연결된다. 본 발명의 일 예로, 상기 더미 스테이지(DSRC)의 제어단자(CT)에는 다음 게이트 신호 대신에 상기 개시신호(STV)가 제공된다.
상기 다수의 스테이지(SRC1~SRCn) 중 홀수번째 스테이지(SRC1, SRC3,...SRCn-1)의 제1 클럭단자(CK1)에는 제1 클럭(CKV)이 제공되고, 제2 클럭단 자(CK2)에는 상기 제1 클럭(CKV)과 반전된 위상을 갖는 제2 클럭(CKVB)이 제공된다. 상기 다수의 스테이지(SRC1~SRCn) 중 짝수번째 스테이지(SRC2,...SRCn)의 제1 클럭단자(CK1)에는 상기 제2 클럭(CKVB)이 제공되고, 제2 클럭단자(CK2)에는 상기 제1 클럭(CKV)이 제공된다. n이 짝수라고 가정하면, 상기 더미 스테이지(DSRC)의 제1 클럭단자(CK1)에는 상기 제1 클럭(CKV)이 제공되고, 제2 클럭단자(CK2)에는 상기 제2 클럭(CKVB)이 제공된다.
상기 다수의 스테이지(SRC1~SRCn) 및 상기 더미 스테이지(DSRC)의 상기 전압입력단자(Vin)에는 게이트 오프전압(Voff)이 제공된다. 상기 게이트 오프전압(Voff)은 그라운드 전압 또는 마이너스 전압으로 이루어진다.
상기 다수의 스테이지(SRC1~SRCn)의 출력단자(OUT)들에는 다수의 게이트 라인(GL1~GLn)이 각각 전기적으로 연결된다. 따라서, 상기 다수의 스테이지(SRC1~SRCn)는 출력단자들(OUT)을 통해 게이트 신호를 순차적으로 출력하여 상기 다수의 게이트 라인(GL1~GLn)으로 인가한다.
상기 각 스테이지(SRC1~SRCn)의 캐리단자(CR)는 다음 스테이지의 입력단자(IN)에 전기적으로 연결되어 다음 스테이지로 캐리신호를 제공한다. 마지막 스테이지(SRCn)의 캐리단자(CR)는 상기 더미 스테이지(DSRC)의 입력단자(IN)에 전기적으로 연결된다.
상기 다수의 스테이지(SRC1~SRCn) 중 개시 스테이지(SRC1) 및 두번째 구동 스테이지(SRC2)를 제외한 나머지 스테이지들(SRC3~SRCn)의 리셋단자(RE)에는 상기 개시신호(STV)가 제공된다. 따라서, 상기 나머지 스테이지들(SRC3~SRCn)은 상기 개 시신호(STV)에 의해서 리셋된다.
도 1에 도시된 바와 같이, 외부로부터 상기 개시신호(STV)를 입력받는 배선은 상기 더미 스테이지(DSRC)의 제어단자(CT)에 전기적으로 연결되도록 연장된다. 여기서, 상기 배선이 상기 나머지 스테이지들(SRC3~SRCn)의 리셋단자(RE)에 전기적으로 연결됨으로써, 상기 게이트 드라이버(100)에서 상기 나머지 스테이지들(SRC3~SRCn)의 리셋단자(RE)에 상기 개시신호(STV)를 공급하기 위한 추가 배선은 발생하지 않는다.
한편, 상기 더미 스테이지(DSRC)의 출력단자(OUT)는 상기 마지막 스테이지(SRCn)의 제어단자(CT) 및 상기 더미 스테이지(DSRC)의 리셋단자(RE)에 전기적으로 연결된다. 상기 더미 스테이지(DSRC)는 상기 마지막 스테이지(SRCn)의 제어단자(CT)에 더미 게이트 신호를 제공하여 상기 마지막 스테이지(SRCn)로부터 출력되는 게이트 신호를 다운시킨다. 또한, 상기 더미 스테이지(DSRC)는 더미 게이트 신호에 의해서 셀프 리셋된다.
상기 각 스테이지(SRC1~SRCn)는 대응하는 게이트 라인(GL1 ~ GLn)의 제2 단부에 구비된 방전 트랜지스터(NT15)를 포함한다. 상기 방전 트랜지스터(NT15)는 다음 게이트 라인에 연결된 제어전극, 상기 게이트 오프전압(Voff)을 입력받는 입력전극 및 현재 게이트 라인에 연결된 출력전극으로 이루어진다. 따라서, 상기 방전 트랜지스터(NT15)는 다음 스테이지로부터 출력된 다음 게이트 신호에 응답하여 현재 게이트 라인을 상기 게이트 오프전압(Voff)으로 방전시킨다.
여기서, 마지막 게이트 라인(GLn)을 방전시키는 방전 트랜지스터(NT15)의 제 어전극은 더미 게이트 라인(DGL)을 통해서 더미 스테이지(DSRC)의 제2 출력단자(OUT2)에 전기적으로 연결된다. 따라서, 마지막 방전 트랜지스터(NT15)는 상기 더미 스테이지(DSRC)의 출력단자(OUT)로부터 출력된 더미 출력신호에 응답하여 상기 마지막 게이트 라인(GLn)을 상기 게이트 오프전압(Voff)으로 방전시킨다.
도 2는 도 1에 도시된 마지막 스테이지의 회로도이다. 단, 게이트 드라이버에 구비되는 다수의 스테이지는 서로 동일한 내부 구성을 가지므로, 도 3에서는 마지막 스테이지를 도시하여 설명함으로써 나머지 스테이지들에 대한 설명을 대신한다.
도 2를 참조하면, 마지막 스테이지(SRCn)는 풀업부(211), 캐리부(212), 풀다운부(213), 풀업 구동부(214), 리플 방지부(215), 홀딩부(216), 인버터부(217), 및 리셋부(218)를 포함한다.
상기 풀업부(211)는 상기 풀업 구동부(214)의 출력단(이하, Q-노드)(QN)에 연결된 제어전극, 제1 클럭단자(CK1)에 연결된 입력전극 및 출력단자(OUT)에 연결된 출력전극으로 이루어진 풀업 트랜지스터(NT1)를 포함한다. 상기 풀업 트랜지스터(NT1)는 상기 풀업 구동부(213)로부터 출력된 전압에 응답하여 상기 출력단자(OUT)로 출력되는 현재 게이트 신호를 제1 클럭단자(CK1)를 통해 제공된 클럭(이하, 제1 클럭(CKV, 도 2에 도시됨))의 하이레벨까지 풀-업시킨다. 상기 풀업 트랜지스터(NT1)는 한 프레임 중 상기 제1 클럭(CKV)의 하이구간(이하, 제1 구간)동안 턴-온되어, 상기 제1 구간동안 상기 현재 게이트 신호를 하이 상태로 유지시킨다.
상기 캐리부(212)는 상기 Q-노드(QN)에 연결된 제어전극, 상기 제1 클럭단 자(CK1)에 연결된 입력전극 및 상기 출력단자(OUT)에 연결된 출력전극으로 이루어진 캐리 트랜지스터(NT2)를 포함한다. 상기 캐리 트랜지스터(NT2)는 상기 풀업 구동부(213)로부터 출력된 전압에 응답하여 상기 캐리단자(CR)로 출력되는 현재 캐리신호를 상기 제1 클럭(CKV)의 하이레벨까지 풀-업시킨다. 상기 캐리 트랜지스터(NT2)는 한 프레임 중 상기 제1 구간 동안 턴-온되어, 상기 제1 구간 동안 상기 현재 캐리신호를 하이 상태로 유지시킨다.
상기 풀다운부(213)는 제어단자(CT)에 연결된 제어전극, 상기 전압입력단자(Vin)에 연결된 입력전극 및 상기 출력단자(OUT)에 연결된 출력전극으로 이루어진 풀다운 트랜지스터(NT3)를 포함한다. 상기 풀다운 트랜지스터(NT3)는 다음 게이트 신호에 응답하여 상기 풀업된 현재 게이트 신호를 상기 전압입력단자(Vin)를 통해 공급된 게이트 오프전압(Voff, 도 1에 도시됨)까지 풀다운시킨다. 즉, 상기 풀다운 트랜지스터(NT3)는 상기 제1 구간 이후에 다음 게이트 신호에 의해서 턴온되어 상기 현재 게이트 신호를 로우상태로 다운시킨다.
상기 풀업 구동부(214)는 버퍼 트랜지스터(NT4), 제1 커패시터(C1), 제2 커패시터(C2), 방전 트랜지스터(NT5)를 포함한다. 상기 버퍼 트랜지스터(NT4)는 상기 입력단자(IN)에 공통으로 연결된 입력전극과 제어전극 및 상기 Q-노드(QN)에 연결된 출력전극으로 이루어진다. 상기 제1 커패시터(C1)는 상기 Q-노드(QN)와 출력단자(OUT) 사이에 연결되고, 상기 제2 커패시터(C2)는 상기 캐리 트랜지스터(NT2)의 제어전극과 캐리단자(CR)와의 사이에 연결된다. 한편, 상기 방전 트랜지스터(NT5)는 상기 버퍼 트랜지스터(NT4)의 출력전극에 연결된 입력전극, 상기 제어단자(CT) 에 연결된 제어전극 및 상기 전압입력단자(Vin)에 연결된 출력전극으로 이루어진다.
상기 버퍼 트랜지스터(NT4)가 이전 캐리신호에 응답하여 턴-온되면, 상기 Q-노드(QN)의 전위가 상승하여 상기 풀업 트랜지스터(NT1) 및 상기 캐리 트랜지스터(NT2)가 턴-온된다. 상기 턴-온된 풀업 트랜지스터(NT1) 및 상기 턴-온된 캐리 트랜지스터에 의해서 상기 출력단자(OUT) 및 상기 캐리단자(CR)의 전위가 상승하면, 상기 Q-노드(QN)의 전위는 상기 제1 및 제2 커패시터(C1, C2)에 의해서 부스트 업된다. 따라서, 상기 풀업 트랜지스터(NT1) 및 상기 캐리 트랜지스터(NT2)는 턴-온 상태를 계속 유지하여, 상기 현재 게이트 신호와 현재 캐리신호는 상기 제1 클럭(CKV)의 하이 구간 동안 하이 상태로 발생될 수 있다.
상기 방전 트랜지스터(NT5)가 다음 게이트 신호에 응답하여 턴-온되면, 상기 제1 커패시터(C1)에 충전된 전하는 상기 방전 트랜지스터(NT5)를 통해 상기 게이트 오프전압(Voff)으로 방전된다. 따라서, 상기 Q-노드(QN)의 전위는 상기 게이트 오프전압(Voff)까지 다운되고, 그 결과 상기 풀업 트랜지스터(NT1) 및 캐리 트랜지스터(NT2)는 턴-오프된다. 따라서, 상기 출력단자(OUT) 및 캐리단자(CR)에는 하이 상태의 현재 게이트 신호 및 현재 캐리신호가 출력되지 않는다.
상기 리플 방지부(215)는 제1 내지 제3 리플 방지 트랜지스터(NT6, NT7, NT8)로 이루어져 상기 한 프레임 중 상기 제1 구간을 제외한 나머지 제2 구간동안 상기 현재 게이트 신호 및 현재 캐리신호가 상기 제1 또는 제2 클럭(CKV, CKVB)에 의해서 리플되는 것을 방지한다.
상기 제1 리플 방지 트랜지스터(NT6)는 상기 제1 클럭단자(CK1)에 연결된 제어전극, 상기 출력단자(OUT)에 연결된 입력전극 및 상기 Q-노드(QN)에 연결된 출력전극을 포함한다. 상기 제2 리플 방지 트랜지스터(NT7)는 제2 클럭단자(CK2)에 연결된 제어전극, 상기 입력단자(IN)에 연결된 입력전극 및 상기 Q-노드(QN)에 연결된 출력전극으로 이루어진다. 상기 제3 리플 방지 트랜지스터(NT8)는 상기 제2 클럭단자(CK2)에 연결된 제어전극, 상기 출력단자(OUT)에 연결된 입력전극 및 상기 전압입력단자(Vin)에 연결된 출력전극으로 이루어진다.
상기 제2 구간동안 상기 제1 리플 방지 트랜지스터(NT6)는 상기 제1 클럭(CKV)에 응답하여 상기 출력단자(OUT)로부터 출력된 로우 상태의 현재 게이트 신호를 상기 Q-노드(QN)로 제공한다. 따라서, 상기 제2 구간 중 상기 제1 클럭(CKV)의 하이구간에서 상기 Q-노드(QN)의 전위는 로우 상태로 유지된다. 이로써, 상기 제1 리플 방지 트랜지스터(NT6)는 상기 제2 구간 중 상기 제1 클럭(CKV)의 하이구간동안 상기 풀업 및 캐리 트랜지스터(NT1, NT2)가 턴-온되는 것을 방지한다.
상기 제2 구간동안 상기 제2 리플 방지 트랜지스터(NT7)는 제2 클럭단자(CK2)를 통해 제공된 클럭(이하, 제2 클럭(CKVB, 도 1에 도시됨))에 응답하여 입력단자(IN)를 통해 입력되는 로우 상태의 이전 캐리신호를 상기 Q-노드(QN)로 제공한다. 따라서, 상기 제2 구간 중 상기 제2 클럭(CKVB)의 하이구간에서 상기 Q-노드(QN)의 전위는 로우 상태로 유지된다. 이로써, 상기 제3 리플 방지 트랜지스터(NT8)는 상기 제2 구간 중 상기 제2 클럭(CKVB)의 하이구간동안 상기 풀업 및 캐리 트랜지스터(NT1, NT2)가 턴-온되는 것을 방지한다.
상기 제3 리플 방지 트랜지스터(NT8)는 상기 제2 클럭(CKVB)에 응답하여 상기 현재 게이트 신호를 상기 게이트 오프전압(Voff)으로 방전시킨다. 따라서, 상기 제3 리플 방지 트랜지스터(NT8)는 상기 제2 구간 중 상기 제2 클럭(CKVB)의 하이구간동안 상기 현재 게이트 신호를 상기 게이트 오프전압(Voff)으로 유지시킨다.
한편, 상기 홀딩부(216)는 상기 인버터부(217)의 출력단에 연결된 제어전극, 상기 전압입력단자(Vin)에 연결된 입력전극 및 상기 출력단자(OUT)에 연결된 출력전극으로 이루어진 홀딩 트랜지스터(NT9)를 포함한다. 상기 인버터부(217)는 제1 내지 제4 인버터 트랜지스터(NT10, NT11, NT12, NT13), 제3 및 제4 커패시터(C3, C4)로 이루어져, 상기 홀딩 트랜지스터(NT9)를 턴-온 또는 턴-오프시킨다.
상기 제1 인버터 트랜지스터(NT10)는 상기 제1 클럭단자(CK1)에 공통적으로 연결된 입력전극과 제어전극, 상기 제4 커패시터(C4)를 통해 상기 제2 인버터 트랜지스터(NT11)의 출력전극에 연결된 출력전극으로 이루어진다. 상기 제2 인버터 트랜지스터(NT11)는 상기 제1 클럭단자(CK1)에 연결된 입력전극, 상기 제3 커패시터(C3)를 통해 입력전극과 연결된 제어전극 및 상기 홀딩 트랜지스터(NT9)의 제어전극에 연결된 출력전극으로 이루어진다. 상기 제3 인버터 트랜지스터(NT12)는 상기 제1 인버터 트랜지스터(NT10)의 출력전극에 연결된 입력전극, 상기 출력단자(OUT)에 연결된 제어전극 및 상기 전압입력단자(Vin)에 연결된 출력전극으로 이루어진다. 상기 제4 인버터 트랜지스터(NT13)는 상기 홀딩 트랜지스터(NT9)의 제어전극에 연결된 입력전극, 상기 출력단자(OUT)에 연결된 제어전극 및 상기 전압입력단자(Vin)에 연결된 출력전극으로 이루어진다.
상기 제3 및 제4 인버터 트랜지스터(NT12, NT13)가 상기 출력단자(OUT)로 출력되는 하이 상태의 현재 게이트 신호에 응답하여 턴-온되면, 상기 제1 및 제2 인버터 트랜지스터(NT10, NT11)로부터 출력된 상기 제1 클럭(CKV)은 상기 턴-온된 제3 및 제4 인버터 트랜지스터(NT12, NT13)에 의해서 상기 게이트 오프전압(Voff)으로 방전된다. 따라서, 상기 홀딩 트랜지스터(NT9)는 상기 현재 게이트 신호가 하이상태로 유지되는 제1 구간동안 턴-오프 상태로 유지된다.
이후, 제2 구간에서 상기 현재 게이트 신호가 로우 상태로 전환되면, 상기 제3 및 제4 인버터 트랜지스터(NT12, NT13)는 턴-오프된다. 따라서, 상기 제1 및 제2 인버터 트랜지스터(NT10, NT11)로부터 출력된 상기 제1 클럭(CKV)은 상기 홀딩 트랜지스터(NT9)로 인가되어 상기 홀딩 트랜지스터(NT9)를 턴-온시킨다. 결과적으로, 상기 현재 게이트 신호는 상기 홀딩 트랜지스터(NT9)에 의해서 상기 제2 구간 중 상기 제1 클럭(CKV)의 하이구간동안 상기 게이트 오프전압(Voff)으로 홀딩될 수 있다.
한편, 상기 리셋부(218)는 리셋단자(RE)에 연결된 제어전극, 상기 풀업 트랜지스터(NT1)의 제어전극에 연결된 입력전극 및 상기 전압입력단자(Vin)에 연결된 출력전극으로 이루어진 리셋 트랜지스터(NT14)를 포함한다.
상기 리셋 트랜지스터(NT14)는 상기 리셋단자(RE)를 통해 입력된 개시신호(STV, 도 1에 도시됨)에 응답하여 상기 Q-노드(QN)의 전위를 상기 게이트 오프전압(Voff)으로 방전시킨다. 따라서, 상기 풀업 및 캐리 트랜지스터(NT1, NT2)가 상기 개시신호(STV)에 응답하여 턴-오프된다. 도 1에 도시된 바와 같이, 상기 개시신 호(STV)는 상기 스테이지들(SRC3~SRCn)의 리셋단자(RE)로 제공되어, 상기 Q-노드(QN)의 전위를 다운시킴으로써 상기 스테이지들(SRC3~SRCn)를 모두 리셋시킨다.
상기 개시신호(STV)는 상기 다수의 스테이지들(SRC1~SRCn) 중 개시 스테이지(SRC1) 및 두번째 스테이지(SRC2)의 리셋단자(RE)에는 공급되지 않는 것이 바람직하다. 그 이유에 대해서는 이후 도 3을 참조하여 구체적으로 설명하고자 한다.
도 3은 개시 스테이지 및 두번째 스테이지의 입/출력 파형도이다.
도 1 내지 3을 참조하면, 개시신호(STV)가 개시 스테이지(SRC1)의 입력단자(IN)로 제공되면, 개시 스테이지(SRC1)의 풀업 트랜지스터(NT1)가 턴-온되고, 턴-온된 풀업 트랜지스터(NT1)를 통해서 하이 상태의 제1 클럭(CKV)이 출력단자(OUT)로 출력된다. 상기 개시 스테이지(SRC1)의 출력단자(OUT)로부터 출력된 신호는 게이트 신호로써 첫번째 게이트 라인(GL1)으로 제공된다.
이후, 상기 개시 스테이지(SRC1)의 캐리단자(CR)에는 상기 게이트 신호와 동일한 형태를 갖는 캐리신호가 출력된다. 상기 개시 스테이지(SRC1)의 캐리신호는 상기 두번째 스테이지(SRC2)의 입력단자(IN)에 공급되고, 상기 캐리신호에 의해서 상기 두번째 스테이지(SRC2)의 Q-노드(QN)의 전위가 점차적으로 상승한다.
상기 Q-노드(QN)의 전위가 상승하면 두번째 스테이지(SRC2)의 풀업 트랜지스터(NT1)가 턴-온되고, 턴-온된 풀업 트랜지스터(NT1)를 통해서 하이 상태의 제2 클럭(CKVB)이 출력단자(OUT)로 출력된다. 이때, 두번째 스테이지(SRC2)의 출력단자(OUT)와 상기 Q-노드(QN) 사이의 커패시터(C1)에 의해서 상기 Q-노드(QN)의 전위가 부스트-업된다.
이처럼, 상기 두번째 스테이지(SRC2)의 상기 Q-노드(QN)의 전위 상승 구간은 상기 개시신호(STV)의 하이 구간과 오버랩된다. 따라서, 상기 개시신호(STV)는 상기 두번째 스테이지(SRC2)의 리셋단자(RE)에 공급되더라도 상기 두번째 스테이지(SRC2)를 정상적으로 리셋시킬 수 없다. 따라서, 상기 개시신호(STV)는 상기 개시 스테이지(SRC1) 및 두번째 스테이지(SRC2)의 리셋단자(RE)에 제공되지 않는다.
한편, 도 3에 도시된 바와 같이, 상기 개시신호(STV)는 상기 개시 스테이지(SRC1)의 동작을 개시하기 위한 것이므로, 한 프레임 중에서 대부분의 시간동안 로우 상태로 유지된다. 따라서, 상기 개시신호(STV)를 이용하여 상기 스테이지들(SRC3~SRCn)를 리셋시킬 수 있다.
도 4는 본 발명의 다른 실시예에 따른 액정표시장치의 평면도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 액정표시장치(600)는 영상을 표시하는 액정표시패널(300), 상기 액정표시패널(300)에 인접한 인쇄회로기판(400) 및 상기 액정표시패널(300)과 상기 인쇄회로기판(400)을 전기적으로 연결시키는 테이프 캐리어 패키지(500)를 포함한다.
상기 액정표시패널(300)은 어레이 기판(310), 상기 어레이 기판(310)과 마주하는 컬러필터기판(320) 및 상기 어레이 기판(310)과 상기 컬러필터기판(320)과의 사이에 개재된 액정층(미도시)으로 이루어진다. 상기 어레이 기판(310)은 영상을 표시하는 표시영역(DA) 및 상기 표시영역(DA)에 인접한 제1, 제2 및 제3 주변영역(PA1, PA2, PA3)으로 구분된다. 상기 제1 주변영역(PA1)은 상기 다수의 게이트 라인(GL1~GL2n)의 제1 단부에 인접하는 영역이고, 상기 제2 주변영역(PA2)은 상기 다수의 게이트 라인(GL1 ~ GLn)의 제2 단부에 인접하는 영역이다.
상기 어레이 기판(310)의 표시영역(DA)에는 다수의 화소가 매트릭스 형태로 구비된다. 구체적으로, 상기 표시영역(DA)에는 다수의 게이트 라인(GL1~GL2n), 다수의 데이터 라인(DL1~DLm), 다수의 박막 트랜지스터(120) 및 다수의 화소전극(130)이 구비된다.
상기 어레이 기판(310)에는 박막 공정을 통해서 게이트 드라이버가 구비된다. 상기 게이트 드라이버는 제1 및 제2 쉬프트 레지스터(351, 352)로 이루어진다. 상기 제1 쉬프트 레지스터(351)는 상기 제1 주변영역(PA1)에 구비되어 상기 다수의 게이트 라인(GL1~GL2n) 중 홀수번째 게이트 라인(GL1,...,GL2n-1)에 제1 게이트 신호를 순차적으로 인가한다. 상기 제2 쉬프트 레지스터(352)는 상기 제2 주변영역(PA2)에 구비되어 상기 다수의 게이트 라인(GL1~GL2n) 중 짝수번째 게이트 라인(GL2,...,GL2n)에 제2 게이트 신호를 순차적으로 인가한다.
도 4에서는 상기 제1 및 제2 쉬프트 레지스터(351, 352)가 상기 제1 및 제2 주변영역(PA1, PA2)에 각각 구비된 구조를 제시하였으나, 상기 제1 및 제2 쉬프트 레지스터(351, 352)는 상기 제1 및 제2 주변영역(PA1, PA2) 중 어느 한 영역에 함께 형성될 수 있다.
한편, 상기 제3 주변영역(PA3)은 상기 다수의 데이터 라인(DL1 ~ DLm)의 일단부에 인접하는 영역으로 상기 테이프 캐리어 패키지(500)의 제1 단부가 부착된다. 상기 테이프 캐리어 패키지(500)의 제2 단부는 상기 인쇄회로기판(400)에 부착된다. 상기 테이프 캐리어 패키지(500) 상에는 상기 다수의 데이터 라인(DL1 ~ DLm)에 데이터 신호를 제공하는 데이터 구동칩(550)이 실장된다. 따라서, 상기 데이터 구동칩(550)은 상기 인쇄회로기판(400)으로부터의 각종 제어신호에 응답하여 상기 다수의 데이터 라인(DL1 ~ DLm)에 상기 데이터 신호를 제공할 수 있다.
또한, 상기 인쇄회로기판(400)으로부터 출력된 제1 및 제2 게이트 제어신호는 상기 테이프 캐리어 패키지(500)를 통해 상기 제1 및 제2 쉬프트 레지스터(351, 352)로 각각 제공된다. 따라서, 상기 제1 및 제2 쉬프트 레지스터(351, 352)는 상기 제1 및 제2 게이트 제어신호에 응답하여 상기 홀수번째 및 짝수번째 게이트 라인(GL1,...,GL2n-1, GL2,...,GL2n)에 제1 및 제2 게이트 신호를 각각 제공할 수 있다.
여기서, 상기 제1 및 제2 쉬프트 레지스터(351, 352) 각각은 도 1에 도시된 게이트 드라이버(100)와 동일한 구성으로 이루어지므로, 도 4에서 상기 제1 및 제2 쉬프트 레지스터(351, 352)에 대한 구체적인 설명은 생략하기로 한다.
상기 제1 및 제2 쉬프트 레지스터(351, 352)에는 서로 다른 개시신호가 각각 인가되거나, 동일한 개시신호가 인가될 수 있다. 상기 제1 및 제2 쉬프트 레지스터(351, 352) 각각에 구비된 스테이지들(SRC3~SRCn)은 제공되는 개시신호에 의해서 리셋된다. 그러나, 상기 제1 및 제2 쉬프트 레지스터(351, 352) 각각의 개시 스테이지(SRC1) 및 두번째 스테이지(SRC2)의 리셋단자(RE)에는 상기 개시신호(STV)가 제공되지 않는다. 한편, 더미 스테이지(DSRC)의 출력단자는 자신의 리셋단자(RE)에 전기적으로 연결되어 셀프 리셋된다.
상기 게이트 드라이버에 구비되는 쉬프트 레지스터의 개수가 증가하더라도 쉬프트 레지스터에 구비되는 스테이지들은 개시신호에 의해서 리셋될 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 게이트 드라이버의 블럭도이다.
도 2는 도 1에 도시된 마지막 스테이지의 회로도이다.
도 3은 첫번째 및 두번째 스테이지의 입/출력 파형도이다.
도 4는 본 발명의 다른 실시예에 따른 액정표시장치의 평면도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 게이트 드라이버 300 : 액정표시패널
310 : 어레이 기판 320 : 컬러필터기판
351, 352 : 제1 및 제2 쉬프트 레지스터 400 : 인쇄회로기판
550 : 데이터 구동칩

Claims (20)

  1. n(n은 1이상의 정수)개의 쉬프트 레지스터로 이루어진 게이트 드라이버에서,
    각 쉬프트 레지스터는,
    개시신호에 응답하여 동작을 개시하여 게이트 신호를 출력하는 개시 스테이지;
    서로 종속적으로 연결되고, 상기 개시 스테이지로부터 출력된 신호에 응답하여 순차적으로 동작하여 상기 게이트 신호를 순차적으로 출력하는 다수의 스테이지; 및
    상기 다수의 스테이지 중 마지막 스테이지에 연결되어 상기 마지막 스테이지의 제어단자로 신호를 공급하는 더미 스테이지를 포함하고,
    상기 다수의 스테이지 중 적어도 하나는 상기 개시신호에 의해서 리셋되며,
    상기 더미 스테이지는 상기 마지막 스테이지로부터 출력된 신호를 입력받는 입력단자, 제어신호를 입력받는 제어단자, 리셋신호를 입력받는 리셋단자 및 더미 게이트 신호를 출력하는 출력단자를 포함하며,
    상기 더미 스테이지의 리셋단자는 상기 더미 스테이지의 출력단자에 연결되어 상기 리셋 신호로써 상기 더미 게이트 신호를 입력받고,
    상기 더미 스테이지의 제어단자는 상기 제어신호로써 상기 개시신호를 입력받는 것을 특징으로 하는 게이트 드라이버.
  2. 제1항에 있어서, 각 스테이지는 이전 스테이지로부터 출력된 신호를 입력받는 입력단자, 다음 스테이지로부터 출력된 신호를 입력받는 제어단자, 리셋신호를 입력받는 리셋단자 및 상기 게이트 신호를 출력하는 출력단자를 포함하고,
    적어도 하나의 스테이지의 리셋단자에는 상기 리셋신호로써 상기 개시신호가 제공되는 것을 특징으로 하는 게이트 드라이버.
  3. 제2항에 있어서, 각 스테이지는,
    상기 출력단자를 통해 출력되는 상기 게이트 신호를 풀업시키는 풀업부;
    상기 입력단자를 통해 공급되는 상기 이전 스테이지의 출력신호에 응답하여 상기 풀업부를 턴-온시키고, 상기 제어단자를 통해 공급되는 상기 다음 스테이지의 출력신호에 응답하여 상기 풀업부를 턴-오프시키는 풀업 구동부;
    상기 제어단자에 연결되고, 상기 다음 스테이지의 출력신호에 응답하여 상기 게이트 신호를 풀다운시키는 풀다운부; 및
    상기 리셋단자에 연결되고, 상기 리셋신호에 응답하여 상기 풀업부를 턴-오프시키는 리셋부를 포함하는 것을 특징으로 하는 게이트 드라이버.
  4. 제3항에 있어서, 상기 각 스테이지는 캐리신호를 출력하는 캐리단자 및 상기 캐리단자를 통해 출력되는 상기 캐리신호를 풀업시키는 캐리부를 더 포함하는 것을 특징으로 하는 게이트 드라이버.
  5. 제4항에 있어서, 상기 입력 단자는 상기 이전 스테이지의 캐리 단자에 연결되어 상기 이전 스테이지의 캐리신호를 수신하고, 상기 제어 단자는 상기 다음 스테이지의 출력단자에 연결되어 상기 다음 스테이지의 게이트 신호를 수신하는 것을 특징으로 하는 게이트 드라이버.
  6. 제2항에 있어서, 상기 다수의 스테이지 중 상기 개시 스테이지의 바로 다음 스테이지를 제외한 나머지 스테이지의 리셋단자에 상기 개시신호가 공급되는 것을 특징으로 하는 게이트 드라이버.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 다수의 게이트 라인, 다수의 데이터 라인 및 상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 의해서 정의된 다수의 화소영역에 각각 구비된 다수의 화소를 포함하여 영상을 표시하는 표시패널;
    상기 다수의 데이터 라인에 상기 데이터 신호를 제공하는 데이터 드라이버; 및
    상기 다수의 게이트 라인에 상기 게이트 신호를 순차적으로 출력하는 게이트 드라이버를 포함하고,
    상기 게이트 드라이버는 n(n은 1이상의 정수)개의 쉬프트 레지스터로 이루어지고,
    각 쉬프트 레지스터는,
    개시신호에 응답하여 동작을 개시하여 게이트 신호를 출력하는 개시 스테이지;
    서로 종속적으로 연결되고, 상기 개시 스테이지로부터 출력된 신호에 응답하여 순차적으로 동작하여 상기 게이트 신호를 순차적으로 출력하는 다수의 스테이지; 및
    상기 다수의 스테이지 중 마지막 스테이지에 연결되어 상기 마지막 스테이지의 제어단자로 신호를 공급하는 더미 스테이지를 포함하고,
    상기 다수의 스테이지 중 적어도 하나는 상기 개시신호에 의해서 리셋되며,
    상기 더미 스테이지는 상기 마지막 스테이지로부터 출력된 신호를 입력받는 입력단자, 제어신호를 입력받는 제어단자, 리셋신호를 입력받는 리셋단자 및 더미 게이트 신호를 출력하는 출력단자를 포함하고,
    상기 더미 스테이지의 리셋단자는 상기 더미 스테이지의 출력단자에 연결되어 상기 리셋 신호로써 상기 더미 게이트 신호를 입력받으며,
    상기 더미 스테이지의 제어단자는 상기 제어신호로써 상기 개시신호를 입력받는 것을 특징으로 하는 표시장치.
  11. 제10항에 있어서, 각 스테이지는 이전 스테이지로부터 출력된 신호를 입력받는 입력단자, 다음 스테이지로부터 출력된 신호를 입력받는 제어단자, 리셋신호를 입력받는 리셋단자 및 상기 게이트 신호를 출력하는 출력단자를 포함하고,
    적어도 하나의 스테이지의 리셋단자에는 상기 리셋신호로써 상기 개시신호가 제공되는 것을 특징으로 하는 표시장치.
  12. 제11항에 있어서, 각 스테이지는,
    상기 출력단자를 통해 출력되는 상기 게이트 신호를 풀업시키는 풀업부;
    상기 입력단자를 통해 공급되는 상기 이전 스테이지의 출력신호에 응답하여 상기 풀업부를 턴-온시키고, 상기 제어단자를 통해 공급되는 상기 다음 스테이지의 출력신호에 응답하여 상기 풀업부를 턴-오프시키는 풀업 구동부;
    상기 제어단자에 연결되고, 상기 다음 스테이지의 출력신호에 응답하여 상기 게이트 신호를 풀다운시키는 풀다운부; 및
    상기 리셋단자에 연결되고, 상기 리셋신호에 응답하여 상기 풀업부를 턴-오프시키는 리셋부를 포함하는 것을 특징으로 하는 표시장치.
  13. 제12항에 있어서, 상기 각 스테이지는 캐리신호를 출력하는 캐리단자 및 상기 캐리단자를 통해 출력되는 상기 캐리신호를 풀업시키는 캐리부를 더 포함하는 것을 특징으로 하는 표시장치.
  14. 제13항에 있어서, 상기 입력 단자는 상기 이전 스테이지의 캐리 단자에 연결되어 상기 이전 스테이지의 캐리신호를 수신하고, 상기 제어 단자는 상기 다음 스테이지의 출력단자에 연결되어 상기 다음 스테이지의 게이트 신호를 수신하는 것을 특징으로 하는 표시장치.
  15. 제11항에 있어서, 상기 다수의 스테이지 중 상기 개시 스테이지의 바로 다음 스테이지를 제외한 나머지 스테이지의 리셋단자에 상기 개시신호가 공급되는 것을 특징으로 하는 표시장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 제10항에 있어서, 상기 게이트 드라이버는 제1 및 제2 쉬프트 레지스터를 포함하고,
    상기 제1 쉬프트 레지스터의 스테이지들은 상기 게이트 라인들 중 홀수번째 게이트 라인로 상기 게이트 신호를 공급하고,
    상기 제2 쉬프트 레지스터의 스테이지들은 상기 게이트 라인들 중 짝수번째 게이트 라인로 상기 게이트 신호를 공급하는 것을 특징으로 하는 표시장치.
  20. 제10항에 있어서, 상기 게이트 드라이버는 박막 공정을 통해서 상기 표시패널 상에 제공되는 것을 특징으로 하는 표시장치.
KR1020080066230A 2008-07-08 2008-07-08 게이트 드라이버 및 이를 갖는 표시장치 Active KR101472513B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080066230A KR101472513B1 (ko) 2008-07-08 2008-07-08 게이트 드라이버 및 이를 갖는 표시장치
US12/333,561 US9153190B2 (en) 2008-07-08 2008-12-12 Gate driver and display apparatus having the same
JP2009017720A JP5452028B2 (ja) 2008-07-08 2009-01-29 ゲートドライバ、及びこれを備えた表示装置
CN2009100095246A CN101625839B (zh) 2008-07-08 2009-02-16 栅极驱动器和具有该栅极驱动器的显示装置
JP2013273074A JP5739515B2 (ja) 2008-07-08 2013-12-27 ゲートドライバ、及びこれを備えた表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080066230A KR101472513B1 (ko) 2008-07-08 2008-07-08 게이트 드라이버 및 이를 갖는 표시장치

Publications (2)

Publication Number Publication Date
KR20100006065A KR20100006065A (ko) 2010-01-18
KR101472513B1 true KR101472513B1 (ko) 2014-12-16

Family

ID=41504743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080066230A Active KR101472513B1 (ko) 2008-07-08 2008-07-08 게이트 드라이버 및 이를 갖는 표시장치

Country Status (4)

Country Link
US (1) US9153190B2 (ko)
JP (2) JP5452028B2 (ko)
KR (1) KR101472513B1 (ko)
CN (1) CN101625839B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101472513B1 (ko) * 2008-07-08 2014-12-16 삼성디스플레이 주식회사 게이트 드라이버 및 이를 갖는 표시장치
TWI427587B (zh) * 2010-05-11 2014-02-21 Innolux Corp 顯示器
KR101170241B1 (ko) * 2010-06-03 2012-07-31 하이디스 테크놀로지 주식회사 Ｅｐｄ 및 디스플레이 장치의 구동회로
CN101984485B (zh) * 2010-11-03 2013-01-02 友达光电股份有限公司 具有双向传递移位寄存器的显示器
JP2012225999A (ja) 2011-04-15 2012-11-15 Japan Display East Co Ltd 表示装置
CN102629459A (zh) * 2011-10-26 2012-08-08 北京京东方光电科技有限公司 栅线驱动方法、移位寄存器及栅线驱动装置
JP5819514B2 (ja) * 2012-03-12 2015-11-24 シャープ株式会社 シフトレジスタ、ドライバ回路、表示装置
CN202905121U (zh) * 2012-09-13 2013-04-24 北京京东方光电科技有限公司 移位寄存器单元电路、移位寄存器、阵列基板及显示设备
KR101419248B1 (ko) * 2012-09-28 2014-07-15 엘지디스플레이 주식회사 쉬프트 레지스터
CN103021354B (zh) * 2012-11-21 2015-07-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN103035218B (zh) * 2012-12-14 2016-02-03 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
KR102031365B1 (ko) * 2013-11-08 2019-10-11 엘지디스플레이 주식회사 스캔 구동부 및 이를 이용한 표시장치
CN103714792B (zh) * 2013-12-20 2015-11-11 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
KR102135432B1 (ko) 2014-01-08 2020-07-20 삼성디스플레이 주식회사 표시 장치
TWI770954B (zh) * 2014-02-21 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
CN103996367B (zh) * 2014-04-18 2017-01-25 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示装置
KR102420236B1 (ko) * 2015-10-27 2022-07-14 엘지디스플레이 주식회사 표시장치
TWI587190B (zh) * 2015-11-04 2017-06-11 友達光電股份有限公司 觸控顯示裝置及其移位暫存器
KR102630710B1 (ko) 2015-12-31 2024-01-26 엘지디스플레이 주식회사 엑스레이 검출기용 어레이기판, 이를 포함하는 엑스레이 검출기, 엑스레이 검출기용 어레이기판의 제조방법 및 엑스레이 검출기의 제조방법
CN105632565B (zh) * 2016-01-26 2019-08-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
KR102507421B1 (ko) * 2016-06-27 2023-03-10 엘지디스플레이 주식회사 표시장치
CN106569081B (zh) * 2016-10-26 2019-04-26 武汉华星光电技术有限公司 一种自电容内嵌式触摸屏的缺陷检测装置与检测方法
CN109410810B (zh) * 2017-08-16 2021-10-29 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
KR102437170B1 (ko) * 2017-09-29 2022-08-26 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 평판 표시 장치
CN108694903B (zh) 2018-05-28 2020-04-07 武汉华星光电技术有限公司 阵列基板行驱动电路
CN108806597B (zh) * 2018-08-30 2020-08-18 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
KR102774286B1 (ko) * 2019-12-05 2025-02-26 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법
KR102690312B1 (ko) * 2020-04-09 2024-08-02 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR102760451B1 (ko) * 2020-12-31 2025-01-24 엘지디스플레이 주식회사 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003150128A (ja) * 2001-11-15 2003-05-23 Sharp Corp マトリックス型表示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191770B1 (en) * 1997-12-11 2001-02-20 Lg. Philips Lcd Co., Ltd. Apparatus and method for testing driving circuit in liquid crystal display
WO2003104879A2 (en) 2002-06-01 2003-12-18 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
KR100917009B1 (ko) 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
US7319452B2 (en) * 2003-03-25 2008-01-15 Samsung Electronics Co., Ltd. Shift register and display device having the same
KR20050118059A (ko) 2004-05-31 2005-12-15 엘지.필립스 엘시디 주식회사 구동 회로가 내장된 액정 표시 패널
US7639226B2 (en) * 2004-05-31 2009-12-29 Lg Display Co., Ltd. Liquid crystal display panel with built-in driving circuit
KR20050114850A (ko) 2004-06-02 2005-12-07 엘지.필립스 엘시디 주식회사 쉬프트 레지스터와 이를 이용한 액정표시장치
KR20050117303A (ko) * 2004-06-10 2005-12-14 삼성전자주식회사 표시 장치
KR101160822B1 (ko) 2004-07-27 2012-06-29 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
JP4114668B2 (ja) 2005-03-25 2008-07-09 エプソンイメージングデバイス株式会社 表示装置
KR101152129B1 (ko) * 2005-06-23 2012-06-15 삼성전자주식회사 표시 장치용 시프트 레지스터 및 이를 포함하는 표시 장치
US7203264B2 (en) * 2005-06-28 2007-04-10 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors
KR101157981B1 (ko) * 2005-06-30 2012-07-03 엘지디스플레이 주식회사 표시장치
JP5100993B2 (ja) 2005-09-09 2012-12-19 ティーピーオー、ホンコン、ホールディング、リミテッド 液晶駆動回路およびこれを有する液晶表示装置
KR20070074078A (ko) 2006-01-06 2007-07-12 삼성전자주식회사 액정표시장치
US7936332B2 (en) 2006-06-21 2011-05-03 Samsung Electronics Co., Ltd. Gate driving circuit having reduced ripple effect and display apparatus having the same
KR101217177B1 (ko) 2006-06-21 2012-12-31 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시 장치
KR101298094B1 (ko) 2006-09-25 2013-08-20 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
JP4970004B2 (ja) 2006-11-20 2012-07-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置、並びに信号生成回路
KR101472513B1 (ko) 2008-07-08 2014-12-16 삼성디스플레이 주식회사 게이트 드라이버 및 이를 갖는 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003150128A (ja) * 2001-11-15 2003-05-23 Sharp Corp マトリックス型表示装置

Also Published As

Publication number Publication date
US20100007653A1 (en) 2010-01-14
JP5739515B2 (ja) 2015-06-24
JP2010020282A (ja) 2010-01-28
JP5452028B2 (ja) 2014-03-26
CN101625839B (zh) 2013-07-10
KR20100006065A (ko) 2010-01-18
US9153190B2 (en) 2015-10-06
CN101625839A (zh) 2010-01-13
JP2014067065A (ja) 2014-04-17

Similar Documents

Publication Publication Date Title
KR101472513B1 (ko) 게이트 드라이버 및 이를 갖는 표시장치
KR101182770B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
KR101281498B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
KR101277152B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
KR101256921B1 (ko) 게이트 구동유닛 및 이를 갖는 표시장치
KR101448910B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
KR101298094B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
US7932887B2 (en) Gate driving circuit and display apparatus having the same
KR101512336B1 (ko) 게이트 구동회로 및 이를 구비한 표시 장치
JP5225612B2 (ja) 表示装置
KR101556777B1 (ko) 표시장치
KR20100006063A (ko) 게이트 드라이버 및 이를 갖는 표시장치
KR20090083199A (ko) 게이트 구동회로 및 이를 갖는 표시장치
KR20080057601A (ko) 게이트 구동회로 및 이를 갖는 표시장치
US20190147824A1 (en) Gate driving circuit and display device having the same
KR20200047847A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
KR100976986B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
KR20060091465A (ko) 게이트 구동회로 및 이를 갖는 표시장치
KR20070075788A (ko) 게이트 구동부 및 이를 갖는 표시장치
KR100993825B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
KR20050116964A (ko) 게이트 구동회로 및 이를 갖는 표시장치
TWI464730B (zh) 閘極驅動電路與具有其之顯示裝置（二）

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080708

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120912

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130612

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080708

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140520

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141028

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141208

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141209

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20171129

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20181126

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20201201

Start annual number: 7

End annual number: 7