KR101352967B1 - 발광다이오드 칩, 그 제조방법 및 고출력 발광장치 - Google Patents

Abstract

고출력 발광다이오드 칩은, 적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 갖는 발광다이오드와, 상기 제1 및 제2 전극 상에 각각 형성된 제1 및 제2 도전성 범프와, 상기 발광다이오드의 표면에 형성되며, 상기 제1 면에 형성된 부분이 상기 제1 및 제2 도전성 범프의 일부가 노출되도록 상기 제1 및 제2 도전성 범프의 높이보다 작은 두께를 갖는 수지층을 포함한다. 이러한 발광다이오드 칩은 본 발명에서 제시한 인 드래프트공정을 통해 제조될 수 있다.

발광장치(light emitting device), 형광체(phosphor), 수지(resin), 진공챔버(vacuum chamber)

Description

발광다이오드 칩, 그 제조방법 및 고출력 발광장치{LIGHT EMITTING DIODE CHIP, FABRICATION METHOD THEREOF AND HIGH POWER LIGHT EMITTING DEVICE}

본 발명은 고출력용 발광장치에 관한 것으로서, 보다 상세하게는 고출력 발광다이오드 칩과 이를 제조하는 방법 및 상기 발광다이오드 칩을 갖는 고출력 발광장치에 관한 것이다.

종래의 고출력 발광장치는 비스마레이미드 트리아딘(BT) 수지와 같은 수지로 형성된 기판 상에 적어도 하나(주로, 복수)의 LED 칩을 실장하고, 그 실장면 주위에 성형 수지로 이루어진 측벽구조를 갖는다. 상기 측벽구조의 내면에는 반사성 금속(예, Al,Ag)로 도금하여 반사구조로 제공된다. 상기 LED 칩과 기판의 전극패턴에 접속하는 Au와 같은 금속의 와이어를 연결된다.

또한, 조명용도로 널리 사용되는 백색 발광장치에서는, 상기 LED 칩의 실장영역에 형광체를 함유한 투명수지를 피복한다.

하지만, 이러한 종래의 고출력 발광장치 구조는 방열측면에서 큰 단점이 있다.

종래의 고출력 발광장치는 수지와 같이 기판에서는 높은 열저항(BT수지의 경우에, 약 20℃/W)을 갖고 있으므로, 방열성능이 낮다는 점이다. 이러한 낮은 방열성능은 LED 칩으로부터 발생된 열을 효과적으로 제거할 수 없으므로, LED 칩의 신뢰성이 저하될 수 있다. 나아가, LED 칩 자체의 기판이 사파이어 기판인 점을 고려할 때에, 이러한 문제는 심각한 장애가 될 수 있다.

또한, 백색 발광장치, 특히 카메라용 플래시용 백색 발광장치에 더욱 우수한 방열 특성뿐만 아니라, 안정된 색도 및 높은 휘도특성이 보다 크게 요구된다. 즉, 플래시 광원용 백색 발광장치는 연속 조명모드에서 200~300㎃, 플래시 모드에서 700~800㎃로 LED로써는 대전류를 사용된다.

따라서, 열에 의한 발광 효율의 저하와 빛의 색도 변화가 발생하기 쉽다. 특히, LED 칩과 이를 실장한 패키지에 방열을 고려한 설계가 절실히 요청된다.

청색과 같은 가시광선 LED와 형광체를 조합하여 백색광을 내기 때문에 LED의 주위에 형광체를 균일하게 배치하지 않으면, LED 칩이 방사하는 백색광의 색도가 방사 방향에 따라 달라지는 문제가 발생할 수 있다. 나아가, 고화소 사진으로 갈수록 연속조명모드에서 70~80lm/W의 높은 발광 효율이 요구되므로, 높은 휘도를 보장할 수 있는 패키지구조가 요구된다.

또한, 당 기술분야에서는, 방열특성과 같은 다양한 요건을 만족하는 백색 발광장치는 대량 생산에 효과적으로 적용될 수 있도록 제조될 수 있는 방안이 절실히 요청된다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 일 목적은 색도의 안정성과 고휘도 특성을 보장하여 고출력용도로 유익하게 사용가능한 발광다이오드 칩을 제공하는데 있다.

본 발명의 다른 목적은 상기 발광다이오드 칩을 높은 수율로 보다 간단하게 제공할 수 있는 발광다이오드 칩의 제조방법을 제공하는데 있다.

본 발명의 또 다른 목적은 우수한 방열성능, 나아가 색도의 안정성과 고휘도 특성을 보장할 수 있는 고출력 발광 장치를 제공하는데 있다.

상기한 기술적 과제를 실현하기 위해서, 본 발명의 일 측면은, 적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 갖는 발광다이오드와, 상기 제1 및 제2 전극 상에 각각 형성된 제1 및 제2 도전성 범프와, 상기 발광다이오드의 표면에 형성되며, 상기 제1 면에 형성된 부분이 상기 제1 및 제2 도전성 범프의 일부가 노출되도록 상기 제1 및 제2 도전성 범프의 높이보다 작은 두께를 갖는 수지층을 포함하는 고출력용 발광다이오드 칩을 제공한다.

본 발명의 일 형태에서, 상기 수지층은 상기 발광다이오드로부터 생성된 광의 파장을 변환하기 위한 형광체 분말이 함유된 투명수지로 이루어질 수 있다.

본 발명의 다른 형태에서, 상기 수지층은, 상기 발광다이오드의 제1 면 및 측면에 형성되며 고반사성 분말이 함유된 제1 수지층과, 상기 발광다이오드의 제2 면에 형성되며 형광체 분말이 함유된 제2 수지층을 포함할 수 있다. 이 경우에, 상기 고반사성 분말은 TiO₂ 분말일 수 있다.

바람직하게, 상기 제1 및 제2 도전성 범프는 일정한 높이를 갖도록 형성될 수 있다. 또한, 상기 수지층은 평탄한 표면을 가질 수 있다.

본 발명의 다른 측면은, 제1 및 제2 전극패턴이 형성된 상면과 상기 제1 및 제2 전극패턴에 각각 전기적으로 연결된 제1 및 제2 외부전극이 형성된 하면을 갖는 기판; 및, 적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 갖는 발광다이오드와, 상기 제1 및 제2 전극 상에 각각 형성된 제1 및 제2 도전성 범프와, 상기 발광다이오드의 표면에 형성되며, 상기 제1 면에 형성된 부분이 상기 제1 및 제2 도전성 범프의 일부가 노출되도록 상기 제1 및 제2 도전성 범프의 높이보다 작은 두께를 갖는 수지층을 구비한 발광다이오드 칩을 포함하며, 상기 제1 및 제2 도전성 범프를 통해 상기 제1 및 제2 전극이 각각 상기 제1 및 제2 전극패턴에 전기적으로 연결되도록 상기 발광다이오드 칩이 상기 기판 상에 실장된 것을 특징으로 하는 고출력 발광장치를 제공한다.

본 발명의 또 다른 측면은 발광다이오드 칩의 제조방법을 제공한다.

본 발명에 따른 발광다이오드 칩 제조방법 중 일 실시형태는, 적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 가지며, 상기 제1 및 제2 전극 상에 각각 제1 및 제2 도전성 범프가 형성된 복수의 발광다이오드 칩을 마련하는 단계와,

제1 시트 상에 상기 제1 면이 아래로 향하도록 상기 복수의 칩을 일정한 간격으로 부착시키는 단계 - 상기 부착된 칩의 제1 면은 상기 제1 시트와 소정의 간격을 가짐 -와,

상기 제1 시트 상에 상기 칩의 배열영역을 둘러싸는 스페이서를 부착시키는 단계와,

챔버 내에 상기 결과물인 칩 어레이 구조물을 배치하고, 상기 챔버 내가 감압 또는 진공상태가 되도록 상기 챔버 내를 감압시키는 단계와,

상기 복수의 칩의 제1 면과 상기 제1 시트 사이의 공간까지 유입되도록 상기 스페이서로 둘러싸인 칩 배열영역에 경화성 액상 수지를 적하시키는 단계와,

상기 경화성 액상 수지가 채워진 상태에서 상기 스페이서 상에 제2 시트를 부착시키는 단계와,

상기 칩 어레이 구조물 내에 충전된 경화성 액상 수지를 경화시키는 단계와,

복수의 개별 칩부품이 얻어지도록 상기 칩 어레이 구조물을 원하는 크기로 절단하는 단계를 포함한다.

여기서, 상기 복수의 발광다이오드 칩을 마련하는 단계는, 예비시트 상에 적 어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 갖는 복수의 발광다이오드 칩을 그 제1 면이 상부를 향하도록 배치하는 단계와, 상기 제1 및 제2 전극 상에 일정한 높이를 갖는 제1 및 제2 도전성 범프를 형성하는 단계를 포함할 수 있다.

바람직하게, 상기 일정한 높이를 갖는 제1 및 제2 도전성 범프를 형성하는 단계는, 상기 제1 및 제2 전극 상에 제1 및 제2 도전성 범프를 형성하는 단계와, 상기 제1 및 제2 도전성 범프를 일정한 높이를 갖도록 프레스하여 레벨링하는 단계를 포함할 수 있다.

본 실시형태에서, 상기 스페이서는 상기 칩의 두께보다 큰 높이를 가질 수 있다. 또한, 바람직하게는 상기 챔버 내를 감압시키는 단계 전에, 상기 경화성 액상수지를 상기 챔버 내에 배치하는 단계를 더 포함할 수 있다. 이 경우에, 상기 경화성 액상수지는 탈포처리될 수 있다.

본 실시형태에서, 상기 경화성 액상 수지는 형광체 분말이 혼합된 투명 수지일 수 있다.

본 제조방법의 다른 실시형태는, 적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 가지며, 상기 제1 및 제2 전극 상에 각각 제1 및 제2 도전성 범프가 형성된 복수의 발광다이오드 칩을 마련하는 단계와,

제1 시트 상에 상기 제1 면이 아래로 향하도록 상기 복수의 칩을 일정한 간 격으로 부착시키는 단계 - 상기 부착된 칩의 제1 면은 상기 제1 시트와 소정의 간격을 가짐 -와,

상기 칩 배열영역을 포함한 내부공간이 형성되도록 상기 제1 스페이서 상에 배치된 제2 시트를 갖는 제1 칩 어레이 구조물을 마련하는 단계와,

챔버 내에 상기 제1 칩 어레이 구조물을 배치하고, 상기 칩 어레이 구조물의 내부공간이 감압 또는 진공상태가 되도록 상기 챔버 내를 감압시키는 단계와,

상기 챔버의 감압이 유지된 상태에서, 상기 내부공간이 밀폐되도록 상기 스페이서의 유입구와 인접한 영역에 제1 경화성 액상 수지를 배치하는 단계와,

상기 유입구를 통해 상기 제1 경화성 액상 수지가 상기 내부공간에 유입되어 충전되도록 상기 챔버의 감압 또는 진공상태를 해제하는 단계 - 본 단계에서 상기 제1 경화성 액상 수지는 상기 칩의 제1 면과 상기 시트 사이까지 유입됨- 와,

상기 제1 칩 어레의 구조물의 내부공간에 충전된 제1 경화성 액상 수지를 경화시키는 단계와,

상기 제1 칩 어레이 구조물로부터 상기 제2 시트를 제거하는 단계와,

상기 제1 스페이서 상에 상기 칩 배열영역을 둘러싸는 제2 스페이서를 부착시킴으로써 제2 칩 어레이 구조물을 마련하는 단계와,

상기 제2 스페이서에 의해 둘러싸인 상기 칩 배열영역이 충전되도록 상기 제2 경화성 액상 수지를 적하시키는 단계와,

상기 제2 스페이서 상에 상기 제3 시트를 부착함으로써 제2 칩 어레이 구조물을 제조하는 단계와,

상기 경화성 액상 수지가 상기 제2 칩 어레이 구조물 내부에 충전된 상태에서 상기 제2 스페이서 상에 제3 시트를 부착시키는 단계와,

상기 제2 칩 어레이 구조물의 내부에 충전된 경화성 액상 수지를 경화시키는 단계와,

복수의 개별 칩부품이 얻어지도록 상기 제2 칩 어레이 구조물을 원하는 크기로 절단하는 단계를 포함한다.

본 실시형태에서, 상기 제1 스페이서는 상기 발광다이오드 칩가 부착된 높이와 동일한 높이를 가질 수 있다. 또한, 바람직하게는, 상기 챔버 내를 감압시키는 단계 전에, 상기 제1 경화성 액상수지를 상기 챔버 내에 배치하는 단계를 더 포함하며, 이로써 상기 제1 경화성 액상수지는 탈포처리될 수 있다.

바람직하게는, 상기 제2 경화성 액상 수지를 적하하는 단계는, 상기 챔버 내에서 실행될 수 있다.

본 실시형태에서, 상기 제1 및 제2 경화성 액상 수지는 서로 다른 기능성 분말을 함유한 투명 수지일 수 있다. 바람직하게는, 상기 제1 경화성 액상 수지는 고반사성 분말을 함유한 투명 수지이며, 상기 제2 경화성 수지는 형광체 분말을 함유한 투명 수지일 수 있다.

본 발명에 따르면, 색도의 안정성과 고휘도 특성을 보장하여 고출력용도로 유익하게 사용가능한 기능성 수지층을 갖는 발광다이오드 칩을 제공할 수 있다. 특히, 이러한 발광다이오드 칩을 인 드래프트공정을 통해서 높은 수율로 보다 간단하게 제조할 수 있다. 또한, 개선된 발광다이오드 칩을 고출력 발광장치에 채용함으로써, 방열성능, 색도의 안정성 및 고휘도 측면에서 큰 개선효과를 기대할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 보다 상세하게 설명한다.

도1A 및 도1B는 각각 본 발명의 제1 실시형태에 따른 발광다이오드 칩(10)을 나타내는 측단면도 및 평면도이다.

도1A 및 도1B에 도시된 바와 같이, 본 실시형태에 따른 발광다이오드 칩(10)은 서로 대향하는 제1 및 제2 면(12a,12b)을 가지며, 상기 제1 면에 제1 및 제2 전극(13a,13b)이 형성된 발광다이오드(12)를 포함한다.

여기서, 상기 제1 및 제2 전극(13a,13b) 중 적어도 하나는 복수개일 수 있으며, 본 실시형태와 같이 전체 면적에서 균일하게 전류를 분산시키기 위해서 전극지 형태를 채용한 구조일 수 있다.

상기 제1 및 제2 전극(13a,13b)에는 각각 제1 및 제2 도전성 범프(14a,14b)가 형성된다. 상기 제1 및 제2 도전성 범프(14a,14b)는 다른 외부회로와 연결을 위한 접속구조를 제공한다. 본 실시형태는, 제1 전극(13a) 상에 5개의 제1 도전성 범프(14a)와 제2 전극(13b) 상에 1개의 도전성 범프(14b)가 형성된 형태로 예시되어 있다.

상기 제1 및 제2 도전성 범프(14a,14b)는 Au 또는 Au 합금일 수 있다. Au는 열전도성이 우수하므로, 실장상태에서 우수한 열전도성 경로로 제공될 수 있다. 또한, 고출력 LED은 상대적으로 큰 면적을 가지므로, 이에 맞게 충분한 개수의 도전성 범프를 제공할 경우에는 이러한 열전도성 경로의 수를 증가시킬 수 있다.

상기 발광다이오드 칩(10)은 전체 표면에 형성된 수지층(18)을 포함한다. 상기 수지층(18) 중 제1 면(12a)에 형성된 부분은 상기 제1 및 제2 도전성 범프(14a,14b)의 높이보다 작은 두께를 갖는다. 따라서, 상기 제1 및 제2 도전성 범프(14a,14b) 중 일부는 외부로 노출될 수 있다.

본 실시형태에 채용된 수지층(18)은 형광체 분말(18a)이 함유된 투명 수지(18b)일 수 있다. 상기 투명수지(18b)는 실리콘 계열의 투명수지일 수 있다. 상기 형광체 분말(18a)은 발광다이오드(12)의 광의 파장을 변환하는데 사용되는 형광체일 수 있다. 특정 예에서, 상기 발광다이오드(12)는 청색 LED일 수 있으며, 상기 청색광을 백색광을 변환하는데 사용되는 형광체를 채용할 수 있다.

이와 같이, 본 실시형태에서는, 플립-칩 본딩되는 면, 즉 발광다이오드의 제1 면(12a)에도 형광체 함유 수지층(18)을 제공함으로써 그 면(12a)으로부터 방출되는 광도 추가적으로 변환시킬 수 있으며, 결과적으로 휘도 및 색변환효율을 보다 향상시킬 수 있다.

도2A 및 도2B는 각각 본 발명의 제2 실시형태에 따른 발광다이오드 칩(20)을 나타내는 측단면도 및 평면도이다.

도2A 및 도2B에 도시된 바와 같이, 본 실시형태에 따른 발광다이오드 칩(20)은 제1 실시형태와 유사하게 서로 대향하는 제1 및 제2 면(22a,22b)을 가지며, 상기 제1 면에 제1 및 제2 전극(23a,23b)이 형성된 발광다이오드(22)를 포함한다. 또한, 상기 제1 및 제2 전극(23a,23b)에는 각각 제1 및 제2 도전성 범프(24a,24b)가 형성된다.

상기 발광다이오드 칩(20)은 제1 실시형태와 유사하게 발광다이오드(22)의 전체 표면에 형성된 수지층을 포함한다. 다만, 본 실시형태에 채용된 수지층은 제1 면(22a) 및 측면에 형성된 제1 수지층(28)과 제2 면(22b)에 형성된 제2 수지층(29)은 서로 다른 기능을 갖는 분말(28a,29a)을 포함한다.

즉, 상기 제1 수지층(28)은 빛을 제2 면(22b)을 향해 보다 원활하게 추출될 수 있도록 고반사성 분말(28a)을 함유한 투명수지(28b)로 이루어진다. 또한, 상기 제2 수지층(29)은 상기 발광다이오드(22)의 광추출면인 제2 면(22b)에 제공되어 광을 원하는 파장으로 변환하는 형광체 분말(29a)이 함유된 투명 수지(29b)로 이루어진다.

물론, 본 실시형태에서도, 상기 발광다이오드(22)의 제1 면(22a)에 형성된 부분은 상기 제1 및 제2 도전성 범프(24a,24b) 중 일부가 노출될 수 있도록 상기 제1 및 제2 도전성 범프(24a,24b)의 높이보다 작은 두께를 갖는다.

본 실시형태에서, 상기 제1 수지층(28)은 앞서 설명한 바와 같이, 광을 광방출면인 제2 면(22b)으로 반사시켜 광효율을 향상시키고, 제2 면(22b)에 배치된 제2 수지층(29)을 통해 광을 변환시킴으로써 휘도 및 색변환효율을 보다 향상시킬 수 있다.

이와 같이, 본 발명에 따른 발광 다이오드 칩은 형광체 함유 수지층 또는 고반사성 분말 함유 수지층을 전극이 형성된 제1 면에도 제공된다. 여기서 스터드 범프와 같은 도전성 범프는, 일정한 높이를 가지고 있으므로, 접속영역을 노출시키는 동시에 원하는 수지층을 그 제1 면에 제공할 수 있다.

본 발명에 따른 발광다이오드 칩을 패키지 기판 상에 실장할 경우에, 상기 칩의 제1 면에 형성된 수지층의 파손을 방지하기 위해서, 패키지 기판의 제1 및 제2 전극패턴 상에 AuSn와 같은 도전성 페이스트 및/또는 납 페이스트를 도포하고, 그 상면에 본 발명에 따른 발광다이오드 칩의 수지층으로부터 노출된 도전성 범프(예, Au 범프)를 아래로 향하도록 배치함으로써 각 전극의 위치가 맞도록 탑재한다. 이어, 로에서 적정온도로 가열하여 리플로우(reflow)하면 전극의 접합은 간단히 실행할 수 있다. 예를 들어, 이러한 접합에서, AuSn 페이스트에서는 280℃에서 10초 정도, 또 납 프리 납땜에서는 270℃에서 10초 정도로 접합을 완료할 수 있다. 이러한 온도는 Si 수지의 경우에 내열성이 양호하므로, 수지층의 손상 없이 충분히 실행될 수 있다.

도3A 내지 도3C는 본 발명에 따른 발광다이오드 칩의 제조방법에 바람직하게 채용될 수 있는 도전성 범프 형성공정을 설명하기 위한 공정별 단면도이다.

도3A와 같이, 예비시트(41) 상에 적어도 하나의 제1 및 제2 전극(43)이 형성된 제1 면(42a)과 그와 반대되는 제2 면(42b)을 갖는 복수의 발광다이오드(42)를 그 제1 면(42a)이 상부를 향하도록 배치한다.

상기 예비시트(41)는 도시되지 않았으나 경화성 접착제가 도포된 시트일 수 있으며, 상기 접착제에 의해 상기 발광다이오드(42)는 후속 범프형성공정에서 상기 예비시트(41) 상에 유지될 수 있다.

이어, 상기 제1 및 제2 전극(43) 상에 일정한 높이를 갖는 제1 및 제2 도전성 범프를 형성한다. 여기서, 일정한 높이는 후술될 발광다이오드 칩 제조공정에서 제1 면에 균일한 두께의 수지층을 제공하는데 있어서 중요한 역할을 담당한다.

바람직하게는 도3B와 도3C에 도시된 바와 같이 레벨링공정을 실시함으로써 얻어질 수 있다.

우선, 도3B와 같이, 상기 제1 및 제2 전극(43) 상에 각각 도전성 범프(44')를 형성한다. 본 단계에서 형성된 도전성 범프(44')는 균일한 두께를 가질 수 있다면 유익하겠지만, 불행하게도 현재 개발된 공정에서 도전성 범프의 높이가 소정의 편차를 갖도록 형성될 수 밖에 없다.

따라서, 공지된 프레스 공정을 통해서 일정한 높이를 갖도록 레벨링을 실시함으로써 도3C에 도시된 바와 같이 일정한 높이(t)를 갖는 도전성 범프(44)를 제공한다.

도4A 내지 도4G는 본 발명의 제1 실시형태에 따른 발광다이오드 칩의 제조방법을 설명하기 위한 공정별 단면도이다.

본 공정은 도1A 및 도1B에 도시된 발광다이오드 칩을 위한 제조공정으로 유익하게 이용될 수 있다. 본 공정에서 사용되는 발광다이오드 칩은 도3c에서 얻어진 일정한 높이를 갖는 도전성 범프(44)를 갖는 발광다이오드 칩(42)으로 이해할 수 있다.

우선, 도4A에 도시된 바와 같이, 경화성 물질(R)이 도포된 제1 시트(51a') 상에 상기 복수의 발광다이오드 칩(42)을 원하는 간격(d1)으로 배열하는 공정으로 시작된다.

본 공정에서, 상기 도전성 범프(44)에 의해 발광다이오드 칩(42)의 제1 면(42a)은 상기 제1 시트(51)와 일정한 간격을 갖도록 이격될 수 있다.

본 공정은 도3C의 예비시트(41) 상에 배열된 발광다이오드 칩(42)을 직접 제1 시트(51a') 상에 전사시키는 방식으로 실행될 수 있다. 이 경우에는, 도3A의 공정에서 미리 발광다이오드 칩(42)의 간격이 원하는 간격(d1)을 설정될 필요가 있다.

여기서, 상기 칩(42)의 배열간격(d1)은 상기 칩(42) 측면에 형성될 수지층의 두께에 의존하며, 적어도 원하는 수지층 두께의 2배보다 크도록 설정하는 것이 바람직하다. 예를 들어, 상기 칩(42)의 배열간격(d1)은 슬라이싱에 의해 소모되는 폭을 고려하여 원하는 수지층 두께의 2배에 해당하도록 설정하는 것이 바람직하다.

본 실시형태에 채용된 칩(42)의 부착방식은 상기 제1 시트(51a') 상에 경화성 물질(R)을 도포하는 방식으로 예시되어 있으나, 이에 한정되지 않으며 공지된 다른 접착방식을 사용할 수 있다. 이러한 경화성 물질(R)로는 자외선 경화성 또는 열경화성 수지와 같은 물질이 사용될 수 있다.

이어, 도4B에 도시된 바와 같이, 상기 제1 시트(51a')의 경화성 물질(R)을 경화시킴으로써 상기 복수의 발광다이오드 칩(42)을 상기 제1 시트(51a)에 안정적 으로 지지시킬 수 있다.

본 공정에서 적절한 가압을 통해 상기 발광다이오드 칩(42)이 지지될 수 있을 정도로 도전성 범프(44)의 일부만을 상기 제1 시트(51a')의 경화성 물질(R)에 함침시키지만, 도전성 범프(44)의 다른 일부는 함침되지 않음으로써 그 부분의 두께만큼의 간격(g1)이 제1 시트(51)의 표면과 발광다이오드 칩(42)의 제1 면(42a) 사이에 확보될 수 있다. 이러한 간격(g1)은 발광다이오드 칩(42)의 제1 면(42a)에 형성된 수지층의 두께를 결정할 수 있다.

본 단계에서 경화성 물질(R)의 경화조건은 물질(R)의 경화특성에 따라 달리 적용될 수 있다. 예를 들어, 자외선 경화성 수지인 경우에는 자외선을 조사하거나, 열경화성 물질인 경우에, 열압착공정을 통해서 실행될 수 있다.

이어, 도4C에 도시된 바와 같이, 상기 제1 시트(51a) 상에 스페이서(56)를 부착시킴으로써 칩 어레이 구조물(60)을 마련한다.

상기 스페이서(56)는 복수의 칩(42)이 배열된 영역을 포함한 공간(S1)을 둘러싸도록 형성된 측벽 구조물이다. 본 실시형태에서는, 칩(42)의 제2 면(42b) 상에도 수지층을 부가하기 위해서 상기 스페이서(56)의 높이(H1)는 칩(42)이 부착된 높이(T1=칩두께+간격(g1))보다 큰 두께를 가질 수 있다. 상기 스페이서 높이(H1)와 칩 부착높이(T1)의 차이에 의해 칩의 제2 면(42b)에 형성될 수지층의 두께를 설정할 수 있다.

본 실시형태에서는 수지충전영역에 직접 적하하는 수지충전공정을 채용되므 로, 본 실시형태에 채용된 스페이서(56)는 내부공간(S1)을 완전히 둘러싸인 구조이다.

이어, 도4D와 같이, 스페이서(56)에 의해 둘러싸인 배열영역이 채워지도록 상기 스페이서(56) 내의 칩 배열영역에 경화성 액상 수지(58')를 적하시킨다.

상기 경화성 액상 수지(58')는 스페이서(56)에 둘러싸인 내부공간(S1)이 채워지도록 충분히 많은 양으로 적하되는 것이 바람직하다. 보다 구체적으로는, 경화성 액상 수지(58')는 적어도 스페이서(56)의 높이(H1)를 가질 수 있도록 적하시킨다.

상기 경화성 액상 수지(58')는 형광체 분말을 포함한 투명 수지일 수 있다. 상기 경화성 액상 수지(58')는 발광다이오드 칩(42) 사이의 공간과 특히 발광다이오드 칩(42)의 제1 면(42a) 아래에 유입될 수 있도록 상기 경화성 액상 수지(58')의 점도 등의 공정조건을 조절하는 것이 바람직하다.

본 수지 충전공정은 진공챔버 내에 상기 칩 어레이 구조물(60)을 배치하고, 상기 챔버 내가 감압 또는 진공상태가 되도록 상기 챔버 내를 감압시킨 상태에서 실행된다. 예를 들어, 도5A 및 도5B는 각각 도4D의 인드래프트(in-draft)공정에서 사용가능한 진공 챔버의 일예를 나타내는 측단면도 및 내부 평면도이다.

도5A 및 도5B에 예시된 바와 같이, 진공 챔버 장치(70)는, 챔버(71), 상기 챔버(71) 일측에 마련된 진공밸브(76) 및 상기 챔버(71) 내부에 마련된 선반(73)을 포함한다. 다만, 수지저장부(74)는 칩 어레이 구조물(60)의 내부공간에 수지(58')가 적하될 수 있도록 상기 챔버(71)의 거의 중앙 위치에 장착된다.

상기 챔버(71) 내부는 진공밸브(76)를 통해서 감압되어 진공 또는 원하는 감압상태로 전환시킬 수 있다. 상기 챔버(71)에는 경화성 액상 수지(58')를 원하는 위치에 적하하기 위해서 수지저장부(74)를 추가로 장착될 수 있다. 이러한 감압조건에서 충전될 경화성 수지(58')의 탈포처리를 보장할 수 있다. 바람직하게는, 챔버(71) 내부를 감압시키기 전에, 미리 경화성 액상 수지(58')를 배치하여 챔버(71) 내부에 배치하여 탈포처리를 보다 효과적으로 실행할 수도 있다.

이어, 도4E와 같이, 상기 스페이서(56) 상에 제2 시트(51b)를 부착시킨다.

상기 제2 시트(51b)를 상기 스페이서(56) 상에 부착시키는 과정에서, 스페이서(56)의 높이(H1)에 준하도록 경화성 액상 수지(58')의 레벨을 조절할 수 있다.

또한, 이러한 제2 시트(51b)의 부착공정에 적용되는 적절한 가압을 통해 칩(42) 사이의 공간 및 칩(42)의 제1 면에 아래영역까지 보다 효과적으로 경화성 액상 수지(58')를 주입시킬 수 있다. 본 공정과 함께, 다른 후속 공정은 바람직하게는 챔버의 감압 또는 진공상태를 해제한 후에, 칩 어레이 구조물(60)을 언로딩한 상태로 외부에서 실행될 수 있다.

다음으로, 도4E와 같이 상기 칩 어레이 구조물(60)의 내부에 충전된 경화성 액상 수지(58')를 경화시킨다.

본 경화공정은 수지의 종류에 따라 열 또는 자외선 조사에 의해 실시될 수 있다. 본 공정은 필요에 따라 챔버(71) 내부에서 직접 실시될 수 있으나, 칩 어레이 구조물(60)을 수거하여 챔버(71) 외부에서 별도의 가압장비를 이용하여 실시될 수 있다.

이어, 도4F와 같이, 복수의 칩 부품(50)이 얻어지도록 상기 칩 어레이 구조물을 원하는 크기로 절단한다.

본 절단공정은, 상기 제1 및 제2 시트(51a,51b)를 제거한 후에, 상기 칩 어레이 구조물을 다이싱 장치(D)를 이용하여 실시될 수 있다. 상기 제1 및 제2 시트(51a,51b)의 제거공정은 당업자에게 공지된 적절한 화학적/기계적 방법을 통해 실행될 수 있다.

본 실시형태와 달리, 전극이 형성된 제1 면(42a)은 물론 다른 전체 표면에 형성된 수지층을 가지며, 도전성 범프(44)의 일부가 노출되는 발광다이오드 칩(42)을 제공할 수 있다. 본 공정에서 나타난 바와 같이, 상기 도전성 범프(44)는 발광다이오드 칩(42)의 제1 면에 수지층(58)을 제공하는데 중요한 역할을 한다.

도6A 내지 도6J는 각각 본 발명의 제2 실시형태에 따른 발광다이오드 칩의 제조방법을 설명하기 위한 공정별 단면도이다.

본 공정은 도2A 및 도2B에 도시된 발광다이오드 칩을 위한 제조공정으로 유익하게 이용될 수 있다. 본 공정에서 사용되는 발광다이오드 칩은 도3c에서 얻어진 일정한 높이를 갖는 도전성 범프를 갖는 발광다이오드 칩으로 이해할 수 있다.

우선, 도6A에 도시된 바와 같이, 각각 경화성 물질(R)이 도포된 제1 및 제2 시트(91a',91b')와 그 사이에 원하는 간격(d2)으로 배열된 복수의 발광다이오드 칩(82)과 상기 칩(82)을 둘러싸도록 배치된 제1 스페이서(96)를 포함한 구조물을 마련한다.

상기 구조물의 마련은, 상기 제1 시트(91a') 상에 상기 복수의 발광다이오드 칩(82)을 원하는 간격(d2)으로 배열하고, 이어 복수의 칩(82)이 배열된 영역을 둘러싸도록 형성된 스페이서(96)를 배치하며, 상기 스페이서(96) 상에는 제2 시트(91b')를 배치하는 과정을 통해 얻어질 수 있다.

상기 제1 및 제2 시트(91a',91b')에 도시된 접착용 경화성 물질(R)은 자외선 경화성 또는 열경화성 수지와 같은 물질로 이루어질 수 있다. 본 실시형태에서 사용되는 제1 스페이서(96)는 제1 및 제2 시트(91a',91b')가 칩(82)의 제1 및 제2 면(82a,82b)에 용이하게 밀착될 수 있도록, 칩(82)이 부착된 높이와 거의 동일한 높이(H2)를 갖는 것이 바람직하다. 여기서, 칩이 부착된 높이는 도전성 범프(84)가 형성된 제1 면(82a)이 제1 시트(91a)와 일정한 간격으로 이격된 채로 유지되므로, 칩의 두께보다 큰 높이를 갖는다.

또한, 상기 스페이서(96)는 적어도 하나의 유입구를 갖는다(도7B 참조). 본 공정에 사용되는 제1 스페이서(96)는 일정한 높이(H2)를 가지며 칩 배열영역을 둘러싸는 측벽구조물로 이해될 수 있다. 상기 스페이서(96)는 상기 제1 및 제2 시트(91a',91b')와 함께 칩 배열영역을 포함하는 내부공간(S2)을 정의하며, 도7B에 도시된 바와 같이, 대향하는 위치에서 외부와 연결하는 2개의 유입구(I)를 갖는다.

상기 유입구(I)는 후속공정에서 칩(82) 표면을 둘러싸는 수지를 위한 공급로를 사용된다. 본 실시형태와 같이, 유입구(I)를 대향하는 변에 복수개로 제공함으로써 보다 원활한 수지의 유입을 보장할 수 있다. 하지만, 본 발명은 유입구(I)의 개수나 위치에 한정되는 것은 아니며, 칩 배열영역의 크기 및 간격에 따라 적어도 하나의 유입구로 충분할 수 있다.

이어, 도6B에 도시된 바와 같이, 상기 칩(82)의 제1 및 제2 면(82a,82b)이 각각 상기 제1 및 제2 시트(91a',91b')가 밀착된 상태에서 경화성 물질(R)을 경화시킴으로써 원하는 칩 어레이 구조물(90)을 마련한다(여기서, 경화성 물질이 경화된 후의 제1 및 제2 시트는 각각 91a,91b로 표시됨).

본 공정에서는 밀착이 용이하도록 별도의 가압수단(94)이 사용될 수 있다. 본 가압수단에 의해 상기 칩(82)의 제2 면(82b)은 노출되지 않도록 상기 제2 시 트(91b)와 밀착된 상태로 경화되지만, 상기 칩(82)의 제1 면(82a)은 제1 시트(92b)와 일정한 간격(g2)으로 이격된 채로 경화된다. 상기 칩의 제1 면(82a)이 제1 시트는 이격되더라도 도전성 범프의 일부영역이 경화성 물질에 함침되어 경화되므로, 안정적으로 유지될 수 있다.

결과적으로, 후속공정에서 칩(82)의 제2 면(82b)에 수지가 유입되는 것을 방지하면서 도전성 범프(84)가 형성된 제1 면(82a)에는 수지가 유입되도록 할 수 있다. 또한, 본 공정에서 제1 및 제2 시트(91a,91b)가 상기 칩(82)의 제1 및 제2 면(82a,82b)뿐만 아니라, 스페이서(96)의 상하면에도 밀착될 수 있다.

본 공정에서 얻어지는 제1 칩 어레이 구조물(90)은 제1 및 제2 시트(91a,91b)와 제1 스페이서(96)에 의해 둘러싸인 내부공간(S2)을 갖는다.

도6B에 도시된 칩 어레이 구조물(90)은 도6C 및 도6D에 도시된 과정을 통해 내부공간(S2)에 경화성 액상수지(98')가 충전될 수 있다. 본 수지충전공정은 도7A 및 도7B에 예시된 진공챔버장치를 이용하여 실행될 수 있다.

상기 진공 챔버 장치(100)는, 챔버(101)와, 상기 챔버(101) 일측에 마련된 진공밸브(106)와, 상기 챔버에 장착되어 상기 경화성 액상 수지(98')를 원하는 위치에 적하하기 위한 수지저장부(104)를 포함한다.

상기 칩 어레이 구조물(90)은 상기 챔버(101)의 탑재부 내에 배치된 후에 상기 챔버(101)의 내부가 진공 또는 원하는 감압상태로 전환되도록 그 내부를 진공밸브(106)를 통해서 감압시킨다. 이러한 감압에 의해 챔버(101) 내부뿐만 아니라, 유 입구(I)를 통해서 상기 칩 어레이 구조물(90)의 내부공간(S2)도 모두 동일한 압력상태로 전환될 수 있다.

본 감압공정 전에 미리 충전될 수지를 챔버(101)에 배치한 경우에는, 본 공정에서 수지의 탈포처리를 함께 수행할 수 있다. 이 경우에, 경화성 액상 수지(98')를 위한 별도의 탈포 공정을 생략할 수 있다.

본 공정에서 사용되는 경화성 액상 수지(98')는, 다른 구성요소의 광흡수로 인한 손실을 방지하고 광방출효율을 향상시키기 위해서 전기적 절연성을 갖는 고반사성 분말을 포함한 투명 수지일 수 있다. 고반사성 분말로는 바람직하게 TiO₂ 분말이 사용될 수 있다. 투명수지로는 실리콘 수지, 에폭시 수지 또는 그 조합이 사용될 수 있다.

도6C에 도시된 바와 같이, 챔버(101) 내부가 감압된 상태에서 칩 어레이 구조물(90)의 적정한 위치에 경화성 액상 수지(98')를 적하시킨다. 본 공정에서 경화성 액상 수지(98')는 유입구(I)가 덮여지도록 충분한 양으로 적하되고, 적하된 수지에 의해 칩 어레이 구조물(90)의 내부공간(S2)은 밀봉될 수 있다.

다음으로, 진공밸브(106)를 이용하여 진공 또는 감압 상태를 해제함으로써 도6D와 같이 내부공간에 경화성 액상 수지(98')가 충전된 칩 어레이 구조물(90)을 얻을 수 있다.

보다 구체적으로 설명하면, 본 해제과정에서, 챔버(101) 내부압력은 급격히 상승하지만, 칩 어레이 구조물(90)의 내부공간(S2)은 일시적이더라도 유입구(I)를 막은 적하된 경화성 액상 수지(98')에 의해 감압 또는 진공상태가 유지될 수 있다. 따라서, 칩 어레이 구조물(90)의 내부공간(S2)은 다른 외부공간(즉, 챔버(101)의 내부)와 높은 압력차이가 발생되며, 이러한 압력 차이로 인해 도6C의 화살표로 표시된 바와 같이, 경화성 액상 수지(98')는 유입구(I)를 통해 칩 어레이 구조물(90)의 내부공간(S2)으로 유입되어 그 내부공간(S2)을 충전시킬 수 있다.

다음으로, 도6E와 같이, 칩 어레이 구조물(90)의 내부공간(S2)에 충전된 경화성 액상 수지(98')를 경화시킨다. 이러한 경화공정은 수지의 종류에 따라 열 또는 자외선 조사에 의해 실시될 수 있다. 본 공정은 필요에 따라 챔버(101) 내부에서 직접 실시될 수 있으나, 칩 어레이 구조물(90)을 수거하여 챔버(101) 외부에서 별도의 장비를 통해 실시될 수 있다.

이렇게 경화된 수지(98)는 발광다이오드 칩(82)의 제2 면(82b)을 제외한 전체 면에 형성될 수 있다(이를 '제1 수지층'이라 함).

이에 연속하여, 발광다이오드 칩(82)의 제2 면(82b)에 제2 수지층(형광체 분말과 같은 다른 기능성 분말을 포함한 투명 수지일 수 있음)을 부가하는 공정을 실시할 수 있다. 이러한 공정은 도6F 내지 도6J에 도시되어 있다.

도6F에 도시된 바와 같이, 상기 제1 칩 어레이 구조물(90)로부터 제2 시 트(91b)를 제거한 후에, 제1 스페이서(96) 상에 제2 스페이서(97)를 부착함으로써 제2 칩 어레이 구조물(110)을 마련한다.

상기 제2 스페이서(97)에 의해 추가적인 공간(S3)이 제공될 수 있다. 상기 제1 스페이서(96)는 인드래프트공정에 따라 유입구를 갖는 형태일 수 있으나, 상기 제2 스페이서(97)는 도5에 도시된 공정에서 예시된 스페이서(57)와 같이 내부공간(S3)을 완전히 둘러싸인 측벽구조를 제공하는 형태로 예시되어 있다. 상기 제2 스페이서(97)의 높이(H3)는 칩(82)의 제2 면(82b)에 형성될 제2 수지층의 두께에 의해 정의될 수 있다.

이어, 도6G와 같이, 제2 스페이서(97)에 의해 둘러싸인 공간(S3)이 채워지도록 제2 경화성 액상 수지(99')를 적하시킨다.

상기 제2 경화성 액상 수지(99')는 상기 공간(S3)이 채워지도록 충분히 많은 양으로 적하되는 것이 바람직하다. 본 수지충전공정은 도4D에서 설명된 인드래프트공정과 유사하게 실시될 수 있으며, 도4D와 도5A 및 도5B에서 설명된 사항이 참고로 결합되어 보다 용이하게 이해될 수 있을 것이다.

여기서 사용되는 제2 경화성 액상 수지(99')로부터 얻어진 수지부는 칩(82) 측면에 제공되는 수지층(98)과 다른 기능을 위해서 다른 수지층의 재료로 구성될 수 있다. 예를 들어, 도2A 및 도2B에 도시된 발광다이오드 칩과 같이, 이미 형성된 수지층(98)은 TiO₂와 같은 고반사성 분말을 포함한 형태일 수 있다. 상기 제2 경화 성 액상 수지(99')는 방출되는 광의 파장을 변환하기 위해서 특정 형광체 분말이 함유된 액상 투명수지일 수 있다.

다음으로, 도6H와 같이, 상기 제2 스페이서(97) 상에 제3 시트(91c)를 부착시킨다.

상기 제3 시트(91c)를 상기 제2 스페이서(97) 상에 부착시키는 과정에서, 제2 스페이서(97)의 높이(H3)에 준하도록 제2 경화성 액상 수지(99')의 레벨을 조절할 수 있다. 본 공정과 함께, 다른 후속 공정은 바람직하게는 챔버의 감압 또는 진공상태를 해제한 후에, 칩 어레이 구조물을 언로딩한 상태로 외부에서 실행될 수 있다.

이어, 도6I와 같이 상기 제2 칩 어레이 구조물(110)의 내부에 충전된 제2 경화성 액상 수지(99')를 경화시킨다.

본 경화공정은 수지의 종류에 따라 열 또는 자외선 조사에 의해 실시될 수 있다. 본 공정은 필요에 따라 챔버 내부에서 직접 실시될 수 있으나, 제2 칩 어레이 구조물(110)을 수거하여 챔버 외부에서 별도의 가압장비를 이용하여 실시될 수 있다.

다음으로, 도6J와 같이, 복수의 칩 부품(95)이 얻어지도록 상기 제2 칩 어레이 구조물(110)을 원하는 크기로 절단한다.

본 절단공정은, 상기 제1 및 제3 시트(91a,91c)를 제거한 후에, 상기 제2 칩 어레이 구조물(110)을 다이싱 장치(109)를 이용하여 실시될 수 있다. 상기 제1 및 제3 시트(91a,91c)의 제거공정은 당업자에게 공지된 적절한 화학적/기계적 방법을 통해 실행될 수 있다.

도8A 및 도8B는 각각 본 발명의 일 실시형태에 따른 고출력 발광장치를 나타내는 평면도 및 측단면도이다.

도8A 및 도8B에 도시된 고출력 발광장치(120)는 4개의 발광다이오드 칩(10)과, 상기 4개의 발광다이오드 칩(10)이 실장된 기판(121)과, 상기 기판(121)의 칩실장면 상에 형성된 수지포장부(128)를 포함한다.

상기 기판(121)은 상기 칩실장면에 형성된 제1 및 제2 전극패턴(122a,122b)과, 그 반대면에 형성된 제1 및 제2 외부전극(123a,123b)을 갖는다.

또한, 도8B에 도시된 바와 같이, 상기 제1 및 제2 전극패턴(122a,122b)은 각각 상기 기판(121)을 관통하는 도전성 비아홀(V)에 의해 제1 및 제2 외부전극(123a,123b)에 연결될 수 있다. 상기 발광다이오드 칩(10)의 각 전극은 도전성 범프에 의해 상기 기판(121)의 제1 및 제2 전극패턴(123a,123b)과 연결된다. 본 실시형태에 따른 고출력 발광장치(120)는, 수지보다 상대적으로 우수한 방열성능을 갖는 기판(121) 상에 발광다이오드 칩(10)을 실장한 상태에서 칩실장면에 보호하는 수지포장부(128)을 가질 수 있다.

본 실시형태에 따른 고출력 발광장치(120)의 기판(121)은 발열원으로 작용하는 발광다이오드 칩(10)의 하부구조로 제공된다. 따라서, 상기 기판(121)으로 세라믹 기판과 같은 열방출성능이 우수한 기판을 사용할 경우에는, 방열성능의 큰 개선을 기대할 수 있다.

세라믹 기판으로는 열전도율측면에서는 AIN 기판(열전도율은, 약 150W/mK)이 바람직하나, 비용과 기판의 색상 측면을 고려할 때에, AIN에 비해 다소 열전도율이 낮더라도 알루미나(A₂O₃) 기판도 이용된다. 알루미나 기판의 열전도율은 약 21W/mK로 BT 레진 기판에 비해 ２자리수 정도로 우수하다. 또한, 알루미나 기판은 Cu와 Ag를 충전된 비아를 방열구조로 채택하는 경우에, AIN의 열전도율과 가까운 열전도율을 가질 수도 있다.

본 실시형태에서, 상기 발광다이오드 칩(10)은 도1A 및 도1B에 도시된 발광다이오드 칩으로서, 백색발광을 구현하기 위한 형광체 함유 수지층(18)을 포함할 수 있다. 특히, 이러한 형광체 함유 수지층(18)은 도전성 범프(14)가 형성된 제1 면까지 제공되므로, 발광다이오드의 전체 표면으로부터 방출되는 광을 효과적으로 변환시킬 수 있다.

이와 함께, 고출력 발광장치(120)에 함께 채용되는 제너 다이오드(32)는 전기적 절연성을 갖는 고반사성 분말을 함유된 수지층(33)을 포함할 수 있다. 제너다 이오드(32)는 주로 광흡수율이 큰 실리콘계 반도체로 이루어진다. 따라서, 상기 고반사성 수지층(33)은 제너다이오드(32)로 흡수되는 광손실을 방지하여 광출력을 향상시킬 수 있다. 이러한 고반사성 분말로는 바람직하게 TiO₂ 분말이 사용될 수 있다.

도9A 및 도9B는 각각 본 발명의 다른 실시형태에 따른 고출력 발광장치를 예시하는 평면도 및 측단면도이다.

도9A 및 도9B에 도시된 고출력 발광장치(130)는 4개의 발광다이오드 칩(20)과, 상기 4개의 발광다이오드 칩(20)이 실장된 기판(131)을 포함한다.

상기 기판(131)은 앞선 실시형태와 유사하게, 상기 칩실장면에 형성된 제1 및 제2 전극패턴(132a,132b)과, 그 반대면에 형성된 제1 및 제2 외부전극(133a,133b)을 갖는다. 다만, 제너다이오드(35)의 2개의 도전성 범프(34)가 모두 플립칩 본딩되는 구조이므로, 이에 따라 제1 및 제2 전극 패턴(132a,132b)의 형태가 다소 상이하다.

또한, 도9B에 도시된 바와 같이, 상기 제1 및 제2 전극패턴(132a,132b)은 각각 상기 기판(131)을 관통하는 도전성 비아홀(V)에 의해 제1 및 제2 외부전극(133a,133b)에 연결될 수 있다. 상기 발광다이오드 칩(20)의 각 전극은 도전성 범프에 의해 상기 기판(131)의 제1 및 제2 전극패턴(133a,133b)과 연결된다.

본 실시형태에 채용된 기판(131)은 앞서 설명한 바와 같이 열방출성능이 우수한 세라믹 기판일 수 있다.

본 실시형태에서, 상기 발광다이오드 칩(20)은 도2A 및 도2B에 도시된 발광다이오드 칩일 수 있다. 즉, 상기 발광다이오드 칩(20)은, 도전성 범프(24)가 형성된 제1 면과 측면에 형성된 제1 수지층(28)과 제1 면과 반대되는 제2 면에 형성된 제2 수지층(29)을 포함한다. 상기 제1 수지층의 경우에는 전기적 절연성을 갖는 고반사성 분말을 함유된 투명수지로 이루어지므로, 제2 면을 통한 광추출효과를 향상시킬 수 있다. 또한, 상기 제2 수지층의 경우에는 백색발광을 구현하기 위한 형광체 분말을 함유한 투명수지로 이루어지므로, 원하는 광의 파장으로 변환시키는 기능을 수행할 수 있다.

또한, 고출력 발광장치(130)에 함께 채용되는 제너 다이오드(35)는 전기적 절연성을 갖는 고반사성 분말을 함유된 수지층(36)을 포함할 수 있다. 본 실시형태에 채용된 제너다이오드의 수지층(36)은 도4A 내지 도4G를 통해서 얻어질 수 있다. 상기 고반사성 수지층(36)은 제너다이오드(34)로 흡수되는 광손실을 방지하여 광출력을 향상시킬 수 있다. 이러한 고반사성 분말로는 바람직하게 TiO₂ 분말이 사용될 수 있다.

앞선 예시된 2가지의 고출력 발광장치는 발광다이오드 칩이 실장된 영역을 둘러싸는 반사벽 구조물을 추가적으로 포함할 수 있다. 이러한 반사벽 구조물은 확 산 반사율이 좋은 세라믹이 사용될 수 있으며, 벽면은 수직이더라도, 빛이 등방 산란되므로, 횡방향의 빛이 위쪽으로 산란되는 성분도 50% 가량이 추가적으로 진행시킬 수 있다. 공정에 따라 세라믹 반사벽 구조물에 경사를 주는 것도 가능하다.

세라믹 반사벽 구조물을 대신하여 발광다이오드 칩을 제조하는 수지층을 변형함으로써 유사한 효과를 기대할 수 있다. 이와 같이, 반사벽 구조물을 채용하는 LED 블럭체는 도10A 및 도10B에 예시되어 있다.

도10A 및 도10B를 참조하면, 도1A에 도시된 발광 다이오드 칩(10), 즉 형광체 함유 수지층(18)이 형성된 4개의 발광다이오드 칩(10) 사이의 공간에 TiO₂와 같은 고반사성 분말을 함유한 수지층(149)을 추가한 형태이다. 이러한 고반사성 분말 함유 수지층(148)은 높은 반사도를 가지므로, 원하는 반사기능을 수행할 수 있다.

이러한 LED 블럭체(140)는 도1A에 도시된 발광 다이오드 칩(10)을 특정 시트 상에 일정한 간격을 배치하고, 고반사성 분말 함유 수지를 이용하여 도6C 및 도6D의 공정에서 설명된 인 드래프트 공정을 실시함으로써 얻어질 수 있다.

상기 LED 블럭체는 LED 칩의 개수와 배열에 따라 다양하게 변형되어 구현될 수 있다.

이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술 적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.

도1a 및 도1b는 각각 본 발명의 제1 실시형태에 따른 발광다이오드 칩을 나타내는 측단면도 및 평면도이다.

도2a 및 도2b는 각각 본 발명의 제2 실시형태에 따른 발광다이오드 칩을 나타내는 측단면도 및 평면도이다.

도3a 내지 도3c는 본 발명에 따른 발광다이오드 칩 제조방법에 채용되는 도전성 범프의 형성공정을 설명하기 위한 공정별 단면도이다.

도4a 내지 도4g는 본 발명의 제1 실시형태에 따른 발광다이오드 칩의 제조방법을 설명하기 위한 공정별 단면도이다.

도5a 및 도5b는 각각 도4D의 인드래프트(in-draft)공정에서 사용가능한 진공 챔버의 일예를 나타내는 측단면도 및 내부 평면도이다.

도6a 내지 도6j는 각각 본 발명의 제2 실시형태에 따른 발광다이오드 칩의 제조방법을 설명하기 위한 공정별 단면도이다.

도7a 및 도7b는 각각 도6c의 인드래프트공정에서 사용가능한 진공 챔버의 일예를 나타내는 측단면도 및 내부 평면도이다.

도8a 및 도8b는 각각 본 발명의 일 실시형태에 따른 고출력 발광장치를 나타내는 평면도 및 측단면도이다.

도9a 및 도9b는 각각 본 발명의 다른 실시형태에 따른 고출력 발광장치를 나타내는 평면도 및 측단면도이다.

도10a 및 도10b는 각각 본 발명의 고출력 발광장치에 채용가능한 LED 블럭체 를 나타내는 평면도 및 측단면도이다.

Claims (25)

1. 적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 갖는 발광다이오드;

   상기 제1 및 제2 전극 상에 각각 형성된 제1 및 제2 도전성 범프; 및

   상기 발광다이오드의 표면에 형성되며, 상기 제1 면에 형성된 부분이 상기 제1 및 제2 도전성 범프의 일부가 노출되도록 상기 제1 및 제2 도전성 범프의 높이보다 작은 두께를 갖는 수지층을 포함하며,

   상기 수지층은, 상기 발광다이오드의 제1 면 및 측면의 전면을 감싸도록 형성되며 고반사성 분말이 함유된 제1 수지층과, 상기 발광다이오드의 제2 면에 형성되며 형광체 분말이 함유된 제2 수지층을 포함하는 것을 특징으로 하는 고출력용 발광다이오드 칩.
2. 제1항에 있어서,

   상기 수지층은, 형광체 분말이 함유된 투명수지로 이루어진 것을 특징으로 하는 고출력용 발광다이오드 칩.
3. 삭제
4. 제1항에 있어서,

   상기 고반사성 분말은 TiO₂ 분말인 것을 특징으로 하는 고출력용 발광다이오드 칩.
5. 제1항에 있어서,

   상기 제1 및 제2 도전성 범프는 일정한 높이를 갖도록 형성된 것을 특징으로 하는 고출력용 발광다이오드 칩.
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 가지며, 상기 제1 및 제2 전극 상에 각각 제1 및 제2 도전성 범프가 형성된 복수의 발광다이오드 칩을 마련하는 단계;

    제1 시트 상에 상기 제1 면이 아래로 향하도록 상기 복수의 칩을 일정한 간격으로 부착시키는 단계 - 상기 부착된 칩의 제1 면은 상기 제1 시트와 소정의 간격을 가짐 -;

    상기 제1 시트 상에 상기 칩의 배열영역을 둘러싸는 스페이서를 부착하여 칩 어레이 구조물을 마련하는 단계;

    챔버 내에 상기 칩 어레이 구조물을 배치하고, 상기 챔버 내가 감압 또는 진공상태가 되도록 상기 챔버 내를 감압시키는 단계;

    상기 복수의 칩의 제1 면과 상기 제1 시트 사이의 공간까지 유입되도록 상기 스페이서로 둘러싸인 칩 배열영역에 경화성 액상 수지를 적하시키는 단계;

    상기 경화성 액상 수지가 채워진 상태에서 상기 스페이서 상에 제2 시트를 부착시키는 단계;

    상기 칩 어레이 구조물 내에 충전된 경화성 액상 수지를 경화시키는 단계; 및

    복수의 개별 칩부품이 얻어지도록 상기 칩 어레이 구조물을 원하는 크기로 절단하는 단계를 포함하는 발광다이오드 칩의 제조방법.
12. 제11항에 있어서,

    상기 복수의 발광다이오드 칩을 마련하는 단계는,

    예비시트 상에 적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 갖는 복수의 발광다이오드 칩을 그 제1 면이 상부를 향하도록 배치하는 단계와, 상기 제1 및 제2 전극 상에 일정한 높이를 갖는 제1 및 제2 도전성 범프를 형성하는 단계를 포함하는 발광다이오드 칩의 제조방법.
13. 삭제
14. 제11항에 있어서,

    상기 스페이서는 상기 칩의 두께보다 큰 높이를 갖는 것을 특징으로 하는 발광다이오드 칩의 제조방법.
15. 제11항에 있어서,

    상기 챔버 내를 감압시키는 단계 전에, 상기 경화성 액상수지를 상기 챔버 내에 배치하는 단계를 더 포함하며, 이로써 상기 경화성 액상수지는 탈포처리되는 것을 특징으로 하는 발광다이오드 칩의 제조방법.
16. 삭제
17. 적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 가지며, 상기 제1 및 제2 전극 상에 각각 제1 및 제2 도전성 범프가 형성된 복수의 발광다이오드 칩을 마련하는 단계;

    제1 시트 상에 상기 제1 면이 아래로 향하도록 상기 복수의 칩을 일정한 간격으로 부착시키는 단계 - 상기 부착된 칩의 제1 면은 상기 제1 시트와 소정의 간격을 가짐 -;

    상기 칩 배열영역을 포함한 내부공간이 형성되도록 상기 제1 스페이서 상에 배치된 제2 시트를 갖는 제1 칩 어레이 구조물을 마련하는 단계;

    챔버 내에 상기 제1 칩 어레이 구조물을 배치하고, 상기 칩 어레이 구조물의 내부공간이 감압 또는 진공상태가 되도록 상기 챔버 내를 감압시키는 단계;

    상기 챔버의 감압이 유지된 상태에서, 상기 내부공간이 밀폐되도록 상기 스페이서의 유입구와 인접한 영역에 제1 경화성 액상 수지를 배치하는 단계;

    상기 유입구를 통해 상기 제1 경화성 액상 수지가 상기 내부공간에 유입되어 충전되도록 상기 챔버의 감압 또는 진공상태를 해제하는 단계 - 본 단계에서 상기 제1 경화성 액상 수지는 상기 칩의 제1 면과 상기 시트 사이까지 유입됨- ;

    상기 제1 칩 어레의 구조물의 내부공간에 충전된 제1 경화성 액상 수지를 경화시키는 단계;

    상기 제1 칩 어레이 구조물로부터 상기 제2 시트를 제거하는 단계;

    상기 제1 스페이서 상에 상기 칩 배열영역을 둘러싸는 제2 스페이서를 부착시킴으로써 제2 칩 어레이 구조물을 마련하는 단계;

    상기 제2 스페이서에 의해 둘러싸인 상기 칩 배열영역이 충전되도록 상기 제2 경화성 액상 수지를 적하시키는 단계;

    상기 제2 경화성 액상 수지가 상기 제2 칩 어레이 구조물 내부에 충전된 상태에서 상기 제2 스페이서 상에 제3 시트를 부착시키는 단계;

    상기 제2 칩 어레이 구조물의 내부에 충전된 제2 경화성 액상 수지를 경화시키는 단계; 및

    복수의 개별 칩부품이 얻어지도록 상기 제2 칩 어레이 구조물을 원하는 크기로 절단하는 단계를 포함하는 발광다이오드 칩의 제조방법.
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제

Images