[go: up one dir, main page]

KR100856233B1 - 고출력 발광장치 및 그 제조방법 - Google Patents

고출력 발광장치 및 그 제조방법 Download PDF

Info

Publication number
KR100856233B1
KR100856233B1 KR1020070039403A KR20070039403A KR100856233B1 KR 100856233 B1 KR100856233 B1 KR 100856233B1 KR 1020070039403 A KR1020070039403 A KR 1020070039403A KR 20070039403 A KR20070039403 A KR 20070039403A KR 100856233 B1 KR100856233 B1 KR 100856233B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
substrate
emitting diode
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070039403A
Other languages
English (en)
Inventor
이정상
김영택
홍성재
김유동
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070039403A priority Critical patent/KR100856233B1/ko
Application granted granted Critical
Publication of KR100856233B1 publication Critical patent/KR100856233B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은, 각각 적어도 하나의 발광다이오드 칩과 상기 발광다이오드 칩이 실장된 기판을 갖는 복수의 발광장치와 상기 칩이 실장된 면이 상부로 향하도록 상기 복수의 발광장치가 부착된 제1 시트를 갖는 어레이 구조물를 마련하는 단계와, 상기 복수의 발광장치가 배열된 영역을 둘러싸도록 상기 제1 시트 상에 상기 발광장치의 높이보다 큰 높이를 갖는 스페이서를 부착시키는 단계와, 챔버 내에 상기 어레이 구조물을 배치하고, 상기 챔버 내가 감압 또는 진공상태가 되도록 상기 챔버 내를 감압시키는 단계와, 상기 스페이서로 둘러싸인 상기 발광장치의 배열영역이 채워지도록 경화성 액상 수지를 적하시키는 단계와, 상기 챔버의 감압 또는 진공상태를 해제한 후에, 상기 스페이서 상에 제2 시트를 부착시키는 단계와, 상기 어레이 구조물의 내부에 충전된 경화성 액상 수지를 경화시키는 단계와, 상기 어레이 구조물로부터 상기 제1 및 제2 시트를 제거하는 단계와, 상기 칩실장면에 수지포장부가 형성된 복수의 발광 장치가 얻어지도록 상기 어레이 구조물을 원하는 크기로 절단하는 단계를 포함하며, 여기서, 상기 발광장치의 기판은, 각각 상기 칩이 실장되며 상기 칩의 전극과 전기적으로 연결되는 제1 및 제2 전극패턴이 형성된 제1 면과, 상기 제1 면의 반대에 위치하며 상기 제1 및 제2 전극패턴에 각각 전기적으로 연결되는 제1 및 제2 외부전극이 형성된 제2 면을 갖는 고출력 발광장치 제조방법을 제공한다.
발광장치(light emitting device), 형광체(phosphor), 수지(resin), 진공챔버(vacuum chamber)

Description

고출력 발광장치 및 그 제조방법{HIGH POWER LIGHT EMITTING DEVICE AND FABRICATION METHOD OF THE SAME}
도1a 내지 도1f는 본 발명의 일 실시예에 따른 고출력 발광장치의 제조공정을 설명하기 위한 공정별 단면도이다.
도2a 및 도2b는 각각 본 발명에서 사용가능한 진공 챔버의 측단면도 및 내부 평면도이다.
도3a 내지 도3c는 각각 도1의 공정을 통해 제조된 고출력 발광장치의 평면도, 측단면도 및 저면도를 나타낸다.
도4a 내지 도4d는 각각 복수의 발광장치를 위한 어레이 구조물의 제조공정의 일 예를 설명하기 위한 공정별 단면도이다.
도5a 내지 도5d는 각각 복수의 발광장치를 위한 어레이 구조물의 제조공정의 다른 예를 설명하기 위한 공정별 단면도이다.
도6a 내지 도6g는 본 발명의 다른 실시예에 따른 고출력 발광장치의 제조공정을 설명하기 위한 공정별 단면도이다.
도7a 내지 도7c는 각각 도6의 공정을 통해 제조된 고출력 발광장치의 평면도, 측단면도 및 저면도를 나타낸다.
본 발명은 발광장치에 관한 것으로서, 특히 적어도 하나의 발광다이오드 칩을 갖는 고출력을 위한 발광장치 및 그 제조방법에 관한 것이다.
종래의 고출력 발광장치는 비스마레이미드 트리아딘(BT) 수지와 같은 수지로 형성된 기판 상에 적어도 하나(주로, 복수)의 LED 칩을 실장하고, 그 실장면 주위에 성형 수지로 이루어진 측벽구조를 갖는다. 상기 측벽구조의 내면에는 반사성 금속(예, Al,Ag)로 도금하여 반사구조로 제공된다. 상기 LED 칩과 기판의 전극패턴에 접속하는 Au와 같은 금속의 와이어를 연결된다.
또한, 조명용도로 널리 사용되는 백색 발광장치에서는, 상기 LED 칩의 실장영역에 형광체를 함유한 투명수지를 피복한다.
하지만, 이러한 종래의 고출력 발광장치 구조는 방열측면에서 큰 단점이 있다.
종래의 고출력 발광장치는 수지와 같이 기판에서는 높은 열저항(BT수지의 경우에, 약 20℃/W)을 갖고 있으므로, 방열성능이 낮다는 점이다. 이러한 낮은 방열성능은 LED 칩으로부터 발생된 열을 효과적으로 제거할 수 없으므로, LED 칩의 신뢰성이 저하될 수 있다. 나아가, LED 칩 자체의 기판이 사파이어 기판인 점을 고려 할 때에, 이러한 문제는 심각한 장애가 될 수 있다.
또한, 백색 발광장치, 특히 카메라용 플래시용 백색 발광장치에 더욱 우수한 방열 특성뿐만 아니라, 안정된 색도 및 높은 휘도특성이 보다 크게 요구된다.
보다 구체적으로, 플래시 광원용 백색 발광장치는 연속 조명모드에서 200~300㎃, 플래시 모드에서 700~800㎃로 LED로써는 대전류를 사용된다. 따라서, 열에 의한 발광 효율의 저하와 빛의 색도 변화가 발생하기 쉽다. 특히, LED 칩과 이를 실장한 패키지에 방열을 고려한 설계가 절실히 요청된다. 또한, 청색과 같은 가시광선 LED와 형광체를 조합하여 백색광을 내기 때문에 LED의 주위에 형광체를 균일하게 배치하지 않으면, LED 칩이 방사하는 백색광의 색도가 방사 방향에 따라 달라지는 문제가 발생할 수 있다. 나아가, 고화소 사진으로 갈수록 연속조명모드에서 70~80lm/W의 높은 발광 효율이 요구되므로, 높은 휘도를 보장할 수 있는 패키지구조가 요구된다.
또한, 당 기술분야에서는, 방열특성과 같은 다양한 요건을 만족하는 백색 발광장치는 대량 생산에 효과적으로 적용될 수 있도록 제조될 수 있는 방안이 절실히 요청된다.
본 발명은, 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 그 목적은 우수한 방열성능, 나아가 색도의 안정성과 고휘도특성을 보장할 수 있는 고출력 발광장치 및 그 제조방법을 제공하는데 있다.
상기한 기술적 과제를 해결하기 위해서, 본 발명의 일 측면은
각각 적어도 하나의 발광다이오드 칩과 상기 발광다이오드 칩이 실장된 기판을 갖는 복수의 발광장치와 상기 칩이 실장된 면이 상부로 향하도록 상기 복수의 발광장치가 부착된 제1 시트를 갖는 어레이 구조물를 마련하는 단계와, 상기 복수의 발광장치가 배열된 영역을 둘러싸도록 상기 제1 시트 상에 상기 발광장치의 높이보다 큰 높이를 갖는 스페이서를 부착시키는 단계와, 챔버 내에 상기 어레이 구조물을 배치하고, 상기 챔버 내가 감압 또는 진공상태가 되도록 상기 챔버 내를 감압시키는 단계와, 상기 스페이서로 둘러싸인 상기 발광장치의 배열영역이 채워지도록 경화성 액상 수지를 적하시키는 단계와, 상기 스페이서 상에 제2 시트를 부착시키는 단계와, 상기 어레이 구조물의 내부에 충전된 경화성 액상 수지를 경화시키는 단계와, 상기 칩실장면에 수지포장부가 형성된 복수의 발광 장치가 얻어지도록 상기 어레이 구조물을 원하는 크기로 절단하는 단계를 포함하며, 여기서, 상기 발광장치의 기판은, 각각 상기 칩이 실장되며 상기 칩의 전극과 전기적으로 연결되는 제1 및 제2 전극패턴이 형성된 제1 면과, 상기 제1 면의 반대에 위치하며 상기 제1 및 제2 전극패턴에 각각 전기적으로 연결되는 제1 및 제2 외부전극이 형성된 제2 면을 갖는 고출력 발광장치 제조방법을 제공한다.
상기 어레이 구조물를 마련하는 단계는, 상기 제1 및 제2 외부전극이 노출되지 않도록 상기 제1 시트 상에 원하는 간격으로 상기 기판을 부착하는 단계와, 상기 제1 및 제2 전극패턴과 전기적으로 연결되도록 상기 기판 상에 상기 적어도 하나의 발광다이오드 칩을 각각 실장하는 단계를 포함할 수 있다.
이와 달리, 상기 어레이 구조물를 마련하는 단계는, 상기 적어도 하나의 발광다이오드 칩과 상기 칩이 실장된 기판을 갖는 상기 복수의 발광장치를 마련하는 단계와, 상기 제1 및 제2 외부전극이 노출되지 않도록 상기 제1 시트 상에 원하는 간격으로 상기 복수의 발광장치를 부착하는 단계를 포함할 수 있다.
바람직하게, 상기 챔버 내를 감압시키는 단계 전에, 상기 경화성 액상수지를 상기 챔버 내에 배치하는 단계를 더 포함함로써, 추가적인 공정없이 상기 챔버 내를 감압시키는 단계에서 경화성 액상수지가 탈포처리될 수 있다.
필요에 따라, 상기 경화성 액상 수지를 적하시키는 단계 후에, 상기 결과물을 상기 챔버 외부로 언로딩하여, 후속공정은 상기 챔버 외부에 실행될 수 있다.
발광다이오도 칩과 실장방식에 따라서, 본 발명에 따른 고출력 발광장치 제조방법은 다양한 실시형태로 실시될 수 있다.
일 실시형태에서, 상기 발광다이오드 칩은 복수의 전극이 형성된 제1 면과 상기 제1 면의 반대에 위치한 제2 면을 갖는 구조일 수 있으며, 이 경우에 실장방식에 따라 와이어 본딩 또는 플립칩 본딩을 선택할 수 있다.
특정 예에서는, 상기 발광다이오드 칩은 그 측면과 상기 제2 면에 형성된 투명 수지층을 포함할 수 있다. 이 경우에, 상기 발광다이오드 칩은 그 제2 면이 상기 기판에 접합하도록 실장될 수 있으며, 상기 복수의 전극은 와이어 본딩에 의해 상기 제1 및 제2 전극패턴에 각각 연결될 수 있다.
본 예에서도, 상기 복수의 전극을 상기 제1 및 제2 전극패턴에 각각 와이어 본딩한 후, 상기 제1 면에 형광체 함유 수지층을 형성할 수 있다.
상기 투명수지층은 전기적 절연성을 갖는 고반사성 분말을 포함할 수 있다. 이러한 고반사성 분말은 TiO2 분말일 수 있다.
다른 예에서는, 상기 발광다이오드 칩은 그 제2 면이 상기 기판에 접합하도록 실장되며, 상기 복수의 전극은 플립칩 본딩에 의해 상기 제1 및 제2 전극패턴에 각각 연결될 수 있다.
이 경우에, 상기 발광다이오드 칩은, 그 측면 및 제1 면에 형성된 투명 수지층을 포함할 수 있다. 바람직하게, 상기 투명 수지층 중 적어도 상기 제1 면에 형성된 부분은 형광체 분말이 포함될 수 있다. 보다 바람직하게는, 상기 투명수지층은, 그 측면에 형성되어 전기적 절연성을 갖는 고반사성 분말을 함유한 제1 수지층 과, 그 제2 면에 형성되어 형광체 분말을 함유한 제2 수지층을 포함할 수 있다.
다른 실시형태에서, 상기 발광다이오드 칩은 적어도 하나의 전극이 형성된 제1 면과 상기 제1 면의 반대에 위치하며 적어도 하나의 다른 전극이 형성된 제2 면을 갖는 구조일 수 있다. 이 경우에, 상기 제1 면의 전극은 와이어 본딩에 의해 상기 제1 전극패턴과 연결되고, 상기 제2 면의 전극은 플립칩 본딩에 의해 상기 제2 전극패턴과 연결될 수 있다.
본 실시형태에서는, 상기 발광다이오드 칩은 그 측면에 형성된 투명 수지층을 포함할 수 있으며, 상기 어레이 구조물를 마련하는 단계에서, 상기 제1 면의 전극을 상기 제1 전극패턴에 와이어 본딩한 후에, 디스펜싱 공정과 같은 공지된 공정을 이용하여 상기 제1 면에 형광체 함유 수지층을 형성할 수 있다.
또한, 본 발명의 다른 측면은 고출력 발광장치를 제공한다. 상기 고출력 발광장치는. 서로 반대에 위치한 제1 및 제2 면과 그 사이에 복수의 평탄한 측면을 가지며, 상기 제1 면에 형성된 제1 및 제2 전극패턴과, 상기 제2 면에 형성되어 상기 제1 및 제2 전극패턴에 각각 전기적으로 연결되는 제1 및 제2 외부전극을 구비한 기판과, 상기 제1 및 제2 전극패턴과 각각 전기적으로 연결되도록 상기 기판의 제1 면에 탑재된 적어도 하나의 발광다이오드 칩과, 상기 발광다이오드 칩을 둘러싸도록 상기 기판의 제1 면에 형성되며, 평탄한 상면과 상기 기판의 측면과 동일한 평면(coplanar)인 측면을 갖는 수지포장부를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도1a 내지 도1f는 본 발명의 일 실시예에 따른 고출력 발광장치의 제조공정을 설명하기 위한 공정별 단면도이다.
도1a에 도시된 바와 같이, 제1 시트(21a)와 상기 제1 시트(21a) 상에 부착된 복수의 발광장치(10)를 갖는 어레이 구조물을 마련한다.
상기 제1 시트(21a) 상에는 접착용 수지(R)로 도포되며, 상기 복수의 발광장치(10)는 칩실장면이 상부를 향하도록 일정한 간격으로 상기 제1 시트(21a) 상에 부착될 수 있다. 상기 복수의 발광장치(10)는 복수의 발광다이오드 칩(15)과 상기 복수의 발광다이오드 칩(15)이 실장된 기판(11)을 포함한다.
상기 기판(11)은 상기 칩실장면에 형성된 제1 및 제2 전극패턴(12a,12b)과, 그 반대면에 형성된 제1 및 제2 외부전극(13a,13b)을 갖는다. 본 실시형태와 같이, 상기 제1 및 제2 전극패턴(12a,12b)은 각각 상기 기판(11)을 관통하는 도전성 비아홀(V)에 의해 제1 및 제2 외부전극(13a,13b)에 연결될 수 있다(도3b 참조). 상기 기판(11)은 바람직하게 열방출성능이 우수한 세라믹 기판일 수 있다. 또한, 상기 기판(11)은 칩(15)이 실장되는 영역에 형성된 방열판(14)을 추가적으로 포함할 수 있다. 또한, 후속공정에서 수지와 결합력 강화를 위해서, 상기 기판은 다공성 세라믹 기판일 수 있다. 이 경우에, 공극률은 약 10 ∼ 60%가 바람직하며, 공극직경은 약 0.1∼ 1.3㎛가 바람직하다. 이는 후술될 다른 실시형태에서도 고려될 수 있다.
본 실시형태에서, 상기 발광다이오드 칩(15)은 상면에 양 극성의 전극(미도시)이 모두 형성된 구조이다. 상기 발광다이오드 칩(15)은 전극이 형성되지 않는 면이 실장면이 되도록 상기 방열판(14) 상에 실장되며, 상기 발광다이오드 칩(15)의 각 전극은 와이어(W)에 의해 상기 기판(11)의 제1 및 제2 전극패턴(13a,13b)과 연결된다. 본 실시형태에서는, 상기 발광다이오드 칩(15)은 2개의 전극을 갖는 형태로 예시되어 있으나, 다른 고출력용 발광다이오드 칩의 경우에는, 각 극성의 전극이 2개 이상의 전극패드로 구성될 수 있다.
본 실시형태에서, 상기 발광다이오드 칩(15)은 측면에 수지층(17)을 포함할 수 있다. 상기 수지층은 다른 구성요소에 의한 광흡수를 방지하기 위해서, 전기적 절연성을 갖는 고반사성 분말을 포함한 투명 수지일 수 있다. 고반사성 분말로는 바람직하게 TiO2 분말이 사용될 수 있다. 투명수지로는 실리콘 수지, 에폭시 수지 또는 그 조합이 사용될 수 있다.
또한, 상기 발광다이오드 칩(15)의 상면에는 파장변환을 위한 형광체층(18)이 제공될 수 있다. 상기 형광체층(18)은 와이어(W) 본딩공정이 완료한 후에 형성되는 것이 바람직하다. 이에 대해서는 도6에서 보다 상세히 설명한다.
이어, 도1b와 같이, 상기 복수의 발광장치(10)가 배열된 영역을 둘러싸도록 상기 제1 시트(21a) 상에 스페이서(27)를 부착시킨다.
상기 스페이서(27)는 후속되는 수지 충전공정에서 수지 충전 영역을 정의하는 역할을 한다. 따라서, 후속공정에서 적하될 수지(도2c의 28')가 발광장치 전체를 덮을 수 있도록, 상기 스페이서(27)는 상기 발광장치의 높이(h1)보다 큰 두께(t1)를 갖는다. 상기 스페이서(27)의 부착은 접착용 수지 또는 경화성 물질을 이용하여 실현될 수 있다.
다음으로, 도1c와 같이, 스페이서(27)에 의해 둘러싸인 배열영역이 채워지도록 상기 스페이서(27) 내의 배열영역에 경화성 액상 수지(28')를 적하시킨다.
상기 경화성 액상 수지(28')는 스페이서(27)에 둘러싸인 내부공간이 채워지도록 충분히 많은 양으로 적하되는 것이 바람직하다. 보다 구체적으로는, 경화성 액상 수지(28')는 적어도 스페이서(27)의 높이(t1)를 가질 수 있는 양으로 적하시키는 것이 바람직하다. 상기 경화성 액상 수지(28')는 발광장치(10) 사이의 공간에 적절히 채워질 수 있도록 수지의 점도 등의 공정조건을 조정하는 것이 바람직하다.
본 실시형태에서, 수지 충전공정은 진공챔버 내에 도1b에 도시된 어레이 구조물을 배치하고, 상기 챔버 내가 감압 또는 진공상태가 되도록 상기 챔버 내를 감압시킨 상태에서 실행된다. 예를 들어, 본 공정은 도2a 및 도2b에 도시된 진공 챔버를 사용될 수 있다.
도2a 및 도2b에 도시된 바와 같이, 진공 챔버 장치(30)는, 챔버(31), 상기 챔버(31) 일측에 마련된 진공밸브(36) 및 상기 챔버(31) 내부에 마련된 선반(32)을 포함한다.
상기 챔버(31) 내부공간은 진공밸브(36)를 통해서 감압되어 챔버(31)의 내부공간을 진공 또는 원하는 감압상태로 전환시킬 수 있다. 상기 챔버(31)에는 경화성 액상 수지(38')를 원하는 위치(본 실시형태에서는 어레이 구조물의 중앙위치)에 적하하기 위해서 적절한 위치에 수지저장부(34)를 추가로 장착될 수 있다. 특정 실시형태에서는, 감압조건에서 챔버(31) 내부에 경화성 액상 수지(28')를 미리 배치함으로써 추가적인 공정없이 경화성 액상 수지(28')의 탈포처리를 보다 효과적으로 실행할 수도 있다.
이어, 도1d와 같이, 상기 챔버(31)의 감압 또는 진공상태를 해제한 후에, 상기 스페이서(27) 상에 제2 시트(21b)를 부착시킨다.
상기 제2 시트(21b)를 상기 스페이서(27) 상에 부착시키는 과정을 통해 스페이서(27)의 높이에 준하도록 경화성 액상 수지(28')의 레벨을 조절할 수 있다. 또한, 이러한 제2 시트(21b)의 부착공정에서 적용되는 적절한 압력을 이용하여 발광장치(10) 사이의 공간까지 보다 효과적으로 경화성 액상 수지(28')를 주입시킬 수 있다. 본 공정과 함께, 다른 후속 공정은 바람직하게는 챔버의 감압 또는 진공상태를 해제한 후에, 어레이 구조물을 언로딩한 상태로 외부에서 실행될 수 있다.
다음으로, 도1e와 같이, 상기 어레이 구조물의 내부에 충전된 경화성 액상 수지(28')를 경화시킨다.
본 경화공정은 수지의 종류에 따라 열 또는 자외선 조사에 의해 실시될 수 있다. 본 공정은 필요에 따라 챔버(31) 내부에서 직접 실시될 수 있으나, 앞서 설명한 바와 같이, 어레이 구조물을 수거하여 챔버(31) 외부에서 별도의 가압장비(P)를 이용하여 실시될 수 있다. 이렇게 경화된 수지(28)는 상기 발광장치 중 칩이 실장된 영역을 보호하는 구조가 될 수 있다.
최종적으로, 도1e와 같이, 상기 어레이 구조물로부터 상기 제1 및 제2 시트(21a,21b)를 제거하고, 칩 실장영역에 수지포장부가 형성된 복수의 발광장치(20)가 얻어지도록 상기 어레이 구조물을 원하는 크기로 절단한다.
상기 제1 및 제2 시트(21a,21b)는 당업자에게 공지된 적절한 화학적/기계적 방법을 통해 상기 칩 어레이 구조물로부터 제거될 수 있다. 시트(21a,21b) 제거 후에, 상기 어레이 구조물을 적절한 다이싱 장치(D)를 이용하여 절단한다. 바람직하게는, 발광장치의 소형화를 위해서 기판의 면적에 준하도록 절단공정을 실시할 수 있다.
도3a 내지 도3c는 각각 도1의 공정을 통해 제조된 고출력 발광장치의 평면도, 측단면도 및 저면도를 나타낸다.
도1의 공정으로부터 제조된 발광장치(20)는 복수의 발광다이오드 칩(15)과, 상기 복수의 발광다이오드 칩(15)이 실장된 기판(11)과, 상기 기판의 칩실장면 상에 형성된 수지포장부(28)를 포함한다.
도3a 및 도3c를 참조하면, 상기 기판(11)은 앞서 설명한 바와 같이, 상기 칩실장면에 형성된 제1 및 제2 전극패턴(12a,12b)과, 그 반대면에 형성된 제1 및 제2 외부전극(13a,13b)을 갖는다. 또한, 도3b에 도시된 바와 같이, 상기 제1 및 제2 전극패턴(12a,12b)은 각각 상기 기판(11)을 관통하는 도전성 비아홀(V)에 의해 제1 및 제2 외부전극(13a,13b)에 연결될 수 있다. 상기 발광다이오드 칩(15)의 각 전극은 와이어(W)에 의해 상기 기판(11)의 제1 및 제2 전극패턴(13a,13b)과 연결된다.
본 실시형태에 따른 발광장치는 기판(11)이 발광다이오드 칩(15)과 접합하는 하부구조로 제공된다. 따라서, 상기 기판(11)으로 세라믹 기판과 같은 열방출성능이 우수한 기판을 사용할 경우에는, 방열성능의 향상을 꾀할 수 있다. 또한, 이러한 방열성능의 향상을 위해서, 상기 기판(11)은 칩(15)이 실장되는 영역에 형성된 방열판(14)을 추가적으로 포함할 수 있다.
본 실시형태에서, 상기 발광다이오드 칩(15)은 측면에는 수지층(17)이 포함되며, 전기적 절연성을 갖는 고반사성 분말을 함유시킴으로써 상부방향으로 광을 보다 효과적으로 추출하고, 측방향으로의 광손실을 저감시킬 수 있다. 이러한 고반사성 분말로는 바람직하게 TiO2 분말이 사용될 수 있다. 또한, 백색 발광장치(20)를 구현하기 위해서, 상기 발광다이오드 칩(15)의 상면에는 파장변환을 위한 형광체 층(18)이 제공될 수 있다.
본 실시형태에 따른 발광장치(20)는, 도1에 설명된 바와 같이, 수지보다 상대적으로 우수한 방열성능을 갖는 기판(11) 상에 발광다이오드 칩(15)을 실장한 상태에서 간결하면서도 효과적인 패키지 공정이 적용되므로, 칩실장면에 보호하는 수지포장부(18) 구조를 제공할 수 있다. 또한, 종래의 반사구조와 같은 광효율을 향상을 위한 반사기능은 칩 측면에 한하여 제공되는 수지층(17)을 이용함으로써 패키지 구조를 간소화시킬 수 있다.
당업자는 본 발명이 다양하게 변경되어 실시될 수 있다는 것을 이해할 것이다. 특히, 본 발명의 제조방법 중 어레이 구조물을 제조하는 공정은 개별 발광장치를 실장하는 방식이 아니라, 웨이퍼 레벨로 구현될 수 있다. 이는 제1 시트를 경화가능한 연성 시트를 이용함으로써 구현될 수 있다. 즉, 연성인 제1 시트 상에 복수의 발광장치가 구현된 웨이퍼를 부착시킨 후에, 개별 발광장치로 절단하고 이를 인장시킴으로써 원하는 발광장치 사이의 간격을 보장할 수 있다.
이러한 어레이 구조물 제조공정은, 우선 전극패턴 및 외부전극을 갖는 웨이퍼를 제1 시트에 부착한 후에 칩을 실장하는 공정을 추후에 실시하는 방식으로 구현될 수도 있으나, 이와 달리 제1 시트 상에 복수의 발광장치(칩이 실장된 상태)가 이미 구현된 웨이퍼를 부착시키는 과정으로 구현될 수 있다.
도4a 내지 도4d는 전극패턴 및 외부전극을 갖는 웨이퍼를 우선 제1 시트에 부착한 후에 칩을 실장하는 공정을 설명하기 위한 단면도이다.
우선, 도4a와 같이, 경화성 물질로 이루어진 제1 시트(21a') 상에 접착수지(R)를 적용하고, 그 위에 웨이퍼 레벨인 기판(11)을 실장한다.
본 실시예에서, 상기 제1 시트(21a')는 신축이 가능한 연성재질인 경화성 시트일 수 있다. 상기 기판은 복수의 발광장치를 구현하기 위한 웨이퍼이며, 도1a에서 설명된 바와 같이, 칩실장면과 반대면에 각각 제1 및 제2 전극패턴(12a,12b)과 제1 및 제2 외부전극(13a,13b)이 형성된 구조를 가지며, 상기 전극패턴(12a,12b)과 외부전극(13a,13b)은 도전성 비아홀(미도시)과 같은 구조로 연결된다.
이어, 도4b와 같이, 상기 제1 시트(21a') 상에 부착된 기판(11)을 절단하고, 상기 제1 시트(21a')를 인장시킨다.
본 절단공정에서, 상기 제1 시트(21a')가 유지될 수 있도록 절단깊이를 적절히 조절할 필요가 있다. 원하는 간격을 확보하기 위한 인장공정은, 상기 제1 시트(21a')를 인장할 때에는 배열방향과 간격에 따라 적절한 힘을 적용함으로써 용이하게 구현될 수 있다.
다음으로, 도4c와 같이, 개별 기판(11) 사이의 간격을 확보한 상태에서 상기 제1 시트(21a')를 경화시킨다.
도4b의 인장공정에 의해 개별 기판(11)의 간격이 확보된 상태에서 상기 제1 시트(21a')의 구성물질에 따른 경화성 조건을 적용하여 상기 제1 시트(21a')를 경화시킴으로써 원하는 간격으로 발광장치를 위한 기판(11)이 부착된 시트(21a)를 얻을 수 있다.
이어, 도4d와 같이, 상기 개별 기판(11) 상에 발광다이오드 칩(15)을 실장한다.
상기 발광다이오드 칩(15)은 전극이 형성되지 않는 면이 실장면이 되도록 상기 방열판(14) 상에 실장되며, 상기 발광다이오드 칩(15)의 각 전극은 와이어(W)에 의해 상기 기판(11)의 제1 및 제2 전극패턴(13a,13b)과 연결된다.
이와 달리, 도5a 내지 도5d에는 발광장치(칩이 실장된 상태)를 마련한 후에, 이를 기판에 실장하는 공정을 설명하기 위한 단면도이다.
우선, 도5a와 같이, 웨이퍼 레벨에서, 기판(11) 상에 발광다이오드 칩(15)을 실장한다.
상기 발광다이오드 칩(15)은 전극이 형성되지 않는 면이 실장면이 되도록 상기 방열판(14) 상에 실장되며, 상기 발광다이오드 칩(15)의 각 전극은 와이어(W)에 의해 상기 기판(11)의 제1 및 제2 전극패턴(13a,13b)과 연결된다.
다음으로, 도5b와 같이, 경화성 물질로 이루어진 제1 시트(21a') 상에 접착수지(R)를 적용하고, 그 위에 발광다이오드 칩이 탑재된 웨이퍼(11)를 실장한다. 여기서, 앞선 예와 유사하게, 상기 제1 시트(21a')는 신축이 가능한 연성재질인 경화성 시트일 수 있다.
이어, 도5c와 같이, 상기 발광다이오드 칩(15)가 탑재된 웨이퍼(11)를 절단하고, 상기 제1 시트(21a')를 인장시킨다.
본 절단공정에서, 상기 제1 시트(21a')가 유지될 수 있도록 절단깊이를 적절히 조절할 필요가 있다. 원하는 간격을 확보하기 위한 인장공정은, 상기 제1 시트(21a')를 인장할 때에는 배열방향과 간격에 따라 적절한 힘을 적용함으로써 용이하게 구현될 수 있다.
다음으로, 도5d와 같이, 개별 기판(11) 사이의 간격을 확보한 상태에서 상기 제1 시트(21a')를 경화시킨다.
도5c의 인장공정에 의해 개별 기판(11)의 간격이 확보된 상태에서 상기 제1 시트(21a')의 구성물질에 따른 경화성 조건을 적용하여 상기 제1 시트(21a')를 경화시킴으로써 원하는 간격으로 발광장치를 위한 기판(11)이 부착된 시트(21a)를 얻을 수 있다.
어레이 구조물을 마련하는 공정은 앞선 예 외에도 다양하게 변형되어 실시될 수 있다. 예를 들어, 제1 시트 상에서의 절단 및 인장공정 없이 개별 발광장치를 각각 제1 시트에 부착시킬 수도 있다. 이러한 모든 형태도 본 발명의 범위에 속한다는 것은 당업자에거는 자명할 것이다.
또한, 상술된 실시형태에서는 발광다이오드 칩의 일면에 전극이 모두 형성되고, 와이어 본딩된 형태로 예시되어 있으나, 전극형성면이 플립칩 본딩방식으로 아래를 향하도록 실장될 수 있다. 이러한 실시형태에서, 상기 발광다이오드 칩은, 그 측면 및 제1 면에 형성된 투명 수지층을 포함할 수 있다. 바람직하게는, 상기 투명 수지층 중 적어도 상기 제1 면에 형성된 부분은 형광체 분말이 포함될 수 있다. 보다 바람직하게는, 상기 투명수지층은, 그 측면에 형성되어 전기적 절연성을 갖는 고반사성 분말을 함유한 제1 수지층과, 그 제2 면에 형성되어 형광체 분말을 함유한 제2 수지층을 포함할 수 있다.
이와 같이, 본 발명은 전극구조가 다른 발광다이오드 칩 구조에도 유용하게 적용될 수 있다. 도6a 내지 도6g에는 본 발명의 또 다른 실시예로서, 양면에 각각 전극이 형성된 발광다이오드 칩을 갖는 고출력 발광장치의 제조공정을 설명하기 위한 공정별 단면도이다.
도6a에 도시된 바와 같이, 제1 시트(61a)와 상기 제1 시트(61a) 상에 부착된 복수의 발광장치(50)를 갖는 어레이 구조물을 마련한다.
상기 제1 시트(61a) 상에는 접착용 수지를 이용하여 접착될 수 있다. 상기 복수의 발광장치(50)는 기판(51)의 칩실장면이 상부를 향하도록 일정한 간격으로 상기 제1 시트(51a) 상에 부착될 수 있다. 상기 복수의 발광장치(50)는 복수의 발광다이오드 칩(55)과 상기 복수의 발광다이오드 칩(55)이 실장된 기판(51)을 포함한다.
상기 기판(51)은 앞선 실시형태와 유사하게, 상기 칩실장면에 형성된 제1 및 제2 전극패턴(52a,52b)과, 그 반대면에 형성된 제1 및 제2 외부전극(53a,53b)을 갖는다. 본 실시형태와 같이, 상기 제1 및 제2 전극패턴(52a,52b)은 각각 상기 기판(51)을 관통하는 도전성 비아홀(미도시)에 의해 제1 및 제2 외부전극(53a,53b)에 연결될 수 있다. 상기 기판(51)은 바람직하게 열방출성능이 우수한 세라믹 기판일 수 있다.
본 실시형태에서, 상기 발광다이오드 칩(55)은 양면에 각각 양 극성의 전극(미도시)이 형성된 구조이다. 상기 상면에 형성된 전극은 제1 전극패턴(63a)에 와이어에 의해 연결되고, 상기 하면에 형성된 다른측의 전극은 탑재면에 배치된 도체패턴을 통해 상기 기판(11)의 제2 전극패턴(63b)과 연결된다.
본 실시형태에서, 상기 발광다이오드 칩(55)은 측면에 수지층(57)을 포함할 수 있다. 상기 수지층은 다른 구성요소에 의한 광흡수를 방지하기 위해서, 전기적 절연성을 갖는 고반사성 분말을 포함한 투명 수지일 수 있다. 고반사성 분말로는 바람직하게 TiO2 분말이 사용될 수 있다.
이어, 도6b와 같이, 상기 실장된 발광다이오드 칩(55)의 상면에는 파장변환을 위한 형광체층(58)이 형성한다.
본 공정은 노즐(S)을 구비한 디스펜서와 같은 공지된 포팅장비를 이용하여 용이하게 실행될 수 있다. 이러한 형광체층(58) 형성공정은 적어도 상면의 전극에 대한 와이어(W) 본딩공정이 완료한 후에 형성되는 것이 바람직하다. 이와 같은 형광체층에 의해 원하는 백색광을 얻을 수 있다.
다음으로, 도6c와 같이, 상기 복수의 발광장치(50)가 배열된 영역을 둘러싸도록 상기 제1 시트(61a) 상에 스페이서(67)를 부착시킨다.
후속공정에서 적하될 수지(도6d의 68')가 발광장치(60) 전체를 덮을 수 있도록, 상기 스페이서(67)는 상기 발광장치의 높이(h2)보다 큰 두께(t2)를 갖는다. 상기 스페이서(67)의 부착은 접착용 수지 또는 경화성 물질을 이용하여 실현될 수 있다.
이어, 도6d와 같이, 스페이서(67)에 의해 둘러싸인 배열영역이 채워지도록 상기 스페이서(67) 내의 배열영역에 경화성 액상 수지(68')를 적하시킨다.
상기 경화성 액상 수지(68')는 스페이서(67)에 둘러싸인 내부공간이 채워지도록 충분히 많은 양으로 적하되는 것이 바람직하다. 보다 구체적으로는, 경화성 액상 수지(68')는 적어도 스페이서(67)의 높이(t2)를 가질 수 있는 양으로 적하시키는 것이 바람직하다. 본 실시형태에서, 수지 충전공정은 도2a 및 도2b에 도시된 진공 챔버를 사용하여 실행될 수 있다.
다음으로, 도6e와 같이, 상기 챔버의 감압 또는 진공상태를 해제한 후에, 상기 스페이서(67) 상에 제2 시트(61b)를 부착시킨다.
상기 제2 시트(61b)를 상기 스페이서(67) 상에 부착시키는 과정을 통해 스페이서(67)의 높이에 준하도록 경화성 액상 수지(68')의 레벨을 조절할 수 있다. 또한, 이러한 제2 시트(61b)의 부착공정에서 적용되는 적절한 압력을 이용하여 발광장치(50) 사이의 공간까지 보다 효과적으로 경화성 액상 수지(68')를 주입시킬 수 있다. 본 공정과 함께, 다른 후속 공정은 바람직하게는 챔버의 감압 또는 진공상태를 해제한 후에, 어레이 구조물을 언로딩한 상태로 외부에서 실행될 수 있다.
다음으로, 도6f와 같이, 상기 어레이 구조물의 내부에 충전된 경화성 액상 수지(68')를 경화시킨다.
본 경화공정은 수지의 종류에 따라 열 또는 자외선 조사에 의해 실시될 수 있다. 본 공정은 필요에 따라 챔버 내부에서 직접 실시될 수 있으나, 앞서 설명한 바와 같이, 어레이 구조물을 수거하여 챔버 외부에서 별도의 가압장비(P)를 이용하여 실시될 수 있다. 이렇게 경화된 수지(68)는 상기 발광장치 중 칩이 실장된 영역을 보호하는 구조가 될 수 있다.
최종적으로, 도6e와 같이, 상기 어레이 구조물로부터 상기 제1 및 제2 시 트(61a,61b)를 제거하고, 칩 실장영역에 수지포장부가 형성된 복수의 발광장치가 얻어지도록 상기 어레이 구조물을 원하는 크기로 절단한다.
상기 제1 및 제2 시트(61a,61b)는 당업자에게 공지된 적절한 화학적/기계적 방법을 통해 상기 칩 어레이 구조물로부터 제거될 수 있다. 시트(61a,61b) 제거 후에, 상기 어레이 구조물을 적절한 다이싱 장치(D)를 이용하여 절단한다.
도7a 내지 도7c는 각각 도6의 공정을 통해 제조된 고출력 발광장치의 평면도, 측단면도 및 저면도를 나타낸다.
도6의 공정으로부터 제조된 발광장치(60)는 복수의 발광다이오드 칩(55)과, 상기 복수의 발광다이오드 칩(55)이 실장된 기판(51)과, 상기 기판의 칩실장면 상에 형성된 수지포장부(68)를 포함한다.
도6a 및 도6c를 참조하면, 상기 기판(61)은 앞서 설명한 바와 같이, 상기 칩실장면에 형성된 제1 및 제2 전극패턴(62a,62b)과, 그 반대면에 형성된 제1 및 제2 외부전극(63a,63b)을 갖는다. 또한, 도6b에 도시된 바와 같이, 상기 제1 및 제2 전극패턴(62a,62b)은 각각 상기 기판(61)을 관통하는 도전성 비아홀(V)에 의해 제1 및 제2 외부전극(63a,63b)에 연결될 수 있다.
본 실시형태에서는, 상기 발광다이오드 칩(55)의 상면에 형성된 전극은 와이어에 의해 제1 전극패턴에 연결된다. 상기 발광다이오드 칩(55) 하면의 전극은 실장시에 열방출기능을 할 수 있는 도체패턴(54)과 연결되고, 그 도체패턴(54)이 와 이어(W)에 의해 상기 기판(61)의 제2 전극패턴(52b)과 연결된다. 제2 전극패턴을 위한 와이어 본딩공정은 도체패턴(54)과 제2 전극패턴(52b)을 일체화시킨 구조를 채용함으로써 생략할 수 있다.
본 실시형태에서, 상기 발광다이오드 칩(55)은 측면에는 수지층(67)이 포함되며, 전기적 절연성을 갖는 고반사성 분말을 함유시킴으로써 상부방향으로 광을 보다 효과적으로 추출하고, 측방향으로의 광손실을 저감시킬 수 있다. 이러한 고반사성 분말로는 바람직하게 TiO2 분말이 사용될 수 있다. 또한, 백색 발광장치(60)를 구현하기 위해서, 상기 발광다이오드 칩(55)의 상면에는 파장변환을 위한 형광체층(58)이 제공될 수 있다.
본 실시형태에 따른 발광장치(60)는, 수지보다 상대적으로 우수한 방열성능을 갖는 기판(61) 상에 발광다이오드 칩(65)을 실장한 상태에서 간결하면서도 효과적인 패키지 공정을 적용함으로써 제조될 수 있는 구조이다. 즉, 패키지 공정에서는, 칩실장면에 보호하는 수지포장부(68) 구조만을 제공함으로써 원하는 간소하면서 방열성능의 우수한 발광장치를 제공할 수 있다.
이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명 의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
상술한 바와 같이, 본 발명에 따르면, 수지보다 상대적으로 우수한 방열성능을 갖는 세라믹과 같은 기판 상에 발광다이오드 칩을 실장한 상태에서 간결하면서도 효과적인 패키지 공정을 적용함으로써 방열성능이 개선된 발광장치를 제공할 수 있다. 또한, 본 발명은 기판의 칩실장면에 보호하는 수지포장부 구조를 대량으로 생산하는 방법을 제공한다.

Claims (43)

  1. 각각 적어도 하나의 발광다이오드 칩과 상기 발광다이오드 칩이 실장된 기판을 갖는 복수의 발광장치와 상기 칩이 실장된 면이 상부로 향하도록 상기 복수의 발광장치가 부착된 제1 시트를 갖는 어레이 구조물를 마련하는 단계;
    상기 복수의 발광장치가 배열된 영역을 둘러싸도록 상기 제1 시트 상에 상기 발광장치의 높이보다 큰 높이를 갖는 스페이서를 부착시키는 단계;
    챔버 내에 상기 어레이 구조물을 배치하고, 상기 챔버 내가 감압 또는 진공상태가 되도록 상기 챔버 내를 감압시키는 단계;
    상기 스페이서로 둘러싸인 상기 발광장치의 배열영역이 채워지도록 경화성 액상 수지를 적하시키는 단계;
    상기 스페이서 상에 제2 시트를 부착시키는 단계;
    상기 어레이 구조물의 내부에 충전된 경화성 액상 수지를 경화시키는 단계; 및
    상기 칩실장면에 수지포장부가 형성된 복수의 발광 장치가 얻어지도록 상기 어레이 구조물을 원하는 크기로 절단하는 단계를 포함하며,
    상기 발광장치의 기판은, 각각 상기 칩이 실장되며 상기 칩의 전극과 전기적으로 연결되는 제1 및 제2 전극패턴이 형성된 제1 면과, 상기 제1 면의 반대에 위치하며 상기 제1 및 제2 전극패턴에 각각 전기적으로 연결되는 제1 및 제2 외부전극이 형성된 제2 면을 갖는 고출력 발광장치 제조방법.
  2. 제1항에 있어서,
    상기 어레이 구조물를 마련하는 단계는,
    상기 제1 및 제2 외부전극이 노출되지 않도록 상기 제1 시트 상에 원하는 간격으로 상기 기판을 부착하는 단계와,
    상기 제1 및 제2 전극패턴과 전기적으로 연결되도록 상기 기판 상에 상기 적어도 하나의 발광다이오드 칩을 각각 실장하는 단계를 포함하는 것을 특징으로 하는 고출력 발광장치 제조방법.
  3. 제1항에 있어서,
    상기 어레이 구조물를 마련하는 단계는,
    상기 적어도 하나의 발광다이오드 칩과 상기 칩이 실장된 기판을 갖는 상기 복수의 발광장치를 마련하는 단계와,
    상기 제1 및 제2 외부전극이 노출되지 않도록 상기 제1 시트 상에 원하는 간격으로 상기 복수의 발광장치를 부착하는 단계를 포함하는 것을 특징으로 하는 고출력 발광장치 제조방법.
  4. 제1항에 있어서,
    상기 챔버 내를 감압시키는 단계 전에, 상기 경화성 액상수지를 상기 챔버 내에 배치하는 단계를 더 포함하며, 이로써 상기 챔버 내를 감압시키는 단계에서 경화성 액상수지가 탈포처리되는 것을 특징으로 하는 고출력 발광장치 제조방법.
  5. 제1항에 있어서,
    상기 경화성 수지를 적하시키는 단계 후에, 상기 경화성 액상수지가 적하된 어레이 구조물을 상기 챔버 외부로 언로딩하는 단계를 더 포함하는 것을 특징으로 하는 고출력 발광장치 제조방법.
  6. 제1항에 있어서,
    상기 발광다이오드 칩은 복수의 전극이 형성된 제1 면과 상기 제1 면의 반대에 위치한 제2 면을 갖는 것을 특징으로 하는 고출력 발광장치 제조방법.
  7. 제6항에 있어서,
    상기 발광다이오드 칩은 그 제2 면이 상기 기판에 향하도록 실장되며,
    상기 복수의 전극은 와이어 본딩에 의해 상기 제1 및 제2 전극패턴에 각각 연결된 것을 특징으로 하는 고출력 발광장치 제조방법.
  8. 제7항에 있어서,
    상기 발광다이오드 칩은 그 측면과 상기 제2 면에 형성된 투명 수지층을 포함하며,
    상기 기판에 향하는 상기 발광다이오드 칩의 제2 면은 상기 투명 수지층이 형성된 제2 면인 것을 특징으로 하는 고출력 발광장치 제조방법.
  9. 제7항 또는 제8항에 있어서,
    상기 어레이 구조물를 마련하는 단계는, 상기 복수의 전극을 상기 제1 및 제2 전극패턴에 각각 와이어 본딩한 후에, 상기 제1 면에 형광체 함유 수지층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 고출력 발광장치 제조방법.
  10. 제8항에 있어서,
    상기 투명수지층은 전기적 절연성을 갖는 고반사성 분말을 포함하는 것을 특징으로 하는 고출력 발광장치 제조방법.
  11. 제10항에 있어서,
    상기 고반사성 분말은 TiO2 분말인 것을 특징으로 하는 고출력 발광장치 제조방법.
  12. 제6항에 있어서,
    상기 발광다이오드 칩은 그 제1 면이 상기 기판에 향하도록 실장되며,
    상기 복수의 전극은 플립칩 본딩에 의해 상기 제1 및 제2 전극패턴에 각각 연결된 것을 특징으로 하는 고출력 발광장치 제조방법.
  13. 제12항에 있어서,
    상기 발광다이오드 칩은, 그 측면 및 제2 면에 형성된 투명 수지층을 포함하는 것을 특징으로 하는 고출력 발광장치 제조방법.
  14. 제13항에 있어서,
    상기 투명 수지층 중 적어도 상기 제2 면에 형성된 부분은 형광체 분말이 포함된 것을 특징으로 하는 고출력 발광장치 제조방법.
  15. 제13항에 있어서,
    상기 투명수지층은, 그 측면에 형성되어 전기적 절연성을 갖는 고반사성 분말을 함유한 제1 수지층과, 그 제2 면에 형성되어 형광체 분말을 함유한 제2 수지층을 포함하는 것을 특징으로 하는 고출력 발광장치 제조방법.
  16. 제15항에 있어서,
    상기 고반사성 분말은 TiO2 분말인 것을 특징으로 하는 고출력 발광장치 제조방법.
  17. 제1항에 있어서,
    상기 발광다이오드 칩은 적어도 하나의 전극이 형성된 제1 면과 상기 제1 면의 반대에 위치하며 적어도 하나의 다른 전극이 형성된 제2 면을 가지며,
    상기 제1 면의 전극은 와이어 본딩에 의해 상기 제1 전극패턴과 연결되고, 상기 제2 면의 전극은 플립칩 본딩에 의해 상기 제2 전극패턴과 연결된 것을 특징으로 하는 고출력 발광장치 제조방법.
  18. 제17항에 있어서,
    상기 발광다이오드 칩은 그 측면에 형성된 투명 수지층을 포함하는 것을 특징으로 하는 고출력 발광장치 제조방법.
  19. 제17항에 있어서,
    상기 투명수지층은 전기적 절연성을 갖는 고반사성 분말을 포함하는 것을 특징으로 하는 고출력 발광장치 제조방법.
  20. 제19항에 있어서,
    상기 고반사성 분말은 TiO2 분말인 것을 특징으로 하는 고출력 발광장치 제조방법.
  21. 제17항에 있어서,
    상기 어레이 구조물를 마련하는 단계는, 상기 제1 면의 전극을 상기 제1 전극패턴에 와이어 본딩한 후에, 상기 제1 면에 형광체 함유 수지층을 형성하는 단계를 포함하는 것을 특징으로 하는 고출력 발광장치 제조방법.
  22. 제1항에 있어서,
    상기 발광장치는 상기 기판의 전극패턴 또는 상기 발광장치의 전극에 연결된 제너다이오드를 부착시키는 단계를 더 포함하는 것을 특징으로 하는 고출력 발광장치 제조방법.
  23. 제1항에 있어서,
    상기 발광장치의 기판은 세라믹 기판인 것을 특징으로 하는 고출력 발광장치 제조방법.
  24. 삭제
  25. 제1 면과, 상기 제1 면의 반대에 위치한 제2 면과, 상기 제1 및 제2 면 사이에 위치한 4개의 평탄한 측면을 갖는 형태의 구조이며, 상기 제1 면에 형성된 제1 및 제2 전극패턴과, 상기 제2 면에 형성되어 상기 제1 및 제2 전극패턴에 각각 전기적으로 연결되는 제1 및 제2 외부전극을 구비한 기판;
    상기 제1 및 제2 전극패턴과 각각 전기적으로 연결되도록 상기 기판의 제1 면에 탑재된 적어도 하나의 발광다이오드 칩; 및
    상기 발광다이오드 칩을 둘러싸도록 상기 기판의 제1 면에 형성되며, 평탄한 상면과 상기 기판의 측면과 동일한 평면(coplanar)인 측면을 갖는 수지포장부를 포함하는 고출력 발광장치.
  26. 제25항에 있어서,
    상기 발광다이오드 칩은 복수의 전극이 형성된 제1 면과 상기 제1 면의 반대에 위치한 제2 면을 갖는 것을 특징으로 하는 고출력 발광장치.
  27. 제26항에 있어서,
    상기 발광다이오드 칩은 그 제2 면이 상기 기판에 향하도록 실장되며, 상기 복수의 전극은 와이어 본딩에 의해 상기 제1 및 제2 전극패턴에 각각 연결된 것을 특징으로 하는 고출력 발광장치.
  28. 제27항에 있어서,
    상기 발광다이오드 칩은 그 측면과 상기 제2 면에 형성된 투명 수지층을 포함하며,
    상기 기판에 향하는 제2 면은 상기 투명 수지층이 형성된 제2 면인 것을 특징으로 하는 고출력 발광장치.
  29. 제27항 또는 제28항에 있어서,
    상기 발광다이오드 칩의 제1 면에 형성되며, 형광체가 함유된 투명수지층을 더 포함하는 것을 특징으로 하는 고출력 발광장치.
  30. 제28항에 있어서,
    상기 투명수지층은 전기적 절연성을 갖는 고반사성 분말을 포함하는 것을 특징으로 하는 고출력 발광장치.
  31. 제30항에 있어서,
    상기 고반사성 분말은 TiO2 분말인 것을 특징으로 하는 고출력 발광장치.
  32. 제26항에 있어서,
    상기 발광다이오드 칩은 그 제1 면이 상기 기판에 향하도록 실장되며,
    상기 복수의 전극은 플립칩 본딩에 의해 상기 제1 및 제2 전극패턴에 각각 연결된 것을 특징으로 하는 고출력 발광장치.
  33. 제32항에 있어서,
    상기 발광다이오드 칩은, 그 측면 및 제2 면에 형성된 투명 수지층을 포함하는 것을 특징으로 하는 고출력 발광장치.
  34. 제33항에 있어서,
    상기 투명 수지층 중 적어도 상기 제2 면에 형성된 부분은 형광체 분말이 포함된 것을 특징으로 하는 고출력 발광장치.
  35. 제33항에 있어서,
    상기 투명수지층은, 그 측면에 형성되어 전기적 절연성을 갖는 고반사성 분말을 함유한 제1 수지층과, 그 제2 면에 형성되어 형광체 분말을 함유한 제2 수지층을 포함하는 것을 특징으로 하는 고출력 발광장치.
  36. 제35항에 있어서,
    상기 고반사성 분말은 TiO2 분말인 것을 특징으로 하는 고출력 발광장치.
  37. 제25항에 있어서,
    상기 발광다이오드 칩은 적어도 하나의 전극이 형성된 제1 면과 상기 제1 면의 반대에 위치하며 적어도 하나의 다른 전극이 형성된 제2 면을 가지며,
    상기 제1 면의 전극은 와이어 본딩에 의해 상기 제1 전극패턴과 연결되고, 상기 제2 면의 전극은 플립칩 본딩에 의해 상기 제2 전극패턴과 연결된 것을 특징으로 하는 고출력 발광장치.
  38. 제37항에 있어서,
    상기 발광다이오드 칩은 그 측면에 형성된 투명 수지층을 포함하는 것을 특징으로 하는 고출력 발광장치.
  39. 제37항에 있어서,
    상기 투명수지층은 전기적 절연성을 갖는 고반사성 분말을 포함하는 것을 특징으로 하는 고출력 발광장치.
  40. 제39항에 있어서,
    상기 고반사성 분말은 TiO2 분말인 것을 특징으로 하는 고출력 발광장치.
  41. 제37항에 있어서,
    상기 발광다이오드 칩의 제1 면에 형성되며, 형광체가 함유된 투명수지층을 포함하는 것을 특징으로 하는 고출력 발광장치.
  42. 제25항에 있어서,
    상기 수지포장부 내에 배치되어 상기 기판의 전극패턴 또는 상기 발광장치의 전극에 연결되도록 상기 기판 상에 탑재된 제너다이오드를 더 포함하는 것을 특징으로 하는 고출력 발광장치.
  43. 제25항에 있어서,
    상기 기판은 세라믹 기판인 것을 특징으로 하는 고출력 발광장치.
KR1020070039403A 2007-04-23 2007-04-23 고출력 발광장치 및 그 제조방법 Expired - Fee Related KR100856233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070039403A KR100856233B1 (ko) 2007-04-23 2007-04-23 고출력 발광장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070039403A KR100856233B1 (ko) 2007-04-23 2007-04-23 고출력 발광장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100856233B1 true KR100856233B1 (ko) 2008-09-03

Family

ID=40022326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070039403A Expired - Fee Related KR100856233B1 (ko) 2007-04-23 2007-04-23 고출력 발광장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100856233B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037371B1 (ko) 2009-03-16 2011-05-26 이익주 엘이디 제조방법
WO2014081200A1 (ko) * 2012-11-20 2014-05-30 서울반도체 주식회사 측면발광 led 패키지, 이를 포함하는 조명 어레이 모듈, 및 이의 제조방법
KR101748334B1 (ko) * 2011-01-17 2017-06-16 삼성전자 주식회사 백색 발광 소자의 제조 방법 및 제조 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077432A (ja) * 1999-09-08 2001-03-23 Matsushita Electronics Industry Corp 面実装発光素子及びその製造方法
JP2005327786A (ja) * 2004-05-12 2005-11-24 Rohm Co Ltd 発光ダイオード素子の製造方法
KR20060095271A (ko) * 2005-02-28 2006-08-31 삼성전기주식회사 파장변환형 발광 다이오드 패키지 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077432A (ja) * 1999-09-08 2001-03-23 Matsushita Electronics Industry Corp 面実装発光素子及びその製造方法
JP2005327786A (ja) * 2004-05-12 2005-11-24 Rohm Co Ltd 発光ダイオード素子の製造方法
KR20060095271A (ko) * 2005-02-28 2006-08-31 삼성전기주식회사 파장변환형 발광 다이오드 패키지 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037371B1 (ko) 2009-03-16 2011-05-26 이익주 엘이디 제조방법
KR101748334B1 (ko) * 2011-01-17 2017-06-16 삼성전자 주식회사 백색 발광 소자의 제조 방법 및 제조 장치
WO2014081200A1 (ko) * 2012-11-20 2014-05-30 서울반도체 주식회사 측면발광 led 패키지, 이를 포함하는 조명 어레이 모듈, 및 이의 제조방법

Similar Documents

Publication Publication Date Title
US10043955B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
US9512968B2 (en) LED module
US8486731B2 (en) Light-emitting device and method for manufacturing light-emitting device
JP6248431B2 (ja) 半導体発光装置の製造方法
TWI573295B (zh) 具有形成於溝槽中之反射壁之發光二極體混合室
WO2007102534A1 (ja) チップ型半導体発光素子
KR101352967B1 (ko) 발광다이오드 칩, 그 제조방법 및 고출력 발광장치
CN105393374A (zh) 具有光学元件并且没有衬底载体的pc led
KR101291092B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR100856233B1 (ko) 고출력 발광장치 및 그 제조방법
JP2012044043A (ja) 半導体発光装置および半導体発光装置の製造方法
KR101719642B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
JP6432654B2 (ja) 半導体発光装置
TWI565101B (zh) 發光二極體封裝體及其製造方法
US11227983B2 (en) Light emitting device and method of manufacturing the light emitting device
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
EP2221890B1 (en) Light emitting device package
KR101543724B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101300463B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR20120033179A (ko) 세라믹 기판을 이용한 발광소자
KR20140048178A (ko) 반도체 소자 구조물을 제조하는 방법
KR101461153B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR20130114011A (ko) 반도체 소자 구조물을 제조하는 방법
KR20090126623A (ko) 발광 장치
KR20120095651A (ko) 발광소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070423

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080226

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080728

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080827

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080827

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110629

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120802

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130731

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140731

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170705